JP2611582B2 - 電子回路一体形平面アンテナ - Google Patents
電子回路一体形平面アンテナInfo
- Publication number
- JP2611582B2 JP2611582B2 JP3227978A JP22797891A JP2611582B2 JP 2611582 B2 JP2611582 B2 JP 2611582B2 JP 3227978 A JP3227978 A JP 3227978A JP 22797891 A JP22797891 A JP 22797891A JP 2611582 B2 JP2611582 B2 JP 2611582B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- planar antenna
- integrated
- layer
- antenna
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Waveguides (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Waveguide Aerials (AREA)
- Transceivers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、電子回路一体形平面
アンテナに関し、特に、小型化と，信頼性向上とを可能
にした電子回路一体形平面アンテナに関する。
アンテナに関し、特に、小型化と，信頼性向上とを可能
にした電子回路一体形平面アンテナに関する。
【０００２】
【従来の技術】図７は、特開平１−３１０５８７号公報
で開示された平面アンテナパターンを一体化した電子回
路５０１の構造を示す断面図である。図において、５１
は、平面アンテナパターンである。５２は、アンテナ用
誘電体層である。５３は、地導体である。５４は、電子
回路用誘電体層である。５５は、電子回路用誘電体層５
４に形成された回路パターンである。回路パターン５５
には、抵抗，コンデンサ，半導体デバイスなどの電子部
品５７が半田付けにより装着されている。さらに、回路
パターン５５の一部は、半田付けされた接続ピン５６を
介して平面アンテナパターン１に立体的に接続されてい
る。
で開示された平面アンテナパターンを一体化した電子回
路５０１の構造を示す断面図である。図において、５１
は、平面アンテナパターンである。５２は、アンテナ用
誘電体層である。５３は、地導体である。５４は、電子
回路用誘電体層である。５５は、電子回路用誘電体層５
４に形成された回路パターンである。回路パターン５５
には、抵抗，コンデンサ，半導体デバイスなどの電子部
品５７が半田付けにより装着されている。さらに、回路
パターン５５の一部は、半田付けされた接続ピン５６を
介して平面アンテナパターン１に立体的に接続されてい
る。
【０００３】
【発明が解決しようとする課題】上記従来の平面アンテ
ナパターンを一体化した電子回路５０１では、平面アン
テナパターン５１の背面に多数の電子部品５７を半田付
けにより装着する。このため、第１の問題点として、回
路パターン５５の回路パターン占有面積が大きくなり、
全体の小形化が困難である。第２の問題点として、電子
部品５７の装着の際に、回路パターン５５と，電子部品
５７の接続ピン５６との間の半田付けが不完全になりや
すいので、電子回路の信頼性に問題がある。第３の問題
点として、平面アンテナパターン５１と電子回路との接
続には、半田付けされた接続ピン５６を用いているの
で、接続の精度と，接続の信頼性が低い。第４の問題点
として、平面アンテナパターン５１と回路パターン５５
との間には、アンテナ用誘電体層５２と，電子回路用誘
電体層５４の２つの誘電体層があるので、平面アンテナ
パターン５１と回路パターン５５（すなわち電子回路）
との接続が製造上困難である。
ナパターンを一体化した電子回路５０１では、平面アン
テナパターン５１の背面に多数の電子部品５７を半田付
けにより装着する。このため、第１の問題点として、回
路パターン５５の回路パターン占有面積が大きくなり、
全体の小形化が困難である。第２の問題点として、電子
部品５７の装着の際に、回路パターン５５と，電子部品
５７の接続ピン５６との間の半田付けが不完全になりや
すいので、電子回路の信頼性に問題がある。第３の問題
点として、平面アンテナパターン５１と電子回路との接
続には、半田付けされた接続ピン５６を用いているの
で、接続の精度と，接続の信頼性が低い。第４の問題点
として、平面アンテナパターン５１と回路パターン５５
との間には、アンテナ用誘電体層５２と，電子回路用誘
電体層５４の２つの誘電体層があるので、平面アンテナ
パターン５１と回路パターン５５（すなわち電子回路）
との接続が製造上困難である。
【０００４】そこで、この発明の第１の目的は、小型化
に適した電子回路一体形平面アンテナを提供することに
ある。第２の目的は、信頼性の高い電子回路一体形平面
アンテナを提供することにある。第３の目的は、平面ア
ンテナパターンと電子回路との接続の精度と，接続の信
頼性が高い電子回路一体形平面アンテナを提供すること
にある。第４の目的は、平面アンテナパターンと電子回
路との接続が製造上容易な電子回路一体形平面アンテナ
を提供することにある。
に適した電子回路一体形平面アンテナを提供することに
ある。第２の目的は、信頼性の高い電子回路一体形平面
アンテナを提供することにある。第３の目的は、平面ア
ンテナパターンと電子回路との接続の精度と，接続の信
頼性が高い電子回路一体形平面アンテナを提供すること
にある。第４の目的は、平面アンテナパターンと電子回
路との接続が製造上容易な電子回路一体形平面アンテナ
を提供することにある。
【０００５】
【課題を解決するための手段】この発明による電子回路
一体形平面アンテナは、半導体で形成された第１の層の
一方の面にアンテナを構成するアンテナパターンを形成
し、他方の面に半導体素子を形成し、かつ前記他方の面
上に誘電体あるいは半導体で形成された第２の層と第３
の層とを形成し、前記第２，第３の層間には一面地導体
を形成し、且つ、第１のストリップ導体を前記一面地導
体と対向するようにして前記第２の層に設けて第１のマ
イクロストリップ線路を構成し、さらに、第２のストリ
ップ導体を前記一面地導体と対向するようにして前記第
３の層に設けて第２のマイクロストリップ線路を構成
し、且つ、前記第１の層の両面間に信号波を伝搬させる
信号波伝搬手段を具備したことを構成上の特徴とするも
のである。
一体形平面アンテナは、半導体で形成された第１の層の
一方の面にアンテナを構成するアンテナパターンを形成
し、他方の面に半導体素子を形成し、かつ前記他方の面
上に誘電体あるいは半導体で形成された第２の層と第３
の層とを形成し、前記第２，第３の層間には一面地導体
を形成し、且つ、第１のストリップ導体を前記一面地導
体と対向するようにして前記第２の層に設けて第１のマ
イクロストリップ線路を構成し、さらに、第２のストリ
ップ導体を前記一面地導体と対向するようにして前記第
３の層に設けて第２のマイクロストリップ線路を構成
し、且つ、前記第１の層の両面間に信号波を伝搬させる
信号波伝搬手段を具備したことを構成上の特徴とするも
のである。
【０００６】
【作用】この発明の電子回路一体形平面アンテナでは、
例えば、平面アンテナパターンと電子回路とをそれぞれ
同一の半導体基板の対向する２面に構成し、前記半導体
基板上に、誘電体層−地導体−誘電体層のサンドイッチ
構造を一体形成し、各誘電体層に設けたストリップ導体
を用いて２つのマイクロストリップ線路を独立に構成し
て電子回路を作成する多層化線路構造になっている。前
記電子回路の作成には、半導体プロセスを利用すること
が出来るので、電子回路が高集積化され、小形化と，高
信頼性化が可能である。
例えば、平面アンテナパターンと電子回路とをそれぞれ
同一の半導体基板の対向する２面に構成し、前記半導体
基板上に、誘電体層−地導体−誘電体層のサンドイッチ
構造を一体形成し、各誘電体層に設けたストリップ導体
を用いて２つのマイクロストリップ線路を独立に構成し
て電子回路を作成する多層化線路構造になっている。前
記電子回路の作成には、半導体プロセスを利用すること
が出来るので、電子回路が高集積化され、小形化と，高
信頼性化が可能である。
【０００７】また、平面アンテナパターンと電子回路と
が同一の半導体基板の対向する２面に構成されるため、
平面アンテナパターンと電子回路との接続が製造上容易
である。
が同一の半導体基板の対向する２面に構成されるため、
平面アンテナパターンと電子回路との接続が製造上容易
である。
【０００８】さらに、前記接続には、半導体プロセスを
利用することが出来るので、平面アンテナパターンと電
子回路との接続の高精度化と，高信頼性化が可能であ
る。
利用することが出来るので、平面アンテナパターンと電
子回路との接続の高精度化と，高信頼性化が可能であ
る。
【０００９】
【実施例】以下、図に示す実施例によりこの発明をさら
に詳細に説明する。なお、これによりこの発明が限定さ
れるものではない。 −第１実施例− 図１は、この発明の第１実施例による電子回路一体形平
面アンテナ１０１の基本的な線路構造を示す断面図であ
る。図において、１は、平面アンテナパターンである。
８は、半導体基板である。９は、半導体基板８上に形成
された第１誘電体層である。１０は、第１誘電体層９の
下部に形成された第２誘電体層である。１１は、前記第
１誘電体層９と第２誘電体層１０の層間に形成された一
面地導体（以下、共通地導体とする）である。１２は、
前記共通地導体１１と対向するようにして第１誘電体層
９に設けられた第１ストリップ導体である。１３は、前
記共通地導体１１と対向するようにして第２誘電体層１
０に設けられた第２ストリップ導体である。前記第１誘
電体層９と共通地導体１１および第１ストリップ導体１
２により、第１マイクロストリップ線路１４（図示部分
は仮想的である）が構成される。同様に、前記第２誘電
体層１０と共通地導体１１および第２ストリップ導体１
３により、第２マイクロストリップ線路１５（図示部分
は仮想的である）が構成される。これら第１マイクロス
トリップ線路１４，第２マイクロストリップ線路１５は
電子回路用線路として用いられる。
に詳細に説明する。なお、これによりこの発明が限定さ
れるものではない。 −第１実施例− 図１は、この発明の第１実施例による電子回路一体形平
面アンテナ１０１の基本的な線路構造を示す断面図であ
る。図において、１は、平面アンテナパターンである。
８は、半導体基板である。９は、半導体基板８上に形成
された第１誘電体層である。１０は、第１誘電体層９の
下部に形成された第２誘電体層である。１１は、前記第
１誘電体層９と第２誘電体層１０の層間に形成された一
面地導体（以下、共通地導体とする）である。１２は、
前記共通地導体１１と対向するようにして第１誘電体層
９に設けられた第１ストリップ導体である。１３は、前
記共通地導体１１と対向するようにして第２誘電体層１
０に設けられた第２ストリップ導体である。前記第１誘
電体層９と共通地導体１１および第１ストリップ導体１
２により、第１マイクロストリップ線路１４（図示部分
は仮想的である）が構成される。同様に、前記第２誘電
体層１０と共通地導体１１および第２ストリップ導体１
３により、第２マイクロストリップ線路１５（図示部分
は仮想的である）が構成される。これら第１マイクロス
トリップ線路１４，第２マイクロストリップ線路１５は
電子回路用線路として用いられる。
【００１０】図１に示すように、この電子回路一体形平
面アンテナ１０１では、第１誘電体層９−共通地導体１
１−第２誘電体層１０のサンドイッチ構造を半導体基板
上に一体形成し、それぞれの誘電体層を用いてマイクロ
ストリップ線路（以下、地導体共用マイクロストリップ
線路とする）を構成した、多層化線路構造となってい
る。このようにして構成された地導体共用マイクロスト
リップ線路は、２つのマイクロストリップ線路の一面地
導体を張り合わせたような構造を有している。
面アンテナ１０１では、第１誘電体層９−共通地導体１
１−第２誘電体層１０のサンドイッチ構造を半導体基板
上に一体形成し、それぞれの誘電体層を用いてマイクロ
ストリップ線路（以下、地導体共用マイクロストリップ
線路とする）を構成した、多層化線路構造となってい
る。このようにして構成された地導体共用マイクロスト
リップ線路は、２つのマイクロストリップ線路の一面地
導体を張り合わせたような構造を有している。
【００１１】この際、第１誘電体層９，第２誘電体層１
０は、それぞれ共通地導体１１の対向する２面に配置さ
れるので、各誘電体層に形成される第１マイクロストリ
ップ線路１４，第２マイクロストリップ線路１５の間の
アイソレーションが確保され、クロストークあるいは結
合による悪影響を防止することが出来る。
０は、それぞれ共通地導体１１の対向する２面に配置さ
れるので、各誘電体層に形成される第１マイクロストリ
ップ線路１４，第２マイクロストリップ線路１５の間の
アイソレーションが確保され、クロストークあるいは結
合による悪影響を防止することが出来る。
【００１２】前記地導体共用マイクロストリップ線路を
用いた場合には、第１マイクロストリップ線路１４およ
び第２マイクロストリップ線路１５による電子回路用線
路はそれぞれ別々の面に構成されるので、地導体共用マ
イクロストリップ線路を用いなかった場合と比べて、ほ
ぼ２倍の回路パターン面積を得ることが出来る。このた
め、電子回路の小型化が可能である。
用いた場合には、第１マイクロストリップ線路１４およ
び第２マイクロストリップ線路１５による電子回路用線
路はそれぞれ別々の面に構成されるので、地導体共用マ
イクロストリップ線路を用いなかった場合と比べて、ほ
ぼ２倍の回路パターン面積を得ることが出来る。このた
め、電子回路の小型化が可能である。
【００１３】図２は、電子回路一体形平面アンテナ１０
１の全体斜視図である。また、図３は、電子回路一体形
平面アンテナ１０１の内部構造を示す分解斜視図であ
る。この電子回路一体形平面アンテナ１０１は受信用の
ものであり、電子回路としては、低雑音増幅および周波
数変換の機能を持つ部分のみをとくに図示している。ま
た、平面アンテナパターンとしては、いわゆるパッチア
ンテナと呼ばれる形式の平面アンテナを用いた場合につ
いて示している。半導体基板８の平面アンテナパターン
１と対向する面には、トランジスタ１６，ダイオード１
７などの半導体素子が形成配置されている。トランジス
タ１６，ダイオード１７の接地のため、バイアホール１
８ａおよびバイアホール１８ｂがそれぞれ第１誘電体層
９に設けられて、共通地導体１１に接続されている。前
記トランジスタ１６などの半導体素子と，バイアス印加
回路を構成する抵抗，キャパシタなどの素子（図示省
略）は、配線材料として用いられた第１ストリップ導体
１２により接続され、低雑音増幅器１９が構成されてい
る。低雑音増幅器１９の入力端子は、半導体基板８に設
けたバイアホール１８ｃを介して平面アンテナパターン
１に接続されている。低雑音増幅器１９の出力端子は、
バイアホール１８ｄを介してハイブリッド２０の入力端
子に接続されている。
１の全体斜視図である。また、図３は、電子回路一体形
平面アンテナ１０１の内部構造を示す分解斜視図であ
る。この電子回路一体形平面アンテナ１０１は受信用の
ものであり、電子回路としては、低雑音増幅および周波
数変換の機能を持つ部分のみをとくに図示している。ま
た、平面アンテナパターンとしては、いわゆるパッチア
ンテナと呼ばれる形式の平面アンテナを用いた場合につ
いて示している。半導体基板８の平面アンテナパターン
１と対向する面には、トランジスタ１６，ダイオード１
７などの半導体素子が形成配置されている。トランジス
タ１６，ダイオード１７の接地のため、バイアホール１
８ａおよびバイアホール１８ｂがそれぞれ第１誘電体層
９に設けられて、共通地導体１１に接続されている。前
記トランジスタ１６などの半導体素子と，バイアス印加
回路を構成する抵抗，キャパシタなどの素子（図示省
略）は、配線材料として用いられた第１ストリップ導体
１２により接続され、低雑音増幅器１９が構成されてい
る。低雑音増幅器１９の入力端子は、半導体基板８に設
けたバイアホール１８ｃを介して平面アンテナパターン
１に接続されている。低雑音増幅器１９の出力端子は、
バイアホール１８ｄを介してハイブリッド２０の入力端
子に接続されている。
【００１４】ダイオード１７とハイブリッド２０とは、
第１誘電体層９および第２誘電体層１０に設けられたバ
イアホール１８ｅを介して接続され、ミクサ２１を構成
している。
第１誘電体層９および第２誘電体層１０に設けられたバ
イアホール１８ｅを介して接続され、ミクサ２１を構成
している。
【００１５】バイアホール１８ｄ，１８ｅが貫通する部
分の共通地導体１１にはクリアランス部Ｃを設け、バイ
アホール１８ｄ，１８ｅと共通地導体１１との接触を防
止している。
分の共通地導体１１にはクリアランス部Ｃを設け、バイ
アホール１８ｄ，１８ｅと共通地導体１１との接触を防
止している。
【００１６】この電子回路一体形平面アンテナでは、回
路パターン占有面積が大きいハイブリッド２０を、低雑
音増幅器１９を構成した第１誘電体層９とは異なる第２
誘電体層１０に構成することにより、電子回路を２面に
分散できるので、電子回路の小形化が可能である。
路パターン占有面積が大きいハイブリッド２０を、低雑
音増幅器１９を構成した第１誘電体層９とは異なる第２
誘電体層１０に構成することにより、電子回路を２面に
分散できるので、電子回路の小形化が可能である。
【００１７】さらに、平面アンテナパターン１，半導体
基板８，第１誘電体層９，第２誘電体層１０，共通地導
体１１，低雑音増幅器１９，ミクサ２１は半導体プロセ
スを利用して一体形成されている。このため、電子回路
の信頼性が高い。
基板８，第１誘電体層９，第２誘電体層１０，共通地導
体１１，低雑音増幅器１９，ミクサ２１は半導体プロセ
スを利用して一体形成されている。このため、電子回路
の信頼性が高い。
【００１８】また、地導体共用マイクロストリップ線
路，バイアホール１８ａ〜１８ｅの構成にも半導体プロ
セスを利用している。このため、平面アンテナパターン
と電子回路との接続が製造上容易であり、接続の精度と
信頼性が高い。
路，バイアホール１８ａ〜１８ｅの構成にも半導体プロ
セスを利用している。このため、平面アンテナパターン
と電子回路との接続が製造上容易であり、接続の精度と
信頼性が高い。
【００１９】−第２実施例− 図４はこの発明の第２実施例による電子回路一体形平面
アンテナ２０１における基本的な線路構造を示す断面図
である。この電子回路一体形平面アンテナ２０１は、図
１に示した電子回路一体形平面アンテナ１０１とほぼ同
じ構造である。但し、電子回路一体形平面アンテナ２０
１では、第１誘電体層９に設けられた第１ストリップ導
体１２を平面アンテナパターン１の直下よりずらしてい
る。
アンテナ２０１における基本的な線路構造を示す断面図
である。この電子回路一体形平面アンテナ２０１は、図
１に示した電子回路一体形平面アンテナ１０１とほぼ同
じ構造である。但し、電子回路一体形平面アンテナ２０
１では、第１誘電体層９に設けられた第１ストリップ導
体１２を平面アンテナパターン１の直下よりずらしてい
る。
【００２０】以上の第２実施例によれば、第１実施例の
効果に加えて、アンテナとストリップ線路との不要な結
合を低減し、アンテナ特性の向上を図ることが出来る。
効果に加えて、アンテナとストリップ線路との不要な結
合を低減し、アンテナ特性の向上を図ることが出来る。
【００２１】−第３実施例− 図５はこの発明の第３実施例による電子回路一体形平面
アンテナ３０１を示す平面図である。この電子回路一体
形平面アンテナ３０１は、図１に示した電子回路一体形
平面アンテナ１０１とほぼ同じ構造である。但し、電子
回路一体形平面アンテナ３０１では、平面アンテナをス
ロットアンテナ２２とした平面アンテナパターンを用い
ている。
アンテナ３０１を示す平面図である。この電子回路一体
形平面アンテナ３０１は、図１に示した電子回路一体形
平面アンテナ１０１とほぼ同じ構造である。但し、電子
回路一体形平面アンテナ３０１では、平面アンテナをス
ロットアンテナ２２とした平面アンテナパターンを用い
ている。
【００２２】以上の第３実施例によれば、第１実施例の
効果に加えて、スロットアンテナ２２を用いることによ
りアンテナが小形になるので、電子回路一体形平面アン
テナ全体の一層の小形化が可能である。
効果に加えて、スロットアンテナ２２を用いることによ
りアンテナが小形になるので、電子回路一体形平面アン
テナ全体の一層の小形化が可能である。
【００２３】−第４実施例− 図６はこの発明の第４実施例による電子回路一体形平面
アンテナ４０１を示す全体斜視図である。この電子回路
一体形平面アンテナ４０１は、図１に示した電子回路一
体形平面アンテナ１０１とほぼ同じ構造である。但し、
この電子回路一体形平面アンテナ４０１では、平面アン
テナパターンと低雑音増幅器１９との結合をバイアホー
ルなどの機械的な接続手段によらず、放射導体２３によ
る電磁的な手段により間接的に結合している。上記電磁
的な手段としては、放射導体２３のほかに、スロットな
どを用いることが出来る。
アンテナ４０１を示す全体斜視図である。この電子回路
一体形平面アンテナ４０１は、図１に示した電子回路一
体形平面アンテナ１０１とほぼ同じ構造である。但し、
この電子回路一体形平面アンテナ４０１では、平面アン
テナパターンと低雑音増幅器１９との結合をバイアホー
ルなどの機械的な接続手段によらず、放射導体２３によ
る電磁的な手段により間接的に結合している。上記電磁
的な手段としては、放射導体２３のほかに、スロットな
どを用いることが出来る。
【００２４】以上の第４実施例によれば、第１実施例で
の効果に加えて、平面アンテナパターン１とすなわち電
子回路との接続が製造上一層容易となる。
の効果に加えて、平面アンテナパターン１とすなわち電
子回路との接続が製造上一層容易となる。
【００２５】上記第１実施例から第４実施例では、平面
アンテナを形成した層と同一の層に半導体素子を設けた
場合について示したが、アンテナ形成層とは異なる層を
半導体層としてその半導体層に半導体素子を設けてもよ
い。
アンテナを形成した層と同一の層に半導体素子を設けた
場合について示したが、アンテナ形成層とは異なる層を
半導体層としてその半導体層に半導体素子を設けてもよ
い。
【００２６】上記第１実施例から第４実施例では、半導
体層を１層と誘電体層を２層とする構成としたが、これ
に限らず例えば半導体層を２層とし誘電体層を１層とし
てもよい。
体層を１層と誘電体層を２層とする構成としたが、これ
に限らず例えば半導体層を２層とし誘電体層を１層とし
てもよい。
【００２７】
【発明の効果】この発明の電子回路一体形平面アンテナ
によれば、例えば誘電体層−地導体−誘電体層のサンド
イッチ構造および各層間をむすぶバイアホール等を半導
体素子とともにたとえば半導体基板上に一体形成する。
そして、それぞれの誘電体層を用いてマイクロストリッ
プ線路を構成するので、層間の線路結合による悪影響を
生じさせることなく半導体基板上に立体的に電子回路を
集積化して構成できる。この結果、アンテナの背面とい
う限られたスペースの中にアンテナと一体化して高密度
に電子回路を配置できるようになり、小形化を図ること
が出来る。
によれば、例えば誘電体層−地導体−誘電体層のサンド
イッチ構造および各層間をむすぶバイアホール等を半導
体素子とともにたとえば半導体基板上に一体形成する。
そして、それぞれの誘電体層を用いてマイクロストリッ
プ線路を構成するので、層間の線路結合による悪影響を
生じさせることなく半導体基板上に立体的に電子回路を
集積化して構成できる。この結果、アンテナの背面とい
う限られたスペースの中にアンテナと一体化して高密度
に電子回路を配置できるようになり、小形化を図ること
が出来る。
【００２８】さらに、平面アンテナパターンと電子回路
とが同一の基板を用いてその対向する２面に形成される
構成であり、且つ、その形成に半導体プロセスが利用で
きるため、平面アンテナパターンと電子回路の接続の高
精度化，高信頼性化が可能である。
とが同一の基板を用いてその対向する２面に形成される
構成であり、且つ、その形成に半導体プロセスが利用で
きるため、平面アンテナパターンと電子回路の接続の高
精度化，高信頼性化が可能である。
【図１】この発明の第１実施例による電子回路一体形平
面アンテナにおける基本的な線路構造を示す断面図であ
る。
面アンテナにおける基本的な線路構造を示す断面図であ
る。
【図２】図１に示した電子回路一体形平面アンテナの全
体斜視図である。
体斜視図である。
【図３】図２に示した電子回路一体形平面アンテナの内
部構造を示す分解斜視図である。
部構造を示す分解斜視図である。
【図４】この発明の第２実施例による電子回路一体形平
面アンテナにおける基本線路構造を示す断面図である。
面アンテナにおける基本線路構造を示す断面図である。
【図５】この発明の第３実施例による電子回路一体形平
面アンテナの平面図である。
面アンテナの平面図である。
【図６】この発明の第４実施例による電子回路一体形平
面アンテナの全体斜視図である。
面アンテナの全体斜視図である。
【図７】従来の平面アンテナパターンを一体化した電子
回路の構造を示す断面図である。
回路の構造を示す断面図である。
１ 平面アンテナパターン ８ 半導体基板 ９ 第１誘電体層 １０ 第２誘電体層 １１ 共通地導体 １２ 第１ストリップ導体 １３ 第２ストリップ導体 １４ 第１マイクロストリップ線路 １５ 第２マイクロストリップ線路 １６ トランジスタ １７ ダイオード １８ａ バイアホール １８ｂ バイアホール １８ｃ バイアホール １８ｄ バイアホール １８ｅ バイアホール １９ 低雑音増幅器 ２０ ハイブリッド ２１ ミクサ ２２ スロットアンテナ ２３ 放射導体 ５１ 平面アンテナパターン ５２ アンテナ用誘電体層 ５３ 地導体 ５４ 電子回路用誘電体層 ５５ 回路パターン ５６ 接続ピン ５７ 電子部品 １０１ 電子回路一体形平面アンテナ ２０１ 電子回路一体形平面アンテナ ３０１ 電子回路一体形平面アンテナ ４０１ 電子回路一体形平面アンテナ ５０１ 電子回路
フロントページの続き (72)発明者 浦崎 修治 鎌倉市大船五丁目１番１号 三菱電機株 式会社 電子システム研究所内 (56)参考文献 特開 昭56−128002（ＪＰ，Ａ) 特開 平３−3404（ＪＰ，Ａ) 実開 平４−57907（ＪＰ，Ｕ)
Claims (5)
- 【請求項１】 半導体で形成された第１の層の一方の面
にアンテナを構成するアンテナパターンを形成し、他方
の面に半導体素子を形成し、かつ前記他方の面上に誘電
体あるいは半導体で形成された第２の層と第３の層とを
形成し、前記第２，第３の層間には一面地導体を形成
し、且つ、第１のストリップ導体を前記一面地導体と対
向するようにして前記第２の層に設けて第１のマイクロ
ストリップ線路を構成し、さらに、第２のストリップ導
体を前記一面地導体と対向するようにして前記第３の層
に設けて第２のマイクロストリップ線路を構成し、且
つ、前記第１の層の両面間に信号波を伝搬させる信号波
伝搬手段を具備したことを特徴とする電子回路一体形平
面アンテナ。 - 【請求項２】 請求項１に記載の電子回路一体形平面ア
ンテナにおいて、アンテナパターン，第１の層，第２の
層，第３の層，一面地導体，第１のストリップ導体，第
２のストリップ導体，半導体素子のうち少なくとも一つ
を半導体プロセスにより形成したことを特徴とする電子
回路一体形平面アンテナ。 - 【請求項３】 請求項１または請求項２に記載の電子回
路一体形平面アンテナにおいて、信号波伝搬手段を半導
体プロセスにより形成したことを特徴とする電子回路一
体形平面アンテナ。 - 【請求項４】 請求項１から請求項３に記載の電子回路
一体形平面アンテナにおいて、第１のストリップ導体を
アンテナパターンの直下よりずらしたことを特徴とする
電子回路一体形平面アンテナ。 - 【請求項５】 請求項１から請求項４に記載の電子回路
一体形平面アンテナにおいて、アンテナパターンと半導
体素子とを電磁的な手段により結合したことを特徴とす
る電子回路一体形平面アンテナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3227978A JP2611582B2 (ja) | 1991-09-09 | 1991-09-09 | 電子回路一体形平面アンテナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3227978A JP2611582B2 (ja) | 1991-09-09 | 1991-09-09 | 電子回路一体形平面アンテナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0567911A JPH0567911A (ja) | 1993-03-19 |
| JP2611582B2 true JP2611582B2 (ja) | 1997-05-21 |
Family
ID=16869247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3227978A Expired - Fee Related JP2611582B2 (ja) | 1991-09-09 | 1991-09-09 | 電子回路一体形平面アンテナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2611582B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ZA941671B (en) * | 1993-03-11 | 1994-10-12 | Csir | Attaching an electronic circuit to a substrate. |
| JPH11331029A (ja) * | 1998-05-19 | 1999-11-30 | Matsushita Electric Ind Co Ltd | 双方向型無線通信装置およびそれを用いたｐｃｍｃｉａカード型双方向無線通信装置 |
| US7928910B2 (en) | 2005-03-31 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and electronic device having wireless chip |
| KR101287813B1 (ko) | 2005-03-31 | 2013-07-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 무선 칩 및 무선 칩을 갖는 전자 기기 |
| JP5242362B2 (ja) * | 2008-12-17 | 2013-07-24 | 古河電気工業株式会社 | アンテナ装置 |
| JP5227820B2 (ja) * | 2009-01-26 | 2013-07-03 | 古河電気工業株式会社 | レーダ装置用アンテナ |
| JP5681144B2 (ja) * | 2012-05-25 | 2015-03-04 | 日本電信電話株式会社 | 集積化パッチアンテナ |
| JP5955215B2 (ja) * | 2012-06-29 | 2016-07-20 | 京セラ株式会社 | アンテナ基板 |
| CN117154382A (zh) * | 2022-05-23 | 2023-12-01 | 华为技术有限公司 | 辐射单元、基站天线及基站天馈系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56128002A (en) * | 1980-03-13 | 1981-10-07 | Mitsubishi Electric Corp | Antenna equipment |
| JPH033404A (ja) * | 1989-05-31 | 1991-01-09 | Toshiba Corp | 円偏波マイクロストリップアンテナ |
| JPH0457907U (ja) * | 1990-09-25 | 1992-05-19 |
-
1991
- 1991-09-09 JP JP3227978A patent/JP2611582B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0567911A (ja) | 1993-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3012555B2 (ja) | 多面体ｉｃパッケージ | |
| KR100430299B1 (ko) | 다층 기판 상의 고주파 회로 모듈 | |
| JP3326528B2 (ja) | モノリシックマイクロ波／ミリメートル波集積回路の三次元パッケージ | |
| US4195195A (en) | Tape automated bonding test board | |
| JP2611582B2 (ja) | 電子回路一体形平面アンテナ | |
| US20210265555A1 (en) | Mountable electronic component and electronic circuit module | |
| US5629654A (en) | Coplanar waveguide coupler | |
| US6949819B2 (en) | Jumper chip component and mounting structure therefor | |
| JPH09116091A (ja) | 混成集積回路装置 | |
| JP3058898B2 (ja) | 半導体装置及びその評価方法 | |
| JP2798070B2 (ja) | 複合マイクロ波集積回路 | |
| JP2003133471A (ja) | 高周波信号用の配線基板 | |
| JPH08274512A (ja) | マイクロ波半導体集積回路装置 | |
| JP3126694B2 (ja) | マイクロ波回路装置 | |
| JPH02271656A (ja) | 多層化マイクロ波集積回路 | |
| JPH05335695A (ja) | シングルインラインモジュール | |
| JP2988599B2 (ja) | 配線板および高速ｉｃパッケージ | |
| JPH06232608A (ja) | 複合マイクロ波回路モジュール | |
| JP3463720B2 (ja) | 高周波回路用パッケージ | |
| JPH03276745A (ja) | 半導体装置 | |
| JP2002184900A (ja) | 多層高周波パッケージ基板 | |
| JPH05218736A (ja) | 平面アンテナ | |
| JP2541336B2 (ja) | 集積回路装置の接続方法 | |
| JP2788938B2 (ja) | 高周波用フレキシブル配線板 | |
| JPH02177394A (ja) | マイクロ波回路構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |