KR200465432Y1

KR200465432Y1 - 디씨 블록용 마이크로 스트립 전송선로

Info

Publication number: KR200465432Y1
Application number: KR2020120008601U
Authority: KR
Inventors: 박철승
Original assignee: 박철승
Priority date: 2012-09-25
Filing date: 2012-09-25
Publication date: 2013-02-19

Abstract

본 고안은 마이크로 스트립 전송선로에 관한 것으로, 상세하게는 공통 결함접지구조(Defected Ground Structure, DGS)를 이용하여 밀리미터파와 마이크로파 대역에서 용이하게 DC 블록을 구현할 수 있는 마이크로 스트립 전송선로에 관한 것이다.
이를 위해, 본 고안은 하부 유전체층과, 상기 하부 유전체층 상에 적층된 상부 유전체층과, 상기 상부 유전체층의 일측부로부터 타측부로 신장되어 형성된 제1 스트립 라인과, 상기 상부 유전체층 상에 형성되되, 상기 제1 스트립 라인과 나란한 방향으로 적어도 일부가 중첩되도록 상기 상부 유전체층의 타측부로부터 일측부로 신장되어 형성된 제2 스트립 라인과, 상기 하부 유전체층과 상기 상부 유전체층이 접하는 부위에 형성되되, 적어도 일부가 상기 제1 및 제2 스트립 라인과 교차하는 슬롯라인을 포함하는 공통접지 도전층을 포함하되, 상기 제1 및 제2 스트립 라인은 종단부에 각각 바(bar) 형상의 제1 및 제2 스터브를 구비하고, 상기 공통접지 도전층은 상기 슬롯라인의 양측부에 제3 스터브를 구비하는 DC 블록용 마이크로 스트립 전송선로를 제공한다.
따라서, 본 고안에 따르면, 마이크로파와 밀리터리파 대역 상에서 적용이 어려운 3dB 마이크로 스트립 방향성 결합기나 칩 커패시터를 사용하지 않고 다층 기판상에서 DC 블록을 간편하게 구현할 수 있다. 이를 통해 전력 증폭기, 저 잡음 증폭기 및 그외 주파수 혼합기 등 다층 기판상에서 모듈을 구현할 수 있다.

Description

디씨 블록용 마이크로 스트립 전송선로{MICROSTRIP TRANSMISSION LINE FOR DC BLOCK}

본 고안은 마이크로 스트립 전송선로에 관한 것으로, 상세하게는 공통 결함접지구조(Defected Ground Structure, DGS)를 이용하여 밀리미터파와 마이크로파 대역에서 용이하게 DC 블록을 구현할 수 있는 마이크로 스트립 전송선로에 관한 것이다.

일반적으로 다단계 전력증폭기나 저잡음 증폭기를 설계할 때, 전단의 증폭기의 DC 전류성분이 후단의 증폭기, 예를 들면 증폭기를 구성하는 능동소자의 바이어스 점을 변화시켜 전체의 전력증폭기 또는 저잡음 증폭기의 이득과 잡음 특성을 변화시킬 수 있다. 이에 따라, 전단의 DC 전류성분이 후단에 영향을 주지 못하도록 DC 전류성분을 차단하는 것이 중요하며, 그런 역할을 하는 부품을 DC 블록이라 한다.

DC 블록으로는 통상적으로 칩 커패시터와 3dB 마이크로 스트립 방향성 결합기(Microstrip Directional Coupler)를 주로 사용한다. 칩 커패시터는 마이크로파와 밀리미터파 대역 이하에서 주로 사용되고 있고, 3dB 마이크로 스트립 방향성 결합기는 마이크로파와 밀리미터파 대역에서 주로 사용되고 있다. 일례로 이러한 3dB 마이크로 스트립 방향성 결합기를 이용하여 DC 전류성분을 차단하는 초광대역 수신 시스템이 대한민국 등록특허 10-0689868호(등록일 : 2007. 02. 26)에 제안된 바 있다.

상기 선행기술에서 적용한 3dB 마이크로 스트립 방향성 결합기는 임의의 간격으로 평행하게 이격된 2개의 λ/4길이를 갖는 마이크로 스트립 라인으로 이루어진 신호선을 구비하고, 2개의 신호선 간의 간격으로 인한 전자기적 에너지 상호 작용을 이용하여 DC 전류성분을 차단한다. 이러한 3dB 마이크로 스트립 방향성 결합기를 제작하기 위해서는 신호선 간의 간격을 수십 ㎛가 되도록 이격시키거나, 혹은 신호선 사이에 도체를 수직으로 형성하여 전자기적 에너지 상호 작용을 크게 해야 한다.

그러나, 상기 선행기술에서와 같이 3dB 마이크로 스트립 방향성 결합기를 구현하기 위하여 일반 인쇄회로기판(Printed Circuit Board)에서 신호선 사이의 간격을 수십 ㎛로 이격시키거나 혹은 신호선 사이에 도체를 수직으로 세우는 것은 공정상 많은 어려움이 수반되었고, 그 장비 또한 고가의 장비가 요구되는 문제가 있었다.

KR 10-0689868 B1, 2007. 02. 26.

따라서, 본 고안은 종래기술의 문제점을 해결하기 위하여 제안된 것으로서, 고가의 장비를 요구하지 않으면서 공정이 단순하고 회로 집적도가 용이하며 수십 GHz 이상의 신호 연결을 위한 다층 기판 간의 연결과 층 간의 마이크로파와 밀리미터파 대역의 DC 블록에 적용 가능한 마이크로 스트립 전송선로를 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 일측면에 따른 본 고안은 하부 유전체층과, 상기 하부 유전체층 상에 적층된 상부 유전체층과, 상기 상부 유전체층의 일측부로부터 타측부로 신장되어 형성된 제1 스트립 라인과, 상기 상부 유전체층 상에 형성되되, 상기 제1 스트립 라인과 나란한 방향으로 적어도 일부가 중첩되도록 상기 상부 유전체층의 타측부로부터 일측부로 신장되어 형성된 제2 스트립 라인과, 상기 하부 유전체층과 상기 상부 유전체층이 접하는 부위에 형성되되, 적어도 일부가 상기 제1 및 제2 스트립 라인과 교차하는 슬롯라인을 포함하는 공통접지 도전층을 포함하되, 상기 제1 및 제2 스트립 라인은 종단부에 각각 바(bar) 형상의 제1 및 제2 스터브를 구비하고, 상기 공통접지 도전층은 상기 슬롯라인의 양측부에 제3 스터브를 구비하는 DC 블록용 마이크로 스트립 전송선로를 제공한다.

바람직하게, 상기 제3 스터브는 바(bar)으로 이루어진 것을 특징으로 할 수 있다.

바람직하게, 상기 제3 스터브는 원형 또는 타원형으로 이루어진 것을 특징으로 할 수 있다.

이상에서 설명한 바와 같이, 본 고안에 따르면, 마이크로파와 밀리터리파 대역 상에서 적용이 어려운 3dB 마이크로 스트립 방향성 결합기나 칩 커패시터를 사용하지 않고 다층 기판상에서 DC 블록을 간편하게 구현할 수 있다. 이를 통해 전력 증폭기, 저 잡음 증폭기 및 그외 주파수 혼합기 등 다층 기판상에서 모듈을 구현할 수 있다.

도 1은 본 고안의 실시예1에 따른 마이크로 스트립 전송선로를 도시한 사시도.
도 2는 도 1에 도시된 마이크로 스트립 전송선로를 도시한 평면도.
도 3은 도 1에 도시된 마이크로 스트립 전송선로의 절단면을 도시한 단면도.
도 4는 비교예1에 따른 마이크로 스트립 전송선로를 도시한 도면.
도 5는 도 4에 도시된 비교예1에 따른 마이크로 스트립 전송선로를 EM(ElectroMagnetic) 시뮬레이션 모멘텀(momentum)한 결과를 도시한 도면.
도 6은 도 1에 도시된 본 고안에 따른 마이크로 스트립 전송선로를 EM 시뮬레이션 모멘텀한 결과를 도시한 도면.
도 7은 본 고안의 실시예2에 따른 마이크로 스트립 전송선로를 도시한 사시도.
도 8은 도 7에 도시된 마이크로 스트립 전송선로를 도시한 평면도.
도 9는 도 7에 도시된 공통접지 도전층을 도시한 평면도.
도 10은 비교예2에 따른 마이크로 스트립 전송선로를 도시한 도면.
도 11은 비교예2에 따른 마이크로 스트립 전송선로를 EM 시뮬레이션 모멘텀한 결과를 도시한 도면.
도 12는 본 고안의 실시예2에 따른 마이크로 스트립 전송선로를 EM 시뮬레이션 모멘텀한 결과를 도시한 도면.
도 13은 도 7에 도시된 본 고안의 실시예1에 따른 마이크로 스트립 전송선로를 실제 24GHz LNA 설계에 적용한 후 측정한 EM 시뮬레이션 모멘텀한 결과를 나타내는 도면.
도 14는 마이크로 스트립 전송선로를 실제 24GHz LNA에 구현한 설계도.

본 고안의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시예를 참조하면 명확해질 것이다. 그러나, 본 고안은 이하에서 개시되는 실시예로 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이다.

본 명세서에서 본 실시예는 본 고안의 개시가 완전하도록 하며, 본 고안이 속하는 기술 분야에서 통상의 지식을 가진 자에게 고안의 범주를 완전하게 알려주기 위해 제공되는 것이다. 그리고 본 고안은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 구성 요소, 잘 알려진 동작 및 잘 알려진 기술들은 본 고안이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다.

또한, 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 그리고, 본 명세서에서 사용된(언급된) 용어들은 실시예를 설명하기 위한 것이며 본 고안을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, '포함(또는, 구비)한다'로 언급된 구성 요소 및 동작은 하나 이상의 다른 구성요소 및 동작의 존재 또는 추가를 배제하지 않는다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 고안이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한 일반적으로 사용되는 사전에 정의되어 있는 용어들은 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.

이하, 첨부된 도면들을 참조하여 본 고안의 기술적 특징을 구체적으로 설명하기로 한다.

도 1은 본 고안의 실시예1에 따른 마이크로 스트립 전송선로를 설명하기 위하여 도시한 사시도이고, 도 2는 도 1에 도시된 마이크로 스트립 전송선로를 도시한 평면도이다.

도 1 및 도 2를 참조하면, 본 고안의 실시예1에 따른 마이크로 스트립 전송선로(10)는 수직방향으로 순차적으로 적층된 일정 비유전율을 갖는 제1 내지 제3 유전체층(11, 12, 13)과, 제1 및 제2 스트립 라인(14, 15)과, 공통접지 도전층(16)을 포함한다.

제1 및 제2 스트립 라인(14, 15)은 각각 신호선으로 기능하며, 제3 유전체층(13) 상에 형성된다.

제1 스트립 라인(14)은 제3 유전체층(13)의 일측부로부터 타측부로 신장된 바(bar) 형상을 갖는다.

제2 스트립 라인(15)은 제1 스트립 라인(14)과 마찬가지로 바(bar) 형상으로 이루어져 있다. 다만, 제1 스트립 라인(14)과 반대방향으로 신장된다. 즉, 제2 스트립 라인(15)은 제3 유전체층(13)의 타측부로부터 일측부로 신장된 구조를 갖는다.

제2 스트립 라인(15)은 제1 스트립 라인(14)과 적어도 일부가 나란한 방향으로 중첩되고 공통접지 도전층(16)과는 적어도 일부가 직교하여 수직방향으로 중첩되어 있다.

공통접지 도전층(16)은 제2 유전체층(12) 상에 형성되고, 제1 스트립 라인(14) 및 제2 스트립 라인(15)과 적어도 일부가 수직방향으로 중첩되도록 직교한다.

도 3은 도 1에 도시된 마이크로 스트립 전송선로의 절단면을 도시한 단면도이다.

도 3에 도시된 바와 같이, 'H1'는 제3 유전체층(13)의 두께, 'H2'는 제2 유전체층(12)의 두께, 'H3'는 제1 유전체층(11)의 두께를 나타내고, 'D1'은 제1 및 제2 스트립 라인(14, 15)의 두께, 'D2'는 공통접지 도전층(16)의 두께(D2)를 나타낸다. 그리고, 'ε_r3'은 제1 유전체층(11)의 비유전율, 'ε_r2'은 제2 유전체층(12)의 비유전율, 'ε_r1'은 제3 유전체층(13)의 비유전율을 나타낸다.

도 1 내지 도 3에 도시된 바와 같이, 본 고안의 실시예1에 따른 마이크로 스트립 전송선로(10)는 동일 또는 서로 다른 비유전율을 갖는 2층 또는 3층의 유전체 기판, 예를 들면 제1 내지 제3 유전체층(11, 12, 13)이 순차적으로 적층된 구조를 포함하고, 2층의 유전체층 또는 3층의 유전체층으로 이루어진 인쇄회로기판 상에 2개의 스트립 라인(14, 15)과 하나의 슬롯라인을 포함한 공통접지 도전층(16)으로 이루어진다.

제2 및 제3 유전체층(12, 13) 사이에는 전도성을 갖는 도체를 마스크 공정과 식각공정을 통해 일정 패턴으로 식각하여 형성된 슬롯라인을 포함하는 공통접지 도전층(16)이 형성되어 있으며, 이러한 공통접지 도전층(16)은 제1 및 제2 스트립 라인(14, 15)의 공통 결함접지면으로 기능하며, 이를 통해 공통 결함접지구조(DGS)가 구현된다.

제3 유전체층(13) 상에는 전도성을 갖는 도체를 식각하여 형성된 제1 및 제2 스트립 라인(14, 15)이 형성되어 있다. 제1 및 제2 스트립 라인(14, 15)는 서로 수평방향으로 나란하게 형성되며, 적어도 일부가 슬롯라인과 교차하도록 형성되어 있다.

도 2에 도시된 바와 같이, 제1 및 제2 스트립 라인(14, 15)은 공통접지 도전층(16)의 슬롯라인의 중심으로부터 제1 및 제2 길이(L1, L2)를 갖는 제1 및 제2 스터브)를 가지며, 공통 결함접지면의 슬롯라인 또한 제3 길이(L3)의 제3 스터브를 갖는다.

여기서, 제1 및 제2 스트립 라인(14, 15)의 선폭(W1, W2)은 스트립 라인(14, 15)의 특성 임피던스와 관련이 있고, 제1 내지 제3 스터브의 제1 내지 제3 길이(L1, L2, L3)는 제1 및 제2 스트립 라인(14, 15)과 공통접지 도전층(16)의 슬롯라인의 공진 주파수와 관련이 있다. 그리고, DC 블록의 주파수는 제3 스터브의 제3 길이(L3)를 통해 조정이 가능하고, 대역폭과 삽입손실은 제1 및 제2 스터브의 제1 및 제2 길이(L1, L2)의 값에 의해 조정이 가능하다.

본 고안의 실시예1에 따른 마이크로 스트립 전송선로(10)를 통해 전송되는 신호는 제1 스트립 라인(14)에서 제2 스트립 라인(15)으로 전송되거나, 혹은 제2 스트립 라인(15)에서 제1 스트립 라인(14)의 마그네틱 커플링에 의하여 전송되게 된다.

도 2에서, 제1 및 제2 스터브의 제1 및 제2 길이(L1, L2)는 전술한 바와 같이 각각 제1 및 제2 스트립 라인(14, 15)의 주파수를 조절하고, 전기적인 측면에서는 특정 주파수의 λ/4에서 접지되어 전기적인 에너지가 밖으로 빠져나가는 것을 방지하는 역할을 한다.

슬롯라인의 제3 스터브(L3)의 길이 또한 공통접지 도전층(16)의 슬롯라인의 공진 주파수를 결정하고, 자기장 측면에서 특정 주파수의 λ/4에서 접지되어 자기장 에너지가 밖으로 빠져나가는 것을 방지한다. 이런 원리로 하여 전자기장 에너지는 밖으로 나가지 않고 제1 스트립 라인(14), 슬롯라인 및 제2 스트립 라인(15)으로 에너지가 흐르게 된다. 물론, 그 역방향, 즉 제2 스트립 라인(15), 슬롯라인 및 제1 스트립 라인(14)으로 에너지가 흐르게 된다.

도 4는 비교예1에 따른 마이크로 스트립 전송선로를 설명하기 위하여 도시한 도면으로서, 슬롯구조에서 스터브의 공진 주파수를 확인하기 위하여 제작된 전송선로의 일례이다. 도 4에 도시된 바와 같이, 비교예1에 따른 마이크로 스트립 전송선로는 도 1에 도시된 마이크로 스트립 전송선로(10)와 다르게 제1 및 제2 스트립 라인의 제1 및 제2 공진 스터브가 존재하지 않는다.

도 5는 도 4에 도시된 비교예1에 따른 마이크로 스트립 전송선로를 EM(ElectroMagnetic) 모멘텀(momentum) 시뮬레이션한 결과를 도시한 결과 그래프이다. 도 5에 도시된 바와 같이 제1 및 제2 스터브가 제거된 비교예1에 따른 마이크로 스트립 전송선로에서는 시뮬레이션 결과 대략 24GHz 근방에서 공진이 일어나는 것을 확인할 수 있다. .

도 6은 도 1에 도시된 본 고안의 실시예1에 따른 마이크로 스트립 전송선로를 EM 시뮬레이션 모멘텀한 결과를 도시한 결과 그래프이다. 이때, 마이크로 스트립 전송선로의 조건은 하기 표 1과 같다.

ε_r1/ε_r2/ε_r3	W1	W2	W3	L1	L2	L3
3.5	0.54mm	0.50mm	0.20mm	1.25mm	1.40mm	0.73mm

도 6에 도시된 바와 같이, EM 시뮬레이션 결과, 삽입손실이 -20dB인 대역폭은 9GHz(19GHz에서 28GHz) 정도가 된다. 이것의 대역폭은 제1 및 제2 스터브의 제1 및 제2 길이(L1, L2)와 슬롯라인의 제3 스터브의 길이(L3)의 길이로 조절한다. 대역폭 내에서의 전송손실은 슬롯라인의 선폭(W3)으로 조정이 가능하다. 즉, 중심 주파수는 공통결함구조의 슬롯라인의 공진 주파수가 되는 것을 알 수 있다.

도 7은 본 고안의 실시예2에 따른 마이크로 스트립 전송선로를 설명하기 위하여 도시한 사시도이고, 도 8은 도 7에 도시된 마이크로 스트립 전송선로를 도시한 평면도이며, 도 9는 도 7에 도시된 공통결함 도전층을 위에서 바라본 평면도이다.

도 7 내지 도 9를 참조하면, 본 고안의 실시예2에 따른 마이크로 스트립 전송선로(20)는 도 1에 도시된 실시예1에 따른 마이크로 스트립 전송선로(10)와 유사한 구성을 가진다. 다만, 실시예2에 따른 마이크로 스트립 전송선로(20)에서는 공통접지 도전층(26)의 양측부가 원형 또는 타원형 구조를 갖는 제1 및 제2 결함영역(26a, 26b)과, 제1 및 제2 결함영역(26a, 26b)을 상호 연결하는 슬롯라인(26c)을 포함한다. 여기서, 제1 및 제2 결합영역(26a, 26b)는 스터브(이하, 제3 스터브라 함)로 기능하게 된다.

즉, 본 고안의 실시예2에 따른 마이크로 스트립 전송선로(20)는 도 1에 도시된 실시예1에 따른 마이크로 스트립 전송선로(10)의 구조에서, 공통접지 도전층(16)의 슬롯라인의 직선 스터브(L3=0.73mm)를 원형 스터브(R7=0.28mm)로 대체하였다.

도 10은 본 고안의 실시예2와 비교하기 위하여 비교예2에 따른 마이크로 스트립 전송선로를 도시한 도면으로서, 슬롯구조에서 스터브의 공진 주파수를 확인하기 위하여 제작된 전송선로의 일례이다. 도 7에 도시된 본 고안의 실시예2에 따른 마이크로 스트립 전송선로(20)와 다르게 제1 및 제2 스트립 라인의 공진 스터브가 존재하지 않는다.

도 11은 도 10에 도시된 비교예2에 따른 마이크로 스트립 전송선로를 EM 시뮬레이션 모멘텀한 결과를 도시한 결과 그래프이다. 도 11에 도시된 바와 같이 비교예2에 따른 마이크로 스트립 전송선로는 도 4에 도시된 비교예1에 따른 마이크로 스트립 전송선로와 마찬가지로 대략 24GHz 근방에서 공진이 일어나는 것을 확인할 수 있다.

도 12는 도 7에 도시된 본 고안의 실시예2에 따른 마이크로 스트립 전송선로를 EM 시뮬레이션 모멘텀한 결과를 도시한 결과 그래프이다. 이때, 본 고안의 실시예2에 따른 마이크로 스트립 전송선로의 조건은 상기 표 1과 동일하게 결정하였다.

도 12에 도시된 바와 같이, 본 고안의 실시예2에 다른 마이크로 스트립 전송선로(20)는 실시예1에 따른 마이크로 스트립 전송선로(10)와 마찬가지로 EM 시뮬레이션 결과, 삽입손실이 -20dB인 대역폭은 9GHz 정도가 되고 전송손실 역시 비슷하게 나왔다.

한편, 도 13은 도 7에 도시된 본 고안의 실시예1에 따른 마이크로 스트립 전송선로를 실제 24GHz LNA 설계에 적용한 후 측정한 EM 시뮬레이션 모멘텀한 결과를 나타내는 도면이고, 도 14는 마이크로 스트립 전송선로를 실제 24GHz LNA에 구현한 설계도이다.

본 고안의 실시예1 및 2에 따른 마이크로 스트립 전송선로는 대역폭 내의 24GHz에서 안정감을 이루도록 설계하여 24GHz 저잡음 증폭기 설계에 적용할 경우 도 13과 같은 결과를 얻을 수 있다.

이상에서와 같이 본 고안의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 바람직한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아니다. 이처럼 이 기술 분야의 통상의 전문가라면 본 고안의 기술 사상의 범위 내에서 본 고안의 실시예의 결합을 통해 다양한 실시예들이 가능함을 이해할 수 있을 것이다.

10, 20 : 마이크로 스트립 전송선로
11 : 제1 유전체층
12 : 제2 유전체층
13 : 제3 유전체층
14 : 제1 스트립 라인
15 : 제2 스트립 라인
16, 26 : 공통접지 도전층
26a : 제1 결함영역
26b : 제2 결함영역
26c : 슬롯라인

Claims

하부 유전체층;
상기 하부 유전체층 상에 적층된 상부 유전체층;
상기 상부 유전체층의 일측부로부터 타측부로 신장되어 형성된 제1 스트립 라인;
상기 상부 유전체층 상에 형성되되, 상기 제1 스트립 라인과 나란한 방향으로 적어도 일부가 중첩되도록 상기 상부 유전체층의 타측부로부터 일측부로 신장되어 형성된 제2 스트립 라인; 및
상기 하부 유전체층과 상기 상부 유전체층이 접하는 부위에 형성되되, 적어도 일부가 상기 제1 및 제2 스트립 라인과 교차하는 슬롯라인을 포함하는 공통접지 도전층을 포함하되,
상기 제1 및 제2 스트립 라인은 종단부에 각각 바(bar) 형상의 제1 및 제2 스터브를 구비하고, 상기 공통접지 도전층은 상기 슬롯라인의 양측부에 제3 스터브를 구비하며,
상기 제3 스터브는 원형 또는 타원형으로 이루어진 것을 특징으로 하는 디씨 블록용 마이크로 스트립 전송선로.
삭제
삭제