JP6683264B2 - 電子機器 - Google Patents

Description

本発明は、電子機器に関し、特に回路基板と、この回路基板の表面に接合される素子とを備える電子機器に関する。

近年、移動体通信端末をはじめとする高周波電子機器の高機能化や小型化に伴って、端末筐体内に同軸ケーブルを収納するためのスペースを十分に確保できない場合がある。そこで、薄い基材シートを積層化して形成される伝送線路を備えたフラットケーブル（以下、「第１素子」。）が利用されることがある。

特許文献１には、第１素子の端部に露出する複数の電極を、回路基板に形成された複数の電極に接合することによって、回路基板に形成される回路に第１素子を接続する構成の電子機器が開示されている。上記構成では、コネクタ（レセプタクル）等を用いて回路基板に形成された回路に接続する場合と比べて、小型の電子機器を実現できる。また、上記構成では、コネクタ（レセプタクル）等を設ける必要がないため、部品点数が削減される。

国際公開第２０１６／０８８５９２号

また、上記第１素子を回路基板に形成された回路に接続する構成だけでなく、上記第１素子の端部と、回路基板に実装される他の素子（以下、「第２素子」。）とを、回路基板の表面に形成される複数の導体パターンを介して接続した構成の電子機器も考えられる。

しかし、このような電子機器では、以下に示す（ａ）（ｂ）のような問題が生じる場合があり、結果的に、第１素子と第２素子との接続に必要な回路基板上の占有面積が大きくなってしまう虞がある。

（ａ）上記第１素子の端部に多数の電極が集中して配置される場合、第１素子の端部の面積が大きくなってしまう。

（ｂ）上記第１素子の端部に露出する多数の電極の配置、および第２素子に露出する多数の電極の配置によっては、電極同士を接続する複数の導体パターンを最短距離で引き回すことができない。そのため、複数の導体パターンの線路長が長くなり、回路基板の表面に、複数の導体パターンを引き回すための大きなスペースが必要となる。

本発明の目的は、接続部に複数の電極を有する第１素子および第２素子を、回路基板に形成される導体パターンを介して互いに接続する構成において、第１素子と第２素子との接続に必要な回路基板上の占有面積の小さな電子機器を提供することにある。

（１）本発明の電子機器は、
回路基板と、
第１面を有し、少なくとも一部が前記回路基板の表面に接合される第１素子と、
第２面を有し、少なくとも一部が前記回路基板の表面に接合される第２素子と、
を備え、
前記第１素子は、第１凹部を有する第１接続部と、第３接続部と、前記第１接続部および前記第３接続部を互いに接続する第１伝送線路部と、前記第１接続部の前記第１面に露出する複数の第１接続部側電極と、を有し、
前記第２素子は、第２接続部と、前記第２接続部の前記第２面に露出する複数の第２接続部側電極と、を有し、
前記回路基板は、複数の第１基板側電極と、複数の第２基板側電極と、前記複数の第１基板側電極および前記複数の第２基板側電極を互いに接続する複数の電極接続パターンと、を有し、
前記複数の第１接続部側電極と前記複数の第１基板側電極とは対向し、それぞれ導電性接合材によって接合され、
前記複数の第２接続部側電極と前記複数の第２基板側電極とは対向し、それぞれ導電性接合材によって接合され、
前記複数の第１接続部側電極および前記複数の第１基板側電極は、前記回路基板を平面視して、それぞれ前記第１凹部に沿って配置され、
前記複数の第１基板側電極と前記複数の第２基板側電極とは、前記回路基板を平面視して、それぞれ対向する位置に配置されることを特徴とする。

この構成では、他の導体パターンを迂回するように複数の電極接続パターンを形成する必要がないため、他の導体パターンを迂回するように複数の電極接続パターンを形成する場合に比べて、複数の電極接続パターンの線路長を短くできる。したがって、この構成により、第１接続部と第２接続部との接続に必要な占有面積を小さくでき、且つ、導体損失を低減できる。

（２）上記（１）において、前記複数の第２接続部側電極および前記複数の第２基板側電極は、前記回路基板を平面視して、少なくとも一部が前記第１凹部に重なって配置されることが好ましい。この構成により、第１基板側電極と第２基板側電極との間を接続する電極接続パターンの線路長をさらに短くできる。したがって、第１接続部と第２接続部との接続に必要な占有面積がさらに小さくなり、導体損失をさらに低減できる。

（３）上記（２）おいて、前記複数の第２接続部側電極および前記複数の第２基板側電極は、前記回路基板を平面視して、前記第１凹部に沿って配置されることが好ましい。この構成により、回路基板を平面視して、第２接続部側電極および第２基板側電極が第１凹部に沿って配置されていない場合に比べて、複数の第１接続部側電極間、複数の第２接続部側電極間、複数の第１基板側電極間、および複数の第２基板側電極間の距離（アイソレーション）が確保しやすくなり、特性インピーダンスの設計が容易となる。また、複数の電極接続パターン間の距離が確保しやすいため、複数の電極接続パターンの線幅を細くする必要がなく、電極接続パターンの導体損失が大きくなることもない。

（４）上記（１）から（３）のいずれかにおいて、前記第１伝送線路部の幅方向における前記第１接続部の幅は、前記第１伝送線路部の幅よりも太いことが好ましい。この構成により、第１接続部に形成される第１凹部の形状の自由度を高めることができ、且つ、第１接続部側電極間の距離（アイソレーション）をさらに確保しやすくできる。

（５）上記（１）から（４）のいずれかにおいて、前記第１素子は、前記第３接続部の前記第１面に露出する複数の第３接続部側電極を有し、前記回路基板は、複数の第３基板側電極を有し、前記複数の第３接続部側電極と前記複数の第３基板側電極は対向し、それぞれ導電性接合材によって接合されることが好ましい。この構成により、それ以外の表面実装部品と同様に、第１素子を表面実装部品としてリフロープロセスにより実装できる。そのため、製造工程が簡素化できる。また、この構成により、コネクタおよびレセプタクルを用いて第１素子を接続した場合に比べて、伝送損失が低減される。

（６）上記（５）において、前記第１伝送線路部の幅方向における前記第１接続部の幅、および前記第１伝送線路部の前記幅方向における前記第３接続部の幅は、前記第１伝送線路部の幅よりも太いことが好ましい。この構成により、第１伝送線路部が細長い形状であっても、回路基板の表面に第１素子を配置したときに、回路基板の表面に配置される第１素子の安定性が高まり、第１素子の実装性を高めることができる。

（７）上記（１）から（６）のいずれかにおいて、前記第１伝送線路部は、第１信号導体を有し、前記複数の第１接続部側電極は、前記第１信号導体に導通する第１信号電極を有していてもよい。

（８）上記（７）において、前記第１伝送線路部は、第１グランド導体を有し、前記第１接続部側電極は、前記第１グランド導体に接続される第１グランド電極を有していてもよい。

（９）上記（７）または（８）において、前記第１信号導体の本数は、複数であってもよい。

（１０）上記（１）から（９）のいずれかにおいて、前記第２素子は、第４接続部と、前記第２接続部および前記第４接続部を互いに接続する第２伝送線路部と、をさらに有していてもよい。

（１１）上記（１０）において、前記第２伝送線路部の幅方向における前記第２接続部の幅は、前記第２伝送線路部の幅よりも太いことが好ましい。この構成により、第２接続部に形成される第２凹部の形状の自由度を高めることができ、且つ、第２接続部側電極間の距離（アイソレーション）をさらに確保しやすくできる。

（１２）上記（１０）または（１１）において、前記第２素子は、前記第４接続部の前記第２面に露出する複数の第４接続部側電極を有し、前記回路基板は、複数の第４基板側電極を有し、前記複数の第４接続部側電極と前記複数の第４基板側電極は対向し、それぞれ導電性接合材によって接合されることが好ましい。この構成により、それ以外の表面実装部品と同様に、第２素子を表面実装部品としてリフロープロセスにより実装できる。そのため、製造工程が簡素化できる。また、この構成により、コネクタおよびレセプタクルを用いて第２素子を接続した場合に比べて、伝送損失を低減できる。

（１３）上記（１２）において、前記第２伝送線路部の幅方向における前記第２接続部の幅、および前記第２伝送線路部の幅方向における前記第４接続部の幅は、前記第２伝送線路部の幅よりも太いことが好ましい。この構成により、第２伝送線路部が細長い形状であっても、回路基板の表面に第２素子を配置したときに、回路基板の表面に配置される第２素子の安定性が高まり、第２素子の実装性を高めることができる。

（１４）上記（１０）から（１３）のいずれかにおいて、前記第２伝送線路部は、第２信号導体を有し、前記第２接続部側電極は、前記第２信号導体に接続される第２信号電極を有していてもよい。

（１５）上記（１４）において、前記第２伝送線路部は、第２グランド導体を有し、前記第２接続部側電極は、前記第２グランド導体に接続される第２グランド電極を有していてもよい。

（１６）上記（１４）または（１５）において、前記第２信号導体の本数は、複数であってもよい。

（１７）上記（１）から（１６）のいずれかにおいて、前記第２接続部は、第２凹部を有し、前記複数の第２接続部側電極および前記複数の第２基板側電極は、前記回路基板を平面視して、前記第２凹部に沿って配置され、前記複数の第１接続部側電極および前記複数の第１基板側電極は、前記回路基板を平面視して、少なくとも一部が前記第２凹部に重なって配置されることが好ましい。この構成では、第１凹部に第２接続部ＣＮ２の一部が配置され、第２凹部に第１接続部ＣＮ１の一部が配置される。そのため、第１接続部と第２接続部との接続に必要な占有面積をさらに小さくでき、且つ、導体損失をさらに低減できる。

本発明によれば、接続部に複数の電極を有する第１素子および第２素子を、回路基板に形成される導体パターンを介して互いに接続する構成において、第１素子と第２素子との接続に必要な回路基板上の占有面積の小さな電子機器を実現できる。

図１（Ａ）は第１の実施形態に係る電子機器４０１の主要部を示す外観斜視図であり、図１（Ｂ）は電子機器４０１の主要部を示す分解斜視図である。 図２（Ａ）は第１の実施形態に係る第１素子１０１の外観斜視図であり、図２（Ｂ）は第１素子１０１の第１接続部ＣＮ１を示す平面図である。 図３は、第１の実施形態に係る第２素子２０１の外観斜視図である。 図４は、電子機器４０１の主要部を示す平面図である。 図５は、比較例の電子機器４００Ａの主要部を示す平面図である。 図６は、別の比較例の電子機器４００Ｂの主要部を示す平面図である。 図７（Ａ）は第１の実施形態に係る第１素子１０１の外観斜視図であり、図７（Ｂ）は第１素子１０１の分解平面図である。 図８（Ａ）は第１の実施形態に係る第２素子２０１の外観斜視図であり、図８（Ｂ）は第２素子２０１の分解平面図である。 図９（Ａ）は第２の実施形態に係る電子機器４０２の主要部を示す外観斜視図であり、図９（Ｂ）は電子機器４０２の主要部を示す分解斜視図である。 図１０（Ａ）は第２の実施形態に係る第１素子１０２の外観斜視図であり、図１０（Ｂ）は第２の実施形態に係る第２素子２０２の外観斜視図である。 図１１（Ａ）は電子機器４０２の主要部を示す平面図であり、図１１（Ｂ）は第１素子１０２全体および第２素子２０２全体を示す、電子機器４０２の平面図である。 図１２は、第３の実施形態に係る電子機器４０３の主要部を示す平面図である。 図１３（Ａ）は第３の実施形態に係る第１素子１０３Ａの第１接続部ＣＮ１Ａを示す平面図であり、図１３（Ｂ）は第３の実施形態に係る第１素子１０３Ｂの第１接続部ＣＮ１Ｂを示す平面図である。 図１４は、第３の実施形態に係る第２素子２０３の第２接続部ＣＮ２を示す平面図である。 図１５は、第４の実施形態に係る電子機器４０４の主要部を示す平面図である。 図１６は、第４の実施形態に係る第１素子１０４の平面図である。 図１７は、第５の実施形態に係る電子機器４０５の主要部を示す平面図である。 図１８は、第５の実施形態に係る第１素子１０５の平面図である。

以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

《第１の実施形態》
図１（Ａ）は第１の実施形態に係る電子機器４０１の主要部を示す外観斜視図であり、図１（Ｂ）は電子機器４０１の主要部を示す分解斜視図である。図２（Ａ）は第１の実施形態に係る第１素子１０１の外観斜視図であり、図２（Ｂ）は第１素子１０１の第１接続部ＣＮ１を示す平面図である。図３は第１の実施形態に係る第２素子２０１の外観斜視図である。図１（Ａ）および図１（Ｂ）では、構造を解りやすくするため、第１素子１０１の第１接続部ＣＮ１および第２素子の第２接続部ＣＮ２が回路基板３０１の表面に接合された部分のみ図示している。

電子機器４０１は、回路基板３０１、第１面Ｓ１を有する第１素子１０１、第２面Ｓ２を有する第２素子２０１、表面実装部品９１，９２，９３等を備える。

図１（Ａ）および図１（Ｂ）に示すように、第１素子１０１および第２素子２０１は、いずれも少なくとも一部が回路基板３０１の表面に接合されている。また、表面実装部品９１，９２，９３は、回路基板３０１に表面実装されている。なお、回路基板３０１には、第１素子１０１、第２素子２０１および表面実装部品９１，９２，９３以外の素子も実装されるが、図１（Ａ）および図１（Ｂ）では現れていない。

第１素子１０１は、図２（Ａ）に示すように、長手方向がＸ軸方向に一致する長尺状である。第１素子１０１は、第１接続部ＣＮ１、第３接続部ＣＮ３、第１伝送線路部ＣＡ１、コネクタ３、第１信号電極Ｅ１１、第１グランド電極Ｅ１２，Ｅ１３を有する。

第１接続部ＣＮ１は、直角三角形の第１凹部ＮＰ１を有し、回路基板３０１の表面に接合するためのＬ字状の部位である。第２接続部ＣＮ２は他の回路に接続するための矩形状の部位である。第１伝送線路部ＣＡ１は、Ｘ軸方向に延伸し、第１接続部ＣＮ１および第３接続部ＣＮ３を互いに接続する部位である。

本発明における「第１凹部」とは、第１素子を平面視（Ｚ軸方向から視た）ときに、第１接続部ＣＮ１の任意の２点を通る直線よりも内側に凹んでいる部分を言う。具体的には、第１凹部ＮＰ１は、図２（Ｂ）に示す点Ａと点Ｂとを通る直線よりも内側に凹んでいる部分である。

第１信号電極Ｅ１１および第１グランド電極Ｅ１２，Ｅ１３は、第１接続部ＣＮ１の第１面Ｓ１に露出しており、コネクタ３は第３接続部ＣＮ３の第１面Ｓ１に設けられている。

本実施形態では、これら第１信号電極Ｅ１１および第１グランド電極Ｅ１２，Ｅ１３が、本発明における「複数の第１接続部側電極」に相当する。

第２素子２０１は、図３に示すように、長手方向がＹ軸方向に一致する長尺状である。第２素子２０１は、第２接続部ＣＮ２、第４接続部ＣＮ４、第２伝送線路部ＣＡ２、コネクタ４、第２信号電極Ｅ２１、第２グランド電極Ｅ２２，Ｅ２３を有する。

第２接続部ＣＮ２は、回路基板３０１の表面に接合するための矩形状の部位である。第４接続部ＣＮ４は、他の回路に接続するための矩形状の部位である。第２伝送線路部ＣＡ２は、Ｙ軸方向に延伸し、第２接続部ＣＮ２および第４接続部ＣＮ４を互いに接続する部位である。

第２信号電極Ｅ２１および第２グランド電極Ｅ２２，Ｅ２３は、第２接続部ＣＮ２の第２面Ｓ２に露出しており、コネクタ４は第４接続部ＣＮ４の第２面Ｓ２に設けられている。

本実施形態では、これら第２信号電極Ｅ２１および第２グランド電極Ｅ２２，Ｅ２３が、本発明における「複数の第２接続部側電極」に相当する。

回路基板３０１は、図１（Ｂ）に示すように、第１信号導体パターンＣ１１、第２信号導体パターンＣ２１、第１グランド導体パターンＣ１２，Ｃ１３、第２グランド導体パターンＣ２２，Ｃ２３、および複数の電極接続パターンＣＰ１，ＣＰ２，ＣＰ３等を備える。

第１信号導体パターンＣ１１、第２信号導体パターンＣ２１、第１グランド導体パターンＣ１２，Ｃ１３および第２グランド導体パターンＣ２２，Ｃ２３は、回路基板３０１の表面に形成される電極である。また、電極接続パターンＣＰ１，ＣＰ２，ＣＰ３は、回路基板３０１の表面に形成される導体パターンである。

本実施形態では、これら第１信号導体パターンＣ１１および第１グランド導体パターンＣ１２，Ｃ１３が、本発明における「複数の第１基板側電極」に相当する。また、本実施形態では、これら第２信号導体パターンＣ２１および第２グランド導体パターンＣ２２，Ｃ２３が、本発明における「複数の第２基板側電極」に相当する。

電極接続パターンＣＰ１は、第１信号導体パターンＣ１１と第２信号導体パターンＣ２１とを互いに接続する。電極接続パターンＣＰ２は、第１グランド導体パターンＣ１２と第２グランド導体パターンＣ２２とを互いに接続する。また、電極接続パターンＣＰ３は、第１グランド導体パターンＣ１３と第２グランド導体パターンＣ２３とを互いに接続する。

図４は、電子機器４０１の主要部を示す平面図である。

図１（Ａ）、図１（Ｂ）および図４等に示すように、第１素子１０１の第１接続部ＣＮ１、および第２素子２０１の第２接続部ＣＮ２は、いずれも回路基板３０１の表面に接合される。具体的には、複数の第１接続部側電極（第１信号電極Ｅ１１および第１グランド電極Ｅ１２，Ｅ１３）と複数の第１基板側電極（第１信号導体パターンＣ１１および第１グランド導体パターンＣ１２，Ｃ１３）とが対向し、それぞれはんだ等の導電性接合材によって接合される。また、複数の第２接続部側電極（第２信号電極Ｅ２１および第２グランド電極Ｅ２２，Ｅ２３）と複数の第２基板側電極（第２信号導体パターンＣ２１および第２グランド導体パターンＣ２２，Ｃ２３）とが対向し、それぞれはんだ等の導電性接合材によって接合される。

したがって、第１信号電極Ｅ１１は、第１信号導体パターンＣ１１、電極接続パターンＣＰ１および第２信号導体パターンＣ２１を介して、第２信号電極Ｅ２１に電気的に接続される。第１グランド電極Ｅ１２は、第１グランド導体パターンＣ１２、電極接続パターンＣＰ２および第２グランド導体パターンＣ２２を介して、第２グランド電極Ｅ２２に電気的に接続される。また、第１グランド電極Ｅ１３は、第１グランド導体パターンＣ１３、電極接続パターンＣＰ３および第２グランド導体パターンＣ２３を介して、第２グランド電極Ｅ２３に電気的に接続される。

図４に示すように、複数の第１接続部側電極（第１信号電極Ｅ１１、第１グランド電極Ｅ１２，Ｅ１３）および複数の第１基板側電極（第１信号導体パターンＣ１１、第１グランド導体パターンＣ１２，Ｃ１３）は、回路基板を平面視して（Ｚ軸方向から視て）、それぞれ第１凹部（図２（Ａ）および図２（Ｂ）に示す第１凹部ＮＰ１）に沿って配置されている。また、複数の第１基板側電極と複数の第２基板側電極（第２信号導体パターンＣ２１、第２グランド導体パターンＣ２２，Ｃ２３）とは、Ｚ軸方向から視て、それぞれ対向する位置に配置されている。

ここで、本発明の「対向する位置に配置される」とは、回路基板を平面視して、電極接続パターンで互いに接続される電極間に、他の電極や導体パターンが配置されていないことを言う。すなわち、他の電極や導体パターンを避けるように迂回して電極接続パターンを形成する必要がなく、電極同士が直線状の電極接続パターンで接続することができるような位置に配置されていることを言う。

また、複数の第２接続部側電極および複数の第２基板側電極の少なくとも一部（第２信号電極Ｅ２１、第２信号導体パターンＣ２１）は、図４に示すように、Ｚ軸方向から視て、第１凹部（ＮＰ１）に重なって配置されている。さらに、複数の第２接続部側電極および複数の第２基板側電極は、Ｚ軸方向から視て、第１凹部（ＮＰ１）に沿って配置されている。

次に、本実施形態に係る構成を採用した場合の利点について、いくつか比較例を挙げて説明する。図５は、比較例の電子機器４００Ａの主要部を示す平面図である。

電子機器４００Ａは、第１素子１００Ａ、第２素子２００Ａ、回路基板３０１を備える。電子機器４００Ａは、凹部を有していない第１接続部と第２接続部とを、回路基板３０１に形成した電極および電極接続パターンで接続した例である。

第１素子１００Ａは、第１接続部ＣＮ１Ａ、複数の第１接続部側電極（第１信号電極Ｅ１１Ａおよび第１グランド電極Ｅ１２Ａ，Ｅ１３Ａ）等を有する。第１素子１００Ａは、第１接続部ＣＮ１Ａの構成、および複数の第１接続部側電極の配置が、第１素子１０１と異なる。その他の構成については、第１素子１０１と同じである。

第１接続部ＣＮ１Ａは、矩形状の部位であり、凹部を有していない。複数の第１接続部側電極は、第１接続部ＣＮ１Ａの外形に沿って配置されている。これら複数の第１接続部側電極は、導電性接合材によって、回路基板３０１に形成された複数の第１基板側電極（第１信号導体パターンＣ１１Ａおよび第１グランド導体パターンＣ１２Ａ，Ｃ１３Ａ）にそれぞれ接合される。

第２素子２００Ａは、第２接続部ＣＮ２Ａ、複数の第２接続部側電極（第２信号電極Ｅ２１Ａおよび第２グランド電極Ｅ２２Ａ，Ｅ２３Ａ）等を有する。第２素子２００Ａは、第２接続部ＣＮ２Ａの形状、第２信号電極Ｅ２１Ａおよび第２グランド電極Ｅ２２Ａ，Ｅ２３Ａの配置が、本実施形態に係る第２素子２０１と異なる。その他の構成については、第２素子２０１と同じである。

複数の第２接続部側電極は、第２接続部ＣＮ２Ａの外形に沿って配置されている。これら複数の第２接続部側電極は、導電性接合材によって、回路基板３０１に形成された複数の第２基板側電極（第２信号導体パターンＣ２１Ａおよび第２グランド導体パターンＣ２２Ａ，Ｃ２３Ａ）にそれぞれ接合される。

図５に示すように、複数の第１基板側電極および複数の第２基板側電極は、回路基板３０１に形成された複数の電極接続パターンＣＰ１Ａ，ＣＰ２Ａ，ＣＰ３Ａによって、それぞれ互いに接続される。電極接続パターンＣＰ１Ａは、第１信号導体パターンＣ１１Ａと第２信号導体パターンＣ２１Ａとを互いに接続する直線状の導体パターンである。電極接続パターンＣＰ２Ａは、他の導体パターンを迂回に形成され、第１グランド導体パターンＣ１２Ａと第２グランド導体パターンＣ２２Ａとを互いに接続するＬ字状の導体パターンである。電極接続パターンＣＰ３Ａは、他の導体パターンを迂回するように形成され、第１グランド導体パターンＣ１３Ａと第２グランド導体パターンＣ２３Ａとを互いに接続するＬ字状の導体パターンである。

比較例の電子機器４００Ａでは、他の導体パターンを迂回するように電極接続パターンが形成されるため、第１接続部ＣＮ１Ａと第２接続部ＣＮ２Ａとの接続に必要な占有面積（回路基板に接合される第１接続部の面積と、回路基板に接合される第２接続部の面積と、回路基板に形成される複数の電極接続パターンの面積と、を合わせた面積）が大きい（図５に示す占有面積ＯＡ２を参照）。

これに対して、本実施形態に係る電子機器４０１では、図４に示すように、複数の第１接続部側電極および複数の第１基板側電極が、Ｚ軸方向から視て、それぞれ第１凹部（ＮＰ１）に沿って配置されている。また、複数の第１基板側電極と複数の第２基板側電極とが、Ｚ軸方向から視て、それぞれ対向する位置に配置されている。この構成では、他の電極や導体パターンを迂回するように複数の電極接続パターンＣＰ１，ＣＰ２，ＣＰ３を形成する必要がないため、他の電極や導体パターンを迂回するように複数の電極接続パターンを形成する場合に比べて、複数の電極接続パターンＣＰ１，ＣＰ２，ＣＰ３の線路長を短くできる。したがって、この構成により、第１接続部ＣＮ１と第２接続部ＣＮ２との接続に必要な占有面積を小さくでき、且つ、導体損失を低減できる（図４に示す占有面積ＯＡ１を参照）。

さらに、本実施形態では、図４に示すように、複数の第２接続部側電極および複数の第２基板側電極の少なくとも一部（第２信号電極Ｅ２１、第２信号導体パターンＣ２１）が、図４に示すように、Ｚ軸方向から視て、第１凹部（ＮＰ１）に重なって配置されている。この構成により、第１基板側電極と第２基板側電極との間（または、第１接続部側電極と第２接続部側電極との間）を接続する電極接続パターンの線路長をさらに短くできる。したがって、第１接続部ＣＮ１と第２接続部ＣＮ２との接続に必要な占有面積がさらに小さくなり、導体損失をさらに低減できる。

また、本実施形態では、複数の第１接続部側電極および複数の第２接続部側電極が、Ｚ軸方向から視て、第１凹部（ＮＰ１）に沿って配置される。また、本実施形態では、複数の第１基板側電極および複数の第２基板側電極が、Ｚ軸方向から視て、第１凹部（ＮＰ１）に沿って配置されている。この構成により、Ｚ軸方向から視て、第２接続部側電極および第２基板側電極が第１凹部（ＮＰ１）に沿って配置されていない場合に比べて、複数の第１接続部側電極間、複数の第２接続部側電極間、複数の第１基板側電極間、および複数の第２基板側電極間の距離（アイソレーション）が確保しやすくなり、特性インピーダンスの設計が容易となる。また、複数の電極接続パターン間の距離が確保しやすいため、複数の電極接続パターンの線幅を細くする必要がなく、電極接続パターンの導体損失が大きくなることもない。

図６は、別の比較例の電子機器４００Ｂの主要部を示す平面図である。

電子機器４００Ｂは、第１素子１００Ｂ、第２素子２００Ｂ、回路基板３０１を備える。電子機器４００Ｂでは、第１素子１００Ｂの第１接続部（第１接続部側電極）と第２素子の第２接続部（第２接続部側電極）とを、最短距離で接続した例である。

第１素子１００Ｂは、第１接続部ＣＮ１Ｂ、複数の第１接続部側電極（第１信号電極Ｅ１１Ｂおよび第１グランド電極Ｅ１２Ｂ，Ｅ１３Ｂ）等を有する。第１素子１００Ｂは、第１接続部ＣＮ１Ｂの構成、および複数の第１接続部側電極の配置が、第１素子１０１と異なる。その他の構成については、第１素子１０１と同じである。

第１接続部ＣＮ１Ｂは、矩形状の部位であり、凹部を有していない。複数の第１接続部側電極は、第１接続部ＣＮ１Ｂの第１辺（図６における第１接続部ＣＮ１Ｂの右辺）近傍に配置され、一方向（Ｙ軸方向）に沿って配列されている。これら複数の第１接続部側電極は、導電性接合材によって、回路基板３０１に形成された複数の第１基板側電極（第１信号導体パターンＣ１１Ｂおよび第１グランド導体パターンＣ１２Ｂ，Ｃ１３Ｂ）にそれぞれ接合される。

第２素子２００Ｂは、第２接続部ＣＮ２Ｂ、複数の第２接続部側電極（第２信号電極Ｅ２１Ｂ、第２グランド電極Ｅ２２Ｂ，Ｅ２３Ｂ）等を有する。第２素子２００Ｂは、第２接続部ＣＮ２Ｂの形状、および複数の第２接続部側電極の配置が、本実施形態に係る第２素子２０１と異なる。その他の構成については、第２素子２０１と同じである。

複数の第２接続部側電極は、第２接続部ＣＮ２Ｂの第２辺（図６における第２接続部ＣＮ２Ｂの左辺）近傍に配置され、一方向（Ｙ軸方向）に沿って配列されている。これら複数の第２接続部側電極は、導電性接合材によって、回路基板３０１に形成された複数の第２基板側電極（第２信号導体パターンＣ２１Ｂおよび第２グランド導体パターンＣ２２Ｂ，Ｃ２３Ｂ）にそれぞれ接合される。

図６に示すように、複数の第１基板側電極および複数の第２基板側電極は、他方向（Ｘ軸方向）に延伸する直線状の複数の電極接続パターンＣＰ１Ｂ，ＣＰ２Ｂ，ＣＰ３Ｂによって、最短距離で互いに接続される。複数の電極接続パターンＣＰ１Ｂ，ＣＰ２Ｂ，ＣＰ３Ｂは、一方向（Ｙ軸方向）に配列されている。

別の比較例の電子機器４００Ｂのように、第１接続部ＣＮ１Ｂと第２接続部ＣＮ２Ｂとを最短距離で接続しようとした場合、複数の電極（複数の第１接続部側電極、複数の第２接続部側電極、複数の第１基板側電極および複数の第２基板側電極）の配置や、複数の電極接続パターンの形状等は、このような構成に限定されるため、設計の自由度は低い。また、複数の電極または複数の電極接続パターンが同方向（例えば、Ｙ軸方向）に配列されるため、信号用とグランド用の導体（複数の電極および複数の電極接続パターン）同士の距離が近接し、特性インピーダンスの設計が困難となる虞もある。逆に、特性インピーダンスを保つために複数の電極接続パターン（信号用の電極接続パターンおよびグランド用の電極接続パターン）の線幅を細くして、複数の電極接続パターン間の距離を離間させた場合には、電極接続パターンの導体損失が大きくなってしまう。

これに対して、本実施形態に係る電子機器４０１では、上述したように、複数の電極（第１接続部側電極、第２接続部側電極、第１基板側電極および第２基板側電極）が、Ｚ軸方向から視て、それぞれ第１凹部ＮＰ１に沿って配置されるため、複数の電極間または複数の電極接続パターン間の距離（アイソレーション）が確保しやすくなり、特性インピーダンスの設計が容易となる。また、この構成では、複数の電極接続パターン間の距離が確保しやすいため、複数の電極接続パターンの線幅を細くする必要がなく、電極接続パターンの導体損失が大きくなることもない。

さらに、本実施形態では、第１伝送線路部ＣＡ１の幅方向（延伸方向に直交する方向（本実施形態ではＹ軸方向））における第１接続部ＣＮ１の幅が、第１伝送線路部ＣＡ１の幅よりも太い。そのため、第１接続部ＣＮ１に形成される第１凹部ＮＰ１の形状の自由度を高めることができ、且つ、第１接続部側電極（第１信号電極Ｅ１１および第１グランド電極Ｅ１２，Ｅ１３）間の距離（アイソレーション）をさらに確保しやすくできる。

本実施形態に係る第１素子１０１は、例えば次のような構造である。図７（Ａ）は第１の実施形態に係る第１素子１０１の外観斜視図であり、図７（Ｂ）は第１素子１０１の分解平面図である。

第１素子１０１は、図７（Ａ）に示すように、第１基材１０と、この第１基材１０に形成された各種導体パターン（後に詳述する）とを有する。第１基材１０は、第１素子１０１が接合される回路基板（３０１）よりも誘電率が低く、外力により弾性変形または塑性変形する可撓性の基材である。

第１基材１０は、図７（Ｂ）に示すように、複数の絶縁基材層１１，１２，１３および保護層１を順に積層して形成される。複数の絶縁基材層１１，１２，１３は、それぞれ可撓性を有し、長手方向がＸ軸方向に一致する平板である。複数の絶縁基材層１１，１２，１３は例えば液晶ポリマーシートであり、第１基材１０は例えば液晶ポリマーシートの積層体である。保護層１は例えばソルダーレジスト膜またはカバーレイフィルム等である。各種導体パターンは液晶ポリマーシートに貼付された銅箔がパターンニングされたものである。

絶縁基材層１１の裏面には、第１グランド導体４１が形成される。第１グランド導体４１は、絶縁基材層１１の略全面に形成される導体パターンである。

絶縁基材層１２の裏面には、第１信号導体３１および３つの導体パターン５１，５２，５３が形成される。第１信号導体３１は、絶縁基材層１２ａの長手方向（Ｘ軸方向）に延伸する線状の導体パターンである。導体パターン５１は、絶縁基材層１２の第１端（図７（Ｂ）における絶縁基材層１２の右端）付近に形成される矩形の導体パターンである。導体パターン５２，５３は、絶縁基材層１２の第２端（図７（Ｂ）における絶縁基材層１２の左端）付近に形成される矩形の導体パターンである。

また、絶縁基材層１２には３つの層間接続導体Ｖ１１，Ｖ１２，Ｖ１３が形成されている。層間接続導体Ｖ１１は、絶縁基材層１２の第１端付近に配置され、第１グランド導体４１および導体パターン５１に接続される。層間接続導体Ｖ１２は、絶縁基材層１２の第２端付近に配置され、第１グランド導体４１および導体パターン５２に接続される。層間接続導体Ｖ１３は、絶縁基材層１２の第２端付近に配置され、第１グランド導体４１および導体パターン５３に接続される。

絶縁基材層１３の裏面には、第１グランド導体４２、第１信号電極Ｅ１１および導体パターン５４が形成される。第１グランド導体４２は、絶縁基材層１３の略全面に形成され、第１信号電極Ｅ１１および導体パターン５４が形成される位置に開口を有する導体パターンである。第１信号電極Ｅ１１は、絶縁基材層１３の第１端（図７（Ｂ）における絶縁基材層１３の右端）付近に形成される矩形の導体パターンである。導体パターン５４は、絶縁基材層１３の第２端（図７（Ｂ）における絶縁基材層１３の左端）付近に形成される矩形の導体パターンである。

また、絶縁基材層１３には、５つの層間接続導体Ｖ１４，Ｖ１５，Ｖ１６，Ｖ１７，Ｖ１８が形成されている。層間接続導体Ｖ１４は、絶縁基材層１３の第１端付近に配置され、第１信号導体３１の一端および第１信号電極Ｅ１１に接続される。層間接続導体Ｖ１５は、絶縁基材層１３の第２端付近に配置され、第１信号導体３１の他端および導体パターン５４に接続される。すなわち、第１信号電極Ｅ１１および導体パターン５４は、いずれも第１信号導体３１に導通する。層間接続導体Ｖ１６は、絶縁基材層１３の第１端付近に配置され、導体パターン５１および第１グランド導体４２に接続される。層間接続導体Ｖ１７，Ｖ１８は、絶縁基材層１３の第２端付近に配置され、導体パターン５２，５３および第１グランド導体４２に接続される。

保護層１には、複数の開口Ｈ１ａ，Ｈ１ｂ，Ｈ１ｃ，Ｈ１ｄ，Ｈ１ｅ，Ｈ１ｆ，Ｈ１ｇが形成されている。保護層１が絶縁基材層１３の表面に形成されることにより、絶縁基材層１３に形成されている第１信号電極Ｅ１１は開口Ｈ１ａから露出する。また、絶縁基材層１３に形成されている第１グランド導体４２の一部は、開口Ｈ１ｂ，Ｈ１ｃ，Ｈ１ｄ，Ｈ１ｅ，Ｈ１ｆから露出する。この開口Ｈ１ｂから露出した第１グランド導体４２の一部が、図７（Ａ）に示すグランド電極Ｅ１２となり、この開口Ｈ１ｃから露出した第１グランド導体４２の一部が、図７（Ａ）に示す第１グランド電極Ｅ１３となる。また、保護層１が絶縁基材層１３の表面に形成されることにより、絶縁基材層１３に形成されている導体パターン５４は開口Ｈ１ｇから露出する。図２（Ａ）に示すように、コネクタ３を第２接続部ＣＮ２の第１面Ｓ１に実装することにより、コネクタ３は導体パターン５４および開口Ｈ１ｄ，Ｈ１ｅ，Ｈ１ｆから露出する第１グランド導体４２の一部に接続される。

これら複数の絶縁基材層１１，１２，１３および保護層１を積層して加熱加圧することにより、集合基板状態の第１基材１０が形成される。その後、集合基板状態の第１基材１０を個片に分離して第１素子１０１を得る。なお、図７（Ａ）に示す第１凹部ＮＰ１は、集合基板状態の第１基材１０を個片に分離したときに形成される。

このように、第１信号導体３１、第１グランド導体４１，４２、第１信号導体３１および第１グランド導体４１で挟まれる絶縁基材層１２、第１信号導体３１および第１グランド導体４２で挟まれる絶縁基材層１３、を含んだストリップライン型の第１伝送線路部ＣＡ１が構成される。すなわち、第１素子１０１の第１伝送線路部ＣＡ１は、第１信号導体３１および第１グランド導体４１，４２を有する。

本実施形態に係る第１素子１０１によれば、次のような効果を奏する。

（ａ）第１素子１０１は、図７（Ａ）および図７（Ｂ）に示すように、第１接続部ＣＮ１の第１グランド電極Ｅ１３は、第１グランド導体４２のうち部分的に露出した部分である。そのため、第１グランド電極Ｅ１３用に特別に電極を形成する必要はなく、第１基材１０に形成される導体パターンが簡素化され、第１素子１０１を薄型化できる。

（ｂ）また、第１素子１０１の第１基材１０は、第１素子１０１が接合される回路基板（３０１）よりも誘電率が低い。この構成により、図７（Ｂ）に示す第１信号導体３１と第１グランド導体４１，４２との間に発生する容量を低減できる。そのため、第１素子１０１を薄型化できる。また、この構成により、回路基板（３０１）に高周波線路部を直接形成する場合と比較して、第１伝送線路部ＣＡ１（第１信号導体３１）に高周波信号を伝送したときの誘電体損失が抑制される。

また、本実施形態に係る第２素子２０１は、例えば次のような構造である。図８（Ａ）は第１の実施形態に係る第２素子２０１の外観斜視図であり、図８（Ｂ）は第２素子２０１の分解平面図である。

第２素子２０１は、図８（Ａ）に示すように、第２基材２０と、この第２基材２０に形成された各種導体パターン（後に詳述する）とを有する。第２基材２０は、第２素子２０１が接合される回路基板（３０１）よりも誘電率が低く、外力により弾性変形または塑性変形する可撓性の基材である。

第２基材２０は、図８（Ｂ）に示すように、複数の絶縁基材層２１，２２，２３および保護層２を順に積層して形成される。複数の絶縁基材層２１，２２，２３は、それぞれ可撓性を有し、長手方向がＸ軸方向に一致する平板である。複数の絶縁基材層２１，２２，２３は例えば液晶ポリマーシートであり、第２基材２０は例えば液晶ポリマーシートの積層体である。保護層２は例えばソルダーレジスト膜またはカバーレイフィルム等である。各種導体パターンは液晶ポリマーシートに貼付された銅箔がパターンニングされたものである。

絶縁基材層２１の裏面には、第２グランド導体７１が形成される。第２グランド導体７１は、絶縁基材層２１の略全面に形成される導体パターンである。

絶縁基材層２２の裏面には、第２信号導体６１および３つの導体パターン８１，８２，８３が形成される。第２信号導体６１は、絶縁基材層２２の長手方向（Ｘ軸方向）に延伸する線状の導体パターンである。導体パターン８１は、絶縁基材層２２の第３端（図８（Ｂ）における絶縁基材層２２の右端）付近に形成される矩形の導体パターンである。導体パターン８２，８３は、絶縁基材層２２の第４端（図８（Ｂ）における絶縁基材層２２の左端）付近に形成される矩形の導体パターンである。

また、絶縁基材層２２には３つの層間接続導体Ｖ２１，Ｖ２２，Ｖ２３が形成されている。層間接続導体Ｖ２１は、絶縁基材層２２の第３端付近に配置され、第２グランド導体７１および導体パターン８１に接続される。層間接続導体Ｖ２２は、絶縁基材層２２の第４端付近に配置され、第２グランド導体７１および導体パターン８２に接続される。層間接続導体Ｖ２３は、絶縁基材層２２の第４端付近に配置され、第２グランド導体７１および導体パターン８３に接続される。

絶縁基材層２３の裏面には、第２グランド導体７２、第２信号電極Ｅ２１および導体パターン８４が形成される。第２グランド導体７２は、絶縁基材層２３の略全面に形成され、第２信号電極Ｅ２１および導体パターン８４が形成される位置に開口を有する導体パターンである。第２信号電極Ｅ２１は、絶縁基材層２３の第３端（図８（Ｂ）における絶縁基材層２３の右端）付近に形成される矩形の導体パターンである。導体パターン８４は、絶縁基材層２３の第４端（図８（Ｂ）における絶縁基材層２３の左端）付近に形成される矩形の導体パターンである。

また、絶縁基材層２３には、５つの層間接続導体Ｖ２４，Ｖ２５，Ｖ２６，Ｖ２７，Ｖ２８が形成されている。層間接続導体Ｖ２４は、絶縁基材層２３の第３端付近に配置され、第２信号導体６１の一端および第２信号電極Ｅ２１に接続される。層間接続導体Ｖ２５は、絶縁基材層２３の第４端付近に配置され、第２信号導体６１の他端と導体パターン８４に接続される。すなわち、第２信号電極Ｅ２１および導体パターン８４は、いずれも第２信号導体６１に導通する。層間接続導体Ｖ２６は、絶縁基材層２３の第３端付近に配置され、第２グランド導体７２および導体パターン８１に接続される。層間接続導体Ｖ２７，Ｖ２８は、絶縁基材層２３の第４端付近に配置され、導体パターン８２，８３および第２グランド導体７２に接続される。

保護層２には、複数の開口Ｈ２ａ，Ｈ２ｂ，Ｈ２ｃ，Ｈ２ｄ，Ｈ２ｅ，Ｈ２ｆ，Ｈ２ｇが形成されている。保護層２が絶縁基材層２３の表面に形成されることにより、絶縁基材層２３に形成されている第２信号電極Ｅ２１は開口Ｈ２ａから露出する。また、絶縁基材層２３に形成されている第２グランド導体７２の一部は、開口Ｈ２ｂ，Ｈ２ｃ，Ｈ２ｄ，Ｈ２ｅ，Ｈ２ｆから露出する。この開口Ｈ２ｂから露出した第２グランド導体７２の一部が、図８（Ａ）に示す第２グランド電極Ｅ２３となり、この開口Ｈ２ｃから露出した第２グランド導体７２の一部が、図８（Ａ）に示す第２グランド電極Ｅ２２となる。また、絶縁基材層２３に形成されている導体パターン８４が開口Ｈ２ｇから露出する。図８（Ａ）に示すように、コネクタ４を第４接続部ＣＮ４の第２面Ｓ２に実装することにより、コネクタ４は導体パターン８４および開口Ｈ２ｄ，Ｈ２ｅ，Ｈ２ｆから露出する第２グランド導体７２の一部に接続される。

これら複数の絶縁基材層２１，２２，２３および保護層２を積層して加熱加圧することにより、集合基板状態の第２基材２０が形成される。その後、集合基板状態の第２基材２０を個片に分離して第２素子２０１を得る。

このように、第２信号導体６１、第２グランド導体７１，７２、第２信号導体６１および第２グランド導体７１で挟まれる絶縁基材層２２、第２信号導体６１および第２グランド導体７２で挟まれる絶縁基材層２３、を含んだストリップライン型の第２伝送線路部ＣＡ２が構成される。すなわち、第２素子２０１の第２伝送線路部ＣＡ２は、第２信号導体６１および第２グランド導体７１，７２を有する。

本実施形態に係る第２素子２０１によれば、次のような効果を奏する。

（ｃ）第２素子２０１は、図８（Ａ）および図８（Ｂ）に示すように、第２接続部ＣＮ２の第２グランド電極Ｅ２３は、第２グランド導体７２のうち部分的に露出した部分である。そのため、第２グランド電極Ｅ２３用に特別に電極を形成する必要はなく、第２基材２０に形成される導体パターンが簡素化され、第２素子２０１を薄型化できる。

（ｄ）また、第２素子２０１の第２基材２０は、第２素子２０１を接合する回路基板（３０１）よりも誘電率が低い。この構成により、図８（Ｂ）に示す第２信号導体６１と第２グランド導体７１，７２との間に発生する容量を低減できる。そのため、第２素子２０１を薄型化できる。また、この構成により、回路基板（３０１）に高周波線路部を直接形成する場合と比較して、第２伝送線路部ＣＡ２（第２信号導体６１）に高周波信号を伝送したときの誘電体損失が抑制される。

《第２の実施形態》
第２の実施形態では、第１素子の第３接続部が回路基板の表面に接合され、第２素子の第４接続部が回路基板の表面に接合される電子機器について示す。

図９（Ａ）は第２の実施形態に係る電子機器４０２の主要部を示す外観斜視図であり、図９（Ｂ）は電子機器４０２の主要部を示す分解斜視図である。図１０（Ａ）は第２の実施形態に係る第１素子１０２の外観斜視図であり、図１０（Ｂ）は第２の実施形態に係る第２素子２０２の外観斜視図である。なお、図９（Ａ）では、絶縁性接合材５の図示を省略している。また、図１０（Ａ）では、第１素子１０２の第１狭幅部ＴＰ１および第３狭幅部ＴＰ３をドットパターンで示しており、図１０（Ｂ）では、第２素子２０２の第２狭幅部ＴＰ２および第４狭幅部ＴＰ４をドットパターンで示している。

電子機器４０２は、回路基板３０１、第１面Ｓ１を有する第１素子１０２、第２面Ｓ２を有する第２素子２０２、表面実装部品９１，９２、絶縁性接合材５（後に詳述する）等を備える。

第１素子１０２は、第３接続部ＣＮ３の構成が第１の実施形態に係る第１素子１０１と異なる。その他の構成については、第１素子１０１と実質的に同じである。第２素子２０２は、第２接続部ＣＮ２および第４接続部ＣＮ４の構成が、第１の実施形態に係る第２素子２０１と異なる。また、第２素子２０２は長手方向がＸ軸方向に一致している点で、第２素子２０１と異なる。その他の構成については、第２素子２０１と実質的に同じである。

以下、第１の実施形態に係る電子機器４０１と異なる部分について説明する。

第１素子１０２は、図１０（Ａ）に示すように、第１接続部ＣＮ１、第３接続部ＣＮ３、第１伝送線路部ＣＡ１、第１信号電極Ｅ１１，Ｅ３１、第１グランド電極Ｅ１２，Ｅ１３，Ｅ３２，Ｅ３３を有する。

第１信号電極Ｅ１１および第１グランド電極Ｅ１２，Ｅ１３は、第１接続部ＣＮ１の第１面Ｓ１に露出している。また、第１信号電極Ｅ３１および第１グランド電極Ｅ３２，Ｅ３３は、第３接続部ＣＮ３の第１面Ｓ１に露出している。

本実施形態では、これら第１信号電極Ｅ１１および第１グランド電極Ｅ１２，Ｅ１３が、本発明における「複数の第１接続部側電極」に相当する。また、本実施形態では、これら第１信号電極Ｅ３１および第１グランド電極Ｅ３２，Ｅ３３が、本発明における「複数の第３接続部側電極」に相当する。

第１素子１０２の第１接続部ＣＮ１は、直角三角形の第１凹部ＮＰ１を有するＬ字状の部位である。第３接続部ＣＮ３は、直角三角形の第３凹部ＮＰ３を有するＬ字状の部位である。また、第１伝送線路部ＣＡ１の幅方向（Ｙ軸方向）における第１接続部ＣＮ１の幅、および第１伝送線路部ＣＡ１の幅方向（Ｙ軸方向）における第３接続部ＣＮ３の幅は、いずれも第１伝送線路部ＣＡ１の幅よりも太い。

なお「第３凹部」とは、第１素子を平面視（Ｚ軸方向から視た）ときに、第３接続部ＣＮ３の任意の２点を通る直線よりも内側に凹んでいる部分を言う。

第２素子２０２は、図１０（Ｂ）に示すように、第２接続部ＣＮ２、第４接続部ＣＮ４、第２伝送線路部ＣＡ２、第２信号電極Ｅ２１，Ｅ４１、第２グランド電極Ｅ２２，Ｅ２３，Ｅ４２，Ｅ４３を有する。

第２信号電極Ｅ２１および第２グランド電極Ｅ２２，Ｅ２３は、第２接続部ＣＮ２の第２面Ｓ２に露出している。また、第２信号電極Ｅ４１および第２グランド電極Ｅ４２，Ｅ４３は、第４接続部ＣＮ４の第２面Ｓ２に露出している。

本実施形態では、これら第２信号電極Ｅ２１および第２グランド電極Ｅ２２，Ｅ２３が、本発明における「複数の第２接続部側電極」に相当する。また、本実施形態では、これら第２信号電極Ｅ４１および第２グランド電極Ｅ４２，Ｅ４３が、本発明における「複数の第４接続部側電極」に相当する。

第２素子２０２の第２接続部ＣＮ２は、直角三角形の第２凹部ＮＰ２を有するＬ字状の部位であり、第４接続部ＣＮ４は、直角三角形の第４凹部ＮＰ４を有するＬ字状の部位である。また、第２伝送線路部ＣＡ２の幅方向（Ｙ軸方向）における第２接続部ＣＮ２の幅、および第２伝送線路部ＣＡ２の幅方向（Ｙ軸方向）における第４接続部ＣＮ４の幅は、いずれも第２伝送線路部ＣＡ２の幅よりも太い。

本発明における「第２凹部」とは、第２素子を平面視（Ｚ軸方向から視た）ときに、第２接続部ＣＮ２の任意の２点を通る直線よりも内側に凹んでいる部分を言う。また、「第４凹部」とは、Ｚ軸方向から視たときに、第４接続部ＣＮ４の任意の２点を通る直線よりも内側に凹んでいる部分を言う。

回路基板３０１は、複数の第１基板側電極（第１信号導体パターンＣ１１および第１グランド導体パターンＣ１２，Ｃ１３）および複数の第２基板側電極（第２信号導体パターンＣ２１および第２グランド導体パターンＣ２２，Ｃ２３）の他に、複数の第３基板側電極（図示省略）および複数の第４基板側電極（図示省略）をさらに備える。

図１０（Ａ）および図１０（Ｂ）に示すように、本実施形態に係る第１素子１０２および第２素子２０２は、形状、電極の位置等が略同じ構成をしている。すなわち、第１素子１０２および第２素子２０２は、略同一形状である。

図１１（Ａ）は電子機器４０２の主要部を示す平面図であり、図１１（Ｂ）は第１素子１０２全体および第２素子２０２全体を示す、電子機器４０２の平面図である。

本実施形態に係る電子機器４０２では、第１素子１０２の第１接続部ＣＮ１および第３接続部ＣＮ３が、回路基板３０１の表面に接合される。また、第２素子２０２の第２接続部ＣＮ２および第４接続部ＣＮ４は、回路基板３０１の表面に接合される。

具体的には、複数の第１接続部側電極（第１信号電極Ｅ１１、第１グランド電極Ｅ１２，Ｅ１３）と複数の第１基板側電極（第１信号導体パターンＣ１１、第１グランド導体パターンＣ１２，Ｃ１３）とが対向し、それぞれはんだ等の導電性接合材によって接合される。また、複数の第２接続部側電極（第２信号電極Ｅ２１、第２グランド電極Ｅ２２，Ｅ２３）と複数の第２基板側電極（第２信号導体パターンＣ２１、第２グランド導体パターンＣ２２，Ｃ２３）は、それぞれはんだ等の導電性接合材によって接合される。さらに、複数の第３接続部側電極（第１信号電極Ｅ３１、第１グランド電極Ｅ３２，Ｅ３３）と複数の第３基板側電極（図示省略）とが対向し、それぞれはんだ等の導電性接合材によって接合される。複数の第４接続部側電極（第２信号電極Ｅ４１、第２グランド電極Ｅ４２，Ｅ４３）と複数の第４基板側電極（図示省略）とが対向し、それぞれはんだ等の導電性接合材によって接合される。

本実施形態では、第１素子１０２および第２素子２０２が、これ以外の素子と同様に、表面実装部品として実装される。第１素子１０２および第２素子２０２は、例えば、他の表面実装部品９１，９２等と共にマウンタ−で回路基板３０１の表面の所定位置に載置された後、表面実装部品９１，９２等と共に一括リフローはんだ法によりはんだ付けされる。

図１１（Ａ）に示すように、複数の第２接続部側電極（第２信号電極Ｅ２１、第２グランド電極Ｅ２２，Ｅ２３）および複数の第２基板側電極（第２信号導体パターンＣ２１、第２グランド導体パターンＣ２２，Ｃ２３）は、Ｚ軸方向から視て、それぞれ第２凹部（図１０（Ｂ）における第２凹部ＮＰ２）に沿って配置されている。また、複数の第１接続部側電極および複数の第１基板側電極の少なくとも一部（第１信号電極Ｅ１１、第１グランド電極Ｅ１２、第１信号導体パターンＣ１１、第１グランド導体パターンＣ１２）は、Ｚ軸方向から視て、第２凹部（ＮＰ２）に重なって配置されている。

また、本実施形態に係る電子機器４０２では、回路基板３０１の表面に絶縁性接合材５が形成されている。図１１（Ａ）に示すように、第１接続部ＣＮ１の第１狭幅部および第２接続部ＣＮ２の第２狭幅部の少なくとも一部は、絶縁性接合材５によって被覆されている。絶縁性接合材５は、例えばエポキシ系熱硬化性樹脂の接着材、またはアンダーフィル等である。

ここで、図１０（Ａ）に示す第１狭幅部ＴＰ１とは、第１凹部ＮＰ１によって第１接続部ＣＮ１に形成され、第１伝送線路部ＣＡ１の幅よりも細い部分（Ｙ軸方向の幅に限定されず、例えばＸ軸方向の幅でもよい。）を言う。また、図１０（Ｂ）に示す第２狭幅部ＴＰ２とは、第２凹部ＮＰ２によって第２接続部ＣＮ２に形成され、第２伝送線路部ＣＡ２よりも幅よりも細い部分（Ｙ軸方向の幅に限定されず、例えばＸ軸方向の幅でもよい。）を言う。なお、第３狭幅部ＴＰ３および第４狭幅部ＴＰ４についても、上述した第１狭幅部ＴＰ１および第２狭幅部ＴＰ２と考え方は同じである。

本実施形態に係る電子機器４０２によれば、第１の実施形態で述べた効果以外に、次のような効果を奏する。

（ａ）本実施形態に係る電子機器４０２では、第１素子１０２および第２素子２０２が、それ以外の表面実装部品と同様に、表面実装部品としてリフロープロセスにより実装される。そのため、製造工程が簡素化できる。また、この構成では、第１素子１０１の第１面Ｓ１および第２素子２０２の第２面Ｓ２を回路基板３０１の表面に対面して固定できるため、同軸ケーブルを用いた場合のような位置変動は起こり難い。

（ｂ）本実施形態に係る第１素子１０２は、第３接続部ＣＮ３に第３凹部ＮＰ３を有する。この構成により、第３接続部ＣＮ３と他部品（例えば、図示しない第３素子）とを接続する場合に、第３接続部ＣＮ３と他部品との接続に関し、第１の実施形態で述べた作用・効果（第１接続部ＣＮ１と第２接続部ＣＮ２との接続に関する作用・効果）と同様の作用・効果を奏する。なお、第３接続部ＣＮ３を他部品に接続しない場合には、第３凹部ＮＰ３は必須ではない。

同様に、本実施形態に係る第２素子２０２は、第４接続部ＣＮ４に第４凹部ＮＰ４を有する。この構成により、第４接続部ＣＮ４と他部品（例えば、図示しない第４素子）とを接続する場合に、第４接続部ＣＮ４と他部品との接続に関し、第１の実施形態で述べた作用・効果と同様の作用・効果を奏する。なお、第４接続部ＣＮ４を他部品に接続しない場合には、第４凹部ＮＰ４は必須ではない。

（ｃ）また、本実施形態では、第１素子１０２の第３接続部ＣＮ３（複数の第３接続部側電極）が、導電性接合材によって回路基板３０１に接続され、第２素子２０２の第４接続部ＣＮ４が、導電性接合材によって回路基板３０１に接続される。すなわち、本実施形態では、コネクタおよびレセプタクルを用いて接続しないため、第１の実施形態に係る電子機器４０１に比べて、伝送損失が低減される。

（ｄ）また、本実施形態では、第１素子１０２および第２素子２０２を回路基板３０１の表面に実装される。本実施形態では、回路基板の表面に複数の素子を実装し、複数の素子同士を回路基板に形成される導体で接続する構成である。一般に、長尺状の素子を回路基板に表面実装することは困難である。そのため、長い伝送線路が必要なときに、図１１（Ｂ）に示すように、第１素子１０２および第２素子２０２を接続することにより、長い伝送線路を有する一つの素子を回路基板３０１の表面に実装する場合に比べて、実装しやすい。また、本実施形態では、マザー基板から分離した小さな素子同士（第１素子および第２素子）を接続する構成のため、マザー基板から長い（または大きな）形状の一つの素子を分離する場合に比べて、製造が容易であり、素子の取り個数を多くできる。

（ｅ）さらに、本実施形態に係る第１素子１０２では、第１伝送線路部ＣＡ１の幅方向（Ｙ軸方向）における第１接続部ＣＮ１の幅、および第１伝送線路部ＣＡ１の幅方向における第３接続部ＣＮ３の幅が、第１伝送線路部ＣＡ１の幅よりも太い。この構成により、第１伝送線路部ＣＡ１が細長い形状であっても、回路基板３０１の表面に第１素子１０２を配置したときに第１素子１０２を転倒し難くでき、回路基板３０１の表面に第１素子１０１を配置しやすくできる。すなわち、この構成により、回路基板３０１の表面に配置される第１素子１０２の安定性が高まり、第１素子１０２の実装性を高めることができる。

また、図１１（Ｂ）に示すように、第１接続部ＣＮ１および第２接続部ＣＮ２の平面形状が、Ｚ軸方向から視て、互いに嵌合するような形状とすることにより、同じ集合基板状態の基材から、第１素子１０２および第２素子２０２をより多く分離することもできる。

なお、第２伝送線路部ＣＡ２の幅方向（Ｙ軸方向）における第２接続部ＣＮ２の幅、および第２伝送線路部ＣＡ２の幅方向における第４接続部ＣＮ４の幅が、第２伝送線路部ＣＡ２の幅よりも太い場合にも、同様の作用・効果を奏する。

（ｆ）本実施形態では、複数の第２接続部側電極（第２信号電極Ｅ２１、第２グランド電極Ｅ２２，Ｅ２３）および複数の第２基板側電極（第２信号導体パターンＣ２１、第２グランド導体パターンＣ２２，Ｃ２３）が、Ｚ軸方向から視て、それぞれ第２凹部（ＮＰ２）に沿って配置されている。また、本実施形態では、複数の第１接続部側電極および複数の第１基板側電極の少なくとも一部（第１信号電極Ｅ１１、第１グランド電極Ｅ１２、第１信号導体パターンＣ１１、第１グランド導体パターンＣ１２）が、Ｚ軸方向から視て、第２凹部（ＮＰ２）に重なって配置されている。この構成では、第１凹部（ＮＰ１）に第２接続部ＣＮ２の一部が配置され、第２凹部（ＮＰ２）に第１接続部ＣＮ１の一部が配置される。そのため、第１接続部ＣＮ１と第２接続部ＣＮ２との接続に必要な占有面積をさらに小さくでき、且つ、導体損失をさらに低減できる。

（ｇ）本実施形態では、第１接続部ＣＮ１の第１狭幅部と第２接続部ＣＮ２の第２狭幅部の少なくとも一部が、絶縁性接合材５によって被覆されている。第１素子１０２および第２素子２０２のうち、狭幅部（第１狭幅部ＴＰ１、第２狭幅部ＴＰ２、第３狭幅部ＴＰ３および第４狭幅部ＴＰ４）は、他の部分に比べて強度が低い。そのため、回路基板３０１の表面に第１素子１０２および第２素子２０２を実装した後に、狭幅部が剥離・破損しやすい。しかし、本実施形態のように、狭幅部の少なくとも一部を絶縁性接合材５で被覆することにより、狭幅部の剥離・破損が抑制される。なお、絶縁性接合材５は、狭幅部（第１狭幅部、第２狭幅部、第３狭幅部および第４狭幅部）全体を被覆していることが好ましい。

また、絶縁性接合材５は、複数の電極同士の接合に使用する導電性接合材の溶融温度と同程度の温度で熱硬化する接着剤であることが好ましい。その場合には、リフロープロセスによって、第１素子１０２および第２素子２０２の実装と同時に絶縁性接合材５を形成できるため、製造工程が簡素化できる。

なお、本実施形態に係る電子機器４０２では、第１素子１０１の第１接続部ＣＮ１および第３接続部ＣＮ３のみが回路基板３０１の表面に接合される例を示したが、この構成に限定されるものではない。両面粘着テープ等を介して、第１伝送線路部ＣＡ１を回路基板３０１の表面に接合してもよい。また、第１伝送線路部ＣＡ１の第１面Ｓ１に電極を形成して、導電性接合材によって回路基板３０１に形成した電極に接合してもよい。同様に、両面粘着テープ等を介して、第２伝送線路部ＣＡ２を回路基板３０１の表面に接合してもよい。また、第２伝送線路部ＣＡ２の第２面Ｓ２に電極を形成して、導電性接合材によって回路基板３０１に形成した電極に接合してもよい。

《第３の実施形態》
第３の実施形態では、複数の第１素子を備える電子機器の例を示す。

図１２は、第３の実施形態に係る電子機器４０３の主要部を示す平面図である。図１３（Ａ）は第３の実施形態に係る第１素子１０３Ａの第１接続部ＣＮ１Ａを示す平面図であり、図１３（Ｂ）は第３の実施形態に係る第１素子１０３Ｂの第１接続部ＣＮ１Ｂを示す平面図である。図１４は、第３の実施形態に係る第２素子２０３の第２接続部ＣＮ２を示す平面図である。

電子機器４０３は、図１２に示すように、回路基板３０１、第１素子１０３Ａ，１０３Ｂ、第２素子２０３、表面実装部品９１等を備える。

第１素子１０３Ａ，１０３Ｂは、第１接続部の平面形状が、第１の実施形態に係る第１素子１０１と異なる。その他の構成については、第１素子１０１と実質的に同じである。第２素子２０３は、第２接続部の構成が、第１の実施形態に係る第２素子２０１と異なる。また、第２素子２０２は長手方向がＸ軸方向に一致している点で、第２素子２０１と異なる。その他の構成については、第２素子２０１と実質的に同じである。

以下、第１の実施形態に係る電子機器４０１と異なる部分について説明する。

第１素子１０３Ａは、図１３（Ａ）に示すように、第１接続部ＣＮ１Ａ、第３接続部（図示省略）、第１伝送線路部ＣＡ１Ａ、第１信号電極Ｅ１１Ａ、第１グランド電極Ｅ１２Ａ，Ｅ１３Ａ等を有する。第１信号電極Ｅ１１Ａおよび第１グランド電極Ｅ１２Ａ，Ｅ１３Ａは、第１接続部ＣＮ１の第１面（図１３（Ａ）における第１素子１０３Ａの裏面）に露出している。

第１素子１０３Ｂは、図１３（Ｂ）に示すように、第１接続部ＣＮ１Ｂ、第３接続部（図示省略）、第１伝送線路部ＣＡ１Ｂ、第１信号電極Ｅ１１Ｂ、第１グランド電極Ｅ１２Ｂ，Ｅ１３Ｂ等を有する。第１信号電極Ｅ１１Ｂおよび第１グランド電極Ｅ１２Ｂ，Ｅ１３Ｂは、第１接続部ＣＮ１Ｂの第１面（図１３（Ｂ）における第１素子１０３Ｂの裏面）に露出している。

本実施形態では、これら第１信号電極Ｅ１１Ａ，Ｅ１１Ｂおよび第１グランド電極Ｅ１２Ａ，Ｅ１２Ｂ，Ｅ１３Ａ，Ｅ１３Ｂが、本発明における「複数の第１接続部側電極」に相当する。

第１素子１０３Ａの第１接続部ＣＮ１Ａは、直角三角形の第１凹部ＮＰ１Ａを有するＬ字状の部位である。第１素子１０３Ｂの第１接続部ＣＮ１Ｂは、直角三角形の第１凹部ＮＰ１Ｂを有するＬ字状の部位である。

第２素子２０３は、図１４に示すように、第２接続部ＣＮ２、第４接続部（図示省略）、第２伝送線路部ＣＡ２、第２信号電極Ｅ２１Ａ，Ｅ２１Ｂ、第２グランド電極Ｅ２２Ａ，Ｅ２２Ｂ，Ｅ２３Ａ，Ｅ２３Ｂ，Ｅ２４等を有する。本実施形態では、第２伝送線路部ＣＡ２が２本の第２信号導体（図８（Ｂ）に示す第２信号導体６１を参照。）を有する。

第２信号電極Ｅ２１Ａ，Ｅ２１Ｂ、第２グランド電極Ｅ２２Ａ，Ｅ２２Ｂ，Ｅ２３Ａ，Ｅ２３Ｂ，Ｅ２４は、第２接続部ＣＮ２の第２面（図１４における第２素子２０３の裏面）に露出している。第２信号電極Ｅ２１Ａは一方の第２信号導体に導通しており、第２信号電極Ｅ２１Ｂは他方の第２信号導体に導通している。

本実施形態では、これら第２信号電極Ｅ２１Ａ，Ｅ２１Ｂおよび第２グランド電極Ｅ２２Ａ，Ｅ２２Ｂ，Ｅ２３Ａ，Ｅ２３Ｂ，Ｅ２４が、本発明における「複数の第２接続部側電極」に相当する。

第２素子２０３の第２接続部ＣＮ２は、矩形状の部位である。

回路基板３０１は、図１２に示すように、複数の第１基板側電極（第１信号導体パターンＣ１１Ａ，Ｃ１１Ｂおよび第１グランド導体パターンＣ１２Ａ，Ｃ１２Ｂ，Ｃ１３Ａ，Ｃ１３Ｂ）、複数の第２基板側電極（第２信号導体パターンＣ２１Ａ，Ｃ２１Ｂおよび第２グランド導体パターンＣ２２Ａ，Ｃ２２Ｂ，Ｃ２３Ａ，Ｃ２３Ｂ，Ｃ２４）、および複数の電極接続パターンＣＰ１Ａ，ＣＰ１Ｂ，ＣＰ２Ａ，ＣＰ２Ｂ，ＣＰ３Ａ，ＣＰ３Ｂ等を有する。

図１２に示すように、電極接続パターンＣＰ１Ａは、第１信号導体パターンＣ１１Ａと第２信号導体パターンＣ２１Ａとを互いに接続する。電極接続パターンＣＰ２Ａは、第１グランド導体パターンＣ１２Ａと第２グランド導体パターンＣ２２Ａとを互いに接続する。電極接続パターンＣＰ３Ａは、第１グランド導体パターンＣ１３Ａと第２グランド導体パターンＣ２３Ａとを互いに接続する。また、電極接続パターンＣＰ１Ｂは、第１信号導体パターンＣ１１Ｂと第２信号導体パターンＣ２１Ｂとを互いに接続する。電極接続パターンＣＰ２Ｂは、第１グランド導体パターンＣ１２Ｂと第２グランド導体パターンＣ２２Ｂとを互いに接続する。電極接続パターンＣＰ３Ｂは、第１グランド導体パターンＣ１３Ｂと第２グランド導体パターンＣ２３Ｂとを互いに接続する。

本実施形態に係る電子機器４０３では、第１素子１０３Ａの第１接続部ＣＮ１Ａ、第１素子１０３Ｂの第１接続部ＣＮ１Ｂ、および第２素子２０３の第２接続部ＣＮ２が、回路基板３０１の表面に接合される。

具体的には、複数の第１接続部側電極（第１信号電極Ｅ１１Ａ，Ｅ１１Ｂ、第１グランド電極Ｅ１２Ａ，Ｅ１２Ｂ，Ｅ１３Ａ，Ｅ１３Ａ）と複数の第１基板側電極（第１信号導体パターンＣ１１Ａ，Ｃ１１Ｂ、第１グランド導体パターンＣ１２Ａ，Ｃ１２Ｂ，Ｃ１３Ａ，Ｃ１３Ｂ）とが対向し、それぞれはんだ等の導電性接合材によって接合される。また、複数の第２接続部側電極（第２信号電極Ｅ２１Ａ，Ｅ２１Ｂ、第２グランド電極Ｅ２２Ａ，Ｅ２２Ｂ，Ｅ２３Ａ，Ｅ２３Ｂ）と複数の第２基板側電極（第２信号導体パターンＣ２１Ａ，Ｃ２１Ｂ、第２グランド導体パターンＣ２２Ａ，Ｃ２２Ｂ，Ｃ２３Ａ，Ｃ２３Ｂ）は、それぞれはんだ等の導電性接合材によって接合される。

したがって、第１信号電極Ｅ１１Ａは、第１信号導体パターンＣ１１Ａ、電極接続パターンＣＰ１Ａおよび第２信号導体パターンＣ２１Ａを介して、第２信号電極Ｅ２１Ａに電気的に接続される。第１グランド電極Ｅ１２Ａは、第１グランド導体パターンＣ１２Ａ、電極接続パターンＣＰ２Ａおよび第２グランド導体パターンＣ２２Ａを介して、第２グランド電極Ｅ２２Ａに電気的に接続される。第１グランド電極Ｅ１３Ａは、第１グランド導体パターンＣ１３Ａ、電極接続パターンＣＰ３Ａおよび第２グランド導体パターンＣ２３Ａを介して、第２グランド電極Ｅ２３Ａに電気的に接続される。また、第１信号電極Ｅ１１Ｂは、第１信号導体パターンＣ１１Ｂ、電極接続パターンＣＰ１Ｂおよび第２信号導体パターンＣ２１Ｂを介して、第２信号電極Ｅ２１Ｂに電気的に接続される。第１グランド電極Ｅ１２Ｂは、第１グランド導体パターンＣ１２Ｂ、電極接続パターンＣＰ２Ｂおよび第２グランド導体パターンＣ２２Ｂを介して、第２グランド電極Ｅ２２Ｂに電気的に接続される。第１グランド電極Ｅ１３Ｂは、第１グランド導体パターンＣ１３Ｂ、電極接続パターンＣＰ３Ｂおよび第２グランド導体パターンＣ２３Ｂを介して、第２グランド電極Ｅ２３Ｂに電気的に接続される。

このような構成でも、第１の実施形態で説明した電子機器４０１と同様に、第１接続部ＣＮ１Ａ，ＣＮ１Ｂと第２接続部ＣＮ２との接続に必要な占有面積を小さくでき、且つ、導体損失を低減できる。なお、本実施形態のように、複数の信号導体を有する第２素子の接続部で、複数の第１素子に分岐する場合には、上記構成を採用することにより、第１素子と第２素子との配置の自由度を高めた上で、複数の電極接続パターンの線路長を短くして、導体損失を低減できる。

なお、本実施形態では、第２素子の接続部で複数の第１素子に分岐する例を示したが、この構成に限定されるものではない。逆に、第１素子の接続部で複数の第２素子に分岐する構成であってもよい。

また、本実施形態では、第２素子の第２接続部ＣＮ２で２つの第１接続部ＣＮ１Ａ，ＣＮ１Ｂに接続される構成について示したが、この構成に限定されるものではない。第２接続部ＣＮ２で、３つ以上の第１接続部に接続されていてもよい。逆に、第１接続部で２つ以上の第２接続部に接続される構成であってもよい。

また、本実施形態では、第２信号導体の本数が２本である例を示したが、この構成に限定されるものではない。第２信号導体の本数は、本発明の作用・効果を奏する範囲において適宜変更可能であり、３本以上であってもよい。同様に、第１信号導体の本数は２本以上でもよい。

《第４の実施形態》
第４の実施形態では、第２素子の構造が、第１・第２・第３の実施形態に係る第２素子とは異なる例を示す。

図１５は、第４の実施形態に係る電子機器４０４の主要部を示す平面図である。図１６は、第４の実施形態に係る第１素子１０４の平面図である。

電子機器４０４は、図１５に示すように、回路基板３０１、第１素子１０４、第２素子２０４、表面実装部品９１，９２等を備える。

第１素子１０４は、第２の実施形態に係る第１素子１０２と実質的に同じである。第２素子２０４は、平面形状が矩形である点で、第２の実施形態に係る第２素子２０２と異なる。

以下、第２の実施形態に係る電子機器４０２と異なる部分について説明する。

第２素子２０４は、第２接続部ＣＮ２、第２信号電極Ｅ２１および第２グランド電極Ｅ２２，Ｅ２３を有する。第２素子２０４は、例えば半導体マイクロプロセッサチップや半導体ＩＣチップである。

第２信号電極Ｅ２１および第２グランド電極Ｅ２２，Ｅ２３は、第２面（図１５における第２素子２０４の裏面）に露出している。

本実施形態では、これら第２信号電極Ｅ２１および第２グランド電極Ｅ２２，Ｅ２３が、本発明における「複数の第２接続部側電極」に相当する。

本実施形態に係る電子機器４０４では、第１素子１０４の第１接続部ＣＮ１および第３接続部ＣＮ３が、回路基板３０１の表面に接合される。また、第２素子２０２の第２接続部ＣＮ２は、回路基板３０１の表面に接合される。

図１５に示すように、複数の第１接続部側電極（第１信号電極Ｅ１１、第１グランド電極Ｅ１２，Ｅ１３）および複数の第１基板側電極（第１信号導体パターンＣ１１、第１グランド導体パターンＣ１２，Ｃ１３）は、Ｚ軸方向から視て、それぞれ第１凹部（図１６に示す第１凹部ＮＰ１）に沿って配置されている。また、複数の第１基板側電極と複数の第２基板側電極（第２信号導体パターンＣ２１、第２グランド導体パターンＣ２２，Ｃ２３）とは、Ｚ軸方向から視て、それぞれ対向する位置に配置されている。

さらに、複数の第２接続部側電極および複数の第２基板側電極の少なくとも一部（第２信号電極Ｅ２１、第２信号導体パターンＣ２１）は、図１５に示すように、Ｚ軸方向から視て、第１凹部（ＮＰ１）に重なって配置されている。また、複数の第２接続部側電極および複数の第２基板側電極は、Ｚ軸方向から視て、第１凹部（ＮＰ１）に沿って配置されている。

このような構成でも、電子機器４０３の基本的な構成は、第２の実施形態に係る電子機器４０２と同じであり、電子機器４０２と同様の作用・効果を奏する。

《第５の実施形態》
第５の実施形態では、第１伝送線路部の構成が、第４の実施形態とは異なる例を示す。

図１７は、第５の実施形態に係る電子機器４０５の主要部を示す平面図である。図１８は、第５の実施形態に係る第１素子１０５の平面図である。

第１素子１０５は、第１伝送線路部ＣＡ１の構成、および第３接続部ＣＮ３の構成が、第４の実施形態に係る第１素子１０４と異なる。その他の構成については、第１素子１０４と同じである。

以下、第４の実施形態に係る電子機器４０４と異なる部分について説明する。

図１７および図１８に示すように、第１伝送線路部ＣＡ１の幅方向（Ｙ軸方向）における第１接続部ＣＮ１の幅、および第１伝送線路部ＣＡ１の幅方向における第３接続部ＣＮ３の幅は、いずれも第１伝送線路部ＣＡ１の幅と略同じである。

複数の第３接続部側電極（第１信号電極Ｅ３１および第１グランド電極Ｅ３２，Ｅ３３）は、Ｚ軸方向から視て、第１伝送線路部ＣＡ１の幅方向（Ｙ軸方向）に配列されている。

このような構成でも、電子機器４０４の基本的な構成は、第４の実施形態に係る電子機器４０４と同じであり、電子機器４０４と同様の作用・効果を奏する。

《その他の実施形態》
なお、以上に示した各実施形態では、第１接続部および第３接続部を有する第１素子、および第２接続部および第４接続部を有する第２素子の例を示したが、本発明における第１素子および第２素子はこの構成に限定されるものではない。第１素子は、第１接続部および第３接続部以外の別の接続部を有していてもよく、第２素子は、第２接続部および第４接続部以外の別の接続部を有していてもよい。

以上に示した各実施形態では、第１接続部、第２接続部、第３接続部および第４接続部の平面形状がＬ字状または矩形状である例を示したが、この構成に限定されるものではない。第１接続部、第２接続部、第３接続部および第４接続部の平面形状は、本発明の作用・効果を奏する範囲において適宜変更可能であり、例えば多角形、円形、楕円形等であってもよい。すなわち、第１凹部、第２凹部、第３凹部および第４凹部の平面形状は直角三角形に限定されるものではない。第１凹部、第２凹部、第３凹部および第４凹部の平面形状は、本発明の作用・効果を奏する範囲において適宜変更可能であり、例えば多角形、円形、楕円形等であってもよい。

以上に示した各実施形態では、第１基材１０および第２基材２０が、熱可塑性樹脂からなる複数の絶縁基材層を積層して形成される積層体である例を示したが、この構成に限定されるものではない。第１基材１０および第２基材２０は、例えば熱硬化性樹脂からなる複数の絶縁基材層を積層して形成される積層体であってもよい。

以上に示した各実施形態では、第１基材１０および第２基材２０が、３つの絶縁基材層と１つの保護層を積層して形成される例を示したが、第１基材１０および第２基材２０はこの構成に限定されるものではない。第１基材１０および第２基材２０を形成する絶縁基材層の層数は、本発明の作用・効果を奏する範囲において適宜変更可能である。なお、第１基材１０および第２基材２０において、保護層は必須ではない。

以上に示した各実施形態では、第１素子の第１伝送線路部および第２素子の第２伝送線路部が、Ｘ軸方向またはＹ軸方向に延伸する直線状である例について示したが、この構成に限定されるものではない。第１伝送線路部および第２伝送線路部は、曲線状であってもよい。

また、以上に示した各実施形態では、第１伝送線路部が第１信号導体３１と第１グランド導体４１，４２を有し、第２伝送線路部が第２信号導体６１と第２グランド導体７１，７２を有する構成について示したが、この構成に限定されるものではない。第１伝送線路部は第１信号導体３１のみ有する構成であってもよく、第２伝送線路部は第２信号導体６１のみ有する構成であってもよい。

さらに、以上に示した各実施形態では、ストリップライン型の第１伝送線路部を有する第１素子、またはストリップライン型の第２伝送線路部を有する第２素子の例を示したが、この構成に限定されるものではない。第１素子の第１伝送線路部および第２素子の第２伝送線路部は、例えばマイクロストリップライン、コプレーナライン、スロットライン等の他の形式の伝送線路を構成する場合にも同様に適用できる。

最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。

Ｃ１１，Ｃ１１Ａ，Ｃ１１Ｂ…第１信号導体パターン（第１基板側電極）
Ｃ１２，Ｃ１２Ａ，Ｃ１２Ｂ，Ｃ１３，Ｃ１３Ａ，Ｃ１３Ｂ…第１グランド導体パターン（第１基板側電極）
Ｃ２１，Ｃ２１Ａ，Ｃ２１Ｂ…第２信号導体パターン（第２基板側電極）
Ｃ２２，Ｃ２２Ａ，Ｃ２２Ｂ，Ｃ２３，Ｃ２３Ａ，Ｃ２３Ｂ，Ｃ２４…第２グランド導体パターン（第２基板側電極）
Ｃ３１…第２信号導体パターン（第３基板側電極）
Ｃ３２，Ｃ３３…第２グランド導体パターン（第３基板側電極）
ＣＡ１，ＣＡ１Ａ，ＣＡ１Ｂ…第１伝送線路部
ＣＡ２…第２伝送線路部
ＣＮ１，ＣＮ１Ａ，ＣＮ１Ｂ…第１接続部
ＣＮ２，ＣＮ２Ａ，ＣＮ２Ｂ…第２接続部
ＣＮ３，ＣＮ３Ａ…第３接続部
ＣＮ４…第４接続部
ＣＰ１，ＣＰ１Ａ，ＣＰ１Ｂ，ＣＰ２，ＣＰ２Ａ，ＣＰ２Ｂ，ＣＰ３，ＣＰ３Ａ，ＣＰ３Ｂ…電極接続パターン
Ｅ１１，Ｅ１１Ａ，Ｅ１１Ｂ…第１信号電極（第１接続部側電極）
Ｅ１２，Ｅ１２Ａ，Ｅ１２Ｂ，Ｅ１３，Ｅ１３Ａ，Ｅ１３Ｂ…第１グランド電極（第１接続部側電極）
Ｅ２１，Ｅ２１Ａ，Ｅ２１Ｂ…第２信号電極（第２接続部側電極）
Ｅ２２，Ｅ２２Ａ，Ｅ２２Ｂ，Ｅ２３，Ｅ２３Ａ，Ｅ２３Ｂ…第２グランド電極（第２接続部側電極）
Ｅ３１…第２信号電極（第３接続部側電極）
Ｅ３２，Ｅ３３…第２グランド電極（第３接続部側電極）
Ｅ３３…第２グランド電極（第３接続部側電極）
Ｅ４１…第２信号電極（第４接続部側電極）
Ｅ４２，Ｅ４３…第２グランド電極（第４接続部側電極）
Ｈ１ａ，Ｈ１ｂ，Ｈ１ｃ，Ｈ１ｄ，Ｈ１ｅ，Ｈ１ｆ，Ｈ１ｇ…開口
Ｈ２ａ，Ｈ２ｂ，Ｈ２ｃ，Ｈ２ｄ，Ｈ２ｅ，Ｈ２ｆ，Ｈ２ｇ…開口
ＮＰ１，ＮＰ１Ａ，ＮＰ１Ｂ…第１凹部
ＮＰ２…第２凹部
ＮＰ３…第３凹部
ＮＰ４…第４凹部
ＯＡ１，ＯＡ１…占有面積
Ｓ１…第１素子の第１面
Ｓ２…第２素子の第２面
ＴＰ１…第１狭幅部
ＴＰ２…第２狭幅部
ＴＰ３…第３狭幅部
ＴＰ４…第４狭幅部
Ｖ１１，Ｖ１２，Ｖ１３，Ｖ１４，Ｖ１５，Ｖ１６，Ｖ１７，Ｖ１８…層間接続導体
Ｖ２１，Ｖ２２，Ｖ２３，Ｖ２４，Ｖ２５，Ｖ２６，Ｖ２７，Ｖ２８…層間接続導体
１，２…保護層
３，４…コネクタ
５…絶縁性接合材
１０…第１基材
２０…第２基材
１１，１２，１３…絶縁基材層
２１，２２，２３…絶縁基材層
３１…第１信号導体
６１…第２信号導体
４１，４２…第１グランド導体
７１，７２…第２グランド導体
５１，５２，５３，５４，８１，８２，８３，８４…導体パターン
９１，９２，９３…表面実装部品
１００Ａ，１００Ｂ，１０１，１０２，１０３Ａ，１０３Ｂ，１０４，１０５…第１素子
２００Ａ，２００Ｂ，２０１，２０２，２０３，２０４…第２素子
３０１…回路基板
４００Ａ，４００Ｂ，４０１，４０２，４０３，４０４，４０５…電子機器

Claims (17)

1. 回路基板と、
   第１面を有し、少なくとも一部が前記回路基板の表面に接合される第１素子と、
   第２面を有し、少なくとも一部が前記回路基板の表面に接合される第２素子と、
   を備え、
   前記第１素子は、第１凹部を有する第１接続部と、第３接続部と、第１伝送方向に延伸し、前記第１接続部および前記第３接続部を互いに接続する第１伝送線路部と、前記第１接続部の前記第１面に露出する複数の第１接続部側電極と、を有し、
   前記第２素子は、第２接続部と、前記第２接続部の前記第２面に露出する複数の第２接続部側電極と、を有し、
   前記回路基板は、複数の第１基板側電極と、複数の第２基板側電極と、前記複数の第１基板側電極および前記複数の第２基板側電極を互いに接続する複数の電極接続パターンと、を有し、
   前記複数の第１接続部側電極と前記複数の第１基板側電極とは対向し、それぞれ導電性接合材によって接合され、
   前記複数の第２接続部側電極と前記複数の第２基板側電極とは対向し、それぞれ導電性接合材によって接合され、
   前記第１凹部は、前記第１接続部のうち前記第１伝送方向において前記第１伝送線路部側と反対側に配置され、
   前記複数の第１接続部側電極および前記複数の第１基板側電極は、前記回路基板を平面視して、それぞれ前記第１凹部に沿って配置され、
   前記複数の第１基板側電極と前記複数の第２基板側電極とは、前記回路基板を平面視して、それぞれ対向する位置に配置される、
   電子機器。
2. 前記複数の第２接続部側電極および前記複数の第２基板側電極は、前記回路基板を平面視して、少なくとも一部が前記第１凹部に重なって配置される、請求項１に記載の電子機器。
3. 前記複数の第２接続部側電極および前記複数の第２基板側電極は、前記回路基板を平面視して、前記第１凹部に沿って配置される、請求項２に記載の電子機器。
4. 前記第１伝送線路部の幅方向における前記第１接続部の幅は、前記第１伝送線路部の幅よりも太い、請求項１から３のいずれかに記載の電子機器。
5. 前記第１素子は、前記第３接続部の前記第１面に露出する複数の第３接続部側電極を有し、
   前記回路基板は、複数の第３基板側電極を有し、
   前記複数の第３接続部側電極と前記複数の第３基板側電極は対向し、それぞれ導電性接合材によって接合される、請求項１から４のいずれかに記載の電子機器。
6. 前記第１伝送線路部の幅方向における前記第１接続部の幅、および前記第１伝送線路部の前記幅方向における前記第３接続部の幅は、前記第１伝送線路部の幅よりも太い、請求項５に記載の電子機器。
7. 前記第１伝送線路部は、第１信号導体を有し、
   前記複数の第１接続部側電極は、前記第１信号導体に導通する第１信号電極を有する、請求項１から６のいずれかに記載の電子機器。
8. 前記第１伝送線路部は、第１グランド導体を有し、
   前記第１接続部側電極は、前記第１グランド導体に接続される第１グランド電極を有する、請求項７に記載の電子機器。
9. 前記第１信号導体の本数は、複数である、請求項７または８に記載の電子機器。
10. 前記第２素子は、第４接続部と、第２伝送方向に延伸し、前記第２接続部および前記第４接続部を互いに接続する第２伝送線路部と、をさらに有する、請求項１から９のいずれかに記載の電子機器。
11. 前記第２伝送線路部の幅方向における前記第２接続部の幅は、前記第２伝送線路部の幅よりも太い、請求項１０に記載の電子機器。
12. 前記第２素子は、前記第４接続部の前記第２面に露出する複数の第４接続部側電極を有し、
    前記回路基板は、複数の第４基板側電極を有し、
    前記複数の第４接続部側電極と前記複数の第４基板側電極は対向し、それぞれ導電性接合材によって接合される、請求項１０または１１に記載の電子機器。
13. 前記第２伝送線路部の幅方向における前記第２接続部の幅、および前記第２伝送線路部の前記幅方向における前記第４接続部の幅は、前記第２伝送線路部の幅よりも太い、請求項１２に記載の電子機器。
14. 前記第２伝送線路部は、第２信号導体を有し、
    前記第２接続部側電極は、前記第２信号導体に接続される第２信号電極を有する、請求項１０から１３のいずれかに記載の電子機器。
15. 前記第２伝送線路部は、第２グランド導体を有し、
    前記第２接続部側電極は、前記第２グランド導体に接続される第２グランド電極を有する、請求項１４に記載の電子機器。
16. 前記第２信号導体の本数は、複数である、請求項１４または１５に記載の電子機器。
17. 前記第２接続部は、第２凹部を有し、
    前記複数の第２接続部側電極および前記複数の第２基板側電極は、前記回路基板を平面視して、前記第２凹部に沿って配置され、
    前記複数の第１接続部側電極および前記複数の第１基板側電極は、前記回路基板を平面視して、少なくとも一部が前記第２凹部に重なって配置される、請求項１から１６のいずれかに記載の電子機器。

Images