JP3313126B2 - 高周波基板 - Google Patents

高周波基板

Info

Publication number
JP3313126B2
JP3313126B2 JP29681291A JP29681291A JP3313126B2 JP 3313126 B2 JP3313126 B2 JP 3313126B2 JP 29681291 A JP29681291 A JP 29681291A JP 29681291 A JP29681291 A JP 29681291A JP 3313126 B2 JP3313126 B2 JP 3313126B2
Authority
JP
Japan
Prior art keywords
substrate
signal
land
pattern
coupler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29681291A
Other languages
English (en)
Other versions
JPH05160613A (ja
Inventor
千佳夫 久米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP29681291A priority Critical patent/JP3313126B2/ja
Publication of JPH05160613A publication Critical patent/JPH05160613A/ja
Application granted granted Critical
Publication of JP3313126B2 publication Critical patent/JP3313126B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters

Landscapes

  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、カプラを含む高周波基
板に関するものである。
【0002】
【従来の技術】従来から、高周波信号を結合させるため
にカプラを内包する4層の基板を用いていた。図6は従
来のカプラを内包する基板の実施例の説明図である。1
はカプラを内包する4層の基板、2,3,4は回路素子
である。
【0003】
【発明が解決しようとする課題】しかしながら従来のよ
うにカプラを内包する構成では、カプラはある程度厚く
なってしまうので、全体的に厚くなってしまうという問
題があった。すなわち結合度の高いカプラを形成するた
めには、第2層パターンと第3層パターンの距離に対し
第2層パターンと第1層のグランドパターンの距離ある
いは第3層パターンと第4層のグランドパターンの距離
が大きくなり、かつ第2層パターンと第3層パターンの
距離は0.1mmが限度であるためそれだけ基板が厚くな
ってしまう。
【0004】
【課題を解決するための手段】本発明は上記問題点を解
決するために、第1及び第2の基板と、第1及び第2の
基板にそれぞれ設けられた第1及び第2のグランドパタ
ーンと、第1及び第2の基板に一つの辺に沿ってそれぞ
れ設けた複数のランドと、コ字型の主信号入力パターン
を形成した第3の基板と、コ字型のカップル信号出力パ
ターンを形成した第4の基板とを備え、第1及び第2の
基板の間に、第3及び第4の基板を挟み込み、しかも互
いのパターンが非接触とり、更に第1の基板に設けられ
た複数のランドと第2の基板に設けられた複数のランド
の双方が同一の辺に沿って設けられるように積層された
カプラ基板と、カプラ基板における複数のランドと接合
される親基板とを備えた高周波基板であって、主信号入
力パターンの両端とカップル信号出力パターンの両端を
それぞれ複数のランドに接合した。
【0005】
【作用】本発明は前記した構成により、親基板の厚さが
薄くなるため、結合度の高いカプラを用いる装置の実装
の高さに余裕ができかつ装置の小型化及び薄型化に有効
となる。
【0006】
【実施例】図1は本発明の一実施例におけるカプラを含
む高周波基板の構成図である。5はカプラ基板であり、
4層の基板により構成されている。6は主信号を入力す
る主信号入力ランド、7は主信号と結合した信号を出力
するカップル信号出力ランド、8はグランドランド、9
は主信号の通過信号を出力するスルー信号出力ランド、
10は主信号とのアイソレート信号を出力するアイソレ
ート信号出力ランドである。これら主信号入力ランド6
及びカップル信号出力ランド7及びグランドランド8及
びスルー信号出力ランド9及びアイソレート信号出力ラ
ンド10は、図2に示すようにカプラ基板5の第1層及
び第4層の基板に形成されている。
【0007】11は親基板、12は主信号入力ランド6
と位置が対応する主信号出力ランド、13はカップル信
号出力ランド7と位置が対応するカップル信号入力ラン
ド、14はグランドランド8と位置が対応するグランド
ランド、15はスルー信号出力ランド9と位置が対応す
るスルー信号入力ランド、16はアイソレート信号出力
ランド10と位置が対応するアイソレート信号入力ラン
ドである。これら主信号出力ランド12及びカップル信
号入力ランド13及びグランドランド14及びスルー信
号入力ランド15及びアイソレート信号入力ランド16
はそれぞれ親基板11の表面に形成されている。
【0008】図2は図1のカプラ基板の組立図である。
17は第1層基板である。また第4層基板は第1層基板
17と同一の構成であるため同一の番号を付す。18は
第2層基板、19は第3層基板である。上記4つの層は
絶縁層を挟んで重ねあわされる。また斜線が施された部
分は導電箔を示す。
【0009】以上のように構成された高周波基板につい
て接続方法を説明する。すなわち主信号出力ランド12
と主信号入力ランド6、カップル信号入力ランド13と
カップル信号出力ランド7、グランドランド14とグラ
ンドランド8、スルー信号入力ランド15とスルー信号
出力ランド9、アイソレート信号入力ランド16とアイ
ソレート信号出力ランド10とをそれぞれ半田付けす
る。
【0010】図3は本発明の一実施例におけるカプラ基
板の第1層目から見たパターン図である。図3(a)は
第1層基板17、図3(b)は第2層基板18、図3
(c)は第3層基板19をそれぞれ示す。20は第1層
基板及び第4層基板のパターンと第2層基板をつなぐス
ルーホール、21は第1層基板及び第4層基板のパター
ンと第3層基板のパターンをつなぐスルーホール、22
は第1層基板のパターンと第4層基板のパターンをつな
ぐスルーホールである。
【0011】主信号入力ランド6に入力ランドに入力し
た主信号はスルーホール20を通って第2層基板のパタ
ーンにいたる。第2層基板に至った主信号は第3層基板
のパターンと結合を起こし、主信号のエネルギーの一部
が第3層パターンに移る。第3層パターンに主信号成分
のエネルギーが移ると第3層パターンにカップル信号が
起こる。カップル信号はスルーホール21を通ってカッ
プル信号出力ランド7に至る。
【0012】一方主信号は第2層パターンで減衰しスル
ー信号となる。スルー信号はスルーホール20を通って
スルー信号出力ランド9に至る。
【0013】図4は本発明のカプラ基板の応用例の周波
数fRFの主信号及び周波数fLOの局発信号を入力し
周波数fRF−2fLOの信号を出力するミキサ回路で
ある。24は周波数(fRF+fLO)/2で3dBの
結合度のミキサ基板、25はコンデンサ、26はコイ
ル、27はダイオード、28は抵抗器、29はコンデン
サ、30は抵抗器、31は出力ピンである。
【0014】アイソレート信号入力ランドに局発信号を
入力するとカップル信号出力ランドに局発信号のスルー
信号が出力されかつスルー信号出力ランドに局発信号の
カップル信号が出力される。局発信号のスルー信号及び
局発信号のカップル信号はコンデンサ25を通りダイオ
ード27に至る。ダイオード27は局発信号の倍の周波
数2fLOでオン・オフを繰り返すため、周波数2fL
Oの信号が発生する。
【0015】周波数2fLOの信号は主信号入力ランド
に主信号を入力するとカップル信号出力ランドにカップ
ル信号を出力しかつスルー信号出力ランドにスルー信号
を出力する。スルー信号は周波数2fLOの信号と合成
され合成信号aとなる。また、カップル信号は周波数2
fLOの信号と合成され合成信号bとなる。
【0016】合成信号aはコンデンサ29を介し出力端
子に至り、合成信号bは抵抗器28を介して出力端子に
至る。さらに、出力端子で合成信号aと合成信号bが合
成されてfRF−2fLOの信号となる。
【0017】図5は本発明の一実施例におけるカプラを
含む高周波基板の説明図である。32はカプラ基板5を
親基板11に半田付けしたカプラを含む高周波基板、3
3,34,35は回路を構成する回路素子である。これ
ら回路素子33,34,35は親基板11に搭載され
る。カプラ部以外では回路の厚さは親基板11の厚さt
1と回路素子35の厚さt2で決まる。
【0018】
【発明の効果】以上のように本発明は、第1及び第2の
基板と、第1及び第2の基板にそれぞれ設けられた第1
及び第2のグランドパターンと、第1及び第2の基板に
一つの辺に沿ってそれぞれ設けた複数のランドと、コ字
型の主信号入力パターンを形成した第3の基板と、コ字
型のカップル信号出力パターンを形成した第4の基板と
を備え、第1及び第2の基板の間に、第3及び第4の基
板を挟み込み、しかも互いのパターンが非接触とり、更
に第1の基板に設けられた複数のランドと第2の基板に
設けられた複数のランドの双方が同一の辺に沿って設け
られるように積層されたカプラ基板と、カプラ基板にお
ける複数のランドと接合される親基板とを備えた高周波
基板であって、主信号入力パターンの両端とカップル信
号出力パターンの両端をそれぞれ複数のランドに接合し
たことによりカプラ部を除いてカプラを含む高周波基板
の厚さが薄くなるため、高周波基板上の空間に余裕がで
き装置の薄型化が図れる。
【図面の簡単な説明】
【図1】本発明の一実施例における高周波基板およびカ
プラ基板の外観斜視図
【図2】同実施例のカプラ基板の分解斜視図
【図3】(a)は第1層基板17のパターン図 (b)は第2層基板18のパターン図 (b)は第3層基板19のパターン図
【図4】同カプラ基板を応用したミキサ回路の回路図
【図5】同カプラ基板を含む高周波基板の説明図
【図6】従来のカプラを内包する基板の説明図
【符号の説明】
5 カプラ基板 6 主信号入力ランド 7 カップル信号出力ランド 8 グランドランド 9 スルー信号出力ランド 10 アイソレート信号出力ランド 11 親基板 12 主信号出力ランド 13 カップル信号入力ランド 14 グランドランド 15 スルー信号入力ランド 16 アイソレート信号入力ランド 17 第1層基板 18 第2層基板 19 第3層基板

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】第1及び第2の基板と、前記第1及び第2
    の基板にそれぞれ設けられた第1及び第2のグランドパ
    ターンと、前記第1及び第2の基板に一つの辺に沿って
    それぞれ設けた複数のランドと、コ字型の主信号入力パ
    ターンを形成した第3の基板と、コ字型のカップル信号
    出力パターンを形成した第4の基板とを備え、前記第1
    及び第2の基板の間に、前記第3及び第4の基板を挟み
    込み、しかも互いのパターンが非接触となり、更に前記
    第1の基板に設けられた複数のランドと前記第2の基板
    に設けられた複数のランドの双方が同一の辺に沿って設
    けられるように積層されたカプラ基板と、前記カプラ基
    板における前記複数のランドと接合される親基板とを備
    えた高周波基板であって、主信号入力パターンの両端と
    カップル信号出力パターンの両端をそれぞれ複数のラン
    ドに接合した事を特徴とする高周波基板。
JP29681291A 1991-11-13 1991-11-13 高周波基板 Expired - Fee Related JP3313126B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29681291A JP3313126B2 (ja) 1991-11-13 1991-11-13 高周波基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29681291A JP3313126B2 (ja) 1991-11-13 1991-11-13 高周波基板

Publications (2)

Publication Number Publication Date
JPH05160613A JPH05160613A (ja) 1993-06-25
JP3313126B2 true JP3313126B2 (ja) 2002-08-12

Family

ID=17838469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29681291A Expired - Fee Related JP3313126B2 (ja) 1991-11-13 1991-11-13 高周波基板

Country Status (1)

Country Link
JP (1) JP3313126B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106465541B (zh) * 2014-12-01 2019-06-18 株式会社村田制作所 电子设备、电气元件以及电气元件用托盘

Also Published As

Publication number Publication date
JPH05160613A (ja) 1993-06-25

Similar Documents

Publication Publication Date Title
KR100309656B1 (ko) 칩형트랜스
US7515435B2 (en) Multi-functional composite substrate structure
JPH07321550A (ja) アンテナ装置
JPH0446405A (ja) ディレイライン及びその製造方法
JP3139368B2 (ja) 積層コモンモードチョークコイル
JP3201005B2 (ja) デュプレクサ
JP3313126B2 (ja) 高周波基板
US6917265B2 (en) Microwave frequency surface mount components and methods of forming same
US7839253B2 (en) Coupled inductor structure
JP2000031651A (ja) 積層回路基板
JPH0567911A (ja) 電子回路一体形平面アンテナ
JP3935638B2 (ja) 多層配線基板
JPH0812963B2 (ja) 誘電体フィルタ
JPH06283908A (ja) 多層化印刷配線基板
JP4417235B2 (ja) 発振器
JPH0338813A (ja) Lc複合部品
JP7345278B2 (ja) 電子部品実装基板及びプリント回路基板
JPS6390892A (ja) 高周波用多層基板回路
JP2000277928A (ja) 多層配線基板
JPH0744099Y2 (ja) Lcフィルタ
JP2001217345A (ja) 多層配線基板
JPH05191116A (ja) 積層電子部品
JPH07202522A (ja) 電子部品の実装構造
JPH0632382B2 (ja) 回路基板
JP2001168235A (ja) 高周波回路用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees