JP2017050572A - 電子機器の作製方法 - Google Patents
電子機器の作製方法 Download PDFInfo
- Publication number
- JP2017050572A JP2017050572A JP2016240541A JP2016240541A JP2017050572A JP 2017050572 A JP2017050572 A JP 2017050572A JP 2016240541 A JP2016240541 A JP 2016240541A JP 2016240541 A JP2016240541 A JP 2016240541A JP 2017050572 A JP2017050572 A JP 2017050572A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- semiconductor
- semiconductor layer
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 242
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000004544 sputter deposition Methods 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000009751 slip forming Methods 0.000 claims description 5
- 230000005669 field effect Effects 0.000 abstract description 14
- 238000009413 insulation Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 311
- 239000010408 film Substances 0.000 description 167
- 239000001257 hydrogen Substances 0.000 description 56
- 229910052739 hydrogen Inorganic materials 0.000 description 56
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 48
- 229910007541 Zn O Inorganic materials 0.000 description 23
- 239000000463 material Substances 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052738 indium Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000011701 zinc Substances 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- -1 indium gallium zinc oxide compounds Chemical class 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000007261 regionalization Effects 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 229910052725 zinc Inorganic materials 0.000 description 5
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910019092 Mg-O Inorganic materials 0.000 description 2
- 229910019395 Mg—O Inorganic materials 0.000 description 2
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000005083 Zinc sulfide Substances 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- RPPBZEBXAAZZJH-UHFFFAOYSA-N cadmium telluride Chemical compound [Te]=[Cd] RPPBZEBXAAZZJH-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000004868 gas analysis Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 150000004679 hydroxides Chemical class 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229940065287 selenium compound Drugs 0.000 description 1
- 150000003343 selenium compounds Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 150000003498 tellurium compounds Chemical class 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
- DRDVZXDWVBGGMH-UHFFFAOYSA-N zinc;sulfide Chemical compound [S-2].[Zn+2] DRDVZXDWVBGGMH-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
- H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
- H01L29/242—AIBVI or AIBVII compounds, e.g. Cu2O, Cu I
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
域を設けて、ソースとドレイン間に電圧をかけた状態で、絶縁膜あるいはショットキーバ
リヤを介してゲートという領域より半導体に電圧をかけ、半導体の状態を制御することに
より、ソースとドレイン間に流れる電流を制御するものである。用いられる半導体として
は、珪素やゲルマニウム等の元素やガリウムヒ素、インジウムリン、窒化ガリウム、硫化
亜鉛、カドミウムテルル等の化合物等が挙げられる。
FETが報告された(特許文献1および特許文献2)。これらの酸化物半導体を用いたF
ETでは、比較的大きな移動度が得られると共に、それらの材料が3電子ボルト以上の大
きなバンドギャップを有するが故に、酸化物半導体を用いたFETをディスプレーやパワ
ーデバイス等に応用することが議論されている。
で、P型の導電性を示すものはほとんど報告されていない。そのため、珪素のFETのよ
うなPN接合を用いたものは報告されておらず、特許文献1および特許文献2にあるよう
に、N型あるいはI型(本明細書では、ドナーに由来するキャリアの濃度が1012/c
m3以下の半導体をI型という)の酸化物半導体に金属電極を接触させた金属半導体接合
によって、ソース、ドレインを形成している。
、チャネル長が小さな(例えば、チャネル長が0.2μm以下)FETでは、ドナー濃度
は必ずしもキャリア濃度(あるいは電子濃度)と一致しない。以下、本明細書では、チャ
ネル長が十分に大きなFETについて議論するものとする。
ETでは、用いる半導体のキャリア濃度が大きいと、オフ状態でもソースとドレインの間
に電流(オフ電流)が流れてしまう。そこで、半導体中のキャリア濃度を低減させて、I
型とすることにより、オフ電流を低減することが望まれた。
面の例を示す。図4(A)乃至(C)は、図4(D)のA−Bでの断面である。まず、基
板201上に導電層を成膜し、これを所望の形状にエッチングして、ゲート電極としても
機能する配線202a、202bを形成する。配線202a、202bは、回路における
配線(例えば、アクティブマトリクス型表示装置のスキャン線)としても使用される。
を形成する。さらに、酸化物半導体層を成膜して、これを所望の形状にエッチングして、
半導体層204a、204bを得る(図4(A))。この段階を上面から観たのが図4(
D)である。
エッチングして、その一部が半導体層204a、204bのソース、ドレインともなる配
線205a、205bを得る(図4(B))。
表示装置のデータ線)としても使用することは可能であるが、その場合、配線202a、
202bと配線205a、205bとの間には、絶縁膜203しかないので、配線間の寄
生容量が高くなる。
マイナスにシフト(Nチャネル型の場合)し、ノーマリーオンとなるため、絶縁膜203
の厚さは100nm以下とすることが求められる。そのため、配線202a、202bと
配線205a、205bとの間の寄生容量はさらに高くなる。
に、配線205a、205bに達する開口部を形成し、この開口部を通じて、配線205
a、205bに接続する配線207a、207bを別に設け、これを例えば、アクティブ
マトリクス型表示装置のデータ線として用いる。
ている。そのため、酸化物半導体の形成時に水素が混入しないような措置を講じることが
求められる。また、酸化物半導体のみならず、それに接する絶縁膜にも水素が混入しない
ことの必要性も指摘されている(特許文献3参照)。
ないCVD法(プラズマCVD法や減圧CVD法等)ではなく、水素をほとんど含有しな
い材料を使用できるスパッタリング法を用いることが望ましいと考えられる。
ため、特に段差部においての絶縁性を十分に保つことができない。このため、段差部に配
線あるいは半導体層が重なって設けられると、リーク電流が増大するという問題がある。
ような目的に適した構造を有する新規のFETを提供することを課題とする。
物、水素化合物等)が取り残される可能性があった。そして、図4に示される方法では、
本発明者はそのようにして取り残された水素がその後の工程において除去されない、ある
いは、除去できないことが問題であろうと推測した。
残存する。これらの水素を十分に低い濃度にまで低下させるには、相当の高温で処理する
必要があったが、基板201や配線202a、202bの耐熱性が十分でない場合には適
用できない方法である。
した場合には、上記のようなステップカバレージの問題から耐圧が十分でないという別の
問題がある。
分に水素濃度を低減できるFETの作製方法あるいはFETの構造を提供する。
ても耐圧が十分であるFETの作製方法あるいはFETの構造を提供する。
る。また、本発明の一態様では、FETを有する新規の半導体装置の駆動方法を提供する
ことを課題とする。さらに、本発明の一態様では、FETを有する新規の半導体装置の作
製方法を提供することを課題とする。
態様は、これらの課題の全てを解決する必要はない。また、これら以外の課題は、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項
などの記載から、これら以外の課題を抽出することが可能である。
、定義されていない文言(専門用語又は学術用語などの科学技術文言を含む)は、通常の
当業者が理解する一般的な意味と同等の意味として用いることが可能である。辞書等によ
り定義されている文言は、関連技術の背景と矛盾がないような意味に解釈されることが好
ましい。
のも配線と称することがある。例えば、コンタクトプラグのような形状のものも配線の範
疇に含めることがある。また、コンタクトプラグとそれに接する導電性薄膜を合わせて配
線と称することもある。
「斜めに」、「奥に」、「手前に」、「内に」、「外に」、又は「中に」などの空間的配
置を示す語句は、ある要素又は特徴と、他の要素又は特徴との関連を、図によって簡単に
示すために用いられる場合が多い。
他の方向を含むことが可能である。例えば、Xの上にY、と明示される場合は、YがXの
上にあることに限定されない。図に示される物体は反転、又は180°回転することが可
能なので、YがXの下にあることを含むことが可能である。
が可能である。ただし、これに限定されず、図中のデバイスは様々な方向に回転すること
が可能なので、「上に」という語句は、「上に」、及び「下に」の方向に加え、「横に」
、「右に」、「左に」、「斜めに」、「奥に」、「手前に」、「内に」、「外に」、又は
「中に」などの他の方向を含むことが可能である。つまり、状況に応じて適切に解釈する
ことが可能である。
はない。例えば、「Aの上にBを設ける」という記載においては、AとBの間に、他の物
体Cが存在することも含まれる。
度の相違を有する場合も含むものとする。一例としては、概ね等しいとは、双方の差が、
10%未満、より望ましくは5%未満の場合を言うものとする。同様に「略同形状」とは
実質的に影響を及ぼさない程度の相違を有する場合も含むものとする。
あることが望ましい。ただし、これに限定されず、複数であることも可能である。同様に
、明示的に複数として記載されているものについては、複数であることが望ましい。ただ
し、これに限定されず、単数であることも可能である。
設けられ、前記第1の配線と略同形状の絶縁膜と、前記絶縁膜上に設けられた半導体層と
、前記半導体層上に設けられた酸化物絶縁層と、前記酸化物絶縁層に設けられた開口部を
通して、前記半導体層に接続する第2の配線とを有する電界効果トランジスタである。
に絶縁膜を形成する工程と、前記絶縁膜を所定の形状に加工する工程と、前記絶縁膜の形
状と略同形状となるように前記第1の導電層を加工する工程と、前記絶縁膜上に半導体層
を形成する工程と、前記半導体層上に酸化物絶縁層を形成する工程と前記酸化物絶縁層に
、前記半導体層に達する開口部を設ける工程と、前記酸化物絶縁層を覆って第2の導電層
を形成する工程とを有することを特徴とする電界効果トランジスタの作製方法である。
セレン化合物半導体、テルル化合物半導体等の各種化合物半導体やその混合物、化合物を
用いてもよい。また、半導体層は、インジウムと亜鉛、もしくはインジウムとガリウムを
含むことが好ましい。例えば、見かけの組成比がInaGabZncOdで表される酸化
物半導体を用いてもよい。ここで、0≦a≦1、0≦b≦1、0≦c≦1、a+b+c=
1である。
びランタノイドから選ばれた一種以上の元素を含有してもよい。例えば、四元系金属の酸
化物であるIn−Sn−Ga−Zn−O系酸化物半導体や、三元系金属の酸化物であるI
n−Sn−Zn−O系酸化物半導体、In−Al−Zn−O系酸化物半導体、Sn−Ga
−Zn−O系酸化物半導体、Al−Ga−Zn−O系酸化物半導体、Sn−Al−Zn−
O系酸化物半導体、In−Hf−Zn−O系酸化物半導体、In−La−Zn−O系酸化
物半導体、In−Ce−Zn−O系酸化物半導体、In−Pr−Zn−O系酸化物半導体
、In−Nd−Zn−O系酸化物半導体、In−Pm−Zn−O系酸化物半導体、In−
Sm−Zn−O系酸化物半導体、In−Eu−Zn−O系酸化物半導体、In−Gd−Z
n−O系酸化物半導体、In−Tb−Zn−O系酸化物半導体、In−Dy−Zn−O系
酸化物半導体、In−Ho−Zn−O系酸化物半導体、In−Er−Zn−O系酸化物半
導体、In−Tm−Zn−O系酸化物半導体、In−Yb−Zn−O系酸化物半導体、I
n−Lu−Zn−O系酸化物半導体や、二元系金属の酸化物であるIn−Zn−O系酸化
物半導体、Sn−Zn−O系酸化物半導体、Al−Zn−O系酸化物半導体、Zn−Mg
−O系酸化物半導体、Sn−Mg−O系酸化物半導体、In−Mg−O系酸化物半導体や
、In−Ga−O系の材料、一元系金属の酸化物であるIn−O系酸化物半導体、Sn−
O系酸化物半導体、Zn−O系酸化物半導体などを用いることができる。また、上記酸化
物半導体に例えばSiO2を含ませてもよい。
するとよい。あるいは酸化物絶縁層の厚さは、100nm以上としてもよい。また、酸化
物絶縁層はスパッタリング法で形成されることが望ましい。
は、半導体層と重なるように設けるとよい。
は、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体
例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理
解される。したがって、ある一つの実施の形態において述べる図または文章において、少
なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として
開示されているものであり、発明の一態様を構成することが可能である。
、発明の一態様として開示されているものであり、発明の一態様を構成することが可能で
ある。したがって、ある内容について、図に記載されていれば、文章を用いて述べていな
くても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構
成することが可能である。同様に、図の一部を取り出した場合についても、発明の一態様
として開示されているものであり、発明の一態様を構成することが可能である。
すなわち、絶縁膜はCVD法、スパッタリング法のいずれでも形成することができる。本
発明の一態様によれば、段差部に半導体層や配線を重なって設けることを可能な限り避け
られるので、段差部のステップカバレージに起因する絶縁不良を抑制できる。
℃以上の熱処理により、その上に設けられる酸化物絶縁層から酸素が拡散することにより
、絶縁膜中に存在する水素を酸化して水として固定し、あるいは、絶縁膜から放出するこ
とができる。この作用により、絶縁膜中の水素濃度を十分に低下させることができる。
nm以上50nm以下であるので、絶縁膜中の水素濃度を正確に知ることはできない。そ
こで、水素濃度が十分に低下したかどうかは、ゲート熱バイアスストレス試験(BT試験
)をおこなって間接的に判断する。本明細書では、BT試験(150℃、1時間、ゲート
バイアス+2MV/cmあるいは−2MV/cm)で、しきい値の変動が0.1ボルト以
下であれば、水素濃度が十分に低下したと判断する。このように十分に水素濃度が低下し
たと推測される絶縁膜を有するFETの特性は極めて安定する。
れている効果も対応する本発明の態様の効果として扱うことができる。
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態
の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同
様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能
を有する部分の詳細な説明は省略する。
図1(A)乃至(D)に、本発明の一態様のFETの作製工程断面図を、また、図2(A
)および(B)に、本発明の一態様のFETの作製工程上面図を示す。図1(A)乃至(
D)は図2(A)および(B)のA−Bにおける断面図である。
方法も適用できるが、スパッタリング法、CVD法、レーザーアブレーション法等の、雰
囲気が十分に管理された状態でおこなわれる成膜方法で、かつ、導電層の成膜後に、導電
層が大気に曝されることなく、絶縁膜が成膜されることが望まれる。
、モリブデン、白金、クロム等の各種金属あるいはそれらの窒化物、さらにはp型珪素等
の半導体、酸化インジウム等の酸化物等を用いるとよい。特にFETをノーマリーオフと
するのであれば、その後に形成する半導体層の電子親和力を考慮して、仕事関数が電子親
和力以上のものを用いるとよい。また、導電層は多層構造としてもよい。その場合には、
最上層を、半導体層の電子親和力を考慮した材料とし、その他の層をより導電性あるいは
耐熱性の優れた材料で構成するとよい。導電層の厚さは、配線として用いる場合の抵抗を
考慮して決定されるとよい。典型的には100nm以上500nm以下とすればよい。
化珪素、酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化アルミニウム
等を用いればよい。絶縁膜の厚さおよび誘電率はFETの特性を決定する。一般的には、
高誘電率かつ薄い絶縁膜を用いると、FETのしきい値は正となる。しかし、過剰に薄い
とリーク電流も甚大となり、また、絶縁耐圧も低下する。典型的には5nm以上50nm
以下とすればよい。
素、水素化合物、水酸化物の混入を極力、抑制する必要がある。多くの場合、導電層は配
線として用いられるので、抵抗を下げるため比較的厚く(100nm以上)形成される。
このような厚い層に高濃度の水素等が含まれていると、その後の処理においても導電層か
ら半導体層への水素の拡散を十分に阻止できないからである。
は、成膜時および成膜後に導電層が水素あるいは水素イオン等に曝されないことが好まし
い。また、導電層中の水素濃度は1×1018/cm3以下、好ましくは、1×1016
/cm3以下となるようにするとよい。
る上で効果がある。例えば、図4(A)に示す従来の方法では、導電層を形成後、大気中
でフォトリソグラフィー法によるパターン形成をおこない、さらには、導電層をエッチン
グした後に、再度、大気中で処理(例えば、レジストの剥離)等をおこなう。あるいは、
レジストを減圧下でアッシングにより除去することもある。
導電層に混入することもある。あるいは、酸性あるいはアルカリ性の溶液に接した導電層
が電気化学反応で水素を発生し、これを吸収することもある。さらには、アッシングの際
にレジストが分解した水素を含む物質(水を含む)が、導電層に混入し、あるいは導電層
と化合することもある。このような現象は、特に導電層として、各種金属や合金を用いる
場合には顕著である。
度の加熱処理では分解や放出されることはない。しかし、電気的な作用やスパッタリング
現象により分解あるいは放出されることがある。すなわち、導電層の形成後に、絶縁膜を
プラズマCVD法やスパッタリング法で成膜する際に、導電層中に水酸化物や吸蔵された
水素が含まれていると、成膜雰囲気に水素が放出され、形成される絶縁膜中に水素が含ま
れたり、導電層から絶縁膜に水素が移動することがある。そして、このように絶縁膜に水
素が含まれると、FETの特性に悪影響をおよぼすこととなる。
めに、このような問題は、これまで考慮されることはなかった。また、酸化物半導体にお
いて水素がドナーとなることは知られていたが、導電層中に含まれる水素等については何
ら考慮されていない。しかしながら、特に酸化物半導体および硫化物半導体においては、
微量の水素であっても、FETの特性や信頼性に大きな影響を与える可能性があるので、
本発明人は、導電層中の水素等も無視できないことに気がついた。
に曝すことなく、連続的に絶縁膜を形成すると、導電層と水分その他の水素を含む物質が
化合することや水素の吸蔵を抑制できる。
。この工程は、絶縁膜上に形成したレジストマスク等を用いて、絶縁膜と導電層をエッチ
ングしてもよいし、レジストマスクを用いて絶縁膜をエッチングした後、レジストマスク
を剥離し、エッチングによって形成された絶縁膜103a、103bをマスクとして、導
電層をエッチングしてもよい。エッチングされた導電層は、配線102a、102bとな
る。
、絶縁膜103bは配線102bと略同形状となる。なお、エッチングは、ウェットエッ
チングでもドライエッチングでもよい。この段階を図1(A)に示す。
ング法、CVD法、レーザーアブレーション法等の、雰囲気が十分に管理された状態でお
こなわれる成膜方法で成膜されることが望まれる。また、半導体層中の水素濃度を低下さ
せるため、基板を200℃以上に加熱して成膜してもよい。
Tのしきい値は正となる。しかし、過剰に薄いと特性のばらつきが大きくなる。典型的に
は5nm以上50nmとすればよい。
04bをそれぞれ形成する。この段階を図1(B)および図2(A)に示す。図2(A)
に明らかなように、半導体層104a、104bは、絶縁膜103a、103bの端部と
重ならないように形成する。
半導体層104bの外周は絶縁膜103bの外周の内側にあるようにする。このような構
造により、配線102a、102bの段差部と半導体層104a、104bが重ならない
ので、段差部での耐圧低下の問題を排除できる。
法が用いられる。これは、半導体層中への水素等の混入を十分に低減できる可能性がある
ことに加え、CVD法で作製するには、原料となるガスの入手が困難であるためである。
しかしながら、スパッタリング法では、厚さ50nm以下の酸化物半導体層を、図4(A
)に示すように凹凸のある絶縁膜203表面に均一に形成することは困難である。
102bの段差部と重ならない構造であれば、半導体層は平面上に均一に形成できればよ
いので、スパッタリング法で半導体層を形成する上でも問題が生じない。半導体層の平坦
性に関しては、平坦であるほど好ましいことは言うまでもないが、半導体層104a、1
04bの厚さの二乗平均平方根(RMS)が10nm以下の平坦性を有するとよい。
縁層105としては、例えば、スパッタリング法による酸化珪素等を用いればよい。好ま
しくは、酸化物絶縁層105が200℃以上の加熱で内包している酸素を放出して、酸化
する作用を有するとよい。この段階を図1(C)に示す。
典型的には3%乃至7%の過剰な酸素を含有している。これらの酸素は加熱と共に層外に
放出されることが、昇温脱離ガス分析(TDS)法により確認されている。また、このよ
うな酸化珪素層上に酸化物半導体層を形成して加熱すると、酸素の放出量が減少すること
が同じくTDS法により確認されている。
5として用いることについて述べたが、酸化物絶縁層105として用いられ得るものは、
これに限らない。
加熱処理により、隣接する半導体層104a、104bや絶縁膜103a、103bを酸
化する。その結果、これらに含まれている水素を固定し、あるいは除去することができる
。すなわち、酸化物絶縁層105を形成後、200℃以上で加熱するとよい。
導体層104a、104bや絶縁膜103a、103bよりも過剰に薄いと、十分な酸化
がおこなえず、これらに水素が残存してしまう。そのため、酸化物絶縁層105の厚さは
、半導体層104aの厚さと絶縁膜103aの厚さの和の5倍以上であることが好ましい
。
a、104bに外部から水素等が侵入するのを防止するための保護膜としての側面も有す
る。それらの目的のためには酸化物絶縁層105の厚さは100nm以上であることが好
ましい。
他の絶縁層を設けてもよい。そして、平坦化絶縁層106、酸化物絶縁層105に半導体
層104a、104bに達する開口部を設ける。開口部は、絶縁膜103a、103bと
重なるように設ける。好ましくは、開口部は、その外周が絶縁膜103a、103bの外
周から、200nm以上、より好ましくは、1μm以上離れるように設ける。
きる。なお、いずれの場合においても、エッチングに際して、半導体層104a、104
bに化学的な影響を与え、開口部周辺の104a、104bの特性に影響を与えることが
ある。
開口部を形成した場合には、プラズマの作用により、開口部周辺の酸化物半導体に酸素欠
損が生じ、n型化することがある。
形成する。導電層としては、各種の金属や合金、窒化物等を用いることができる。特に、
半導体層104a、104bと接する部分においてはオーミックコンタクトが形成される
ことが望ましい。そのためには、仕事関数が、半導体層の電子親和力以下の材料を用いる
ことが好ましい。また、導電層は単層である必要はなく、多層構造としてもよい。
て、半導体層104a、104bと接する構造とし、その上に、20nm以上100nm
以下のチタン(あるいは窒化チタン)と、100nm以上300nm以下のアルミニウム
(あるいはアルミニウム合金)を堆積する構造としてもよい。
ソース、ドレインとして機能する。この段階を図1(D)および図2(B)に示す。なお
、配線107a、107bを形成した後、300℃以上の高温の処理をおこなう場合には
、配線107a、107bを構成する元素が、半導体層104a、104bに拡散し、そ
の特性に悪影響を及ぼすことがある。
ことが好ましい。一方で、配線107a、107bはFET作製の最終段階で形成される
ので、その後に高温での処理が必要となることはほとんど無い。
で設けることで、図2(B)に示されるように、配線107a、107b、107cが半
導体層104a、104bと接する部分は半導体層104a、104bの端部(外周部)
と重ならない。このような構造により、段差部での耐圧低下の問題を排除できる。
多い。これらの領域は、しばしば導電性が他の部分よりも高くなり、従来のFETにおい
ては、リーク電流の要因となり得た。それは、従来のFETにおいては、半導体層の端部
とソースおよびドレイン(として機能する配線や電極)が接しているためである。
る配線107a、107b、107cは上述の通り、半導体層104a、104bの端部
と重ならないので、仮に、半導体層104a、104bの端部の導電性が高くとも、配線
107aと107bの間、あるいは配線107bと107c間にリーク電流は流れない。
そのため、オフ電流の十分に低いFETを得ることができる。
あるということは、半導体層104a、104bは、図1(D)から明らかなように、平
坦に形成されるということである。例えば、図4(C)の半導体層204a、204bの
ように、半導体層に凹凸があるとFETの特性は凹凸の影響を受ける。そのような凹凸を
有する素子を均一に形成することは困難なため、FET特性のばらつきの原因となる。
202aに対して左右対称に設けられているが、全ての素子をこのような形状に形成する
ことは困難である。マスクあわせの際の誤差のため、配線205a、205bが、図の右
側(あるいは左側)に少しだけ平行移動しても、配線205a、205bと半導体層20
4aの湾曲している部分との位置関係が異なり、FETとしての特性が変動することがあ
る。すなわち、FETの特性のばらつきが生じる。
。それは、半導体層の平面部分と局面部分とで結晶の方位や大きさ等に大きな差違がある
ためである。そのような結晶成分は、酸化亜鉛では、室温でスパッタリング法により形成
した場合でも生じる。また、インジウムガリウム亜鉛系酸化物半導体においても、組成に
よって差はあるが、一般に400℃以上の熱処理をおこなうと生じる。
て、マスクあわせの際の誤差のため、図1(D)の配線107a、107bが、図の右側
(あるいは左側)に少しだけ平行移動しても、半導体層104aおよび配線102aに対
する位置関係は変わらない。すなわち、FETの特性のばらつきは限定的となる。
ばらつきが少ない。このようなFETは、しきい値ばらつきの小さいことが要求される回
路に用いるのに好適である。
らをなくすために、駆動トランジスタのしきい値のばらつきが小さいことが望まれる。ま
た、抵抗損失を減らすため、駆動トランジスタの電界効果移動度の高いFETが望まれる
。そのような目的には、図1(D)に示す構成を有し、酸化物半導体を半導体層に用いて
作製したFETが好適である。そのようなFETは、例えば、10cm2/Vs以上、好
ましくは、30cm2/Vs以上の電界効果移動度が得られる。
4に示す従来の方法(5回のマスクあわせが必要)よりも少ない。そのため、ミスアライ
メントによる不良の確率を低減でき、歩留まりを向上させる上で効果がある。
配線102a、102b、絶縁膜103a、103bのパターン形成(図1(A))と、
半導体層104a、104bのパターン形成(図1(B))を、3階調(透過、不透過、
半透過)の1枚のマスクを用いておこなうこともできる。
うとよい。その結果、さらにマスクあわせの回数を1回減らすことができる。加えて、絶
縁膜を大気に曝すことなく、その上に半導体層を成膜することで、絶縁膜と半導体層との
間の界面を清浄に保つことができる。
本実施の形態では、実施の形態1で示したものとは異なる構造を有するFETの例を説明
する。図3(A)および図3(B)に示すFETは、基板101上に、ゲート電極として
機能する配線102a、102bと、配線102aの上に設けられ、配線102aと略同
形状でゲート絶縁膜として機能する絶縁膜103aと、配線102bの上に設けられ、配
線102bと略同形状でゲート絶縁膜として機能する絶縁膜103bと、絶縁膜103a
の上に設けられ、その外周が絶縁膜103aの外周よりも内側にある半導体層104aと
、絶縁膜103bの上に設けられ、その外周が絶縁膜103bの外周よりも内側にある半
導体層104bと、酸化物絶縁層105と、平坦化絶縁層106と、酸化物絶縁層105
と平坦化絶縁層106に設けられた開口部を通して半導体層104aに接する配線107
aと、酸化物絶縁層105と平坦化絶縁層106に設けられた開口部を通して半導体層1
04bに接する配線107bとを有する点で、図1(D)に示すFETと同じである。
層104aと酸化物絶縁層105の間あるいは半導体層104bと酸化物絶縁層105の
間に絶縁膜108(図3(A))あるいは絶縁膜108aと絶縁膜108b(図3(B)
)が設けられるか否かである。
8a、108bが半導体層と略同形状であるか否かである。図3(A)に示すFETの絶
縁膜108は、半導体層104aあるいは半導体層104bのいずれとも異なる形状であ
る。一方、図3(B)に示すFETの絶縁膜108aは半導体層104aと、また、絶縁
膜108bは半導体層104bと略同形状である。
8を形成すればよい。絶縁膜108を形成するには、どのような成膜方法も適用できるが
、スパッタリング法、CVD法、レーザーアブレーション法等の、雰囲気が十分に管理さ
れた状態でおこなわれる成膜方法で成膜されることが望まれる。
化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ア
ルミニウム等を用いればよい。絶縁膜108の電子親和力やバンドギャップは半導体層1
04a、104bに用いる半導体のキャリアの分布に影響を及ぼし、絶縁膜108がキャ
リアを引き寄せたり遠ざけたりする。
料で絶縁膜108を形成することで、FETの特性を好ましいものとできる。一例として
は、インジウムガリウム亜鉛系酸化物半導体を半導体層104a、104bに用いるので
あれば、酸化アルミニウムを用いるとよりオフ電流を低減できる。もちろん、それ以外の
理由のために絶縁膜108を設けてもよい。
、水素濃度は、1×1020/cm3以下、好ましくは、1×1018/cm3以下とな
るようにするとよい。このような条件であれば、その後に形成される酸化物絶縁層105
から酸素が供給されることにより、これらの水素は固定され、あるいは膜外に放出される
。
、酸化物絶縁層105による酸化作用が十分におこわなれず、半導体層104a、104
bや絶縁膜103a、103bに残留する水素によってFETの特性が悪化するおそれが
ある。同様の理由により、半導体層104a、104bと酸化物絶縁層105の間には、
その他の材料(特に導電性材料)を設けないことが好ましい。
05を形成すればよい。その後の作製工程は、実施の形態1で示した方法を用いればよい
。
形成し、引き続いて、絶縁膜を形成すればよい。その際、半導体層を形成後に、大気に曝
さない状態で絶縁膜を形成することが好ましい。すなわち、十分に水素濃度、水蒸気濃度
、水素化物濃度、水酸化物濃度が低い状態で、連続的に半導体層の上に絶縁膜を形成する
と、半導体層中の水素濃度を低減でき、また、半導体層と絶縁層の界面を清浄に保てる。
絶縁膜の形成方法、材料、厚さ等は上記を参考にすればよい。
の工程は、絶縁膜上に形成したレジストマスク等を用いて、絶縁膜と半導体層をエッチン
グしてもよいし、レジストマスクを用いて絶縁膜をエッチングした後、レジストマスクを
剥離し、エッチングによって形成された絶縁膜108a、108bをマスクとして、半導
体層をエッチングしてもよい。エッチングされた半導体層は半導体層104a、104b
となる。
また、絶縁膜108bは半導体層104bと略同形状となる。なお、エッチングは、ウェ
ットエッチングでもドライエッチングでもよい。その後は、実施の形態1に示した方法に
したがって、酸化物絶縁層105を形成すればよい。その後の作製工程は、実施の形態1
で示した方法を用いればよい。
電層と絶縁膜と半導体層と、さらにその上に絶縁膜を連続して形成した後、マスクあわせ
をおこなうとよい。その結果、さらにマスクあわせの回数を1回減らすことができる。加
えて、絶縁膜を大気に曝すことなく、その上に半導体層を成膜することで、半導体層を挟
む上下の絶縁膜との間の界面を清浄に保つことができる。
本実施の形態では、実施の形態1および2とは異なる構造を有するFETと、それをアク
ティブマトリクス回路に用いた例を説明する。アクティブマトリクス回路は、図5(A)
に示される単位回路をマトリクス状に配置したものであり、図5(A)の回路は液晶表示
装置のように、階調を電圧で制御する表示装置に用いられる。なお、図5(A)の回路以
外に、一部のエレクトロルミネッセンス表示装置のように、階調を電流で制御する表示装
置に用いられるアクティブマトリクス回路もある。
1電極および第2電極よりなる表示素子302と、互いに対向した第1電極および第2電
極よりなる保持容量303と、FET301を選択するための信号を伝送するスキャン線
304と、表示素子302に印加する信号を伝送するデータ線305と、保持容量の第2
電極に電位を与えるための容量線306と、FET301のドレインと表示素子302の
第1電極と保持容量303の第1電極を接続するための配線307とを有する。
およびスキャン線304と容量線306は多くの交差する部分を有する。例えば、スキャ
ン線304と容量線306は図5の308で示される部分で交差することとなる。このよ
うな交差する部分では寄生容量が生じ、寄生容量が大きいと信号が遅延する。そのため、
寄生容量は小さいことが望まれる。
では、主要な配線および半導体層のみを示し、絶縁膜等は省略してある。符号は図5(A
)で用いたものと同じである。また、図5(B)において、C−D間の断面を模式的に示
したものを図6に示す。以下、このような回路の作製工程を説明する。
択的にエッチングして、スキャン線304と、スキャン線304と略同一形状の絶縁膜4
02を形成する。導電層や絶縁膜の材料や厚さ、成膜方法等は他の実施の形態に示したも
のを用いればよい。
気に曝すことなく、引き続き酸化物絶縁層を形成する。このようにすることで、半導体層
と酸化物絶縁層の界面を清浄に保つことができる。半導体層や酸化物絶縁層の材料や厚さ
、成膜方法等は他の実施の形態に示したものを用いればよい。
縁層上に形成したレジストマスク等を用いて、酸化物絶縁層と半導体層をエッチングして
もよいし、レジストマスクを用いて酸化物絶縁層をエッチングした後、レジストマスクを
剥離し、エッチングによって形成された酸化物絶縁層404をマスクとして、半導体層を
エッチングしてもよい。エッチングされた半導体層は半導体層403となる。このような
エッチング方法により、酸化物絶縁層404は半導体層403と略同形状となる。
スクを用いて、スキャン線304と絶縁膜402のパターン形成と、半導体層403と酸
化物絶縁層404のパターン形成を1回でおこなうことができる。その際には、導電層、
絶縁膜、半導体層、酸化物絶縁層を連続的に成膜し、その後、3階調マスクを用いて、パ
ターン形成すればよい。
絶縁膜402と半導体層403との界面が大気にさらされることがなく、界面状態を清浄
に保てるので、FETの特性や信頼性を改善できる。
4に半導体層403に達する開口部を設ける。そして、導電層を成膜して、これを選択的
にエッチングして、データ線305および容量線306、配線307を形成する。
下の絶縁膜406を形成する。絶縁膜406としては、絶縁膜402に用いられるものか
ら選べばよい。特にステップカバレージに優れた成膜方法を採用することが望ましく、プ
ラズマCVD法を用いることが好ましい。例えば、プラズマCVD法による窒化珪素膜を
用いることができる。その後、絶縁膜406に開口部407を設ける。絶縁膜406の上
にさらに、有機樹脂材料等によって平坦化絶縁層を形成してもよい。
電極と対向して、絶縁膜406を誘電体とする容量(すなわち保持容量303)となる。
すなわち、表示素子の電極が保持容量303の第1電極、容量線306の一部が保持容量
303の第2電極となる。また、表示素子の電極の他の部分は表示素子302の第1電極
となる。さらに、表示素子の電極は開口部407で配線307と接続する。
には、十分な厚さの絶縁層が存在するため寄生容量を低減することができる。
ような水素を含有する平坦化絶縁層405と接触する。したがって、半導体層403に、
例えば、各種酸化物半導体を用いた場合には、その部分での半導体特性が著しく劣化し、
典型的には導電率が極めて高くなっている可能性がある。このような領域は端部から約1
μm程度あると考えられる。
ち、酸化物絶縁層404および平坦化絶縁層405への開口部)を、そのような半導体特
性が劣化していると推定される場所を避けて設けることで、FETの特性を劣化させるこ
とを免れ得る。
本実施の形態では、FETの信頼性を高めることのできる作製方法について図7を用いて
説明する。なお、本実施の形態で説明するFETの半導体層や配線を上方から見た様子は
図2に示されるものと同様であり、図2の一点鎖線A−Bで示される部分の断面の模式図
を図7に示す。また、主たる構造も他の実施の形態と同じなので、それらを参照すればよ
い。
の上に半導体層を形成する。さらに半導体層の上に酸化物絶縁層を形成する。これらの成
膜に際しては、基板101を大気に触れさせることなく、連続的におこなうとよい。すな
わち、これらの成膜装置が互いに連結しており、基板101を大気に取り出さずとも、各
成膜装置間を移動できる構成とする。あるいは、1つの成膜装置で複数種類の成膜をおこ
なえる装置を用いてもよいし、それらを組み合わせてもよい。
される酸化珪素とするのであれば、同じ装置を使用してもよい。また、これらの成膜に際
しては、水素や水素を含む化合物が十分に低減された雰囲気や原料を用いておこなうこと
が好ましい。
でき、作製されるFETの信頼性を高める上で顕著な効果がある。
い。特に、これらの成膜をすべてスパッタリング法でおこなうことが好ましい。これらの
成膜は段差等のない平坦面上への成膜であるので、段差被覆性に問題がある真空蒸着法や
スパッタリング法を用いることも可能である。
03a、103b、半導体層104c、104d、酸化物絶縁層105c、105dを形
成する。当然のことながら、配線102a、絶縁膜103a、半導体層104c、酸化物
絶縁層105cは略同形状となり、また、配線102b、絶縁膜103b、半導体層10
4d、酸化物絶縁層105dも略同形状となる(図7(A)参照)。
はゲート絶縁膜としても機能する。
ングして、半導体層104a、104b、酸化物絶縁層105a、105bを形成する。
当然のことながら、半導体層104aと酸化物絶縁層105aは略同形状となり、半導体
層104b、酸化物絶縁層105bも略同形状となる。このエッチングで、半導体層10
4a、104bは島状に形成される(図7(B)参照)。
層105a、105bは表示されていない。また、酸化物絶縁層105a、105bは図
1の酸化物絶縁層105に相当するものであり、半導体層104a、104bに酸素を供
給する役目を果たす。
リソグラフィー工程を1つ削減できる。
ることなく、その上に酸化物絶縁層105a、105bを形成できるので、半導体層10
4a、104bが大気成分により汚染される可能性を著しく低減できる。
絶縁層105a、105bの間に絶縁膜が存在しないため、酸化物絶縁層105a、10
5bから半導体層104a、104bへの酸素の供給が容易におこなえる。
2の絶縁膜108と同様な材料で形成できるが、段差被覆性の優れた方法で成膜されるこ
とが好ましい。本実施の形態では第1の保護絶縁層106aの厚さに上限はない。本実施
の形態では、第1の保護絶縁層106aは外部からの半導体層104a、104bへの水
素の侵入を阻む目的で設けられる。そのため、好ましくは100nm以上の厚さであると
よい。
ルを設けて、配線107a、107bを形成する(図7(C)参照)。配線107a、1
07bはFETのソース電極やドレイン電極に相当する。この状態に対応する上面図は、
図2(B)に示される。
本実施の形態では、実施の形態1乃至4に示したFETを用いた電子機器について説明す
る。これらのFETは、パーソナルコンピュータ、携帯通信機器、画像表示装置、映像再
生装置、画像映像撮像装置、ゲーム機、電子書籍等の機器に用いることができる。
102a 配線
102b 配線
103a 絶縁膜
103b 絶縁膜
104a 半導体層
104b 半導体層
104c 半導体層
104d 半導体層
105 酸化物絶縁層
105a 酸化物絶縁層
105b 酸化物絶縁層
105c 酸化物絶縁層
105d 酸化物絶縁層
106 平坦化絶縁層
106a 第1の保護絶縁層
106b 第2の保護絶縁層
107a 配線
107b 配線
108 絶縁膜
108a 絶縁膜
108b 絶縁膜
201 基板
202a 配線
202b 配線
203 絶縁膜
204a 半導体層
204b 半導体層
205a 配線
205b 配線
206 平坦化絶縁層
207a 配線
207b 配線
301 FET
302 表示素子
303 保持容量
304 スキャン線
305 データ線
306 容量線
307 配線
308 配線の交差する部分
401 基板
402 絶縁膜
403 半導体層
404 酸化物絶縁層
405 平坦化絶縁層
406 絶縁膜
407 開口部
501 基板
502a 配線
502b 配線
503a 絶縁膜
503b 絶縁膜
504a 半導体層
504b 半導体層
505a 酸化物絶縁層
505b 酸化物絶縁層
506a 第1の保護絶縁層
506b 第2の保護絶縁層
507a 配線
507b 配線
507c 配線
507d 配線
508 隔壁
509 発光材料層
510 透明導電膜
511 配線交差部
512 容量素子
Claims (5)
- 基板上に第1の導電膜を成膜し、
前記第1の導電膜上に第1の絶縁膜を成膜し、
前記第1の絶縁膜と前記第1の導電膜をエッチングし、第1の絶縁層と第1の導電層を形成し、
前記第1の絶縁層と前記第1の導電層は、概ね等しい形状であり、
前記第1の絶縁層に接して半導体層を形成し、
前記半導体層は、前記第1の絶縁層の外周の内側に設けられており、
前記半導体層上に第2の絶縁膜を成膜し、
前記第2の絶縁膜上に第3の絶縁膜を成膜し、
前記第2の絶縁膜及び前記第3の絶縁膜に、前記半導体層に達する開口部を設け、
前記開口部を覆って第2の導電層を形成する電子機器の作製方法であって、
前記第3の絶縁膜を加熱する工程を有することにより、前記第3の絶縁膜から前記半導体層へ酸素が拡散することを特徴とする電子機器の作製方法。 - 請求項1において、
前記第3の絶縁膜を200℃以上の温度で加熱する工程を有することを特徴とする電子機器の作製方法。 - 請求項1又は請求項2において、
前記第3の絶縁膜はスパッタリング法により成膜された酸化物であることを特徴とする電子機器の作製方法。 - 請求項1乃至請求項3のいずれか一項において、
前記第2の導電層は、前記半導体層の表面に接していることを特徴とする電子機器の作製方法。 - 請求項1乃至請求項4のいずれか一項において、
前記第1の導電膜と前記第1の絶縁膜は、大気に曝されることなく連続的に成膜されることを特徴とする電子機器の作製方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010125443 | 2010-06-01 | ||
JP2010125443 | 2010-06-01 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015140175A Division JP6091556B2 (ja) | 2010-06-01 | 2015-07-14 | 電子機器の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017050572A true JP2017050572A (ja) | 2017-03-09 |
JP6250777B2 JP6250777B2 (ja) | 2017-12-20 |
Family
ID=45021331
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011122996A Expired - Fee Related JP5780836B2 (ja) | 2010-06-01 | 2011-06-01 | 電界効果トランジスタおよびその作製方法 |
JP2015140175A Active JP6091556B2 (ja) | 2010-06-01 | 2015-07-14 | 電子機器の作製方法 |
JP2016240541A Active JP6250777B2 (ja) | 2010-06-01 | 2016-12-12 | 電子機器の作製方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011122996A Expired - Fee Related JP5780836B2 (ja) | 2010-06-01 | 2011-06-01 | 電界効果トランジスタおよびその作製方法 |
JP2015140175A Active JP6091556B2 (ja) | 2010-06-01 | 2015-07-14 | 電子機器の作製方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8895375B2 (ja) |
JP (3) | JP5780836B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130265010A1 (en) * | 2012-04-06 | 2013-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Protective circuit module and battery pack |
US9564474B2 (en) * | 2012-06-21 | 2017-02-07 | Joled Inc. | TFT substrate, method for producing same, organic EL display device, and method for manufacturing organic EL display device |
KR102331652B1 (ko) | 2012-09-13 | 2021-12-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
JP6300489B2 (ja) * | 2012-10-24 | 2018-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TWI637517B (zh) | 2012-10-24 | 2018-10-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
JP2014192420A (ja) * | 2013-03-28 | 2014-10-06 | Japan Display Inc | 半導体装置及びその製造方法並びにそれを用いた表示装置 |
JP6496132B2 (ja) | 2013-12-02 | 2019-04-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN104752514B (zh) * | 2013-12-26 | 2018-05-25 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管及其制备方法和应用 |
TWI588978B (zh) * | 2014-08-18 | 2017-06-21 | 群創光電股份有限公司 | 薄膜電晶體及顯示面板 |
KR102229705B1 (ko) * | 2017-09-05 | 2021-03-18 | 가부시키가이샤 알박 | 반도체 장치를 제조하기 위한 방법 및 반도체 장치 |
US11990778B2 (en) | 2018-07-10 | 2024-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Secondary battery protection circuit and secondary battery anomaly detection system |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001311965A (ja) * | 2000-04-28 | 2001-11-09 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
JP2007258675A (ja) * | 2006-02-21 | 2007-10-04 | Idemitsu Kosan Co Ltd | Tft基板及び反射型tft基板並びにそれらの製造方法 |
JP2008060419A (ja) * | 2006-08-31 | 2008-03-13 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタの製法 |
JP2008166716A (ja) * | 2006-12-05 | 2008-07-17 | Canon Inc | ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置 |
US20080299702A1 (en) * | 2007-05-28 | 2008-12-04 | Samsung Electronics Co., Ltd. | METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR |
US20090001374A1 (en) * | 2006-01-31 | 2009-01-01 | Kazuyoshi Inoue | Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates |
US20100006833A1 (en) * | 2008-07-08 | 2010-01-14 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of manufacturing the same and flat panel display device having the same |
JP2010016163A (ja) * | 2008-07-03 | 2010-01-21 | Sony Corp | 薄膜トランジスタおよび表示装置 |
US20100065844A1 (en) * | 2008-09-18 | 2010-03-18 | Sony Corporation | Thin film transistor and method of manufacturing thin film transistor |
US20100123138A1 (en) * | 2008-11-20 | 2010-05-20 | Hee-Dong Choi | Display device and method of manufacturing the same |
Family Cites Families (124)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPS61203484A (ja) | 1985-03-06 | 1986-09-09 | 株式会社東芝 | 表示装置用駆動回路基板及びその製造方法 |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JP2715521B2 (ja) | 1989-02-15 | 1998-02-18 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
US5087584A (en) * | 1990-04-30 | 1992-02-11 | Intel Corporation | Process for fabricating a contactless floating gate memory array utilizing wordline trench vias |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
TW449670B (en) | 1996-05-15 | 2001-08-11 | Seiko Epson Corp | Method for making thin film device with coating film, liquid crystal panel and electronic device |
JPH10189994A (ja) * | 1996-12-27 | 1998-07-21 | Sony Corp | 半導体装置及びその製造方法 |
JPH10275913A (ja) * | 1997-03-28 | 1998-10-13 | Sanyo Electric Co Ltd | 半導体装置、半導体装置の製造方法及び薄膜トランジスタの製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP4386978B2 (ja) * | 1998-08-07 | 2009-12-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
KR100704510B1 (ko) * | 2001-02-12 | 2007-04-09 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
EP1737044B1 (en) | 2004-03-12 | 2014-12-10 | Japan Science and Technology Agency | Amorphous oxide and thin film transistor |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
AU2005302964B2 (en) | 2004-11-10 | 2010-11-04 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
CA2708335A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
EP1810335B1 (en) | 2004-11-10 | 2020-05-27 | Canon Kabushiki Kaisha | Light-emitting device |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI412138B (zh) | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
EP1998375A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR101112652B1 (ko) | 2005-11-15 | 2012-02-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기 |
KR101213871B1 (ko) * | 2005-12-15 | 2012-12-18 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
TWI275184B (en) | 2006-05-18 | 2007-03-01 | Au Optronics Corp | Thin film transistor and fabrication method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
US7636135B2 (en) | 2006-09-11 | 2009-12-22 | Beijing Boe Optoelectronics Technology Co., Ltd | TFT-LCD array substrate and method for manufacturing the same |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
JP5090745B2 (ja) * | 2007-01-17 | 2012-12-05 | 株式会社ジャパンディスプレイイースト | 表示装置および表示装置の製造方法 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
JP5467728B2 (ja) | 2008-03-14 | 2014-04-09 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびその製造方法 |
JP2010016072A (ja) | 2008-07-02 | 2010-01-21 | Canon Inc | 薄膜トランジスタ |
JP5330779B2 (ja) * | 2008-09-10 | 2013-10-30 | 三菱電機株式会社 | 光電変換装置、及びその製造方法 |
KR101827333B1 (ko) | 2008-09-19 | 2018-02-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
KR20110084523A (ko) | 2008-11-07 | 2011-07-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
EP2256814B1 (en) | 2009-05-29 | 2019-01-16 | Semiconductor Energy Laboratory Co, Ltd. | Oxide semiconductor device and method for manufacturing the same |
WO2011001881A1 (en) | 2009-06-30 | 2011-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR102490468B1 (ko) | 2009-07-31 | 2023-01-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
WO2011013523A1 (en) | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR101967480B1 (ko) | 2009-07-31 | 2019-04-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
KR102251729B1 (ko) | 2009-07-31 | 2021-05-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
CN102576677B (zh) | 2009-09-24 | 2015-07-22 | 株式会社半导体能源研究所 | 半导体元件及其制造方法 |
KR102142450B1 (ko) | 2009-10-30 | 2020-08-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
-
2011
- 2011-05-24 US US13/114,634 patent/US8895375B2/en not_active Expired - Fee Related
- 2011-06-01 JP JP2011122996A patent/JP5780836B2/ja not_active Expired - Fee Related
-
2014
- 2014-11-17 US US14/542,705 patent/US9812560B2/en active Active
-
2015
- 2015-07-14 JP JP2015140175A patent/JP6091556B2/ja active Active
-
2016
- 2016-12-12 JP JP2016240541A patent/JP6250777B2/ja active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001311965A (ja) * | 2000-04-28 | 2001-11-09 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
US20090001374A1 (en) * | 2006-01-31 | 2009-01-01 | Kazuyoshi Inoue | Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates |
JP2007258675A (ja) * | 2006-02-21 | 2007-10-04 | Idemitsu Kosan Co Ltd | Tft基板及び反射型tft基板並びにそれらの製造方法 |
JP2008060419A (ja) * | 2006-08-31 | 2008-03-13 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタの製法 |
US20100051936A1 (en) * | 2006-12-05 | 2010-03-04 | Canon Kabushiki Kaisha | Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus |
JP2008166716A (ja) * | 2006-12-05 | 2008-07-17 | Canon Inc | ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置 |
US20080299702A1 (en) * | 2007-05-28 | 2008-12-04 | Samsung Electronics Co., Ltd. | METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR |
JP2010016163A (ja) * | 2008-07-03 | 2010-01-21 | Sony Corp | 薄膜トランジスタおよび表示装置 |
US20100006833A1 (en) * | 2008-07-08 | 2010-01-14 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of manufacturing the same and flat panel display device having the same |
JP2010021520A (ja) * | 2008-07-08 | 2010-01-28 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備える平板表示装置 |
US20100065844A1 (en) * | 2008-09-18 | 2010-03-18 | Sony Corporation | Thin film transistor and method of manufacturing thin film transistor |
JP2010073894A (ja) * | 2008-09-18 | 2010-04-02 | Sony Corp | 薄膜トランジスタおよびその製造方法 |
US20100123138A1 (en) * | 2008-11-20 | 2010-05-20 | Hee-Dong Choi | Display device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2015195399A (ja) | 2015-11-05 |
JP6250777B2 (ja) | 2017-12-20 |
US20110291092A1 (en) | 2011-12-01 |
US9812560B2 (en) | 2017-11-07 |
JP2012015496A (ja) | 2012-01-19 |
US20150072471A1 (en) | 2015-03-12 |
JP5780836B2 (ja) | 2015-09-16 |
JP6091556B2 (ja) | 2017-03-08 |
US8895375B2 (en) | 2014-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6250777B2 (ja) | 電子機器の作製方法 | |
JP6298139B2 (ja) | 電界効果トランジスタ | |
US8053773B2 (en) | Thin film transistor, flat panel display device having the same, and associated methods | |
US20190027511A1 (en) | Array substrate, fabricating method therefor and display device | |
TWI623101B (zh) | 半導體裝置及其製造方法 | |
JP6798942B2 (ja) | トランジスタおよび半導体装置 | |
JP2011258949A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
CN112397573B (zh) | 一种阵列基板及其制备方法、显示面板 | |
US11315963B2 (en) | Display substrate and method for preparing the same, and display device | |
US20170373192A1 (en) | Transistor and semiconductor device | |
KR102605008B1 (ko) | 반도체 장치, 전자 부품, 및 전자 기기 | |
EP3480853A1 (en) | Method for manufacturing thin-film transistor and thin-film transistor | |
US20220310669A1 (en) | Display panel and manufacturing method thereof | |
US10971528B2 (en) | Semiconductor device | |
US20170373194A1 (en) | Transistor | |
CN109148477B (zh) | Tft阵列基板及显示面板 | |
KR20120014748A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
US10283533B2 (en) | Transistor array panel including transistor with top electrode being electrically connected to source electrode and manufacturing method thereof | |
TWI798110B (zh) | 主動元件基板、電容裝置以及主動元件基板的製造方法 | |
CN113054033B (zh) | 薄膜晶体管及其制造方法和包括薄膜晶体管的显示设备 | |
US20230187554A1 (en) | Active device substrate, capacitive device, and manufacturing method of active device substrate | |
WO2018002757A1 (ja) | トランジスタ | |
CN117476654A (zh) | 一种显示面板及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6250777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |