JP2016195260A - 半導体装置及び半導体装置の作製方法 - Google Patents

半導体装置及び半導体装置の作製方法 Download PDF

Info

Publication number
JP2016195260A
JP2016195260A JP2016113319A JP2016113319A JP2016195260A JP 2016195260 A JP2016195260 A JP 2016195260A JP 2016113319 A JP2016113319 A JP 2016113319A JP 2016113319 A JP2016113319 A JP 2016113319A JP 2016195260 A JP2016195260 A JP 2016195260A
Authority
JP
Japan
Prior art keywords
transistor
insulating layer
electrode
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016113319A
Other languages
English (en)
Other versions
JP6116737B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
加藤　清
Kiyoshi Kato
清 加藤
修平 長塚
Shuhei Nagatsuka
修平 長塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016195260A publication Critical patent/JP2016195260A/ja
Application granted granted Critical
Publication of JP6116737B2 publication Critical patent/JP6116737B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。【解決手段】第１のトランジスタ１６２と、第２のトランジスタ１６０と、第１のトランジスタのソース領域またはドレイン領域１４２ａ、１４２ｂと、第２のトランジスタのチャネル形成領域１１６との間に設けられた絶縁層１２８と、を含むメモリセルを有し、第１のトランジスタと、第２のトランジスタとは、少なくとも一部が重畳して設けられる半導体装置である。また、前記絶縁層と第２のトランジスタのゲート絶縁層１０８は、式（（ｔａ／ｔｂ）×（εｒｂ／εｒａ）＜０．１）を満たす。（但し、式中、ｔａはゲート絶縁層の膜厚を示し、ｔｂは絶縁層の膜厚を示し、εｒａはゲート絶縁層の誘電率を示し、εｒｂは絶縁層の誘電率を示す。）【選択図】図１

Description

本発明の一態様は、半導体素子を利用した半導体装置およびその作製方法に関するもの
である。
半導体素子を利用した記憶装置は、電力の供給がなくなると記憶内容が失われる揮発性
のものと、電力の供給がなくなっても記憶内容は保持される不揮発性のものとに大別され
る。
揮発性記憶装置の代表的な例としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａ
ｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。ＤＲＡＭは、記憶素子を構成するトランジスタを選
択してキャパシタに電荷を蓄積することで、情報を記憶する。
上述の原理から、ＤＲＡＭでは、情報を読み出すとキャパシタの電荷は失われるため、
情報の読み出しの度に、再度の書き込み動作が必要となる。また、記憶素子を構成するト
ランジスタにはオフ状態でのソースとドレイン間のリーク電流（オフ電流）等によって、
トランジスタが選択されていない状況でも電荷が流出、または流入するため、データの保
持期間が短い。このため、所定の周期で再度の書き込み動作（リフレッシュ動作）が必要
であり、消費電力を十分に低減することは困難である。また、電力の供給がなくなると記
憶内容が失われるため、長期間の記憶内容の保持には、磁性材料や光学材料を利用した別
の記憶装置が必要となる。
揮発性記憶装置の別の例としてはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓ
ｓ Ｍｅｍｏｒｙ）がある。ＳＲＡＭは、フリップフロップなどの回路を用いて記憶内容
を保持するため、リフレッシュ動作が不要であり、この点においてはＤＲＡＭより有利で
ある。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が
高くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点
については、ＤＲＡＭと変わるところはない。
不揮発性記憶装置の代表例としては、フラッシュメモリがある。フラッシュメモリは、
トランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当
該フローティングゲートに電荷を保持させることで記憶を行うため、データの保持期間は
極めて長く（半永久的）、揮発性記憶装置で必要なリフレッシュ動作が不要であるという
利点を有している（例えば、特許文献１参照）。
しかし、書き込みの際に生じるトンネル電流によって記憶素子を構成するゲート絶縁層
が劣化するため、所定回数の書き込みによって記憶素子が機能しなくなるという問題が生
じる。この問題の影響を緩和するために、例えば、各記憶素子の書き込み回数を均一化す
る手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。
そして、このような手法を採用しても、根本的な寿命の問題が解消するわけではない。つ
まり、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
また、フラッシュメモリは、フローティングゲートに電荷を保持させるため、または、
その電荷を除去するためには、高い電圧が必要であり、また、そのための回路も必要であ
る。さらに、電荷の保持、または除去のためには比較的長い時間を要し、書き込み、消去
の高速化が容易ではないという問題もある。
特開昭５７−１０５８８９号公報
上述の問題に鑑み、本発明の一態様では、電力が供給されない状況でも記憶内容の保持
が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供すること
を目的の一とする。さらには、新たな構造に係る半導体装置の集積度を高めることを目的
の一とする。
本発明の一態様では、酸化物半導体を用いて半導体装置を構成する。特に、高純度化さ
れた酸化物半導体を用いる。酸化物半導体を用いて構成したトランジスタは、リーク電流
が極めて小さいため、長期間にわたって情報を保持することが可能である。また、高純度
化された酸化物半導体を用いる場合には、その程度はより顕著であり、極めて長期間にわ
たって情報を保持することが可能になる。
より具体的には、例えば次のような構成を採用することができる。
本発明の一態様は、第１のチャネル形成領域と、第１のチャネル形成領域上に設けられ
た第１のゲート絶縁層と、第１のチャネル形成領域と重畳して、第１のゲート絶縁層上に
設けられた第１のゲート電極と、第１のチャネル形成領域を挟むように設けられたソース
領域およびドレイン領域と、を有する第１のトランジスタと、第２のチャネル形成領域と
、第２のチャネル形成領域と電気的に接続するソース電極およびドレイン電極と、第２の
チャネル形成領域上に設けられた第２のゲート電極と、第２のチャネル形成領域と第２の
ゲート電極との間に設けられた第２のゲート絶縁層と、を有する第２のトランジスタと、
ソース領域またはドレイン領域と、第２のチャネル形成領域との間に設けられた絶縁層と
、を含むメモリセルを有し、第１のトランジスタと、第２のトランジスタとは、少なくと
も一部が重畳して設けられ、第２のゲート絶縁層と絶縁層は、下記式（１）を満たす、半
導体装置である。
（但し、式（１）中、ｔａは第２のゲート絶縁層の膜厚を示し、ｔｂは絶縁層の膜厚を示
し、εｒａは第２のゲート絶縁層の誘電率を示し、εｒｂは絶縁層の誘電率を示す。）
または、本発明の他の一態様は、第１のチャネル形成領域と、第１のチャネル形成領域
上に設けられた第１のゲート絶縁層と、第１のチャネル形成領域と重畳して、第１のゲー
ト絶縁層上に設けられた第１のゲート電極と、第１のチャネル形成領域を挟むように設け
られたソース領域およびドレイン領域と、を有する第１のトランジスタと、第２のチャネ
ル形成領域と、第２のチャネル形成領域と電気的に接続するソース電極およびドレイン電
極と、第２のチャネル形成領域上に設けられた第２のゲート電極と、第２のチャネル形成
領域と第２のゲート電極との間に設けられた第２のゲート絶縁層と、を有する第２のトラ
ンジスタと、ソース領域またはドレイン領域と、第２のチャネル形成領域との間に設けら
れた絶縁層と、を含むメモリセルを有し、第１のトランジスタと、第２のトランジスタと
は、少なくとも一部が重畳して設けられ、第２のゲート絶縁層と絶縁層は、下記式（２）
を満たす、半導体装置である。
（但し、式（２）中、ｔａは前記第２のゲート絶縁層の膜厚を示し、ｔｂは前記絶縁層の
膜厚を示し、εｒａは前記第２のゲート絶縁層の誘電率を示し、εｒｂは前記絶縁層の誘
電率を示し、Ｖｍａｘは、前記ソース領域またはドレイン領域の電位を示し、Ｖｔｈは前
記第２のトランジスタのしきい値電圧を示す。）
上記構成において、第１のゲート電極は、ソース電極またはドレイン電極に電気的に接
続されることが好ましい。また、上記構成においてソース電極またはドレイン電極と、第
２のゲート絶縁層と、導電層とにより、容量素子が構成されることが好ましい。
また、上記構成において、第１のチャネル形成領域と、第２のチャネル形成領域とは、
異なる半導体材料を含んで構成されることが好ましい。また、上記構成において、第２の
チャネル形成領域は、酸化物半導体を含んで構成されることが好ましい。
なお、上記においては、酸化物半導体材料を用いてトランジスタを構成しているが、本
発明の一態様はこれに限定されない。酸化物半導体材料と同等のオフ電流特性が実現でき
る材料、例えば、炭化シリコンをはじめとするワイドギャップ材料（より具体的には、例
えば、エネルギーギャップＥｇが３ｅＶより大きい半導体材料）などを適用しても良い。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」ま
たは「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電
極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外
しない。また、「上」「下」の用語は説明の便宜のために用いる表現に過ぎない。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「
配線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このた
め、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることが
できるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
酸化物半導体を用いたトランジスタはオフ電流が極めて小さいため、これを用いること
により長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が
不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため
、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長
期にわたって記憶内容を保持することが可能である。
また、本発明の一態様に係る半導体装置では、情報の書き込みに高い電圧を必要とせず
、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、浮遊ゲートへの電
子の注入や、浮遊ゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁層の劣
化といった問題が全く生じない。すなわち、本発明の一態様に係る半導体装置では、従来
の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に
向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行わ
れるため、高速な動作も容易に実現しうる。また、情報を消去するための動作が不要であ
るというメリットもある。
また、酸化物半導体以外の材料を用いたトランジスタは、十分な高速動作が可能である
ため、これを、酸化物半導体を用いたトランジスタと組み合わせて用いることにより、半
導体装置の動作（例えば、情報の読み出し動作）の高速性を十分に確保することができる
。また、酸化物半導体以外の材料を用いたトランジスタにより、高速動作が要求される各
種回路（論理回路、駆動回路など）を好適に実現することが可能である。
このように、酸化物半導体以外の材料を用いたトランジスタ（より広義には、十分な高
速動作が可能なトランジスタ）と、酸化物半導体を用いたトランジスタ（より広義には、
十分にオフ電流が小さいトランジスタ）とを一体に備えることで、これまでにない特徴を
有する半導体装置を実現することができる。
半導体装置の断面図及び平面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 半導体装置の断面図及び平面図。 半導体装置の回路図。 半導体装置の回路図。 半導体装置の回路図。 半導体装置を用いた電子機器を説明するための図。
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以
下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態およ
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以
下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、
実際の位置、大きさ、範囲などを表していない場合がある。このため、本発明の一態様は
、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混
同を避けるために付すものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置の構成およびその作製方法につい
て、図１乃至図７を参照して説明する。
〈半導体装置の断面構成及び平面図〉
図１は、半導体装置の構成の一例である。図１（Ａ）には半導体装置の断面を、図１（
Ｂ）には半導体装置の平面を、それぞれ示す。図１（Ａ）において、Ａ１−Ａ２は、トラ
ンジスタのチャネル長方向に垂直な断面図であり、Ｂ１−Ｂ２は、トランジスタのチャネ
ル長方向に平行な断面図である。図１に示す半導体装置は、下部に第１の半導体材料を用
いたトランジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を
有する。また、図１に示す半導体装置は、トランジスタ１６０とトランジスタ１６２と容
量素子１６４とを、一つずつ有する構成として示しているが、それぞれ複数有する構成も
含む。
ここで、第１の半導体材料と第２の半導体材料とは異なる材料とすることが望ましい。
例えば、第１の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料を酸
化物半導体とすることができる。酸化物半導体以外の半導体材料としては、例えば、シリ
コン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用
いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用
いてもよい。このような半導体材料を用いたトランジスタは、高速動作が容易である。一
方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能と
する。
トランジスタ１６０およびトランジスタ１６２は、ｎチャネル型トランジスタ、ｐチャ
ネル型トランジスタのいずれも用いることができる。ここでは、トランジスタ１６０およ
びトランジスタ１６２は、いずれもｎチャネル型トランジスタとして説明する。また、本
発明の一態様において、技術的な本質は、情報を保持するために酸化物半導体のようなオ
フ電流を十分に低減することが可能な半導体材料をトランジスタ１６２に用いる点にある
から、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成
をここで示すものに限定する必要はない。
トランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む基板１００に設け
られたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純
物領域１２０（ソース領域またはドレイン領域とも記す）と、不純物領域１２０に接する
金属化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁層１０８と
、ゲート絶縁層１０８上に設けられたゲート電極１１０と、を有する。なお、図１におい
て、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような
状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係
を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現
することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含
まれうる。
トランジスタ１６０の金属化合物領域１２４の一部には、電極１２６が接続されている
。ここで、電極１２６は、トランジスタ１６０のソース電極やドレイン電極として機能す
る。また、基板１００上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設
けられており、トランジスタ１６０上に絶縁層１２８が設けられている。なお、高集積化
を実現するためには、図１に示すように、トランジスタ１６０がサイドウォール絶縁層を
有しない構成とすることが望ましい。一方で、トランジスタ１６０の特性を重視する場合
には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、そのサイドウォール絶縁
層と重畳する領域に形成された不純物濃度が異なる領域を含めて不純物領域１２０を設け
ても良い。
トランジスタ１６２は、絶縁層１２８などの上に設けられた酸化物半導体層１４４と、
酸化物半導体層１４４と電気的に接続されているソース電極またはドレイン電極１４２ａ
、およびソース電極またはドレイン電極１４２ｂと、酸化物半導体層１４４、ソース電極
またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂ、を覆うゲ
ート絶縁層１４６と、ゲート絶縁層１４６上に酸化物半導体層１４４と重畳するように設
けられたゲート電極１４８ａと、を有する。
ここで、トランジスタ１６２に用いられる酸化物半導体層１４４は水素などの不純物が
十分に除去されることにより、高純度化されたものであることが望ましい。例えば、酸化
物半導体層１４４の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１
０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下と
する。なお、上述の酸化物半導体層１４４中の水素濃度は、二次イオン質量分析法（ＳＩ
ＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定され
るものである。また、酸化物半導体層１４４は、十分な酸素の供給により酸素欠損が低減
されることが好ましい。このように、水素濃度が十分に低減されて高純度化され、十分な
酸素の供給により酸素欠損に起因するエネルギーギャップ中の欠陥準位が低減された酸化
物半導体層１４４では、キャリア濃度が１×１０１２／ｃｍ３未満、望ましくは、１×１
０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満となる。例えば、
室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１０
０ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下
となる。このように、高純度化され、ｉ型化（真性化）または実質的にｉ型化された酸化
物半導体層１４４を用いることで、極めて優れたオフ電流特性のトランジスタ１６２を得
ることができる。
なお、トランジスタ１６２では、微細化に起因して素子間に生じるリークを抑制するた
めに、島状に加工された酸化物半導体層を用いているが、島状に加工されていない酸化物
半導体層を採用しても良い。酸化物半導体層を島状に加工しない場合には、加工の際のエ
ッチングによる酸化物半導体層の汚染を防止できる。
容量素子１６４は、ソース電極またはドレイン電極１４２ａ、ゲート絶縁層１４６、お
よび導電層１４８ｂ、とで構成される。すなわち、ソース電極またはドレイン電極１４２
ａは、容量素子１６４の一方の電極として機能し、導電層１４８ｂは、容量素子１６４の
他方の電極として機能することになる。このような構成とすることにより、十分な容量を
確保することができる。また、酸化物半導体層１４４とゲート絶縁層１４６とを積層させ
る場合には、ソース電極またはドレイン電極１４２ａと、導電層１４８ｂとの絶縁性を十
分に確保することができる。さらに、容量が不要の場合は、容量素子１６４を設けない構
成とすることもできる。
なお、トランジスタ１６２および容量素子１６４において、ソース電極またはドレイン
電極１４２ａ、およびソース電極またはドレイン電極１４２ｂの端部は、テーパー形状で
あることが好ましい。ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイ
ン電極１４２ｂの端部をテーパー形状とすることにより、ゲート絶縁層１４６の被覆性を
向上させ、段切れを防止することができる。ここで、テーパー角は、例えば、３０°以上
６０°以下とする。なお、テーパー角とは、テーパー形状を有する層（例えば、ソース電
極またはドレイン電極１４２ａ）を、その断面（基板の表面と直交する面）に垂直な方向
から観察した際に、当該層の側面と底面がなす傾斜角を示す。
トランジスタ１６２および容量素子１６４の上には絶縁層１５０および絶縁層１５２が
設けられている。そして、ゲート絶縁層１４６、絶縁層１５０、絶縁層１５２などに形成
された開口には、電極１５４が設けられ、絶縁層１５２上には、電極１５４と接続する配
線１５６が形成される。配線１５６はメモリセルの一と他のメモリセルとを接続する。な
お、図１では電極１２６および電極１５４を用いて、金属化合物領域１２４、ソース電極
またはドレイン電極１４２ｂ、および配線１５６を接続しているが、本発明の一態様はこ
れに限定されない。例えば、ソース電極またはドレイン電極１４２ｂを直接、金属化合物
領域１２４に接触させても良い。または、配線１５６を直接、ソース電極またはドレイン
電極１４２ｂに接触させても良い。
また、図１において、金属化合物領域１２４とソース電極またはドレイン電極１４２ｂ
を接続する電極１２６と、ソース電極またはドレイン電極１４２ｂと配線１５６を接続す
る電極１５４とは重畳して配置されている。つまり、トランジスタ１６０のソース電極や
ドレイン電極として機能する電極１２６と、トランジスタ１６２のソース電極またはドレ
イン電極１４２ｂと、が接する領域は、トランジスタ１６２のソース電極またはドレイン
電極１４２ｂと、電極１５４が接する領域と重なっている。このような平面レイアウトを
採用することにより、コンタクト領域に起因する素子面積の増大を抑制することができる
。つまり、半導体装置の集積度を高めることができる。
また、図１において、トランジスタ１６０と、トランジスタ１６２とは、少なくとも一
部が重畳するように設けられている。また、トランジスタ１６２や容量素子１６４が、ト
ランジスタ１６０と重畳するように設けられている。例えば、容量素子１６４の導電層１
４８ｂは、トランジスタ１６０のゲート電極１１０と少なくとも一部が重畳して設けられ
ている。このような、平面レイアウトを採用することにより、高集積化を図ることができ
る。例えば、最小加工寸法をＦとして、メモリセルの占める面積を１５Ｆ２〜２５Ｆ２と
することが可能である。
しかしながら、トランジスタ１６０と、トランジスタ１６２とが、少なくとも一部が重
畳するように設けることにより、トランジスタ１６０のソース領域またはドレイン領域が
、トランジスタ１６２のバックゲート電極として機能してしまうおそれがある。なお、こ
こでいうバックゲート電極とは、酸化物半導体層１４４のチャネル形成領域を挟んでゲー
ト電極１４８ａとは逆側に設けられた疑似的なゲート電極をいう。つまり、トランジスタ
１６０のソース領域またはドレイン領域に正電位が与えられた場合、例えば、その正電位
がバックゲート電極からみたしきい値電圧Ｖｔｈ（ｂａｃｋ）を超えると、トランジスタ
１６２はオンになってしまう。或いは、トランジスタ１６０のソース領域またはドレイン
領域に与えられた正電位がトランジスタ１６２をオンにしない程度の大きさであっても、
トランジスタ１６２のしきい値電圧Ｖｔｈは負（ノーマリーオン側）にシフトしてしまう
。例えば、半導体装置の読み出し動作において、トランジスタ１６０のソース領域または
ドレイン領域に正電位が与えられる場合、トランジスタ１６２のしきい値電圧Ｖｔｈは負
（ノーマリーオン側）にシフトし、トランジスタ１６２のリーク電流が増加してしまい、
電荷の保持特性が低下してしまうおそれが生じる。その結果、メモリリテンション特性が
低下してしまうおそれが生じる。なお、メモリリテンション特性とは、メモリのデータ保
持特性を表す。
トランジスタ１６０のソース領域またはドレイン領域がトランジスタ１６２のバックゲ
ート電極として機能してしまう要因として、トランジスタ１６０のソース領域またはドレ
イン領域と、酸化物半導体層１４４のチャネル形成領域との間に設けられる絶縁層１２８
の膜厚や誘電率が挙げられる。絶縁層１２８の膜厚が薄すぎると、トランジスタ１６０の
ソース領域またはドレイン領域の電位が酸化物半導体層１４４へ及ぼす影響は大きくなっ
てしまう。また、絶縁層１２８の誘電率が高すぎても、トランジスタ１６０のソース領域
またはドレイン領域の電位が酸化物半導体層１４４へ及ぼす影響は大きくなってしまう。
したがって、トランジスタ１６０のソース領域またはドレイン領域がトランジスタ１６
２のバックゲート電極として及ぼす影響を低減するためには、絶縁層１２８を、トランジ
スタ１６２のゲート絶縁層１４６の膜厚で換算して、絶縁層１２８とゲート絶縁層１４６
が、下記の式（１）を満たすことが好ましい。
（但し、式（１）中、ｔａはゲート絶縁層１４６の膜厚を示し、ｔｂは絶縁層１２８の膜
厚を示し、εｒａはゲート絶縁層１４６の誘電率を示し、εｒｂは絶縁層１２８の誘電率
を示す。）
上記式（１）を満たすことにより、トランジスタ１６０のソース領域またはドレイン領
域の電位が酸化物半導体層１４４へ及ぼす影響は、トランジスタ１６２のゲート電極が酸
化物半導体層１４４へ及ぼす影響の十分の一以下となる。つまり、トランジスタ１６０の
ソース領域またはドレイン領域の電位が酸化物半導体層１４４へ及ぼす影響を極めて小さ
くすることが可能となり、トランジスタ１６０のソース領域またはドレイン領域が、実質
的にバックゲート電極としては機能しなくなる。
トランジスタ１６０のソース領域またはドレイン領域がトランジスタ１６２のバックゲ
ート電極として及ぼす影響を低減するための別の好ましい条件について説明する。トラン
ジスタ１６２を有するメモリセルがデータを保持する動作（例えば、半導体装置の書き込
み動作において非選択となった場合）あるいは読み出し動作において、トランジスタ１６
０のソース領域またはドレイン領域には最大Ｖｍａｘまで与えられるとする。そのとき、
トランジスタ１６２のしきい値電圧Ｖｔｈは負（ノーマリーオン側）にシフトするが、ト
ランジスタ１６２のしきい値電圧Ｖｔｈが負になってしまうとメモリセルの電荷保持特性
は著しく低下してしまう。つまり、トランジスタ１６２のしきい値Ｖｔｈが正であること
が好ましい条件といえる。
トランジスタ１６０のソース領域またはドレイン領域が０ＶからＶｍａｘに変化したと
きのトランジスタ１６２のしきい値電圧のシフト幅は、概ね、下記の式（２）で表される
。
したがって、トランジスタ１６０のソース領域またはドレイン領域が０ＶからＶｍａｘ
に変化しても、トランジスタ１６２のしきい値Ｖｔｈが正であるためには、下記の式（３
）を満たせばよい。
なお、電位Ｖｍａｘは、勿論、回路構成や駆動方法に依存するが、代表的には、読み出
し動作で使用する電源電位である。他の場合として、書き込み動作において、フローティ
ングゲートＦＧ部へ供給する電位がトランジスタ１６０のソース領域またはドレイン領域
にも供給される場合がある。その場合、フローティングゲートＦＧ部へ供給する最大電位
が電位Ｖｍａｘとなることがある。
上記式（１）または上記式（３）を満たすことにより、ソース領域またはドレイン領域
は実質的にトランジスタ１６２のバックゲート電極として機能しなくなる。言い換えると
、トランジスタ１６２のしきい値変動を十分に抑制することができる。これにより、半導
体装置のメモリリテンション特性を向上させることができる。
〈半導体装置の作製方法〉
次に、上記半導体装置の作製方法の一例について説明する。以下では、はじめに下部の
トランジスタ１６０の作製方法について図２および図３を参照して説明し、その後、上部
のトランジスタ１６２および容量素子１６４の作製方法について図４および図５を参照し
て説明する。
〈下部のトランジスタの作製方法〉
下部のトランジスタ１６０の作製方法について、図２および図３を参照して説明する。
まず、半導体材料を含む基板１００を用意する。半導体材料を含む基板としては、シリ
コンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム
などの化合物半導体基板、ＳＯＩ基板などを適用することができる。ここでは、半導体材
料を含む基板１００として、単結晶シリコン基板を用いる場合の一例について示すものと
する。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設けられた構成
の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導
体層が設けられた構成の基板も含むものとする。つまり、「ＳＯＩ基板」が有する半導体
層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁
基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
半導体材料を含む基板１００として、シリコンなどの単結晶半導体基板を用いる場合に
は、半導体装置の読み出し動作を高速化することができるため好適である。
基板１００上には、素子分離絶縁層を形成するためのマスクとなる保護層１０２を形成
する（図２（Ａ）参照）。保護層１０２としては、例えば、酸化シリコンや窒化シリコン
、酸窒化シリコンなどを材料とする絶縁層を用いることができる。なお、この工程の前後
において、トランジスタのしきい値電圧を制御するために、ｎ型の導電性を付与する不純
物元素やｐ型の導電性を付与する不純物元素を基板１００に添加してもよい。半導体がシ
リコンの場合、ｎ型の導電性を付与する不純物元素としては、例えば、リンや砒素などを
用いることができる。また、ｐ型の導電性を付与する不純物元素としては、例えば、硼素
、アルミニウム、ガリウムなどを用いることができる。
次に、上記の保護層１０２をマスクとしてエッチングを行い、保護層１０２に覆われて
いない領域（露出している領域）の、基板１００の一部を除去する。これにより他の半導
体領域と分離された半導体領域１０４が形成される（図２（Ｂ）参照）。当該エッチング
には、ドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い
。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択すること
ができる。
次に、半導体領域１０４を覆うように絶縁層を形成し、半導体領域１０４に重畳する領
域の絶縁層を選択的に除去することで、素子分離絶縁層１０６を形成する（図２（Ｃ）参
照）。当該絶縁層は、酸化シリコンや窒化シリコン、酸窒化シリコンなどを用いて形成さ
れる。絶縁層の除去方法としては、ＣＭＰ（化学的機械的研磨）などの研磨処理やエッチ
ング処理などがあるが、そのいずれを用いても良い。なお、半導体領域１０４の形成後、
または、素子分離絶縁層１０６の形成後には、上記保護層１０２を除去する。
ここで、ＣＭＰ処理とは、被加工物の表面を基準にし、それにならって表面を化学的・
機械的な複合作用により平坦化する手法である。より具体的には、研磨ステージの上に研
磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステ
ージと被加工物とを各々回転または揺動させて、被研磨物の表面を、スラリーと被研磨物
表面との間での化学反応と、研磨布と被研磨物との機械的研磨の作用により、被加工物の
表面を研磨する方法である。
なお、素子分離絶縁層１０６の形成方法として、絶縁層を選択的に除去する方法の他、
酸素を打ち込むことにより絶縁性の領域を形成する方法などを用いることもできる。
次に、半導体領域１０４の表面に絶縁層を形成し、当該絶縁層上に導電材料を含む層を
形成する。
絶縁層は後のゲート絶縁層となるものであり、例えば、半導体領域１０４表面の熱処理
（熱酸化処理や熱窒化処理など）によって形成することができる。熱処理に代えて、高密
度プラズマ処理を適用しても良い。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ、Ｋｒ、
Ｘｅなどの希ガス、酸素、酸化窒素、アンモニア、窒素、水素などのうちいずれかの混合
ガスを用いて行うことができる。もちろん、ＣＶＤ法やスパッタリング法等を用いて絶縁
層を形成しても良い。当該絶縁層は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸
化ハフニウム、酸化アルミニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケ
ート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（
ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミ
ネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））等を含む単層構造または積層
構造とすることが望ましい。また、絶縁層の厚さは、例えば、１ｎｍ以上１００ｎｍ以下
、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材
料を用いて形成することができる。また、多結晶シリコンなどの半導体材料を用いて、導
電材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパ
ッタリング法、スピンコート法などの各種成膜方法を用いることができる。なお、本実施
の形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例について示すも
のとする。
その後、絶縁層および導電材料を含む層を選択的にエッチングして、ゲート絶縁層１０
８、ゲート電極１１０を形成する（図２（Ｃ）参照）。
次に、半導体領域１０４にリン（Ｐ）やヒ素（Ａｓ）などを添加して、チャネル形成領
域１１６および不純物領域１２０を形成する（図２（Ｄ）参照）。なお、ここではｎ型ト
ランジスタを形成するためにリンやヒ素を添加しているが、ｐ型トランジスタを形成する
場合には、硼素（Ｂ）やアルミニウム（Ａｌ）などの不純物元素を添加すればよい。ここ
で、添加する不純物の濃度は適宜設定することができるが、半導体素子が高度に微細化さ
れる場合には、その濃度を高くすることが望ましい。
なお、ゲート電極１１０の周囲にサイドウォール絶縁層を形成して、不純物元素が異な
る濃度で添加された不純物領域を形成しても良い。
次に、ゲート電極１１０、不純物領域１２０等を覆うように金属層１２２を形成する（
図３（Ａ）参照）。当該金属層１２２は、真空蒸着法やスパッタリング法、スピンコート
法などの各種成膜方法を用いて形成することができる。金属層１２２は、半導体領域１０
４を構成する半導体材料と反応することによって低抵抗な金属化合物となる金属材料を用
いて形成することが望ましい。このような金属材料としては、例えば、チタン、タンタル
、タングステン、ニッケル、コバルト、白金等がある。
次に、熱処理を施して、上記金属層１２２と半導体材料とを反応させる。これにより、
不純物領域１２０に接する金属化合物領域１２４が形成される（図３（Ａ）参照）。なお
、ゲート電極１１０として多結晶シリコンなどを用いる場合には、ゲート電極１１０の金
属層１２２と接触する部分にも、金属化合物領域が形成されることになる。
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることがで
きる。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反
応の制御性を向上させるためには、ごく短時間の熱処理を実現できる方法を用いることが
望ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成さ
れるものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成する
ことで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合
物領域１２４を形成した後には、金属層１２２は除去する。
次に、金属化合物領域１２４の一部と接する領域に、電極１２６を形成する（図３（Ｂ
）参照）。電極１２６は、例えば、導電材料を含む層を形成した後に、当該層を選択的に
エッチングすることで形成される。導電材料を含む層は、アルミニウムや銅、チタン、タ
ンタル、タングステン等の金属材料を用いて形成することができる。また、多結晶シリコ
ンなどの半導体材料を用いて、導電材料を含む層を形成しても良い。形成方法も特に限定
されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用
いることができる。
次に、上述の工程により形成された各構成を覆うように、絶縁層１２８を形成する（図
３（Ｃ）参照）。絶縁層１２８は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化
アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。特に、絶縁層
１２８に誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、各種電極や配線の重なりに起
因する容量を十分に低減することが可能になるため好ましい。なお、絶縁層１２８には、
これらの材料を用いた多孔性の絶縁層を適用しても良い。多孔性の絶縁層では、密度の高
い絶縁層と比較して誘電率が低下するため、電極や配線に起因する容量をさらに低減する
ことが可能である。また、絶縁層１２８は、ポリイミド、アクリル等の有機絶縁材料を用
いて形成することも可能である。なお、ここでは、絶縁層１２８の単層構造としているが
、本発明の一態様はこれに限定されない。２層以上の積層構造としても良い。３層構造と
する場合には、例えば、酸化窒化シリコン層と、窒化酸化シリコン層と、酸化シリコン層
の積層構造とすることができる。
なお、電極１２６は、絶縁層１２８を形成した後に、絶縁層１２８に金属化合物領域１
２４にまで達する開口を形成し、当該開口を埋め込むように形成することも可能である。
この場合、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＣＶＤ法
により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成す
る方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、被形成
面の酸化膜（自然酸化膜など）を還元し、下部電極など（ここでは金属化合物領域１２４
）との接触抵抗を低減させる機能を有する。また、その後に形成される窒化チタン膜は、
導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどによる
バリア膜を形成した後に、メッキ法により銅膜を形成してもよい。
以上により、半導体材料を含む基板１００を用いたトランジスタ１６０が形成される（
図３（Ｃ）参照）。このようなトランジスタ１６０は、高速動作が可能であるという特徴
を有する。このため、当該トランジスタを読み出し用のトランジスタとして用いることで
、情報の読み出しを高速に行うことができる。
その後、トランジスタ１６２および容量素子１６４の形成前の処理として、絶縁層１２
８にＣＭＰ処理を施して、ゲート電極１１０および電極１２６の上面を露出させる（図３
（Ｄ）参照）。ゲート電極１１０および電極１２６の上面を露出させる処理としては、Ｃ
ＭＰ処理の他にエッチング処理などを適用することも可能であるが、トランジスタ１６２
の特性を向上させるために、絶縁層１２８の表面は可能な限り平坦にしておくことが望ま
しい。
なお、上記の各工程の前後には、さらに電極や配線、半導体層、絶縁層などを形成する
工程を含んでいても良い。例えば、配線の構造として、絶縁層および導電層の積層構造で
なる多層配線構造を採用して、高度に集積化した半導体装置を実現することも可能である
。
〈上部のトランジスタの作製方法〉
次に、上部のトランジスタ１６２および容量素子１６４の作製方法について、図４およ
び図５を参照して説明する。
まず、ゲート電極１１０、電極１２６、絶縁層１２８などの上に酸化物半導体層を形成
し、当該酸化物半導体層を加工して、酸化物半導体層１４４を形成する（図４（Ａ）参照
）。なお、酸化物半導体層を形成する前に、ゲート電極１１０、電極１２６、絶縁層１２
８の上に、下地として機能する絶縁層を設けても良い。当該絶縁層は、スパッタリング法
をはじめとするＰＶＤ法やプラズマＣＶＤ法などのＣＶＤ法などを用いて形成することが
できる。
酸化物半導体層に用いる材料としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚ
ｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ
−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、
Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物で
あるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ
−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−
Ｏ系の材料や、単元系金属酸化物であるＩｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ
系の材料などを用いることができる。また、上記の材料にＳｉＯ２を含ませてもよい。こ
こで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇ
ａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない。ま
た、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料
を用いた薄膜とすることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ば
れた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、Ｇａお
よびＭｎ、またはＧａおよびＣｏなどを用いることができる。
酸化物半導体として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲット
としては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏ
ｌ数比］のターゲットを用いることができる。なお、ターゲットの材料および組成を上述
に限定する必要はない。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ
数比］の組成比のターゲットを用いることもできる。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの
組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ
３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比
に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝
１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）
とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比
がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
ターゲットの充填率は、９０％以上１００％以下、好ましくは９５％以上９９．９％以
下とする。充填率の高いターゲットを用いることにより、成膜した酸化物半導体層は緻密
な膜とすることができるためである。
また、酸化物半導体層の厚さは、３ｎｍ以上３０ｎｍ以下とするのが望ましい。酸化物
半導体層を厚くしすぎると（例えば、膜厚を５０ｎｍ以上）、トランジスタがノーマリー
オンとなってしまうおそれがあるためである。
酸化物半導体層は、水素、水、水酸基又は水素化物などの不純物が混入しにくい方法で
作製するのが望ましい。例えば、スパッタリング法などを用いて作製することができる。
本実施の形態では、酸化物半導体層を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットを
用いたスパッタリング法により形成する。
成膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希
ガスと酸素の混合雰囲気下などとすればよい。また、酸化物半導体層への水素、水、水酸
基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分
に除去された高純度ガスを用いた雰囲気とすることが望ましい。
例えば、酸化物半導体層は、次のように形成することができる。
まず、減圧状態に保持された成膜室内に基板を保持し、基板温度が、２００℃を超えて
５００℃以下、好ましくは３００℃を超えて５００℃以下、より好ましくは３５０℃以上
４５０℃以下となるように加熱する。
次に、成膜室内の残留水分を除去しつつ、水素、水、水酸基、水素化物などの不純物が
十分に除去された高純度ガスを導入し、上記ターゲットを用いて基板上に酸化物半導体層
を成膜する。成膜室内の残留水分を除去するためには、排気手段として、クライオポンプ
、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプを用いること
が望ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであって
もよい。クライオポンプを用いて排気した成膜室は、例えば、水素、水、水酸基または水
素化物などの不純物（より好ましくは炭素原子を含む化合物も）などが除去されているた
め、当該成膜室で成膜した酸化物半導体層に含まれる水素、水、水酸基または水素化物な
どの不純物の濃度を低減することができる。
成膜中の基板温度が低温（例えば、１００℃以下）の場合、酸化物半導体に水素原子を
含む物質が混入するおそれがあるため、基板を上述の温度で加熱することが好ましい。基
板を上述の温度で加熱して、酸化物半導体層の成膜を行うことにより、基板温度は高温と
なるため、水素結合は熱により切断され、水素原子を含む物質が酸化物半導体層に取り込
まれにくくなる。したがって、基板が上述の温度で加熱された状態で、酸化物半導体層の
成膜を行うことにより、酸化物半導体層に含まれる水素、水、水酸基または水素化物など
の不純物の濃度を十分に低減することができる。また、スパッタリングによる損傷を軽減
することができる。
成膜条件の一例として、基板とターゲットの間との距離を６０ｍｍ、圧力を０．４Ｐａ
、直流（ＤＣ）電源を０．５ｋＷ、基板温度を４００℃、成膜雰囲気を酸素（酸素流量比
率１００％）雰囲気とする。なお、パルス直流電源を用いると、成膜時に発生する粉状物
質（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となるため好ましい。
なお、酸化物半導体層をスパッタリング法により形成する前に、アルゴンガスを導入し
てプラズマを発生させる逆スパッタを行い、酸化物半導体層の被形成表面に付着している
粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、
基板に電圧を印加し、基板近傍にプラズマを形成して、基板の表面を改質する方法である
。なお、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを用いてもよい。
酸化物半導体層の加工は、所望の形状のマスクを酸化物半導体層上に形成した後、当該
酸化物半導体層をエッチングすることによって行うことができる。上述のマスクは、フォ
トリソグラフィなどの方法を用いて形成することができる。または、インクジェット法な
どの方法を用いてマスクを形成しても良い。なお、酸化物半導体層のエッチングは、ドラ
イエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いて
もよい。
その後、酸化物半導体層１４４に対して、熱処理（第１の熱処理）を行ってもよい。熱
処理を行うことによって、酸化物半導体層１４４中に含まれる水素原子を含む物質をさら
に除去し、酸化物半導体層１４４の構造を整え、エネルギーギャップ中の欠陥準位を低減
することができる。熱処理の温度は、不活性ガス雰囲気下、２５０℃以上７００℃以下、
好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。不活性ガス雰囲
気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲
気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理
装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．
９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度
が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下
、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層１４４は大気に
触れさせず、水や水素の混入が生じないようにする。
ところで、上述の熱処理には水素や水などを除去する効果があるから、当該熱処理を、
脱水化処理や、脱水素化処理などと呼ぶこともできる。当該熱処理は、例えば、酸化物半
導体層を島状に加工する前、ゲート絶縁層の形成後などのタイミングにおいて行うことも
可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行って
も良い。
次に、酸化物半導体層１４４などの上に、ソース電極およびドレイン電極（これと同じ
層で形成される配線を含む）を形成するための導電層を形成し、当該導電層を加工して、
ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂを形成
する（図４（Ｂ）参照）。
導電層は、ＰＶＤ法や、ＣＶＤ法を用いて形成することができる。また、導電層の材料
としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンか
ら選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、
マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、または
これらを複数組み合わせた材料を用いてもよい。
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チ
タン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニ
ウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層
構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。
なお、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有
するソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４
２ｂへの加工が容易であるというメリットがある。
また、導電層は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物と
しては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸
化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化イ
ンジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）、または、これらの金属酸化物材料にシリコン
若しくは酸化シリコンを含有させたものを用いることができる。
導電層のエッチングは、形成されるソース電極またはドレイン電極１４２ａ、およびソ
ース電極またはドレイン電極１４２ｂの端部が、テーパー形状となるように行うことが好
ましい。ここで、テーパー角は、例えば、３０°以上６０°以下であることが好ましい。
ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂの端部
をテーパー形状となるようにエッチングすることにより、後に形成されるゲート絶縁層１
４６の被覆性を向上し、段切れを防止することができる。
上部のトランジスタのチャネル長（Ｌ）は、ソース電極またはドレイン電極１４２ａ、
およびソース電極またはドレイン電極１４２ｂの下端部の間隔によって決定される。なお
、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用いるマスク形成の
露光を行う際には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔ
ｒａｖｉｏｌｅｔ）を用いるのが望ましい。超紫外線による露光は、解像度が高く焦点深
度も大きい。従って、後に形成されるトランジスタのチャネル長（Ｌ）を、１０ｎｍ以上
１０００ｎｍ（１μｍ）以下とすることも可能であり、回路の動作速度を高めることが可
能である。また、微細化によって、半導体装置の消費電力を低減することも可能である。
次に、ソース電極またはドレイン電極１４２ａ、１４２ｂを覆い、かつ、酸化物半導体
層１４４の一部と接するように、ゲート絶縁層１４６を形成する（図４（Ｃ）参照）。
ゲート絶縁層１４６は、ＣＶＤ法やスパッタリング法等を用いて形成することができる
。また、ゲート絶縁層１４６は、酸化シリコン、窒化シリコン、酸窒化シリコンなどの材
料を用いて形成する。また、ゲート絶縁層１４６は、１３族元素および酸素を含む材料を
用いて形成することもできる。１３族元素および酸素を含む材料としては、例えば、酸化
ガリウム、酸化アルミニウム、酸化アルミニウムガリウムなどを用いることができる。さ
らに、酸化タンタル、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（Ｈｆ
ＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘ
ＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（Ｈ
ｆＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、などを含むように形成してもよい。ゲ
ート絶縁層１４６は、単層構造としても良いし、上記の材料を組み合わせて積層構造とし
ても良い。また、その厚さは特に限定されないが、半導体装置を微細化する場合には、ト
ランジスタの動作を確保するために薄くするのが望ましい。例えば、酸化シリコンを用い
る場合には、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とするこ
とができる。
ゲート絶縁層１４６は、水素、水などの不純物を混入させない方法を用いて成膜するこ
とが好ましい。ゲート絶縁層１４６に水素、水などの不純物が含まれると、後に形成され
る酸化物半導体膜に水素、水などの不純物の浸入や、水素、水などの不純物による酸化物
半導体膜中の酸素の引き抜き、などによって酸化物半導体膜のバックチャネルが低抵抗化
（ｎ型化）してしまい、寄生チャネルが形成されるおそれがあるためである。よって、ゲ
ート絶縁層１４６はできるだけ水素、水などの不純物が含まれないように作製することが
好ましい。例えば、スパッタリング法によって成膜するのが好ましい。成膜する際に用い
るスパッタガスとしては、水素、水などの不純物が除去された高純度ガスを用いることが
好ましい。
なお、酸化物半導体層１４４に用いられる酸化物半導体材料には、１３族元素を含むも
のが多い。このため、１３族元素および酸素を含む材料を用いて、酸化物半導体層１４４
と接するゲート絶縁層１４６を形成する場合には、酸化物半導体層１４４との界面の状態
を良好に保つことができる。これは、１３族元素および酸素を含む材料と、酸化物半導体
材料との相性が良いことによる。例えば、酸化物半導体層１４４と酸化ガリウムを用いた
ゲート絶縁層１４６を接して設けることにより、酸化物半導体層１４４とゲート絶縁層１
４６との界面における水素のパイルアップを低減することができる。また、ゲート絶縁層
１４６として、酸化アルミニウムを用いる場合は、水を透過させにくいという特性を有し
ているため、当該材料を用いることは、酸化物半導体層１４４の水の浸入防止という点に
おいても好ましい。
上述のように、ゲート絶縁層を薄くすると、トンネル効果などに起因するゲートリーク
が問題となる。ゲートリークの問題を解消するには、ゲート絶縁層１４６に、酸化ハフニ
ウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞
０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０
、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ
（ｘ＞０、ｙ＞０、ｚ＞０））、などの高誘電率（ｈｉｇｈ−ｋ）材料を用いると良い。
ｈｉｇｈ−ｋ材料をゲート絶縁層１４６に用いることで、電気的特性を確保しつつ、ゲー
トリークを抑制するために膜厚を大きくすることが可能になる。なお、ｈｉｇｈ−ｋ材料
を含む膜と、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化
アルミニウムなどのいずれかを含む膜との積層構造としてもよい。
また、ゲート絶縁層１４６は、酸素が化学量論的組成比よりも多く含むことが好ましい
。例えば、ゲート絶縁層１４６として酸化ガリウムを用いた場合、組成比はＧａ２Ｏ３＋
α（０＜α＜１）と表すことができる。また、酸化アルミニウムを用いた場合は、Ａｌ２
Ｏ３＋α（０＜α＜１）と表すことができる。さらに、酸化ガリウムアルミニウムを用い
た場合は、ＧａｘＡｌ２−ｘＯ３＋α（０＜ｘ＜２、０＜α＜１）と表すことができる。
なお、酸化物半導体層の成膜後、酸化物半導体層１４４の形成後、またはゲート絶縁層
１４６の形成後のいずれかにおいて、酸素ドープ処理を行ってもよい。酸素ドープとは、
酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）をバルク
に添加することを言う。なお、当該「バルク」の用語は、酸素を、薄膜表面のみでなく薄
膜内部に添加することを明確にする趣旨で用いている。また、「酸素ドープ」には、プラ
ズマ化した酸素をバルクに添加する「酸素プラズマドープ」が含まれる。酸素ドープ処理
を行うことにより、酸化物半導体層やゲート絶縁層に含まれる酸素を、化学量論的組成比
より多くすることができる。
酸素ドープ処理は、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ
：誘導結合型プラズマ）方式を用いて、マイクロ波（例えば、周波数２．４５ＧＨｚ）に
より励起された酸素プラズマを用いて行うことが好ましい。
ここで、上述の式（１）または式（３）を満たすために、絶縁層１２８およびゲート絶
縁層１４６の膜厚は、下記の値をとることが好ましい。
例えば、絶縁層１２８として、酸化シリコンまたは酸化窒化シリコンを用い、ゲート絶
縁層１４６として酸化シリコンまたは酸化窒化シリコンを用いる場合は、絶縁層１２８の
膜厚ｔｂ≧３００ｎｍ、ゲート絶縁層１４６の膜厚ｔａ≦３０ｎｍとすることが好ましい
。なお、酸化シリコンまたは酸化窒化シリコンの誘電率は４程度である。
または、絶縁層１２８として、酸化シリコンまたは酸化窒化シリコン（誘電率は４程度
）を用い、ゲート絶縁層１４６に窒化シリコン（誘電率は７程度）を用いる場合は、絶縁
層１２８の膜厚ｔｂ≧１８０ｎｍ、ゲート絶縁層１４６の膜厚ｔａ≦３０ｎｍとすること
が好ましい。
または、絶縁層１２８として、酸化シリコンまたは酸化窒化シリコン（誘電率は４程度
）を用い、ゲート絶縁層１４６に酸化ハフニウム（誘電率は１４程度）を用いる場合は、
絶縁層１２８の膜厚ｔｂ≧９０ｎｍ、ゲート絶縁層１４６の膜厚ｔａ≦３０ｎｍとするこ
とが好ましい。
ゲート絶縁層１４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の
熱処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２
５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行
えばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽
減することができる。また、ゲート絶縁層１４６が酸素を含む場合、酸化物半導体層１４
４に酸素を供給し、該酸化物半導体層１４４の酸素欠損を補填することができる。
なお、本実施の形態では、ゲート絶縁層１４６の形成後に第２の熱処理を行っているが
、第２の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に第２
の熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良いし、
第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の熱処理を兼ね
させても良い。
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化
物半導体層１４４を、その水素原子を含む物質が極力含まれないように高純度化すること
ができる。
次に、ゲート電極（これと同じ層で形成される配線を含む）を形成するための導電層を
形成し、当該導電層を加工して、ゲート電極１４８ａおよび導電層１４８ｂを形成する（
図４（Ｄ）参照）。
ゲート電極１４８ａおよび導電層１４８ｂは、モリブデン、チタン、タンタル、タング
ステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分
とする合金材料を用いて形成することができる。なお、ゲート電極１４８ａおよび導電層
１４８ｂは、単層構造としても良いし、積層構造としても良い。
次に、ゲート絶縁層１４６、ゲート電極１４８ａ、および導電層１４８ｂ上に、絶縁層
１５０および絶縁層１５２を形成する（図５（Ａ）参照）。絶縁層１５０および絶縁層１
５２は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、
酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化ガリウム、酸化アルミニウム、酸
化ガリウムアルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。な
お、絶縁層１５０および絶縁層１５２には、誘電率の低い材料や、誘電率の低い構造（多
孔性の構造など）を用いることが望ましい。絶縁層１５０および絶縁層１５２の誘電率を
低くすることにより、配線や電極などの間に生じる容量を低減し、動作の高速化を図るこ
とができるためである。なお、本実施の形態では、絶縁層１５０および絶縁層１５２の単
層構造としているが、本発明の一態様はこれに限定されず、２層以上の積層構造としても
良い。
次に、ゲート絶縁層１４６、絶縁層１５０および絶縁層１５２に、ソース電極またはド
レイン電極１４２ｂにまで達する開口１５３を形成する。その後、絶縁層１５２上にソー
ス電極またはドレイン電極１４２ｂと接する電極１５４を形成し、絶縁層１５２上に電極
１５４に接する配線１５６を形成する（図５（Ｂ）参照）。なお、当該開口の形成は、マ
スクなどを用いた選択的なエッチングにより行われる。
電極１５４は、例えば、開口１５３を含む領域にＰＶＤ法やＣＶＤ法などを用いて導電
層を形成した後、エッチング処理やＣＭＰ処理といった方法を用いて、上記導電層の一部
を除去することにより形成することができる。
より具体的には、例えば、開口１５３を含む領域にＰＶＤ法によりチタン膜を薄く形成
し、ＣＶＤ法により窒化チタン膜を薄く形成した後に、開口１５３に埋め込むようにタン
グステン膜を形成する方法を適用することができる。ここで、ＰＶＤ法により形成される
チタン膜は、被形成面の酸化膜（自然酸化膜など）を還元し、下部電極など（ここではソ
ース電極またはドレイン電極１４２ｂ）との接触抵抗を低減させる機能を有する。また、
その後に形成される窒化チタン膜は、導電性材料の拡散を抑制するバリア機能を備える。
また、チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ法により銅膜を形
成してもよい。
なお、上記導電層の一部を除去して電極１５４を形成する際には、その表面が平坦にな
るように加工することが望ましい。例えば、開口１５３を含む領域にチタン膜や窒化チタ
ン膜を薄く形成した後に、開口１５３に埋め込むようにタングステン膜を形成する場合に
は、その後のＣＭＰ処理によって、不要なタングステン、チタン、窒化チタンなどを除去
すると共に、その表面の平坦性を向上させることができる。このように、電極１５４を含
む表面を平坦化することにより、後の工程において、良好な電極、配線、絶縁層、半導体
層などを形成することが可能となる。
配線１５６は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ
法を用いて導電層を形成した後、当該導電層をパターニングすることによって形成される
。また、導電層の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブ
デン、タングステンから選ばれた元素や、上述した元素を成分とする合金等を用いること
ができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウ
ムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は、ソース電
極またはドレイン電極１４２ａ、１４２ｂなどと同様である。
以上により、トランジスタ１６２及び容量素子１６４を作製することができる。本実施
の形態に示すトランジスタ１６２に用いられる酸化物半導体層１４４は、水素などの不純
物が十分に除去されることにより、高純度化されたものであることが望ましい。例えば、
酸化物半導体層１４４の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５
×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以
下とする。また、酸化物半導体層１４４は、十分な酸素の供給により酸素欠損が低減され
ることが好ましい。このように、水素濃度が十分に低減されて高純度化され、十分な酸素
の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半
導体層１４４では、キャリア濃度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１
１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満となる。例えば、室温
（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚ
Ａ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下とな
る。このように、高純度化され、ｉ型化（真性化）または実質的にｉ型化された酸化物半
導体層１４４を用いることで、極めて優れたオフ電流特性のトランジスタ１６２を得るこ
とができる。
以上により、トランジスタ１６０、トランジスタ１６２、および容量素子１６４を含む
半導体装置が完成する（図５（Ｂ）参照）。
酸化物半導体層を用いたトランジスタの作製工程は、高温処理を必要とせず、下部のト
ランジスタなど、他のデバイスや配線に影響を与えずに作製することができる。また、酸
化物半導体層を用いたトランジスタの作製工程は、酸化物半導体以外の半導体材料（例え
ば、シリコン）を用いたトランジスタに比べて作製工程が少ない。
〈半導体装置の断面図および平面図〉
次に、図１とは一部異なる半導体装置の構成について、図６を参照して説明する。図６
（Ａ）には半導体装置の断面を、図６（Ｂ）には半導体装置の平面を、それぞれ示す。図
６（Ａ）において、Ａ１−Ａ２は、トランジスタのチャネル長方向に垂直な断面図であり
、Ｂ１−Ｂ２は、トランジスタのチャネル長方向に平行な断面図である。図６に示す半導
体装置は、下部に第１の半導体材料を用いたトランジスタ１６０を有し、上部に第２の半
導体材料を用いたトランジスタ１６３を有する。なお、図６において、下部のトランジス
タ１６０の構成および容量素子１６４は、図１と同様であるため、詳細な説明は省略する
。
図６に示すトランジスタ１６３は、酸化物半導体層１４４、ソース電極またはドレイン
電極１４２ａ、ソース電極またはドレイン電極１４２ｂ、ゲート絶縁層１４６、ゲート電
極１４８ａ、を含む点で、図１に示すトランジスタ１６２と共通している。トランジスタ
１６３とトランジスタ１６２との相違は、酸化物半導体層１４４と、ソース電極またはド
レイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂが接続する位置であ
る。すなわち、トランジスタ１６３では、酸化物半導体層１４４の下部において、酸化物
半導体層１４４とソース電極またはドレイン電極１４２ａ、およびソース電極またはドレ
イン電極１４２ｂとが、接続している。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
〈半導体装置の回路構成〉
次に、図１および図６に示す半導体装置の回路構成およびその動作について、図７を参
照して説明する。なお、回路図においては、酸化物半導体を用いたトランジスタであるこ
とを示すために、ＯＳの符号を併せて付す場合がある。
〈基本構成〉
図７（Ａ−１）に示す半導体装置において、第１の配線（１ｓｔ Ｌｉｎｅ）とトラン
ジスタ１６０のソース電極（またはドレイン電極）とは、電気的に接続され、第２の配線
（２ｎｄ Ｌｉｎｅ）とトランジスタ１６０のドレイン電極（またはソース電極）とは、
電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ１６２
のソース電極（またはドレイン電極）とは、電気的に接続され、第４の配線（４ｔｈ Ｌ
ｉｎｅ）と、トランジスタ１６２のゲート電極とは、電気的に接続されている。そして、
トランジスタ１６０のゲート電極と、トランジスタ１６２のドレイン電極（またはソース
電極）は、容量素子１６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉ
ｎｅ）と、容量素子１６４の電極の他方は電気的に接続されている。なお、図７（Ａ−１
）に示す回路構成は、図１に示す半導体装置に含まれる回路構成に相当する。
ここで、トランジスタ１６２には、例えば、上述の酸化物半導体を用いたトランジスタ
が適用される。酸化物半導体を用いたトランジスタは、オフ電流が極めて小さいという特
徴を有している。このため、トランジスタ１６２をオフ状態とすることで、トランジスタ
１６０のゲート電極の電位を極めて長時間にわたって保持することが可能である。そして
、容量素子１６４を有することにより、トランジスタ１６０のゲート電極に与えられた電
荷の保持が容易になり、また、保持された情報の読み出しが容易になる。また、酸化物半
導体を用いたトランジスタとして、トランジスタ１６２に換えて図６に示すトランジスタ
１６３を用いることもできる。
なお、トランジスタ１６０については特に限定されないが、例えば、酸化物半導体以外
の半導体材料を用いたトランジスタが適用される。情報の読み出し速度を向上させるとい
う観点からは、例えば、単結晶シリコンを用いたトランジスタなど、スイッチング速度の
高いトランジスタを適用するのが好適である。
また、図７（Ｂ）に示すように、図７（Ａ−１）において容量素子１６４を設けない構
成とすることも可能である。
図７（Ａ−１）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持
可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能で
ある。
はじめに、情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、
トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする
。これにより、第３の配線の電位が、トランジスタ１６０のゲート電極、および容量素子
１６４に与えられる。すなわち、トランジスタ１６０のゲート電極には、所定の電荷が与
えられる（書き込み）。ここでは、異なる二つの電位を与える電荷（以下、低電位を与え
る電荷を電荷ＱＬ、高電位を与える電荷を電荷ＱＨという）のいずれかが与えられるもの
とする。なお、異なる三つまたはそれ以上の電位を与える電荷を適用して、記憶容量を向
上させても良い。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電
位にして、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲー
ト電極に与えられた電荷が保持される（保持）。
トランジスタ１６２のオフ電流は極めて小さいから、トランジスタ１６０のゲート電極
の電荷は長時間にわたって保持される。
しかしながら、図１で述べたように、トランジスタ１６０とトランジスタ１６２とが、
少なくとも一部が重畳するように設けられている場合、トランジスタ１６０のソース領域
またはドレイン領域が、トランジスタ１６２のバックゲート電極として機能してしまうお
それがある。上述の書き込み動作において、第１の配線あるいは第２の配線に正電位が与
えられるような駆動方法が行われる場合には、トランジスタ１６２のしきい値電圧は、負
（ノーマリーオン側）にシフトしてしまう。その結果、トランジスタ１６２のリーク電流
が増加してしまい、メモリリテンション特性が低くなるおそれが生じる。
上述の式（１）または式（３）を満たすことにより、トランジスタ１６０のソース領域
またはドレイン領域は、実質的にバックゲート電極として機能しなくなる。言い換えると
、トランジスタ１６２のしきい値変動を十分に抑制することができる。これにより、半導
体装置のメモリリテンション特性を向上させることができる。
次に、情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた
状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲ
ート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トラン
ジスタ１６０をｎチャネル型とすると、トランジスタ１６０のゲート電極にＱＨが与えら
れている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０のゲート電極にＱＬ
が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、
見かけのしきい値電圧とは、トランジスタ１６０を「オン状態」とするために必要な第５
の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿
Ｌの中間の電位Ｖ０とすることにより、トランジスタ１６０のゲート電極に与えられた電
荷を判別できる。例えば、書き込みにおいて、ＱＨが与えられていた場合には、第５の配
線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１６０は「オン状態」となる。
ＱＬが与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、
トランジスタ１６０は「オフ状態」のままである。このため、第２の配線の電位を見るこ
とで、保持されている情報を読み出すことができる。
しかしながら、図１で述べたように、トランジスタ１６０とトランジスタ１６２とが、
少なくとも一部が重畳するように設けられている場合、トランジスタ１６０のソース領域
またはドレイン領域が、トランジスタ１６２のバックゲート電極として機能してしまうお
それがある。つまり、上述の読み出し動作において、第１の配線あるいは第２の配線に正
電位が与えられると、トランジスタ１６２のしきい値電圧は、負（ノーマリーオン側）に
シフトしてしまう。その結果、トランジスタ１６２のリーク電流が増加してしまい、リテ
ンション特性が低くなるおそれが生じる。
上述の式（１）または式（３）を満たすことにより、トランジスタ１６０のソース領域
またはドレイン領域は、実質的にバックゲート電極として機能しなくなる。言い換えると
、トランジスタ１６２のしきい値変動を十分に抑制することができる。これにより、半導
体装置のメモリリテンション特性を向上させることができる。
なお、メモリセルをアレイ状に配置して用いる場合には、所望のメモリセルの情報のみ
を読み出せることが必要になる。このように、所定のメモリセルの情報を読み出し、それ
以外のメモリセルの情報を読み出さない場合には、読み出しの対象ではないメモリセルの
第５の配線に対して、ゲート電極の状態にかかわらずトランジスタ１６０が「オフ状態」
となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を与えればよい。または、ゲート
電極の状態にかかわらずトランジスタ１６０が「オン状態」となるような電位、つまり、
Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込みおよ
び保持と同様に行われる。つまり、第４の配線の電位を、トランジスタ１６２がオン状態
となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電
位（新たな情報に係る電位）が、トランジスタ１６０のゲート電極および容量素子１６４
に与えられる。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位
にして、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート
電極は、新たな情報に係る電荷が与えられた状態となる。
このように、本発明の一態様に係る半導体装置は、再度の情報の書き込みによって直接
的に情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要と
される高電圧を用いてのフローティングゲートからの電荷の引き抜きが不要であり、消去
動作に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速動作
が実現される。
なお、トランジスタ１６２のドレイン電極（またはソース電極）は、トランジスタ１６
０のゲート電極と電気的に接続されることにより、不揮発性メモリ素子として用いられる
フローティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。こ
のため、図中、トランジスタ１６２のドレイン電極（またはソース電極）とトランジスタ
１６０のゲート電極が電気的に接続される部位をフローティングゲート部ＦＧと呼ぶ場合
がある。トランジスタ１６２がオフの場合、当該フローティングゲート部ＦＧは絶縁体中
に埋設されたと見ることができ、フローティングゲート部ＦＧには電荷が保持される。酸
化物半導体を用いたトランジスタ１６２のオフ電流は、シリコン半導体などで形成される
トランジスタの１０万分の１以下であるため、トランジスタ１６２のリークによる、フロ
ーティングゲート部ＦＧに蓄積される電荷の消失を無視することが可能である。つまり、
酸化物半導体を用いたトランジスタ１６２により、電力の供給が無くても情報の保持が可
能な不揮発性の記憶装置を実現することが可能である。
例えば、トランジスタ１６２の室温（２５℃）でのオフ電流が１０ｚＡ（１ｚＡ（ゼプ
トアンペア）は１×１０−２１Ａ）以下であり、容量素子１６４の容量値が１０ｆＦ程度
である場合には、少なくとも１０４秒以上のデータ保持が可能である。なお、当該保持時
間が、トランジスタ特性や容量値によって変動することはいうまでもない。
また、この場合、従来のフローティングゲート型トランジスタにおいて指摘されている
ゲート絶縁膜（トンネル絶縁膜）の劣化という問題が存在しない。つまり、従来問題とさ
れていた、電子をフローティングゲートに注入する際のゲート絶縁膜の劣化という問題を
解消することができる。これは、原理的な書き込み回数の制限が存在しないことを意味す
るものである。また、従来のフローティングゲート型トランジスタにおいて書き込みや消
去の際に必要であった高電圧も不要である。
図７（Ａ−１）に示す半導体装置は、当該半導体装置を構成するトランジスタなどの要
素が抵抗および容量を含むものとして、図７（Ａ−２）のように考えることが可能である
。つまり、図７（Ａ−２）では、トランジスタ１６０および容量素子１６４が、それぞれ
、抵抗および容量を含んで構成されると考えていることになる。Ｒ１およびＣ１は、それ
ぞれ、容量素子１６４の抵抗値および容量値であり、抵抗値Ｒ１は、容量素子１６４を構
成する絶縁層による抵抗値に相当する。また、Ｒ２およびＣ２は、それぞれ、トランジス
タ１６０の抵抗値および容量値であり、抵抗値Ｒ２はトランジスタ１６０がオン状態の時
のゲート絶縁層による抵抗値に相当し、容量値Ｃ２はいわゆるゲート容量（ゲート電極と
、ソース電極またはドレイン電極との間に形成される容量、及び、ゲート電極とチャネル
形成領域との間に形成される容量）の容量値に相当する。
トランジスタ１６２がオフ状態にある場合のソース電極とドレイン電極の間の抵抗値（
実効抵抗とも呼ぶ）をＲＯＳとすると、トランジスタ１６２のゲートリークが十分に小さ
い条件において、Ｒ１およびＲ２が、Ｒ１≧ＲＯＳ、Ｒ２≧ＲＯＳを満たす場合には、電
荷の保持期間（情報の保持期間ということもできる）は、主としてトランジスタ１６２の
オフ電流によって決定されることになる。
逆に、当該条件を満たさない場合には、トランジスタ１６２のオフ電流が十分に小さく
とも、保持期間を十分に確保することが困難になる。トランジスタ１６２のオフ電流以外
のリーク電流（例えば、ソース電極とゲート電極の間において生じるリーク電流等）が大
きいためである。このことから、本実施の形態において開示する半導体装置は、上述の関
係を満たすものであることが望ましいといえる。
一方で、Ｃ１とＣ２は、Ｃ１≧Ｃ２の関係を満たすことが望ましい。Ｃ１を大きくする
ことで、第５の配線によってフローティングゲート部ＦＧの電位を制御する際に、第５の
配線の電位を効率よくフローティングゲート部ＦＧに与えることができるようになり、第
５の配線に与える電位間（例えば、読み出しの電位と、非読み出しの電位）の電位差を低
く抑えることができるためである。
上述の関係を満たすことで、より好適な半導体装置を実現することが可能である。なお
、Ｒ１およびＲ２は、トランジスタ１６０のゲート絶縁層や容量素子１６４の絶縁層によ
って制御される。Ｃ１およびＣ２についても同様である。よって、ゲート絶縁層の材料や
厚さなどを適宜設定し、上述の関係を満たすようにすることが望ましい。
本実施の形態で示す半導体装置においては、フローティングゲート部ＦＧが、フラッシ
ュメモリ等のフローティングゲート型トランジスタのフローティングゲートと同等の作用
をするが、本実施の形態のフローティングゲート部ＦＧは、フラッシュメモリ等のフロー
ティングゲートと本質的に異なる特徴を有する。フラッシュメモリでは、コントロールゲ
ートに印加される電圧が高いため、その電位の影響が、隣接するセルのフローティングゲ
ートにおよぶことを防ぐために、セルとセルとの間隔をある程度保つ必要が生じる。この
ことは、半導体装置の高集積化を阻害する要因の一つである。そして、当該要因は、高電
界をかけてトンネル電流を発生させるというフラッシュメモリの根本的な原理に起因する
ものである。
一方、本実施の形態に係る半導体装置は、酸化物半導体を用いたトランジスタのスイッ
チングによって動作し、上述のようなトンネル電流による電荷注入の原理を用いない。す
なわち、フラッシュメモリのような、電荷を注入するための高電界が不要である。これに
より、隣接セルに対する、コントロールゲートによる高電界の影響を考慮する必要がない
ため、高集積化が容易になる。
また、高電界が不要であり、大型の周辺回路（昇圧回路など）が不要である点も、フラ
ッシュメモリに対するアドバンテージである。例えば、本実施の形態に係るメモリセルに
印加される電圧（メモリセルの各端子に同時に印加される電位の最大のものと最小のもの
の差）の最大値は、２段階（１ビット）の情報を書き込む場合、一つのメモリセルにおい
て、５Ｖ以下、好ましくは３Ｖ以下とすることができる。
容量素子１６４を構成する絶縁層の比誘電率εｒ１と、トランジスタ１６０を構成する
絶縁層の比誘電率εｒ２とを異ならせる場合には、容量素子１６４を構成する絶縁層の面
積Ｓ１と、トランジスタ１６０を構成する絶縁層の面積Ｓ２とが、２・Ｓ２≧Ｓ１（望ま
しくはＳ２≧Ｓ１）を満たしつつ、Ｃ１≧Ｃ２を実現することが容易である。すなわち、
容量素子１６４を構成する絶縁層の面積を小さくしつつ、Ｃ１≧Ｃ２を実現することが容
易である。具体的には、例えば、容量素子１６４を構成する絶縁層においては、酸化ハフ
ニウムなどのｈｉｇｈ−ｋ材料でなる膜、または酸化ハフニウムなどのｈｉｇｈ−ｋ材料
でなる膜と酸化物半導体でなる膜との積層構造を採用してεｒ１を１０以上、好ましくは
１５以上とし、トランジスタ１６０を構成する絶縁層においては、酸化シリコンを採用し
て、εｒ２＝３〜４とすることができる。
このような構成を併せて用いることで、本発明の一態様に係る半導体装置の、より一層
の高集積化が可能である。
なお、半導体装置の記憶容量を大きくするためには、高集積化以外に、多値化の手法を
採ることもできる。例えば、メモリセルの一に３段階以上の情報を書き込む構成とするこ
とで、２段階の情報を書き込む場合と比較して記憶容量を増大させることができる。例え
ば、上述のような、低電位を与える電荷ＱＬ、高電位を与える電荷ＱＨに加え、他の電位
を与える電荷Ｑをトランジスタのゲート電極に与えることで、多値化を実現することがで
きる。この場合、Ｆ２が十分に小さくならない回路構成を採用しても十分な記憶容量を確
保することができる。
なお、上記説明は、電子をキャリアとするｎ型トランジスタ（ｎチャネル型トランジス
タ）を用いる場合についてのものであるが、ｎ型トランジスタに代えて、正孔をキャリア
とするｐ型トランジスタを用いることができるのはいうまでもない。
以上のように、本実施の形態に係る半導体装置は高集積化に向いているが、本発明の一
態様に係る配線の共通化、コンタクト領域の縮小などにより、さらに集積度を高めた半導
体装置を提供することが可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様に係る半導体装置の応用例について、図８および図
９を用いて説明する。ここでは、記憶装置の一例について説明する。なお、回路図におい
ては、酸化物半導体を用いたトランジスタであることを示すために、ＯＳの符号を併せて
付す場合がある。
図８（Ａ）、図８（Ｂ）および図８（Ｃ）は、図７（Ａ−１）に示す半導体装置（以下
、メモリセルとも記載する。）を複数用いて形成される、記憶装置として用いることがで
きる半導体装置の回路図である。図８（Ａ）および図８（Ｂ）は、メモリセルが直列に接
続された、いわゆるＮＡＮＤ型の半導体装置の回路図であり、図８（Ｃ）は、メモリセル
が並列に接続された、いわゆるＮＯＲ型の半導体装置の回路図である。
図８（Ａ）に示す半導体装置は、ソース線ＳＬ、ビット線ＢＬ、第１信号線Ｓ１、ｍ本
の第２信号線Ｓ２、ｍ本のワード線ＷＬ、ｍ個のメモリセルを有する。図８（Ａ）では、
ソース線ＳＬおよびビット線ＢＬを１本ずつ有する構成となっているが、これに限られる
ことなく、ソース線ＳＬおよびビット線ＢＬを複数本有する構成としてもよい。
各メモリセル（代表として、メモリセル５５０（ｉ）を考える。ここで、ｉは１以上ｍ
以下の整数）において、トランジスタ５００（ｉ）のゲート電極と、トランジスタ５１０
（ｉ）のドレイン電極（またはソース電極）と、容量素子５２０（ｉ）の電極の一方とは
、電気的に接続されている。また、第１信号線Ｓ１とトランジスタ５１０（ｉ）のソース
電極（またはドレイン電極）とは、電気的に接続され、第２信号線Ｓ２（ｉ）と、トラン
ジスタ５１０（ｉ）のゲート電極とは、電気的に接続されている。そして、ワード線ＷＬ
（ｉ）と、容量素子５２０（ｉ）の電極の他方は電気的に接続されている。
また、メモリセル５５０（ｉ）が有するトランジスタ５００（ｉ）のソース電極は、隣
接するメモリセル５５０（ｉ−１）が有するトランジスタ５００（ｉ−１）のドレイン電
極と電気的に接続され、メモリセル５５０（ｉ）が有するトランジスタ５００（ｉ）のド
レイン電極は、隣接するメモリセル５５０（ｉ＋１）が有するトランジスタ５００（ｉ＋
１）のソース電極と電気的に接続される。ただし、直列に接続されたｍ個のメモリセルの
うち、メモリセル５５０（１）が有するトランジスタ５００（１）のドレイン電極は、ビ
ット線ＢＬと電気的に接続される。また、直列に接続されたｍ個のメモリセルのうち、メ
モリセル５５０（ｍ）が有するトランジスタ５００（ｍ）のソース電極は、ソース線ＳＬ
と電気的に接続される。
メモリセル５５０（１）が有するトランジスタ５００（１）は、選択トランジスタを介
してビット線ＢＬと電気的に接続されていてもよい（図示せず）。この場合、選択トラン
ジスタのゲート電極には、選択線Ｇ（１）が接続される。また、メモリセル５５０（ｍ）
が有するトランジスタ５００（ｍ）も、選択トランジスタを介してソース線ＳＬと電気的
に接続されていてもよい（図示せず）。この場合、選択トランジスタのゲート電極には、
選択線Ｇ（２）が接続される。
図８（Ａ）に示す半導体装置では、行ごとの書き込み動作および読み出し動作を行う。
書き込み動作は次のように行われる。書き込みを行う行（例えば、第ｉ行のメモリセル５
５０（ｉ、１）〜（ｉ、ｎ））の第２の信号線Ｓ２（ｉ）にトランジスタ５１０（ｉ）が
オン状態となる電位を与え、書き込みを行う行のトランジスタ５１０（ｉ）をオン状態に
する。これにより、指定した行のトランジスタ５００（ｉ）のゲート電極に第２の信号線
Ｓ２（ｉ）の電位が与えられ、該ゲート電極に所定の電荷が与えられる。このようにして
、指定した行のメモリセルにデータを書き込むことができる。
また、読み出し動作は次のように行われる。まず、選択線Ｇ（１）、選択線Ｇ（２）に
電位を与えることにより、選択トランジスタをオンにする。また、読み出しを行う行（例
えば、第ｉ行）以外のワード線ＷＬに、トランジスタ５００（ｉ）のゲート電極に与えら
れた電荷によらず、読み出しを行う行以外のトランジスタ５００がオン状態となるような
電位を与え、読み出しを行う行以外のトランジスタ５００をオン状態とする。それから、
読み出しを行う行のワード線ＷＬ（ｉ）に、トランジスタ５００（ｉ）のゲート電極が有
する電荷がどのデータに対応するかによって、トランジスタ５００（ｉ）のオン状態また
はオフ状態が選択されるような電位（読み出し電位）を与える。また、ソース線ＳＬに定
電位を与え、ビット線ＢＬに接続されている読み出し回路（図示しない）を動作状態とす
る。ここで、ソース線ＳＬ−ビット線ＢＬ間の複数のトランジスタ５００（１）〜５００
（ｍ）のうち、読み出しを行う行のトランジスタ５００（ｉ）を除いてオン状態となって
いるため、ソース線ＳＬ−ビット線ＢＬ間のコンダクタンスの大小は、読み出しを行う行
のトランジスタ５００（ｉ）の状態（オン状態またはオフ状態）によって決定される。読
み出しを行う行のトランジスタ５００（ｉ）のゲート電極が有する電荷がどのデータに対
応するかによって、トランジスタの状態（オン状態またはオフ状態）は異なるから、それ
に応じて、ビット線ＢＬの電位は異なる値をとることになる。ビット線の電位を読み出し
回路によって読み出すことで、指定した行のメモリセルから情報を読み出すことができる
。
図８（Ｂ）に示す半導体装置は、図８（Ａ）と一部構成が異なる半導体装置である。
図８（Ｂ）に示す半導体装置と図８（Ａ）に示す半導体装置との相違点の一として、図
８（Ｂ）に示す半導体装置では、ビット線ＢＬと、メモリセル５５０（１）が有するトラ
ンジスタ５００（１）のドレイン電極とが、選択トランジスタ５３０を介して電気的に接
続されている点が挙げられる。選択トランジスタ５３０はゲート電極において、選択トラ
ンジスタ５３０のオンオフを切り替えるための選択線Ｇ（１）と電気的に接続されている
。また、ソース線ＳＬとメモリセル５５０（ｍ）が有するトランジスタ５００（ｍ）のド
レイン電極とが、ゲート電極に選択線Ｇ（２）が電気的に接続された選択トランジスタを
介して電気的に接続される構成としても良い。
また、図８（Ｂ）に示す半導体装置と図８（Ａ）に示す半導体装置との相違点の一とし
て、図８（Ａ）に示す半導体装置においては、各メモリセルのトランジスタ５１０はソー
ス電極（またはドレイン電極）が第１信号線Ｓ１に接続されているのに対して、図８（Ｂ
）に示す半導体装置においては、各メモリセルのトランジスタ５１０は直列に接続されて
いる点が挙げられる。つまり、メモリセル５５０（ｉ）が有するトランジスタ５１０（ｉ
）のソース電極は、隣接するメモリセル５５０（ｉ−１）が有するトランジスタ５１０（
ｉ−１）のドレイン電極と電気的に接続され、メモリセル５５０（ｉ）が有するトランジ
スタ５１０（ｉ）のドレイン電極は、隣接するメモリセル５５０（ｉ＋１）が有するトラ
ンジスタ５１０（ｉ＋１）のソース電極と電気的に接続される。ただし、直列に接続され
たｍ個のメモリセルのうち、メモリセル５５０（１）が有するトランジスタ５１０（１）
のソース電極は、第１信号線Ｓ１と電気的に接続される。また、直列に接続された各メモ
リセルにおいて、トランジスタ５１０（ｉ）のドレイン電極（またはソース電極）は、図
８（Ａ）に示す半導体装置と同様に、トランジスタ５００（ｉ）のゲート電極と、容量素
子５２０（ｉ）の電極の一方と電気的に接続される。
図８（Ｂ）に示す半導体装置の他の部分の構成については、図８（Ａ）に示す半導体装
置と同様なので、詳細については上述の記載を参照することができる。
なお、図８（Ｂ）に示す半導体装置において、第１信号線Ｓ１とビット線ＢＬは別々に
設けられているが、開示する発明はこれに限られるものではなく、第１信号線Ｓ１とビッ
ト線ＢＬを同一の配線とする構成としても良い。
図８（Ｂ）に示す半導体装置でも、行ごとの書き込み動作および読み出し動作を行う。
書き込み動作は次のように行われる。
書き込み動作は、行ごとに第ｍ行から順番に行われる。第ｉ行（ｉ＝１〜ｍ）の書き込
みを行う場合には、書き込みを行う行（第ｉ行）の第２信号線Ｓ２（ｉ）にトランジスタ
５１０（ｉ）がオン状態となる電位を与え、書き込みを行う行のトランジスタ５１０（ｉ
）をオン状態にする。ここで、トランジスタ５１０（ｉ）と第１信号線Ｓ１との間にトラ
ンジスタ５１０（１）乃至トランジスタ５１０（ｉ−１）が存在する場合には、書き込み
を行う行までのトランジスタ５１０（１）乃至５１０（ｉ−１）もオン状態として、書き
込みを行う行のメモリセル５５０（ｉ）に第１信号線Ｓ１の電位が与えられるようにする
。これにより、指定した行のトランジスタ５００（ｉ）のゲート電極に第１信号線Ｓ１の
電位が与えられ、該ゲート電極に所定の電荷が与えられる。それから、第２信号線Ｓ２（
ｉ）の電位をＧＮＤに固定すると、トランジスタ５００（ｉ）のゲート電極に蓄積された
電荷が保持される。このようにして、指定した行（第ｉ行）のメモリセルにデータを書き
込むことができる。
なお、図８（Ｂ）に示す半導体装置では、各メモリセル５５０を構成するトランジスタ
５１０を直列に接続するため、任意の行のデータのみを書き換えることは困難である。そ
のため、駆動方法として、複数行の一括消去動作を設けることが好ましい。例えば、第１
行から第ｍ行までをブロックとして、ブロック毎の消去を行うことが好ましい。所定のブ
ロックのデータを書き換える場合には、まず当該ブロックのデータを消去して、第ｍ行か
ら順番にデータを書き込むとよい。なお、直前に書き込んだ行のデータを書き換える場合
には、消去動作は不要である。
また、読み出し動作は次のように行われる。まず、選択線Ｇ（１）に電位を与えること
により、選択トランジスタをオンにする。なお、選択線Ｇ（１）に接続される選択トラン
ジスタと、選択線Ｇ（２）に接続される選択トランジスタがある場合には、２つのトラン
ジスタをオン状態とする。また、読み出しを行う行（例えば、第ｉ行）以外のワード線Ｗ
Ｌに、トランジスタ５００（ｉ）のゲート電極に与えられた電荷によらず、読み出しを行
う行以外のトランジスタ５００がオン状態となるような電位を与え、読み出しを行う行以
外のトランジスタ５００をオン状態とする。それから、読み出しを行う行のワード線ＷＬ
（ｉ）に、トランジスタ５００（ｉ）のゲート電極が有する電荷がどのデータに対応する
かによって、トランジスタ５００（ｉ）のオン状態またはオフ状態が選択されるような電
位（読み出し電位）を与える。また、ソース線ＳＬに定電位を与え、ビット線ＢＬに接続
されている読み出し回路（図示しない）を動作状態とする。ここで、ソース線ＳＬ−ビッ
ト線ＢＬ間の複数のトランジスタ５００（１）〜５００（ｍ）のうち、読み出しを行う行
のトランジスタ５００（ｉ）を除いてオン状態となっているため、ソース線ＳＬ−ビット
線ＢＬ間のコンダクタンスの大小は、読み出しを行う行のトランジスタ５００（ｉ）の状
態（オン状態またはオフ状態）によって決定される。読み出しを行う行のトランジスタ５
００（ｉ）のゲート電極が有する電荷がどのデータに対応するかによって、トランジスタ
の状態（オン状態またはオフ状態）は異なるから、それに応じて、ビット線ＢＬの電位は
異なる値をとることになる。ビット線の電位を読み出し回路によって読み出すことで、指
定した行のメモリセルから情報を読み出すことができる。
図８（Ｃ）に示す半導体装置は、ソース線ＳＬ、ビット線ＢＬおよび第１信号線Ｓ１を
それぞれｎ本有し、第２信号線Ｓ２およびワード線ＷＬをそれぞれｍ数本有し、複数のメ
モリセル５５０（１、１）〜５５０（ｍ、ｎ）を有する。
各メモリセル（代表として、メモリセル５５０（ｉ、ｊ）を考える。ここで、ｉは１以
上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、トランジスタ５００（ｉ、ｊ）のゲート
電極と、トランジスタ５１０（ｉ、ｊ）のドレイン電極（またはソース電極）と、容量素
子５２０（ｉ、ｊ）の電極の一方とは、電気的に接続されている。また、ソース線ＳＬ（
ｊ）とトランジスタ５００（ｉ、ｊ）のソース電極とは、電気的に接続され、ビット線Ｂ
Ｌ（ｊ）とトランジスタ５００（ｉ、ｊ）のドレイン電極とは、電気的に接続されている
。また、第１信号線Ｓ１（ｊ）とトランジスタ５１０（ｉ、ｊ）のソース電極（またはド
レイン電極）とは、電気的に接続され、第２信号線Ｓ２（ｉ）と、トランジスタ５１０（
ｉ、ｊ）のゲート電極とは、電気的に接続されている。そして、ワード線ＷＬ（ｉ）と、
容量素子５２０（ｉ、ｊ）の電極の他方は電気的に接続されている。
図８（Ｃ）に示す半導体装置では、行ごとの書き込み動作および読み出し動作を行う。
書き込み動作は、上述の図８（Ａ）に示す半導体装置と同様の方法で行われる。読み出し
動作は次のように行われる。まず、読み出しを行う行（例えば、第ｉ行）以外のワード線
ＷＬに、トランジスタ５００（ｉ、１）〜（ｉ、ｎ）のゲート電極に与えられた電荷がど
のデータに対応するかによらず、読み出しを行う行以外のトランジスタ５００がオフ状態
となるような電位を与え、読み出しを行う行以外のトランジスタ５００をオフ状態とする
。それから、読み出しを行う行のワード線ＷＬ（ｉ）に、トランジスタ５００（ｉ、１）
〜（ｉ、ｎ）のゲート電極が有する電荷がどのデータに対応するかによってトランジスタ
５００（ｉ、１）〜（ｉ、ｎ）のオン状態またはオフ状態が選択されるような電位（読み
出し電位）を与える。また、ソース線ＳＬ（ｊ）に定電位を与え、ビット線ＢＬ（ｊ）に
接続されている読み出し回路（図示しない）を動作状態とする。ここで、ソース線ＳＬ（
ｊ）−ビット線ＢＬ（ｊ）間のコンダクタンスの大小は、読み出しを行う行のトランジス
タ５００（ｉ、１）〜（ｉ、ｎ）の状態（オン状態またはオフ状態）によって決定される
。つまり、読み出しを行う行のトランジスタ５００（ｉ、１）〜（ｉ、ｎ）のゲート電極
が有する電荷がどのデータに対応するかによって、ビット線ＢＬ（ｊ）の電位は異なる値
をとることになる。ビット線ＢＬ（ｊ）の電位を読み出し回路によって読み出すことで、
指定した行のメモリセルから情報を読み出すことができる。
なお、上記においては、各メモリセル５５０に保持させる情報量を１ビットとしたが、
本実施の形態に示す半導体装置の構成はこれに限られない。書き込み時に各トランジスタ
５００のゲート電極に与える電位を３種類以上用意して、各メモリセル５５０が保持する
情報量を増加させても良い。例えば、書き込み時に各トランジスタ５００のゲート電極に
あたえる電位を４種類とする場合には、各メモリセルに２ビットの情報を保持させること
ができる。
図８において、第１信号線Ｓ１とビット線ＢＬは、兼用してもよい。第１信号線Ｓ１と
ビット線ＢＬを兼用することにより、配線数を低減することができる。また、図８（Ｃ）
において、ソース線ＳＬは共通化してもよい。
次に、図８に示す半導体装置などに用いることができる読み出し回路の一例について図
９を用いて説明する。
図９（Ａ）には、読み出し回路の概略を示す。当該読み出し回路は、トランジスタとセ
ンスアンプ回路を有する。
読み出し時には、端子Ａは読み出しを行うメモリセルが接続されたビット線ＢＬに接続
される。また、トランジスタのゲート電極にはバイアス電位Ｖｂｉａｓが印加され、トラ
ンジスタに流れる電流が制御される。
読み出し回路の端子Ａに接続される負荷は、ソース線ＳＬ−ビット線ＢＬ間のコンダク
タンスの大小によって決まる。ソース線ＳＬ−ビット線ＢＬ間のコンダクタンスの大小は
、読み出しを行うメモリセルが有するトランジスタ５００の状態（オン状態またはオフ状
態）によって決定される。つまり、読み出しを行うメモリセルが有するトランジスタ５０
０のゲート電極が有する電荷がどのデータに対応するかによって、ソース線ＳＬ−ビット
線ＢＬ間のコンダクタンスの大小が異なる値をとることになる。
読み出しを行うメモリセルが有するトランジスタ５００がオン状態の場合には、ソース
線ＳＬ−ビット線ＢＬ間のコンダクタンスは大きくなり、端子Ａの電位は参照電位Ｖｒｅ
ｆより低くなる。その結果、センスアンプ回路はＬｏｗの信号を出力する。読み出しを行
うメモリセルが有するトランジスタ５００がオフ状態の場合には、ソース線ＳＬ−ビット
線ＢＬ間のコンダクタンスは小さくなり、端子Ａの電位は参照電位Ｖｒｅｆより高くなる
。その結果、センスアンプ回路はＨｉｇｈの信号を出力する。
このように、読み出し回路を用いることで、メモリセルからデータを読み出すことがで
きる。なお、本実施の形態の読み出し回路は一例である。例えば、参照電位Ｖｒｅｆの代
わりに参照用のビット線ＢＬが接続される構成としても良い。また、あらかじめビット線
ＢＬをプリチャージしておいて、プリチャージした電荷が放電されるかどうかによって決
まる端子Ａの電位を読み出しても良い。プリチャージした電荷が放電されるかどうかは、
ソース線ＳＬ−ビット線ＢＬ間のコンダクタンスの大小によって決まる。この場合、図９
（Ａ）に示したトランジスタのような電流源を有さなくてもよい。また、プリチャージ回
路を有しても良い。
図９（Ｂ）に、センスアンプ回路の一例である差動型センスアンプを示す。差動型セン
スアンプは、入力端子Ｖｉｎ（＋）とＶｉｎ（−）と出力端子Ｖｏｕｔを有し、Ｖｉｎ（
＋）とＶｉｎ（−）の差を増幅する。Ｖｉｎ（＋）＞Ｖｉｎ（−）であればＶｏｕｔは、
概ねＨｉｇｈ出力、Ｖｉｎ（＋）＜Ｖｉｎ（−）であればＶｏｕｔは、概ねＬｏｗ出力と
なる。当該差動型センスアンプを読み出し回路に用いる場合、Ｖｉｎ（＋）とＶｉｎ（−
）の一方は入力端子Ａと接続し、Ｖｉｎ（＋）とＶｉｎ（−）の他方には参照電位Ｖｒｅ
ｆを与える。
図９（Ｃ）に、センスアンプ回路の一例であるラッチ型センスアンプを示す。ラッチ型
センスアンプは、ノードＱ１及びノードＱ２と、制御用信号Ｓｐ、Ｓｎの入力端子を有す
る。まず、信号ＳｐをＨｉｇｈ、信号ＳｎをＬｏｗとして、電源電位（Ｖｄｄ）を遮断す
る。そして、比較を行う電位Ｖ１ｉｎとＶ２ｉｎを、ノードＱ１とノードＱ２にそれぞれ
与える。その後、ノードＱ１とノードＱ２を浮遊状態とする。さらに信号ＳｐをＬｏｗ、
信号ＳｎをＨｉｇｈとして電源を供給する。その結果、Ｖ１ｉｎ＞Ｖ２ｉｎの関係にあれ
ば、ノードＱ１はＨｉｇｈ、ノードＱ２はＬｏｗとなり、Ｖ１ｉｎ＜Ｖ２ｉｎの関係にあ
れば、ノードＱ１はＬｏｗ、ノードＱ２はＨｉｇｈとなる。そして、ノードＱ１もしくは
ノードＱ２と出力端子とを導通させることで、信号が出力される。当該ラッチ型センスア
ンプを読み出し回路に用いる場合、例えば、ノードＱ１と端子Ａとをスイッチを介して接
続し、ノードＱ２と参照電位Ｖｒｅｆとをスイッチを介して接続する。そして、ノードＱ
１と出力端子とをスイッチを介して接続すればよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
（実施の形態３）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合
について、図１０を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携
帯電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども
含む）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テ
レビ、またはテレビジョン受信機ともいう）などの電子機器に、上述の半導体装置を適用
する場合について説明する。
図１０（Ａ）は、ノート型のパーソナルコンピュータであり、筐体７０１、筐体７０２
、表示部７０３、キーボード７０４などによって構成されている。筐体７０１と筐体７０
２の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。そのため、
情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十
分に低減されたノート型のパーソナルコンピュータが実現される。
図１０（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体７１１には、表示部７１３と、
外部インターフェイス７１５と、操作ボタン７１４等が設けられている。また、携帯情報
端末を操作するスタイラス７１２などを備えている。本体７１１内には、先の実施の形態
に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で
、長期間の記憶保持が可能で、且つ消費電力が十分に低減された携帯情報端末が実現され
る。
図１０（Ｃ）は、電子ペーパーを実装した電子書籍７２０であり、筐体７２１と筐体７
２３の２つの筐体で構成されている。筐体７２１および筐体７２３には、それぞれ表示部
７２５および表示部７２７が設けられている。筐体７２１と筐体７２３は、軸部７３７に
より接続されており、該軸部７３７を軸として開閉動作を行うことができる。また、筐体
７２１は、電源７３１、操作キー７３３、スピーカー７３５などを備えている。筐体７２
１、筐体７２３の少なくとも一には、先の実施の形態に示す半導体装置が設けられている
。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ
消費電力が十分に低減された電子書籍が実現される。
図１０（Ｄ）は、携帯電話機であり、筐体７４０と筐体７４１の２つの筐体で構成され
ている。さらに、筐体７４０と筐体７４１は、スライドし、図１０（Ｄ）のように展開し
ている状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
また、筐体７４１は、表示パネル７４２、スピーカー７４３、マイクロフォン７４４、操
作キー７４５、ポインティングデバイス７４６、カメラ用レンズ７４７、外部接続端子７
４８などを備えている。また、筐体７４０は、携帯電話機の充電を行う太陽電池セル７４
９、外部メモリスロット７５０などを備えている。また、アンテナは、筐体７４１に内蔵
されている。筐体７４０と筐体７４１の少なくとも一には、先の実施の形態に示す半導体
装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記
憶保持が可能で、且つ消費電力が十分に低減された携帯電話機が実現される。
図１０（Ｅ）は、デジタルカメラであり、本体７６１、表示部７６７、接眼部７６３、
操作スイッチ７６４、表示部７６５、バッテリー７６６などによって構成されている。本
体７６１内には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の
書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低
減されたデジタルカメラが実現される。
図１０（Ｆ）は、テレビジョン装置７７０であり、筐体７７１、表示部７７３、スタン
ド７７５などで構成されている。テレビジョン装置７７０の操作は、筐体７７１が備える
スイッチや、リモコン操作機７８０により行うことができる。筐体７７１およびリモコン
操作機７８０には、先の実施の形態に示す半導体装置が搭載されている。そのため、情報
の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に
低減されたテレビジョン装置が実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が
搭載されている。このため、消費電力を低減した電子機器が実現される。
１００ 基板
１０２ 保護層
１０４ 半導体領域
１０６ 素子分離絶縁層
１０８ ゲート絶縁層
１１０ ゲート電極
１１６ チャネル形成領域
１２０ 不純物領域
１２２ 金属層
１２４ 金属化合物領域
１２６ 電極
１２８ 絶縁層
１４２ａ ソース電極またはドレイン電極
１４２ｂ ソース電極またはドレイン電極
１４４ 酸化物半導体層
１４６ ゲート絶縁層
１４８ ゲート電極
１４８ａ ゲート電極
１４８ｂ 導電層
１５０ 絶縁層
１５２ 絶縁層
１５３ 開口
１５４ 電極
１５６ 配線
１６０ トランジスタ
１６２ トランジスタ
１６３ トランジスタ
１６４ 容量素子
５００ トランジスタ
５１０ トランジスタ
５２０ 容量素子
５３０ トランジスタ
５５０ メモリセル
７０１ 筐体
７０２ 筐体
７０３ 表示部
７０４ キーボード
７１１ 本体
７１２ スタイラス
７１３ 表示部
７１４ 操作ボタン
７１５ 外部インターフェイス
７２０ 電子書籍
７２１ 筐体
７２３ 筐体
７２５ 表示部
７２７ 表示部
７３１ 電源
７３３ 操作キー
７３５ スピーカー
７３７ 軸部
７４０ 筐体
７４１ 筐体
７４２ 表示パネル
７４３ スピーカー
７４４ マイクロフォン
７４５ 操作キー
７４６ ポインティングデバイス
７４７ カメラ用レンズ
７４８ 外部接続端子
７４９ 太陽電池セル
７５０ 外部メモリスロット
７６１ 本体
７６３ 接眼部
７６４ 操作スイッチ
７６５ 表示部
７６６ バッテリー
７６７ 表示部
７７０ テレビジョン装置
７７１ 筐体
７７３ 表示部
７７５ スタンド
７８０ リモコン操作機

Claims (7)

  1. 第１のトランジスタと、
    前記第１のトランジスタ上方の第１の絶縁層と、
    前記第１の絶縁層上方の第２のトランジスタと、
    前記第１の絶縁層上方の容量素子と、を有し、
    前記第２のトランジスタのソース電極又はドレイン電極の一方は、前記第１のトランジスタのゲート電極と電気的に接続され、
    前記第２のトランジスタのソース電極又はドレイン電極の一方として機能する領域を有する第１の導電層は、前記容量素子の第１の電極として機能する領域を有し、
    前記第２のトランジスタのゲート電極は、容量素子の第２の電極と同層であることを特徴とする半導体装置。
  2. 第１のトランジスタと、
    前記第１のトランジスタ上方の第１の絶縁層と、
    前記第１の絶縁層上方の第２のトランジスタと、
    前記第１の絶縁層上方の容量素子と、
    前記第２のトランジスタ上方及び前記容量素子上方の第２の絶縁層と、
    前記第２の絶縁層上方の配線と、を有し、
    前記第２のトランジスタのソース電極又はドレイン電極の一方は、前記第１のトランジスタのゲート電極と電気的に接続され、
    前記第２のトランジスタのソース電極又はドレイン電極の一方として機能する領域を有する第１の導電層は、前記容量素子の第１の電極として機能する領域を有し、
    前記第２のトランジスタのゲート電極は、容量素子の第２の電極と同層であり、
    前記第２の絶縁層は、開口を有し、
    前記開口には、電極が設けられ、
    前記配線は、前記電極を介して、前記第２のトランジスタのソース電極又はドレイン電極の他方と電気的に接続されることを特徴とする半導体装置。
  3. 請求項１又は請求項２において、
    前記第２のトランジスタは、酸化物半導体層にチャネル形成領域を有することを特徴とする半導体装置。
  4. 請求項１又は請求項２において、
    前記第１のトランジスタのチャネル形成領域は、シリコンを有し、
    前記第２のトランジスタは、酸化物半導体層にチャネル形成領域を有することを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第２のトランジスタのチャネル形成領域は、前記第２のトランジスタのゲート絶縁膜と前記第１の絶縁層との間の領域を有し、
    前記第２のトランジスタのゲート絶縁膜及び前記第１の絶縁層は、下記式（１）を満たすことを特徴とする半導体装置。

    （但し、式（１）中、ｔａは前記第２のトランジスタのゲート絶縁膜の膜厚を示し、ｔｂは前記第１の絶縁層の膜厚を示し、εｒａは前記第２のトランジスタのゲート絶縁膜の誘電率を示し、εｒｂは前記第１の絶縁層の誘電率を示す。）
  6. 前記第１の絶縁層にＣＭＰ処理を施した後に、前記容量素子及び前記第２のトランジスタを形成することを特徴とする請求項１乃至請求項５のいずれか一項に記載の半導体装置の作製方法。
  7. 脱水化処理又は脱水素化処理を行う工程と、酸素を供給して酸素欠損を補填する工程と、を経て、前記酸化物半導体層を形成することを特徴とする請求項３又は請求項４に記載の半導体装置。
JP2016113319A 2010-07-16 2016-06-07 半導体装置及び半導体装置の作製方法 Active JP6116737B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010162184 2010-07-16
JP2010162184 2010-07-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014258245A Division JP5950992B2 (ja) 2010-07-16 2014-12-22 半導体装置及び半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2016195260A true JP2016195260A (ja) 2016-11-17
JP6116737B2 JP6116737B2 (ja) 2017-04-19

Family

ID=45466225

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011153615A Expired - Fee Related JP5674576B2 (ja) 2010-07-16 2011-07-12 半導体装置
JP2014258245A Active JP5950992B2 (ja) 2010-07-16 2014-12-22 半導体装置及び半導体装置の作製方法
JP2016113319A Active JP6116737B2 (ja) 2010-07-16 2016-06-07 半導体装置及び半導体装置の作製方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011153615A Expired - Fee Related JP5674576B2 (ja) 2010-07-16 2011-07-12 半導体装置
JP2014258245A Active JP5950992B2 (ja) 2010-07-16 2014-12-22 半導体装置及び半導体装置の作製方法

Country Status (6)

Country Link
US (2) US8461586B2 (ja)
JP (3) JP5674576B2 (ja)
KR (1) KR101850567B1 (ja)
CN (1) CN103003934B (ja)
TW (2) TWI555175B (ja)
WO (1) WO2012008304A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101913111B1 (ko) * 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012014790A1 (en) * 2010-07-27 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI524347B (zh) 2010-08-06 2016-03-01 半導體能源研究所股份有限公司 半導體裝置及其驅動方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2012029637A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP2013125826A (ja) 2011-12-14 2013-06-24 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9349849B2 (en) * 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
JP2013229013A (ja) * 2012-03-29 2013-11-07 Semiconductor Energy Lab Co Ltd アレイコントローラ及びストレージシステム
WO2013179922A1 (en) * 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9153699B2 (en) 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
TWI831522B (zh) 2012-09-14 2024-02-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20140100307A (ko) * 2013-02-06 2014-08-14 삼성디스플레이 주식회사 유기 발광 트랜지스터
JP6486712B2 (ja) 2014-04-30 2019-03-20 株式会社半導体エネルギー研究所 酸化物半導体膜
US9831238B2 (en) 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
SG10201912585TA (en) 2014-05-30 2020-02-27 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US9647129B2 (en) * 2014-07-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9705004B2 (en) 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102015106979B4 (de) * 2015-05-05 2023-01-12 Infineon Technologies Austria Ag Halbleiterwafer und Verfahren zum Herstellen von Halbleitervorrichtungen in einem Halbleiterwafer
US9935143B2 (en) * 2015-09-30 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
FR3054920B1 (fr) * 2016-08-05 2018-10-26 Stmicroelectronics (Rousset) Sas Dispositif compact de memoire non volatile
US9871050B1 (en) * 2016-08-10 2018-01-16 Globalfoundries Inc. Flash memory device
WO2018092003A1 (en) * 2016-11-17 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI648825B (zh) * 2017-03-16 2019-01-21 日商東芝記憶體股份有限公司 半導體記憶體

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094029A (ja) * 2000-09-14 2002-03-29 Hitachi Ltd 半導体装置及びトランジスタ
JP2010074137A (ja) * 2008-08-19 2010-04-02 Fujifilm Corp 撮像装置
WO2010047077A1 (ja) * 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP2010141230A (ja) * 2008-12-15 2010-06-24 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6034199B2 (ja) * 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
DE3171836D1 (en) 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPS6070760A (ja) * 1983-09-27 1985-04-22 Fujitsu Ltd 半導体記憶装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5006913A (en) * 1988-11-05 1991-04-09 Mitsubishi Denki Kabushiki Kaisha Stacked type semiconductor device
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07176184A (ja) * 1993-12-20 1995-07-14 Mitsubishi Electric Corp 半導体記憶装置と、その半導体記憶装置におけるデータの書込および読出方法
US5612552A (en) * 1994-03-31 1997-03-18 Lsi Logic Corporation Multilevel gate array integrated circuit structure with perpendicular access to all active device regions
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6150695A (en) * 1996-10-30 2000-11-21 Advanced Micro Devices, Inc. Multilevel transistor formation employing a local substrate formed within a shallow trench
US5926700A (en) * 1997-05-02 1999-07-20 Advanced Micro Devices, Inc. Semiconductor fabrication having multi-level transistors and high density interconnect therebetween
US5818069A (en) * 1997-06-20 1998-10-06 Advanced Micro Devices, Inc. Ultra high density series-connected transistors formed on separate elevational levels
JP4032454B2 (ja) * 1997-06-27 2008-01-16 ソニー株式会社 三次元回路素子の製造方法
US6392277B1 (en) * 1997-11-21 2002-05-21 Hitachi, Ltd. Semiconductor device
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000269358A (ja) 1999-03-17 2000-09-29 Hitachi Ltd 半導体装置およびその製造方法
JP2001093988A (ja) 1999-07-22 2001-04-06 Sony Corp 半導体記憶装置
JP4654471B2 (ja) 1999-07-29 2011-03-23 ソニー株式会社 半導体装置
JP2001053164A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001168198A (ja) 1999-12-09 2001-06-22 Sony Corp メモリ混載半導体集積回路およびその設計方法
US6320228B1 (en) * 2000-01-14 2001-11-20 Advanced Micro Devices, Inc. Multiple active layer integrated circuit and a method of making such a circuit
US6429484B1 (en) * 2000-08-07 2002-08-06 Advanced Micro Devices, Inc. Multiple active layer structure and a method of making such a structure
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6887753B2 (en) * 2001-02-28 2005-05-03 Micron Technology, Inc. Methods of forming semiconductor circuitry, and semiconductor circuit constructions
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003197772A (ja) 2001-12-27 2003-07-11 Sony Corp キャパシタ、半導体記憶装置およびその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003332582A (ja) * 2002-05-13 2003-11-21 Toshiba Corp 半導体装置及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6882010B2 (en) * 2002-10-03 2005-04-19 Micron Technology, Inc. High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7183611B2 (en) * 2003-06-03 2007-02-27 Micron Technology, Inc. SRAM constructions, and electronic systems comprising SRAM constructions
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US8445946B2 (en) 2003-12-11 2013-05-21 International Business Machines Corporation Gated diode memory cells
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006041365A (ja) * 2004-07-29 2006-02-09 Toshiba Corp 半導体記憶装置とその製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
CN100541803C (zh) * 2004-11-11 2009-09-16 株式会社半导体能源研究所 半导体器件
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4849817B2 (ja) 2005-04-08 2012-01-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100684894B1 (ko) * 2005-04-18 2007-02-20 삼성전자주식회사 적층된 트랜지스터들을 구비하는 반도체 장치의 형성 방법
KR100621633B1 (ko) * 2005-04-18 2006-09-19 삼성전자주식회사 적층된 트랜지스터들을 구비하는 반도체 장치의 형성 방법및 그에 의해 형성된 반도체 장치
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR100714401B1 (ko) * 2006-02-08 2007-05-04 삼성전자주식회사 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8008137B2 (en) 2006-03-15 2011-08-30 Marvell World Trade Ltd. Method for fabricating 1T-DRAM on bulk silicon
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
CN101765908A (zh) 2007-08-01 2010-06-30 夏普株式会社 半导体装置的制造方法、半导体装置以及曝光装置
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5366517B2 (ja) * 2007-12-03 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20190006091A (ko) 2009-10-29 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102612749B (zh) * 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体器件
KR101928723B1 (ko) 2009-11-20 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102668077B (zh) 2009-11-20 2015-05-13 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
KR101662359B1 (ko) 2009-11-24 2016-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀을 포함하는 반도체 장치
KR101911382B1 (ko) 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWM381174U (en) * 2010-01-11 2010-05-21 Tpv Electronics Fujian Co Ltd Heat dissipating structure for chip and monitor
WO2011105310A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002186A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094029A (ja) * 2000-09-14 2002-03-29 Hitachi Ltd 半導体装置及びトランジスタ
JP2010074137A (ja) * 2008-08-19 2010-04-02 Fujifilm Corp 撮像装置
WO2010047077A1 (ja) * 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP2010141230A (ja) * 2008-12-15 2010-06-24 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
TWI555175B (zh) 2016-10-21
KR101850567B1 (ko) 2018-04-19
JP5674576B2 (ja) 2015-02-25
US20120012837A1 (en) 2012-01-19
CN103003934A (zh) 2013-03-27
TW201639120A (zh) 2016-11-01
CN103003934B (zh) 2015-07-01
US8847326B2 (en) 2014-09-30
JP6116737B2 (ja) 2017-04-19
JP2012039101A (ja) 2012-02-23
TWI624931B (zh) 2018-05-21
US20130341615A1 (en) 2013-12-26
JP2015111681A (ja) 2015-06-18
TW201205781A (en) 2012-02-01
JP5950992B2 (ja) 2016-07-13
WO2012008304A1 (en) 2012-01-19
KR20130043162A (ko) 2013-04-29
US8461586B2 (en) 2013-06-11

Similar Documents

Publication Publication Date Title
JP6116737B2 (ja) 半導体装置及び半導体装置の作製方法
JP6934912B2 (ja) 半導体装置
JP5779396B2 (ja) 半導体装置
JP5604290B2 (ja) 半導体装置
JP5919366B2 (ja) 半導体装置
JP5695912B2 (ja) 半導体装置
JP5695934B2 (ja) 半導体装置
JP5694045B2 (ja) 半導体装置
JP5736196B2 (ja) 半導体装置
JP5690675B2 (ja) 半導体装置
JP5808580B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170321

R150 Certificate of patent or registration of utility model

Ref document number: 6116737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250