JP2016106399A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2016106399A JP2016106399A JP2015245760A JP2015245760A JP2016106399A JP 2016106399 A JP2016106399 A JP 2016106399A JP 2015245760 A JP2015245760 A JP 2015245760A JP 2015245760 A JP2015245760 A JP 2015245760A JP 2016106399 A JP2016106399 A JP 2016106399A
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- oxide semiconductor
- layer
- transistor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Abstract
Description
るドライバ回路を設ける方法には、2つの方法がある。1つは画素とドライバ回路を同一
基板に一体的に設ける方法である。もう1つは、ドライバ回路の一部または全部の機能を
ICチップに集積し、COG(Chip On Glass)またはCOF(Chip
On Film)等により、このICチップを画素が設けられた基板に実装する方法であ
る。大多数の中型以上(10インチ以上)の表示装置には、ドライバICチップが実装さ
れている。これは、中型・大型の表示装置では、ドライバ回路に適用できるほど移動度が
高くないアモルファスシリコントランジスタが画素に用いられているからである。
バICチップの数は、表示装置の解像度によって決まる。解像度がQVGA(320×2
40)のカラー表示装置であれば、ソース線の数は320×3(RGB)=960であり
、ゲート線の数は240であるので、1つのゲートドライバICチップと、3つのソース
ドライバICチップが用いられる。
、解像度QVGA)の構成の一例を示すブロック図である。図11に示すように、表示装
置600は、画素領域610、ゲートドライバ回路620を有する。表示装置600の例
では、ゲートドライバ回路620は外付け構造ではなく内蔵構造であり、画素領域610
と共に基板601上に一体的に形成されている。ソースドライバ回路は、3つの外付けソ
ースドライバICチップ631−633でなる。
ピンに接続される入力端子の数を減らすことが求められる。例えば、画素領域と同じ基板
上にソース線ごとにスイッチを設けることで、入力端子数を減らすことができる。図13
に、このような表示装置の構成例を示す。
像度はQVGAである。表示装置650は、ソースドライバ回路として1つの外付けソー
スドライバICチップ651と、基板601に内蔵されたアナログスイッチアレイ652
を有する。アナログスイッチアレイ652は、ソースドライバICチップ651の映像デ
ータが出力されるピンと同じ数のスイッチ回路660を有する。解像度がQVGAであれ
ば、320個のスイッチ回路660がアナログスイッチアレイ652に設けられる。図1
4にスイッチ回路660の構成の一例を示す。
661と、入力端子661に接続された3つのトランジスタ671−673を有する。ト
ランジスタ671−673の出力端子681−683には、それぞれ異なるソース線が接
続される。トランジスタ671−673はスイッチ素子として機能し、ゲートから入力さ
れる選択信号(SLC−R、SLC−G、SLC−B)によりオン・オフが制御される。
図13の表示装置650をEL表示装置に適用することで、時分割駆動(時間諧調表示)
を行うことができる(時分割駆動については、例えば特許文献1を参照)。
つにしたため、図11の表示装置600よりもソース線に映像データを書き込む期間が短
くなる。このことを、図12、図15を用いて説明する。図12は、表示装置600の動
作方法を示すフローチャート図であり、図15は、表示装置650の駆動方法を示すフロ
ーチャート図である。
G、S1B、S2R、...S320Bは、320×3本のソース線を示す。S2Rとは
、赤色の映像データが入力される2番目のソース線を表している。
順次選択される。ゲート線選択期間に、各ソース線S1R、S1G、S1B、S2R、.
..S320Bに、選択された行に対応する映像データが入力される。図12では、代表
的にn番目のゲート線Gnが選択されている期間のソース線S1R、S1G、S1B、S
2R、...S320Bへの入力信号を示している。
ト線G1、G2、G3、...G240は順次選択されるが、表示装置650では、ソー
スドライバICチップ651の1つの端子から、RGBの3つの映像データが出力される
。
チ回路660のトランジスタ671がオンになり、ソースドライバICチップ651から
出力された赤色(R)の映像データがソース線(S1R、S2R、...S320R)に
出力される。次に、選択信号SLC−Rがロウになり、選択信号SLC−Gがハイになる
ため、トランジスタ671、673はオフになり、トランジスタ672はオンになるので
、緑色(G)の映像データがソース線(S1G、S2G、...S320G)に出力され
る。次に、選択信号SLC−Gがロウになり、選択信号SLC−Bがハイになり、青色(
B)の映像データがソース線(S1B、S2B、...S320B)に出力される。この
ようにして、表示装置650では、ドライバICチップ651の1つの出力端子から出力
される3つの映像データは3本のソース線に分配される。
チアレイを設けることで、外付けのICチップの数を削減できるという利点があるが、一
方でソース線に映像データを書き込む期間が短くなるという問題を生ずる。例えば、表示
装置650では、図15に示すように、Rの映像データを書き込む期間を1とすると、G
は2/3、Bは1/3に短縮されている。駆動速度が1倍速(1秒間当たり60フレーム
表示)であれば、図15の駆動方式は表示品位に大きな影響を与えない。
る)にすることが行われている。また、3次元(3D)表示の表示装置を実現するには、
右目用と左目用の画像を交互に表示する必要があるため、2倍速駆動または4倍速駆動で
表示装置を動作させることが求められる。
動方式で倍速駆動を行うと、ソース線への書き込み期間が不足する問題が顕在化する。例
えば、図15の駆動方式で4倍速駆動を行うと、Bの映像データをソース線に書き込む期
間は、1倍速駆動の書き込み期間を基準にすると、12(=4×3)分の1になってしま
う。画素の応答速度に対して書き込み期間が不足すると、画素が応答できなくなり、表示
装置として機能しなくなる。
線に映像データを書き込む期間を確保するためには、図11の表示装置600のようにソ
ースドライバICチップの1つの出力端子からは1種類の映像データを出力する構成を採
用することになる。このように、倍速駆動と外付けICチップの使用数の削減を両立する
ことは非常に困難である。
表示装置を提供することを目的の1つとする。
号が入力される入力端子を有し、入力端子に入力された信号をn個の映像データに分割す
る第1機能回路と、第1機能回路で分割されたn個の映像データが入力されるn個の第1
メモリ素子と、n個の第2メモリ素子を有し、n個の第1メモリ素子に蓄積された映像デ
ータを同じタイミングでn個の第2メモリ素子に転送する第2機能回路と、n個の第2メ
モリ素子に蓄積された映像データを互いに異なるn本のソース線に出力する第3機能回路
とを有する表示装置である。
形成することができる。また、画素領域ならびに第1乃至第3機能回路のトランジスタと
して、チャネル形成領域が酸化物半導体層でなるトランジスタを用いることができる。ま
た、ICチップで、第1機能回路にn個の映像データを出力する第4の機能回路を設ける
ことができる。
列に接続されたn個のスイッチと、互いに異なるn個のスイッチに接続されたn個の第1
メモリ素子と、互いに異なるn個の第1メモリ素子の出力に接続されたn個の転送用スイ
ッチと、互いに異なるn個の転送用スイッチの出力に接続されたn個の第2メモリ素子と
、互いに異なるn個の第2メモリ素子の出力に接続されたn個のバッファと、互いに異な
るn個のバッファの出力に接続されたn本のソース線とを有する表示装置である。
ッファの入力に接続された第2メモリ素子と、転送用スイッチを介して第2メモリ素子の
入力に接続された第1メモリ素子と、第1メモリ素子の入力に接続されたスイッチと、n
個(nは3以上の整数)のスイッチが並列に接続された入力端子とを有する表示装置であ
る。
号によりオン、オフが制御され、n個の転送用スイッチは、同じ信号によりオン、オフが
制御される。
送用スイッチならびにバッファをソース線が形成されている基板に形成することができる
。また、スイッチ、転送用スイッチ、およびバッファにトランジスタを用いた場合、これ
らのトランジスタは、チャネル形成領域を酸化物半導体で形成することが好ましい。
する。トランジスタは、ゲート、ソースおよびドレインでなる3つの端子を有する素子で
ある。トランジスタを含む回路では、当該トランジスタの極性、電流の方向、電位の大き
さによって、トランジスタの「ソース」と「ドレイン」が入れ替わることがある。このた
め本出願においては、トランジスタの説明は、「ソース」と「ドレイン」の用語を入れ替
えて、読み替えることができる。また、本出願では、トランジスタの3つの端子のうちソ
ースまたはドレインとして機能する2つの端子を第1端子、第2端子と記載する。すなわ
ちトランジスタの第1端子および第2端子は、一方がソースとして機能した場合、他方が
ドレインとして機能するような端子のことをいう。
分割する機能と、第1および第2メモリ素子と、第1メモリ素子から第2メモリ素子へデ
ータを転送する機能を備えることで、1つの入力端子から入力される順序によらず、複数
の映像データのソース線への書き込み期間を同じにすることができる。従って、ソース線
へのデータ書き込み期間の確保が容易になり、倍速駆動と外付けICチップの使用数の削
減を両立することが容易になる。
図1−図6を用いて、本実施の形態の表示装置を説明する。
示装置100は、映像が表示される画素領域110と、ゲートドライバ回路120、ソー
スドライバ回路130を有する。画素領域110には、複数の画素111、複数のゲート
線112、および複数のソース線113が形成されている。ソースドライバ回路130は
、ソースドライバICチップ131、アナログスイッチアレイ132、アナログメモリア
レイ133、およびアナログバッファ回路134を有する。
10のトランジスタと共に、ゲートドライバ回路120、アナログスイッチアレイ132
、アナログメモリアレイ133、およびアナログバッファ回路134が形成されている。
は、基板101の基板102と重なっていない領域にCOGで実装されている。もちろん
、ソースドライバICチップ131の実装方法はCOG以外の方法でもよい。ソースドラ
イバ回路130を構成するソースドライバICチップ131以外の回路は、画素領域11
0と一体的に基板101上に形成することが可能である。つまり、画素領域110を基板
101に作製する工程で、アナログスイッチアレイ132、アナログメモリアレイ133
、およびアナログバッファ回路134を基板101上に形成することができる。
できる。
グバッファ回路134の構成の一例を示す回路図である。
につき、1つの入力端子210を有する。図2では、2つの入力端子210を示している
。アナログスイッチアレイ132には、1つの入力端子210に対して、3つのトランジ
スタ221−223が接続されている。これらのトランジスタ221−223はスイッチ
として機能する。
スイッチの数は、入力端子210から入力される映像データの数によって決まる。あるい
は、ソースドライバICチップ131の1つの出力端子から出力される映像データが最終
的に入力されるソース線の数で、1つの入力端子210に接続されるスイッチの数が決ま
る。
い、ソースドライバICチップ131の1つの出力端子からは、RGB3種類の映像デー
タが出力される例を示す。そこで、図2に示すように、アナログスイッチアレイ132に
おいて、1つの入力端子210に3つのアナログスイッチ(トランジスタ221−223
)が並列に接続されている。
赤、緑、青、黄)等4色の映像信号でカラー表示を行う場合には、4つのアナログスイッ
チ(トランジスタ)を入力端子210ごとに設ければよい。
線151−153に接続されている。サンプリング信号線151−153には、異なるタ
イミングでトランジスタ221−223をオンにするためのサンプリング信号SMP−R
、SMP−G、SMP−Bが入力される。
第2端子はアナログメモリアレイ133に設けられている別々の第1メモリ素子に接続さ
れている。
て、2つのメモリ素子(第1メモリ素子、第2メモリ素子)と1つのスイッチが設けられ
ている。よって、1つの入力端子210に対して、入力端子210から入力される映像デ
ータの数と同数の素子を備える。つまり、アナログメモリアレイ133は、1つの入力端
子210に対して、3つの第1メモリ素子(容量231−233)、3つの転送用スイッ
チ(転送用トランジスタ241−243)、3つの第2メモリ素子(容量251−253
)を備える。図2の例では、第1および第2メモリ素子を容量で構成し、転送用スイッチ
をトランジスタで構成している。
グスイッチ(トランジスタ221−223)が接続されている。容量231−233の一
方の端子は転送用トランジスタ241−243の第1端子に接続され、容量251−25
3の一方の端子は転送用トランジスタ241−243の第2端子に接続されている。容量
231−233、251−253の他方の端子は、それぞれ、接地電位等の定電位が供給
される。また、転送用トランジスタ241−243のゲートには、転送用信号TRが入力
される転送信号線161が接続されている。
、1つのバッファが設けられている。つまり、1つの入力端子210に対して、3つのバ
ッファが設けられている。
グバッファ261−263が設けられている。各アナログバッファ261―263の出力
端子271−273は、画素領域110に形成された互いに異なる3本のソース線113
に接続されている。出力端子271−273からは、R、G、Bの映像データが出力され
る。
に、アナログバッファ261―263の一例として、ソースフォロワ回路を挙げることが
できる。ソースフォロワ回路は、例えば、2つのトランジスタ281、282、入力端子
283、出力端子284、およびバイアス端子285を有する。もちろん、アナログバッ
ファ261―263は、ソースフォロワ回路には限定されるものではない。
メモリアレイ133およびアナログバッファ回路134の動作を説明する。図4には、図
2の回路(132−134)のタイミングチャートの一例として、画素領域110の解像
度がQVGAの場合のタイミングチャートを示す。画素領域110には、行方向に240
本のゲート線112が240本設けられ、列方向に320×3(RGB)=960本のソ
ース線113が設けられている。
ト線G1』と表している。また、ソース線113については、配置と入力される映像信号
の色の違いを示すため、『ソース線S1R』等と示す。『ソース線S1R』とは赤の映像
データ(以下、Rデータと呼ぶ。緑、青の映像データも同様に表記する。)が入力される
1番目のソース線113を表している。
ミングチャート、ゲート信号線Gm−1、Gmの選択期間での図2の回路(132−13
4)のタイミングチャートが示されている。また、『m−1』、『m』は、m−1行目、
m行目の画素111に入力される映像データであることを示している。
データを1つのデータとして出力する。この結果、ソース線113の本数に対して、ソー
スドライバICチップ131の出力端子の数(ピン数)を1/3にすることができる。つ
まり、ソース線113ごとにソースドライバICチップのピンを接続する場合よりも、ソ
ースドライバICチップ131の数を1/3にすることができる。
出力する。この信号は、アナログスイッチアレイ132の入力端子210に入力される。
図4に示すように、ゲート信号線Gm−1の選択期間に、m行目の画素111に入力され
るRデータ、Gデータ、およびBデータが入力端子210に順次入力される。アナログス
イッチアレイ132の全ての入力端子210に、対応するソース線113のm行目の映像
データが入力される。
SMP−R、SMP−G、およびSMP−Bが入力され、アナログスイッチアレイ132
の各トランジスタ221−223が順次オンになる。入力端子210から入力されたデー
タはアナログスイッチ(トランジスタ221−223)によりm行目のRデータ、Gデー
タおよびBデータの3つのデータにサンプリングされ、容量231−233へと出力され
る。図4にアナログスイッチ(トランジスタ221−223)の出力データを示す。ゲー
ト線Gm−1の選択期間では、次行(m行目)の映像データが、アナログメモリアレイ1
33の容量231−233にサンプリングされる。
ランジスタ241−243が全てオンになるので、容量231−233に蓄積されていた
m行目のデータが容量251−253に同じタイミングで転送され、蓄積される。容量2
51−253で保持されているm行目の映像データは、アナログバッファ261−263
を介して、出力端子271−273に接続されている各ソース線113に書き込まれる。
Bにm行目の映像データが入力される。また、この選択期間に容量231−233にm+
1行目の映像データが蓄積される。そして、ゲート線Gm+1の選択期間で、容量231
−233で保持されていた映像データがソース線S1R、S1G、...S320Bに書
き込まれる。以上述べたように、ゲート線(G1、G2、...G240)が順次選択さ
れることで、1つの画像が画素領域110に表示される。
端子210から入力されるが、本実施の形態では、RGBの3つの映像データをソース線
に同じタイミングで書きこむことができるため、Rデータ、GデータおよびBデータのソ
ース線113への書き込み期間を等しくすることができる。また、その期間をゲート線選
択期間と同じ長さにすることもできる。
ータをn個(nは3以上の整数、図4はn=3の例を示している。)の映像データに分割
してサンプリングするための機能回路である。異なる信号(サンプリング信号SMP−R
、SMP−G、SMP−B)によりn個のスイッチ(トランジスタ221−223)のオ
ン・オフが制御され、n個の映像データは並列にアナログメモリアレイ133に入力され
、n個の第1メモリ素子に保持される。
243)のオン・オフに連動して、n個の第1メモリ素子(容量231−233)に蓄積
された映像データを互いに異なるn個の第2メモリ素子(容量251−253)に同じタ
イミングで転送する機能を備えた機能回路である。
TR)によりオン、オフが制御される。また、n個の第2メモリ素子に蓄積された映像デ
ータはそれぞれ並列にアナログバッファ回路134に出力される。アナログバッファ回路
134では、入力されたn個の映像データをバッファし、n本のソース線113に書き込
む。
ゲート線112の選択期間とほぼ同じ期間とすることができる。また、RGBの各映像デ
ータは入力端子210に入力されるタイミングが異なるが、Rデータ、GデータおよびB
データをソース線113に書き込む期間を同じにすることができる。つまり、ソースドラ
イバICチップ131の出力端子数(ピンの数)をソース線113の数よりも削減したの
にもかかわらず、ソース線113にデータを書き込むために十分な期間を確保することが
可能になる。
表示装置100をEL表示装置に適用した場合を説明する。図5にEL表示装置のための
画素領域110の構成例を示す。
、行方向に配置された複数のゲート線112、ならびに列方向に配置された複数のソース
線113および電位供給線114が設けられている。各ソース線113には、対応する列
のアナログバッファ261―263の出力が接続されている(図2参照)。1つの画素1
11には、選択トランジスタ301、駆動トランジスタ302、保持容量303、および
EL素子304が設けられている。
子の一方がソース線113に接続され、他方が駆動トランジスタ302のゲートに接続さ
れている。駆動トランジスタ302は、第1端子および第2端子の一方が電位供給線11
4に接続され、他方がEL素子304の一方の電極に接続されている。保持容量303は
、一方の電極が駆動トランジスタ302のゲートに接続され、他方の電極が電位供給線1
14に接続されている。EL素子304は、一方の電極が駆動トランジスタ302のソー
スに接続され、他方の電極が画素領域110に設けられた定電位電源306に接続されて
いる。EL素子304は、陽極および陰極の2つの電極と、これら電極に挟まれたEL層
を有する。
−1の選択期間においては、m−1行目の画素111の選択トランジスタ301が選択さ
れ、オンになる。ソース線S1R、S1G、...S320Bからm−1行目の映像デー
タが、m−1行目の画素111の駆動トランジスタ302のゲート、および保持容量30
3に書き込まれる。駆動トランジスタ302のゲートの電位値に応じた電流がEL素子3
04に供給され、EL素子304は電流値に応じた輝度で発光する。これにより、m−1
行目の画素は、ソースドライバICチップ131から出力された映像データに従った諧調
を表示する。次に、ゲート線Gmの選択期間では、m−1行目の選択トランジスタ301
はオフになり、m行目の選択トランジスタがオンになり、m行目の画素111に映像デー
タが書き込まれる。以上を繰り返すことで、各行の画素111にソースドライバICチッ
プ131から出力された映像データが書き込まれる。
、本実施の形態を適用することができる。図6に液晶表示装置のための画素111の構成
例を示す。図6の画素111を有する液晶表示装置にも、本実施の形態を適用することが
できる。
および液晶素子324が設けられている。液晶素子324は画素電極、対向電極および液
晶材料を有する。液晶材料は基板101と基板102の間に存在する。画素電極は選択ト
ランジスタ321に接続される。対向電極と保持容量323の一方の電極は定電位電源3
26に接続される。液晶表示装置の場合もEL表示装置と同様、選択トランジスタ321
が選択されオン状態の期間に、ソース線113から液晶素子324に映像データが書き込
まれ、画素111で所定の諧調で表示が行われる。
にデータを書き込む期間は、ゲート線112の選択期間とほぼ同じ期間とすることができ
る。つまり、ソースドライバICチップ131の出力端子数をソース線113の数よりも
削減したのにもかかわらず、各ソース線S1R、S1G、...S320Bにデータを書
き込むために十分な期間を確保することができる。
よるコスト削減と、倍速駆動のための画素の応答時間確保との両立が実現できる。例えば
、3D表示が可能な表示装置や、倍速駆動により表示品位に優れた表示装置を安価に提供
することが可能になる。
本実施の形態では、表示装置100に用いられるトランジスタについて説明する。
グスイッチアレイ132、アナログメモリアレイ133、アナログバッファ回路134が
基板101に一体的に形成されることが好ましい。ゲートドライバ回路120も基板10
1に一体的に形成されることはより好ましい。この場合、これら回路(132−134、
120)を構成するトランジスタは、微結晶シリコン、多結晶シリコン、単結晶シリコン
等の第14族元素でなる結晶性半導体、または酸化物半導体でチャネル形成領域が形成さ
れているトランジスタが好ましい。また、画素111のトランジスタもこれら回路と同じ
構成のトランジスタを適用すればよい。
223、ならびにアナログメモリアレイ133の転送用トランジスタ241−243は、
電荷が漏洩しないことが望ましいので、チャネル形成領域を酸化物半導体で形成するとよ
い。それは、第14族でなる半導体と比較して酸化物半導体を用いたトランジスタはオフ
電流が少なく、電荷の漏洩を防止することができるからである。
体基板を用いることで、単結晶シリコンでなる半導体層を有するトランジスタを作製する
ことができる。
適用されるトランジスタの構造の一例として、酸化物半導体でなるチャネル形成領域を有
するトランジスタの構成の一例を説明する。
る図である。図7A−図7Cのトランジスタ710、720、730は、ボトムゲート構
造のトランジスタの一例であり、逆スタガ型トランジスタともいう。図7D、図8Aおよ
び図8Bのトランジスタ740、750、760は、トップゲート構造のトランジスタの
一例である。
1と、導電層711の上に設けられた絶縁層712と、絶縁層712を挟んで導電層71
1の上に設けられた酸化物半導体層713と、酸化物半導体層713の一部の上に設けら
れた導電層715および導電層716とを有する。トランジスタ710には、酸化物半導
体層713の他の一部(導電層715および導電層716が設けられていない部分)に接
する酸化物絶縁層717と、酸化物絶縁層717の上に保護絶縁層719が設けられてい
る。酸化物絶縁層717には、例えば、酸化シリコン層等の酸化物絶縁層を用いることが
できる。
ランジスタである。トランジスタ720は、基板700の上に設けられた導電層721と
、導電層721の上に設けられた絶縁層722と、絶縁層722を挟んで導電層721の
上に設けられた酸化物半導体層723と、絶縁層722および酸化物半導体層723を挟
んで導電層721の上に設けられた絶縁層727と、酸化物半導体層723の一部の上お
よび絶縁層727の一部の上に設けられた導電層725および導電層726とを有する。
トランジスタ720には、保護絶縁層729を設けることができる。
と重なる構造にすると、酸化物半導体層723への光の入射を抑えることができる。絶縁
層727は、トランジスタのチャネル形成層を保護する層(チャネル保護層ともいう。)
としての機能を有する。
1と、導電層731の上に設けられた絶縁層732と、絶縁層732の一部の上に設けら
れた導電層735および導電層736と、絶縁層732、導電層735および導電層73
6を挟んで導電層731の上に設けられた酸化物半導体層733とを有する。トランジス
タ730には、酸化物半導体層733の上面および側面と接する酸化物絶縁層737と、
および酸化物絶縁層737の上に設けられた保護絶縁層739とを設けることができる。
酸化物絶縁層737には、例えば、酸化シリコン層等の酸化物絶縁層を用いることができ
る。酸化物半導体層733の一部または全てが導電層731と重なる構造にすると、酸化
物半導体層733への光の入射を抑えることができる。
設けられた酸化物半導体層743と、酸化物半導体層743の一部の上にそれぞれ設けら
れた導電層745および導電層746と、酸化物半導体層743、導電層745および導
電層746の上に設けられた絶縁層742と、絶縁層742を挟んで酸化物半導体層74
3の上に設けられた導電層741とを有する。
下地層としての機能を有する。絶縁層747には、例えば、窒化シリコン層、酸化シリコ
ン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、および酸化窒化
アルミニウム層から選ばれた層を1層または複数積層させて用いる。または、絶縁層74
7には、前述の層と、遮光性を有する層とを積層させて用いる。または、絶縁層747に
は、遮光性を有する層を用いる。絶縁層747に少なくとも遮光性の層を少なくとも1つ
形成することで、酸化物半導体層743への光の入射を抑えることができる。
700と導電層(711、721、731)との間にそれぞれ絶縁層747(下地層)を
設けてもよい。
ば、ガラス基板(バリウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス基板等)、
絶縁体でなる基板(セラミック基板、石英基板、サファイア基板等)、結晶化ガラス基板
、プラスチック基板、または、半導体基板(シリコン基板等)を用いることができる。
0、730、740)のゲートとして機能する。これらの導電層(711、721、73
1、741)には、一例として、モリブデン、チタン、クロム、タンタル、タングステン
、アルミニウム、銅、ネオジム、およびスカンジウム等の金属材料の層、または、当該金
属材料を主成分とする合金材料の層を用いる。
0、740)のゲート絶縁層としての機能する部分を有する。これらの絶縁層(712、
722、732、742)は、例えば、酸化シリコン層、窒化シリコン層、酸化窒化シリ
コン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アル
ミニウム層、窒化酸化アルミニウム層、酸化ハフニウム層、または、酸化アルミニウムガ
リウム層から選ばれた1層または複数積層した層で形成される。
3、743)と接する部分は、ゲート絶縁層としての機能を有するため、この部分は少な
くとも酸素を含む絶縁層で形成されることが好ましい。当該酸素を含む絶縁層が、化学量
論的組成比より酸素が多い領域(酸素過剰領域とも表記する)で形成されることがより好
ましい。
33、743)からゲート絶縁層への酸素の移動を防ぐことができる。また、ゲート絶縁
層の酸素過剰領域から酸化物半導体層(713、723、733、743)への酸素の供
給を行うこともできる。よって、酸化物半導体層(713、723、733、743)を
、十分な量の酸素を含有する層とすることができる。
ない方法を用いて成膜することが好ましい。酸化物半導体層(713、723、733、
743)に接する絶縁層に水素や水等の不純物が含まれると、酸化物半導体層(713、
723、733、743)への水素や水等の不純物の侵入や、水素や水等の不純物による
酸化物半導体層(713、723、733、743)中の酸素の引き抜き等によって、酸
化物半導体層(713、723、733、743)が低抵抗化(n型化)してしまい、寄
生チャネルが形成されるおそれがあるからである。絶縁層(712、722、732、7
42)の形成は、例えば、水素や水等の不純物が除去された高純度ガスをスパッタガスに
用いたスパッタリング法で行うとよい。
とが好ましい。酸素を供給する処理としては、酸素雰囲気における熱処理、酸素ドープ処
理等がある。また電界で加速した酸素イオンを絶縁層(712、722、732、742
)に照射して、酸素を添加してもよい。なお、本明細書において、酸素ドープ処理とは、
酸素をバルクに添加することをいい、当該バルクの用語は、酸素を膜表面のみでなく膜内
部に添加することを明確にする趣旨で用いられている。また、酸素ドープには、プラズマ
化した酸素をバルクに添加する酸素プラズマドープが含まれる。
ウムガリウム層を用いた場合、酸素ドープ処理等の酸素を供給する処理を行うことにより
、GaxAl2−xO3+α(0<x<2、0<α<1)とすることができる。
する際に、酸素ガス、または、不活性気体(例えば、アルゴン等の希ガス、または、窒素
)と酸素との混合ガスを導入することで、絶縁層(712、722、732、742)に
酸素過剰領域を形成することができる。
より、ゲート絶縁層として好適な、化学量論的組成比より酸素が多い領域が形成される。
このような領域の存在により、酸化物半導体層(713、723、733、743)に酸
素が供給され、酸化物半導体層(713、723、733、743)中または絶縁層(7
12、722、732、742)との界面の酸素不足欠陥を低減することができる。
る。酸化物半導体層(713、723、733、743)に用いる酸化物半導体としては
、少なくともインジウム(In)あるいは亜鉛(Zn)を含むことが好ましい。特にIn
とZnを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性の
ばらつきを減らすためのスタビライザーとして、それらに加えてガリウム(Ga)を有す
ることが好ましい。また、スタビライザーとしてスズ(Sn)を有することが好ましい。
また、スタビライザーとしてハフニウム(Hf)を有することが好ましい。また、スタビ
ライザーとしてアルミニウム(Al)を有することが好ましい。
(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウ
ム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホ
ルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、
ルテチウム(Lu)のいずれか一種あるいは複数種を有してもよい。
化物であるIn−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg
系酸化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、三元系金属
の酸化物であるIn−Ga−Zn系酸化物(IGZOとも表記する)、In−Al−Zn
系酸化物、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系
酸化物、Sn−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸
化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化
物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物
、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、
In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、I
n−Lu−Zn系酸化物、四元系金属の酸化物であるIn−Sn−Ga−Zn系酸化物、
In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al
−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を
用いることができる。
分に小さくすることが可能であり、かつ、電界効果移動度が高い特徴を有している。また
、In−Sn−Zn系酸化物半導体材料を用いたトランジスタは、In−Ga−Zn系の
酸化物半導体材料を用いたトランジスタよりも電界効果移動度を三倍以上にすることがで
き、かつ、しきい値電圧を正にしやすい特徴を有している。これらの半導体材料は、本発
明の一態様における半導体装置を構成するトランジスタに用いることのできる好適な材料
の一つである。
して有する酸化物という意味であり、InとGaとZnの比率は問わない。また、Inと
GaとZn以外の金属元素が入っていてもよい。
Ga:Zn=2:2:1(=2/5:2/5:1/5)の原子数比のIn−Ga−Zn系
酸化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=
1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:
1/6:1/2)あるいはIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)
の原子数比のIn−Sn−Zn系酸化物やその組成の近傍の酸化物を用いるとよい。
に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、
キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密
度等を適切なものとすることが好ましい。
がら、In−Ga−Zn系酸化物でも、バルク内欠陥密度を軽減することにより移動度を
上げることができる。
+c=1)である酸化物が、原子数比がIn:Ga:Zn=A:B:C(A+B+C=1
)の酸化物のrだけ近傍であるとは、a、b、cが、(a―A)2+(b―B)2+(c
―C)2≦r2を満たすことをいう。rとしては、例えば、0.05とすればよい。他の
酸化物でも同様である。
晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファ
スでもよい。
、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的
高い移動度を得ることができる。
面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる
。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好まし
く、具体的には、平均面粗さ(Ra)が1nm以下、好ましくは0.3nm以下、より好
ましくは0.1nm以下の表面上に形成するとよい。
できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均
した値」と表現でき、以下の式(1)にて定義される。
1)(x2,y2)で表される4点によって囲まれる長方形の領域)の面積を指し、Z0
は測定面の平均高さを指す。Raは原子間力顕微鏡(AFM:Atomic Force
Microscope)にて評価可能である。
、Sn−O系金属酸化物、Zn−O系金属酸化物等で形成することができる。また、上記
金属酸化物にSiO2を含ませた酸化物半導体で酸化物半導体層(713、723、73
3、743)を形成することもできる。
m(m>0)で表記される酸化物半導体で形成することができる。ここで、Mは、Ga、
Al、Mn、およびCoから選ばれた一つまたは複数の金属元素を示す。例えば、Mとし
ては、Ga、GaおよびAl、GaおよびMn、GaおよびCo等が挙げられる。
は界面の方向から見て三角形状または六角形状の原子配列を有し、c軸においては金属原
子が層状または金属原子と酸素原子とが層状に配列しており、ab面においてはa軸また
はb軸の向きが異なる(c軸を中心に回転した)結晶(CAAC:C Axis Ali
gned Crystalともいう。)を含む酸化物について説明する。
見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつc軸方向に垂直
な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む
酸化物をいう。
AACは結晶化した部分(結晶部分)を含むが、1つの結晶部分と他の結晶部分の境界を
明確に判別できないこともある。
Cを構成する個々の結晶部分のc軸は一定の方向(例えば、CAACを支持する基板面、
CAACの表面などに垂直な方向)に揃っていてもよい。または、CAACを構成する個
々の結晶部分のab面の法線は一定の方向(例えば、CAACを支持する基板面、CAA
Cの表面などに垂直な方向)を向いていてもよい。
ったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であっ
たりする。
な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察
すると金属原子または金属原子および酸素原子(または窒素原子)の層状配列が認められ
る結晶を挙げることもできる。
する。なお、特に断りがない限り、図16A乃至図16Eでは、上方向をc軸方向とし、
c軸方向と直交する面をab面とする。なお、単に上半分、下半分という場合、ab面を
境にした場合の上半分、下半分をいう。また、図16A−Eにおいて、丸で囲まれたOは
4配位のOを示し、二重丸で囲まれたOは3配位のOを示す。
位のOと呼ぶ。)と、を有する酸化物半導体の結晶構造を示す。ここでは、金属原子が1
個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図16Aの構造は、八
面体構造をとるが、簡単のため平面構造で示している。なお、図16Aの上半分および下
半分にはそれぞれ3個ずつ4配位のOがある。図16Aに示す小グループは電荷が0であ
る。
位のO)と、Gaに近接の2個の4配位のOと、を有する構造を示す。3配位のOは、い
ずれもab面に存在する。図16Bの上半分および下半分にはそれぞれ1個ずつ4配位の
Oがある。また、Inも5配位をとるため、図16Bに示す構造をとりうる。図16Bに
示す小グループは電荷が0である。
を示す。図16Cの上半分には1個の4配位のOがあり、下半分には3個の4配位のOが
ある。または、図16Cの上半分に3個の4配位のOがあり、下半分に1個の4配位のO
があってもよい。図16Cに示す小グループは電荷が0である。
を示す。図16Dの上半分には3個の4配位のOがあり、下半分には3個の4配位のOが
ある。図16Dに示す小グループは電荷が+1となる。
のOがあり、下半分には1個の4配位のOがある。図16Eに示す小グループは電荷が−
1となる。
を大グループ(ユニットセルともいう。)と呼ぶ。
配位のInの上半分の3個のOは、下方向にそれぞれ3個の近接Inを有し、下半分の3
個のOは、上方向にそれぞれ3個の近接Inを有する。5配位のGaの上半分の1個のO
は、下方向に1個の近接Gaを有し、下半分の1個のOは、上方向に1個の近接Gaを有
する。4配位のZnの上半分の1個のOは、下方向に1個の近接Znを有し、下半分の3
個のOは、上方向にそれぞれ3個の近接Znを有する。この様に、金属原子の上方向の4
配位のOの数と、そのOの下方向にある近接金属原子の数は等しく、同様に金属原子の下
方向の4配位のOの数と、そのOの上方向にある近接金属原子の数は等しい。Oは4配位
なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は4にな
る。従って、金属原子の上方向にある4配位のOの数と、別の金属原子の下方向にある4
配位のOの数との和が4個のとき、金属原子を有する二種の小グループ同士は結合するこ
とができる。例えば、6配位の金属原子(InまたはSn)が下半分の4配位のOを介し
て結合する場合、4配位のOが3個であるため、5配位の金属原子(GaまたはIn)ま
たは4配位の金属原子(Zn)のいずれかと結合することになる。
。また、この他にも、層構造の合計の電荷が0となるように複数の小グループが結合して
中グループを構成する。
。図17Bに、3つの中グループで構成される大グループを示す。なお、図17Cは、図
17Bの層構造をc軸方向から観察した場合の原子配列を示す。
例えば、Snの上半分および下半分にはそれぞれ3個ずつ4配位のOがあることを丸枠の
3として示している。同様に、図17Aにおいて、Inの上半分および下半分にはそれぞ
れ1個ずつ4配位のOがあり、丸枠の1として示している。また、同様に、図17Aにお
いて、下半分には1個の4配位のOがあり、上半分には3個の4配位のOがあるZnと、
上半分には1個の4配位のOがあり、下半分には3個の4配位のOがあるZnとを示して
いる。
順に4配位のOが3個ずつ上半分および下半分にあるSnが、4配位のOが1個ずつ上半
分および下半分にあるInと結合し、そのInが、上半分に3個の4配位のOがあるZn
と結合し、そのZnの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分お
よび下半分にあるInと結合し、そのInが、上半分に1個の4配位のOがあるZn2個
からなる小グループと結合し、この小グループの下半分の1個の4配位のOを介して4配
位のOが3個ずつ上半分および下半分にあるSnと結合している構成である。この中グル
ープが複数結合して大グループを構成する。
667、−0.5と考えることができる。例えば、In(6配位または5配位)、Zn(
4配位)、Sn(5配位または6配位)の電荷は、それぞれ+3、+2、+4である。従
って、Snを含む小グループは電荷が+1となる。そのため、Snを含む層構造を形成す
るためには、電荷+1を打ち消す電荷−1が必要となる。電荷−1をとる構造として、図
16Eに示すように、2個のZnを含む小グループが挙げられる。例えば、Snを含む小
グループが1個に対し、2個のZnを含む小グループが1個あれば、電荷が打ち消される
ため、層構造の合計の電荷を0とすることができる。
O系の結晶(In2SnZn3O8)を得ることができる。なお、得られるIn−Sn−
Zn−O系の層構造は、In2SnZn2O7(ZnO)m(mは0または自然数。)と
する組成式で表すことができる。
三元系金属の酸化物であるIn−Ga−Zn系酸化物(IGZOとも表記する。)、In
−Al−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、Sn−
Al−Zn系酸化物や、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−
Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−S
m−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb
−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−
Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Z
n系酸化物や、二元系金属の酸化物であるIn−Zn系酸化物、Sn−Zn系酸化物、A
l−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸化物、I
n−Ga系酸化物などを用いた場合も同様である。
図を示す。
順に4配位のOが3個ずつ上半分および下半分にあるInが、4配位のOが1個上半分に
あるZnと結合し、そのZnの下半分の3個の4配位のOを介して、4配位のOが1個ず
つ上半分および下半分にあるGaと結合し、そのGaの下半分の1個の4配位のOを介し
て、4配位のOが3個ずつ上半分および下半分にあるInと結合している構成である。こ
の中グループが複数結合して大グループを構成する。
8Bの層構造をc軸方向から観察した場合の原子配列を示している。
れぞれ+3、+2、+3であるため、In、ZnおよびGaのいずれかを含む小グループ
は、電荷が0となる。そのため、これらの小グループの組み合わせであれば中グループの
合計の電荷は常に0となる。
グループに限定されず、In、Ga、Znの配列が異なる中グループを組み合わせた大グ
ループも取りうる。
O系の結晶を得ることができる。なお、得られるIn−Ga−Zn−O系の層構造は、I
nGaO3(ZnO)n(nは自然数。)とする組成式で表すことができる。
なお、図33Aに示す結晶構造において、図16Bで説明したように、GaおよびInは
5配位をとるため、GaがInに置き換わった構造も取りうる。
りうる。なお、図33Bに示す結晶構造において、図16Bで説明したように、Gaおよ
びInは5配位をとるため、GaがInに置き換わった構造も取りうる。
ランジスタの第1端子または第2端子を構成し、ソースまたはドレインとしての機能を有
する。導電層(715、716、725、726、735、736、745、746)は
、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、もしくは、タングステン
等の金属材料の層、および、これらの金属材料を主成分とする合金材料の層を1層または
複数積層した層で形成することができる。
)として、アルミニウムおよび銅等の金属材料の層と、チタン、モリブデン、およびタン
グステン等の高融点金属材料層とを積層して形成する。または、複数の高融点金属材料の
層の間にアルミニウムおよび銅等の金属材料の層を形成する。また、導電層(715、7
16、725、726、735、736、745、746)としてアルミニウム層を用い
る場合は、耐熱性を向上させるため、ヒロックやウィスカーの発生を防止する元素(シリ
コン、ネオジム、スカンジウム等)を添加するとよい。
として、酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、
酸化インジウム−酸化スズ(In2O3―SnO2)、もしくは、酸化インジウム−酸化
亜鉛(In2O3―ZnO)等の金属酸化物の層、または、これらの金属酸化物に酸化シ
リコンを含ませた金属酸化物層を形成することもできる。
29、739)には、例えば、窒化シリコン層、窒化アルミニウム層、窒化酸化シリコン
層、および窒化酸化アルミニウム層等の無機絶縁層を用いることができる。
との間、および酸化物半導体層743と導電層746との間に、ソース領域およびドレイ
ン領域として機能する酸化物導電層をバッファ層として設けてもよい。ソース領域および
ドレイン領域として機能する酸化物導電層を設けることで、ソース領域およびドレイン領
域の低抵抗化を図ることができ、トランジスタを高速動作することができる。また、トラ
ンジスタの耐圧を向上することができる。このような酸化物導電層が設けられたトランジ
スタの構成の一例を図8Aおよび図8Bに示す。
および導電層746との間に、ソース領域およびドレイン領域として機能する酸化物導電
層782および酸化物導電層784が形成されている。
酸化物半導体膜と酸化物導電膜とを積層し、この積層膜を同じフォトマスクを用いてエッ
チングする。このエッチングにより酸化物半導体膜からは島状に酸化物半導体層743が
形成され、酸化物半導体層743上に島状に酸化物導電膜が形成される。次に導電層74
5、746を形成する。次に、導電層745、746をマスクとして、島状の酸化物導電
膜をエッチングする。このエッチングにより酸化物導電層782および酸化物導電層78
4が形成される。
および導電層746との間に、ソース領域およびドレイン領域として機能する酸化物導電
層792および酸化物導電層794が形成されている。これら酸化物導電層792、79
4の形成は次のように行うことができる。酸化物半導体層743上に酸化物導電膜を形成
し、その上に金属導電膜を形成する。次に、同じフォトリソグラフィ工程によって形成さ
れたフォトマスクにより酸化物導電膜および金属導電膜をエッチングする。その結果、酸
化物導電膜から酸化物導電層792および酸化物導電層794が形成され、金属導電膜か
ら導電層745および導電層746が形成される。
792、794)のエッチング処理で、酸化物半導体層743が過剰にエッチングされな
いように、エッチング条件(エッチング材の種類、濃度、エッチング時間等)を適宜調整
する。
、スパッタリング法や真空蒸着法(電子ビーム蒸着法等)や、アーク放電イオンプレーテ
ィング法や、スプレー法を用いる。酸化物導電層の材料としては、酸化亜鉛、酸化亜鉛ア
ルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウム、酸化珪素を含むインジウム錫
酸化物等を適用することができる。また、上記材料に酸化珪素を含ませてもよい。
可能である。
図9A−図9Eを用いて、表示装置100のトランジスタの半導体層として酸化物半導
体層を形成する方法の一例を説明する。ここでは、第1の結晶性酸化物半導体層上に第1
の結晶性酸化物半導体層よりも厚い第2の結晶性酸化物半導体層を有する積層構造の半導
体層の形成方法を説明する。
01として、PCVD法またはスパッタリング法を用いて、50nm以上600nm以下
の膜厚の酸化物絶縁層を形成する。絶縁層801として、酸化シリコン膜、酸化ガリウム
膜、酸化アルミニウム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、および窒化酸
化シリコン膜等から選ばれた膜を一層またはこれらを積層して形成することができる。
形成する。第1の酸化物半導体膜803の形成は、スパッタリング法を用い、そのスパッ
タリング法による成膜時における基板温度は200℃以上400℃以下とする。また、雰
囲気は、酸素および/またはアルゴン雰囲気とする。
用ターゲット(In2O3:Ga2O3:ZnO=1:1:2[mol数比])を用いて
、基板とターゲット間の距離160mm、基板温度250℃、圧力0.4Pa、直流(D
C)電源0.5kWの条件下で、膜厚5nmの第1の酸化物半導体膜803を成膜する(
図9A参照)。
系酸化物用ターゲットの組成比は、In:Sn:Znが原子数比で、1:2:2、2:1
:3、1:1:1、または20:45:35などとなる酸化物ターゲットを用いた。この
ようなITZOを酸化物半導体として用いても良い。
、または乾燥空気の雰囲気で行い、処理温度は、400℃以上750℃以下とする。第1
の加熱処理によって第1の結晶性酸化物半導体層804が形成される(図9B参照)。
結晶化が起こり、膜の表面から内部に向かって結晶成長し、c軸配向した結晶が得られる
。これは、第1の加熱処理によって、亜鉛と酸素が第1の酸化物半導体膜803表面に多
く集まり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶が最
表面に1層または複数層形成され、これが膜厚方向に成長して重なり積層となる。第1の
加熱処理の温度を上げると表面から内部、そして内部から底部と結晶成長が進行する。
体膜803との界面またはその近傍(界面からプラスマイナス5nm)に拡散させて、酸
素欠損が低減された第1の結晶性酸化物半導体層804を得ることができる。従って、下
地絶縁層として用いられる絶縁層801は、膜中(バルク中)、第1の酸化物半導体膜8
03と絶縁層801との界面、のいずれかには少なくとも化学量論比を超える量の酸素が
存在することが好ましい。
体膜805を形成する。第2の酸化物半導体膜805の形成は、スパッタリング法を用い
、その成膜時における基板温度は200℃以上400℃以下とする。それは、基板温度を
200℃以上400℃以下とすることにより、第1の結晶性酸化物半導体層804の表面
上に接して堆積される酸化物半導体にプリカーサの整列が起きやすくなり、第2の酸化物
半導体膜805において原子の配列に秩序性を持たせることができるからである。
用ターゲット(In2O3:Ga2O3:ZnO=1:1:2[mol数比])を用いて
、基板とターゲットの間との距離170mm、基板温度400℃、圧力0.4Pa、直流
(DC)電源0.5kWの条件下で、膜厚25nmの第2の酸化物半導体膜805を成膜
する。雰囲気は酸素および/またはアルゴンとすることができる(図9C参照)。
酸化物半導体膜805に対して第2の加熱処理を行う。第2の加熱処理の温度は、400
℃以上750℃以下とする。第2の加熱処理によって、第1の結晶性酸化物半導体層80
4を核として、第2の酸化物半導体膜805において、膜厚方向、すなわち底部から内部
に結晶成長が進行し、第2の結晶性酸化物半導体層806が形成される(図9D参照)。
また、第2の加熱処理を行うことにより、第2の結晶性酸化物半導体層806の高密度化
と、欠陥の低減ができる。
晶性酸化物半導体層806を異なるハッチングで表記しているが、第1の結晶性酸化物半
導体層804と第2の結晶性酸化物半導体層806との積層物に明確な界面が存在してい
るのではない。
ことなく連続的に行うことが好ましい。絶縁層801の形成から第2の加熱処理までの工
程は、水素および水分をほとんど含まない雰囲気(不活性雰囲気、減圧雰囲気、乾燥空気
雰囲気等)下に制御することが好ましく、例えば、水分については露点−40℃以下、好
ましくは露点−50℃以下の乾燥窒素雰囲気とする。
からなる層を加工して酸化物半導体層808を形成する(図9E参照)。
の結晶性酸化物半導体層804および第2の結晶性酸化物半導体層806をエッチングす
ることで、酸化物半導体層808を形成することができる。上述のマスクは、フォトリソ
グラフィ等の方法を用いて形成することができる。または、インクジェット法等の方法を
用いてマスクを形成してもよい。エッチングは、ドライエッチングでもウェットエッチン
グでもよく、両者を組み合わせてもよい。
て形成する例を示したが、トランジスタの構成によって、基板800と酸化物半導体層8
08との間に必要に応じて他の層を形成する。例えば、図7A−図7Cに示すようなボト
ムゲート型のトランジスタ(710、720、730)を形成する場合には、ゲート電極
層、ゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層808を形成する。
物半導体層806がc軸配向していることが特徴の一つである。第1の結晶性酸化物半導
体層804および第2の結晶性酸化物半導体層806は、単結晶構造ではなく、非晶質構
造でもない構造であり、c軸配向を有した結晶(C Axis Aligned Cry
stal; CAACとも呼ぶ)である。なお、第1の結晶性酸化物半導体層804およ
び第2の結晶性酸化物半導体層806は、一部に結晶粒界を有している。
の結晶が形成されるようにすることと、当該結晶を種として結晶が成長されるようにする
ことが肝要である。そのためには、酸化物半導体膜(803、805)形成時の基板80
0の加熱温度を100℃乃至500℃とすればよい。好適な温度は200℃乃至400℃
であり、250℃〜300℃がより好適である。また、成膜時の基板加熱温度よりも高い
温度で酸化物半導体膜(803、805)を熱処理することで膜中に含まれるミクロな欠
陥や、積層界面の欠陥を修復することができる。
くともZnを有する酸化物材料であり、四元系金属酸化物であるIn−Al−Ga−Zn
−O系の材料や、In−Sn−Ga−Zn−O系の材料や、三元系金属酸化物であるIn
−Ga−Zn−O系の材料、In−Al−Zn−O系の材料、In−Sn−Zn−O系の
材料、Sn−Ga−Zn−O系の材料、Al−Ga−Zn−O系の材料、Sn−Al−Z
n−O系の材料や、二元系金属酸化物であるIn−Zn−O系の材料、Sn−Zn−O系
の材料、Al−Zn−O系の材料、Zn−Mg−O系の材料や、Zn−O系の材料等があ
る。In−Si−Ga−Zn−O系の材料や、In−Ga−B−Zn−O系の材料や、I
n−B−Zn−O系の材料を用いてもよい。また、上記の材料にSiO2を含ませてもよ
い。ここで、例えば、In−Ga−Zn−O系の材料とは、インジウム(In)、ガリウ
ム(Ga)、亜鉛(Zn)を含む酸化物膜、という意味であり、その組成比は特に問わな
い。また、InとGaとZn以外の元素を含んでいてもよい。
気的特性を有し、かつ、信頼性の高いトランジスタを実現できる。なお、酸化物半導体層
808は、第1の結晶性酸化物半導体層804と第2の結晶性酸化物半導体層806との
2層構造に限定されず、結晶性酸化物半導体膜の形成と加熱処理を繰り返し、結晶性酸化
物半導体層を3層以上積層してもよい。
実施することが可能である。
酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度
は、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因とし
ては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Levinsonモデ
ルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き
出せる。
ポテンシャル障壁(粒界等)が存在すると仮定すると、以下の式(2)で表現できる。
る。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Levinsonモデルで
は、以下の式(3)で表される。
の誘電率、nは単位面積当たりのチャネルに含まれるキャリア数、Coxは単位面積当た
りの容量、Vgはゲート電圧、tはチャネルの厚さである。なお、厚さ30nm以下の半
導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。線形領域
におけるドレイン電流Idは、以下の式(4)で表される。
。また、Vdはドレイン電圧である。上記式(4)の両辺をVgで割り、更に両辺の対数
を取ると、以下の式(5)が得られる。
式(5)の右辺はVgの関数である。この式からわかるように、縦軸をln(Id/V
g)、横軸を1/Vgとする実測値をプロットして得られるグラフの直線の傾きから欠陥
密度Nが求められる。すなわち、トランジスタのId―Vg特性から、欠陥密度を評価で
きる。酸化物半導体としては、インジウム(In)、スズ(Sn)、亜鉛(Zn)の比率
が、In:Sn:Zn=1:1:1のものでは欠陥密度Nは1×1012/cm2程度で
ある。
m2/Vsが導出される。欠陥のあるIn−Sn−Zn酸化物で測定される移動度は35
cm2/Vs程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無
い酸化物半導体の移動度μ0は120cm2/Vsとなると予想できる。
ってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁層界面からxだけ離
れた場所における移動度μ1は、以下の式(6)で表される。
より求めることができ、上記の測定結果からは、B=4.75×107cm/s、G=1
0nm(界面散乱が及ぶ深さ)である。Dが増加する(すなわち、ゲート電圧が高くなる
)と式(6)の第2項が増加するため、移動度μ1は低下することがわかる。
度μ2を計算した結果を図19に示す。なお、計算にはシノプシス社製デバイスシミュレ
ーションソフト、Sentaurus Deviceを使用し、酸化物半導体のバンドギ
ャップ、電子親和力、比誘電率、厚さをそれぞれ、2.8電子ボルト、4.7電子ボルト
、15、15nmとした。これらの値は、スパッタリング法により形成された薄膜を測定
して得られたものである。
電子ボルト、4.6電子ボルトとした。また、ゲート絶縁層の厚さは100nm、比誘電
率は4.1とした。チャネル長およびチャネル幅はともに10μm、ドレイン電圧Vdは
0.1Vである。
をつけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する
。なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること(A
tomic Layer Flatness)が望ましい。
特性を計算した結果を図20−図22Cに示す。なお、計算に用いたトランジスタの断面
構造Aを図23Aおよび図23Bに示す。図23Aおよび図23Bに示すトランジスタは
酸化物半導体層にn+の導電型を呈する半導体領域1030aおよび半導体領域1030
cを有する。半導体領域1030aおよび半導体領域1030cの抵抗率は2×10−3
Ωcmとする。
まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物1020の上に形成さ
れる。トランジスタは半導体領域1030a、半導体領域1030cと、それらに挟まれ
、チャネル形成領域となる真性の半導体領域1030bと、ゲート1050を有する。ゲ
ート1050の幅を33nmとする。
、ゲート1050の両側面には側壁絶縁物1060aおよび側壁絶縁物1060b、ゲー
ト1050の上部には、ゲート1050と他の配線との短絡を防止するための絶縁物10
70を有する。側壁絶縁物の幅は5nmとする。また、半導体領域1030aおよび半導
体領域1030cに接して、ソース1080aおよびドレイン1080bを有する。なお
、このトランジスタにおけるチャネル幅を40nmとする。
め込み絶縁物1020の上に形成され、半導体領域1030a、半導体領域1030cと
、それらに挟まれた真性の半導体領域1030bと、幅33nmのゲート1050とゲー
ト絶縁層1040と側壁絶縁物1060aおよび側壁絶縁物1060bと絶縁物1070
とソース1080aおよびドレイン1080bを有する点で図23Aに示すトランジスタ
と同じである。
060aおよび側壁絶縁物1060bの下の半導体領域の導電型である。図23Aに示す
トランジスタでは、側壁絶縁物1060aおよび側壁絶縁物1060bの下の半導体領域
はn+の導電型を呈する半導体領域1030aおよび半導体領域1030cであるが、図
23Bに示すトランジスタでは、真性の半導体領域1030bである。すなわち、図23
Bに示す半導体層において、半導体領域1030a(半導体領域1030c)とゲート1
050がLoffだけ重ならない領域ができている。この領域をオフセット領域といい、
その幅Loffをオフセット長という。図から明らかなように、オフセット長は、側壁絶
縁物1060a(側壁絶縁物1060b)の幅と同じである。
イスシミュレーションソフト、Sentaurus Deviceを使用した。図20A
−図20Cは、図23Aに示される構造のトランジスタのドレイン電流(Id、実線)お
よび移動度(μ、点線)のゲート電圧(Vg、ゲートとソースの電位差)依存性を示す。
ドレイン電流Idは、ドレイン電圧(ドレインとソースの電位差)を+1Vとし、移動度
μはドレイン電圧を+0.1Vとして計算したものである。
たものであり、図20Cは5nmとしたものである。ゲート絶縁層が薄くなるほど、特に
オフ状態でのドレイン電流Id(オフ電流)が顕著に低下する。一方、移動度μのピーク
値やオン状態でのドレイン電流Id(オン電流)には目立った変化が無い。ゲート電圧1
V前後で、ドレイン電流はメモリ素子等で必要とされる10μAを超えることが示された
。
ffを5nmとしたもののドレイン電流Id(実線)および移動度μ(点線)のゲート電
圧Vg依存性を示す。ドレイン電流Idは、ドレイン電圧を+1Vとし、移動度μはドレ
イン電圧を+0.1Vとして計算したものである。図21Aはゲート絶縁層の厚さを15
nmとしたものであり、図21Bは10nmとしたものであり、図21Cは5nmとした
ものである。
長Loffを15nmとしたもののドレイン電流Id(実線)および移動度μ(点線)の
ゲート電圧Vg依存性を示す。ドレイン電流Idは、ドレイン電圧を+1Vとし、移動度
μはドレイン電圧を+0.1Vとして計算したものである。図22Aはゲート絶縁層の厚
さを15nmとしたものであり、図22Bは10nmとしたものであり、図22Cは5n
mとしたものである。
ーク値やオン電流には目立った変化が無い。
図21A−図21Cでは60cm2/Vs程度、図22A−図22Cでは40cm2/V
s程度と、オフセット長Loffが増加するほど低下する。また、オフ電流も同様な傾向
がある。一方、オン電流はオフセット長Loffの増加にともなって減少するが、オフ電
流の低下に比べるとはるかに緩やかである。また、いずれもゲート電圧1V前後で、ドレ
イン電流はメモリ素子等で必要とされる10μAを超えることが示された。
ランジスタは、該酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化
物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主
成分とは組成比で5atomic%以上含まれる元素をいう。
ることで、トランジスタの電界効果移動度を向上させることが可能となる。また、トラン
ジスタのしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。
m、チャネル幅Wが10μmである酸化物半導体膜と、厚さ100nmのゲート絶縁層を
用いたトランジスタの特性である。なお、Vdは10Vとした。図24A−図24Cのグ
ラフにおいて、横軸はゲート電圧Vgであり、第1縦軸はドレイン電流Id、第2縦軸は
電界効果移動度μFEである。
分とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移
動度は18.8cm2/Vsecが得られている。一方、基板を意図的に加熱してIn、
SnおよびZnを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させる
ことが可能となる。図24Bは基板を200℃に加熱してIn、SnおよびZnを主成分
とする酸化物半導体膜を形成したときのトランジスタ特性を示し、電界効果移動度は32
.2cm2/Vsecが得られている。
に熱処理をすることによって、さらに高めることができる。図24Cは、In、Snおよ
びZnを主成分とする酸化物半導体膜を200℃でスパッタリング成膜した後、650℃
で熱処理をしたときのトランジスタ特性を示す。このとき電界効果移動度は34.5cm
2/Vsecが得られている。
込まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、
酸化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のよ
うに電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱
水化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるた
めとも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化
を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には1
00cm2/Vsecを超える電界効果移動度を実現することも可能になると推定される
。
り該酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に
またはその後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若し
くは再結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。
、電界効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄
与している。基板を意図的に加熱しないで形成されたIn、SnおよびZnを主成分とす
る酸化物半導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシ
フトしてしまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜
を用いた場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電
圧はトランジスタがノーマリ・オフとなる方向に動き、このような傾向は図24Aと図2
4Bの対比からも確認することができる。
とが可能であり、組成比としてIn:Sn:Zn=2:1:3とすることでトランジスタ
のノーマリ・オフ化を期待することができる。また、ターゲットの組成比をIn:Sn:
Zn=2:1:3とすることで結晶性の高い酸化物半導体膜を得ることができる。
、より好ましくは400℃以上であり、より高温で成膜する、或いは熱処理することでト
ランジスタのノーマリ・オフ化を図ることが可能となる。
トバイアス・ストレスに対する安定性を高めることができる。例えば、2MV/cm、1
50℃、1時間印加の条件において、しきい値電圧の変動がそれぞれ±1.5V未満、好
ましくは1.0V未満を得ることができる。
理を行った試料2のトランジスタに対してBT試験を行った。
を行った。なお、Vdはドレイン電圧(ドレインとソースの電位差)を示す。次に、基板
温度を150℃とし、Vdを0.1Vとした。次に、ゲート絶縁層に印加される電界強度
が2MV/cmとなるようにVgに20Vを印加し、そのまま1時間保持した。次に、V
gを0Vとした。次に、基板温度25℃とし、Vdを10Vとし、トランジスタのVg−
Id測定を行った。これをプラスBT試験と呼ぶ。
性の測定を行った。次に、基板温度を150℃とし、Vdを0.1Vとした。次に、ゲー
ト絶縁層に印加される電界強度が−2MV/cmとなるようにVgに−20Vを印加し、
そのまま1時間保持した。次に、Vgを0Vとした。次に、基板温度25℃とし、Vdを
10Vとし、トランジスタのVg−Id測定を行った。これをマイナスBT試験と呼ぶ。
す。また、試料2のプラスBT試験の結果を図26Aに、マイナスBT試験の結果を図2
6Bに示す。
れ1.80Vおよび−0.42Vであった。また、試料2のプラスBT試験およびマイナ
スBT試験によるしきい値電圧の変動は、それぞれ0.79Vおよび0.76Vであった
。試料1および試料2のいずれも、BT試験前後におけるしきい値電圧の変動が小さく、
信頼性が高いことがわかる。
圧下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・
脱水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めるこ
とができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体
膜に注入する方法を適用しても良い。
いが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に
生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格
子間に存在する酸素であり、その酸素濃度は1×1016/cm3以上2×1020/c
m3以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができ
る。
で、より安定な酸化物半導体膜を得ることができる。例えば、組成比In:Sn:Zn=
1:1:1のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸
化物半導体膜は、X線回折(XRD:X−Ray Diffraction)でハローパ
タンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させ
ることができる。熱処理温度は任意であるが、例えば650℃の熱処理を行うことで、X
線回折により明確な回折ピークを観測することができる。
r AXS社製X線回折装置D8 ADVANCEを用い、Out−of−Plane法
で測定した。
試料Bの作製方法を説明する。
た。
(DC)として成膜した。ターゲットは、In:Sn:Zn=1:1:1[原子数比]の
In−Sn−Zn−Oターゲットを用いた。なお、成膜時の基板加熱温度は200℃とし
た。このようにして作製した試料を試料Aとした。
加熱処理は、はじめに窒素雰囲気で1時間の加熱処理を行い、温度を下げずに酸素雰囲気
でさらに1時間の加熱処理を行っている。このようにして作製した試料を試料Bとした。
クが観測されなかったが、試料Bでは、2θが35deg近傍および37deg〜38d
egに結晶由来のピークが観測された。
的に加熱することおよび/または成膜後に熱処理することによりトランジスタの特性を向
上させることができる。
中に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物
半導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それに
よってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化され
ることによりオフ電流を1aA/μm以下にすることができる。ここで、上記オフ電流値
の単位は、チャネル幅1μmあたりの電流値を示す。
電流と測定時の基板温度T(絶対温度)の逆数との関係を示すグラフである。ここでは、
簡単のため測定時の基板温度Tの逆数に1000を掛けた数値(1000/T)を横軸と
している。図28に示すように、オフ電流を基板温度が125℃の場合には1aA/μm
(1×10−18A/μm)以下、85℃の場合には100zA/μm(1×10−19
A/μm)以下、室温(27℃)の場合には、オフ電流を1zA/μm(1×10−21
A/μm)以下にすることができる。好ましくは、125℃において0.1aA/μm(
1×10−19A/μm)以下に、85℃において10zA/μm(1×10−20A/
μm)以下に、室温において0.1zA/μm(1×10−22A/μm)以下にするこ
とができる。
部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図
ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−70℃
以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの
不純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい
。In、SnおよびZnを主成分とする酸化物半導体は熱処理によって膜中の水分を除去
することができるが、In、Ga、Znを主成分とする酸化物半導体と比べて水分の放出
温度が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい
。
ジスタにおいて、基板温度と電気的特性の関係について評価した。
vが0μm、dWが0μmである。なお、Vdは10Vとした。なお、基板温度が−40
℃、−25℃、25℃、75℃、125℃および150℃の条件で測定を行った。ここで
、トランジスタにおいて、ゲート電極と一対の電極とが重畳する幅をLovと呼び、酸化
物半導体膜に対する一対の電極のはみ出しをdWと呼ぶ。
た、図30Aに基板温度としきい値電圧の関係を示し、図30Bに基板温度と電界効果移
動度の関係を示す。
範囲は−40℃〜150℃で1.09V〜−0.23Vであった。
お、その範囲は−40℃〜150℃で36cm2/Vs〜32cm2/Vsであった。従
って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
するトランジスタによれば、オフ電流を1aA/μm以下に保ちつつ、電界効果移動度を
30cm2/Vsec以上、好ましくは40cm2/Vsec以上、より好ましくは60
cm2/Vsec以上とし、LSIで要求されるオン電流の値を満たすことができる。例
えば、L/W=33nm/40nmのFETで、ゲート電圧2.7V、ドレイン電圧1.
0Vのとき12μA以上のオン電流を流すことができる。またトランジスタの動作に求め
られる温度範囲においても、十分な電気的特性を確保することができる。このような特性
であれば、Si半導体で作られる集積回路の中に酸化物半導体で形成されるトランジスタ
を混載しても、動作速度を犠牲にすることなく新たな機能を有する集積回路を実現するこ
とができる。
実施することが可能である。
表示装置100は、様々な電子機器(遊技機も含む)の表示部に適用することができる
。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機と
もいう)、コンピュータ用等のモニタ、デジタルカメラ、デジタルビデオカメラ等のカメ
ラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型
ゲーム機、携帯情報端末、音響再生装置、ならびにパチンコ機、スロットマシーン等の商
用ゲーム機等が挙げられる。以下、図10A−図10Dを用いて、表示部を有する電子機
器を説明する。
の2つの筐体で構成されている。筐体909および筐体901は、蝶番904により一体
になっており、開閉動作を行うことができる。このような構成により、書籍のような動作
を行うことが可能となる。
ている。また、筐体909には、電源入力端子905、操作キー906、スピーカ907
等の操作部が設けられている。電子書籍900は、表示部902および表示部903で1
つの映像を表示する表示モードと、異なる映像を表示する表示モードを切り替えることが
できる。
、筐体911に表示部912が組み込まれている。表示部912は、静止画および動画像
が表示される。
置920は、筐体921に表示部922が組み込まれおり、スタンド923により筐体9
21が支持されている。
末機器930は、筐体931に組み込まれた表示部932の他、操作ボタン933、操作
ボタン937、外部接続ポート934、スピーカ935、およびマイク936等を備えて
いる。表示部932がタッチパネルになっており、指等の接触により、表示部932の表
示内容を操作することができる。さらに、携帯型情報端末機器930は、携帯電話の機能
を備えている。電話の発信、メールの作成等は、表示部932を指等で接触することによ
り行うことができる。
可能である。
について、図31AおよびBを用いて説明する。
ンジスタの上面図および断面図である。図31Aにトランジスタの上面図を示す。また、
図31Bに図31Aの一点鎖線A−Bに対応する断面A−Bを示す。
縁層2102と、下地絶縁層2102の周辺に設けられた保護絶縁膜2104と、下地絶
縁層2102および保護絶縁膜2104上に設けられた高抵抗領域2106aおよび低抵
抗領域2106bを有する酸化物半導体膜2106と、酸化物半導体膜2106上に設け
られたゲート絶縁層2108と、ゲート絶縁層2108を介して酸化物半導体膜2106
と重畳して設けられたゲート電極2110と、ゲート電極2110の側面と接して設けら
れた側壁絶縁膜2112と、少なくとも低抵抗領域2106bと接して設けられた一対の
電極2114と、少なくとも酸化物半導体膜2106、ゲート電極2110および一対の
電極2114を覆って設けられた層間絶縁膜2116と、層間絶縁膜2116に設けられ
た開口部を介して少なくとも一対の電極2114の一方と接続して設けられた配線211
8と、を有する。
膜を有していても構わない。該保護膜を設けることで、層間絶縁膜2116の表面伝導に
起因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減す
ることができる。
ンジスタの他の一例について示す。
図である。図32Aはトランジスタの上面図である。また、図32Bは図32Aの一点鎖
線A−Bに対応する断面図である。
縁層6020と、下地絶縁層6020上に設けられた酸化物半導体膜6060と、酸化物
半導体膜6060と接する一対の電極6140と、酸化物半導体膜6060および一対の
電極6140上に設けられたゲート絶縁層6080と、ゲート絶縁層6080を介して酸
化物半導体膜6060と重畳して設けられたゲート電極6100と、ゲート絶縁層608
0およびゲート電極6100を覆って設けられた層間絶縁膜6160と、層間絶縁膜61
60に設けられた開口部を介して一対の電極6140と接続する配線6180と、層間絶
縁膜6160および配線6180を覆って設けられた保護膜6200と、を有する。
酸化物半導体膜6060としてはIn−Sn−Zn−O膜を、一対の電極6140として
はタングステン膜を、ゲート絶縁層6080としては酸化シリコン膜を、ゲート電極61
00としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜6160とし
ては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線6180としてはチタン膜
、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜6200としては
ポリイミド膜を、それぞれ用いた。
6140との重畳する幅をLovと呼ぶ。同様に、酸化物半導体膜6060に対する一対
の電極6140のはみ出しをdWと呼ぶ。
101 基板
102 基板
110 画素領域
111 画素
112 ゲート線
113 ソース線
114 電位供給線
120 ゲートドライバ回路
130 ソースドライバ回路
131 ソースドライバICチップ
132 アナログスイッチアレイ
133 アナログメモリアレイ
134 アナログバッファ回路
151−153 サンプリング信号線
161 転送信号線
210 入力端子
221−223 トランジスタ
231−233 容量
241−243 転送用トランジスタ
251−253 容量
261−263 アナログバッファ
271−273 出力端子
281、282 トランジスタ
283 入力端子
284 出力端子
285 バイアス端子
301 選択トランジスタ
302 駆動トランジスタ
303 保持容量
304 EL素子
306 定電位電源
321 選択トランジスタ
323 保持容量
324 液晶素子
326 定電位電源
600 表示装置
601 基板
610 画素領域
620 ゲートドライバ回路
631−633 ソースドライバICチップ
650 表示装置
651 ソースドライバICチップ
652 アナログスイッチアレイ
660 スイッチ回路
661 入力端子
671−673 トランジスタ
681−683 出力端子
700 基板
710 トランジスタ
711 導電層
712 絶縁層
713 酸化物半導体層
715 導電層
716 導電層
717 酸化物絶縁層
719 保護絶縁層
720 トランジスタ
721 導電層
722 絶縁層
723 酸化物半導体層
725 導電層
726 導電層
727 絶縁層
729 保護絶縁層
730 トランジスタ
731 導電層
732 絶縁層
733 酸化物半導体層
735 導電層
736 導電層
737 酸化物絶縁層
739 保護絶縁層
740 トランジスタ
741 導電層
742 絶縁層
743 酸化物半導体層
745 導電層
746 導電層
747 絶縁層
750 トランジスタ
760 トランジスタ
782 酸化物導電層
784 酸化物導電層
792 酸化物導電層
794 酸化物導電層
800 基板
801 絶縁層
803 第1の酸化物半導体膜
804 第1の結晶性酸化物半導体層
805 第2の酸化物半導体膜
806 第2の結晶性酸化物半導体層
808 酸化物半導体層
900 電子書籍
901 筐体
902 表示部
903 表示部
904 蝶番
905 電源入力端子
906 操作キー
907 スピーカ
909 筐体
910 デジタルフォトフレーム
911 筐体
912 表示部
920 テレビジョン装置
921 筐体
922 表示部
923 スタンド
930 携帯型情報端末機器
931 筐体
932 表示部
933 操作ボタン
934 外部接続ポート
935 スピーカ
936 マイク
937 操作ボタン
1010 下地絶縁層
1020 埋め込み絶縁物
1030a 半導体領域
1030b 半導体領域
1030c 半導体領域
1040 ゲート絶縁層
1050 ゲート
1060a 側壁絶縁物
1060b 側壁絶縁物
1070 絶縁物
1080a ソース
1080b ドレイン
2100 基板
2102 下地絶縁層
2104 保護絶縁膜
2106 酸化物半導体膜
2106a 高抵抗領域
2106b 低抵抗領域
2108 ゲート絶縁層
2110 ゲート電極
2112 側壁絶縁膜
2114 電極
2116 層間絶縁膜
2118 配線
6000 基板
6020 下地絶縁層
6060 酸化物半導体膜
6080 ゲート絶縁層
6100 ゲート電極
6140 電極
6160 層間絶縁膜
6180 配線
6200 保護膜
Claims (2)
- 酸化物半導体層と、
前記酸化物半導体層上方の第1の酸化物導電層と、
前記酸化物半導体層上方の第2の酸化物導電層と、
前記第1の酸化物導電層上方の第1の導電層と、
前記第2の酸化物導電層上方の第2の導電層と、
ゲート電極と、
前記酸化物半導体層と前記ゲート電極との間の領域を有する絶縁層と、を有する半導体装置の作製方法であって、
前記酸化物半導体層は、酸化物半導体膜から形成されたものであり、
前記第1の酸化物導電層及び前記第2の酸化物導電層は、酸化物導電膜から形成されたものであり、
前記酸化物半導体層、前記第1の酸化物導電層及び前記第2の酸化物導電層は、前記酸化物半導体膜と前記酸化物導電膜とを同じフォトマスクを用いてエッチングする第1の工程を経て形成されたものであり、
前記第1の導電層及び前記第2の導電層を形成する前に、前記第1の工程が行われることを特徴とする半導体装置の作製方法。 - 請求項1において、
前記酸化物半導体層は、水素又は水を除去する工程と、酸素を供給して酸素不足欠陥を低減する工程と、を経て形成されたものであることを特徴とする半導体装置の作製方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010206206 | 2010-09-15 | ||
JP2010206206 | 2010-09-15 | ||
JP2011108150 | 2011-05-13 | ||
JP2011108150 | 2011-05-13 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011193950A Division JP2012256012A (ja) | 2010-09-15 | 2011-09-06 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016106399A true JP2016106399A (ja) | 2016-06-16 |
Family
ID=45806225
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011193950A Withdrawn JP2012256012A (ja) | 2010-09-15 | 2011-09-06 | 表示装置 |
JP2015245760A Withdrawn JP2016106399A (ja) | 2010-09-15 | 2015-12-17 | 半導体装置の作製方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011193950A Withdrawn JP2012256012A (ja) | 2010-09-15 | 2011-09-06 | 表示装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9368053B2 (ja) |
JP (2) | JP2012256012A (ja) |
KR (1) | KR20120029335A (ja) |
TW (1) | TWI622034B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10650766B2 (en) | 2017-01-26 | 2020-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including the semiconductor device |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013093565A (ja) | 2011-10-07 | 2013-05-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP6064313B2 (ja) | 2011-10-18 | 2017-01-25 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
JP6158588B2 (ja) * | 2012-05-31 | 2017-07-05 | 株式会社半導体エネルギー研究所 | 発光装置 |
US9875695B2 (en) | 2013-06-13 | 2018-01-23 | Sharp Kabushiki Kaisha | Display device |
CN105339999B (zh) | 2013-06-27 | 2017-12-01 | 夏普株式会社 | 液晶显示装置 |
US9818765B2 (en) * | 2013-08-26 | 2017-11-14 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
US9455142B2 (en) * | 2014-02-06 | 2016-09-27 | Transtron Solutions Llc | Molecular precursor compounds for ABIGZO zinc-group 13 mixed oxide materials |
US10607556B2 (en) * | 2014-11-07 | 2020-03-31 | The Hong Kong University Of Science And Technology | Driving scheme for ferroelectric liquid crystal displays |
CN104575355B (zh) * | 2014-12-31 | 2017-02-01 | 深圳市华星光电技术有限公司 | 显示面板及其驱动电路 |
CN105047165A (zh) * | 2015-08-28 | 2015-11-11 | 深圳市华星光电技术有限公司 | 基于rgbw的驱动电路以及平面显示器 |
US20170118479A1 (en) * | 2015-10-23 | 2017-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US11509918B2 (en) | 2017-01-26 | 2022-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and electronic device |
CN106782405B (zh) * | 2017-02-07 | 2019-04-30 | 武汉华星光电技术有限公司 | 显示驱动电路及液晶显示面板 |
US20200028170A1 (en) * | 2017-12-15 | 2020-01-23 | New York University | Engineering energy storage devices by controlling defects in carbon-based electrodes |
US11146269B1 (en) | 2018-02-05 | 2021-10-12 | Rambus Inc. | Low power cryogenic switch |
TWI678923B (zh) * | 2018-05-25 | 2019-12-01 | 友達光電股份有限公司 | 具雜訊抑制設計的顯示面板 |
US11462176B2 (en) * | 2020-12-22 | 2022-10-04 | Meta Platforms Technologies, Llc | Micro OLED display device with sample and hold circuits to reduce bonding pads |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003298062A (ja) * | 2002-03-29 | 2003-10-17 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
WO2007063966A1 (ja) * | 2005-12-02 | 2007-06-07 | Idemitsu Kosan Co., Ltd. | Tft基板及びtft基板の製造方法 |
JP2007194628A (ja) * | 2006-01-21 | 2007-08-02 | Samsung Electronics Co Ltd | ZnOフィルム及びこれを用いたTFTの製造方法 |
JP2008166716A (ja) * | 2006-12-05 | 2008-07-17 | Canon Inc | ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置 |
JP2008281988A (ja) * | 2007-04-09 | 2008-11-20 | Canon Inc | 発光装置とその作製方法 |
US20080299702A1 (en) * | 2007-05-28 | 2008-12-04 | Samsung Electronics Co., Ltd. | METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR |
JP2010186994A (ja) * | 2009-01-16 | 2010-08-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2010192881A (ja) * | 2009-01-23 | 2010-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Family Cites Families (157)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPS62143095U (ja) | 1986-03-03 | 1987-09-09 | ||
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JP2653099B2 (ja) | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
JPH02306583A (ja) | 1989-05-22 | 1990-12-19 | Hitachi Chem Co Ltd | 薄膜el素子の製造法 |
JP2892444B2 (ja) | 1990-06-14 | 1999-05-17 | シャープ株式会社 | 表示装置の列電極駆動回路 |
JPH0511724A (ja) * | 1991-07-05 | 1993-01-22 | Hitachi Ltd | 液晶表示装置の駆動回路 |
JP3162746B2 (ja) * | 1991-08-29 | 2001-05-08 | 富士通株式会社 | マトリクス表示装置のデータドライバ |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
TW277129B (ja) | 1993-12-24 | 1996-06-01 | Sharp Kk | |
JPH08137443A (ja) * | 1994-11-09 | 1996-05-31 | Sharp Corp | 画像表示装置 |
US5570105A (en) | 1993-12-25 | 1996-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Driving circuit for driving liquid crystal display device |
JP3305470B2 (ja) * | 1993-12-25 | 2002-07-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置の信号線駆動回路 |
JP2839854B2 (ja) * | 1995-03-13 | 1998-12-16 | 株式会社日立製作所 | 中間調表示装置 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
EP0820644B1 (en) | 1995-08-03 | 2005-08-24 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JPH10153986A (ja) | 1996-09-25 | 1998-06-09 | Toshiba Corp | 表示装置 |
JPH1145076A (ja) * | 1997-07-24 | 1999-02-16 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置 |
GB2333174A (en) * | 1998-01-09 | 1999-07-14 | Sharp Kk | Data line driver for an active matrix display |
JPH11327518A (ja) | 1998-03-19 | 1999-11-26 | Sony Corp | 液晶表示装置 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
FR2784489B1 (fr) * | 1998-10-13 | 2000-11-24 | Thomson Multimedia Sa | Procede d'affichage de donnees sur un afficheur matriciel |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP3585749B2 (ja) | 1998-11-20 | 2004-11-04 | シャープ株式会社 | 半導体装置のシステム構成及びこの半導体装置のシステム構成を用いた液晶表示装置モジュール |
JP4627822B2 (ja) | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
US6909411B1 (en) | 1999-07-23 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for operating the same |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
US6606080B2 (en) | 1999-12-24 | 2003-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and electronic equipment |
JP5088986B2 (ja) | 1999-12-24 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP4449189B2 (ja) | 2000-07-21 | 2010-04-14 | 株式会社日立製作所 | 画像表示装置およびその駆動方法 |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
KR100350651B1 (ko) | 2000-11-22 | 2002-08-29 | 삼성전자 주식회사 | 멀티 프레임 반전 기능을 갖는 액정 표시 장치와 이의구동 장치 및 방법 |
US6747626B2 (en) | 2000-11-30 | 2004-06-08 | Texas Instruments Incorporated | Dual mode thin film transistor liquid crystal display source driver circuit |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP3730886B2 (ja) | 2001-07-06 | 2006-01-05 | 日本電気株式会社 | 駆動回路及び液晶表示装置 |
JP2003066921A (ja) | 2001-08-28 | 2003-03-05 | Sharp Corp | 駆動装置およびそれを備えている表示モジュール |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
US6777885B2 (en) | 2001-10-12 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Drive circuit, display device using the drive circuit and electronic apparatus using the display device |
JP4236895B2 (ja) | 2001-10-12 | 2009-03-11 | 株式会社半導体エネルギー研究所 | アクティブ型表示装置の駆動方法 |
KR100864917B1 (ko) | 2001-11-03 | 2008-10-22 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동 장치 및 방법 |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
JP2003204067A (ja) | 2001-12-28 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを用いた電子機器 |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
JP3923341B2 (ja) | 2002-03-06 | 2007-05-30 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその駆動方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US6756619B2 (en) * | 2002-08-26 | 2004-06-29 | Micron Technology, Inc. | Semiconductor constructions |
JP2004094058A (ja) | 2002-09-02 | 2004-03-25 | Semiconductor Energy Lab Co Ltd | 液晶表示装置および液晶表示装置の駆動方法 |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
US7142030B2 (en) * | 2002-12-03 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Data latch circuit and electronic device |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4531343B2 (ja) | 2003-03-26 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 駆動回路 |
KR100616711B1 (ko) * | 2003-06-20 | 2006-08-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동회로 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
JP2005116977A (ja) * | 2003-10-10 | 2005-04-28 | Sharp Corp | 薄膜トランジスタおよびその製造方法 |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
EP2246894B2 (en) | 2004-03-12 | 2018-10-10 | Japan Science and Technology Agency | Method for fabricating a thin film transistor having an amorphous oxide as a channel layer |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7868326B2 (en) | 2004-11-10 | 2011-01-11 | Canon Kabushiki Kaisha | Field effect transistor |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
RU2402106C2 (ru) | 2004-11-10 | 2010-10-20 | Кэнон Кабусики Кайся | Аморфный оксид и полевой транзистор с его использованием |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
KR20070085879A (ko) | 2004-11-10 | 2007-08-27 | 캐논 가부시끼가이샤 | 발광 장치 |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
KR100642946B1 (ko) | 2004-12-15 | 2006-11-10 | 삼성전자주식회사 | 수평 라인의 영상 데이터를 파이프라인 방식으로 제공하는소스 구동 회로 및 방법 |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI412138B (zh) | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI445178B (zh) | 2005-01-28 | 2014-07-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
JP2006293135A (ja) * | 2005-04-13 | 2006-10-26 | Mitsubishi Electric Corp | 表示装置 |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
TWI296405B (en) | 2005-08-19 | 2008-05-01 | Toppoly Optoelectronics Corp | Source-follower type analogue buffer, driving method thereof, and display therwith |
US7742044B2 (en) | 2005-08-19 | 2010-06-22 | Tpo Displays Corp. | Source-follower type analogue buffer, compensating operation method thereof, and display therewith |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
EP1998375A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method |
JP4786996B2 (ja) * | 2005-10-20 | 2011-10-05 | 株式会社 日立ディスプレイズ | 表示装置 |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR20090115222A (ko) | 2005-11-15 | 2009-11-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 제조방법 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
JP2007250982A (ja) * | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物半導体を用いた薄膜トランジスタ及び表示装置 |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
US8089437B2 (en) * | 2006-09-20 | 2012-01-03 | Seiko Epson Corporation | Driver circuit, electro-optical device, and electronic instrument |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5116277B2 (ja) * | 2006-09-29 | 2013-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
TWI371023B (en) * | 2006-10-10 | 2012-08-21 | Chimei Innolux Corp | Analogue buffer, compensating operation method thereof, and display therewith |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
JP4306748B2 (ja) * | 2007-03-13 | 2009-08-05 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
US7692224B2 (en) * | 2007-09-28 | 2010-04-06 | Freescale Semiconductor, Inc. | MOSFET structure and method of manufacture |
US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
WO2009093625A1 (ja) * | 2008-01-23 | 2009-07-30 | Idemitsu Kosan Co., Ltd. | 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置 |
KR100924143B1 (ko) * | 2008-04-02 | 2009-10-28 | 삼성모바일디스플레이주식회사 | 평판표시장치 및 그의 구동 방법 |
JP5325446B2 (ja) * | 2008-04-16 | 2013-10-23 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
JP5627071B2 (ja) * | 2008-09-01 | 2014-11-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
KR101313126B1 (ko) | 2008-09-19 | 2013-10-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
KR102413263B1 (ko) | 2008-09-19 | 2022-06-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
JP5484853B2 (ja) * | 2008-10-10 | 2014-05-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2010140919A (ja) * | 2008-12-09 | 2010-06-24 | Hitachi Ltd | 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板 |
KR101420443B1 (ko) * | 2008-12-23 | 2014-07-16 | 엘지디스플레이 주식회사 | 액정표시장치 |
US8446406B2 (en) * | 2009-07-03 | 2013-05-21 | Lg Display Co., Ltd. | Liquid crystal display |
-
2011
- 2011-09-06 JP JP2011193950A patent/JP2012256012A/ja not_active Withdrawn
- 2011-09-08 TW TW100132438A patent/TWI622034B/zh not_active IP Right Cessation
- 2011-09-09 US US13/228,494 patent/US9368053B2/en active Active
- 2011-09-14 KR KR1020110092392A patent/KR20120029335A/ko not_active Application Discontinuation
-
2015
- 2015-12-17 JP JP2015245760A patent/JP2016106399A/ja not_active Withdrawn
-
2016
- 2016-01-21 US US15/002,981 patent/US20160140918A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003298062A (ja) * | 2002-03-29 | 2003-10-17 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
WO2007063966A1 (ja) * | 2005-12-02 | 2007-06-07 | Idemitsu Kosan Co., Ltd. | Tft基板及びtft基板の製造方法 |
JP2007194628A (ja) * | 2006-01-21 | 2007-08-02 | Samsung Electronics Co Ltd | ZnOフィルム及びこれを用いたTFTの製造方法 |
JP2008166716A (ja) * | 2006-12-05 | 2008-07-17 | Canon Inc | ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置 |
JP2008281988A (ja) * | 2007-04-09 | 2008-11-20 | Canon Inc | 発光装置とその作製方法 |
US20080299702A1 (en) * | 2007-05-28 | 2008-12-04 | Samsung Electronics Co., Ltd. | METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR |
JP2010186994A (ja) * | 2009-01-16 | 2010-08-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2010192881A (ja) * | 2009-01-23 | 2010-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10650766B2 (en) | 2017-01-26 | 2020-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including the semiconductor device |
US11062666B2 (en) | 2017-01-26 | 2021-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including the semiconductor device |
US11373612B2 (en) | 2017-01-26 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including the semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20120062529A1 (en) | 2012-03-15 |
JP2012256012A (ja) | 2012-12-27 |
US20160140918A1 (en) | 2016-05-19 |
US9368053B2 (en) | 2016-06-14 |
KR20120029335A (ko) | 2012-03-26 |
TW201227674A (en) | 2012-07-01 |
TWI622034B (zh) | 2018-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016106399A (ja) | 半導体装置の作製方法 | |
JP7413597B2 (ja) | 半導体装置 | |
JP6194148B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
JP7407891B2 (ja) | 半導体装置 | |
JP7368570B2 (ja) | 半導体装置 | |
KR101899375B1 (ko) | 반도체 장치 | |
JP2019049707A (ja) | 発光装置 | |
JP2016136725A (ja) | 半導体集積回路 | |
JP6170124B2 (ja) | 半導体装置 | |
JP6088032B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170627 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20170830 |