JP2839854B2 - 中間調表示装置 - Google Patents
中間調表示装置Info
- Publication number
- JP2839854B2 JP2839854B2 JP7052240A JP5224095A JP2839854B2 JP 2839854 B2 JP2839854 B2 JP 2839854B2 JP 7052240 A JP7052240 A JP 7052240A JP 5224095 A JP5224095 A JP 5224095A JP 2839854 B2 JP2839854 B2 JP 2839854B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sampling
- circuit
- voltage
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電圧の振幅値で、明る
さを制御できるディスプレイの中間調表示法及び表示装
置に係り、特にＴＦＴ液晶ディスプレイに好適な中間調
表示装置に関する。 【０００２】 【従来の技術】ＴＦＴ（Thin Film Transistor）で代表
される３端子スイッチ素子又は、MIMで代表される２端
子非線形スイッチ素子と液晶とを積層して画像を表示す
る液晶アクティブ・マトリクスディスプレイにおいて、
従来の装置は、特開昭60−128292号（第３０図），特開
昭61−116334号（第３１図）及び、エス・アイ・デ，８
４，ダイジェスト（１９８４）３０４頁から３０７頁
（SID ８４ DIGEST,１９８４ ｐｐ３０４−３０７）
（第３２図）に記載されている。 【０００３】第３０図に示した液晶ディスプレイの信号
側回路は、シフトレジスタ２３，ラッチ回路２４，２値
切換スイッチ群２５で構成されている。 【０００４】２値切換スイッチ群２５は、１ out of ２
のマルチプレクサで構成されており、ＶD 又は、ＧＮＤ
レベルの何れかを選択し、信号電圧として出力する。 【０００５】この信号電圧は、TFT26aを介して液晶２６
ｂに入力される。液晶２６ｂは、信号電圧のレベルに応
じて明るさが変化する。この結果、ＴＦＴ液晶パネル２
６に画像が表示される。 【０００６】しかし、この駆動方法で、明るさを２値以
上にするには、信号電圧は階調数に応じて複数のレベル
になる。従って、電圧の切換スイッチも複数のスイッチ
で構成する必要がある。 【０００７】このため、信号回路の構成が複雑になるば
かりか、ＩＣ化した時のＩＣのコストが高くなり不利で
ある。 【０００８】一方、図３は、中間調表示の駆動回路の従
来例である。ビデオ信号ＶS （アナログ電圧）は、サン
プリングホルダ２９により時系列でサンプリングされ、
バッファ回路を介してTFT32aに入力される。 【０００９】サンプリングホルダ２９のサンプリング時
間は、例えばＴＶ表示の場合、TFT液晶パネル３２の横
方向のピクセル数を５００とすると、約０.１μｓ にな
る。従って、メシフトレジスタ２８の動作周波数は１０
ＭＨｚになる。このように、ビデオ信号を高速でサンプ
リングすると、サンプリングが不完全になり、均一な表
示が得られない。 【００１０】また、表示ピクセル数が１０００×１００
０の様な高精細ディスプレイでは、メシフトレジスタ２
８の動作周波数が高くなり、特にＩＣ化した時に問題に
なる。 【００１１】図３２に他の公知例を示す。３３は、Ｘ駆
動回路、３４は、Ｙ駆動回路、３５は、ＭＩＭ（Metal
Insulator Metal)の２端子素子、３６は、液晶、３７
は、電子スイッチである。 【００１２】Ｘ駆動回路３３に入力される表示信号は、
１水平走査期間で電子スイッチ３７により順次サンプリ
ングされて、ＭＩＭ３５に加えられる。 【００１３】表示信号をビデオ信号（アナログ）とする
ことにより中間調表示が可能であるが水平の画素数が多
くなると、サンプリング時間が短かくなり、この結果液
晶３６に十分な電圧が付加されるため、コントラストの
低下や、均一な表示が得られなくなる。 【００１４】 【発明が解決しようとする課題】従来の中間調表示方法
では、ビデオ信号のサンプリング周波数が高くなり、さ
らに駆動回路の出力段の構成が複雑になり、特に高精細
ディスプレイの駆動用の回路を集積化する上で問題があ
った。 【００１５】本発明の目的は、上記問題を解決し、ＩＣ
化に最適な中間表示装置を提供するにある。 【００１６】 【課題を解決するための手段】上記目的は、スイッチ素
子と液晶とを積層した液晶パネルと、複数の信号電極の
それぞれに対応して設けられフレームメモリから出力さ
れる中間調情報を示すデジタル信号を１ラインごとに取
り込むレジスタ群と、クロック信号をカウントアップす
るカウンタと、レジスタ群のそれぞれに対応して設けら
れこれらのレジスタ群のそれぞれから出力されるデジタ
ル信号の値とカウンタから出力される値とを比較し両者
が一致するとサンプリング信号を順次発生するコンパレ
ータ群とを有するサンプリング制御回路と、電圧が時間
的に変化する輝度参照信号をコンパレータ群のそれぞれ
から出力されるサンプリング信号に応じてサンプリング
し信号電極毎に印加される信号電圧に相当する中間調信
号を発生するサンプリング回路と、を具備することによ
って達成される。 【００１７】 【作用】サンプリング制御回路は１ライン毎に信号電極
のそれぞれに対応したサンプリング信号を順次発生す
る。また、サンプリング回路は輝度参照信号を入力しサ
ンプリング信号に応じてサンプリングし信号電極毎に信
号電圧を発生する。 【００１８】この結果、信号電圧を発生する回路を簡素
化できるとともに、回路の動作速度を低速化できる。 【００１９】 【実施例】以下、本発明の実施例を詳細に説明する。図
１は、本発明による表示装置全体の構成例を示したもの
である。装置は、ＴＦＴ液晶パネル１，走査回路２，時
間関数・中間変換手段となるサンプリング回路３，デジ
タル・時間関数変換手段となるサンプリング制御回路
４，コントロール回路５，フレームメモリ６，ビデオ回
路７で構成されている。 【００２０】ＴＦＴ液晶パネル１は、スイッチング素子
となるＴＦＴ１ａ，液晶１ｂ及びＴＦＴ１ａに電圧を供
給する複数の信号線１ｃ，複数の走査線１ｄで構成され
ている。走査回路２は、走査線１ｄを順次走査する走査
電圧に相当する信号を発生して、走査線１ｄに印加す
る。 【００２１】サンプリング制御回路４には、液晶１ｂの
明るさの状態を定めるデータ信号及びタイミング信号が
入力され、サンプリング回路３には、輝度参照信号が入
力される。 【００２２】また、走査回路２は、タイミング信号が入
力される。 【００２３】次に、各部の動作について具体的に説明す
る。図２は、サンプリング回路３を電子スイッチ８〜１
０で構成した時の一実施例である。電子スイッチ８〜１
０は、ＴＦＴやＭＯＳトランジスタで構成するが、特に
限定するものでない。 【００２４】走査回路２には、タイミング信号としてＦ
ＳＴ信号とＣＫＶ信号が入力される。これらの信号によ
り、走査信号Ｖｇ1〜Ｖｇnを出力する。 【００２５】一方、サンプリング制御回路４には、液晶
の表示状態を定めるデジタルデータ信号dataが入力され
るがこの信号を、時間関数信号となるサンプリング信号
φ1〜φmに変換して、発生する。 【００２６】サンプリング信号φ1〜φmの振幅は、サン
プリング制御回路４を構成する電子スイッチの論理レベ
ルできまり、例えば、ＭＯＳスイッチであれば、０〜５
Ｖとなる。このサンプリング信号φ1〜φmの振幅は、サ
ンプリング制御回路４の入力信号となるデジタル・デー
タ信号の振幅（例えば０〜５Ｖ）に実質的に等しい。サ
ンプリング回路３は、サンプリング信号φ1〜φmのタイ
ミングにより輝度参照信号ＶB を取り込み信号電圧Ｖd1
〜Ｖdmとして出力する。 【００２７】輝度参照信号ＶB の振幅は、液晶に印加さ
れる電圧の振幅ｎ実質的に等しく、例えば、−１０Ｖ〜
１０Ｖであり、通常はサンプリング信号φ1〜φmの振幅
よりは大きい。 【００２８】この時の輝度参照信号ＶB とサンプリング
信号φ1〜φmの関係を図３に示す。輝度参照信号Ｖ
B は、電圧レベルがＶB1〜ＶBKに階段状に変化する信号
である。この時、サンプリング信号φ1〜φmは、パルス
幅がｔφで時間ｔO からｔPHだけ遅延したパルス位相信
号である。 【００２９】例えば、サンプリング信号φ1〜φmが図３
の３のタイミングの場合は、輝度参照信号ＶB における
ＶB3の電圧が選択されて信号電圧として出力される。 【００３０】図４は、サンプリング信号φ1〜φmの他の
実施例を示したものである。サンプリング信号φ1〜φm
は、パルス幅ｔPHが変化するパルス幅信号である。例え
ば、３のタイミングの場合は、図３と同様にＶB3の電圧
が信号電圧として出力される。 【００３１】図３及び図４に示したサンプリング信号φ
1〜φmは、サンプリング制御回路４に入力されるデータ
信号dataに応じて、図３の様にパルスの位相又は図４の
様にパルス幅が変化する。 【００３２】なお、輝度参照信号ｖB は、図３，図４に
示した信号に限定されることがなく、例えば、図５に示
したように、直線状（ａ）、ノンリリア状（ｂ）でも良
い。また、サンプリング信号φ1〜φmのパルスの位相の
時間ｔPHは、等間隔でなくても良い。これは、パルス幅
についても同様である。 【００３３】図１に示した走査回路２の具体的な実施例
を図１６に示す。走査回路は、シフトレジスタ４０と出
力回路４１で構成されている。シフトレジスタ４０は、
走査パルス信号Ｓ1〜Ｓnを順次に発生する。 【００３４】一方、１ out of ２のマルチプレクサ４１
ａ〜４１ｃで構成している出力回路４１は、走査パルス
信号Ｓ1〜ＳnによりＶGH又はＬGLの何れかの電圧を選択
する。前記したＶGHによりＴＦＴ１ａは、オン状態にな
り、ＬGLによりオフ状態になる。この走査回路の動作の
タイムチャートを図１７に示す。 【００３５】なお、走査回路は、ＴＦＴ１ａを１ライン
毎にオン状態にする電圧を発生すれば良く、図１６，図
１７に限定されるものではない。 【００３６】図１に示したデジタル・時間関数変換手段
となるサンプリング制御回路４の一実施例を図１８に示
す。図２で説明したようにサンプリング制御回路４は、
電圧が時間的に変化する輝度参照信号ＶB をサンプリン
グするための時間関数信号となるサンプリング信号φ1
〜φmを発生する。従って、サンプリング制御回路４
は、デジタル・データ信号dataの階調の情報に応じたパ
ルス位相又はパルス幅を出力する。 【００３７】図１８に示した実施例では、データ信号da
taの階調情報によりパルス位相を可変し、さらに階調数
を４とする。 【００３８】各部の動作を図１９，図２０に示したタイ
ムチャートを用いて説明する。データ信号dataは、階調
情報を含むデジタル信号であり、ラッチ制御回路４２か
らのラッチ信号Ｓ1〜Ｓmのタイミングにより各々のラッ
チ回路４４に取り込まれる。また、ラッチ回路群４３に
１ライン分のデータ信号が取り込まれると次に、ストロ
ーブ信号ＳＴＢのタイミングによりレジスタ群４５に１
ライン分のデータ信号を一斉に取り込む。 【００３９】一方、４９は１／４分周のバイナリーカウ
ンタであり、ストローブ信号ＳＴＢによりセットされ、
またクロック信号ＣＰＣによりカウントアップする。従
って、カウンター４９の出力信号ＤＣＯ（最下位ビッ
ト）及びＤＣＩ(最上位ビット)は、ＤＣＯ＝０，ＤＣＩ
＝０から、ＤＣＯ＝１，ＤＣＩ＝１まで変化する。 【００４０】コンパレータ４８は、レジスタの出力信号
ＤＬＯ（最下位ビット）とＤＬＩ（最上位ビット）及び
カウンタ４９の出力ＤＣＯとＤＣＩを比較して、両者が
一致するとサンプリング信号φを出力する。 【００４１】この時サンプリング信号φは、レジスタ４
６の出力信号ＤＬＯ，ＤＬＩの内容に応じてφA〜φDの
位相の異なる何れからの信号となる。 【００４２】一方、輝度参照信号ＶB は、カウンター４
９の出力信号ＤＣＯ，ＤＣＩをＡ／Ｄ（アナログ／ディ
ジタル）変換することにより得られる。実施例では、ｖ
B はＶB1〜ＶB4の４レベルである。 【００４３】例えば、レジスタ４６の出力信号ＤＬＯ＝
０，ＤＬＩ＝１の場合、サンプリング信号はφCであ
る。この結果、図１に示したサンプリング回路３の出力
電圧Ｖdは、ＶB3になる。このように、レジスタ４６の
出力信号の状態、すなわちデータ信号dataの内容に応じ
て４レベルの電圧がサンプリング回路３から出力され
る。 【００４４】本実施例では、４階調で駆動する場合につ
いて説明したが、ビット数の変更により階調数を可変す
ることができる。 【００４５】また、図１８に示したデータ信号dataは、
複数（＝Ｋ）の画素分のデータ（２×Ｋビット）を入力
しても良い。これにより、サンプリング制御回路４２の
動作を低速化できる。 【００４６】図２４にサンプリング制御回路４の他の実
施例を示す。図中のレジスタ４６及びレジスタ群４５
は、図１８と同一である。なお、階調数は４とした。 【００４７】回路は、デコーダ７０ａ，７０ｂ，基準パ
ルス発生回路７１，電子スイッチ７２ａ〜７３ｄで構成
されている。これらの回路の動作を図２５，図２６，図
２７を用いて説明する。 【００４８】基準パルス発生回路７１は、図２５に示し
たように、パルス位相の異なるＣＡ〜ＣＤのパルス又
は、図２６に示したように、パルス幅の異なるＣＡ〜Ｃ
Ｄのパルス幅を発生する。 【００４９】一方、図２に示したように、デコーダ７０
ａにレジスタ４６からの２bitのデータ信号（ＤＬＯ，
ＤＬＩ）が入力されると、その内容に応じてＧ１〜Ｇ４
の何れかがＨとなる。 【００５０】また、電子スイッチ７２ａ〜７３ｄは、デ
コーダ７０ａの出力信号Ｇ１〜Ｇ４がＨになるとオン状
態になる。 【００５１】従って、デコーダ７０ａからのデコーダ信
号ＤＬＯ，ＤＬＩの内容に応じて、図２５、図２６に示
したＣＡ〜ＣＤの何れかを選択する。 【００５２】例えば、図２６のタイムチャートの場合、
ＤＬＯ＝０，ＤＬＩ＝１では、ＣＡが選択され、これ
がサンプリング信号になる。また、 ＤＬＯ＝１，ＤＬ
Ｉ＝０では、ＣＢ， ＤＬＯ＝０，ＤＬＩ＝１では、Ｃ
Ｃ， ＤＬＯ＝１，ＤＬＩ＝１では、ＣＤが各々選択さ
れる。 【００５３】図２８に、サンプリング制御回路の他の実
施例を示す。ここでは、階調数を４とする。 【００５４】デコーダ７９は、階調情報を含むデータ信
号data２bit をデコードし、ｄ１〜ｄ４の４bit の信号
に変換する。この信号は、水平パルス発生回路７４の出
力信号ＳＧ1〜ＳＧmのタイミングにより、データサンプ
リング回路７５を介してキャパシタ７６にブロック毎に
順次入力される。 【００５５】ここで、１ライン分の信号がキャパシタ７
６に入力されると、ストローブ信号ＳＴＢのタイミング
により、キャパシタ８１に入力される。 【００５６】一方、基準信号発生回路８０は、図２９に
示したように、ＣＰ１〜ＣＰ４の信号を発生する。この
結果、セレクト回路７８は、キャパシタ８１に蓄積され
た信号Ｄ１〜Ｄ４と、ＣＰ１〜ＣＰ４信号のＡＮＤ
（積）の信号を出力する。例えば、Ｄ３の信号がＨであ
る時は、ｔ2〜ｔ3間でφ1 信号がＨになる。 【００５７】このように、Ｄ１〜Ｄ４信号の状態により
φ1 信号の位相が変化する。 【００５８】図６に全体の動作のタイミングを示す。走
査信号Ｖｇ1〜Ｖｇnは、ＴＦＴを順次オン状態にする信
号であり、ＦＳＴ信号とＣＫＶ信号のタイミングで発生
する。 【００５９】輝度参照信号ｖB は、液晶をオン状態もし
くはオフ状態の２階調にする場合の例を示したものであ
る。従って、ＶC，ＶC＋ＶD，ＶC−ＶD の３レベルから
なる。なお、ＶC＋ＶDとＶC−ＶDは、ＶC を基準にして
ＶD だけ変化させている。これは液晶を交流駆動するた
めにフレーム毎に液晶に加わる電圧の極性を反転してい
るためである。 【００６０】ここで、液晶をオフ状態にする場合は、サ
ンプリング信号φ1〜φmをφoff の信号にし、逆オン状
態にする場合は、φonの信号にする。 【００６１】図７は、液晶をオフ状態にする場合のタイ
ミングを液晶１ｂの印加電圧ｖLeも含めて示したもので
ある。この例では、図２に示したＴＦＴ液晶パネル１の
左上のＴＦＴを対象としている。 【００６２】サンプリング信号φ1 と輝度参照信号ｖB
のタイミングにより液晶印加電圧ｖLeはＶC になる。一
方、ＴＦＴ液晶パネルの共通電極の電位をＶC に設定す
ると液晶１ｂの両端に加わる電圧は０になり液晶はオフ
状態になる。 【００６３】図８は、液晶をオン状態にする場合のタイ
ミングを示したものである。サンプリング信号φ1 の位
相を遅延させることにより、液晶１ｂには、ＶC＋ＶD又
は、ＶC−ＶDの電圧が印加される。これらの電圧と共通
電極１ｃの電位ＶC の電位差により液晶は、オン状態に
なる。 【００６４】図９は、液晶を８階調に制御する場合のタ
イミングを示したものである。この時、輝度参照信号ｖ
B は、８レベルに分割し、また、フレーム毎に電圧の極
性を反転する。 【００６５】サンプリング信号φ1 の位相時間ｔPHを１
〜８に制御することにより８レベルに分割されたレベル
の１つが選択され、これが信号電圧となる。 【００６６】図１０は、サンプリング回路３を電子スイ
ッチ８〜１０，キャパシタ１７〜１９，バッファ回路２
０〜２２で構成した実施例である。 【００６７】この時のタイミングチャートを図１１に示
す。ここでは、液晶を８階調に制御する場合を例にとり
説明する。サンプリング信号φ1〜φmにより取り込まれ
た輝度参照信号は、キャパシタ１７〜１９に保持され、
バッファ回路２０〜２２を介して信号線１４〜１６に加
えられる。 【００６８】輝度参照信号ｖB は、ｔS の時間内でサン
プリングされ、ｔW の時間内で液晶１ｂに書き込まれ
る。 【００６９】図１２に他の実施例を示す。サンプリング
回路３は、電子スイッチ８〜１０，キャパシタ２３〜２
５，電子スイッチ２６〜２８，バッファ回路２０〜２２
で構成されている。 【００７０】この時のタイミングチャートを図１３に示
す。ここでは、液晶を８階調に制御する場合を例にとり
説明する。サンプリング信号φ1〜φmのタイミングによ
りサンプリングされた輝度参照信号は、キャパシタ２３
〜２５に保持される。次に、ＳＴＢ信号によりキャパシ
タ２９〜３１に入力される。さらに、バッファ回路２０
〜２２を介して信号線１４〜１６に加えられる。 【００７１】この実施例では、輝度参照信号ｖB のサン
プリング時間はｔS で完了するが、サンプリングのタイ
ミングに係わりなく信号電圧Ｖd1〜Ｖdmは、同時に変化
する。 【００７２】図１４は、他のタイミングチャート例を示
したものである。輝度参照信号ｖBは、１ラインの走査
時間ｔe でサンプリングされ、次のラインの走査期間の
開始前にキャパシタ２９〜３１に入力される。 【００７３】この方式では、信号電圧Ｖd1〜Ｖdmの有効
時間がｔe に等しくなる。 【００７４】なお、サンプリング信号φ1〜φmは、図４
に示したパルス幅制御法でも良い。また、輝度参照信号
ｖB は、図５に示した波形でも良い。 【００７５】図２，図１０，図１２に示した走査回路
は、シフトレジスタで構成すると都合が良い。 【００７６】一方、サンプリング制御回路４は、種々の
方式が考えられるが、図１５に他の実施例を示す。 【００７７】サンプリング制御回路４は、ラッチ回路３
３，電子スイッチ３４で構成されている。また、ラッチ
回路３３は、表示信号Ｄ0〜Ｄ3が入力される。 【００７８】一方、電子スイッチ３４は、サンプリング
信号φ1〜φmが入力されているが、ラッチ回路３３の出
力に応じてこのうち１つの信号が選択される。 【００７９】なお、図２，図１０，図１２に示した走査
回路，サンプリング制御回路及びサンプリング回路は、
ＴＦＴ液晶パネルと一体にしても良い。特に、Ｐ−SiTF
Tで構成すると都合が良い。 【００８０】図２１にカラー表示駆動の一実施例を示
す。この実施例では、Ｒ（赤），Ｇ（緑），Ｂ（青）の
色フィルターが縦方向に配列された縦カラーストライプ
表示である。このため、サンプリング制御回路は、各色
別に設けている。なお、サンプリング制御回路５０〜５
２は、図１８に示したのと同一構成である。 【００８１】なお、サンプリング回路３は、各色毎に設
けても良い。 【００８２】また、図２２は、カラー表示駆動の他の実
施例を示したものである。この実施例では、サンプリン
グ制御回路５３は、１個である、さらにサンプリング制
御回路５３へのデータ信号は、カラーセレクタ５４で切
り換え、Ｒ，Ｇ，Ｂの各色のデータ信号を取り込む。 【００８３】図２３に表示システムの実施例の概念図を
示す。フレームメモリ６２には、表示のデータ信号が少
なくとも一画面分記憶されている。これは、コントロー
ル回路５からのアドレス信号address により読出されて
サンプリング制御回路４に転送される。 【００８４】また、フレームメモリ６２には、マイクロ
プロセッサ５６，通信回線５８及びコントロール回路５
７，ビデオ回路５９，汎用データ入力部６０，メモリ６
１の各部から表示のデータ信号が入力される。逆に出力
することもできる。 【００８５】通信回線５８は、電話回線等の有線方式あ
るいは、文字多重放送やＰＯＳ等の無線方式の何れでも
良い。ビデオ回路５９は、ＴＶ放送等のアナログ画像信
号のデジタル信号に変換する等の処理を行う。また、汎
用データ入力部６０には、文字，数字等入力するキーボ
ードや例えば、メニュー型の入力タッチキーボードがあ
る。さらに、メモリ６１は、磁気，光，半導体等のメモ
リデバイスの何れでも良い。 【００８６】このような表示システムの応用例として
は、汎用データ入力部６０の入力データを表示画面上で
編集し、あるいは、ビデオ回路５９からの画像情報と合
成して、フレームメモリ６１に記憶させたり、通信回線
５８を介して情報を遠隔地に転送する。 【００８７】本実施例により、情報のモニタ，編集，転
送（入出力）の３つの動作を行うことができ、メディア
社会に非常に有益なシステムを構成できる。 【００８８】これまで述べてきた実施例では、液晶アク
ティブ，マトリクスディスプレイを対象としてきたが、
本発明は、これに特に限定されることはない。 【００８９】例えば、電圧振幅で明るさを制御できるエ
レクトロルミネント（ＥＬ），プラズマディスプレイ
（ＰＤＰ）等の発光型ディスプレイの信号回路の駆動回
路に適用できる。この時の駆動回路の構成は、図１２に
示した実施例が適用できる。 【００９０】 【発明の効果】本発明によれば、駆動回路の出力回路を
簡素化でき、さらに回路の動作を低速化できる。このた
め、駆動回路のＩＣ化が容易になる。
さを制御できるディスプレイの中間調表示法及び表示装
置に係り、特にＴＦＴ液晶ディスプレイに好適な中間調
表示装置に関する。 【０００２】 【従来の技術】ＴＦＴ（Thin Film Transistor）で代表
される３端子スイッチ素子又は、MIMで代表される２端
子非線形スイッチ素子と液晶とを積層して画像を表示す
る液晶アクティブ・マトリクスディスプレイにおいて、
従来の装置は、特開昭60−128292号（第３０図），特開
昭61−116334号（第３１図）及び、エス・アイ・デ，８
４，ダイジェスト（１９８４）３０４頁から３０７頁
（SID ８４ DIGEST,１９８４ ｐｐ３０４−３０７）
（第３２図）に記載されている。 【０００３】第３０図に示した液晶ディスプレイの信号
側回路は、シフトレジスタ２３，ラッチ回路２４，２値
切換スイッチ群２５で構成されている。 【０００４】２値切換スイッチ群２５は、１ out of ２
のマルチプレクサで構成されており、ＶD 又は、ＧＮＤ
レベルの何れかを選択し、信号電圧として出力する。 【０００５】この信号電圧は、TFT26aを介して液晶２６
ｂに入力される。液晶２６ｂは、信号電圧のレベルに応
じて明るさが変化する。この結果、ＴＦＴ液晶パネル２
６に画像が表示される。 【０００６】しかし、この駆動方法で、明るさを２値以
上にするには、信号電圧は階調数に応じて複数のレベル
になる。従って、電圧の切換スイッチも複数のスイッチ
で構成する必要がある。 【０００７】このため、信号回路の構成が複雑になるば
かりか、ＩＣ化した時のＩＣのコストが高くなり不利で
ある。 【０００８】一方、図３は、中間調表示の駆動回路の従
来例である。ビデオ信号ＶS （アナログ電圧）は、サン
プリングホルダ２９により時系列でサンプリングされ、
バッファ回路を介してTFT32aに入力される。 【０００９】サンプリングホルダ２９のサンプリング時
間は、例えばＴＶ表示の場合、TFT液晶パネル３２の横
方向のピクセル数を５００とすると、約０.１μｓ にな
る。従って、メシフトレジスタ２８の動作周波数は１０
ＭＨｚになる。このように、ビデオ信号を高速でサンプ
リングすると、サンプリングが不完全になり、均一な表
示が得られない。 【００１０】また、表示ピクセル数が１０００×１００
０の様な高精細ディスプレイでは、メシフトレジスタ２
８の動作周波数が高くなり、特にＩＣ化した時に問題に
なる。 【００１１】図３２に他の公知例を示す。３３は、Ｘ駆
動回路、３４は、Ｙ駆動回路、３５は、ＭＩＭ（Metal
Insulator Metal)の２端子素子、３６は、液晶、３７
は、電子スイッチである。 【００１２】Ｘ駆動回路３３に入力される表示信号は、
１水平走査期間で電子スイッチ３７により順次サンプリ
ングされて、ＭＩＭ３５に加えられる。 【００１３】表示信号をビデオ信号（アナログ）とする
ことにより中間調表示が可能であるが水平の画素数が多
くなると、サンプリング時間が短かくなり、この結果液
晶３６に十分な電圧が付加されるため、コントラストの
低下や、均一な表示が得られなくなる。 【００１４】 【発明が解決しようとする課題】従来の中間調表示方法
では、ビデオ信号のサンプリング周波数が高くなり、さ
らに駆動回路の出力段の構成が複雑になり、特に高精細
ディスプレイの駆動用の回路を集積化する上で問題があ
った。 【００１５】本発明の目的は、上記問題を解決し、ＩＣ
化に最適な中間表示装置を提供するにある。 【００１６】 【課題を解決するための手段】上記目的は、スイッチ素
子と液晶とを積層した液晶パネルと、複数の信号電極の
それぞれに対応して設けられフレームメモリから出力さ
れる中間調情報を示すデジタル信号を１ラインごとに取
り込むレジスタ群と、クロック信号をカウントアップす
るカウンタと、レジスタ群のそれぞれに対応して設けら
れこれらのレジスタ群のそれぞれから出力されるデジタ
ル信号の値とカウンタから出力される値とを比較し両者
が一致するとサンプリング信号を順次発生するコンパレ
ータ群とを有するサンプリング制御回路と、電圧が時間
的に変化する輝度参照信号をコンパレータ群のそれぞれ
から出力されるサンプリング信号に応じてサンプリング
し信号電極毎に印加される信号電圧に相当する中間調信
号を発生するサンプリング回路と、を具備することによ
って達成される。 【００１７】 【作用】サンプリング制御回路は１ライン毎に信号電極
のそれぞれに対応したサンプリング信号を順次発生す
る。また、サンプリング回路は輝度参照信号を入力しサ
ンプリング信号に応じてサンプリングし信号電極毎に信
号電圧を発生する。 【００１８】この結果、信号電圧を発生する回路を簡素
化できるとともに、回路の動作速度を低速化できる。 【００１９】 【実施例】以下、本発明の実施例を詳細に説明する。図
１は、本発明による表示装置全体の構成例を示したもの
である。装置は、ＴＦＴ液晶パネル１，走査回路２，時
間関数・中間変換手段となるサンプリング回路３，デジ
タル・時間関数変換手段となるサンプリング制御回路
４，コントロール回路５，フレームメモリ６，ビデオ回
路７で構成されている。 【００２０】ＴＦＴ液晶パネル１は、スイッチング素子
となるＴＦＴ１ａ，液晶１ｂ及びＴＦＴ１ａに電圧を供
給する複数の信号線１ｃ，複数の走査線１ｄで構成され
ている。走査回路２は、走査線１ｄを順次走査する走査
電圧に相当する信号を発生して、走査線１ｄに印加す
る。 【００２１】サンプリング制御回路４には、液晶１ｂの
明るさの状態を定めるデータ信号及びタイミング信号が
入力され、サンプリング回路３には、輝度参照信号が入
力される。 【００２２】また、走査回路２は、タイミング信号が入
力される。 【００２３】次に、各部の動作について具体的に説明す
る。図２は、サンプリング回路３を電子スイッチ８〜１
０で構成した時の一実施例である。電子スイッチ８〜１
０は、ＴＦＴやＭＯＳトランジスタで構成するが、特に
限定するものでない。 【００２４】走査回路２には、タイミング信号としてＦ
ＳＴ信号とＣＫＶ信号が入力される。これらの信号によ
り、走査信号Ｖｇ1〜Ｖｇnを出力する。 【００２５】一方、サンプリング制御回路４には、液晶
の表示状態を定めるデジタルデータ信号dataが入力され
るがこの信号を、時間関数信号となるサンプリング信号
φ1〜φmに変換して、発生する。 【００２６】サンプリング信号φ1〜φmの振幅は、サン
プリング制御回路４を構成する電子スイッチの論理レベ
ルできまり、例えば、ＭＯＳスイッチであれば、０〜５
Ｖとなる。このサンプリング信号φ1〜φmの振幅は、サ
ンプリング制御回路４の入力信号となるデジタル・デー
タ信号の振幅（例えば０〜５Ｖ）に実質的に等しい。サ
ンプリング回路３は、サンプリング信号φ1〜φmのタイ
ミングにより輝度参照信号ＶB を取り込み信号電圧Ｖd1
〜Ｖdmとして出力する。 【００２７】輝度参照信号ＶB の振幅は、液晶に印加さ
れる電圧の振幅ｎ実質的に等しく、例えば、−１０Ｖ〜
１０Ｖであり、通常はサンプリング信号φ1〜φmの振幅
よりは大きい。 【００２８】この時の輝度参照信号ＶB とサンプリング
信号φ1〜φmの関係を図３に示す。輝度参照信号Ｖ
B は、電圧レベルがＶB1〜ＶBKに階段状に変化する信号
である。この時、サンプリング信号φ1〜φmは、パルス
幅がｔφで時間ｔO からｔPHだけ遅延したパルス位相信
号である。 【００２９】例えば、サンプリング信号φ1〜φmが図３
の３のタイミングの場合は、輝度参照信号ＶB における
ＶB3の電圧が選択されて信号電圧として出力される。 【００３０】図４は、サンプリング信号φ1〜φmの他の
実施例を示したものである。サンプリング信号φ1〜φm
は、パルス幅ｔPHが変化するパルス幅信号である。例え
ば、３のタイミングの場合は、図３と同様にＶB3の電圧
が信号電圧として出力される。 【００３１】図３及び図４に示したサンプリング信号φ
1〜φmは、サンプリング制御回路４に入力されるデータ
信号dataに応じて、図３の様にパルスの位相又は図４の
様にパルス幅が変化する。 【００３２】なお、輝度参照信号ｖB は、図３，図４に
示した信号に限定されることがなく、例えば、図５に示
したように、直線状（ａ）、ノンリリア状（ｂ）でも良
い。また、サンプリング信号φ1〜φmのパルスの位相の
時間ｔPHは、等間隔でなくても良い。これは、パルス幅
についても同様である。 【００３３】図１に示した走査回路２の具体的な実施例
を図１６に示す。走査回路は、シフトレジスタ４０と出
力回路４１で構成されている。シフトレジスタ４０は、
走査パルス信号Ｓ1〜Ｓnを順次に発生する。 【００３４】一方、１ out of ２のマルチプレクサ４１
ａ〜４１ｃで構成している出力回路４１は、走査パルス
信号Ｓ1〜ＳnによりＶGH又はＬGLの何れかの電圧を選択
する。前記したＶGHによりＴＦＴ１ａは、オン状態にな
り、ＬGLによりオフ状態になる。この走査回路の動作の
タイムチャートを図１７に示す。 【００３５】なお、走査回路は、ＴＦＴ１ａを１ライン
毎にオン状態にする電圧を発生すれば良く、図１６，図
１７に限定されるものではない。 【００３６】図１に示したデジタル・時間関数変換手段
となるサンプリング制御回路４の一実施例を図１８に示
す。図２で説明したようにサンプリング制御回路４は、
電圧が時間的に変化する輝度参照信号ＶB をサンプリン
グするための時間関数信号となるサンプリング信号φ1
〜φmを発生する。従って、サンプリング制御回路４
は、デジタル・データ信号dataの階調の情報に応じたパ
ルス位相又はパルス幅を出力する。 【００３７】図１８に示した実施例では、データ信号da
taの階調情報によりパルス位相を可変し、さらに階調数
を４とする。 【００３８】各部の動作を図１９，図２０に示したタイ
ムチャートを用いて説明する。データ信号dataは、階調
情報を含むデジタル信号であり、ラッチ制御回路４２か
らのラッチ信号Ｓ1〜Ｓmのタイミングにより各々のラッ
チ回路４４に取り込まれる。また、ラッチ回路群４３に
１ライン分のデータ信号が取り込まれると次に、ストロ
ーブ信号ＳＴＢのタイミングによりレジスタ群４５に１
ライン分のデータ信号を一斉に取り込む。 【００３９】一方、４９は１／４分周のバイナリーカウ
ンタであり、ストローブ信号ＳＴＢによりセットされ、
またクロック信号ＣＰＣによりカウントアップする。従
って、カウンター４９の出力信号ＤＣＯ（最下位ビッ
ト）及びＤＣＩ(最上位ビット)は、ＤＣＯ＝０，ＤＣＩ
＝０から、ＤＣＯ＝１，ＤＣＩ＝１まで変化する。 【００４０】コンパレータ４８は、レジスタの出力信号
ＤＬＯ（最下位ビット）とＤＬＩ（最上位ビット）及び
カウンタ４９の出力ＤＣＯとＤＣＩを比較して、両者が
一致するとサンプリング信号φを出力する。 【００４１】この時サンプリング信号φは、レジスタ４
６の出力信号ＤＬＯ，ＤＬＩの内容に応じてφA〜φDの
位相の異なる何れからの信号となる。 【００４２】一方、輝度参照信号ＶB は、カウンター４
９の出力信号ＤＣＯ，ＤＣＩをＡ／Ｄ（アナログ／ディ
ジタル）変換することにより得られる。実施例では、ｖ
B はＶB1〜ＶB4の４レベルである。 【００４３】例えば、レジスタ４６の出力信号ＤＬＯ＝
０，ＤＬＩ＝１の場合、サンプリング信号はφCであ
る。この結果、図１に示したサンプリング回路３の出力
電圧Ｖdは、ＶB3になる。このように、レジスタ４６の
出力信号の状態、すなわちデータ信号dataの内容に応じ
て４レベルの電圧がサンプリング回路３から出力され
る。 【００４４】本実施例では、４階調で駆動する場合につ
いて説明したが、ビット数の変更により階調数を可変す
ることができる。 【００４５】また、図１８に示したデータ信号dataは、
複数（＝Ｋ）の画素分のデータ（２×Ｋビット）を入力
しても良い。これにより、サンプリング制御回路４２の
動作を低速化できる。 【００４６】図２４にサンプリング制御回路４の他の実
施例を示す。図中のレジスタ４６及びレジスタ群４５
は、図１８と同一である。なお、階調数は４とした。 【００４７】回路は、デコーダ７０ａ，７０ｂ，基準パ
ルス発生回路７１，電子スイッチ７２ａ〜７３ｄで構成
されている。これらの回路の動作を図２５，図２６，図
２７を用いて説明する。 【００４８】基準パルス発生回路７１は、図２５に示し
たように、パルス位相の異なるＣＡ〜ＣＤのパルス又
は、図２６に示したように、パルス幅の異なるＣＡ〜Ｃ
Ｄのパルス幅を発生する。 【００４９】一方、図２に示したように、デコーダ７０
ａにレジスタ４６からの２bitのデータ信号（ＤＬＯ，
ＤＬＩ）が入力されると、その内容に応じてＧ１〜Ｇ４
の何れかがＨとなる。 【００５０】また、電子スイッチ７２ａ〜７３ｄは、デ
コーダ７０ａの出力信号Ｇ１〜Ｇ４がＨになるとオン状
態になる。 【００５１】従って、デコーダ７０ａからのデコーダ信
号ＤＬＯ，ＤＬＩの内容に応じて、図２５、図２６に示
したＣＡ〜ＣＤの何れかを選択する。 【００５２】例えば、図２６のタイムチャートの場合、
ＤＬＯ＝０，ＤＬＩ＝１では、ＣＡが選択され、これ
がサンプリング信号になる。また、 ＤＬＯ＝１，ＤＬ
Ｉ＝０では、ＣＢ， ＤＬＯ＝０，ＤＬＩ＝１では、Ｃ
Ｃ， ＤＬＯ＝１，ＤＬＩ＝１では、ＣＤが各々選択さ
れる。 【００５３】図２８に、サンプリング制御回路の他の実
施例を示す。ここでは、階調数を４とする。 【００５４】デコーダ７９は、階調情報を含むデータ信
号data２bit をデコードし、ｄ１〜ｄ４の４bit の信号
に変換する。この信号は、水平パルス発生回路７４の出
力信号ＳＧ1〜ＳＧmのタイミングにより、データサンプ
リング回路７５を介してキャパシタ７６にブロック毎に
順次入力される。 【００５５】ここで、１ライン分の信号がキャパシタ７
６に入力されると、ストローブ信号ＳＴＢのタイミング
により、キャパシタ８１に入力される。 【００５６】一方、基準信号発生回路８０は、図２９に
示したように、ＣＰ１〜ＣＰ４の信号を発生する。この
結果、セレクト回路７８は、キャパシタ８１に蓄積され
た信号Ｄ１〜Ｄ４と、ＣＰ１〜ＣＰ４信号のＡＮＤ
（積）の信号を出力する。例えば、Ｄ３の信号がＨであ
る時は、ｔ2〜ｔ3間でφ1 信号がＨになる。 【００５７】このように、Ｄ１〜Ｄ４信号の状態により
φ1 信号の位相が変化する。 【００５８】図６に全体の動作のタイミングを示す。走
査信号Ｖｇ1〜Ｖｇnは、ＴＦＴを順次オン状態にする信
号であり、ＦＳＴ信号とＣＫＶ信号のタイミングで発生
する。 【００５９】輝度参照信号ｖB は、液晶をオン状態もし
くはオフ状態の２階調にする場合の例を示したものであ
る。従って、ＶC，ＶC＋ＶD，ＶC−ＶD の３レベルから
なる。なお、ＶC＋ＶDとＶC−ＶDは、ＶC を基準にして
ＶD だけ変化させている。これは液晶を交流駆動するた
めにフレーム毎に液晶に加わる電圧の極性を反転してい
るためである。 【００６０】ここで、液晶をオフ状態にする場合は、サ
ンプリング信号φ1〜φmをφoff の信号にし、逆オン状
態にする場合は、φonの信号にする。 【００６１】図７は、液晶をオフ状態にする場合のタイ
ミングを液晶１ｂの印加電圧ｖLeも含めて示したもので
ある。この例では、図２に示したＴＦＴ液晶パネル１の
左上のＴＦＴを対象としている。 【００６２】サンプリング信号φ1 と輝度参照信号ｖB
のタイミングにより液晶印加電圧ｖLeはＶC になる。一
方、ＴＦＴ液晶パネルの共通電極の電位をＶC に設定す
ると液晶１ｂの両端に加わる電圧は０になり液晶はオフ
状態になる。 【００６３】図８は、液晶をオン状態にする場合のタイ
ミングを示したものである。サンプリング信号φ1 の位
相を遅延させることにより、液晶１ｂには、ＶC＋ＶD又
は、ＶC−ＶDの電圧が印加される。これらの電圧と共通
電極１ｃの電位ＶC の電位差により液晶は、オン状態に
なる。 【００６４】図９は、液晶を８階調に制御する場合のタ
イミングを示したものである。この時、輝度参照信号ｖ
B は、８レベルに分割し、また、フレーム毎に電圧の極
性を反転する。 【００６５】サンプリング信号φ1 の位相時間ｔPHを１
〜８に制御することにより８レベルに分割されたレベル
の１つが選択され、これが信号電圧となる。 【００６６】図１０は、サンプリング回路３を電子スイ
ッチ８〜１０，キャパシタ１７〜１９，バッファ回路２
０〜２２で構成した実施例である。 【００６７】この時のタイミングチャートを図１１に示
す。ここでは、液晶を８階調に制御する場合を例にとり
説明する。サンプリング信号φ1〜φmにより取り込まれ
た輝度参照信号は、キャパシタ１７〜１９に保持され、
バッファ回路２０〜２２を介して信号線１４〜１６に加
えられる。 【００６８】輝度参照信号ｖB は、ｔS の時間内でサン
プリングされ、ｔW の時間内で液晶１ｂに書き込まれ
る。 【００６９】図１２に他の実施例を示す。サンプリング
回路３は、電子スイッチ８〜１０，キャパシタ２３〜２
５，電子スイッチ２６〜２８，バッファ回路２０〜２２
で構成されている。 【００７０】この時のタイミングチャートを図１３に示
す。ここでは、液晶を８階調に制御する場合を例にとり
説明する。サンプリング信号φ1〜φmのタイミングによ
りサンプリングされた輝度参照信号は、キャパシタ２３
〜２５に保持される。次に、ＳＴＢ信号によりキャパシ
タ２９〜３１に入力される。さらに、バッファ回路２０
〜２２を介して信号線１４〜１６に加えられる。 【００７１】この実施例では、輝度参照信号ｖB のサン
プリング時間はｔS で完了するが、サンプリングのタイ
ミングに係わりなく信号電圧Ｖd1〜Ｖdmは、同時に変化
する。 【００７２】図１４は、他のタイミングチャート例を示
したものである。輝度参照信号ｖBは、１ラインの走査
時間ｔe でサンプリングされ、次のラインの走査期間の
開始前にキャパシタ２９〜３１に入力される。 【００７３】この方式では、信号電圧Ｖd1〜Ｖdmの有効
時間がｔe に等しくなる。 【００７４】なお、サンプリング信号φ1〜φmは、図４
に示したパルス幅制御法でも良い。また、輝度参照信号
ｖB は、図５に示した波形でも良い。 【００７５】図２，図１０，図１２に示した走査回路
は、シフトレジスタで構成すると都合が良い。 【００７６】一方、サンプリング制御回路４は、種々の
方式が考えられるが、図１５に他の実施例を示す。 【００７７】サンプリング制御回路４は、ラッチ回路３
３，電子スイッチ３４で構成されている。また、ラッチ
回路３３は、表示信号Ｄ0〜Ｄ3が入力される。 【００７８】一方、電子スイッチ３４は、サンプリング
信号φ1〜φmが入力されているが、ラッチ回路３３の出
力に応じてこのうち１つの信号が選択される。 【００７９】なお、図２，図１０，図１２に示した走査
回路，サンプリング制御回路及びサンプリング回路は、
ＴＦＴ液晶パネルと一体にしても良い。特に、Ｐ−SiTF
Tで構成すると都合が良い。 【００８０】図２１にカラー表示駆動の一実施例を示
す。この実施例では、Ｒ（赤），Ｇ（緑），Ｂ（青）の
色フィルターが縦方向に配列された縦カラーストライプ
表示である。このため、サンプリング制御回路は、各色
別に設けている。なお、サンプリング制御回路５０〜５
２は、図１８に示したのと同一構成である。 【００８１】なお、サンプリング回路３は、各色毎に設
けても良い。 【００８２】また、図２２は、カラー表示駆動の他の実
施例を示したものである。この実施例では、サンプリン
グ制御回路５３は、１個である、さらにサンプリング制
御回路５３へのデータ信号は、カラーセレクタ５４で切
り換え、Ｒ，Ｇ，Ｂの各色のデータ信号を取り込む。 【００８３】図２３に表示システムの実施例の概念図を
示す。フレームメモリ６２には、表示のデータ信号が少
なくとも一画面分記憶されている。これは、コントロー
ル回路５からのアドレス信号address により読出されて
サンプリング制御回路４に転送される。 【００８４】また、フレームメモリ６２には、マイクロ
プロセッサ５６，通信回線５８及びコントロール回路５
７，ビデオ回路５９，汎用データ入力部６０，メモリ６
１の各部から表示のデータ信号が入力される。逆に出力
することもできる。 【００８５】通信回線５８は、電話回線等の有線方式あ
るいは、文字多重放送やＰＯＳ等の無線方式の何れでも
良い。ビデオ回路５９は、ＴＶ放送等のアナログ画像信
号のデジタル信号に変換する等の処理を行う。また、汎
用データ入力部６０には、文字，数字等入力するキーボ
ードや例えば、メニュー型の入力タッチキーボードがあ
る。さらに、メモリ６１は、磁気，光，半導体等のメモ
リデバイスの何れでも良い。 【００８６】このような表示システムの応用例として
は、汎用データ入力部６０の入力データを表示画面上で
編集し、あるいは、ビデオ回路５９からの画像情報と合
成して、フレームメモリ６１に記憶させたり、通信回線
５８を介して情報を遠隔地に転送する。 【００８７】本実施例により、情報のモニタ，編集，転
送（入出力）の３つの動作を行うことができ、メディア
社会に非常に有益なシステムを構成できる。 【００８８】これまで述べてきた実施例では、液晶アク
ティブ，マトリクスディスプレイを対象としてきたが、
本発明は、これに特に限定されることはない。 【００８９】例えば、電圧振幅で明るさを制御できるエ
レクトロルミネント（ＥＬ），プラズマディスプレイ
（ＰＤＰ）等の発光型ディスプレイの信号回路の駆動回
路に適用できる。この時の駆動回路の構成は、図１２に
示した実施例が適用できる。 【００９０】 【発明の効果】本発明によれば、駆動回路の出力回路を
簡素化でき、さらに回路の動作を低速化できる。このた
め、駆動回路のＩＣ化が容易になる。
【図面の簡単な説明】
【図１】本発明による装置の全体を示す図。
【図２】サンプリング回路を電子スイッチで構成した本
発明の実施例を示す。 【図３】図２における輝度参照信号とサンプリング信号
との関係を示す図。 【図４】図３におけるサンプリング信号の他の実施例を
示す図。 【図５】図２における輝度参照信号の他の実施例を示す
図。 【図６】図２に示した装置全体の動作タイミングを示す
図。 【図７】図２における液晶をオフ状態にする場合のタイ
ミングを示す図。 【図８】図２における液晶をオフ状態にする場合のタイ
ミングを示す図。 【図９】図２における液晶を８階調生業する場合のタイ
ミングを示す図。 【図１０】本発明の他の実施例を示す図。 【図１１】図１０に示した装置全体の動作タイミングを
示す図。 【図１２】本発明の他の実施例を示す図。 【図１３】図１２に示した装置全体の動作タイミングを
示す図。 【図１４】図１２に示した装置全体の動作の他のタイミ
ングを示す図。 【図１５】本発明のサンプリング制御回路の一実施例を
示す図。 【図１６】本発明の走査回路の一実施例を示す図。 【図１７】図１６に示した走査回路の動作のタイミング
を示す図。 【図１８】本発明のサンプリング制御回路の一実施例を
示す図。 【図１９】図１８に示したサンプリング制御回路の動作
のタイミングを示す図。 【図２０】図１８に示したサンプリング制御回路の動作
のタイミングを示す図。 【図２１】本発明のカラー表示駆動回路の一実施例を示
す図。 【図２２】本発明のカラー表示駆動回路の他の一実施例
を示す図。 【図２３】本発明の表示システムの概念図を示す図。 【図２４】本発明のサンプリング制御回路の他の実施例
を示す図。 【図２５】図２４に示したサンプリング制御回路の動作
のタイミングを示す図。 【図２６】図２４に示したサンプリング制御回路の動作
のタイミングを示す図。 【図２７】図２４に示したサンプリング制御回路の動作
のタイミングを示す図。 【図２８】本発明のサンプリング制御回路の他の実施例
を示す図。 【図２９】図２８に示した基準信号発生回路の動作のタ
イミングを示す図。 【図３０】従来の液晶ディスプレイの構成を示す図。 【図３１】従来の液晶ディスプレイの構成を示す図。 【図３２】従来の液晶ディスプレイの構成を示す図。 【符号の説明】 １…ＴＦＴ液晶パネル、２…走査回路、３…サンプリン
グ回路、４…サンプリング制御回路、１ａ…ＴＦＴ、１
ｂ…液晶、８，９，１０，２６，２７，２８…電子スイ
ッチ、１７，１８，１９，２９，３０，３１…キャパシ
タ、２０，２１，２２…バッファ回路。
発明の実施例を示す。 【図３】図２における輝度参照信号とサンプリング信号
との関係を示す図。 【図４】図３におけるサンプリング信号の他の実施例を
示す図。 【図５】図２における輝度参照信号の他の実施例を示す
図。 【図６】図２に示した装置全体の動作タイミングを示す
図。 【図７】図２における液晶をオフ状態にする場合のタイ
ミングを示す図。 【図８】図２における液晶をオフ状態にする場合のタイ
ミングを示す図。 【図９】図２における液晶を８階調生業する場合のタイ
ミングを示す図。 【図１０】本発明の他の実施例を示す図。 【図１１】図１０に示した装置全体の動作タイミングを
示す図。 【図１２】本発明の他の実施例を示す図。 【図１３】図１２に示した装置全体の動作タイミングを
示す図。 【図１４】図１２に示した装置全体の動作の他のタイミ
ングを示す図。 【図１５】本発明のサンプリング制御回路の一実施例を
示す図。 【図１６】本発明の走査回路の一実施例を示す図。 【図１７】図１６に示した走査回路の動作のタイミング
を示す図。 【図１８】本発明のサンプリング制御回路の一実施例を
示す図。 【図１９】図１８に示したサンプリング制御回路の動作
のタイミングを示す図。 【図２０】図１８に示したサンプリング制御回路の動作
のタイミングを示す図。 【図２１】本発明のカラー表示駆動回路の一実施例を示
す図。 【図２２】本発明のカラー表示駆動回路の他の一実施例
を示す図。 【図２３】本発明の表示システムの概念図を示す図。 【図２４】本発明のサンプリング制御回路の他の実施例
を示す図。 【図２５】図２４に示したサンプリング制御回路の動作
のタイミングを示す図。 【図２６】図２４に示したサンプリング制御回路の動作
のタイミングを示す図。 【図２７】図２４に示したサンプリング制御回路の動作
のタイミングを示す図。 【図２８】本発明のサンプリング制御回路の他の実施例
を示す図。 【図２９】図２８に示した基準信号発生回路の動作のタ
イミングを示す図。 【図３０】従来の液晶ディスプレイの構成を示す図。 【図３１】従来の液晶ディスプレイの構成を示す図。 【図３２】従来の液晶ディスプレイの構成を示す図。 【符号の説明】 １…ＴＦＴ液晶パネル、２…走査回路、３…サンプリン
グ回路、４…サンプリング制御回路、１ａ…ＴＦＴ、１
ｂ…液晶、８，９，１０，２６，２７，２８…電子スイ
ッチ、１７，１８，１９，２９，３０，３１…キャパシ
タ、２０，２１，２２…バッファ回路。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 長江 慶治
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(56)参考文献 特開 昭61−103199（ＪＰ，Ａ)
特開 昭62−65018（ＪＰ，Ａ)
特開 昭55−74238（ＪＰ，Ａ)
特開 昭61−116334（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．複数の走査電極と、これらに交差する複数の信号電
極と、これらの電極のそれぞれの交点に対応する部分に
形成されて上記各走査電極及び各信号電極に接続された
複数のスイッチング素子とを有する基板と、印加電圧に
より明るさが制御される表示体とが積層された表示パネ
ルと、 上記表示体の明るさの中間調情報を示すデジタル信号を
少なくとも一画面分記憶するフレームメモリと、 上記フレームメモリから出力される上記デジタル信号を
一時的にラッチするラッチ回路群と、上記複数の信号電
極のそれぞれに対応して設けられて上記デジタル信号を
１ラインごとに取り込むレジスタ群と、クロック信号を
カウントアップするカウンタと、上記レジスタ群のそれ
ぞれのレジスタに対応して設けられ、これらのレジスタ
群のそれぞれのレジスタから出力されるデジタル信号の
値と上記カウンタから出力される値とを比較し両者が一
致したタイミングに対応するサンプリング信号を発生す
るコンパレータ群とを有するサンプリング制御回路と、 電圧が時間的に変化する輝度参照信号を上記コンパレー
タ群のそれぞれのコンパレータから出力される上記サン
プリング信号に応じてサンプリングし、上記信号電極毎
に印加される信号電圧を発生するサンプリング回路と、 上記複数の走査電極を順次走査する走査電圧を発生する
走査電圧発生回路とを有する中間調表示装置であって、 上記複数の走査電極の各々に上記走査電圧を印加する各
期間内に、上記サンプリング信号に応じてサンプリング
し、上記各信号電極毎に印加される各信号電圧を保持す
る期間と、保持された上記各信号電圧を上記各信号電極
に印加する期間とを設けたことを特徴とする中間調表示
装置。 ２．前記輝度参照信号は、時間に対して電圧が非線形で
変化する信号であることを特徴とする請求項１記載の中
間調表示装置。 ３．前記ラッチ回路は、１つのラッチタイミングで複数
画素分の前記デジタル信号をラッチすることを特徴とす
る請求項１記載の中間調表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7052240A JP2839854B2 (ja) | 1995-03-13 | 1995-03-13 | 中間調表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7052240A JP2839854B2 (ja) | 1995-03-13 | 1995-03-13 | 中間調表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62249832A Division JP2852042B2 (ja) | 1987-10-05 | 1987-10-05 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07306663A JPH07306663A (ja) | 1995-11-21 |
| JP2839854B2 true JP2839854B2 (ja) | 1998-12-16 |
Family
ID=12909204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7052240A Expired - Lifetime JP2839854B2 (ja) | 1995-03-13 | 1995-03-13 | 中間調表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2839854B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012256012A (ja) | 2010-09-15 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574238A (en) * | 1978-11-29 | 1980-06-04 | Sanyo Electric Co Ltd | Digital-analog converter |
| JP2646523B2 (ja) * | 1984-10-26 | 1997-08-27 | 旭硝子株式会社 | 画像表示装置 |
| JPS62143524A (ja) * | 1985-12-18 | 1987-06-26 | Fuji Electric Co Ltd | デジタル／アナログ変換装置 |
-
1995
- 1995-03-13 JP JP7052240A patent/JP2839854B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07306663A (ja) | 1995-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2852042B2 (ja) | 表示装置 | |
| US5414443A (en) | Drive device for driving a matrix-type LCD apparatus | |
| KR100232983B1 (ko) | 해상도 변환이 가능한 디스플레이 패널 및 장치 | |
| US4180813A (en) | Liquid crystal display device using signal converter of digital type | |
| JP2003507763A (ja) | 画素表示手段を有するｄａｃ駆動回路付きのカラー電子光学表示装置 | |
| US6566643B2 (en) | Electro-optical device, method of driving the same, and electronic apparatus using the same | |
| KR100232982B1 (ko) | 컬러 디스플레이 패널 및 장치 | |
| JPH08194206A (ja) | マトリクス型液晶表示装置 | |
| US6028588A (en) | Multicolor display control method for liquid crystal display | |
| US5920305A (en) | Multicolor display control circuit and method for liquid crystal display | |
| JP2839854B2 (ja) | 中間調表示装置 | |
| JPH05108030A (ja) | 液晶パネルの駆動回路 | |
| JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
| JPH0216596A (ja) | 液晶ディスプレイ装置 | |
| JPH07104716A (ja) | 表示装置 | |
| JPH08241060A (ja) | 液晶表示装置及びその駆動方法 | |
| US20030085861A1 (en) | Gray scale driving method of liquid crystal display panel | |
| JP4463922B2 (ja) | Ｄ／ａ変換回路およびそれを用いた表示装置 | |
| JP2835254B2 (ja) | 表示装置の駆動回路 | |
| JP2003131625A (ja) | 表示装置の駆動装置及びそれを用いた表示装置モジュール | |
| JP2002311916A (ja) | 駆動方法、表示回路、表示装置 | |
| JP3549127B2 (ja) | 液晶表示装置 | |
| JP2822991B2 (ja) | 液晶表示装置 | |
| JPH06242742A (ja) | フラットパネルディスプレイ | |
| JP2534479B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |