JP3162746B2 - マトリクス表示装置のデータドライバ - Google Patents
マトリクス表示装置のデータドライバInfo
- Publication number
- JP3162746B2 JP3162746B2 JP21897891A JP21897891A JP3162746B2 JP 3162746 B2 JP3162746 B2 JP 3162746B2 JP 21897891 A JP21897891 A JP 21897891A JP 21897891 A JP21897891 A JP 21897891A JP 3162746 B2 JP3162746 B2 JP 3162746B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- holding means
- stage
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、マトリクス表示装置の
データドライバ、特に多階調表示に対応したデータドラ
イバに関する。一般に、ラップトップ型あるいはブック
タイプ型と呼ばれる可搬型コンピュータの表示装置に
は、薄型、軽量、低電力のもの、例えば液晶表示装置
（ＬＣＤ）が使用される。
データドライバ、特に多階調表示に対応したデータドラ
イバに関する。一般に、ラップトップ型あるいはブック
タイプ型と呼ばれる可搬型コンピュータの表示装置に
は、薄型、軽量、低電力のもの、例えば液晶表示装置
（ＬＣＤ）が使用される。
【０００２】特にＴＦＴをスイッチング素子に使用した
ＴＦＴ−ＬＣＤは、多階調表示が可能であり、しかも高
精細度表示を行った場合でも駆動デューティ比の低下を
招くことがなく、コントラストの低下や視野角の減少を
きたさないなど優れた特長がある。しかし一方で、表示
パネルや駆動回路（特にデータドライバ）の価格が高
く、これが普及を妨げる原因のひとつになっている。
ＴＦＴ−ＬＣＤは、多階調表示が可能であり、しかも高
精細度表示を行った場合でも駆動デューティ比の低下を
招くことがなく、コントラストの低下や視野角の減少を
きたさないなど優れた特長がある。しかし一方で、表示
パネルや駆動回路（特にデータドライバ）の価格が高
く、これが普及を妨げる原因のひとつになっている。
【０００３】
【従来の技術】以下、公知のデータドライバの具体例を
説明する。図５はその第１の従来例の回路図である。Ｆ
1〜ＦnはＤフリップフロップであり、これらのＦ1〜Ｆn
は、１スキャンライン（水平走査線）毎に発生する所定
のデータ取込み信号ＳＩと表示クロックＣＬＫとに同期
してＳ1〜Ｓnまでのスイッチを順次にオンさせるもの
で、１スキャンラインの表示順に１番からｎ番までシリ
アルに並べられた階調表示データＤＡＴＡを、スイッチ
操作によって分離するものである。Ｃ1〜Ｃnは、分離さ
れた各表示データの電圧値を保持するための容量、Ｂ1
〜Ｂnは、図示しない表示パネルのｎ個のデータライン
への供給電圧Ｄ1〜Ｄnを発生するバッファであり、これ
らの容量Ｃ1〜Ｃn及びバッファＢ1〜Ｂnは、一体として
アナログサンプリングホールド回路１０を構成する。
説明する。図５はその第１の従来例の回路図である。Ｆ
1〜ＦnはＤフリップフロップであり、これらのＦ1〜Ｆn
は、１スキャンライン（水平走査線）毎に発生する所定
のデータ取込み信号ＳＩと表示クロックＣＬＫとに同期
してＳ1〜Ｓnまでのスイッチを順次にオンさせるもの
で、１スキャンラインの表示順に１番からｎ番までシリ
アルに並べられた階調表示データＤＡＴＡを、スイッチ
操作によって分離するものである。Ｃ1〜Ｃnは、分離さ
れた各表示データの電圧値を保持するための容量、Ｂ1
〜Ｂnは、図示しない表示パネルのｎ個のデータライン
への供給電圧Ｄ1〜Ｄnを発生するバッファであり、これ
らの容量Ｃ1〜Ｃn及びバッファＢ1〜Ｂnは、一体として
アナログサンプリングホールド回路１０を構成する。
【０００４】かかる第１の従来例の欠点は、Ｃ1〜Ｃnの
データ保持期間が表示順に１クロックづつシフトするた
め、全てのデータ保持期間の重複範囲がきわめて狭くな
り、したがってＤ1からＤnまでの電圧を同時供給できる
時間が非常に短いことである。このことは、特にマトリ
クス表示装置の場合に好ましくない。マトリクス表示装
置では１スキャンライン（１行）単位にデータの書き込
みを行うために、スキャンラインの選択時間が短いと書
き込み不良が起きやすくなるからである。
データ保持期間が表示順に１クロックづつシフトするた
め、全てのデータ保持期間の重複範囲がきわめて狭くな
り、したがってＤ1からＤnまでの電圧を同時供給できる
時間が非常に短いことである。このことは、特にマトリ
クス表示装置の場合に好ましくない。マトリクス表示装
置では１スキャンライン（１行）単位にデータの書き込
みを行うために、スキャンラインの選択時間が短いと書
き込み不良が起きやすくなるからである。
【０００５】図６は上記の例を改善した第２の従来例の
回路図である。この例では、アナログサンプリングホー
ルド回路を２段構成としている。なお、符号の後に付し
た−１または−２は、それぞれ前段回路の構成部品また
は後段回路の構成部品であることを示している。Ｆ1〜
Ｆn及び前段側のアナログサンプリングホールド回路
（以下、前段回路）１０は、第１の従来例と同一の構成
であり、ここでの説明は省略する。後段側のアナログサ
ンプリングホールド回路（以下、後段回路）２０も、前
段側とほぼ同一の構成であるが、スイッチＳ1−２〜Ｓn
−２を共通のラッチ信号ＬＡＴＣＨによってオン／オフ
している点が相違する。
回路図である。この例では、アナログサンプリングホー
ルド回路を２段構成としている。なお、符号の後に付し
た−１または−２は、それぞれ前段回路の構成部品また
は後段回路の構成部品であることを示している。Ｆ1〜
Ｆn及び前段側のアナログサンプリングホールド回路
（以下、前段回路）１０は、第１の従来例と同一の構成
であり、ここでの説明は省略する。後段側のアナログサ
ンプリングホールド回路（以下、後段回路）２０も、前
段側とほぼ同一の構成であるが、スイッチＳ1−２〜Ｓn
−２を共通のラッチ信号ＬＡＴＣＨによってオン／オフ
している点が相違する。
【０００６】このような構成によれば、後段回路２０に
よって前段回路１０の出力を保持するので、Ｄ1〜Ｄnを
同時に供給できる時間を充分に長くすることができる。
このことを、図７のタイミングチャートに従って詳説す
ると、前段回路１０のバッファ出力、例えばＢ1−１の
出力は、Ｆ1のＱ出力（Ｑ1）の立上りエッジから次回の
立上りエッジのまでの期間に現れる。この出力期間は、
Ｂ2−１、Ｂ3−１、……Ｂn−１の順に表示クロックＣ
ＬＫの１周期分づつシフトする。前段回路１０の全ての
バッファ出力が重なる期間が、図中Ｔ1で示されてお
り、きわめて短い時間に限られている。この時間Ｔ1は
前述の第１の従来例の書き込み時間に相当する。
よって前段回路１０の出力を保持するので、Ｄ1〜Ｄnを
同時に供給できる時間を充分に長くすることができる。
このことを、図７のタイミングチャートに従って詳説す
ると、前段回路１０のバッファ出力、例えばＢ1−１の
出力は、Ｆ1のＱ出力（Ｑ1）の立上りエッジから次回の
立上りエッジのまでの期間に現れる。この出力期間は、
Ｂ2−１、Ｂ3−１、……Ｂn−１の順に表示クロックＣ
ＬＫの１周期分づつシフトする。前段回路１０の全ての
バッファ出力が重なる期間が、図中Ｔ1で示されてお
り、きわめて短い時間に限られている。この時間Ｔ1は
前述の第１の従来例の書き込み時間に相当する。
【０００７】これに対し、第２の従来例では、ＬＡＴＣ
Ｈによって前段回路１０の全てのバッファ出力を取込
み、これを次回のＬＡＴＣＨまで保持するように改良し
ている。したがって、図中Ｔ2で示すように、書き込み
時間を大幅に長くでき、第１の従来例の欠点を克服でき
る。
Ｈによって前段回路１０の全てのバッファ出力を取込
み、これを次回のＬＡＴＣＨまで保持するように改良し
ている。したがって、図中Ｔ2で示すように、書き込み
時間を大幅に長くでき、第１の従来例の欠点を克服でき
る。
【０００８】
【発明が解決しようとする課題】しかしながら、かかる
従来のマトリクス表示装置のデータドライバにあって
は、書き込み時間を長くして書き込み不良を回避すると
いう点では有効なものの、回路構成を簡素化してコスト
を削減するという点では未だ不十分であり、改善すべき
余地がある。
従来のマトリクス表示装置のデータドライバにあって
は、書き込み時間を長くして書き込み不良を回避すると
いう点では有効なものの、回路構成を簡素化してコスト
を削減するという点では未だ不十分であり、改善すべき
余地がある。
【０００９】そこで、本発明は、書き込み時間の延長と
構成の簡素化との両立を図ることを目的とする。
構成の簡素化との両立を図ることを目的とする。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するためその原理図を図１に示すように、１スキャン
ラインの表示順に、１番からｎ番までシリアルに並べら
れた階調表示データを入力し、該表示データの各々を所
定のタイミング信号に同期して分離する分離手段と、該
分離された各表示データの大きさを保持する第１から第
ｎまでの保持手段と、を備えるマトリクス表示装置のデ
ータドライバにおいて、前記第１から第ｎまでの保持手
段のうち、少なくとも表示順の１番に対応する第１の保
持手段を２段構成とし、該２段構成とした保持手段の後
段側の出力と、それ以外の保持手段の出力とを表示パネ
ルのｎ個のデータラインに与えるようにしたことを特徴
とする。
成するためその原理図を図１に示すように、１スキャン
ラインの表示順に、１番からｎ番までシリアルに並べら
れた階調表示データを入力し、該表示データの各々を所
定のタイミング信号に同期して分離する分離手段と、該
分離された各表示データの大きさを保持する第１から第
ｎまでの保持手段と、を備えるマトリクス表示装置のデ
ータドライバにおいて、前記第１から第ｎまでの保持手
段のうち、少なくとも表示順の１番に対応する第１の保
持手段を２段構成とし、該２段構成とした保持手段の後
段側の出力と、それ以外の保持手段の出力とを表示パネ
ルのｎ個のデータラインに与えるようにしたことを特徴
とする。
【００１１】
【作用】本発明では、少なくとも表示順の１番最初の表
示データが、２段構成の保持手段によって保持され、後
段側の保持手段の保持動作によって当該１番目のデータ
と他のデータとの重複期間が拡大される。したがって、
回路規模の増加を最小限度に抑えつつ、表示パネルへの
書き込み時間が延長される。
示データが、２段構成の保持手段によって保持され、後
段側の保持手段の保持動作によって当該１番目のデータ
と他のデータとの重複期間が拡大される。したがって、
回路規模の増加を最小限度に抑えつつ、表示パネルへの
書き込み時間が延長される。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２〜図４は本発明に係るマトリクス表示装置の
データドライバの一実施例を示す図であり、６４０×４
００ドットの表示密度を持つマトリクス表示装置への適
用例である。
する。図２〜図４は本発明に係るマトリクス表示装置の
データドライバの一実施例を示す図であり、６４０×４
００ドットの表示密度を持つマトリクス表示装置への適
用例である。
【００１３】まず、構成を説明する。図２において、デ
ータドライバは、６４０（以下、６４０をｎ、６４０／
２＋１をｍで表す）個のＤフリップフロップＦ1〜Ｆ
nと、第１のサンプリングブロック３０と、第２のサン
プリングブロック３１とを備える。フリップフロップＦ
1〜Ｆnは、表示クロックＣＬＫに同期してＦ1→Ｆ2→Ｆ
3……Ｆnの順に、所定のデータ取込み信号ＳＩを順次シ
フトしていくものであり、各フリップフロップのＱ出力
（Ｑ1〜Ｑn）によって、次に述べるｎ個のスイッチＳ1
−１〜Ｓn−１を順番にオン／オフするものである。
ータドライバは、６４０（以下、６４０をｎ、６４０／
２＋１をｍで表す）個のＤフリップフロップＦ1〜Ｆ
nと、第１のサンプリングブロック３０と、第２のサン
プリングブロック３１とを備える。フリップフロップＦ
1〜Ｆnは、表示クロックＣＬＫに同期してＦ1→Ｆ2→Ｆ
3……Ｆnの順に、所定のデータ取込み信号ＳＩを順次シ
フトしていくものであり、各フリップフロップのＱ出力
（Ｑ1〜Ｑn）によって、次に述べるｎ個のスイッチＳ1
−１〜Ｓn−１を順番にオン／オフするものである。
【００１４】第１のサンプリングブロック３０は、何れ
もｎ個づつのスイッチＳ1−１〜Ｓn−１、容量Ｃ1−１
〜Ｃn−１、及びバッファＢ1−１〜Ｂn−１を備え、ス
イッチＳi−１（ｉは１、２、３、……ｎ、以下同様）
がオンすると、１スキャンラインのドット表示順に１番
からｎ番までシリアルに並べられた階調表示データＤＡ
ＴＡのｉ番目のデータを取込み、容量Ｃi−１に保持す
ると共にバッファＢi−１から出力する。したがって、
上記のｎ個のフリップフロップＦ1〜Ｆn及びスイッチＳ
1−１〜Ｓn−１は、１スキャンラインの表示順に１番か
らｎ番までシリアルに並べられた階調表示データを入力
し、該表示データの各々を所定のタイミング信号に同期
して分離する分離手段として機能するものである。
もｎ個づつのスイッチＳ1−１〜Ｓn−１、容量Ｃ1−１
〜Ｃn−１、及びバッファＢ1−１〜Ｂn−１を備え、ス
イッチＳi−１（ｉは１、２、３、……ｎ、以下同様）
がオンすると、１スキャンラインのドット表示順に１番
からｎ番までシリアルに並べられた階調表示データＤＡ
ＴＡのｉ番目のデータを取込み、容量Ｃi−１に保持す
ると共にバッファＢi−１から出力する。したがって、
上記のｎ個のフリップフロップＦ1〜Ｆn及びスイッチＳ
1−１〜Ｓn−１は、１スキャンラインの表示順に１番か
らｎ番までシリアルに並べられた階調表示データを入力
し、該表示データの各々を所定のタイミング信号に同期
して分離する分離手段として機能するものである。
【００１５】ここで、４番目以降の表示データに対応す
るＢ4−１〜Ｂn−１までのバッファ出力は、表示パネル
のｎ個のデータライン中、４番目からｎ番目までの供給
電圧Ｄ4〜Ｄnとなる。第２のサンプリングブロック３１
は、何れも３個づつのスイッチＳ1−２〜Ｓ3−２、容量
Ｃ1−２〜Ｃ3−２及びバッファＢ1−２〜Ｂ3−２を備え
る。所定のラッチ信号ＬＡＴＣＨに同期して３個のスイ
ッチＳ1−２〜Ｓ3−２が同時にオンし、第１のサンプリ
ングブロック３０の第１番目から第３番目までのバッフ
ァＢ1−１〜Ｂ3−１出力を容量Ｃ1−２〜Ｃ3−２に保持
すると共に、表示パネルのｎ個のデータライン中、１番
目から３番目までの供給電圧Ｄ1〜Ｄ3をバッファＢ1−
２〜Ｂ3−２から出力する。
るＢ4−１〜Ｂn−１までのバッファ出力は、表示パネル
のｎ個のデータライン中、４番目からｎ番目までの供給
電圧Ｄ4〜Ｄnとなる。第２のサンプリングブロック３１
は、何れも３個づつのスイッチＳ1−２〜Ｓ3−２、容量
Ｃ1−２〜Ｃ3−２及びバッファＢ1−２〜Ｂ3−２を備え
る。所定のラッチ信号ＬＡＴＣＨに同期して３個のスイ
ッチＳ1−２〜Ｓ3−２が同時にオンし、第１のサンプリ
ングブロック３０の第１番目から第３番目までのバッフ
ァＢ1−１〜Ｂ3−１出力を容量Ｃ1−２〜Ｃ3−２に保持
すると共に、表示パネルのｎ個のデータライン中、１番
目から３番目までの供給電圧Ｄ1〜Ｄ3をバッファＢ1−
２〜Ｂ3−２から出力する。
【００１６】第１のサンプリングブロック３０は、前記
の分離手段によって分離された各表示データの大きさを
保持する第１から第ｎまでの保持手段として機能すると
共に、第２のサンプリングブロック３１を備えたことに
より、第１から第ｎまでの保持手段のうち、少なくとも
表示順の１番に対応する第１の保持手段を含む３番まで
の保持手段を２段構成としている。
の分離手段によって分離された各表示データの大きさを
保持する第１から第ｎまでの保持手段として機能すると
共に、第２のサンプリングブロック３１を備えたことに
より、第１から第ｎまでの保持手段のうち、少なくとも
表示順の１番に対応する第１の保持手段を含む３番まで
の保持手段を２段構成としている。
【００１７】次に、図３のタイミングチャートを参照し
ながら作用を説明する。１水平走査期間に入力する一連
のＤＡＴＡは、１スキャンライン（行）分の６４０個の
階調データをシリアルに並べたものである。なお、ここ
では説明の都合上、表示順に１からｎまでの番号を付し
ている。図からも判るように、１からｎまでのデータに
は、アナログ的な振幅差がつけられており、振幅の大き
さが表示階調に対応している。
ながら作用を説明する。１水平走査期間に入力する一連
のＤＡＴＡは、１スキャンライン（行）分の６４０個の
階調データをシリアルに並べたものである。なお、ここ
では説明の都合上、表示順に１からｎまでの番号を付し
ている。図からも判るように、１からｎまでのデータに
は、アナログ的な振幅差がつけられており、振幅の大き
さが表示階調に対応している。
【００１８】１からｎまでのデータは、１ＣＬＫごとに
シフトされるＳＩ（Ｑ1〜Ｑn）に同期して順次に第１の
サンプリングブロック３０に取り込まれる。取り込まれ
たデータは、次回のＳＩ（Ｑ1〜Ｑn）が発生するまでの
間、Ｃ1−１〜Ｃn−１に保持されると共に、その保持期
間内においてＢ1−１〜Ｂn−１から継続的に取り出され
る。
シフトされるＳＩ（Ｑ1〜Ｑn）に同期して順次に第１の
サンプリングブロック３０に取り込まれる。取り込まれ
たデータは、次回のＳＩ（Ｑ1〜Ｑn）が発生するまでの
間、Ｃ1−１〜Ｃn−１に保持されると共に、その保持期
間内においてＢ1−１〜Ｂn−１から継続的に取り出され
る。
【００１９】ここで、Ｂ1−１〜Ｂn−１までの出力のう
ち、表示順の１番目を含む３番目までは、ＬＡＴＣＨの
タイミングで第２のサンプリングブロック３１に取り込
まれる。すなわち、ＬＡＴＣＨが発生すると、第１のサ
ンプリングブロック３０のｎ個の出力（Ｂ1−１〜Ｂn−
１出力）のうち、表示順の１番から３番までに相当する
３個の出力（Ｂ1−１〜Ｂ3−１出力）が、次回のＬＡＴ
ＣＨが発生するまでの間、Ｃ1−２〜Ｃ3−２に保持され
ると共に、その保持期間内においてＢ1−２〜Ｂ3−２か
ら継続的に取り出される。
ち、表示順の１番目を含む３番目までは、ＬＡＴＣＨの
タイミングで第２のサンプリングブロック３１に取り込
まれる。すなわち、ＬＡＴＣＨが発生すると、第１のサ
ンプリングブロック３０のｎ個の出力（Ｂ1−１〜Ｂn−
１出力）のうち、表示順の１番から３番までに相当する
３個の出力（Ｂ1−１〜Ｂ3−１出力）が、次回のＬＡＴ
ＣＨが発生するまでの間、Ｃ1−２〜Ｃ3−２に保持され
ると共に、その保持期間内においてＢ1−２〜Ｂ3−２か
ら継続的に取り出される。
【００２０】そして、第２のサンプリングブロック３１
のＢ1−２〜Ｂ3−２までの３個の出力と、第１のサンプ
リングブロック３０のＢ4−１〜Ｂn−１までのｎ−３個
の出力が、表示パネルのｎ個のデータラインに与えるた
めの供給電圧Ｄ1〜Ｄnとして使用される。Ｄ1からＤnま
でが全て重なり合う期間は、第２のサンプリングブロッ
ク３１に関与しないＤ4からＤnまでの重複期間（図中の
Ｔ3参照）によって決まる。これは、残りのＤ1〜Ｄ3が
ＬＡＴＣＨからＬＡＴＣＨまでの期間保持されるから
で、同期間に上記のＴ3が余裕をもって含まれるからで
ある。
のＢ1−２〜Ｂ3−２までの３個の出力と、第１のサンプ
リングブロック３０のＢ4−１〜Ｂn−１までのｎ−３個
の出力が、表示パネルのｎ個のデータラインに与えるた
めの供給電圧Ｄ1〜Ｄnとして使用される。Ｄ1からＤnま
でが全て重なり合う期間は、第２のサンプリングブロッ
ク３１に関与しないＤ4からＤnまでの重複期間（図中の
Ｔ3参照）によって決まる。これは、残りのＤ1〜Ｄ3が
ＬＡＴＣＨからＬＡＴＣＨまでの期間保持されるから
で、同期間に上記のＴ3が余裕をもって含まれるからで
ある。
【００２１】以上のように、本実施例では、表示順の１
番から３番までに対応するサンプリング回路を２段構成
としているので、４番以降の供給電圧Ｄ4〜Ｄnの重複期
間によって、表示パネルへの書き込み時間を決めること
ができ、前記第１の従来例よりも書き込み期間を増大す
ることができる。また、Ｄ1〜Ｄ3だけを２段構成として
いるので、前記第２の従来例に比べて回路構成を簡素化
することができる。
番から３番までに対応するサンプリング回路を２段構成
としているので、４番以降の供給電圧Ｄ4〜Ｄnの重複期
間によって、表示パネルへの書き込み時間を決めること
ができ、前記第１の従来例よりも書き込み期間を増大す
ることができる。また、Ｄ1〜Ｄ3だけを２段構成として
いるので、前記第２の従来例に比べて回路構成を簡素化
することができる。
【００２２】なお、実施例では、表示順の１番から３番
までを２段構成としているが、これに限るものではな
く、少なくとも表示順の１番目を含めばよい。何番目ま
でを対象にするかは、回路構成の削減要求との兼ね合い
による。さらに、実施例では、アナログ量を持つ階調表
示データを、アナログサンプルホールド回路によって保
持するようにしているが、ディジタル量を持つ階調表示
データであっても構わない。この場合、保持手段にはラ
ッチ回路を使用するのが好ましい。
までを２段構成としているが、これに限るものではな
く、少なくとも表示順の１番目を含めばよい。何番目ま
でを対象にするかは、回路構成の削減要求との兼ね合い
による。さらに、実施例では、アナログ量を持つ階調表
示データを、アナログサンプルホールド回路によって保
持するようにしているが、ディジタル量を持つ階調表示
データであっても構わない。この場合、保持手段にはラ
ッチ回路を使用するのが好ましい。
【００２３】さらにまた、第１から第ｎまでの保持手段
を、表示順に複数個づつのグループに分け、かつ表示順
の少なくとも最初のグループに含まれる保持手段の全て
を２段構成としてもよい。図４はその好ましい構成図で
あり、表示順の最初のグループと２番目のグループに含
まれる保持手段の全てを２段構成とした例である。すな
わち、２段構成の保持手段を１６０個（ｎ／４＝６４０
／４）づつ内蔵する２個のブロック（ＴＹＰＥ２ａ、Ｔ
ＹＰＥ２ｂ）と、１段構成の保持手段を１６０個づつ内
蔵する２個のブロック（ＴＹＰＥ１ａ、ＴＹＰＥ１ｂ）
とをそれぞれ表示順に並べたものである。
を、表示順に複数個づつのグループに分け、かつ表示順
の少なくとも最初のグループに含まれる保持手段の全て
を２段構成としてもよい。図４はその好ましい構成図で
あり、表示順の最初のグループと２番目のグループに含
まれる保持手段の全てを２段構成とした例である。すな
わち、２段構成の保持手段を１６０個（ｎ／４＝６４０
／４）づつ内蔵する２個のブロック（ＴＹＰＥ２ａ、Ｔ
ＹＰＥ２ｂ）と、１段構成の保持手段を１６０個づつ内
蔵する２個のブロック（ＴＹＰＥ１ａ、ＴＹＰＥ１ｂ）
とをそれぞれ表示順に並べたものである。
【００２４】ＴＹＰＥ２ａからＤ1〜Ｄ160が取り出さ
れ、ＴＹＰＥ２ｂからＤ161〜Ｄ320が取り出される。こ
れらのＤ1〜Ｄ320は２段構成された保持手段からの出力
である。またＴＹＰＥ２ａからＤ321（Ｄmに相当）〜Ｄ
480が取り出され、ＴＹＰＥ２ｂからＤ481〜Ｄ640（Ｄn
に相当）が取り出される。これらのＤ321〜Ｄ640は１段
構成された保持手段からの出力である。
れ、ＴＹＰＥ２ｂからＤ161〜Ｄ320が取り出される。こ
れらのＤ1〜Ｄ320は２段構成された保持手段からの出力
である。またＴＹＰＥ２ａからＤ321（Ｄmに相当）〜Ｄ
480が取り出され、ＴＹＰＥ２ｂからＤ481〜Ｄ640（Ｄn
に相当）が取り出される。これらのＤ321〜Ｄ640は１段
構成された保持手段からの出力である。
【００２５】このようにすると、予め２タイプのデータ
ドライバブロックを製作しておき、両タイプのブロック
を適宜に組み合せることにより、表示密度に応じた種々
のデータドライバを簡単に作ることができる。したがっ
て設計の容易性や汎用性を向上でき、設計コストを削減
できる。
ドライバブロックを製作しておき、両タイプのブロック
を適宜に組み合せることにより、表示密度に応じた種々
のデータドライバを簡単に作ることができる。したがっ
て設計の容易性や汎用性を向上でき、設計コストを削減
できる。
【００２６】
【発明の効果】本発明によれば、第１から第ｎまでの保
持手段のうち、少なくとも表示順の１番に対応する第１
の保持手段を２段構成とし、該２段構成とした保持手段
の後段側の出力と、それ以外の保持手段の出力とを表示
パネルのｎ個のデータラインに与えるようにしたので、
第１の保持手段だけを２段構成とした場合、第１を除く
第２から第ｎまでの保持手段の出力によって書き込みの
期間を決定でき、書き込み時間を延長できる。また、第
１の保持手段だけを２段構成としたので、構成の簡素化
を図ることができる。したがって、書き込み時間の延長
と構成の簡素化とを両立できる。
持手段のうち、少なくとも表示順の１番に対応する第１
の保持手段を２段構成とし、該２段構成とした保持手段
の後段側の出力と、それ以外の保持手段の出力とを表示
パネルのｎ個のデータラインに与えるようにしたので、
第１の保持手段だけを２段構成とした場合、第１を除く
第２から第ｎまでの保持手段の出力によって書き込みの
期間を決定でき、書き込み時間を延長できる。また、第
１の保持手段だけを２段構成としたので、構成の簡素化
を図ることができる。したがって、書き込み時間の延長
と構成の簡素化とを両立できる。
【図１】本発明の原理図である。
【図２】一実施例の回路図である。
【図３】一実施例の動作波形図である。
【図４】一実施例の好ましいシステム図である。
【図５】第１の従来例の回路図である。
【図６】第２の従来例の回路図である。
【図７】第２の従来例の動作波形図である。
Ｆ1〜Ｆn：Ｄフリップフロップ（分離手段） Ｓ1−１〜Ｓn−１：スイッチ（分離手段） ３０：第１のサンプリングブロック（保持手段） ３１：第２のサンプリングブロック（保持手段）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 淑也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭63−287897（ＪＰ，Ａ) 特開 平２−37387（ＪＰ，Ａ) 特開 昭62−223728（ＪＰ，Ａ) 特開 昭63−115198（ＪＰ，Ａ) 特開 昭61−234673（ＪＰ，Ａ) 特開 昭62−73294（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/20 G06F 3/153 330 G09G 3/36
Claims (4)
- 【請求項１】１スキャンラインの表示順に、１番からｎ
番までシリアルに並べられた階調表示データを入力し、
該表示データの各々を所定のタイミング信号に同期して
分離する分離手段と、 該分離された各表示データの大きさを保持する第１から
第ｎまでの保持手段と、を備えるマトリクス表示装置の
データドライバにおいて、 前記第１から第ｎまでの保持手段のうち、少なくとも表
示順の１番に対応する第１の保持手段を２段構成とし、 該２段構成とした保持手段の後段側の出力と、それ以外
の保持手段の出力とを表示パネルのｎ個のデータライン
に与えるようにしたことを特徴とするマトリクス表示装
置のデータドライバ。 - 【請求項２】前記階調表示データがアナログ量を持つも
のであり、かつ、前記第１から第ｎまでの保持手段をア
ナログサンプルホールド回路によって構成したことを特
徴とする請求項１記載のマトリクス表示装置のデータド
ライバ。 - 【請求項３】前記階調表示データがディジタル量を持つ
ものであり、かつ、前記第１から第ｎまでの保持手段を
ラッチ回路によって構成したことを特徴とする請求項１
記載のマトリクス表示装置のデータドライバ。 - 【請求項４】前記第１から第ｎまでの保持手段を、表示
順に複数個づつのグループに分け、かつ表示順の最初の
グループに含まれる保持手段の全てを２段構成としたこ
とを特徴とする請求項１記載のマトリクス表示装置のデ
ータドライバ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21897891A JP3162746B2 (ja) | 1991-08-29 | 1991-08-29 | マトリクス表示装置のデータドライバ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21897891A JP3162746B2 (ja) | 1991-08-29 | 1991-08-29 | マトリクス表示装置のデータドライバ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0561435A JPH0561435A (ja) | 1993-03-12 |
| JP3162746B2 true JP3162746B2 (ja) | 2001-05-08 |
Family
ID=16728351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21897891A Expired - Lifetime JP3162746B2 (ja) | 1991-08-29 | 1991-08-29 | マトリクス表示装置のデータドライバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3162746B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100435114B1 (ko) * | 2001-12-20 | 2004-06-09 | 삼성전자주식회사 | 액정디스플레이장치 |
| JP4117134B2 (ja) * | 2002-02-01 | 2008-07-16 | シャープ株式会社 | 液晶表示装置 |
| US8094116B2 (en) | 2004-10-18 | 2012-01-10 | Sharp Kabsuhiki Kaisha | Serial-parallel conversion circuit, display employing it, and its drive circuit |
| JP2012256012A (ja) * | 2010-09-15 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
-
1991
- 1991-08-29 JP JP21897891A patent/JP3162746B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0561435A (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5017914A (en) | Circuit for driving a liquid crystal display panel | |
| JP2894039B2 (ja) | 表示装置 | |
| US5170158A (en) | Display apparatus | |
| US5157386A (en) | Circuit for driving a liquid crystal display panel | |
| US8542177B2 (en) | Data driving apparatus and display device comprising the same | |
| GB2323958A (en) | Active matrix devices | |
| US6266041B1 (en) | Active matrix drive circuit | |
| JPH06314080A (ja) | 液晶表示装置 | |
| JPH1074060A (ja) | シフトレジスタ回路および画像表示装置 | |
| JP2714161B2 (ja) | 液晶ディスプレイ装置 | |
| JP3162746B2 (ja) | マトリクス表示装置のデータドライバ | |
| JPH02894A (ja) | 表示装置をアドレス指定する装置及び方法 | |
| JP3310082B2 (ja) | 液晶表示装置および液晶一体型タブレットにおける座標検出方法 | |
| JPH05297827A (ja) | 液晶表示装置 | |
| JP2747583B2 (ja) | 液晶パネルの駆動回路及び液晶装置 | |
| JP2000250495A (ja) | 液晶表示パネルのデータ線駆動装置 | |
| JP2000148096A (ja) | デジタル画像信号入力対応周辺回路内蔵型液晶表示装置 | |
| JPH05188885A (ja) | 液晶表示装置の駆動回路 | |
| JPH09281931A (ja) | 表示装置および該表示装置の駆動回路ならびに表示装置の駆動方法 | |
| JPH09160526A (ja) | マトリクス型表示パネルの駆動回路及び該駆動回路を用いた表示装置 | |
| KR100606972B1 (ko) | 액정표시장치의 구동부 | |
| JP2000338921A (ja) | 表示装置及びその駆動方法 | |
| KR101136259B1 (ko) | 액정표시장치의 구동장치 및 그 구동방법 | |
| JP3331617B2 (ja) | デコーダ回路及び表示装置 | |
| JPH06266314A (ja) | 表示装置の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010213 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |