KR100642946B1 - 수평 라인의 영상 데이터를 파이프라인 방식으로 제공하는소스 구동 회로 및 방법 - Google Patents

수평 라인의 영상 데이터를 파이프라인 방식으로 제공하는소스 구동 회로 및 방법 Download PDF

Info

Publication number
KR100642946B1
KR100642946B1 KR1020040106033A KR20040106033A KR100642946B1 KR 100642946 B1 KR100642946 B1 KR 100642946B1 KR 1020040106033 A KR1020040106033 A KR 1020040106033A KR 20040106033 A KR20040106033 A KR 20040106033A KR 100642946 B1 KR100642946 B1 KR 100642946B1
Authority
KR
South Korea
Prior art keywords
image data
sample
latch
data
hold
Prior art date
Application number
KR1020040106033A
Other languages
English (en)
Other versions
KR20060068090A (ko
Inventor
장일권
전용원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040106033A priority Critical patent/KR100642946B1/ko
Priority to TW094144002A priority patent/TWI357052B/zh
Priority to US11/302,230 priority patent/US7259742B2/en
Publication of KR20060068090A publication Critical patent/KR20060068090A/ko
Application granted granted Critical
Publication of KR100642946B1 publication Critical patent/KR100642946B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

디스플레이 패널로의 데이터 출력을 위한 소스 구동 회로에 있어서, 수평라인의 데이터를 수평라인에 대해 파이프 라인 방식으로 처리하는 소스 구동 회로 및 방법이 개시된다. 홀수번째 수평 라인의 영상 데이터(RGB데이터)를 저장하기 위한 래치 및 짝수번째 수평 라인의 영상 데이터를 처리하기 위한 래치를 각각 구비하여, 각 수평라인의 영상 데이터에 대해 두개의 수평 동기 사이클만큼의 레이턴시를 갖는 파이프 라인 방식으로 데이터를 처리한다. 따라서, 데이터 처리를 위한 타이밍적인 제한 극복 및 디스플레이 패널로의 충분한 데이터 출력 시간 확보등 고계조 영상데이터의 보다 효율적인 데이터 처리가 가능하다.

Description

수평 라인의 영상 데이터를 파이프라인 방식으로 제공하는 소스 구동 회로 및 방법{Source Driving Circuit and Method for Providing Image Data of Horizontal Line by Applying Pipeline Processing to the Image Data}
도 1은 종래 기술에 의한 소스 구동 회로를 포함하는 디스플레이 장치를 도시한 블록도이다.
도 2는 도 1에 따른 소스 구동 회로의 동작을 나타내는 타이밍도이다.
도 3은 본 발명의 일실시예에 따른 소스 구동 회로를 포함하는 디스플레이 장치를 도시한 블록도이다.
도 4는 도 3의 실시예에 따른 샘플 앤 홀드 회로를 나타내는 회로도이다.
도 5는 도 3의 실시예에 따른 소스 구동 회로의 동작을 나타내는 타이밍도이다.
도 6은 본 발명의 일실시예에 따른 디스플레이 패널의 소스 구동 방법을 도시한 순서도이다.
* 도면의 주요부분에 대한 부호의 설명 *
310-1, 310-2, …, 310-i : 소스 구동 회로
312 : 제 1 래치 313 : 제 2 래치
314 : 디지털 아날로그 변환기(DAC)
316 : 제 1 샘플 앤 홀드 회로 317 : 제 2 샘플 앤 홀드 회로
SW3 : 출력 스위치
SW4 : 전하 공유(Charge Sharing) 스위치
320 : 디스플레이 패널
본 발명은 디스플레이 장치의 소스 구동(Source Driving) 회로 및 방법에 관한 것이다.
통상적으로 디스플레이 구동 집적회로(Display Driver IC)는 디스플레이 패널로 고전압의 영상 데이터를 출력하는 기능을 제공하는데, 타이밍 컨트롤러로부터 디지털 형태의 RGB 영상데이터를 입력 받아 디스플레이에 적합한 형태의 고전압의 아날로그 신호로 변환하여, 수평 라인 단위로 디스플레이 패널에 동시에 출력 한다.
그런데, 점차 고화질의 영상이 요구됨에 따라, 하나의 픽셀(Pixel)을 나타내기 위한 데이터의 비트(Bit)수가 증가하게 되며(예를 들면, 10비트), 따라서 해당 수평 라인의 데이터 처리를 위해 할당된 사이클 시간동안에 보다 많은 비트의 데이 터를 처리해야 하는 등의 시간적인 제약이 있게 된다.
도 1은 종래 기술에 의한 소스 구동 회로를 포함하는 디스플레이 장치를 도시한 블록도이다.
도 1을 참조하면, 디스플레이 장치는 복수개의 소스 구동 회로들(10-1, 10-2, …, 10-i) 및 디스 플레이 패널(20)로 구성되며, 각각의 소스 구동 회로(10-1, 10-2, …, 10-i)는 래치(12), 디지털 아날로그 변환기(14), 버퍼(16) 및 출력 스위치(SW)로 이루어진다.
타이밍 컨트롤러(미도시)로부터 RGB의 디지털 영상 데이터 및 외부 제어 신호들이 제공 되며, 상기 외부 제어 신호들을 이용하여 소스 구동회로(10)를 제어하기 위한 내부 제어 신호들이 생성된다. 또한, 각각의 소스 구동 회로(10-1, 10-2, …, 10-i)는 하나의 채널에 대응된다. 각 채널에 대응되는 데이터는 래치(12)에 입력되어, 디지털 아날로그 변환기(14)에서 아날로그 신호로 변환된 후, 버퍼링(Buffering) 및 부하 구동을 위한 버퍼(16) 및 출력 스위치(SW)를 통해 디스플레이 패널(20)로 출력 된다.
도 2는 도 1에 따른 소스 구동 회로의 동작을 나타내는 타이밍도이다.
도 2를 참조하면, 타이밍 컨트롤러의 입력 신호인 수평 동기 신호(Hsync)에 따라 첫 번째 수평 라인에 해당하는 RGB 영상 데이터( …, N-1, N, N+1, N+2, N+3, )가 각 대응되는 채널의 소스 구동 회로(10-1, 10-2, …, 10-i)로 순차적으로 입력되며, 순차적으로 입력된 데이터( … , N-1, N, N+1, N+2, N+3,… )는 각 채널의 소스 구동 회로(10)에서 순차적으로 혹은 동시에 아날로그 신호로 변환된 후, 각 채널에서 아날로그 변환된 신호들은 구간II에서 각 소스 구동회로의 출력 스위치(SW)를 통해 디스플레이 패널(20)로 동시에 출력된다. 또한, 구간II에서는 두 번째 수평라인의 데이터(N)가 순차적으로 입력되며, 첫 번째 수평라인에서의 데이터(N-1) 처리과정과 동일한 과정을 반복한다.
이러한 하나의 수평 동기 사이클의 레이턴시(Latency)를 갖고 동작하는 종래의 소스 구동 회로(10)는 한 수평 동기 사이클 시간내에 디스플레이 패널(20)로 출력을 위한 데이터를 처리해야 하며, 또한 이러한 데이터 처리 과정이 길어질수록 구간 II에 도시된 봐와 같이, 유효한 데이터를 디스플레이 패널(20)로 동시에 출력 할 수 있는 시간(t1)이 줄어지게 되는 문제점이 있다. 특히, 고계조의 데이터 처리 및 칩 면적을 줄이기 위해 저항 연결(Resistor String) 대신 직렬 커패시터(Serial Capacitor) 디지털 아날로그 변환기(DAC, Digital to Analog Converter)를 사용하는 경우에 더 문제가 될 수 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 디스플레이 패널로의 데이터 출력을 위한 소스 구동 집적회로에 있어서, 고계조 영상데이터의 보다 효율적인 데이터 처리가 가능한 소스 구동 회로 및 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 제 1 수평 라인에 해당하는 제1 영상 데이터의 일부 데이터를 저장하기 위한 제 1 래치; 상기 제 1 수평 라인 다음의 제 2 수평 라인에 해당하는 제2 영상 데이터의 일부 데이터를 저장 하기 위한 제 2 래치; 상기 제 1 래치 및 상기 제 2 래치에 저장된 상기 제1 및 제2 영상 데이터의 일부 데이터를 아날로그 신호로 변환하기 위한 디지털 아날로그 변환기; 상기 디지털 아날로그 변환기의 출력 신호를 샘플링하여 저장하는 제 1 샘플 앤 홀드 회로; 상기 제 1 샘플 앤 홀드 회로의 출력 신호를 샘플링하여 저장하는 제 2 샘플 앤 홀드 회로; 및 상기 제 2 샘플 앤 홀드 회로의 출력 신호를 디스플레이 패널로 출력하기 위한 출력 스위치를 구비하고, 상기 제 1 래치 및 상기 제 2 래치는 교대하여 서로 다른 수평 라인의 영상 데이터를 각각 저장하는 것을 특징으로 하는 소스 구동 회로가 제공된다.
상기 목적을 달성하기 위한 본 발명의 또 다른 특징에 의하면, 제 1 수평 라인의 제1 영상 데이터를 저장하기 위한 제 1 래치들; 상기 제 1 수평 라인 다음의 제 2 수평 라인의 제2 영상 데이터를 저장 하기 위한 제 2 래치들; 상기 제 1 래치들 및 상기 제 2 래치들에 저장된 제1 및 제2 영상 데이터를 아날로그 신호들로 변환하기 위한 디지털 아날로그 변환기들; 상기 디지털 아날로그 변환기들의 출력 신호들을 샘플링하여 저장하는 제 1 샘플 앤 홀드 회로들; 상기 제 1 샘플 앤 홀드 회로들의 출력 신호들을 샘플링하여 저장하는 제 2 샘플 앤 홀드 회로들; 및 상기 제 2 샘플 앤 홀드 회로들의 출력 신호들을 디스플레이 패널로 출력하기 위한 출력 스위치들을 구비하고, 상기 제 1 래치들과 상기 제 2 래치들은 교대로 서로 다른 수평 라인의 영상 데이터를 각각 저장하는 것을 특징으로 하는 소스 구동 회로가 제공된다.
상기 목적을 달성하기 위한 본 발명의 또 다른 특징에 의하면, 제 1 수평 동기 신호에 응답하여 제 1 수평 라인의 제1 영상 데이터를 제 1 래치에 순차적으로 저장하는 단계; 상기 제 1 래치에 저장된 상기 제1 영상 데이터를 제 1 아날로그 변환하는 단계; 상기 제 1 아날로그 변환 단계에서 변환된 데이터를 샘플링하여 홀딩하는 제 1 샘플 앤 홀드 단계; 상기 제 1 샘플 앤 홀드 단계에서 상기 제 1 수평 라인에 해당하는 모든 제1 영상 데이터의 처리 후에 상기 제 1 샘플 앤 홀드 단계의 출력 데이터를 샘플링 하여 디스 플레이 패널로 동시에 출력하는 제 2 샘플 앤 홀드 단계; 제 2 수평 동기 신호에 응답하여 상기 제 1 수평 라인 다음의 제 2 수평 라인의 제2 영상 데이터를 제 2 래치에 순차적으로 저장 하는 단계; 상기 제 2 래치에 저장된 상기 제2 영상 데이터를 제 2 아날로그 변환하는 단계; 상기 제 2 아날로그 변환 단계에서 변환된 데이터를 샘플링하여 홀딩하는 제 3 샘플 앤 홀드 단계; 및 상기 제 3 샘플 앤 홀드 단계에서 상기 제 2 수평 라인에 해당하는 모든 제2 영상 데이터의 처리 후에 상기 제 3 샘플 앤 홀드 단계의 출력 데이터를 샘플링 하여 상기 디스플레이 패널로 동시에 출력하는 제 4 샘플 앤 홀드 단계를 포함하고, 상기 제 1 래치 및 상기 제 2 래치는 서로 교대로 서로 다른 수평라인의 영상 데이터를 각각 저장 하는 것을 특징으로 하는 디스플레이 패널의 소스 구동 방법이 제공된다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 3은 본 발명의 일실시예에 따른 소스 구동 회로를 포함하는 디스플레이 장치를 도시한 블록도이다.
도 3을 참조하면, 본 발명에 따른 디스플레이 장치는 복수개의 소스 구동 회로들(310-1, 310-2, … , 310-i) 및 디스플레이 패널(320)로 구성되며, 각각의 소스 구동 회로(310-1, 310-2, …, 310-i)는 제 1 래치(312), 제 2 래치(313), 디지털 아날로그 변환기(314), 제 1 샘플 앤 홀드 회로(316). 제 2 샘플 앤 홀드 회로(317) 및 출력 스위치(SW3)로 이루어진다.
타이밍 컨트롤러(미도시)로부터 RGB의 디지털 영상 데이터, 클럭 신호 및 스타트 데이터(Start Data) 신호, 로드(Load) 신호, 극성 신호(POL)와 같은 각종 외부 제어 신호들이 제공 되며, 상기 외부 제어 신호들을 이용하여 각각의 소스 구동회로(310-1, 310-2, …, 310-i)를 제어하기 위한 각종 내부 제어 신호들이 생성된다. 스타트 데이터 신호는 입력 영상 데이터의 전송이 시작됨을 나타내고, 로드 신호는 각각의 소스 구동 회로(310-1, 310-2, …, 310-I) 에서 디스플레이 패널(320)로의 데이터 출력을 제어하며, 극성 신호는 라인 반전 혹은 프레임 반전(Inversion)을 제어 하기 위한 신호이다. 또한, 디지털 아날로그 변환기(314)는 내부에서 생성된 계조(Gray Scale) 전압 조정을 위한 감마 기준 신호(GMA)가 극성 신호(POL)와 함께 수신한다. 각각의 소스 구동 회로(310-1, 310-2, … , 310-i)는 하나의 채널에 대응된다. 각 채널에 대응하는 영상 데이터(또는 영상 데이터의 일부 데이터)는 제 1 래치(312) 혹은 제 2 래치(313)에 입력되어, 디지털 아날로그 변환 기(314)에서 상기 감마 기준 신호(GMA)를 바탕으로 아날로그 신호(아날로그 계조 전압)로 변환된 후, 상기 로드(Load) 신호에 응답하여 상기 디지털 아날로그 변환기(314)에서 아날로그 변환된 신호를 샘플링하고 홀딩하기 위한 제 1 샘플 앤 홀드(316)와 제 2 샘플 앤 홀드(317) 및 출력 스위치(SW3)를 통해 디스플레이 패널(320)로 출력 된다.
도 4는 도 3의 실시예에 따른 샘플 앤 홀드 회로를 나타내는 회로도이다.
도 4를 참조하면, 도 3의 제 1 샘플 앤 홀드(316) 및 제 2 샘플 앤 홀드(317)는 샘플링 스위치들(SW1, SW2), 신호 저장용 커패시터(CS1, CS1) 및 소스 팔로워(Source-Follower) 앰프(AMP1, AMP2)로 구성된다. 샘플링 스위치(SW1, SW2)는 일정 시간 동안 턴-온(Turn-ON)되어 데이터를 샘플링하여 커패시터(CS1, CS2)에 저장하고, 샘플링후에는 턴-오프(Turn-OFF)된다. 커패시터(CS1, CS2)에 저장된 신호는 앰프(AMP1, AMP2)에 의해 구동 된다. 샘플 앤 홀드 회로는 해당 기술 분야의 당업자에게 잘 알려진 사실로, 설명의 편의상 간략화된 도면으로 설명하였으나, 스위치 및 커패시터를 이용하여 다양하게 구현될 수 있다.
도 5는 도 3의 실시예에 따른 소스 구동 회로의 동작을 나타내는 타이밍도이다.
도 3 및 도 4와 함께 도 5를 참조하면, 타이밍 컨트롤러(미도시)의 입력 신호인 수평 동기 신호(Hsync)에 근거하여 첫 번째 수평 라인에 해당하는 RGB 영상 데이터(N-1)가 각 해당 채널의 소스 구동 회로(310)로 순차적으로 입력되며(구간I), 각 소스 구동 회로(310-1, 310-2, … , 310-i)의 해당되는 제 1 래치(312)에 순차적으로 저장된다. 제 1 래치(312)에 저장된 데이터(N-1)는 각각의 디지털 아날로그 변환기(314)에서 순차적으로 아날로그 신호(아날로그 계조 전압)로 변환된다(DAC I). 아날로그 변환된 신호들은 각각의 제 1 샘플 앤 홀드 회로(316)에서 순차적으로 샘플링되고 저장된다(SAMPLE I). 이때 샘플 앤 홀드 동작(SAMPLE I) 구간은 아날로그 변환 동작(DAC I) 구간과 오버랩 되거나 혹은 DAC I 구간이 끝난 후에 실행 될 수 있다. 모든 채널들(채널 1, 2, … , i)에서 샘플 앤 홀드 동작(SAMPLE I)이 완료 되었을 때, 구간 III에서 입력되는 외부 제어 신호의 하나인 로드 신호에 응답하여 모든 채널의 제 2 샘플 앤 홀드 회로(317)에서 샘플링 후에 저장 동작이 일어나며, 일정 시간 후 각 채널의 출력 스위치(SW3)도 동시 턴-온 되어 디스플레이 패널(320)로 모든 채널의 데이터를 동시에 출력한다(HOLD I). 각 채널에서의 외부에서 입력되는 RGB 영상 데이터의 첫 번째 래치 동작, 첫 번째 아날로그 변환 동작(DAC I) 및 첫 번째 샘플 앤 홀드 동작(SAMPLE I)은 구간 I에서 입력되는 외부 제어 신호(예를 들면, 스타트 데이터 신호)에 응답하여 진행되며, 두 번째 샘플 앤 홀드 동작 및 출력 스위치(SW3)의 동작(HOLD I)은 두 수평 동기 사이클 뒤에 입력되는 구간 III에서의 로드 신호를 이용하여 진행된다.
구간 I 다음의 구간 II에서 두 번째 수평 라인에 해당하는 RGB 영상 데이터(N)가 각 해당 채널의 소스 구동 회로(310-1, 310-2, … , 310-i)로 순차적으로 입력되며(구간II), 첫 번째 수평라인의 데이터(N-1)를 저장하는데 사용된 제 1 래치(312)가 아닌, 각 소스 구동 회로(310-1, 310-2, … , 310-i)의 해당 제 2 래치(313)에 순차적으로 저장된다. 제 2 래치(313)에 저장된 영상 데이터(N)는 각각의 디지털 아날로그 변환기(314)에서 감마 기준 신호(GMA)를 바탕으로 순차적으로 아날로그 신호(아날로그 계조 전압)로 변환된다(DAC II). 아날로그 변환된 신호들은 각각의 제 1 샘플 앤 홀드 회로(316)에서 순차적으로 샘플링되고 저장된다(SAMPLE II). 이때도 샘플 앤 홀드 동작(SAMPLE II) 구간은 아날로그 변환 동작(DAC II) 구간과 오버랩 되거나 혹은 DAC II 구간이 끝난 후에 실행 될 수 있다. 모든 채널들에서 샘플 앤 홀드 동작(SAMPLE II)이 완료 되었을 때, 구간 IV에서 입력되는 로드 신호에 응답하여 모든 채널의 제 2 샘플 앤 홀드 회로(317)에서 샘플링 후에 저장 동작이 일어나며, 일정 시간 후 각 채널의 출력 스위치(SW3)도 동시에 턴-온 되어 디스플레이 패널(320)로 모든 채널의 데이터(N)를 동시에 출력한다(HOLD II). 이때, 도 5의 구간 III과 구간 IV사이에 보여지는 바와 같이, 두 번째 수평 라인의 데이터(N)를 HOLD II구간에서 디스플레이 패널(320)로 출력할 때, 이전 사이클에서 이미 출력되고 있는 이전 수평 라인의 데이터(N-1)와의 타이밍적인 관계가 고려 되어야 한다. 즉 두 번째 수평 라인의 데이터(N)가 HOLD II 구간에서 출력 되기 전에 모든 채널의 출력 스위치(SW3)는 턴-오프 되고, 각 소스 구동 회로(310-1, 310-2, … , 310-i)의 출력을 서로 연결하는 전하 공유(Charge Sharing) 스위치(SW4)는 턴-온되어 모든 채널에서의 출력이 차지 쉐어링(Charge Sharing)된다. 이후 모든 채널의 제 2 샘플 앤 홀드 회로(317)에서 샘플링 스위치(SW2)가 턴-온되며, 소정의 샘플링 시간 경과후 샘플링 스위치(SW2)가 턴-오프되어 홀드되어 모든 채널의 출력 스위치(SW3)가 턴-온되어 두 번째 수평 라인의 데이터(N)가 출력된다. 여기서, 두 번째 수평라인의 데이터 처리를 위한 샘플링스위치(SW2), 출력 스위치(SW3) 및 전 하공유 스위치(SW4)의 턴-온 및 턴-오프는 두 사이클 뒤의 구간 IV에서 입력되는 로드 신호에 의해 제어되는데, 제 2 샘플 앤 홀드 회로(317)의 샘플링 스위치(SW2)의 경우는 해당 외부의 데이터가 입력되는 구간인 구간 II에서의 제어 신호에 의해 제어 될 수도 있다. 나머지 데이터 처리과정인 각 채널에서의 외부 입력 데이터의 래치 동작, 아날로그 변환 동작(DAC II) 및 샘플 앤 홀드 동작(SAMPLE II)은 구간 II에서 입력되는 외부 제어 신호를 이용하여 동작된다.
다음으로, 구간 II 다음의 구간 III에서 세 번째 수평 라인에 해당하는 RGB 영상 데이터(N+1)가 첫 번째 수평라인의 데이터를 저장하는데 사용된 각 해당 채널 소스 구동 회로(310)의 제 1 래치(312)로 순차적으로 입력되며(구간III), 앞에서 설명한 구간 I 및 II에서의 데이터 처리과정과 동일한 방법으로 데이터를 처리한다.
각 수평라인에 대해 교대로 데이터를 저장하기 위한 제 1 래치(310) 및 제 2 래치(320)는 쉬프트 레지스터(Shift Register), 및 스위치를 이용하여 간단하게 구현 가능함으로 자세한 설명은 편의상 생략 하기로 한다.
그리고, 이상의 설명에서 아날로그 변환 동작(DAC I, DAC II) 및 첫 번째 샘플 앤 홀드 동작(SAMPLE I, SAMPLE II)은 순차적으로 데이터를 처리하는 것으로 설명하였지만, 앞 단에서 모든 채널에 대한 동작이 완료된 후에, 동시에 데이터를 처리하는 것도 가능하다.
이상에서 설명한 바와 같이, 본 발명에 따른 디스플레이 장치는 하나의 소스 구동회로(310)에 서로 교대 하여 홀수 혹은 짝수 번째 수평라인의 영상 데이터를 따로 각각 저장하는 래치를 구비하여, 외부에서 입력되는 영상 데이터를 수평 라인에 대해 레이턴시-2를 갖는 파이프 라인 방식으로 처리한다. 즉, 각 래치는 해당 수평라인의 데이터를 두 사이클의 수평라인 사이클 동안 저장하고, 첫 번째 수평라인에 해당하는 데이터의 처리를 위한 아날로그 변환 동작(DAC I) 및 샘플 앤 홀드 동작들(SAMPLE I, HOLD I)과 두 번째 수평라인에 해당하는 데이터의 처리를 위한 아날로그 변환 동작(DAC II) 및 샘플 앤 홀드 동작들(SAMPLE II, HOLD II)이 파이프 라인 방식 동작하며, 또한 수평라인에 대해 두 사이클의 레이턴시를 갖는 파이프 라인 동작이므로, 외부에서 입력된 영상 데이터는 두 수평라인 사이클 뒤에 디스플레이 패널(320)로 최종 출력된다. 따라서, 한 수평라인에 해당하는 데이터의 처리를 위해 두 수평라인 사이클에 해당하는 시간적인 마진을 확보 할 수 있으며, 구간 III에서 도시된바와 같이 유효한 데이터를 디스플레이 패널(320)로 동시에 출력 할 수 있는 시간(t2) 확보가 또한 용이해 진다.
이러한 장점은 고계조의 데이터 처리 및 칩 면적을 줄이기 위해 입력 데이터를 커패시터를 이용하여 직렬적으로 처리하는 직렬 커패시터 디지털 아날로그 변환기를 사용하는 경우에 더 효과적이다. 직렬 커패시터 디지털 아날로그 변환기는 해당 기술 분야에 잘 알려진 사항이므로 자세한 설명은 생략 하기로 한다.
도 6은 본 발명의 일실시예에 따른 디스플레이 패널의 소스 구동 방법을 도시한 순서도이다.
도 6을 참조하면, 본 발명에 따른 디스플레이 패널의 소스 구동 방법은 제 1 수평 동기 신호에 따라 전송되는 제 1 수평 라인의 영상 데이터를 제 1 래치에 순 차적으로 저장하는 단계(S610), 상기 제 1 래치에 저장된 데이터를 제 1 아날로그 변환하는 단계(S620), 상기 제 1 아날로그 변환 단계(S620)에서 변환된 데이터를 샘플링하여 홀딩하는 제 1 샘플 앤 홀드 단계(S630), 상기 제 1 샘플 앤 홀드 단계(S630)에서 상기 제 1 수평 라인에 해당하는 모든 데이터의 처리 후에 상기 제 1 샘플 앤 홀드 단계의 출력 데이터를 샘플링 하여 디스플레이 패널로 동시에 출력하는 제 2 샘플 앤 홀드 단계(S640), 제 2 수평 동기 신호에 따라 전송되는 상기 제 1 수평 라인 다음의 제 2 수평 라인의 영상 데이터를 제 2 래치에 순차적으로 저장 하는 단계(S650), 상기 제 2 래치에 저장된 데이터를 제 2 아날로그 변환하는 단계(S660), 상기 제 2 아날로그 변환 단계(S660)에서 변환된 데이터를 샘플링하여 홀딩하는 제 3 샘플 앤 홀드 단계(S670) 및 상기 제 3 샘플 앤 홀드 단계(S670)에서 상기 제 2 수평 라인에 해당하는 모든 데이터의 처리 후에 상기 제 3 샘플 앤 홀드 단계(S670)의 출력 데이터를 샘플링 하여 상기 디스플레이 패널로 동시에 출력하는 제 4 샘플 앤 홀드 단계(S680)를 포함한다. 여기서 상기 제 1 래치 및 상기 제 2 래치는 서로 교대로 서로 다른 수평라인의 영상 데이터를 각각 저장 한다.
이러한 단계들의 자세한 동작은 도 3, 4 및 5의 실시예와 동작이 동일하며, 따라서 편의상 자세한 설명은 생략하기로 한다.
상기와 같은 본 발명에 따르면, 서로 교대하여 수평라인의 영상 데이터를 저장하기 위한 래치를 각각 구비하고, 각 수평라인의 영상 데이터에 대해 두개의 수 평 동기 사이클의 레이턴시를 갖는 파이프 라인 방식으로 데이터를 처리함으로써, 데이터 처리를 위한 타이밍적인 제한 극복 및 디스플레이 패널로의 충분한 데이터 출력 시간 확보등 고계조 영상데이터의 보다 효율적인 데이터 처리가 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (17)

  1. 제 1 수평 라인에 해당하는 제1 영상 데이터의 일부 데이터를 저장하기 위한 제 1 래치;
    상기 제 1 수평 라인 다음의 제 2 수평 라인에 해당하는 제2 영상 데이터의 일부 데이터를 저장 하기 위한 제 2 래치;
    상기 제 1 래치 및 상기 제 2 래치에 저장된 상기 제1 및 제2 영상 데이터의 일부 데이터를 교대하여 입력받아 서로 다른 수평 라인의 아날로그 신호로 변환하기 위한 디지털 아날로그 변환기;
    상기 디지털 아날로그 변환기의 출력 신호를 샘플링하여 저장하는 제 1 샘플 앤 홀드 회로;
    상기 제 1 샘플 앤 홀드 회로의 출력 신호를 샘플링하여 저장하는 제 2 샘플 앤 홀드 회로; 및
    상기 제 2 샘플 앤 홀드 회로의 출력 신호를 디스플레이 패널로 출력하기 위한 출력 스위치를 구비하고, 상기 제 1 래치 및 상기 제 2 래치는 교대하여 서로 다른 수평 라인의 영상 데이터를 각각 저장하는 것을 특징으로 하는 소스 구동 회로.
  2. 제 1항에 있어서, 상기 제 1 수평 라인에 해당 하는 상기 제1 영상 데이터의 일부 데이터는 상기 제1 영상 데이터의 일부 데이터가 상기 소스 구동 회로로 제공되는 시점부터 두 개의 수평 동기 사이클만큼 지연되어 상기 디스플레이 패널로 출 력되는 것을 특징으로 하는 소스 구동 회로.
  3. 제 2항에 있어서, 상기 출력 스위치는 상기 제1 영상 데이터의 일부 데이터가 상기 소스 구동 회로로 제공되는 시점부터 상기 두개의 수평 동기 사이클 뒤의 로드 신호에 응답하여 상기 디스플레이 패널로 상기 제 2 샘플 앤 홀드 회로의 출력 신호를 출력하는 것을 특징으로 하는 소스 구동 회로.
  4. 제 1항에 있어서, 상기 디지털 아날로그 변환기는 직렬 커패시터 디지털 아날로그 변환기인 것을 특징으로 하는 소스 구동 회로.
  5. 제 1항에 있어서, 상기 제 1 래치 및 상기 제 2 래치는 두개의 수평동기 사이클 동안 해당 수평 라인의 상기 제1 또는 제2 영상 데이터의 일부 데이터를 저장 하는 것을 특징으로 하는 소스 구동 회로.
  6. 제 1항에 있어서, 상기 제 1 샘플 앤 홀드 회로 및 상기 제 2 샘플 앤 홀드 회로 각각은 샘플링을 위한 샘플링스위치 및 샘플링된 데이터를 홀드 하기 위한 앰프를 포함하는 것을 특징으로 하는 소스 구동 회로.
  7. 디스플레이 패널; 및
    영상 데이터를 입력받아 아날로그 신호로 변환하여 각각의 채널을 통해 상기 디스플레이 패널로 출력하기 위한 복수의 소스 구동 회로를 포함하고,
    상기 소스 구동 회로의 각각은,
    제 1 수평 라인에 해당하는 제1 영상 데이터의 일부 데이터를 저장하기 위한 제 1 래치;
    상기 제 1 수평 라인 다음의 제 2 수평 라인에 해당하는 제2 영상 데이터의 일부 데이터를 저장 하기 위한 제 2 래치;
    상기 제 1 래치 및 상기 제 2 래치에 저장된 상기 제1 및 제2 영상 데이터의 일부 데이터를 교대하여 입력받아 서로 다른 수평 라인의 아날로그 신호로 변환하기 위한 디지털 아날로그 변환기;
    상기 디지털 아날로그 변환기의 출력 신호를 샘플링하여 저장하는 제 1 샘플 앤 홀드 회로;
    상기 제 1 샘플 앤 홀드 회로의 출력 신호를 샘플링하여 저장하는 제 2 샘플 앤 홀드 회로; 및
    상기 제 2 샘플 앤 홀드 회로의 출력 신호를 상기 디스플레이 패널로 출력하기 위한 출력 스위치를 구비하고, 상기 제 1 래치 및 상기 제 2 래치는 교대하여 서로 다른 수평 라인의 영상 데이터를 각각 저장하는 것을 특징으로 하는 디스플레이 장치.
  8. 제 7항에 있어서, 상기 제 1 수평 라인의 상기 제1 영상 데이터는 상기 제1 영상 데이터가 상기 소스 구동 회로로 제공되는 시점부터 두 개의 수평 동기 사이클만큼 지연되어 상기 디스플레이 패널로 출력되는 것을 특징으로 하는 디스플레이 장치.
  9. 제 8항에 있어서, 상기 출력 스위치들은 상기 제1 영상 데이터의 일부 데이터가 상기 소스 구동 회로로 제공되는 시점부터 상기 두개의 수평 동기 사이클 뒤의 로드 신호에 응답하여 동시에 상기 제 2 샘플 앤 홀드 회로들의 출력 신호들을 출력하는 것을 특징으로 하는 디스플레이 장치.
  10. 제 7항에 있어서, 상기 디지털 아날로그 변환기들은 직렬 커패시터 디지털 아날로그 변환기인 것을 특징으로 하는 디스플레이 장치.
  11. 제 7항에 있어서, 상기 제 1 래치들 및 상기 제 2 래치들은 두개의 수평동기 사이클 동안 해당 수평 라인의 상기 제1 또는 제2 영상 데이터를 저장 하고, 상기 디지털 아날로그 변환기들, 상기 제 1 샘플 앤 홀드 회로들 및 상기 제 2 샘플 앤 홀드 회로들은 상기 제 1 수평라인 및 상기 제 2 수평라인의 각각의 제1 영상 데이터 및 상기 제2 영상 데이터를 파이프 라인 방식으로 처리 하는 것을 특징으로 하는 디스플레이 장치.
  12. 제 7항에 있어서, 상기 제 1 샘플 앤 홀드 회로들 및 상기 제 2 샘플 앤 홀드 회로들은 샘플링을 위한 샘플링스위치 및 샘플링된 데이터를 홀드 하기 위한 앰프를 포함하는 것을 특징으로 하는 디스플레이 장치.
  13. 제 7항에 있어서, 상기 디지털 아날로그 변환기들 및 제 1 샘플 앤 홀드 회로들은 순차적으로 상기 제1 및 상기 제2 영상 데이터를 처리하며, 상기 제 2 샘플 앤 홀드 회로들은 동시에 상기 제1 및 상기 제2 영상 데이터를 처리하는 것을 특징으로 하는 디스플레이 장치.
  14. 제 1 수평 동기 신호에 응답하여 제 1 수평 라인의 제1 영상 데이터를 제 1 래치에 순차적으로 저장하는 단계;
    상기 제 1 래치에 저장된 상기 제1 영상 데이터를 제 1 아날로그 변환하는 단계;
    상기 제 1 아날로그 변환 단계에서 변환된 데이터를 샘플링하여 홀딩하는 제 1 샘플 앤 홀드 단계;
    상기 제 1 샘플 앤 홀드 단계에서 상기 제 1 수평 라인에 해당하는 모든 제1 영상 데이터의 처리 후에 상기 제 1 샘플 앤 홀드 단계의 출력 데이터를 샘플링 하여 디스 플레이 패널로 동시에 출력하는 제 2 샘플 앤 홀드 단계;
    제 2 수평 동기 신호에 응답하여 상기 제 1 수평 라인 다음의 제 2 수평 라인의 제2 영상 데이터를 제 2 래치에 순차적으로 저장 하는 단계;
    상기 제 2 래치에 저장된 상기 제2 영상 데이터를 제 2 아날로그 변환하는 단계;
    상기 제 2 아날로그 변환 단계에서 변환된 데이터를 샘플링하여 홀딩하는 제 3 샘플 앤 홀드 단계; 및
    상기 제 3 샘플 앤 홀드 단계에서 상기 제 2 수평 라인에 해당하는 모든 제2 영상 데이터의 처리 후에 상기 제 3 샘플 앤 홀드 단계의 출력 데이터를 샘플링 하여 상기 디스플레이 패널로 동시에 출력하는 제 4 샘플 앤 홀드 단계를 포함하고, 상기 제 1 래치 및 상기 제 2 래치는 서로 교대로 서로 다른 수평라인의 영상 데이 터를 각각 저장 하는 것을 특징으로 하는 디스플레이 패널의 소스 구동 방법.
  15. 제 14항에 있어서, 상기 제 1 수평 라인에 해당하는 상기 제1 영상 데이터는 상기 제1 영상 데이터가 제공되는 시점부터 상기 제 1 수평 동기 신호에 대해 두 사이클의 레이턴시를 가지고 상기 디스플레이 패널로 출력되는 것을 특징으로 하는 디스플레이 패널의 소스 구동 방법.
  16. 제 14항에 있어서, 상기 제 1 래치 및 상기 제 2 래치는 상기 제1 영상 데이터 또는 상기 제2 영상 데이터가 제공되는 시점부터 두 사이클의 수평 동기 사이클 동안 해당 수평 라인의 데이터를 각각 저장 하고, 상기 제 1 아날로그 변환 단계, 상기 제 1 샘플 앤 홀드 단계, 상기 제 2 샘플 앤 홀드 단계와 상기 제 2 아날로그 변환 단계, 상기 제 3 샘플 앤 홀드 단계, 상기 제 4 샘플 앤 홀드 단계는 상기 제 1 수평라인 및 상기 제 2 수평라인의 각각의 제1 또는 제2 영상 데이터를 파이프 라인 방식으로 처리 하는 것을 특징으로 하는 디스플레이 패널의 소스 구동 방법.
  17. 제 14항에 있어서, 상기 제 1, 제 2 아날로그 변환하는 단계들 및 제 1, 제 3 샘플 앤 홀드 단계들은 순차적으로 영상 데이터를 처리하는 것을 특징으로 하는 디스플레이 패널의 소스 구동 방법.
KR1020040106033A 2004-12-15 2004-12-15 수평 라인의 영상 데이터를 파이프라인 방식으로 제공하는소스 구동 회로 및 방법 KR100642946B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040106033A KR100642946B1 (ko) 2004-12-15 2004-12-15 수평 라인의 영상 데이터를 파이프라인 방식으로 제공하는소스 구동 회로 및 방법
TW094144002A TWI357052B (en) 2004-12-15 2005-12-13 Source driving circuit, display device and method
US11/302,230 US7259742B2 (en) 2004-12-15 2005-12-14 Source driving circuit, display device and method of driving a source driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040106033A KR100642946B1 (ko) 2004-12-15 2004-12-15 수평 라인의 영상 데이터를 파이프라인 방식으로 제공하는소스 구동 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20060068090A KR20060068090A (ko) 2006-06-21
KR100642946B1 true KR100642946B1 (ko) 2006-11-10

Family

ID=36583157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106033A KR100642946B1 (ko) 2004-12-15 2004-12-15 수평 라인의 영상 데이터를 파이프라인 방식으로 제공하는소스 구동 회로 및 방법

Country Status (3)

Country Link
US (1) US7259742B2 (ko)
KR (1) KR100642946B1 (ko)
TW (1) TWI357052B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200849179A (en) * 2007-06-05 2008-12-16 Himax Tech Ltd Display apparatus and two step driving method thereof
KR101448853B1 (ko) * 2008-03-18 2014-10-14 삼성전자주식회사 핑퐁 타입의 샘플/홀드 회로를 이용하는 디스플레이 구동회로
TW201040908A (en) * 2009-05-07 2010-11-16 Sitronix Technology Corp Source driver system having an integrated data bus for displays
TW201044347A (en) * 2009-06-08 2010-12-16 Sitronix Technology Corp Integrated and simplified source driver system for displays
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
KR101814799B1 (ko) * 2011-02-07 2018-01-04 매그나칩 반도체 유한회사 소스 드라이버, 콘트롤러 및 소스 드라이버 구동방법
KR101885186B1 (ko) 2011-09-23 2018-08-07 삼성전자주식회사 공유 백 채널을 통한 데이터 전송 방법 및 데이터 전송을 위한 멀티 펑션 드라이버 회로 그리고 이를 채용한 디스플레이 구동 장치
DE102012107351A1 (de) 2011-09-23 2013-03-28 Samsung Electronics Co., Ltd. Anzeigevorrichtungs-Treiberschaltung mit geteiltem Multifunktions-Rückkanal und Verfahren zum Betreiben derselben
TWI511113B (zh) * 2012-10-19 2015-12-01 Japan Display Inc Display device
KR102071298B1 (ko) 2013-09-30 2020-03-02 주식회사 실리콘웍스 샘플 앤드 홀드 회로 및 이를 구비하는 소스 드라이버
KR102665605B1 (ko) * 2019-12-27 2024-05-14 삼성전자주식회사 듀얼 소스 드라이버, 그것을 포함하는 디스플레이 장치, 및 그것의 동작 방법
TWI758097B (zh) 2021-02-18 2022-03-11 友達光電股份有限公司 驅動電路及相關驅動方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05289633A (ja) 1992-04-08 1993-11-05 Fujitsu Ltd アクティブマトリックス液晶駆動方法及び回路
JPH0726387A (ja) 1993-07-09 1995-01-27 Mitsubishi Steel Mfg Co Ltd チタン又はチタン合金の表面改質方法
JPH07191631A (ja) 1993-12-27 1995-07-28 Fujitsu Ltd アクティブマトリクス型容量性表示装置及びデータ線駆動用集積回路
US5754156A (en) * 1996-09-19 1998-05-19 Vivid Semiconductor, Inc. LCD driver IC with pixel inversion operation
JP3494126B2 (ja) * 2000-05-26 2004-02-03 セイコーエプソン株式会社 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
KR100379535B1 (ko) * 2001-01-06 2003-04-10 주식회사 하이닉스반도체 액정 표시 장치의 구동 회로
US7046256B2 (en) * 2003-01-22 2006-05-16 Clairvoyante, Inc System and methods of subpixel rendering implemented on display panels
KR100670134B1 (ko) * 2004-10-08 2007-01-16 삼성에스디아이 주식회사 전류 구동형 디스플레이 소자의 데이터 구동 장치
KR100688505B1 (ko) * 2004-11-22 2007-03-02 삼성전자주식회사 면적이 감소된 ｌｃｄ용 소스 구동 집적 회로 및 그 구동방법

Also Published As

Publication number Publication date
KR20060068090A (ko) 2006-06-21
TWI357052B (en) 2012-01-21
US7259742B2 (en) 2007-08-21
TW200620231A (en) 2006-06-16
US20060125671A1 (en) 2006-06-15

Similar Documents

Publication Publication Date Title
US7259742B2 (en) Source driving circuit, display device and method of driving a source driver
US7944458B2 (en) Digital-analog converter, data driver, and flat panel display device using the same
US7180438B2 (en) Source driving device and timing control method thereof
US8619013B2 (en) Digital-analog converter, data driver, and flat panel display device using the same
KR100776489B1 (ko) 데이터 구동회로 및 그 구동방법
JP4824387B2 (ja) 液晶表示用駆動回路
US10540924B2 (en) Source driver
JP2004053715A (ja) 表示装置とそのγ補正方法
US7268717B2 (en) Display driver circuit, current sample/hold circuit and display driving method using the display driver circuit
US7616183B2 (en) Source driving circuit of display device and source driving method thereof
US10937360B2 (en) Source driver for display apparatus
KR20160082402A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
JPH04237091A (ja) フラットディスプレイの階調駆動回路
KR101516581B1 (ko) 소스 드라이버 및 이를 포함하는 디스플레이 장치
US7057542B2 (en) Data driving circuit, organic light emitting diode display utilizing the same, and driving method therefor
US20060187178A1 (en) Liquid crystal display device
KR100911652B1 (ko) 집적 회로, 상기 집적 회로를 포함하는 소스 드라이버, 및 상기 소스 드라이버를 포함하는 디스플레이 장치
CN107045852B (zh) 用于显示装置的源极驱动器
KR102575122B1 (ko) 소스 드라이버
JP2868118B1 (ja) 液晶表示装置
KR20110079013A (ko) 액정 표시 장치의 소스 드라이버
JP2010191198A (ja) 表示装置の駆動回路
JP2009058977A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee