JPH07191631A - アクティブマトリクス型容量性表示装置及びデータ線駆動用集積回路 - Google Patents

Abstract

(57)【要約】 【目的】アクティブマトリクス型容量性表示装置、例え
ば、アクティブマトリクス型液晶表示装置に関し、アナ
ログ映像信号を分割して、データ線の並列駆動を行う場
合であっても、非表示期間を大幅に減らすことはなく、
高精細な表示を行う。 【構成】位相を１／２周期ずらした分割赤色アナログ映
像信号ＲＡ１、ＲＡ３を作成し、分割赤色アナログ映像
信号ＲＡ１は分割赤色アナログ映像信号線６３を介して
サンプルホールド回路６５₁、６５₃・・・でサンプルホ
ールドし、分割赤色アナログ映像信号ＲＡ３は分割赤色
アナログ映像信号線６４を介してサンプルホールド回路
６５₂、６５₄・・・でサンプルホールドする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリクス
型液晶表示装置など、印加される電圧の大小によって光
学的性質を変化させる容量性材料を２個の基板間に封止
し、各画素に印加電圧を記憶させることによって画像表
示を行うように構成されたアクティブマトリクス型容量
性表示パネルを設けてなるアクティブマトリクス型容量
性表示装置及びデータ線駆動用集積回路（以下、データ
ドライバＩＣという）に関する。

【０００２】

【従来の技術】従来、液晶表示装置として、アクティブ
マトリクス型液晶表示装置、即ち、画素電極、スイッチ
ング素子（アクティブ素子）、データ線（信号線）、ゲ
ート線（走査線）を形成してなる基板と、共通電極を形
成してなる基板とを対向させ、これら２個の基板間に液
晶を封止してなるアクティブマトリクス型液晶表示パネ
ルを設けてなる液晶表示装置が提案されている。

【０００３】このアクティブマトリクス型液晶表示装置
は、薄型化、軽量化を容易に実現することができ、ま
た、ＣＲＴ（cathode ray tube）表示装置に劣らない表
示品質を得ることができることから、一般家庭用のテレ
ビジョン受像機における表示装置としてだけではなく、
ＯＡ（office automation）機器における表示装置とし
ても普及しつつある。

【０００４】ここに、中精細のアクティブマトリクス型
液晶表示装置がドット密度を６４０（水平）×４８０
（垂直）程度としているのに対し、高精細のアクティブ
マトリクス型液晶表示装置は、そのドット密度を１２８
０×１０２４程度としており、高精細の表示容量は中精
細のそれの４倍以上となっている。

【０００５】このように、高精細化が進むと、映像信号
の高速化は避けることができず、映像信号をサンプリン
グしてデータ線を介して各画素の画素電極にデータ電圧
（階調電圧）を供給するデータ線駆動回路を構成するデ
ータドライバＩＣの高速化が要求されることになる。

【０００６】しかし、このデータドライバＩＣにおいて
は、シフトレジスタは比較的高速に動作させることがで
きるが、シフトレジスタを高速に動作させるほど、サン
プルホールド回路における映像信号電圧の充電時間が短
くなり、充電不足を生じさせることになるので、サンプ
リング速度には一定の限界がある。

【０００７】このため、従来のデータドライバＩＣを用
いて高精細表示を実行しようとする場合には、なんらか
の工夫が必要となり、この工夫の一つに、映像信号を分
割してグループ化し、この分割してグループ化される映
像信号を並行してサンプリングし、データ線を並行駆動
する方法がある。

【０００８】例えば、７５ＭＨzの映像信号は、これを
１／４以上に分割することができれば、２０ＭＨzのク
ロックパルスで動作する従来のデータドライバＩＣでデ
ータ線駆動回路を構成することができる。

【０００９】ここに、データドライバＩＣの代表的出力
数は、１２０ｃｈ（チャンネル）、１６０ｃｈ、１９２
ｃｈとされているが、これら出力数はアクティブマトリ
クス型液晶表示パネルの水平ラインの画素数を割り切れ
る数として設定されたものである。

【００１０】例えば、直視型のアクティブマトリクス型
液晶表示装置に使用されるアクティブマトリクス型液晶
表示パネルでは、１ドットがＲＧＢの３画素から成り立
っていることから、ドット密度が６４０×４８０の中精
細のアクティブマトリクス型液晶表示パネルにおいて
は、水平ラインの画素数は６４０×３＝１９２０とな
り、この１９２０は、確かに、１２０、１６０、１９２
で割り切れる。

【００１１】しかし、ドット密度が１０２４×７６８の
高精細のアクティブマトリクス型液晶表示パネルでは、
水平ラインの画素数は、１０２４×３＝３０７２となる
が、この３０７２は、１９２では割り切れるが、１２
０、１６０では割り切れない。

【００１２】このことから、今後は、中精細及び高精細
のアクティブマトリクス型液晶表示装置の両方に対応す
ることができる出力数が１９２ｃｈのデータドライバＩ
Ｃが主流になると考えられる。

【００１３】ここに、前述したように、７５ＭＨzの映
像信号は、これを１／４以上に分割することができれ
ば、２０ＭＨzのクロックパルスで動作する従来のデー
タドライバＩＣでも取り込むことが可能となるが、この
データドライバＩＣとして出力数が１９２ｃｈのデータ
ドライバＩＣを使用する場合には、１／６の分割が必要
となり、６個のデータドライバＩＣが必要となる。

【００１４】ところで、投写型のカラー表示のアクティ
ブマトリクス型液晶表示装置の場合には、ＲＧＢ用のそ
れぞれのアクティブマトリクス型液晶表示パネルの水平
ラインの画素数は直視型の場合の１／３となる。

【００１５】例えば、ドット密度が１０２４×７６８の
投写型のカラー表示のアクティブマトリクス型液晶表示
装置においては、ＲＧＢ用のそれぞれのアクティブマト
リクス型液晶表示パネルの水平ラインの画素数は１０２
４となる。

【００１６】このため、ドット密度が１０２４×７６８
の投写型のカラー表示のアクティブマトリクス型液晶表
示装置において、出力数が１９２ｃｈのデータドライバ
ＩＣを使用し、映像信号を１／６に分割してデータ線の
並行駆動を実行しようとする場合には、ＲＧＢ用のそれ
ぞれのアクティブマトリクス型液晶表示パネルの水平ラ
インの画素数１０２４は１９２で割り切れないため、デ
ータドライバＩＣには未使用の出力ピンが存在すること
になる。

【００１７】ここに、図２７は、出力数が１９２ｃｈの
データドライバＩＣを使用してなるドット密度が１０２
４×７６８の従来の投写型のカラー表示のアクティブマ
トリクス型液晶表示装置の一例における赤色用のアクテ
ィブマトリクス型液晶表示パネル及びその周辺回路部分
を示しており、緑色用及び青色用のアクティブマトリク
ス型液晶表示パネル及びその周辺回路部分も同様に構成
されている。

【００１８】図中、１は画素密度が１０２４×７６８の
赤色用のアクティブマトリクス型液晶表示パネルであ
り、２₁〜２₄、２₃₈₃〜２₃₈₈、２₇₆₇〜２₇₇₂、２₁₀₂₃、
２₁₀₂₄はデータ電圧を供給するための１０２４本のデー
タ線の一部を示しており、アクティブマトリクス型液晶
表示パネル１は、より詳しくは、図２８にその一部分を
示すように構成されている。

【００１９】図２８中、３₁、３₂、３₇₆₈はゲート電圧
を供給するためのゲート線、４_1-1〜４_1-4、４_2-1〜４
_2-4、４_768-1〜４_768-4は画素、５_1-1〜５_1-4、５_2-1〜
５_2-4、５_768-1〜５_768-4は画素４_1-1〜４_1-4、４_2-1〜
４_2-4、４_768-1〜４_768-4の液晶容量である。

【００２０】また、６_1-1〜６_1-4、６_2-1〜６_2-4、６
_768-1〜６_768-4は画素４_1-1〜４_1-4、４_2-1〜４_2-4、４
_768-1〜４_768-4ごとに設けられている画素電極、７は全
画素に共通に設けられている共通電極である。

【００２１】また、８_1-1〜８_1-4、８_2-1〜８_2-4、８
_768-1〜８_768-4はスイッチング素子として動作して画素
電極６_1-1〜６_1-4、６_2-1〜６_2-4、６_768-1〜６_768-4に
データ電圧を供給する薄膜トランジスタ（Ｔhin Ｆilm
Ｔransistor．以下、ＴＦＴという）である。

【００２２】かかるアクティブマトリクス型液晶表示パ
ネル１は、物理的には、データ線、ゲート線、画素電
極、ＴＦＴを形成してなるＴＥＴ基板と、共通電極を形
成してなる共通基板とを対向させ、これらＴＦＴ基板と
共通基板との間に液晶を封止して構成されており、図２
９は、ＴＦＴ基板を概略的に示す平面図である。

【００２３】また、図２７において、９₁〜９₆は出力数
を１９２ｃｈとする同一回路構成のデータドライバＩ
Ｃ、ＲＡ１１〜ＲＡ１３、ＲＡ２１〜ＲＡ２３は後述す
るように作成される分割赤色アナログ映像信号である。

【００２４】ここに、データドライバＩＣ９₁〜９₃は、
アクティブマトリクス型液晶表示パネル１の上側に配置
され、奇数番目のデータ線２₁、２₃・・・２₁₀₂₃を駆動
するようにされている。

【００２５】より詳しくは、データドライバＩＣ９₁は
データ線２₁、２₃・・・２₃₈₃を駆動し、データドライ
バＩＣ９₂はデータ線２₃₈₅、２₃₈₇・・・２₇₆₇を駆動
し、データドライバＩＣ９₃はデータ線２₇₆₉、２₇₇₁・
・・２₁₀₂₃を駆動するようにされている。

【００２６】また、データドライバＩＣ９₄〜９₆は、ア
クティブマトリクス型液晶表示パネル１の下側に配置さ
れ、偶数番目のデータ線２₂、２₄・・・２₁₀₂₄を駆動す
るようにされている。

【００２７】より詳しくは、データドライバＩＣ９₄は
データ線２₂、２₄・・・２₃₈₄を駆動し、データドライ
バＩＣ９₅はデータ線２₃₈₆、２₃₈₈・・・２₇₆₈を駆動
し、データドライバＩＣ９₆はデータ線２₇₇₀、２₇₇₂・
・・２₁₀₂₄を駆動するようにされている。

【００２８】ここに、図３０は、データドライバＩＣ９
₁の回路構成を示すブロック図であり、図中、１０はス
タートパルスＳＩをシフトレジスタ用クロックパルスＣ
ＬＫに同期させてシフトし、サンプリングパルスＳＰ
１、ＳＰ２・・・ＳＰ１９２を順に出力するサンプリン
グパルス発生回路である。

【００２９】また、１１はサンプリングパルス発生回路
１０から出力されるサンプリングパルスＳＰ１、ＳＰ２
・・・ＳＰ１９２に同期させて分割赤色アナログ映像信
号ＲＡ１１をサンプルホールドするサンプルホールド回
路群である。

【００３０】また、１２はサンプルホールド回路群１１
にホールドされた分割赤色アナログ映像信号電圧のそれ
ぞれを転送タイミングパルスＬＥに同期させて同時にサ
ンプルホールドするサンプルホールド回路群である。

【００３１】また、１３はサンプルホールド回路群１２
にホールドされたアナログ信号電圧をデータ電圧として
データ線２₁、２₃・・・２₃₈₃に出力する出力バッファ
回路群である。

【００３２】このデータドライバＩＣ９₁は、より詳し
くは、図３１にその一部分を示すように構成されてい
る。

【００３３】図３１中、サンプリングパルス発生回路１
０において、１４はスタートパルスＳＩをシフトレジス
タ用クロックパルスＣＬＫに同期させてシフトする直列
入力・並列出力型のシフトレジスタである。

【００３４】また、１５₁、１５₂、１５₃、１５₄、１５
₁₉₂はシフトレジスタ１４から出力されるスタートパル
スＳＩをシフトしてなるパルスＱ１、Ｑ２、Ｑ３、Ｑ
４、Ｑ１９２をレベルシフトしてサンプリングパルスＳ
Ｐ１、ＳＰ２、ＳＰ３、ＳＰ４、ＳＰ１９２を生成する
レベルシフタである。

【００３５】また、サンプルホールド回路群１１におい
て、１６₁、１６₂、１６₃、１６₄、１６₁₉₂はサンプル
ホールド回路であり、１７₁、１７₂、１７₃、１７₄、１
７₁₉₂はサンプリングパルスＳＰ１、ＳＰ２、ＳＰ３、
ＳＰ４、ＳＰ１９２により導通、非導通が制御されるサ
ンプリング用のスイッチ素子、１８₁、１８₂、１８₃、
１８₄、１８₁₉₂はホールド用のコンデンサである。

【００３６】また、サンプルホールド回路群１２におい
て、１９₁、１９₂、１９₃、１９₄、１９₁₉₂はサンプル
ホールド回路であり、２０₁、２０₂、２０₃、２０₄、２
０₁₉₂はバッファ回路を構成するオペアンプである。

【００３７】また、２１₁、２１₂、２１₃、２１₄、２１
₁₉₂は転送タイミングパルスＬＥにより導通、非導通が
制御されるサンプリング用のスイッチ素子、２２₁、２
２₂、２２₃、２２₄、２２₁₉₂はホールド用のコンデンサ
である。

【００３８】また、出力バッファ回路群１３において、
２３₁、２３₂、２３₃、２３₄、２３ ₁₉₂は出力バッファ
回路を構成するオペアンプである。

【００３９】また、図２７において、２４は赤色アナロ
グ映像信号ＲＡを分割し、１水平ラインごとに分割赤色
アナログ映像信号ＲＡ１１〜ＲＡ１３、ＲＡ２１〜ＲＡ
２３を作成する分割赤色アナログ映像信号作成回路であ
る。

【００４０】この分割赤色アナログ映像信号作成回路２
４は、図３２に示すように構成されており、図３２中、
２５は赤色アナログ映像信号ＲＡを８ビットの赤色デジ
タル映像信号ＲＤに変換するＡ／Ｄ変換回路である。

【００４１】また、２６は赤色デジタル映像信号ＲＤを
水平ライン上、１番目、３番目・・・１０２３番目の画
素の赤色デジタル映像信号からなる分割赤色デジタル映
像信号ＲＤ１と、水平ライン上、２番目、４番目・・・
１０２４番目の赤色デジタル映像信号からなる分割赤色
デジタル映像信号ＲＤ２とに分割して、これら分割赤色
デジタル映像信号ＲＤ１、ＲＤ２を同一位相で出力する
分割回路である。

【００４２】また、２７は分割赤色デジタル映像信号Ｒ
Ｄ１を水平ライン上、１番目、３番目・・・３８３番目
の赤色デジタル映像信号からなる分割赤色デジタル映像
信号ＲＤ１１と、水平ライン上、３８５番目、３８７番
目・・・７６７番目の赤色デジタル映像信号からなる分
割赤色デジタル映像信号ＲＤ１２と、水平ライン上、７
６９番目、７７１番目、１０２３番目の赤色デジタル信
号からなる分割赤色デジタル映像信号ＲＤ１３とに分割
し、これら分割赤色デジタル映像信号ＲＤ１１、ＲＤ１
２、ＲＤ１３を同一位相で出力する分割回路である。

【００４３】また、２８は分割赤色デジタル映像信号Ｒ
Ｄ２を水平ライン上、２番目、４番目・・・３８４番目
の赤色デジタル映像信号からなる分割赤色デジタル映像
信号ＲＤ２１と、水平ライン上、３８６番目、３８８番
目・・・７６８番目の赤色デジタル映像信号からなる分
割赤色デジタル映像信号ＲＤ２２と、水平ライン上、７
７０番目、７７２番目、１０２４番目の赤色デジタル映
像信号からなる分割赤色デジタル映像信号ＲＤ２３とに
分割し、これら分割赤色デジタル映像信号ＲＤ２１、Ｒ
Ｄ２２、ＲＤ２３を同一位相で出力する分割回路であ
る。

【００４４】また、２９は分割赤色デジタル映像信号Ｒ
Ｄ１１、ＲＤ１２、ＲＤ１３、ＲＤ２１、ＲＤ２２、Ｒ
Ｄ２３をそれぞれアナログ変換し、水平ライン上、１番
目、３番目・・・３８３番目の赤色アナログ映像信号か
らなる分割赤色アナログ映像信号ＲＡ１１と、水平ライ
ン上、３８５番目、３８７番目・・・７６７番目の赤色
アナログ映像信号からなる分割赤色アナログ映像信号Ｒ
Ａ１２と、水平ライン上、７６９番目、７７１番目、１
０２３番目の赤色アナログ映像信号からなる分割赤色ア
ナログ映像信号ＲＡ１３と、水平ライン上、２番目、４
番目・・・３８４番目の赤色アナログ映像信号からなる
分割赤色アナログ映像信号ＲＡ２１と、水平ライン上、
３８６番目、３８８番目・・・７６８番目の赤色アナロ
グ映像信号からなる分割赤色アナログ映像信号ＲＡ２２
と、水平ライン上、７７０番目、７７２番目、１０２４
番目の赤色アナログ映像信号からなる分割赤色アナログ
映像信号ＲＡ２３とを出力するＤ／Ａ変換回路である。

【００４５】なお、分割赤色アナログ映像信号ＲＡ１１
はデータドライバＩＣ９₁に供給され、分割赤色アナロ
グ映像信号ＲＡ１２はデータドライバＩＣ９₂に供給さ
れ、分割赤色アナログ映像信号ＲＡ１３はデータドライ
バＩＣ９₃に供給され、分割赤色アナログ映像信号ＲＡ
２１はデータドライバＩＣ９₄に供給され、分割赤色ア
ナログ映像信号ＲＡ２２はデータドライバＩＣ９₅に供
給され、分割赤色アナログ映像信号ＲＡ２３はデータド
ライバＩＣ９₆に供給される。

【００４６】ここに、図３３は分割赤色アナログ映像信
号作成回路２４の動作を説明するためのタイムチャート
であり、図３３Ａは５６.６ＫＨｚの水平同期信号Ｈ
_SYNCを示しており、このアクティブマトリクス型液晶表
示装置においては、１水平走査期間ＴＡ＝１７.６μｓ
とされている。

【００４７】また、図３３Ｂは７５ＭＨｚ、１０２４画
素の１水平ライン分の赤色アナログ映像信号ＲＡ、図３
３Ｃは赤色デジタル映像信号ＲＤ、図３３Ｄは分割赤色
デジタル映像信号ＲＤ１、図３３Ｅは分割赤色デジタル
映像信号ＲＤ２を示している。

【００４８】また、図３３Ｆは分割赤色デジタル映像信
号ＲＤ１１、図３３Ｇは分割赤色デジタル映像信号ＲＤ
１２、図３３Ｈは分割赤色デジタル映像信号ＲＤ１３を
示している。

【００４９】また、図３３Ｉは分割赤色デジタル映像信
号ＲＤ２１、図３３Ｊは分割赤色デジタル映像信号ＲＤ
２２、図３３Ｋは分割赤色デジタル映像信号ＲＤ２３を
示している。

【００５０】また、図３３Ｌは分割赤色アナログ映像信
号ＲＡ１１、図３３Ｍは分割赤色アナログ映像信号ＲＡ
１２、図３３Ｎは分割赤色アナログ映像信号ＲＡ１３を
示している。

【００５１】また、図３３Ｏは分割赤色アナログ映像信
号ＲＡ２１、図３３Ｐは分割赤色アナログ映像信号ＲＡ
２２、図３３Ｑは分割赤色アナログ映像信号ＲＡ２３、
図３３ＲはラッチパルスＬＥを示している。

【００５２】なお、この図３３は、赤色アナログ映像信
号ＲＡ、赤色デジタル映像信号ＲＤ、分割赤色デジタル
映像信号ＲＤ１、ＲＤ２、ＲＤ１１、ＲＤ１２、ＲＤ１
３、ＲＤ２１、ＲＤ２２、ＲＤ２３、分割赤色アナログ
映像信号ＲＡ１１、ＲＡ１２、ＲＡ１３、ＲＡ２１、Ｒ
Ａ２２、ＲＡ２３は、水平同期信号Ｈ_SYNCに対する相対
的位置を示しており、その全てについて、時間軸を一致
させるものではない。

【００５３】ここに、分割赤色アナログ映像信号作成回
路２４においては、図３３Ｂに示すように、７５ＭＨｚ
の赤色アナログ映像信号ＲＡが入力されると、Ａ／Ｄ変
換回路２５からは、図３３Ｃに示すように、７５ＭＨｚ
の赤色デジタル映像信号ＲＤが出力され、これが分割回
路２６に供給される。

【００５４】ここに、赤色アナログ映像信号ＲＡの表示
期間ＴＢは、（１／７５×１０⁶）×１０２４＝１３.６
×１０^-6＝１３.６μｓであるから、赤色デジタル映像
信号ＲＤの表示期間も、１３.６μｓとなる。

【００５５】分割回路２６においては、赤色デジタル映
像信号ＲＤが分割され、分割回路２６からは、図３３Ｄ
に示すように、水平ライン上、１番目、３番目・・・１
０２３番目の画素の赤色デジタル映像信号からなる分割
赤色デジタル映像信号ＲＤ１と、図３３Ｅに示すよう
に、水平ライン上、２番目、４番目・・・１０２４番目
の赤色デジタル映像信号からなる分割赤色デジタル映像
信号ＲＤ２とが出力され、分割赤色デジタル映像信号Ｒ
Ｄ１は分割回路２７に供給され、分割赤色デジタル映像
信号ＲＤ２は分割回路２８に供給される。

【００５６】ここに、分割赤色デジタル映像信号ＲＤ
１、ＲＤ２は、赤色デジタル映像信号ＲＤを２分割して
なるものであるから、分割赤色デジタル映像信号ＲＤ
１、ＲＤ２の表示期間は（１３.６μｓ／１０２４）×
２×５１２＝１３.６μｓとなる。

【００５７】分割回路２７においては、赤色デジタル映
像信号ＲＤ１が分割され、図３３Ｆに示すように、水平
ライン上、１番目、３番目・・・３８３番目の画素の赤
色デジタル映像信号からなる分割赤色デジタル映像信号
ＲＤ１１と、図３３Ｇに示すように、水平ライン上、３
８５番目、３８７番目・・・７６７番目の画素の赤色デ
ジタル映像信号からなる分割赤色デジタル映像信号ＲＤ
１２と、図３３Ｈに示すように、水平ライン上、７６９
番目、７７１番目・・・１０２３番目の画素の赤色デジ
タル映像信号からなる分割赤色デジタル映像信号ＲＤ１
３とが出力され、これら分割赤色デジタル映像信号ＲＤ
１１、ＲＤ１２、ＲＤ１３は、Ｄ／Ａ変換回路２９に伝
送される。

【００５８】ここに、分割赤色デジタル映像信号ＲＤ１
１、ＲＤ１２、ＲＤ１３は、赤色デジタル映像信号ＲＤ
１を１９２画素、１９２画素、１２８画素となるように
３分割してなるものであるから、分割赤色デジタル映像
信号ＲＤ１１、ＲＤ１２の表示期間は（１３.６μｓ／
５１２）×３×１９２＝１５.３μｓとなり、分割赤色
デジタル映像信号ＲＤ１３の表示期間は（１３.６μｓ
／５１２）×３×１２８＝１０.２μｓとなる。

【００５９】また、分割回路２８においては、赤色デジ
タル映像信号ＲＤ２が分割され、図３３Ｉに示すよう
に、水平ライン上、２番目、４番目・・・３８４番目の
画素の赤色デジタル映像信号からなる分割赤色デジタル
映像信号ＲＤ２１と、図３３Ｊに示すように、水平ライ
ン上、３８６番目、３８８番目・・・７６８番目の画素
の赤色デジタル映像信号からなる分割赤色デジタル映像
信号ＲＤ２２と、図３３Ｋに示すように、水平ライン
上、７７０番目、７７２番目・・・１０２４番目の画素
の赤色デジタル映像信号からなる分割赤色デジタル映像
信号ＲＤ２３とが出力され、これら分割赤色デジタル映
像信号ＲＤ２１、ＲＤ２２、ＲＤ２３は、Ｄ／Ａ変換回
路２９に供給される。

【００６０】ここに、分割赤色デジタル映像信号ＲＤ２
１、ＲＤ２２、ＲＤ２３は、赤色デジタル映像信号ＲＤ
２を１９２画素、１９２画素、１２８画素となるように
３分割してなるものであるから、分割赤色デジタル映像
信号ＲＤ２１、ＲＤ２２の表示期間は（１３.６μｓ／
５１２）×３×１９２＝１５.３μｓとなり、分割赤色
デジタル映像信号ＲＤ２３の表示期間は（１３.６μｓ
／５１２）×３×１２８＝１０.２μｓとなる。

【００６１】Ｄ／Ａ変換回路２９からは、図３３Ｌ〜図
３３Ｑに示すように、分割赤色デジタル映像信号ＲＤ１
１、ＲＤ１２、ＲＤ１３、ＲＤ２１、ＲＤ２２、ＲＤ２
３がアナログ信号化されてなる分割赤色アナログ映像信
号ＲＡ１１、ＲＡ１２、ＲＡ１３、ＲＡ２１、ＲＡ２
２、ＲＡ２３が出力され、これら分割赤色アナログ映像
信号ＲＡ１１、ＲＡ１２、ＲＡ１３、ＲＡ２１、ＲＡ２
２、ＲＡ２３はそれぞれデータドライバＩＣ９₁、９₂、
９₃、９₄、９₅、９₆に供給される。

【００６２】ここに、図３４はデータドライバＩＣ９₁
の動作を示すタイムチャートであり、図３４Ａは２０Ｍ
Ｈｚのシフトレジスタ用クロックパルスＣＬＫ、図３４
ＢはスタートパルスＳＩを示している。

【００６３】また、図３４ＣはサンプリングパルスＳＰ
１、図３４ＤはサンプリングパルスＳＰ２、図３４Ｅは
サンプリングパルスＳＰ３、図３４Ｆはサンプリングパ
ルスＳＰ４、図３４ＧはサンプリングパルスＳＰ１９
２、図３４Ｈは分割赤色アナログ映像信号ＲＡ１１を示
している。

【００６４】即ち、データドライバＩＣ９₁において
は、サンプリングパルス発生回路１０にスタートパルス
ＳＩが供給されると、このスタートパルスＳＩがシフト
レジスタ用クロックパルスＣＬＫの立ち上がりのタイミ
ングでラッチされ、シフトレジスタ用クロックパルスＣ
ＬＫに同期したサンプリングパルスＳＰ１、ＳＰ２・・
・ＳＰ１９２が順に出力される。

【００６５】そして、これらサンプリングパルスＳＰ
１、ＳＰ２・・・ＳＰ１９２が順にスイッチ素子１
７₁、１７₂・・・１７₁₉₂に供給され、分割赤色アナロ
グ映像信号ＲＡ１１が水平ライン上、１番目、３番目・
・・３８３番目の画素の赤色アナログ映像信号ごとにコ
ンデンサ１８₁、１８₂・・・１８₁₉₂にサンプルホール
ドされる。

【００６６】次に、転送タイミングパルスＬＥがＨレベ
ルとされ、スイッチ素子２１₁、２１₂・・・２１₁₉₂が
同時に導通状態とされて、コンデンサ１８₁、１８₂・・
・１８₁₉₂にホールドされている水平ライン上、１番
目、３番目・・・３８３番目の画素の赤色アナログ映像
信号電圧がコンデンサ２２₁、２２₂・・・２２₁₉₂にサ
ンプルホールドされる。

【００６７】この結果、これらコンデンサ２２₁、２２₂
・・・２２₁₉₂にホールドされた水平ライン上、１番
目、３番目・・・３８３番目の画素の赤色アナログ映像
信号電圧がデータ電圧として、オペアンプ２３₁、２３₂
・・・２３₁₉₂を介してデータ線２₁、２₃・・・２₃₈₃に
出力される。他のデータドライバＩＣ９₂〜９₆も同時に
同様に動作する。

【００６８】このように、このアクティブマトリクス型
液晶表示装置においては、赤色アナログ映像信号ＲＡを
６分割して、データ線の並列駆動を行うようにしている
ので、２０ＭＨzのクロックパルスＣＬＫで動作するデ
ータドライバＩＣ９₁〜９₆によっても、アクティブマト
リクス型液晶表示パネル１を駆動することが可能とな
る。

【００６９】

【発明が解決しようとする課題】ここに、１水平走査期
間における非表示期間は、水平走査期間ＴＡ−分割赤色
アナログ映像信号ＲＡ１１、ＲＡ１３、ＲＡ２１、ＲＡ
２３の表示期間ＴＣとなり、転送タイミングパルスＬＥ
は、この非表示期間内で使用しなければならない。

【００７０】ところが、赤色アナログ映像信号ＲＡの表
示期間ＴＢは１３.６μｓであるが、分割赤色アナログ
映像信号ＲＡ１１、ＲＡ１３、ＲＡ２１、ＲＡ２３の表
示期間ＴＣは１５.３μｓとなり、１水平走査期間にお
ける非表示期間は、赤色アナログ映像信号ＲＡを分割し
ない場合よりも、１５.３−１３.６＝１.７μｓだけ長
くなってしまう。

【００７１】このため、この従来のアクティブマトリク
ス型液晶表示装置においては、転送タイミングパルスＬ
Ｅの有効期間ＴＤを短くしなければならず、不足期間Ｔ
Ｅが生じ、データドライバＩＣ９₁〜９₆においては、２
段目のサンプルホールド回路群（データドライバＩＣ９
₁においては、サンプルホールド回路群１２）における
サンプリング期間が不足してしまい、その分、表示品質
が低下してしまうという問題点があった。

【００７２】本発明は、かかる点に鑑み、アナログ映像
信号を分割し、データ線の並列駆動を行う場合であって
も、非表示期間を大幅に減らすことはなく、高精細な表
示を行うことができるようにしたアクティブマトリクス
型容量性表示装置及びデータドライバＩＣを提供するこ
とを目的とする。

【００７３】

【課題を解決するための手段】

第１の発明・・図１ 図１は本発明中、第１の発明の原理説明図であり、第１
の発明によるアクティブマトリクス型容量性表示装置
は、図１に示す部分を含んで構成されるものである。

【００７４】なお、この第１の発明は、例えば、両側駆
動方式（アクティブマトリクス型液晶表示パネルの上側
及び下側にデータドライバＩＣを配列して両側からデー
タ線を駆動する方式）の直視型あるいは投写型の単色表
示のアクティブマトリクス型液晶表示装置又は両側駆動
方式の投写型のカラー表示のアクティブマトリクス型液
晶表示装置に適用されるものである。

【００７５】ここに、３０はデータ電圧を供給するため
の複数のデータ線３１₁、３１₂・・・３１_2mと、ゲート
電圧を供給するための複数のゲート線とをマトリクス状
に配線し、データ線３１₁、３１₂・・・３１_2mとゲート
線とが交差する部分ごとに、画素電極と、一端をデータ
線に接続され、他端を画素電極に接続され、ゲート電圧
によって導通、非導通が制御されるスイッチング素子と
を形成してなる第１の基板と、全画素に共通に使用され
る共通電極を形成してなる第２の基板とを対向させ、こ
れら第１の基板と第２の基板との間に、印加される電圧
の大小によって所定の光学的性質を変化させる容量性材
料を封止し、奇数番目のデータ線３１₁、３１₃・・・３
１_2m-1には一方の端部側からデータ電圧が供給され、偶
数番目のデータ線３１₂、３１₄・・・３１_2mには他方の
端部側からデータ電圧が供給される単色用のアクティブ
マトリクス型容量性表示パネルである。

【００７６】また、３２はアナログ映像信号Ａを１水平
ラインごとに１番目、２ｎ＋１番目、２×２ｎ＋１番目
・・・の画素（但し、ｎ＝２以上の整数）のアナログ映
像信号からなる分割アナログ映像信号Ａ１と、２番目、
２ｎ＋２番目、２×２ｎ＋２番目・・・の画素のアナロ
グ映像信号からなる分割アナログ映像信号Ａ２と、３番
目、２ｎ＋３番目、２×２ｎ＋３番目・・・の画素のア
ナログ映像信号からなる分割アナログ映像信号Ａ３と、
４番目、２ｎ＋４番目、２×２ｎ＋４番目・・・の画素
のアナログ映像信号からなる分割アナログ映像信号Ａ４
と、・・・、２ｎ−１番目、２ｎ＋２ｎ−１番目、２×
２ｎ＋２ｎ−１番目・・・の画素のアナログ映像信号か
らなる分割アナログ映像信号Ａ２ｎ−１と、２ｎ番目、
２ｎ＋２ｎ番目、２×２ｎ＋２ｎ番目・・・の画素のア
ナログ映像信号からなる分割アナログ映像信号Ａ２ｎと
に分割し、分割アナログ映像信号Ａ１、Ａ３・・・Ａ２
ｎ−１を１／ｎ周期ずつ位相をずらして出力すると共
に、分割アナログ映像信号Ａ２、Ａ４・・・Ａ２ｎを、
分割アナログ映像信号Ａ２の位相と分割アナログ映像信
号Ａ１の位相とが一致するように、１／ｎ周期ずつ位相
をずらして出力する分割アナログ映像信号作成回路であ
る。

【００７７】また、３３は分割アナログ映像信号Ａ１、
Ａ３・・・Ａ２ｎ−１を入力し、奇数番目の画素のアナ
ログ映像信号を１番目の画素のアナログ映像信号から順
にサンプルホールドした後、このサンプルホールド動作
によってホールドされた奇数番目の画素ごとのアナログ
映像信号電圧のそれぞれを同時にサンプルホールドし、
このサンプルホールド動作によってホールドされた奇数
番目の画素ごとのアナログ映像信号電圧をデータ電圧と
して同時に奇数番目のデータ線３１₁、３１₃・・・３１
_2m-1に出力するデータ線駆動回路である。

【００７８】また、３４は分割アナログ映像信号Ａ２、
Ａ４・・・Ａ２ｎを入力し、偶数番目の画素のアナログ
映像信号を１番目の画素のアナログ映像信号から順にサ
ンプルホールドした後、このサンプルホールド動作によ
ってホールドされた偶数番目の画素ごとのアナログ映像
信号電圧のそれぞれを同時にサンプルホールドし、この
サンプルホールド動作によってホールドされた偶数番目
の画素ごとのアナログ映像信号電圧をデータ電圧として
同時に偶数番目のデータ線３１₂、３１₄・・・３１_2mに
出力するデータ線駆動回路である。

【００７９】第２の発明・・図２ 図２は本発明中、第２の発明の原理説明図であり、第２
の発明によるアクティブマトリクス型容量性表示装置
は、図２に示す部分を含んで構成されているものであ
る。

【００８０】なお、この第２の発明は、例えば、両側駆
動方式の直視型のカラー表示のアクティブマトリクス型
液晶表示装置に適用されるものである。

【００８１】ここに、３５はデータ電圧を供給するため
の複数のデータ線３６₁、３７₁、３８₁、３６₂、３
７₂、３８₂・・・３６_2m、３７_2m、３８_2mと、ゲート電
圧を供給するための複数のゲート線とをマトリクス状に
配線し、データ線３６₁、３７₁、３８₁、３６₂、３
７₂、３８₂・・・３６_2m、３７_2m、３８_2mとゲート線と
が交差する部分ごとに、画素電極と、一端をデータ線に
接続され、他端を画素電極に接続され、ゲート電圧によ
って導通、非導通が制御されるスイッチング素子とを形
成してなる第１の基板と、全画素に共通に使用される共
通電極を形成してなる第２の基板とを対向させ、これら
第１の基板と第２の基板との間に、印加される電圧の大
小によって所定の光学的性質を変化させる容量性材料を
封止し、奇数番目のドットにデータ電圧を供給するデー
タ線３６₁、３７₁、３８₁、３６₃、３７₃、３８₃・・・
３６_2m-1、３７_2m-1、３８_2m-1には一方の端部側からデ
ータ電圧が供給され、偶数番目のドットにデータ電圧を
供給するデータ線３６₂、３７₂、３８₂、３６₄、３
７₄、３８₄・・・３６_2m、３７_2m、３８_2mには他方の端
部側からデータ電圧が供給されるカラー表示用のアクテ
ィブマトリクス型容量性表示パネルである。

【００８２】なお、データ線３６₁、３７₁、３８₁、３
６₂、３７₂、３８₂・・・３６_2m、３７_2m、３８_2mのう
ち、データ線３６₁、３６₂・・・３６_2mは、例えば、赤
色のデータ電圧を供給するために使用され、データ線３
７₁、３７₂・・・３７_2mは、例えば、緑色のデータ電圧
を供給するために使用され、データ線３８₁、３８₂・・
・３８_2mは、例えば、青色のデータ電圧を供給するため
に使用される。

【００８３】また、３９は赤色アナログ映像信号ＲＡを
１水平ラインごとに１番目、２ｎ＋１番目、２×２ｎ＋
１番目・・・のドット（但し、ｎ＝２以上の整数）の赤
色アナログ映像信号からなる分割赤色アナログ映像信号
ＲＡ１と、２番目、２ｎ＋２番目、２×２ｎ＋２番目・
・・のドットの赤色アナログ映像信号からなる分割赤色
アナログ映像信号ＲＡ２と、３番目、２ｎ＋３番目、２
×２ｎ＋３番目・・・のドットの赤色アナログ映像信号
からなる分割赤色アナログ映像信号ＲＡ３と、４番目、
２ｎ＋４番目、２×２ｎ＋４番目・・・のドットの赤色
アナログ映像信号からなる分割赤色アナログ映像信号Ｒ
Ａ４と、・・・、２ｎ−１番目、２ｎ＋２ｎ−１番目、
２×２ｎ＋２ｎ−１番目・・・のドットの赤色アナログ
映像信号からなる分割赤色アナログ映像信号ＲＡ２ｎ−
１と、２ｎ番目、２ｎ＋２ｎ番目、２×２ｎ＋２ｎ番目
・・・のドットの赤色アナログ映像信号からなる分割赤
色アナログ映像信号ＲＡ２ｎとに分割し、分割赤色アナ
ログ映像信号ＲＡ１、ＲＡ３・・・ＲＡ２ｎ−１を１／
ｎ周期ずつ位相をずらして出力すると共に、分割赤色ア
ナログ映像信号ＲＡ２、ＲＡ４・・・ＲＡ２ｎを、分割
赤色アナログ映像信号ＲＡ２の位相と分割赤色アナログ
映像信号ＲＡ１の位相とが一致するように、１／ｎ周期
ずつ位相をずらして出力する分割赤色アナログ映像信号
作成回路である。

【００８４】また、４０は緑色アナログ映像信号ＧＡを
１水平ラインごとに１番目、２ｎ＋１番目、２×２ｎ＋
１番目・・・のドットの緑色アナログ映像信号からなる
分割緑色アナログ映像信号ＧＡ１と、２番目、２ｎ＋２
番目、２×２ｎ＋２番目・・・のドットの緑色アナログ
映像信号からなる分割緑色アナログ映像信号ＧＡ２と、
３番目、２ｎ＋３番目、２×２ｎ＋３番目・・・のドッ
トの緑色アナログ映像信号からなる分割緑色アナログ映
像信号ＧＡ３と、４番目、２ｎ＋４番目、２×２ｎ＋４
番目・・・のドットの緑色アナログ映像信号からなる分
割緑色アナログ映像信号ＧＡ４と、・・・、２ｎ−１番
目、２ｎ＋２ｎ−１番目、２×２ｎ＋２ｎ−１番目・・
・のドットの緑色アナログ映像信号からなる分割緑色ア
ナログ映像信号ＧＡ２ｎ−１と、２ｎ番目、２ｎ＋２ｎ
番目、２×２ｎ＋２ｎ番目・・・のドットの緑色アナロ
グ映像信号からなる分割緑色アナログ映像信号ＧＡ２ｎ
とに分割し、分割緑色アナログ映像信号ＧＡ１、ＧＡ３
・・・ＧＡ２ｎ−１を１／ｎ周期ずつ位相をずらして出
力すると共に、分割緑色アナログ映像信号ＧＡ２、ＧＡ
４・・・ＧＡ２ｎを、分割緑色アナログ映像信号ＧＡ２
の位相と分割緑色アナログ映像信号ＧＡ１の位相とが一
致するように、１／ｎ周期ずつ位相をずらして出力する
分割緑色アナログ映像信号作成回路である。

【００８５】また、４１は青色アナログ映像信号ＢＡを
１水平ラインごとに１番目、２ｎ＋１番目、２×２ｎ＋
１番目・・・のドットの青色アナログ映像信号からなる
分割青色アナログ映像信号ＢＡ１と、２番目、２ｎ＋２
番目、２×２ｎ＋２番目・・・のドットの青色アナログ
映像信号からなる分割青色アナログ映像信号ＢＡ２と、
３番目、２ｎ＋３番目、２×２ｎ＋３番目・・・のドッ
トの青色アナログ映像信号からなる分割青色アナログ映
像信号ＢＡ３と、４番目、２ｎ＋４番目、２×２ｎ＋４
番目・・・のドットの青色アナログ映像信号からなる分
割青色アナログ映像信号ＢＡ４と、・・・、２ｎ−１番
目、２ｎ＋２ｎ−１番目、２×２ｎ＋２ｎ−１番目・・
・のドットの青色アナログ映像信号からなる分割青色ア
ナログ映像信号ＢＡ２ｎ−１と、２ｎ番目、２ｎ＋２ｎ
番目、２×２ｎ＋２ｎ番目・・・のドットの青色アナロ
グ映像信号からなる分割青色アナログ映像信号ＢＡ２ｎ
とに分割し、分割青色アナログ映像信号ＢＡ１、ＢＡ３
・・・ＢＡ２ｎ−１を１／ｎ周期ずつ位相をずらして出
力すると共に、分割青色アナログ映像信号ＢＡ２、ＢＡ
４・・・ＢＡ２ｎを、分割青色アナログ映像信号ＢＡ２
の位相と分割青色アナログ映像信号ＢＡ１の位相とが一
致するように１／ｎ周期ずつ位相をずらして出力する分
割青色アナログ映像信号作成回路である。

【００８６】また、４２は分割赤色アナログ映像信号Ｒ
Ａ１、ＲＡ３・・・ＲＡ２ｎ−１、分割緑色アナログ映
像信号ＧＡ１、ＧＡ３・・・ＧＡ２ｎ−１及び分割青色
アナログ映像信号ＢＡ１、ＢＡ３・・・ＢＡ２ｎ−１を
入力し、奇数番目のドットの赤色アナログ映像信号、緑
色アナログ映像信号及び青色アナログ映像信号を１番目
のドットの赤色アナログ映像信号、緑色アナログ映像信
号及び青色アナログ映像信号から順にサンプルホールド
した後、このサンプルホールド動作によってホールドさ
れた奇数番目のドットごとの赤色アナログ映像信号電
圧、緑色アナログ映像信号電圧及び青色アナログ映像信
号電圧のそれぞれを同時にサンプル・ホールドし、この
サンプルホールド動作によってホールドされた奇数番目
のドットごとの赤色アナログ映像信号電圧、緑色アナロ
グ映像信号電圧及び青色アナログ映像信号電圧をデータ
電圧として同時に奇数番目のドットにデータ電圧を供給
するデータ線３６₁、３７₁、３８₁、３６₃、３７₃、３
８₃・・・３６_2m-1、３７_2m-1、３８_2m-1に出力するデ
ータ線駆動回路である。

【００８７】また、４３は分割赤色アナログ映像信号Ｒ
Ａ２、ＲＡ４・・・ＲＡ２ｎ、分割緑色アナログ映像信
号ＧＡ２、ＧＡ４・・・ＧＡ２ｎ及び分割青色アナログ
映像信号ＢＡ２、ＢＡ４・・・ＢＡ２ｎを入力し、偶数
番目のドットの赤色アナログ映像信号、緑色アナログ映
像信号及び青色アナログ映像信号を１番目のドットの赤
色アナログ映像信号、緑色アナログ映像信号及び青色ア
ナログ映像信号から順にサンプルホールドした後、この
サンプルホールド動作によってホールドされた偶数番目
のドットごとの赤色アナログ映像信号電圧、緑色アナロ
グ映像信号電圧及び青色アナログ映像信号電圧のそれぞ
れを同時にサンプル・ホールドし、このサンプルホール
ド動作によってホールドされた偶数番目のドットごとの
赤色アナログ映像信号電圧、緑色アナログ映像信号電圧
及び青色アナログ映像信号電圧をデータ電圧として同時
に偶数番目のドットにデータ電圧を供給するデータ線３
６ ₂、３７₂、３８₂、３６₄、３７₄、３８₄・・・３
６_2m、３７_2m、３８_2mに出力するデータ線駆動回路であ
る。

【００８８】第３の発明・・図３ 図３は本発明中、第３の発明の原理説明図であり、第３
の発明によるアクティブマトリクス型容量性表示装置
は、図３に示す部分を含んで構成されているものであ
る。

【００８９】なお、この第３の発明は、例えば、片側駆
動方式（アクティブマトリクス型液晶表示パネルの上側
又は下側にデータドライバＩＣを配列して片側からデー
タ線を駆動する方式）の直視型あるいは投写型の単色表
示のアクティブマトリクス型液晶表示装置又は片側駆動
方式の投写型のカラー表示のアクティブマトリクス型液
晶表示装置に適用されるものである。

【００９０】ここに、４４はデータ電圧を供給するため
の複数のデータ線４５₁、４５₂・・・４５_2mと、ゲート
電圧を供給するための複数のゲート線とをマトリクス状
に配線し、データ線４５₁、４５₂・・・４５_2mとゲート
線とが交差する部分ごとに、画素電極と、一端をデータ
線に接続され、他端を画素電極に接続され、ゲート電圧
によって導通、非導通が制御されるスイッチング素子と
を形成してなる第１の基板と、全画素に共通に使用され
る共通電極を形成してなる第２の基板とを対向させ、こ
れら第１の基板と第２の基板との間に、印加される電圧
の大小によって所定の光学的性質を変化させる容量性材
料を封止し、データ線４５₁、４５₂・・・４５_2mに対し
て一方の端部側からデータ電圧が供給される単色用のア
クティブマトリクス型容量性表示パネルである。

【００９１】また、４６はアナログ映像信号Ａを１水平
ラインごとに１番目、ｎ＋１番目、２ｎ＋１番目・・・
の画素（但し、ｎ＝２以上の整数）のアナログ映像信号
からなる分割アナログ映像信号Ａ１と、２番目、ｎ＋２
番目、２ｎ＋２番目・・・の画素のアナログ映像信号か
らなる分割アナログ映像信号Ａ２と、・・・、ｎ番目、
ｎ＋ｎ番目、２ｎ＋ｎ番目・・・の画素のアナログ映像
信号からなる分割アナログ映像信号Ａｎとに分割し、こ
れら分割アナログ映像信号Ａ１、Ａ２・・・Ａｎを１／
ｎ周期ずつ位相をずらして出力する分割アナログ映像信
号作成回路である。

【００９２】また、４７は分割アナログ映像信号Ａ１、
Ａ２・・・Ａｎを入力し、各画素のアナログ映像信号を
１番目の画素のアナログ映像信号から順にサンプルホー
ルドした後、このサンプルホールド動作によってホール
ドされた各画素ごとのアナログ映像信号電圧のそれぞれ
を同時にサンプルホールドし、このサンプルホールド動
作によってホールドされた分割アナログ映像信号電圧を
データ電圧として同時にデータ線４５₁、４５₂・・・４
５_2mに出力するデータ線駆動回路である。

【００９３】第４の発明・・図４ 図４は本発明中、第４の発明の原理説明図であり、第４
の発明によるアクティブマトリクス型容量性表示装置
は、図４に示す部分を含んで構成されているものであ
る。

【００９４】なお、この第４の発明は、例えば、片側駆
動方式の直視型のカラー表示のアクティブマトリクス型
液晶表示装置に適用されるものである。

【００９５】ここに、４８はデータ電圧を供給するため
の複数のデータ線４９₁、５０₁、５１₁、４９₂、５
０₂、５１₂・・・４９_2m、５０_2m、５１_2mと、ゲート電
圧を供給するための複数のゲート線とをマトリクス状に
配線し、データ線４９₁、５０₁、５１₁、４９₂、５
０₂、５１₂・・・４９_2m、５０_2m、５１_2mとゲート線と
が交差する部分ごとに、画素電極と、一端をデータ線に
接続され、他端を画素電極に接続され、ゲート電圧によ
って導通、非導通が制御されるスイッチング素子とを形
成してなる第１の基板と、全画素に共通に使用される共
通電極を形成してなる第２の基板とを対向させ、これら
第１の基板と第２の基板との間に、印加される電圧の大
小によって所定の光学的性質を変化させる容量性材料を
封止し、データ線４９₁、５０₁、５１₁、４９₂、５
０₂、５１₂・・・４９_2m、５０_2m、５１_2mに対して一方
の端部側からデータ電圧が供給されるカラー表示用のア
クティブマトリクス型容量性表示パネルである。

【００９６】なお、データ線４９₁、５０₁、５１₁、４
９₂、５０₂、５１₂・・・４９_2m、５０_2m、５１_2mのう
ち、データ線４９₁、４９₂・・・４９_2mは、例えば、赤
色のデータ電圧を供給するために使用され、データ線５
０₁、５０₂・・・５０_2mは、例えば、緑色のデータ電圧
を供給するために使用され、データ線５１₁、５１₂・・
・５１_2mは、例えば、青色のデータ電圧を供給するため
に使用される。

【００９７】また、５２は赤色アナログ映像信号ＲＡを
１水平ラインごとに１番目、ｎ＋１番目、２ｎ＋１番目
・・・のドット（但し、ｎ＝２以上の整数）の赤色アナ
ログ映像信号からなる分割赤色アナログ映像信号ＲＡ１
と、２番目、ｎ＋２番目、２ｎ＋２番目・・・のドット
の赤色アナログ映像信号からなる分割赤色アナログ映像
信号ＲＡ２と、・・・、ｎ番目、ｎ＋ｎ番目、２ｎ＋ｎ
番目・・・のドットの赤色アナログ映像信号からなる分
割赤色アナログ映像信号ＲＡｎとに分割し、これら分割
赤色アナログ映像信号ＲＡ１、ＲＡ２・・・ＲＡｎを１
／ｎ周期ずつ位相をずらして出力する分割赤色アナログ
映像信号作成回路である。

【００９８】また、５３は緑色アナログ映像信号ＧＡを
１水平ラインごとに１番目、ｎ＋１番目、２ｎ＋１番目
・・・のドットの緑色アナログ映像信号からなる分割緑
色アナログ映像信号ＧＡ１と、２番目、ｎ＋２番目、２
ｎ＋２番目・・・のドットの緑色アナログ映像信号から
なる分割緑色アナログ映像信号ＧＡ２と、・・・、ｎ番
目、ｎ＋ｎ番目、２ｎ＋ｎ番目・・・のドットの緑色ア
ナログ映像信号からなる分割緑色アナログ映像信号ＧＡ
ｎとに分割し、これら分割緑色アナログ映像信号ＧＡ
１、ＧＡ２・・・ＧＡｎを１／ｎ周期ずつ位相をずらし
て出力する分割緑色アナログ映像信号作成回路である。

【００９９】また、５４は青色アナログ映像信号ＢＡを
１水平ラインごとに１番目、ｎ＋１番目、２ｎ＋１番目
・・・のドットの青色アナログ映像信号からなる分割青
色アナログ映像信号ＢＡ１と、２番目、ｎ＋２番目、２
ｎ＋２番目・・・のドットの青色アナログ映像信号から
なる分割青色アナログ映像信号ＢＡ２と、・・・、ｎ番
目、ｎ＋ｎ番目、２ｎ＋ｎ番目・・・のドットの青色ア
ナログ映像信号からなる分割青色アナログ映像信号ＢＡ
ｎとに分割し、これら分割青色アナログ映像信号ＢＡ
１、ＢＡ２・・・ＢＡｎを１／ｎ周期ずつ位相をずらし
て出力する分割青色アナログ映像信号作成回路である。

【０１００】また、５５は分割赤色アナログ映像信号Ｒ
Ａ１、ＲＡ２・・・ＲＡｎ、分割緑色アナログ映像信号
ＧＡ１、ＧＡ２・・・ＧＡｎ及び分割青色アナログ映像
信号ＢＡ１、ＢＡ２・・・ＢＡｎを入力し、各ドットの
赤色アナログ映像信号、緑色アナログ映像信号及び青色
アナログ映像信号を１番目のドットの赤色アナログ映像
信号、緑色アナログ映像信号及び青色アナログ映像信号
から順にサンプルホールドした後、このサンプルホール
ド動作によってホールドされた各ドットごとの赤色アナ
ログ映像信号電圧、緑色アナログ映像信号電圧及び青色
アナログ映像信号電圧のそれぞれを同時にサンプル・ホ
ールドし、このサンプルホールド動作によってホールド
された各ドットごとの赤色アナログ映像信号電圧、緑色
アナログ映像信号電圧及び青色アナログ映像信号電圧を
データ電圧として同時にデータ線４９₁、５０₁、５
１₁、４９₂、５０₂、５１₂・・・４９_2m、５０_2m、５１
_2mに出力するデータ線駆動回路である。

【０１０１】

【作用】

第１の発明・・図１ 第１の発明においては、分割アナログ映像信号Ａ１、Ａ
３・・・Ａ２ｎ−１は、１／ｎ周期ずつ位相をずらして
アクティブマトリクス型容量性表示パネル３０に供給さ
れるので、これら分割アナログ映像信号Ａ１、Ａ３・・
・Ａ２ｎ−１に必要な表示期間は、アナログ映像信号Ａ
の表示期間よりも、最大でも、分割アナログ映像信号Ａ
１〜Ａ２ｎの周期の(ｎ−１)／ｎだけ長くなるにすぎな
い。

【０１０２】また、分割アナログ映像信号Ａ２、Ａ４・
・・Ａ２ｎは、分割アナログ映像信号Ａ２の位相と分割
アナログ映像信号Ａ１の位相とが一致するように、１／
ｎ周期ずつ位相をずらして出力されるので、これら分割
アナログ映像信号Ａ２、Ａ４・・・Ａ２ｎに必要な表示
期間も、アナログ映像信号Ａの表示期間よりも、最大で
も、分割アナログ映像信号Ａ１〜Ａ２ｎの周期の(ｎ−
１)／ｎだけ長くなるにすぎない。

【０１０３】したがって、この第１の発明によれば、例
えば、両側駆動方式の直視型あるいは投写型の単色表示
のアクティブマトリクス型液晶表示装置又は両側駆動方
式の投写型のカラー表示のアクティブマトリクス型液晶
表示装置について、アナログ映像信号を分割し、データ
線の並列駆動を行う場合であっても、非表示期間を大幅
に減らすことはなく、高精細な表示を行うことができ
る。

【０１０４】第２の発明・・図２ 第２の発明においては、分割赤色アナログ映像信号ＲＡ
１、ＲＡ３・・・ＲＡ２ｎ−１を１／ｎ周期ずつ位相を
ずらしてアクティブマトリクス型容量性表示パネル３５
に供給されるので、これら分割赤色アナログ映像信号Ｒ
Ａ１、ＲＡ３・・・ＲＡ２ｎ−１に必要な表示期間は、
赤色アナログ映像信号ＲＡの表示期間よりも、最大で
も、分割赤色アナログ映像信号ＲＡ１〜ＲＡ２ｎの周期
の(ｎ−１)／ｎだけ長くなるにすぎない。

【０１０５】また、分割赤色アナログ映像信号ＲＡ２、
ＲＡ４・・・ＲＡ２ｎは、分割赤色アナログ映像信号Ｒ
Ａ２の位相と分割赤色アナログ映像信号ＲＡ１の位相と
が一致するように、１／ｎ周期ずつ位相をずらして出力
されるので、これら分割赤色アナログ映像信号ＲＡ２、
ＲＡ４・・・ＲＡ２ｎに必要な表示期間も、赤色アナロ
グ映像信号ＲＡの表示期間よりも、最大でも、分割赤色
アナログ映像信号ＲＡ１〜ＲＡ２ｎの周期の(ｎ−１)／
ｎだけ長くなるにすぎない。

【０１０６】分割緑色アナログ映像信号ＧＡ１〜ＧＡ２
ｎ及び分割青色アナログ映像信号ＢＡ１〜ＢＡ２ｎにつ
いても、同様のことが言える。

【０１０７】したがって、この第２の発明によれば、例
えば、両側駆動方式の直視型のカラー表示のアクティブ
マトリクス型液晶表示装置について、アナログ映像信号
を分割し、データ線の並列駆動を行う場合であっても、
非表示期間を大幅に減らすことはなく、高精細な表示を
行うことができる。

【０１０８】第３の発明・・図３ 第３の発明においては、分割アナログ映像信号Ａ１、Ａ
２・・・Ａｎは、アクティブマトリクス型容量性表示パ
ネル４４に１／ｎ周期ずつ位相をずらして供給されるの
で、これら分割アナログ映像信号Ａ１、Ａ２・・・Ａｎ
に必要な表示期間は、アナログ映像信号Ａの表示期間よ
りも、最大でも、分割アナログ映像信号Ａ１〜Ａｎの周
期の(ｎ−１)／ｎだけ長くなるにすぎない。

【０１０９】したがって、この第３の発明によれば、例
えば、片側駆動方式の直視型あるいは投写型の単色表示
のアクティブマトリクス型液晶表示装置又は片側駆動方
式の投写型のカラー表示のアクティブマトリクス型液晶
表示装置について、アナログ映像信号を分割し、データ
線の並列駆動を行う場合であっても、非表示期間を大幅
に減らすことはなく、高精細な表示を行うことができ
る。

【０１１０】第４の発明・・図４ 第４の発明においては、分割赤色アナログ映像信号ＲＡ
１、ＲＡ２・・・ＲＡｎは、アクティブマトリクス型容
量性表示パネル４８に１／ｎ周期ずつ位相をずらして供
給されるので、これら分割赤色アナログ映像信号ＲＡ
１、ＲＡ２・・・ＲＡｎに必要な表示期間は、赤色アナ
ログ映像信号ＲＡの表示期間よりも、最大でも、分割赤
色アナログ映像信号ＲＡ１〜ＲＡｎの周期の(ｎ−１)／
ｎだけ長くなるにすぎない。

【０１１１】分割緑色アナログ映像信号ＧＡ１〜ＧＡｎ
及び分割青色アナログ映像信号ＢＡ１〜ＢＡｎについて
も、同様のことが言える。

【０１１２】したがって、この第４の発明によれば、例
えば、片側駆動方式の直視型のカラー表示のアクティブ
マトリクス型液晶表示装置について、アナログ映像信号
を分割し、データ線の並列駆動を行う場合であっても、
非表示期間を大幅に減らすことはなく、高精細な表示を
行うことができる。

【０１１３】

【実施例】以下、図５〜図２６を参照して、本発明の第
１実施例〜第３実施例について、本発明をアクティブマ
トリクス型液晶表示装置に適用した場合を例にして説明
する。

【０１１４】第１実施例・・図５〜図１１ 図５は本発明の第１実施例の要部を示す図であり、この
第１実施例は、ドット密度を１０２４×７６８とする投
写型のカラー表示のアクティブマトリクス型液晶表示装
置に本発明を適用したものである。

【０１１５】ここに、図５は赤色用のアクティブマトリ
クス型液晶表示パネル及びその周辺回路部分を示してお
り、緑色用及び青色用のアクティブマトリクス型液晶表
示パネル及びその周辺回路部分も同様に構成されてい
る。

【０１１６】この第１実施例は、図２７に示す画素密度
を１０２４×７６８とする赤色用のアクティブマトリク
ス型液晶表示パネル１を備えて構成されており、２₁〜
２₄、２₃₈₃〜２₃₈₈、２₇₆₇〜２₇₇₂、２₁₀₂₃、２
₁₀₂₄は、前述したように１０２４本のデータ線の一部を
示している。

【０１１７】また、５６₁〜５６₆はデータ線駆動回路を
構成する出力数を１９２ｃｈとする同一回路構成のデー
タドライバＩＣである。

【０１１８】また、ＲＡ１は、水平ライン上、１番目、
５番目、９番目・・・１０２１番目の赤色アナログ映像
信号からなる分割赤色アナログ映像信号、ＲＡ３は、水
平ライン上、３番目、７番目、１１番目・・・１０２３
番目の赤色アナログ映像信号からなる分割赤色アナログ
映像信号である。

【０１１９】また、ＲＡ２は、水平ライン上、２番目、
６番目、１０番目・・・１０２２番目の赤色アナログ映
像信号からなる分割赤色アナログ映像信号、ＲＡ４は、
水平ライン上、４番目、８番目、１２番目・・・１０２
４番目の赤色アナログ映像信号からなる分割赤色アナロ
グ映像信号である。

【０１２０】ここに、データドライバＩＣ５６₁〜５６₃
は、アクティブマトリクス型液晶表示パネル１の上側に
配置され、奇数番目のデータ線２₁、２₃・・・２₁₀₂₃を
駆動するようにされている。

【０１２１】より詳しくは、データドライバＩＣ５６₁
はデータ線２₁、２₃・・・２₃₈₃を駆動し、データドラ
イバＩＣ５６₂はデータ線２₃₈₅、２₃₈₇・・・２₇₆₇を駆
動し、データドライバＩＣ５６₃はデータ線２₇₆₉、２
₇₇₁・・・２₁₀₂₃を駆動するようにされている。

【０１２２】また、データドライバＩＣ５６₄〜５６
₆は、アクティブマトリクス型液晶表示パネル１の下側
に配置され、偶数番目のデータ線２₂、２₄・・・２₁₀₂₄
を駆動するようにされている。

【０１２３】より詳しくは、データドライバＩＣ５６₄
はデータ線２₂、２₄・・・２₃₈₄を駆動し、データドラ
イバＩＣ５６₅はデータ線２₃₈₆、２₃₈₈・・・２₇₆₈を駆
動し、データドライバＩＣ５６₆はデータ線２₇₇₀、２
₇₇₂・・・２₁₀₂₄を駆動するようにされている。

【０１２４】ここに、図６は、データドライバＩＣ５６
₁の回路構成を示すブロック図であり、図中、５７はス
タートパルスＳＩを４０ＭＨｚのシフトレジスタ用クロ
ックパルスＣＬＫに同期させてシフトし、シフトレジス
タ用クロックパルスＣＬＫの周期の２倍の長さのパルス
幅を有するサンプリングパルスＳＰ１、ＳＰ２・・・Ｓ
Ｐ１９２を順に出力するサンプリングパルス発生回路、
ＳＯはデータドライバＩＣ５６₁から出力されデータド
ライバＩＣ５６₂に伝送されるスタートパルスである。

【０１２５】また、５８はサンプリングパルス発生回路
５７から出力されるサンプリングパルスＳＰ１、ＳＰ２
・・・ＳＰ１９２に同期させて分割赤色アナログ映像信
号ＲＡ１、ＲＡ３をサンプルホールドするサンプルホー
ルド回路群である。

【０１２６】また、５９はサンプルホールド回路群５８
にホールドされた赤色アナログ映像信号電圧のそれぞれ
を転送タイミングパルスＬＥに同期させて同時にサンプ
ルホールドするサンプルホールド回路群である。

【０１２７】また、６０はサンプルホールド回路群５９
にホールドされた赤色アナログ映像信号電圧をデータ電
圧としてデータ線２₁、２₃・・・２₃₈₃に出力する出力
バッファ回路群である。

【０１２８】このデータドライバＩＣ５６₁は、より詳
しくは、図７にその一部分を示すように構成されてい
る。

【０１２９】図７中、サンプリングパルス発生回路５７
において、６１はスタートパルスＳＩをシフトレジスタ
用クロックパルスＣＬＫに同期させてシフトする直列入
力・並直列出力型のシフトレジスタである。

【０１３０】また、６２₁、６２₂、６２₃、６２₄、６２
₁₉₂はシフトレジスタ６１から出力されるスタートパル
スＳＩをシフトしてなるパルスＱ１、Ｑ２、Ｑ３、Ｑ
４、Ｑ１９２をレベルシフトしてサンプリングパルスＳ
Ｐ１、ＳＰ２、ＳＰ３、ＳＰ４、ＳＰ１９２を生成する
レベルシフタである。

【０１３１】また、６３は分割赤色アナログ映像信号Ｒ
Ａ１を伝送する分割赤色アナログ映像信号線、６４は分
割赤色アナログ映像信号ＲＡ３を伝送する分割赤色アナ
ログ映像信号線である。

【０１３２】また、サンプルホールド回路群５８におい
て、６５₁、６５₂、６５₃、６５₄、６５₁₉₂はサンプル
ホールド回路であり、６６₁、６６₂、６６₃、６６₄、６
６₁₉₂はサンプリングパルスＳＰ１、ＳＰ２、ＳＰ３、
ＳＰ４、ＳＰ１９２により導通、非導通が制御されるサ
ンプリング用のスイッチ素子、６７₁、６７₂、６７₃、
６７₄、６７₁₉₂はホールド用のコンデンサである。

【０１３３】ここに、分割赤色アナログ映像信号線６３
は、奇数番目のスイッチ素子６５₁、６５₃・・・に接続
され、分割赤色アナログ映像信号線６４は、偶数番目の
スイッチ素子６５₂、６５₄・・・に接続されている。

【０１３４】また、サンプルホールド回路群５９におい
て、６８₁、６８₂、６８₃、６８₄、６８₁₉₂はサンプル
ホールド回路であり、６９₁、６９₂、６９₃、６９₄、６
９₁₉₂はバッファ回路をなすオペアンプである。

【０１３５】また、７０₁、７０₂、７０₃、７０₄、７０
₁₉₂は転送タイミングパルスＬＥにより導通、非導通が
制御されるサンプリング用のスイッチ素子、７１₁、７
１₂、７１₃、７１₄、７１₁₉₂はホールド用のコンデンサ
である。

【０１３６】また、出力バッファ回路群６０において、
７２₁、７２₂、７２₃、７２₄、７２ ₁₉₂は出力バッファ
回路を構成するオペアンプである。

【０１３７】また、図５において、７３は赤色アナログ
映像信号ＲＡを分割し、１水平ラインごとに分割赤色ア
ナログ映像信号ＲＡ１〜ＲＡ４を作成する分割赤色アナ
ログ映像信号作成回路である。

【０１３８】この分割赤色アナログ映像信号作成回路７
３は、図８に示すように構成されており、図８中、７４
は赤色アナログ映像信号ＲＡを８ビットの赤色デジタル
映像信号ＲＤに変換するＡ／Ｄ変換回路である。

【０１３９】また、７５は赤色デジタル映像信号ＲＤを
水平ライン上、１番目、３番目・・・１０２３番目の画
素の赤色デジタル映像信号からなる分割赤色デジタル映
像信号ＲＤ１と、水平ライン上、２番目、４番目・・・
１０２４番目の赤色デジタル映像信号からなる分割赤色
デジタル映像信号ＲＤ２とに分割して、これら分割赤色
デジタル映像信号ＲＤ１、ＲＤ２を同一位相で出力する
分割回路である。

【０１４０】また、７６は分割赤色デジタル映像信号Ｒ
Ｄ１を水平ライン上、１番目、５番目・・・１０２１番
目の赤色デジタル映像信号からなる分割赤色デジタル映
像信号ＲＤ３と、水平ライン上、３番目、７番目・・・
１０２３番目の赤色デジタル映像信号からなる分割赤色
デジタル映像信号ＲＤ４とに分割し、これら分割赤色デ
ジタル映像信号ＲＤ３、ＲＤ４を同一位相で出力する分
割回路である。

【０１４１】また、７７は分割赤色デジタル映像信号Ｒ
Ｄ４を遅延し、分割赤色デジタル映像信号ＲＤ４を分割
赤色デジタル映像信号ＲＤ３に対して１／２周期だけ遅
延させてなる分割赤色デジタル映像信号ＲＤ５を出力す
る遅延回路である。

【０１４２】また、７８は分割赤色デジタル映像信号Ｒ
Ｄ２を水平ライン上、２番目、６番目・・・１０２２番
目の赤色デジタル映像信号からなる分割赤色デジタル映
像信号ＲＤ６と、水平ライン上、４番目、８番目・・・
１０２４番目の赤色デジタル映像信号からなる分割赤色
デジタル映像信号ＲＤ７とに分割し、これら分割赤色デ
ジタル映像信号ＲＤ６、ＲＤ７を同一位相で出力する分
割回路である。

【０１４３】また、７９は分割赤色デジタル映像信号Ｒ
Ｄ７を遅延し、分割赤色デジタル映像信号ＲＤ７を分割
赤色デジタル映像信号ＲＤ６に対して１／２周期だけ遅
延させてなる分割赤色デジタル映像信号ＲＤ８を出力す
る遅延回路である。

【０１４４】また、８０は分割赤色デジタル映像信号Ｒ
Ｄ３、ＲＤ５、ＲＤ６、ＲＤ８をそれぞれアナログ変換
し、水平ライン上、１番目、５番目・・・１０２１番目
の赤色アナログ映像信号からなる分割赤色アナログ映像
信号ＲＡ１と、水平ライン上、３番目、７番目・・・１
０２３番目の赤色アナログ映像信号からなる分割赤色ア
ナログ映像信号ＲＡ３と、水平ライン上、２番目、６番
目・・・１０２２番目の赤色アナログ映像信号からなる
分割赤色アナログ映像信号ＲＡ２と、水平ライン上、４
番目、８番目・・・１０２４番目の赤色アナログ映像信
号からなる分割赤色アナログ映像信号ＲＡ４とを出力す
るＤ／Ａ変換回路である。

【０１４５】なお、分割赤色アナログ映像信号ＲＡ１、
ＲＡ３はデータドライバＩＣ５６₁、５６₂、５６₃に供
給され、分割赤色アナログ映像信号ＲＡ２、ＲＡ４はデ
ータドライバＩＣ５６₄、５６₅、５６₆に供給される。

【０１４６】ここに、図９は、この分割赤色アナログ映
像信号作成回路７３の動作を説明するためのタイムチャ
ートであり、図９Ａは５６.６ＫＨｚの水平同期信号Ｈ
_SYNCを示しており、この第１実施例においては、１水平
走査期間ＴＡ＝１７.６μｓとされている。

【０１４７】また、図９Ｂは７５ＭＨｚ、１０２４画素
の１水平ライン分の赤色アナログ映像信号ＲＡ、図９Ｃ
は赤色デジタル映像信号ＲＤ、図９Ｄは分割赤色デジタ
ル映像信号ＲＤ１、図９Ｅは分割赤色デジタル映像信号
ＲＤ２を示している。

【０１４８】また、図９Ｆは分割赤色デジタル映像信号
ＲＤ３、図９Ｇは分割赤色デジタル映像信号ＲＤ４、図
９Ｈは分割赤色デジタル映像信号ＲＤ５、図９Ｉは分割
赤色デジタル映像信号ＲＤ６、図９Ｊは分割赤色デジタ
ル映像信号ＲＤ７、図８Ｋは分割赤色デジタル映像信号
ＲＤ８を示している。

【０１４９】また、図９Ｌは分割赤色アナログ映像信号
ＲＡ１、図９Ｍは分割赤色アナログ映像信号ＲＡ３、図
９Ｎは分割赤色アナログ映像信号ＲＡ２、図９Ｏは分割
赤色アナログ映像信号ＲＡ４、図９Ｐは転送タイミング
パルスＬＥを示している。

【０１５０】なお、この図９においては、赤色アナログ
映像信号ＲＡ、赤色デジタル映像信号ＲＤ、分割赤色デ
ジタル映像信号ＲＤ１〜ＲＤ８、分割赤色アナログ映像
信号ＲＡ１〜ＲＡ４は、水平同期信号Ｈ_SYNCに対する相
対的位置を示しており、その全てについて、時間軸を一
致させるものではない。

【０１５１】ここに、分割赤色アナログ映像信号作成回
路７３においては、図９Ｂに示すような７５ＭＨｚ、１
０２４画素の赤色アナログ映像信号ＲＡが入力される
と、Ａ／Ｄ変換回路７４からは、図９Ｃに示すように、
７５ＭＨｚの赤色デジタル映像信号ＲＤが出力され、こ
れが分割回路７５に伝送される。

【０１５２】ここに、赤色アナログ映像信号ＲＡの表示
期間ＴＢは、（１／７５×１０⁶）×１０２４＝１３.６
×１０^-6＝１３.６μｓであるから、赤色デジタル映像
信号ＲＤの表示期間も、１３.６μｓとなる。

【０１５３】分割回路７５においては、赤色デジタル映
像信号ＲＤが分割され、分割回路７５からは、図９Ｄに
示すように、水平ライン上、１番目、３番目・・・１０
２３番目の画素の赤色デジタル映像信号からなる分割赤
色デジタル映像信号ＲＤ１と、図９Ｅに示すように、水
平ライン上、２番目、４番目・・・１０２４番目の画素
の赤色デジタル映像信号からなる分割赤色デジタル映像
信号ＲＤ２とが出力され、分割赤色デジタル映像信号Ｒ
Ｄ１は分割回路７６に伝送され、分割赤色デジタル映像
信号ＲＤ２は分割回路７８に伝送される。

【０１５４】ここに、分割赤色デジタル映像信号ＲＤ
１、ＲＤ２は、赤色デジタル映像信号ＲＤを２分割して
なるものであるから、分割赤色デジタル映像信号ＲＤ
１、ＲＤ２の表示期間は、（１３.６μｓ／１０２４）
×２×５１２＝１３.６μｓとなる。

【０１５５】分割回路７６においては、赤色デジタル映
像信号ＲＤ１が分割され、分割回路７６からは、図９Ｆ
に示すように、水平ライン上、１番目、５番目・・・１
０２１番目の画素の赤色デジタル映像信号からなる分割
赤色デジタル映像信号ＲＤ３と、図９Ｇに示すように、
水平ライン上、３番目、７番目・・・１０２３番目の画
素の赤色デジタル映像信号からなる分割赤色デジタル映
像信号ＲＤ４とが出力され、分割赤色デジタル映像信号
ＲＤ３はＤ／Ａ変換回路８０に伝送され、分割赤色デジ
タル映像信号ＲＤ４は遅延回路７７に伝送される。

【０１５６】遅延回路７７からは、図９Ｈに示すよう
に、分割赤色デジタル映像信号ＲＤ４を１／２周期だけ
遅延させてなる分割赤色デジタル映像信号ＲＤ５が出力
され、これがＤ／Ａ変換回路８０に伝送される。

【０１５７】ここに、分割赤色デジタル映像信号ＲＤ
３、ＲＤ４は、５１２画素の赤色デジタル映像信号ＲＤ
１を２５６画素、２５６画素となるように２分割してな
るものであるから、分割赤色デジタル映像信号ＲＤ３、
ＲＤ４の表示期間は、（１３.６μｓ／５１２）×２×
２５６＝１３.６μｓとなる。

【０１５８】分割回路７８においては、赤色デジタル映
像信号ＲＤ２が分割され、図９Ｉに示すように、水平ラ
イン上、２番目、６番目・・・１０２２番目の画素の赤
色デジタル映像信号からなる分割赤色デジタル映像信号
ＲＤ６と、図９Ｊに示すように、水平ライン上、４番
目、８番目・・・１０２４番目の画素の赤色デジタル映
像信号からなる分割赤色デジタル映像信号ＲＤ７とが出
力され、分割赤色デジタル映像信号ＲＤ６はＤ／Ａ変換
回路８０に伝送され、分割赤色デジタル映像信号ＲＤ７
は遅延回路７９に伝送される。

【０１５９】遅延回路７９からは、図９Ｋに示すよう
に、分割赤色デジタル映像信号ＲＤ７を１／２周期だけ
遅延させてなる分割赤色デジタル映像信号ＲＤ８が出力
され、これがＤ／Ａ変換回路８０に伝送される。

【０１６０】ここに、分割赤色デジタル映像信号ＲＤ
６、ＲＤ７は、５１２画素の赤色デジタル映像信号ＲＤ
２を２５６画素、２５６画素となるように２分割してな
るものであるから、分割赤色デジタル映像信号ＲＤ６、
ＲＤ７の表示期間は（１３.６μｓ／５１２）×２×２
５６＝１３.６μｓとなる。

【０１６１】Ｄ／Ａ変換回路８０からは、図９Ｌ〜図９
Ｏに示すように、分割赤色デジタル映像信号ＲＤ３、Ｒ
Ｄ５、ＲＤ６、ＲＤ８がアナログ信号化されてなる分割
赤色アナログ映像信号ＲＡ１、ＲＡ３、ＲＡ２、ＲＡ４
が出力され、分割赤色アナログ映像信号ＲＡ１、ＲＡ３
は、データドライバＩＣ５６₁、５６₂、５６₃に伝送さ
れ、分割赤色アナログ映像信号ＲＡ２、ＲＡ４は、デー
タドライバＩＣ５６₄、５６₅、５６₆に伝送される。

【０１６２】ここに、図１０はデータドライバＩＣ５６
₁の動作を示すタイムチャートであり、図１０Ａは４０
ＭＨｚのシフトレジスタ用クロックパルスＣＬＫ、図１
０Ｂはシフトレジスタ用クロックパルスＣＬＫの周期の
２倍のパルス幅（Ｈレベル幅）を有するスタートパルス
ＳＩを示している。

【０１６３】また、図１０ＣはサンプリングパルスＳＰ
１、図１０ＤはサンプリングパルスＳＰ２、図１０Ｅは
サンプリングパルスＳＰ３、図１０Ｆはサンプリングパ
ルスＳＰ４、図１０ＧはサンプリングパルスＳＰ１９
１、図１０ＨはサンプリングパルスＳＰ１９２を示して
いる。

【０１６４】また、図１０Ｉは分割赤色アナログ映像信
号ＲＡ１、図１０Ｊは分割赤色アナログ映像信号ＲＡ３
を示している。

【０１６５】即ち、データドライバＩＣ５６₁において
は、サンプリングパルス発生回路５７にスタートパルス
ＳＩが供給されると、このスタートパルスＳＩがシフト
レジスタ用クロックパルスＣＬＫの立ち上がりのタイミ
ングでラッチされ、シフトレジスタ用クロックパルスＣ
ＬＫに同期したサンプリングパルスＳＰ１、ＳＰ２・・
・ＳＰ１９２が順に出力される。

【０１６６】そして、これらサンプリングパルスＳＰ
１、ＳＰ２・・・ＳＰ１９２が順にスイッチ素子６
６₁、６６₂・・・６６₁₉₂に供給され、分割赤色アナロ
グ映像信号ＲＡ１、ＲＡ３が１／２周期ずらして繰り返
してサンプルホールドされ、水平ライン上、１番目、３
番目・・・３８３番目の画素の赤色アナログ映像信号電
圧がコンデンサ６７₁、６７₂・・・６７₁₉₂にサンプル
ホールドされる。

【０１６７】また、データドライバＩＣ５６₂において
は、データドライバＩＣ５６₁からスタートパルスＳＩ
（ＳＯ）が供給されると、このスタートパルスＳＩがシ
フトレジスタ用クロックパルスＣＬＫの立ち上がりのタ
イミングでラッチされ、シフトレジスタ用クロックパル
スＣＬＫに同期したサンプリングパルスＳＰ１、ＳＰ２
・・・ＳＰ１９２に該当するサンプリングパルスが順に
出力される。

【０１６８】そして、これらサンプリングパルスＳＰ
１、ＳＰ２・・・ＳＰ１９２に該当するサンプリングパ
ルスが順にスイッチ素子６６₁、６６₂・・・６６₁₉₂に
該当するスイッチ素子に供給され、分割赤色アナログ映
像信号ＲＡ１、ＲＡ３が１／２周期ずらして繰り返して
サンプルホールドされ、水平ライン上、３８５番目、３
８７番目・・・７６７番目の画素の赤色アナログ映像信
号電圧がコンデンサ６７ ₁、６７₂・・・６７₁₉₂に該当
するコンデンサにサンプルホールドされる。

【０１６９】また、データドライバＩＣ５６₃において
は、データドライバＩＣ５６₂からスタートパルスＳＩ
（ＳＯ）が供給されると、このスタートパルスＳＩがシ
フトレジスタ用クロックパルスＣＬＫの立ち上がりのタ
イミングでラッチされ、シフトレジスタ用クロックパル
スＣＬＫに同期したサンプリングパルスＳＰ１、ＳＰ２
・・・ＳＰ１９２に該当するサンプリングパルスが順に
出力される。

【０１７０】そして、これらサンプリングパルスＳＰ
１、ＳＰ２・・・ＳＰ１９２に該当するサンプリングパ
ルスが順にスイッチ素子６６₁、６６₂・・・６６₁₉₂に
該当するスイッチ素子に供給され、分割赤色アナログ映
像信号ＲＡ１、ＲＡ３が１／２周期ずらして繰り返して
サンプルホールドされ、水平ライン上、７６９番目、７
７１番目・・・１０２３番目の画素の赤色アナログ映像
信号電圧がコンデンサ６７₁、６７₂・・・６７₁₂₈（図
示せず）に該当するコンデンサにサンプルホールドされ
る。

【０１７１】また、データドライバＩＣ５６₄において
は、スタートパルスＳＩが供給されると、このスタート
パルスＳＩがシフトレジスタ用クロックパルスＣＬＫの
立ち上がりのタイミングでラッチされ、シフトレジスタ
用クロックパルスＣＬＫに同期したサンプリングパルス
ＳＰ１、ＳＰ２・・・ＳＰ１９２に該当するサンプリン
グパルスが順に出力される。

【０１７２】そして、これらサンプリングパルスＳＰ
１、ＳＰ２・・・ＳＰ１９２に該当するサンプリングパ
ルスが順にスイッチ素子６６₁、６６₂・・・６６₁₉₂に
該当するスイッチ素子に供給され、分割赤色アナログ映
像信号ＲＡ２、ＲＡ４が１／２周期ずらして繰り返して
サンプルホールドされ、水平ライン上、２番目、４番目
・・・３８４番目の画素の赤色アナログ映像信号電圧が
コンデンサ６７₁、６７₂・・・６７₁₉₂に該当するコン
デンサにサンプルホールドされる。

【０１７３】また、データドライバＩＣ５６₅において
は、データドライバＩＣ５６₄からスタートパルスＳＩ
（ＳＯ）が供給されると、このスタートパルスＳＩがシ
フトレジスタ用クロックパルスＣＬＫの立ち上がりのタ
イミングでラッチされ、シフトレジスタ用クロックパル
スＣＬＫに同期したサンプリングパルスＳＰ１、ＳＰ２
・・・ＳＰ１９２に該当するサンプリングパルスが順に
出力される。

【０１７４】そして、これらサンプリングパルスＳＰ
１、ＳＰ２・・・ＳＰ１９２に該当するサンプリングパ
ルスが順にスイッチ素子６６₁、６６₂・・・６６₁₉₂に
該当するスイッチ素子に供給され、分割赤色アナログ映
像信号ＲＡ２、ＲＡ４が１／２周期ずらして繰り返して
サンプルホールドされ、水平ライン上、３８６番目、３
８８番目・・・７６８番目の画素の赤色アナログ映像信
号電圧がコンデンサ６７ ₁、６７₂・・・６７₁₉₂に該当
するコンデンサにサンプルホールドされる。

【０１７５】また、データドライバＩＣ５６₆において
は、データドライバＩＣ５６₅からスタートパルスＳＩ
（ＳＯ）が供給されると、このスタートパルスＳＩがシ
フトレジスタ用クロックパルスＣＬＫの立ち上がりのタ
イミングでラッチされ、シフトレジスタ用クロックパル
スＣＬＫに同期したサンプリングパルスＳＰ１、ＳＰ２
・・・ＳＰ１９２に該当するサンプリングパルスが順に
出力される。

【０１７６】そして、これらサンプリングパルスＳＰ
１、ＳＰ２・・・ＳＰ１９２に該当するサンプリングパ
ルスが順にスイッチ素子６６₁、６６₂・・・６６₁₉₂に
該当するスイッチ素子に供給され、分割赤色アナログ映
像信号ＲＡ２、ＲＡ４が１／２周期ずらして繰り返して
サンプルホールドされ、水平ライン上、７７０番目、７
７２番目・・・１０２４番目の画素の赤色アナログ映像
信号ごとにコンデンサ６７₁、６７₂・・・６７₁₂₈（図
示せず）に該当するコンデンサにサンプルホールドされ
る。

【０１７７】次に、転送タイミングパルスＬＥ＝Ｈレベ
ルとされ、データドライバＩＣ５６ ₁においては、スイ
ッチ素子７０₁、７０₂・・・７０₁₉₂が同時に導通状態
とされ、コンデンサ６７₁、６７₂・・・６７₁₉₂にホー
ルドされている水平ライン上、１番目、３番目・・・３
８３番目の画素の赤色アナログ映像信号電圧がコンデン
サ７１₁、７１₂・・・７１₁₉₂にサンプルホールドされ
る。

【０１７８】また、データドライバＩＣ５６₂において
は、スイッチ素子７０₁、７０₂・・・７０₁₉₂に該当す
るスイッチ素子が同時に導通とされ、コンデンサ６
７₁、６７ ₂・・・６７₁₉₂に該当するコンデンサにホー
ルドされている水平ライン上、３８５番目、３８７番目
・・・７６７番目の画素の赤色アナログ映像信号電圧が
コンデンサ７１₁、７１₂・・・７１₁₉₂に該当するコン
デンサにサンプルホールドされる。

【０１７９】また、データドライバＩＣ５６₃において
は、スイッチ素子７０₁、７０₂・・・７０₁₉₂に該当す
るスイッチ素子が同時に導通とされ、コンデンサ６
７₁、６７ ₂・・・６７₁₂₈（図示せず）に該当するコン
デンサにホールドされている水平ライン上、７６９番
目、７７１番目・・・１０２３番目の画素の赤色アナロ
グ映像信号電圧がコンデンサ７１₁、７１₂・・・７１
₁₂₈（図示せず）に該当するコンデンサにサンプルホー
ルドされる。

【０１８０】また、データドライバＩＣ５６₄において
は、スイッチ素子７０₁、７０₂・・・７０₁₉₂に該当す
るスイッチ素子が同時に導通とされ、コンデンサ６
７₁、６７ ₂・・・６７₁₉₂に該当するコンデンサにホー
ルドされている水平ライン上、２番目、４番目・・・３
８４番目の画素の赤色アナログ映像信号電圧がコンデン
サ７１₁、７１₂・・・７１₁₉₂に該当するコンデンサに
サンプルホールドされる。

【０１８１】また、データドライバＩＣ５６₅において
は、スイッチ素子７０₁、７０₂・・・７０₁₉₂に該当す
るスイッチ素子が同時に導通とされ、コンデンサ６
７₁、６７ ₂・・・６７₁₉₂に該当するコンデンサにホー
ルドされている水平ライン上、３８６番目、３８８番目
・・・７６８番目の画素の赤色アナログ映像信号電圧が
コンデンサ７１₁、７１₂・・・７１₁₉₂に該当するコン
デンサにサンプルホールドされる。

【０１８２】また、データドライバＩＣ５６₆において
は、スイッチ素子７０₁、７０₂・・・７０₁₉₂に該当す
るスイッチ素子が同時に導通とされ、コンデンサ６
７₁、６７ ₂・・・６７₁₂₈（図示せず）に該当するコン
デンサにホールドされている水平ライン上、７７０番
目、７７２番目・・・１０２４番目の画素の赤色アナロ
グ映像信号電圧がコンデンサ７１₁、７１₂・・・７１
₁₂₈（図示せず）に該当するコンデンサにサンプルホー
ルドされる。

【０１８３】この結果、データドライバＩＣ５６₁にお
いては、コンデンサ７１₁、７１₂・・・７１₁₉₂にホー
ルドされた水平ライン上、１番目、３番目・・・３８３
番目の画素の赤色アナログ映像信号電圧がデータ電圧と
して、オペアンプ７２₁、７２₂・・・７２₁₉₂を介して
データ線２₁、２₃・・・２₃₈₃に出力される。

【０１８４】また、データドライバＩＣ５６₂において
は、コンデンサ７１₁、７１₂・・・７１₁₉₂に該当する
コンデンサにホールドされた水平ライン上、３８５番
目、３８７番目・・・７６７番目の画素の赤色アナログ
映像信号電圧がデータ電圧として、オペアンプ７２₁、
７２₂・・・７２₁₉₂に該当するオペアンプを介してデー
タ線２₃₈₅、２₃₈₇・・・２₇₆₇に出力される。

【０１８５】また、データドライバＩＣ５６₃において
は、コンデンサ７１₁、７１₂・・・７１₁₂₈（図示せ
ず）に該当するコンデンサにホールドされた水平ライン
上、７６９番目、７７１番目・・・１０２３番目の画素
の赤色アナログ映像信号電圧がデータ電圧として、オペ
アンプ７２₁、７２₂・・・７２₁₂₈（図示せず）に該当
するオペアンプを介してデータ線２₇₆₉、２₇₇₁・・・２
₁₀₂₃に出力される。

【０１８６】また、データドライバＩＣ５６₄において
は、コンデンサ７１₁、７１₂・・・７１₁₉₂に該当する
コンデンサにホールドされた水平ライン上、２番目、４
番目・・・３８４番目の画素の赤色アナログ映像信号電
圧がデータ電圧として、オペアンプ７２₁、７２₂・・・
７２₁₉₂を介してデータ線２₂、２₄・・・２₃₈₄に出力さ
れる。

【０１８７】また、データドライバＩＣ５６₅において
は、コンデンサ７１₁、７１₂・・・７１₁₉₂に該当する
コンデンサにホールドされた水平ライン上、３８６番
目、３８８番目・・・７６８番目の画素の赤色アナログ
映像信号電圧がデータ電圧として、オペアンプ７２₁、
７２₂・・・７２₁₉₂に該当するオペアンプを介してデー
タ線２₃₈₆、２₃₈₈・・・２₇₆₈に出力される。

【０１８８】また、データドライバＩＣ５６₆において
は、コンデンサ７１₁、７１₂・・・７１₁₂₈（図示せ
ず）に該当するコンデンサにホールドされた水平ライン
上、７７０番目、７７２番目・・・１０２４番目の画素
の赤色アナログ映像信号電圧がデータ電圧として、オペ
アンプ７２₁、７２₂・・・７２₁₂₈（図示せず）に該当
するオペアンプを介してデータ線２₇₇₀、２₇₇₂・・・２
₁₀₂₄に出力される。

【０１８９】このように、この第１実施例においては、
７５ＭＨzの赤色アナログ映像信号ＲＡを、水平ライン
上、１番目、５番目・・・１０２１番目の画素の赤色ア
ナログ映像信号ＲＡ１と、水平ライン上、３番目、７番
目・・・１０２３番目の画素の赤色アナログ映像信号Ｒ
Ａ３と、水平ライン上、２番目、６番目・・・１０２２
番目の画素の赤色アナログ映像信号ＲＡ２と、水平ライ
ン上、４番目、８番目・・・１０２４番目の画素の赤色
アナログ映像信号ＲＡ４とに４分割している。

【０１９０】そして、データドライバＩＣ５６₁〜５６₃
においては、分割赤色アナログ映像信号ＲＡ１、ＲＡ３
を１／２周期ずらして繰り返して１段目のサンプルホー
ルド回路によってサンプルホールドし、このサンプルホ
ールドによってホールドされた赤色アナログ映像信号電
圧を２段目のサンプルホールド回路及び出力バッファ回
路を介してデータ線２₁、２₃・・・２₁₀₂₃に供給するよ
うにしている。

【０１９１】また、データドライバＩＣ５６₄〜５６₆に
おいては、分割赤色アナログ映像信号ＲＡ２、ＲＡ４を
１／２周期ずらして繰り返して１段目のサンプルホール
ド回路によってサンプルホールドし、このサンプルホー
ルドによってホールドされた赤色アナログ映像信号電圧
を２段目のサンプルホールド回路及び出力バッファ回路
を介してデータ線２₂、２₄・・・２₁₀₂₄に供給するよう
にしている。

【０１９２】ここに、データドライバＩＣ５６₁〜５６₆
においては、シフトレジスタを従来の２倍の速度で動作
させるようにしているが、前述のように、分割赤色アナ
ログ映像信号ＲＡ１、ＲＡ３は１／２周期ずらして繰り
返してサンプルホールドされ、また、分割赤色アナログ
映像信号ＲＡ２、ＲＡ４は１／２周期ずらして繰り返し
てサンプルホールドされるので、１段目のサンプルホー
ルド回路におけるサンプリング時間として従来と同様の
時間を確保することができる。

【０１９３】また、分割赤色アナログ映像信号ＲＡ１、
ＲＡ３の位相のずれは１／２周期であるから、これら分
割赤色アナログ映像信号ＲＡ１、ＲＡ３の合計の表示期
間は、これら分割赤色アナログ映像信号ＲＡ１、ＲＡ３
の周期の１／２だけ長くなるにすぎない。

【０１９４】換言すれば、分割赤色アナログ映像信号Ｒ
Ａ１、ＲＡ３の合計の表示期間は、赤色アナログ映像信
号ＲＡの表示期間１３.６μｓよりも、赤色アナログ映
像信号ＲＡの周期の２倍、即ち、（１／（７５×１
０⁶）×２＝０.０２６７×１０⁶＝０.０２６７μｓだけ
長くなるにすぎない。

【０１９５】即ち、この第１実施例においては、赤色ア
ナログ映像信号ＲＡを４分割しているが、非表示期間の
大幅な増加を招くことはなく、転送タイミングパルスＬ
Ｅの有効期間ＴＬＥ（図９参照）を十分に長くすること
ができ、データドライバＩＣ５６₁〜５６₆においては、
２段目のサンプルホールド回路におけるサンプリング期
間を十分に確保することができる。分割赤色アナログ映
像信号ＲＡ２、ＲＡ４についても、同様である。

【０１９６】したがって、この第１実施例によれば、両
側駆動方式の投写型のカラー表示のアクティブマトリク
ス型液晶表示装置について、アナログ映像信号を４分割
し、データ線の並列駆動を行う場合であっても、非表示
期間を大幅に減らすことはなく、高精細な表示を行うこ
とができる。

【０１９７】また、この第１実施例においては、図１１
に示すようなデータドライバＩＣを使用することもでき
る。

【０１９８】このデータドライバＩＣにおいては、分割
赤色アナログ映像信号ＲＡ１を伝送するものとして、分
割赤色アナログ映像信号線８１、８２が設けられ、分割
赤色アナログ映像信号線８１は、１番目、５番目・・・
１８９番目のスイッチ素子６６₁、６６₅（図示せず）・
・・６６₁₈₉（図示せず）に接続され、分割赤色アナロ
グ映像信号線８２は、３番目、７番目・・・１９１番目
のスイッチ素子６６₃、６６₇（図示せず）・・・６６
₁₉₁（図示せず）に接続されている。

【０１９９】また、分割赤色アナログ映像信号ＲＡ３を
伝送するものとして、分割赤色アナログ映像信号線８
３、８４が設けられ、分割赤色アナログ映像信号線８３
は、２番目、６番目・・・１９０番目のスイッチ素子６
６₂、６６₆（図示せず）・・・６６₁₉₀（図示せず）に
接続され、分割赤色アナログ映像信号線８４は、４番
目、８番目・・・１９２番目のスイッチ素子６６₄、６
６₈（図示せず）・・・６６ ₁₉₂に接続されている。その
他については、図７に示すデータドライバＩＣと同様に
構成されている。

【０２００】このデータドライバＩＣにおいては、分割
赤色アナログ映像信号ＲＡ１は、１番目、３番目・・・
１９１番目のサンプルホールド回路６５₁、６５₃・・・
６５ ₁₉₁で順にサンプルホールドされるが、１番目、５
番目・・・１８９番目のサンプルホールド回路６５₁、
６５₅・・・６５₁₈₉でサンプルホールドが行われる場合
には、分割赤色アナログ映像信号線８１を介して、これ
ら１番目、５番目・・・１８９番目のサンプルホールド
回路６５₁、６５₅・・・６５₁₈₉に充電電流が流れ込
み、３番目、７番目・・・１９１番目のサンプルホール
ド回路６５₃、６５₇・・・６５₁₉₁でサンプルホールド
が行われる場合には、分割赤色アナログ映像信号線８２
を介して、これら３番目、７番目・・・１９１番目のサ
ンプルホールド回路６５₃、６５₇・・・６５₁₉₁に充電
電流が流れ込むことになる。

【０２０１】この結果、１番目、３番目・・・１９１番
目のサンプルホールド回路６５₁、６５₃・・・６５₁₉₁
の動作速度にバラツキがある場合であっても、アクティ
ブマトリクス型液晶表示パネル１の画素電極に誤差の少
ないデータ電圧を供給することができる。

【０２０２】また、分割赤色アナログ映像信号ＲＡ３
は、２番目、４番目・・・１９２番目のサンプルホール
ド回路６５₂、６５₄・・・６５₁₉₂で順にサンプルホー
ルドされるが、２番目、６番目・・・１９０番目のサン
プルホールド回路６５₂、６５₆・・・６５₁₉₀でサンプ
ルホールドが行われる場合には、分割赤色アナログ映像
信号線８３を介して、これら２番目、６番目・・・１９
０番目のサンプルホールド回路６５₂、６５₆・・・６５
₁₉₀に充電電流が流れ込み、４番目、８番目・・・１９
２番目のサンプルホールド回路６５₄、６５₈・・・６５
₁₉₂でサンプルホールドが行われる場合には、分割赤色
アナログ映像信号線８４を介して、これら４番目、８番
目・・・１９２番目のサンプルホールド回路６５₄、６
５₈・・・６５₁₉₂に充電電流が流れ込むことになる。

【０２０３】この結果、２番目、４番目・・・１９２番
目のサンプルホールド回路６５₂、６５₄・・・６５₁₉₂
の動作速度にバラツキがある場合であっても、アクティ
ブマトリクス型液晶表示パネル１の画素電極に誤差の少
ないデータ電圧を供給することができる。

【０２０４】したがって、データドライバＩＣとして、
この図１１に示すデータドライバＩＣを使用する場合に
は、図７に示すデータドライバＩＣを使用する場合より
も高品質の画像表示を行うことができる。

【０２０５】第２実施例・・図１２〜図１８ 図１２は本発明の第２実施例の要部を示す図であり、こ
の第２実施例は、第１実施例の場合と同様に、ドット密
度を１０２４×７６８とする投写型のカラー表示のアク
ティブマトリクス型液晶表示装置に本発明を適用したも
のである。

【０２０６】ここに、図１２は赤色用のアクティブマト
リクス型液晶表示パネル及びその周辺回路部分を示して
おり、緑色用及び青色用のアクティブマトリクス型液晶
表示パネル及びその周辺回路部分も同様に構成されてい
る。

【０２０７】即ち、この第２実施例も、図２７に示す画
素密度を１０２４×７６８の赤色用のアクティブマトリ
クス型液晶表示パネル１を備えて構成されており、２₁
〜２₄、２₃₈₃〜２₃₈₈、２₇₆₇〜２₇₇₂、２₁₀₂₃、２₁₀₂₄
は前述したように１０２４本のデータ線の一部を示して
いる。

【０２０８】また、８５₁〜８５₆はデータ線駆動回路を
構成する出力数を１９２ｃｈとする同一回路構成のデー
タドライバＩＣである。

【０２０９】また、ＲＡ１は、水平ライン上、１番目、
７番目、１３番目・・・１０２１番目の画素の赤色アナ
ログ映像信号からなる分割赤色アナログ映像信号、ＲＡ
３は、水平ライン上、３番目、９番目、１５番目・・・
１０２３番目の赤色アナログ映像信号からなる分割赤色
アナログ映像信号、ＲＡ５は、水平ライン上、５番目、
１１番目、１７番目・・・１０１９番目の赤色アナログ
映像信号からなる分割赤色アナログ映像信号である。

【０２１０】また、ＲＡ２は、水平ライン上、２番目、
８番目、１４番目・・・１０２２番目の赤色アナログ映
像信号からなる分割赤色アナログ映像信号、ＲＡ４は、
水平ライン上、４番目、１０番目、１６番目・・・１０
２４番目の赤色アナログ映像信号からなる分割赤色アナ
ログ映像信号、ＲＡ６は、水平ライン上、６番目、１２
番目、１８番目・・・１０２０番目の赤色アナログ映像
信号からなる分割赤色アナログ映像信号である。

【０２１１】ここに、データドライバＩＣ８５₁〜８５₃
は、アクティブマトリクス型液晶表示パネル１の上側に
配置され、奇数番目のデータ線２₁、２₃・・・２₁₀₂₃を
駆動するようにされている。

【０２１２】より詳しくは、データドライバＩＣ８５₁
はデータ線２₁、２₃・・・２₃₈₃を駆動するようにさ
れ、データドライバＩＣ８５₂はデータ線２₃₈₅、２₃₈₇
・・・２_{7 67}を駆動するようにされ、データドライバＩ
Ｃ８５₃はデータ線２₇₆₉、２₇₇₁・・・２₁₀₂₃を駆動す
るようにされている。

【０２１３】また、データドライバＩＣ８５₄〜８５
₆は、アクティブマトリクス型液晶表示パネル１の下側
に配置され、偶数番目のデータ線２₂、２₄・・・２₁₀₂₄
を駆動するようにされている。

【０２１４】より詳しくは、データドライバＩＣ８５₄
はデータ線２₂、２₄・・・２₃₈₄を駆動するようにさ
れ、データドライバＩＣ８５₅はデータ線２₃₈₆、２₃₈₈
・・・２_{7 68}を駆動するようにされ、データドライバＩ
Ｃ８５₆はデータ線２₇₇₀、２₇₇₂・・・２₁₀₂₄を駆動す
るようにされている。

【０２１５】ここに、図１３は、データドライバＩＣ８
５₁の回路構成を示すブロック図であり、図１３中、８
６はスタートパルスＳＩを６０ＭＨｚのシフトレジスタ
用クロックパルスＣＬＫに同期させてシフトし、シフト
レジスタ用クロックパルスＣＬＫの３倍の長さのパルス
幅を有するサンプリングパルスＳＰ１、ＳＰ２・・・Ｓ
Ｐ１９２を順に出力するサンプリングパルス発生回路で
ある。

【０２１６】また、ＳＯはデータドライバＩＣ８５₁か
ら出力され次段のデータドライバＩＣ８５₂に伝送され
るスタートパルスである。

【０２１７】また、８７はサンプリングパルス発生回路
８６から出力されるサンプリングパルスＳＰ１、ＳＰ２
・・・ＳＰ１９２に同期させて分割赤色アナログ映像信
号ＲＡ１、ＲＡ３、ＲＡ５をサンプルホールドするサン
プルホールド回路群である。

【０２１８】また、８８はサンプルホールド回路群８７
にホールドされた赤色アナログ映像信号電圧のそれぞれ
を転送タイミングパルスＬＥに同期させて同時にサンプ
ルホールドするサンプルホールド回路群である。

【０２１９】また、８９はサンプルホールド回路群８８
にホールドされた赤色アナログ映像信号をデータ電圧と
してデータ線２₁、２₃・・・２₃₈₃に出力する出力バッ
ファ回路群である。

【０２２０】このデータドライバＩＣ８５₁は、より詳
しくは、図１４にその一部分を示すように構成されてい
る。

【０２２１】図１４中、サンプリングパルス発生回路８
６において、９０はスタートパルスＳＩをシフトレジス
タ用クロックパルスＣＬＫに同期させてシフトする直列
入力・並直列出力型のシフトレジスタである。

【０２２２】また、９１₁、９１₂、９１₃、９１₄、９１
₅、９１₁₉₂はシフトレジスタ９０から出力されるスター
トパルスＳＩをシフトしてなるパルスＱ１、Ｑ２、Ｑ
３、Ｑ４、Ｑ５、Ｑ１９２をレベルシフトしてサンプリ
ングパルスＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４、ＳＰ５、
ＳＰ１９２を生成するレベルシフタである。

【０２２３】また、９２は分割赤色アナログ映像信号Ｒ
Ａ１を伝送する分割赤色アナログ映像信号線、９３は分
割赤色アナログ映像信号ＲＡ３を伝送する分割赤色アナ
ログ映像信号線、９４は分割赤色アナログ映像信号ＲＡ
５を伝送する分割赤色アナログ映像信号線である。

【０２２４】また、サンプルホールド回路群８７におい
て、９５₁、９５₂、９５₃、９５₄、９５₅、９５₁₉₂はサ
ンプルホールド回路であり、９６₁、９６₂、９６₃、９
６₄、９６₅、９６₁₉₂はサンプリングパルスＳＰ１、Ｓ
Ｐ２、ＳＰ３、ＳＰ４、ＳＰ５、ＳＰ１９２により導
通、非導通が制御されるサンプリング用のスイッチ素
子、９７₁、９７₂、９７₃、９７₄、９７₅、９７₁₉₂はホ
ールド用のコンデンサである。

【０２２５】また、サンプルホールド回路群８８におい
て、９８₁、９８₂、９８₃、９８₄、９８₅、９８₁₉₂はサ
ンプルホールド回路であり、９９₁、９９₂、９９₃、９
９₄、９９₅、９９₁₉₂はバッファ回路をなすオペアンプ
である。

【０２２６】また、１００₁、１００₂、１００₃、１０
０₄、１００₅、１００₁₉₂は転送タイミングパルスＬＥ
により導通、非導通が制御されるサンプリング用のスイ
ッチ素子、１０１₁、１０１₂、１０１₃、１０１₄、１０
１₅、１０１₁₉₂はホールド用のコンデンサである。

【０２２７】また、出力バッファ回路群８９において、
１０２₁、１０２₂、１０２₃、１０２₄、１０２₅、１０
２₁₉₂はバッファ回路を構成するオペアンプである。

【０２２８】また、図１２において、１０３は１水平ラ
インごとの赤色アナログ映像信号ＲＡを分割し、分割赤
色アナログ映像信号ＲＡ１〜ＲＡ６を作成する分割赤色
アナログ映像信号作成回路である。

【０２２９】この分割赤色アナログ映像信号作成回路１
０３は、図１５に示すように構成されており、図１５
中、１０４は赤色アナログ映像信号ＲＡを８ビットの赤
色デジタル映像信号ＲＤに変換するＡ／Ｄ変換回路であ
る。

【０２３０】また、１０５は赤色デジタル映像信号ＲＤ
を水平ライン上、１番目、３番目・・・１０２３番目の
画素の赤色デジタル映像信号からなる分割赤色デジタル
映像信号ＲＤ１と、水平ライン上、２番目、４番目・・
・１０２４番目の赤色デジタル映像信号からなる分割赤
色デジタル映像信号ＲＤ２とに分割して、これら分割デ
ジタル映像信号ＲＤ１、ＲＤ２を同一位相で出力する分
割回路である。

【０２３１】また、１０６は分割赤色デジタル映像信号
ＲＤ１を水平ライン上、１番目、７番目・・・１０２１
番目の赤色デジタル映像信号からなる分割赤色デジタル
映像信号ＲＤ３と、水平ライン上、３番目、９番目・・
・１０２３番目の赤色デジタル映像信号からなる分割赤
色デジタル映像信号ＲＤ４と、水平ライン上、５番目、
１１番目・・・１０１９番目の赤色デジタル映像信号か
らなる分割赤色デジタル映像信号ＲＤ５とに分割し、こ
れら分割赤色デジタル映像信号ＲＤ３、ＲＤ４、ＲＤ５
を同一位相で出力する分割回路である。

【０２３２】また、１０７は分割赤色デジタル映像信号
ＲＤ４を遅延し、分割赤色デジタル映像信号ＲＤ４を分
割赤色デジタル映像信号ＲＤ３に対して１／３周期だけ
遅延させてなる分割赤色デジタル映像信号ＲＤ６を出力
する遅延回路である。

【０２３３】また、１０８は分割赤色デジタル映像信号
ＲＤ５を遅延し、分割赤色デジタル映像信号ＲＤ５を分
割赤色デジタル映像信号ＲＤ３に対して２／３周期だけ
遅延させてなる分割赤色デジタル映像信号ＲＤ７を出力
する遅延回路である。

【０２３４】また、１０９は分割赤色デジタル映像信号
ＲＤ２を水平ライン上、２番目、８番目・・・１０２２
番目の赤色デジタル映像信号からなる分割赤色デジタル
映像信号ＲＤ８と、水平ライン上、４番目、１０番目・
・・１０２４番目の赤色デジタル映像信号からなる分割
赤色デジタル映像信号ＲＤ９と、水平ライン上、６番
目、１２番目・・・１０２０番目の赤色デジタル映像信
号からなる分割赤色デジタル映像信号ＲＤ１０とに分割
し、これら分割赤色デジタル映像信号ＲＤ８、ＲＤ９、
ＲＤ１０を同一位相で出力する分割回路である。

【０２３５】また、１１０は分割赤色デジタル映像信号
ＲＤ９を遅延し、分割赤色デジタル映像信号ＲＤ９を分
割赤色デジタル映像信号ＲＤ８に対して１／３周期だけ
遅延させてなる分割赤色デジタル映像信号ＲＤ１１を出
力する遅延回路である。

【０２３６】また、１１１は分割赤色デジタル映像信号
ＲＤ１０を遅延し、分割赤色デジタル映像信号ＲＤ１０
を分割赤色デジタル映像信号ＲＤ８に対して２／３周期
だけ遅延させてなる分割赤色デジタル映像信号ＲＤ１２
を出力する遅延回路である。

【０２３７】また、１１２は分割赤色デジタル映像信号
ＲＤ３、ＲＤ６、ＲＤ７、ＲＤ８、ＲＤ１１、ＲＤ１２
をそれぞれアナログ変換し、水平ライン上、１番目、７
番目・・・１０２１番目の赤色デジタル映像信号からな
る分割赤色デジタル映像信号ＲＡ１と、水平ライン上、
３番目、９番目・・・１０２３番目の赤色デジタル映像
信号からなる分割赤色デジタル映像信号ＲＡ３と、水平
ライン上、５番目、１１番目・・・１０１９番目の赤色
デジタル映像信号からなる分割赤色デジタル映像信号Ｒ
Ａ５と、水平ライン上、２番目、８番目・・・１０２２
番目の赤色デジタル映像信号からなる分割赤色デジタル
映像信号ＲＡ２と、水平ライン上、４番目、１０番目・
・・１０２４番目の赤色デジタル映像信号からなる分割
赤色デジタル映像信号ＲＡ４と、水平ライン上、６番
目、１２番目・・・１０２０番目の赤色デジタル映像信
号からなる分割赤色デジタル映像信号ＲＡ６とを出力す
るＤ／Ａ変換回路である。

【０２３８】ここに、図１６は、この分割赤色アナログ
映像信号作成回路１０３の動作を示すタイムチャートで
あり、図１６Ａは５６.６ＫＨｚの水平同期信号Ｈ_SYNC
を示しており、この第２実施例においても、１水平走査
期間ＴＡ＝１７.６μｓとされている。

【０２３９】また、図１６Ｂは７５ＭＨｚ、１０２４画
素の１水平ライン分の赤色アナログ映像信号ＲＡ、図１
６Ｃは赤色デジタル映像信号ＲＤ、図１６Ｄは分割赤色
デジタル映像信号ＲＤ１、図１６Ｅは分割赤色デジタル
映像信号ＲＤ２を示している。

【０２４０】また、図１６Ｆは分割赤色デジタル映像信
号ＲＤ３、図１６Ｇは分割赤色デジタル映像信号ＲＤ
４、図１６Ｈは分割赤色デジタル映像信号ＲＤ５、図１
６Ｉは分割赤色デジタル映像信号ＲＤ６、図１６Ｊは分
割赤色デジタル映像信号ＲＤ７を示している。

【０２４１】また、図１６Ｋは分割赤色デジタル映像信
号ＲＤ８、図１６Ｌは分割赤色デジタル映像信号ＲＤ
９、図１６Ｍは分割赤色デジタル映像信号ＲＤ１０、図
１６Ｎは分割赤色デジタル映像信号ＲＤ１１、図１６Ｏ
は分割赤色デジタル映像信号ＲＤ１２を示している。

【０２４２】また、図１６Ｐは分割赤色アナログ映像信
号ＲＡ１、図１６Ｑは分割赤色アナログ映像信号ＲＡ
３、図１６Ｒは分割赤色アナログ映像信号ＲＡ５、図１
６Ｓは分割赤色アナログ映像信号ＲＡ２、図１６Ｔは分
割赤色アナログ映像信号ＲＡ４、図１６Ｕは分割赤色ア
ナログ映像信号ＲＡ６、図１６Ｖは転送タイミングパル
スＬＥを示している。

【０２４３】なお、この図１６においては、赤色アナロ
グ映像信号ＲＡ、赤色デジタル映像信号ＲＤ、分割赤色
デジタル映像信号ＲＤ１〜ＲＤ１２、分割赤色アナログ
映像信号ＲＡ１〜ＲＡ６は、水平同期信号Ｈ_SYNCに対す
る相対的位置を示しており、その全てについて、時間軸
を一致させるものではない。

【０２４４】ここに、分割赤色アナログ映像信号作成回
路１０３においては、図１６Ｂに示すような７５ＭＨ
ｚ、１０２４画素の赤色アナログ映像信号ＲＡが入力さ
れると、Ａ／Ｄ変換回路１０４からは、図１６Ｃに示す
ように、７５ＭＨｚの赤色デジタル映像信号ＲＤが出力
され、これが分割回路１０５に伝送される。

【０２４５】ここに、赤色アナログ映像信号ＲＡの表示
期間ＴＢは、（１／７５×１０⁶）×１０２４＝１３.６
×１０^-6＝１３.６μｓであるから、赤色デジタル映像
信号ＲＤの表示期間も、１３.６μｓとなる。

【０２４６】分割回路１０５においては、赤色デジタル
映像信号ＲＤが分割され、分割回路１０５からは、図１
６Ｄに示すように、水平ライン上、１番目、３番目・・
・１０２３番目の画素の赤色デジタル映像信号からなる
分割赤色デジタル映像信号ＲＤ１と、図１６Ｅに示すよ
うに、水平ライン上、２番目、４番目・・・１０２４番
目の画素の赤色デジタル信号からなる分割赤色デジタル
映像信号ＲＤ２とが出力され、分割赤色デジタル映像信
号ＲＤ１は分割回路１０６に伝送され、分割赤色デジタ
ル映像信号ＲＤ２は分割回路１０９に伝送される。

【０２４７】ここに、分割赤色デジタル映像信号ＲＤ
１、ＲＤ２は、赤色デジタル映像信号ＲＤを２分割して
なるものであるから、分割赤色デジタル映像信号ＲＤ
１、ＲＤ２の表示期間は（１３.６μｓ／１０２４）×
２×５１２＝１３.６μｓとなる。

【０２４８】分割回路１０６においては、赤色デジタル
映像信号ＲＤ１が分割され、分割回路１０６からは、図
１６Ｆに示すように、水平ライン上、１番目、７番目・
・・１０２１番目の画素の赤色デジタル映像信号からな
る分割赤色デジタル映像信号ＲＤ３と、図１６Ｇに示す
ように、水平ライン上、３番目、９番目・・・１０２３
番目の画素の赤色デジタル映像信号からなる分割赤色デ
ジタル映像信号ＲＤ４と、図１６Ｈに示すように、水平
ライン上、５番目、１１番目・・・１０１９番目の画素
の赤色デジタル映像信号からなる分割赤色デジタル映像
信号ＲＤ５とが出力され、分割赤色デジタル映像信号Ｒ
Ｄ３はＤ／Ａ変換回路１１２に伝送され、分割赤色デジ
タル映像信号ＲＤ４は遅延回路１０７に伝送され、分割
赤色デジタル映像信号ＲＤ５は遅延回路１０８に伝送さ
れる。

【０２４９】ここに、遅延回路１０７からは、図１６Ｉ
に示すように、分割赤色デジタル映像信号ＲＤ４を１／
３周期だけ遅延させてなる分割赤色デジタル映像信号Ｒ
Ｄ６が出力され、これがＤ／Ａ変換回路１１２に伝送さ
れる。

【０２５０】また、遅延回路１０８からは、図１６Ｊに
示すように、分割赤色デジタル映像信号ＲＤ５を２／３
周期だけ遅延させてなる分割赤色デジタル映像信号ＲＤ
７が出力され、これがＤ／Ａ変換回路１１２に伝送され
る。

【０２５１】ここに、分割赤色デジタル映像信号ＲＤ
３、ＲＤ４、ＲＤ５は、５１２画素の分割赤色デジタル
映像信号ＲＤ１を１７１画素、１７１画素、１７０画素
となるように３分割してなるものであるから、分割赤色
デジタル映像信号ＲＤ３、ＲＤ４の表示期間は、（１
３.６μｓ／５１２）×３×１７１＝１３.６μｓとな
る。

【０２５２】また、分割回路１０９においては、赤色デ
ジタル映像信号ＲＤ２が分割され、分割回路１０９から
は、図１６Ｋに示すように、水平ライン上、２番目、８
番目・・・１０２２番目の画素の赤色デジタル映像信号
からなる分割赤色デジタル映像信号ＲＤ８と、図１６Ｌ
に示すように、水平ライン上、４番目、１０番目・・・
１０２４番目の画素の赤色デジタル映像信号からなる分
割赤色デジタル映像信号ＲＤ９と、図１６Ｍに示すよう
に、水平ライン上、６番目、１２番目・・・１０２０番
目の画素の赤色デジタル映像信号からなる分割赤色デジ
タル映像信号ＲＤ１０とが出力され、分割赤色デジタル
映像信号ＲＤ８はＤ／Ａ変換回路１１２に伝送され、分
割赤色デジタル映像信号ＲＤ９は遅延回路１１０に伝送
され、分割赤色デジタル映像信号ＲＤ１０は遅延回路１
１１に伝送される。

【０２５３】ここに、遅延回路１１０からは、図１６Ｎ
に示すように、分割赤色デジタル映像信号ＲＤ９を１／
３周期だけ遅延させてなる分割赤色デジタル映像信号Ｒ
Ｄ１１が出力され、これがＤ／Ａ変換回路１１２に伝送
される。

【０２５４】また、遅延回路１１１からは、図１６Ｏに
示すように、分割赤色デジタル映像信号ＲＤ１０を２／
３周期だけ遅延させてなる分割赤色デジタル映像信号Ｒ
Ｄ１２が出力され、これがＤ／Ａ変換回路１１２に伝送
される。

【０２５５】ここに、分割赤色デジタル映像信号ＲＤ
８、ＲＤ９、ＲＤ１０は、５１２画素の分割赤色デジタ
ル映像信号ＲＤ２を１７１画素、１７１画素、１７０画
素となるように３分割してなるものであるから、分割赤
色デジタル映像信号ＲＤ８、ＲＤ９の表示期間は、（１
３.６μｓ／５１２）×３×１７１＝１３.６μｓとな
る。

【０２５６】また、Ｄ／Ａ変換回路１１２においては、
図１６Ｐ〜図１６Ｕに示すように、分割赤色デジタル映
像信号ＲＤ３、ＲＤ６、ＲＤ７、ＲＤ８、ＲＤ１１、Ｒ
Ｄ１２がアナログ信号化されてなる分割赤色アナログ映
像信号ＲＡ１、ＲＡ３、ＲＡ５、ＲＡ２、ＲＡ４、ＲＡ
６が出力され、分割赤色アナログ映像信号ＲＡ１、ＲＡ
３、ＲＡ５はデータドライバＩＣ８５₁、８５₂、８５₃
に伝送され、分割赤色アナログ映像信号ＲＡ２、ＲＡ
４、ＲＡ６はデータドライバＩＣ８５₄、８５₅、８５₆
に伝送される。

【０２５７】ここに、図１７はデータドライバＩＣ８５
₁の動作を示すタイムチャートであり、図１７Ａは６０
ＭＨｚのシフトレジスタ用クロックパルスＣＬＫ、図１
７Ｂはシフトレジスタ用クロックパルスＣＬＫの周期の
３倍のパルス幅（Ｈレベル幅）を有するスタートパルス
ＳＩを示している。

【０２５８】また、図１７ＣはサンプリングパルスＳＰ
１、図１７ＤはサンプリングパルスＳＰ２、図１７Ｅは
サンプリングパルスＳＰ３、図１７Ｆはサンプリングパ
ルスＳＰ４、図１７ＧはサンプリングパルスＳＰ１９
１、図１７ＨはサンプリングパルスＳＰ１９２を示して
いる。

【０２５９】また、図１７Ｉは分割赤色アナログ映像信
号ＲＡ１、図１７Ｊは分割赤色アナログ映像信号ＲＡ
３、図１７Ｋは分割赤色アナログ映像信号ＲＡ５を示し
ている。

【０２６０】即ち、データドライバＩＣ８５₁において
は、サンプリングパルス発生回路８６にスタートパルス
ＳＩが供給されると、このスタートパルスＳＩがシフト
レジスタ用クロックパルスＣＬＫの立ち上がりのタイミ
ングでラッチされ、シフトレジスタ用クロックパルスＣ
ＬＫに同期したサンプリングパルスＳＰ１、ＳＰ２・・
・ＳＰ１９２が順に出力される。

【０２６１】そして、これらサンプリングパルスＳＰ
１、ＳＰ２・・・ＳＰ１９２が順にスイッチ素子９
６₁、９６₂・・・９６₁₉₂に供給され、分割赤色アナロ
グ映像信号ＲＡ１、ＲＡ３、ＲＡ５が１／３周期ずつず
らして繰り返してサンプルホールドされ、水平ライン
上、１番目、３番目・・・３８３番目の画素のアナログ
赤色映像信号電圧がコンデンサ９７₁、９７₂・・・９７
₁₉₂にサンプルホールドされる。

【０２６２】また、データドライバＩＣ８５₂において
は、データドライバＩＣ８５₁からスタートパルスＳＩ
（ＳＯ）が供給されると、このスタートパルスＳＩがシ
フトレジスタ用クロックパルスＣＬＫの立ち上がりのタ
イミングでラッチされ、シフトレジスタ用クロックパル
スＣＬＫに同期したサンプリングパルスＳＰ１、ＳＰ２
・・・ＳＰ１９２に該当するサンプリングパルスが順に
出力される。

【０２６３】そして、これらサンプリングパルスＳＰ
１、ＳＰ２・・・ＳＰ１９２に該当するサンプリングパ
ルスが順にスイッチ素子９６₁、９６₂・・・９６₁₉₂に
該当するスイッチ素子に供給され、分割赤色アナログ映
像信号ＲＡ１、ＲＡ３、ＲＡ５が１／３周期ずつずらし
て繰り返してサンプルホールドされ、水平ライン上、３
８５番目、３８７番目・・・７６７番目の画素の赤色ア
ナログ映像信号電圧がコンデンサ９７₁、９７₂・・・９
７₁₉₂に該当するコンデンサにサンプルホールドされ
る。

【０２６４】また、データドライバＩＣ８５₃において
は、データドライバＩＣ８５₂からスタートパルスＳＩ
（ＳＯ）が供給されると、このスタートパルスＳＩがシ
フトレジスタ用クロックパルスＣＬＫの立ち上がりのタ
イミングでラッチされ、シフトレジスタ用クロックパル
スＣＬＫに同期したサンプリングパルスＳＰ１、ＳＰ２
・・・ＳＰ１９２に該当するサンプリングパルスが順に
出力される。

【０２６５】そして、これらサンプリングパルスＳＰ
１、ＳＰ２・・・ＳＰ１９２に該当するサンプリングパ
ルスが順にスイッチ素子９６₁、９６₂・・・９６₁₉₂に
該当するスイッチ素子に供給され、分割赤色アナログ映
像信号ＲＡ１、ＲＡ３、ＲＡ５が１／３周期ずつずらし
て繰り返してサンプルホールドされ、水平ライン上、７
６９番目、７７１番目・・・１０２３番目の画素の赤色
アナログ映像信号電圧がコンデンサ９７₁、９７₂・・・
９７₁₂₈に該当するコンデンサにサンプルホールドされ
る。

【０２６６】また、データドライバＩＣ８５₄において
は、スタートパルスＳＩが供給されると、このスタート
パルスＳＩがシフトレジスタ用クロックパルスＣＬＫの
立ち上がりのタイミングでラッチされ、シフトレジスタ
用クロックパルスＣＬＫに同期したサンプリングパルス
ＳＰ１、ＳＰ２・・・ＳＰ１９２に該当するサンプリン
グパルスが順に出力される。

【０２６７】そして、これらサンプリングパルスＳＰ
１、ＳＰ２・・・ＳＰ１９２に該当するサンプリングパ
ルスが順にスイッチ素子９６₁、９６₂・・・９６₁₉₂に
該当するスイッチ素子に供給され、分割赤色アナログ映
像信号ＲＡ２、ＲＡ４、ＲＡ６が１／３周期ずつずらし
て繰り返してサンプルホールドされ、水平ライン上、２
番目、４番目・・・３８４番目の画素の赤色アナログ映
像信号電圧がコンデンサ９７₁、９７₂・・・９７₁₉₂に
該当するコンデンサにサンプルホールドされる。

【０２６８】また、データドライバＩＣ８５₅において
は、データドライバＩＣ８５₄からスタートパルスＳＩ
（ＳＯ）が供給されると、このスタートパルスＳＩがシ
フトレジスタ用クロックパルスＣＬＫの立ち上がりのタ
イミングでラッチされ、シフトレジスタ用クロックパル
スＣＬＫに同期したサンプリングパルスＳＰ１、ＳＰ２
・・・ＳＰ１９２に該当するサンプリングパルスが順に
出力される。

【０２６９】そして、これらサンプリングパルスＳＰ
１、ＳＰ２・・・ＳＰ１９２に該当するサンプリングパ
ルスが順にスイッチ素子９６₁、９６₂・・・９６₁₉₂に
該当するスイッチ素子に供給され、分割赤色アナログ映
像信号ＲＡ２、ＲＡ４、ＲＡ６が１／３周期ずつずらし
て繰り返してサンプルホールドされ、水平ライン上、３
８６番目、３８８番目・・・７６８番目の画素の赤色ア
ナログ映像信号電圧がコンデンサ９７₁、９７₂・・・９
７₁₉₂に該当するコンデンサにサンプルホールドされ
る。

【０２７０】また、データドライバＩＣ８５₆において
は、データドライバＩＣ８５₅からスタートパルスＳＩ
（ＳＯ）が供給されると、このスタートパルスＳＩがシ
フトレジスタ用クロックパルスＣＬＫの立ち上がりのタ
イミングでラッチされ、シフトレジスタ用クロックパル
スＣＬＫに同期したサンプリングパルスＳＰ１、ＳＰ２
・・・ＳＰ１９２に該当するサンプリングパルスが順に
出力される。

【０２７１】そして、これらサンプリングパルスＳＰ
１、ＳＰ２・・・ＳＰ１９２に該当するサンプリングパ
ルスが順にスイッチ素子９６₁、９６₂・・・９６₁₉₂に
該当するスイッチ素子に供給され、分割赤色アナログ映
像信号ＲＡ２、ＲＡ４、ＲＡ６が１／３周期ずつずらし
て繰り返してサンプルホールドされ、水平ライン上、７
７０番目、７７２番目・・・１０２４番目の画素の赤色
アナログ映像信号ごとにコンデンサ９７₁、９７₂・・・
９７₁₂₈（図示せず）に該当するコンデンサにサンプル
ホールドされる。

【０２７２】次に、転送タイミングパルスＬＥ＝Ｈレベ
ルとされると、データドライバＩＣ８５₁においては、
スイッチ素子１００₁、１００₂・・・１００₁₉₂が同時
に導通状態とされ、コンデンサ９７₁、９７₂・・・９７
₁₉₂にホールドされている水平ライン上、１番目、３番
目・・・３８３番目の画素の赤色アナログ映像信号電圧
がコンデンサ１０１₁、１０１₂・・・１０１₁₉₂にサン
プルホールドされる。

【０２７３】また、データドライバＩＣ８５₂において
は、スイッチ素子１００₁、１００₂・・・１００₁₉₂に
該当するスイッチ素子が同時に導通とされ、コンデンサ
９７₁、９７₂・・・９７₁₉₂に該当するコンデンサにホ
ールドされている水平ライン上、３８５番目、３８７番
目・・・７６７番目の画素の赤色アナログ映像信号電圧
がコンデンサ１０１₁、１０１₂・・・１０１₁₉₂に該当
するコンデンサにサンプルホールドされる。

【０２７４】また、データドライバＩＣ８５₃において
は、スイッチ素子１００₁、１００₂・・・１００₁₉₂に
該当するスイッチ素子が同時に導通とされ、コンデンサ
９７₁、９７₂・・・９７₁₂₈（図示せず）に該当するコ
ンデンサにホールドされている水平ライン上、７６９番
目、７７１番目・・・１０２３番目の画素の赤色アナロ
グ映像信号電圧がコンデンサ１０１₁、１０１₂・・・１
０１₁₂₈（図示せず）に該当するコンデンサにサンプル
ホールドされる。

【０２７５】また、データドライバＩＣ８５₄において
は、スイッチ素子１００₁、１００₂・・・１００₁₉₂に
該当するスイッチ素子が同時に導通とされ、コンデンサ
９７₁、９７₂・・・９７₁₉₂に該当するコンデンサにホ
ールドされている水平ライン上、２番目、４番目・・・
３８４番目の画素の赤色アナログ映像信号電圧がコンデ
ンサ１０１₁、１０１₂・・・１０１₁₉₂に該当するコン
デンサにサンプルホールドされる。

【０２７６】また、データドライバＩＣ８５₅において
は、スイッチ素子１００₁、１００₂・・・１００₁₉₂に
該当するスイッチ素子が同時に導通とされ、コンデンサ
９７₁、９７₂・・・９７₁₉₂に該当するコンデンサにホ
ールドされている水平ライン上、３８６番目、３８８番
目・・・７６８番目の画素の赤色アナログ映像信号電圧
がコンデンサ１０１₁、１０１₂・・・１０１₁₉₂に該当
するコンデンサにサンプルホールドされる。

【０２７７】また、データドライバＩＣ８５₆において
は、スイッチ素子１００₁、１００₂・・・１００₁₉₂に
該当するスイッチ素子が同時に導通とされ、コンデンサ
９７₁、９７₂・・・９７₁₂₈（図示せず）に該当するコ
ンデンサにホールドされている水平ライン上、７７０番
目、７７２番目・・・１０２４番目の画素の赤色アナロ
グ映像信号電圧がコンデンサ１０１₁、１０１₂・・・１
０１₁₂₈（図示せず）に該当するコンデンサにサンプル
ホールドされる。

【０２７８】この結果、データドライバＩＣ８５₁にお
いては、コンデンサ１０１₁、１０１ ₂・・・１０１₁₉₂
にホールドされた水平ライン上、１番目、３番目・・・
３８３番目の画素の赤色アナログ映像信号電圧がデータ
電圧としてオペアンプ１０２₁、１０２₂・・・１０２
₁₉₂を介してデータ線２₁、２₃・・・２₃₈₃に出力され
る。

【０２７９】また、データドライバＩＣ８５₂において
は、コンデンサ１０１₁、１０１₂・・・１０１₁₉₂に該
当するコンデンサにホールドされた水平ライン上、３８
５番目、３８７番目・・・７６７番目の画素の赤色アナ
ログ映像信号電圧がデータ電圧としてオペアンプ１０２
₁、１０２₂・・・１０２₁₉₂に該当するオペアンプを介
してデータ線２₃₈₅、２₃₈₇・・・２₇₆₇に出力される。

【０２８０】また、データドライバＩＣ８５₃において
は、コンデンサ１０１₁、１０１₂・・・１０１₁₂₈（図
示せず）に該当するコンデンサにホールドされた水平ラ
イン上、７６９番目、７７１番目・・・１０２３番目の
画素の赤色アナログ映像信号電圧がデータ電圧として、
オペアンプ１０２₁、１０２₂・・・１０２₁₂₈（図示せ
ず）に該当するオペアンプを介してデータ線２₇₆₉、２
₇₇₁・・・２₁₀₂₃に出力される。

【０２８１】また、データドライバＩＣ８５₄において
は、コンデンサ１０１₁、１０１₂・・・１０１₁₉₂に該
当するコンデンサにホールドされた水平ライン上、２番
目、４番目・・・３８４番目の画素の赤色アナログ映像
信号電圧がデータ電圧としてオペアンプ１０２₁、１０
２₂・・・１０２₁₉₂を介してデータ線２₂、２₄・・・２
₃₈₄に出力される。

【０２８２】また、データドライバＩＣ８５₅において
は、コンデンサ１０１₁、１０１₂・・・１０１₁₉₂に該
当するコンデンサにホールドされた水平ライン上、３８
６番目、３８８番目・・・７６８番目の画素の赤色アナ
ログ映像信号電圧がデータ電圧としてオペアンプ１０２
₁、１０２₂・・・１０２₁₉₂に該当するオペアンプを介
してデータ線２₃₈₆、２₃₈₈・・・２₇₆₈に出力される。

【０２８３】また、データドライバＩＣ８５₆において
は、コンデンサ１０１₁、１０１₂・・・１０１₁₂₈（図
示せず）に該当するコンデンサにホールドされた水平ラ
イン上、７７０番目、７７２番目・・・１０２４番目の
画素の赤色アナログ映像信号電圧がデータ電圧としてオ
ペアンプ１０２₁、１０２₂・・・１０２₁₂₈（図示せ
ず）に該当するオペアンプを介してデータ線２₇₇₀、２
₇₇₂・・・２₁₀₂₄に出力される。

【０２８４】このように、この第２実施例においては、
７５ＭＨzの赤色アナログ映像信号ＲＡを、水平ライン
上、１番目、７番目・・・１０２１番目の画素の赤色ア
ナログ映像信号ＲＡ１と、水平ライン上、３番目、９番
目・・・１０２３番目の画素の赤色アナログ映像信号Ｒ
Ａ３と、水平ライン上、５番目、１１番目・・・１０１
９番目の画素の赤色アナログ映像信号ＲＡ５と、水平ラ
イン上、２番目、８番目・・・１０２２番目の画素の赤
色アナログ映像信号ＲＡ２と、水平ライン上、４番目、
１０番目・・・１０２４番目の画素の赤色アナログ映像
信号ＲＡ４と、水平ライン上、６番目、１２番目・・・
１０２０番目の画素の赤色アナログ映像信号ＲＡ６とに
６分割している。

【０２８５】そして、データドライバＩＣ８５₁〜８５₃
においては、分割赤色アナログ映像信号ＲＡ１、ＲＡ
３、ＲＡ５を１／３周期ずつずらして繰り返して１段目
のサンプルホールド回路によってサンプルホールドし、
このサンプルホールドによってホールドされた赤色アナ
ログ映像信号電圧を２段目のサンプルホールド回路及び
出力バッファ回路を介してデータ線２₁、２₃・・・２
₁₀₂₃に供給するようにしている。

【０２８６】また、データドライバＩＣ８５₄〜８５₆に
おいては、分割赤色アナログ映像信号ＲＡ２、ＲＡ４、
ＲＡ６を１／３周期ずつずらして繰り返して１段目のサ
ンプルホールド回路によってサンプルホールドし、この
サンプルホールドによってホールドされた赤色アナログ
映像信号電圧を２段目のサンプルホールド回路及び出力
バッファ回路を介してデータ線２₂、２₄・・・２₁₀₂₄に
供給するようにしている。

【０２８７】ここに、データドライバＩＣ８５₁〜８５₆
においては、シフトレジスタを従来の３倍の速度で動作
させるようにしているが、前述のように、分割赤色アナ
ログ映像信号ＲＡ１、ＲＡ３、ＲＡ５は、１／３周期ず
つずらして繰り返してサンプルホールドされ、また、分
割赤色アナログ映像信号ＲＡ２、ＲＡ４、ＲＡ６も、１
／３周期ずつずらして繰り返してサンプルホールドされ
るので、１段目のサンプルホールド回路におけるサンプ
リング時間として従来と同様の時間を確保することがで
きる。

【０２８８】また、分割赤色アナログ映像信号ＲＡ１、
ＲＡ３の位相のずれは１／３周期であるから、これら分
割赤色アナログ映像信号ＲＡ１、ＲＡ３の合計の表示期
間は、これら分割赤色アナログ映像信号ＲＡ１、ＲＡ３
の周期の１／３だけ長くなるにすぎない。

【０２８９】換言すれば、分割赤色アナログ映像信号Ｒ
Ａ１、ＲＡ３の合計の表示期間は、赤色アナログ映像信
号ＲＡの表示期間１３.６μｓよりも、赤色アナログ映
像信号ＲＡの周期の２倍、即ち、（１／７５×１０⁶）
×２＝０.０２６７×１０⁶＝０.０２６７μｓだけ長く
なるにすぎない。

【０２９０】即ち、この第２実施例においては、赤色ア
ナログ映像信号ＲＡを６分割しているが、非表示期間の
大幅な増加を招くことはなく、転送タイミングパルスＬ
Ｅの有効期間ＴＬＥ（図１６参照）を十分に長くするこ
とができ、データドライバＩＣ８５₁〜８５₆において
は、２段目のサンプルホールド回路におけるサンプリン
グ期間を十分に確保することができる。分割赤色アナロ
グ映像信号ＲＡ２、ＲＡ４についても、同様である。

【０２９１】したがって、この第２実施例によれば、両
側駆動方式の投写型のカラー表示のアクティブマトリク
ス型液晶表示装置について、アナログ映像信号を６分割
し、データ線の並列駆動を行う場合であっても、非表示
期間を大幅に減らすことはなく、高精細な表示を行うこ
とができる。

【０２９２】また、この第２実施例においては、図１８
に示すようなデータドライバＩＣを使用することもでき
る。

【０２９３】このデータドライバＩＣにおいては、分割
赤色アナログ映像信号ＲＡ１を伝送するものとして、分
割赤色アナログ映像信号線１１３、１１４が設けられ、
分割赤色アナログ映像信号線１１３は、１番目、７番目
・・・１８７番目のスイッチ素子９６₁、９６₇（図示せ
ず）・・・９６₁₈₇（図示せず）に接続され、分割赤色
アナログ映像信号線１１４は、４番目、１０番目・・・
１９０番目のスイッチ素子９６₄、９６₁₀（図示せず）
・・・９６₁₉₀（図示せず）に接続されている。

【０２９４】また、分割赤色アナログ映像信号ＲＡ３を
伝送するものとして、分割赤色アナログ映像信号線１１
５、１１６が設けられ、分割赤色アナログ映像信号線１
１５は、２番目、８番目・・・１８８番目のスイッチ素
子９６₂、９６₈（図示せず）・・・９６₁₈₈（図示せ
ず）に接続され、分割赤色アナログ映像信号線１１６
は、５番目、１１番目・・・１９１番目のスイッチ素子
９６₅、９６₁₁（図示せず）・・・９６₁₉₁（図示せず）
に接続されている。

【０２９５】また、分割赤色アナログ映像信号ＲＡ５を
伝送するものとして、分割赤色アナログ映像信号線１１
７、１１８が設けられ、分割赤色アナログ映像信号線１
１７は、３番目、９番目・・・１８９番目のスイッチ素
子９６₅、９６₉（図示せず）・・・９６₁₈₉（図示せ
ず）に接続され、分割赤色アナログ映像信号線１１８
は、６番目、１２番目・・・１９２番目のスイッチ素子
９６₆（図示せず）、９６_{1 2}（図示せず）・・・９６₁₉₂
に接続されている。その他については、図１４に示すデ
ータドライバＩＣと同様に構成されている。

【０２９６】このデータドライバＩＣにおいては、分割
赤色アナログ映像信号ＲＡ１は、１番目、４番目・・・
１９０番目のサンプルホールド回路９５₁、９５₄・・・
９５ ₁₉₀（図示せず）で順にサンプルホールドされる
が、１番目、７番目・・・１８７番目のサンプルホール
ド回路９５₁、９５₇（図示せず）・・・９５₁₈₇（図示
せず）でサンプルホールドが行われる場合には、分割赤
色アナログ映像信号線１１３を介して、これら１番目、
７番目・・・１８７番目のサンプルホールド回路９
５₁、９５₇（図示せず）・・・９５₁₈₇（図示せず）に
充電電流が流れ込み、４番目、１０番目・・・１９０番
目のサンプルホールド回路９５₄、９５₁₀（図示せず）
・・・９５₁₉₀（図示せず）でサンプルホールドが行わ
れる場合には、分割赤色アナログ映像信号線１１４を介
して、これら４番目、１０番目・・・１９０番目のサン
プルホールド回路９５₄、９５₁₀（図示せず）・・・９
５₁₉₀（図示せず）に充電電流が流れ込むことになる。

【０２９７】この結果、１番目、４番目・・・１９０番
目のサンプルホールド回路９５₁、９５₄・・・９５₁₉₀
（図示せず）の動作速度にバラツキがある場合であって
も、アクティブマトリクス型液晶表示パネル１の画素電
極に誤差の少ないデータ電圧を供給することができる。

【０２９８】また、分割赤色アナログ映像信号ＲＡ３
は、２番目、５番目・・・１９１番目のサンプルホール
ド回路９５₂、９５₅・・・９５₁₉₁（図示せず）で順に
サンプルホールドされるが、２番目、８番目・・・１８
８番目のサンプルホールド回路９５₂、９５₈（図示せ
ず）・・・９５₁₈₈（図示せず）でサンプルホールドが
行われる場合には、分割赤色アナログ映像信号線１１５
を介して、これら２番目、８番目・・・１８８番目のサ
ンプルホールド回路９５₂、９５₈（図示せず）・・・９
５₁₈₈（図示せず）に充電電流が流れ込み、５番目、１
１番目・・・１９１番目のサンプルホールド回路９
５₅、９５₁₁（図示せず）・・・９５₁₉₁（図示せず）で
サンプルホールドが行われる場合には、分割赤色アナロ
グ映像信号線１１６を介して、これら５番目、１１番目
・・・１９１番目のサンプルホールド回路９５₅、９５
₁₁（図示せず）・・・９５₁₉₁（図示せず）に充電電流
が流れ込むことになる。

【０２９９】この結果、２番目、５番目・・・１９１番
目のサンプルホールド回路９５₂、９５₅・・・９５₁₉₁
（図示せず）の動作速度にバラツキがある場合であって
も、アクティブマトリクス型液晶表示パネル１の画素電
極に誤差の少ないデータ電圧を供給することができる。

【０３００】また、分割赤色アナログ映像信号ＲＡ５
は、３番目、６番目・・・１９２番目のサンプルホール
ド回路９５₃、９５₆（図示せず）・・・９５₁₉₂で順に
サンプルホールドされるが、３番目、９番目・・・１８
９番目のサンプルホールド回路９５₃、９５₉（図示せ
ず）・・・９５₁₈₉（図示せず）でサンプルホールドが
行われる場合には、分割赤色アナログ映像信号線１１７
を介して、これら３番目、９番目・・・１８９番目のサ
ンプルホールド回路９５₃、９５₉（図示せず）・・・９
５₁₈₉（図示せず）に充電電流が流れ込み、６番目、１
２番目・・・１９２番目のサンプルホールド回路９５₆
（図示せず）、９５₁₂（図示せず）・・・９５₁₉₂でサ
ンプルホールドが行われる場合には、分割赤色アナログ
映像信号線１１８を介して、これら６番目、１２番目・
・・１９２番目のサンプルホールド回路９５₆（図示せ
ず）、９５₁₂（図示せず）・・・９５₁₉₂に充電電流が
流れ込むことになる。

【０３０１】この結果、３番目、６番目・・・１９２番
目のサンプルホールド回路９５₃、９５₆（図示せず）・
・・９５₁₉₂の動作速度にバラツキがある場合であって
も、アクティブマトリクス型液晶表示パネル１の画素電
極に誤差の少ないデータ電圧を供給することができる。

【０３０２】したがって、データドライバＩＣとして、
この図１８に示すデータドライバＩＣを使用する場合に
は、図１４に示すデータドライバＩＣを使用する場合よ
りも高品質の画像表示を行うことができる。

【０３０３】第３実施例・・図１９〜図２６ 図１９は本発明の第３実施例の要部を示す図であり、本
発明の第３実施例は、ドット密度を１０２４×７６８、
即ち、ＲＧＢの画素密度を３０７２×７６８とする両側
駆動方式の直視型のカラー表示のアクティブマトリクス
型液晶表示装置に本発明を適用したものである。

【０３０４】図１９中、１１９はドット密度を１０２４
×７６８、即ち、ＲＧＢの画素密度を３０７２×７６８
とするカラー表示のアクティブマトリクス型液晶表示パ
ネルである。

【０３０５】また、１２０₁、１２１₁、１２２₁、１２
０₂、１２１₂、１２２₂、１２０₁₀₂₃、１２１₁₀₂₃、１
２２₁₀₂₃、１２０₁₀₂₄、１２１₁₀₂₄、１２２₁₀₂₄は３０
７２本のデータ線の一部を示している。

【０３０６】ここに、１２０₁、１２０₂・・・１２０
₁₀₂₄は、例えば、赤色データ電圧用、１２１₁、１２１₂
・・・１２１₁₀₂₄は、例えば、緑色データ電圧用、１２
２₁、１２２₂・・・１２２₁₀₂₄は、例えば、青色データ
電圧用に設けられている。

【０３０７】ここに、図２０は、データ線１２０₁、１
２１₁、１２２₁、１２０₂、１２１₂、１２２₂・・・１
２０₁₀₂₄、１２１₁₀₂₄、１２２₁₀₂₄の配列をより詳しく
示す図である。

【０３０８】また、図１９において、１２３₁〜１２３
₁₆はデータ線駆動回路を構成する出力数を１９２ｃｈと
する同一回路構成のデータドライバＩＣである。

【０３０９】また、ＲＡ１は、水平ライン上、１番目、
７番目、１３番目・・・１０２１番目のドットの赤色ア
ナログ映像信号からなる分割赤色アナログ映像信号、Ｇ
Ａ１は、水平ライン上、１番目、７番目、１３番目・・
・１０２１番目のドットの緑色アナログ映像信号からな
る分割緑色アナログ映像信号、ＢＡ１は、水平ライン
上、１番目、７番目、１３番目・・・１０２１番目のド
ットの青色アナログ映像信号からなる分割青色アナログ
映像信号である。

【０３１０】また、ＲＡ３は、水平ライン上、３番目、
９番目、１５番目・・・１０２３番目のドットの赤色ア
ナログ映像信号からなる分割赤色アナログ映像信号、Ｇ
Ａ３は、水平ライン上、３番目、９番目、１５番目・・
・１０２３番目のドットの緑色アナログ映像信号からな
る分割緑色アナログ映像信号、ＢＡ３は、水平ライン
上、３番目、９番目、１５番目・・・１０２３番目のド
ットの青色アナログ映像信号からなる分割青色アナログ
映像信号である。

【０３１１】また、ＲＡ５は、水平ライン上、５番目、
１１番目、１７番目・・・１０１９番目のドットの赤色
アナログ映像信号からなる分割赤色アナログ映像信号、
ＧＡ５は、水平ライン上、５番目、１１番目、１７番目
・・・１０１９番目のドットの緑色アナログ映像信号か
らなる分割緑色アナログ映像信号、ＢＡ５は、水平ライ
ン上、５番目、１１番目、１７番目・・・１０１９番目
のドットの青色アナログ映像信号からなる分割青色アナ
ログ映像信号である。

【０３１２】また、ＲＡ２は、水平ライン上、２番目、
８番目、１４番目・・・１０２２番目のドットの赤色ア
ナログ映像信号からなる分割赤色アナログ映像信号、Ｇ
Ａ２は、水平ライン上、２番目、８番目、１４番目・・
・１０２２番目のドットの緑色アナログ映像信号からな
る分割緑色アナログ映像信号、ＢＡ２は、水平ライン
上、２番目、８番目、１４番目・・・１０２２番目のド
ットの青色アナログ映像信号からなる分割青色アナログ
映像信号である。

【０３１３】また、ＲＡ４は、水平ライン上、４番目、
１０番目、１６番目・・・１０２４番目のドットの赤色
アナログ映像信号からなる分割赤色アナログ映像信号、
ＧＡ４は、水平ライン上、４番目、１０番目、１６番目
・・・１０２４番目のドットの緑色アナログ映像信号か
らなる分割緑色アナログ映像信号、ＢＡ４は、水平ライ
ン上、４番目、１０番目、１６番目・・・１０２４番目
のドットの青色アナログ映像信号からなる分割青色アナ
ログ映像信号である。

【０３１４】また、ＲＡ６は、水平ライン上、６番目、
１２番目、１８番目・・・１０２０番目のドットの赤色
アナログ映像信号からなる分割赤色アナログ映像信号、
ＧＡ６は、水平ライン上、６番目、１２番目、１８番目
・・・１０２０番目のドットの緑色アナログ映像信号か
らなる分割緑色アナログ映像信号、ＢＡ６は、水平ライ
ン上、６番目、１２番目、１８番目・・・１０２０番目
のドットの青色アナログ映像信号からなる分割青色アナ
ログ映像信号である。

【０３１５】ここに、データドライバＩＣ１２３₁〜１
２３₈は、アクティブマトリクス型液晶表示パネル１１
９の上側に配置され、奇数番目のドットにデータ電圧を
供給するデータ線１２０₁、１２１₁、１２２₁、１２
０₃、１２１₃、１２２₃・・・１２０₁₀₂₃、１２
１₁₀₂₃、１２２₁₀₂₃を駆動するようにされている。

【０３１６】また、データドライバＩＣ１２３₉〜１２
３₁₆は、アクティブマトリクス型液晶表示パネル１１９
の下側に配置され、偶数番目のドットにデータ電圧を供
給するデータ線１２０₂、１２１₂、１２２₂、１２０₄、
１２１₄、１２２₄・・・１２０₁₀₂₄、１２１₁₀₂₄、１２
２₁₀₂₄を駆動するようにされている。

【０３１７】ここに、図２１は、データドライバＩＣ１
２３₁の回路構成を示すブロック図であり、図２１中、
１２４はスタートパルスＳＩを６０ＭＨｚのシフトレジ
スタ用クロックパルスＣＬＫに同期させてシフトし、シ
フトレジスタ用クロックパルスＣＬＫの３倍の長さのパ
ルス幅を有するサンプリングパルスＳＰ１、ＳＰ２・・
・ＳＰ１９２を順に出力するサンプリングパルス発生回
路である。

【０３１８】また、ＳＯはデータドライバＩＣ１２３₁
から出力され次段のデータドライバＩＣ１２３₂に伝送
されるスタートパルスである。

【０３１９】また、１２５はサンプリングパルス発生回
路１２４から出力されるサンプリングパルスＳＰ１、Ｓ
Ｐ２・・・ＳＰ１９２に同期させて分割赤色アナログ映
像信号ＲＡ１、ＲＡ３、ＲＡ５、分割緑色アナログ映像
信号ＧＡ１、ＧＡ３、ＧＡ５及び分割青色アナログ映像
信号ＢＡ１、ＢＡ３、ＢＡ５をサンプルホールドするサ
ンプルホールド回路群である。

【０３２０】また、１２６はサンプルホールド回路群１
２５にホールドされた赤色アナログ映像信号電圧、緑色
アナログ映像信号電圧及び青色アナログ映像信号電圧の
それぞれを転送タイミングパルスＬＥに同期させて同時
にサンプルホールドするサンプルホールド回路群であ
る。

【０３２１】また、１２７はサンプルホールド回路群１
２６にホールドされた赤色アナログ映像信号をデータ電
圧としてデータ線１２０₁、１２１₁、１２２₁、１２
０₃、１２１₃、１２２₃・・・１２０₆₄、１２１₆₄、１
２２₆₄に出力する出力バッファ回路群である。

【０３２２】このデータドライバＩＣ１２３₁は、より
詳しくは、図２２にその一部分を示すように構成されて
いる。

【０３２３】図２２中、サンプリングパルス発生回路１
２４において、１２８はスタートパルスＳＩをシフトレ
ジスタ用クロックパルスＣＬＫに同期させてシフトする
直列入力・並直列出力型のシフトレジスタである。

【０３２４】また、１２９₁、１２９₂、１２９₃はシフ
トレジスタ１２８から出力されるスタートパルスＳＩを
シフトしてなるパルスＱ１、Ｑ２、Ｑ３をレベルシフト
してサンプリングパルスＳＰ１、ＳＰ２、ＳＰ３を生成
するレベルシフタである。

【０３２５】また、１３０は分割赤色アナログ映像信号
ＲＡ１を伝送する分割赤色アナログ映像信号線、１３１
は分割緑色アナログ映像信号ＧＡ１を伝送する分割緑色
アナログ映像信号線、１３２は分割青色アナログ映像信
号ＢＡ１を伝送する分割青色アナログ映像信号線であ
る。

【０３２６】また、１３３は分割赤色アナログ映像信号
ＲＡ３を伝送する分割赤色アナログ映像信号線、１３４
は分割緑色アナログ映像信号ＧＡ３を伝送する分割緑色
アナログ映像信号線、１３５は分割青色アナログ映像信
号ＢＡ３を伝送する分割青色アナログ映像信号線であ
る。

【０３２７】また、１３６は分割赤色アナログ映像信号
ＲＡ５を伝送する分割赤色アナログ映像信号線、１３７
は分割緑色アナログ映像信号ＧＡ５を伝送する分割緑色
アナログ映像信号線、１３８は分割青色アナログ映像信
号ＢＡ５を伝送する分割青色アナログ映像信号線であ
る。

【０３２８】また、サンプルホールド回路群１２５にお
いて、１３９₁、１４０₁、１４１₁、１３９₂、１４
０₂、１４１₂、１３９₃、１４０₃、１４１₃はサンプル
ホールド回路である。

【０３２９】ここに、１４２₁、１４３₁、１４４₁はサ
ンプリングパルスＳＰ１により導通、非導通が制御され
るサンプリング用のスイッチ素子、１４２₂、１４３₂、
１４４₂はサンプリングパルスＳＰ２により導通、非導
通が制御されるサンプリング用のスイッチ素子、１４２
₃、１４２₃、１４４₃はサンプリングパルスＳＰ３によ
り導通、非導通が制御されるサンプリング用のスイッチ
素子である。

【０３３０】また、１４５₁、１４６₁、１４７₁、１４
５₂、１４６₂、１４７₂、１４５₃、１４６₃、１４７₃は
ホールド用のコンデンサである。

【０３３１】また、サンプルホールド回路群１２６にお
いて、１４８₁、１４９₁、１５０₁、１４８₂、１４
９₂、１５０₂、１４８₃、１４９₃、１５０₃はサンプル
ホールド回路であり、１５１₁、１５２₁、１５３₁、１
５１₂、１５２₂、１５３₂、１５１ ₃、１５２₃、１５３₃
はバッファ回路をなすオペアンプである。

【０３３２】また、１５４₁、１５５₁、１５６₁、１５
４₂、１５５₂、１５６₂、１５４₃、１５５₃、１５６₃は
転送タイミングパルスＬＥにより導通、非導通が制御さ
れるサンプリング用のスイッチ素子である。

【０３３３】また、１５７₁、１５８₁、１５９₁、１５
７₂、１５８₂、１５９₂、１５７₃、１５８₃、１５９₃は
ホールド用のコンデンサである。

【０３３４】また、出力バッファ回路群１２７におい
て、１６０₁、１６１₁、１６２₁、１６０₂、１６１₂、
１６２₂、１６０₃、１６１₃、１６２₃はバッファ回路を
構成するオペアンプである。

【０３３５】即ち、このデータドライバＩＣ１２３₁は
分割赤色アナログ映像信号ＲＡ１、ＲＡ３、ＲＡ５、分
割緑色アナログ映像信号ＧＡ１、ＧＡ３、ＧＡ５及び分
割青色アナログ映像信号ＢＡ１、ＢＡ３、ＢＡ５につい
て、データドライバＩＣ８５ ₁と同様に動作するように
構成されたものである。

【０３３６】また、図１９において、１６３はカラーア
ナログ映像信号を分割して分割赤色アナログ映像信号Ｒ
Ａ１〜ＲＡ６、分割緑色アナログ映像信号ＧＡ１〜ＧＡ
６及び分割青色アナログ映像信号ＢＡ１〜ＢＡ６を出力
する分割カラーアナログ映像信号作成回路であり、この
分割カラーアナログ映像信号作成回路１６３は図２３に
示すように構成されている。

【０３３７】図２３中、１６４は赤色アナログ映像信号
ＲＡを分割して分割赤色アナログ映像信号ＲＡ１〜ＲＡ
６を作成する分割赤色アナログ映像信号作成回路、１６
５は緑色アナログ映像信号ＧＡを分割して分割緑色アナ
ログ映像信号ＧＡ１〜ＧＡ６を作成する分割緑色アナロ
グ映像信号作成回路、１６６は青色アナログ映像信号Ｂ
Ａを分割して分割青色アナログ映像信号ＢＡ１〜ＢＡ６
を作成する分割青色アナログ映像信号作成回路である。

【０３３８】ここに、分割赤色アナログ映像信号作成回
路１６４、分割緑色アナログ映像信号作成回路１６５、
分割青色アナログ映像信号作成回路１６６は、赤色アナ
ログ映像信号ＲＡ、緑色アナログ映像信号ＧＡ、青色ア
ナログ映像信号ＢＡについて、それぞれ、図１５に示す
ように構成される。

【０３３９】したがって、分割カラーアナログ映像信号
作成回路１６３の動作は、図２４にタイムチャートを示
すようになる。

【０３４０】なお、図２４Ａは５６.６ＫＨｚの水平同
期信号Ｈ_SYNCを示しており、この第３実施例において
も、１水平走査期間ＴＡ＝１７.６μｓとされている。

【０３４１】また、図２４Ｂは７５ＭＨｚ、１０２４画
素の１水平ライン分の赤色アナログ映像信号ＲＡ、緑色
アナログ映像信号ＧＡ及び青色アナログ映像信号ＢＡ、
図２４Ｃは分割赤色アナログ映像信号ＲＡ１、分割緑色
アナログ映像信号ＧＡ１及び分割青色アナログ映像信号
ＢＡ１を示している。

【０３４２】また、図２４Ｄは分割赤色アナログ映像信
号ＲＡ３、分割緑色アナログ映像信号ＧＡ３及び分割青
色アナログ映像信号ＢＡ３、図２４Ｅは分割赤色アナロ
グ映像信号ＲＡ５、分割緑色アナログ映像信号ＧＡ５及
び分割青色アナログ映像信号ＢＡ５を示している。

【０３４３】また、図２４Ｆは分割赤色アナログ映像信
号ＲＡ２、分割緑色アナログ映像信号ＧＡ２及び分割青
色アナログ映像信号ＢＡ２、図２４Ｇは分割赤色アナロ
グ映像信号ＲＡ４、分割緑色アナログ映像信号ＧＡ４及
び分割青色アナログ映像信号ＢＡ４を示している。

【０３４４】また、図２４Ｈは分割赤色アナログ映像信
号ＲＡ６、分割緑色アナログ映像信号ＧＡ６及び分割青
色アナログ映像信号ＢＡ６、図２４Ｉは転送タイミング
パルスＬＥを示している。

【０３４５】なお、この図２４においては、赤色アナロ
グ映像信号ＲＡ、緑色アナログ映像信号ＧＡ、青色アナ
ログ映像信号ＢＡ、分割赤色アナログ映像信号ＲＡ１、
ＲＡ３、ＲＡ５、分割緑色アナログ映像信号ＧＡ１、Ｇ
Ａ３、ＧＡ５及び分割青色アナログ映像信号ＢＡ１、Ｂ
Ａ３、ＢＡ５は、水平同期信号Ｈ_SYNCに対する相対的位
置を示しており、その全てについて、時間軸を一致させ
るものではない。

【０３４６】ここに、データドライバＩＣ１２３₁は分
割赤色アナログ映像信号ＲＡ１、ＲＡ３、ＲＡ５、分割
緑色アナログ映像信号ＧＡ１、ＧＡ３、ＧＡ５及び分割
青色アナログ映像信号ＢＡ１、ＢＡ３、ＢＡ５につい
て、データドライバＩＣ８５₁と同様に動作するように
構成されたものであることから、データドライバＩＣ１
２３₁の動作は、図２５に示すようになる。

【０３４７】なお、図２５Ａは６０ＭＨｚのシフトレジ
スタ用クロックパルスＣＬＫ、図２５Ｂはシフトレジス
タ用クロックパルスＣＬＫの周期の３倍のパルス幅（Ｈ
レベル幅）を有するスタートパルスＳＩを示している。

【０３４８】また、図２５ＣはサンプリングパルスＳＰ
１、図２５ＤはサンプリングパルスＳＰ２、図２５Ｅは
サンプリングパルスＳＰ３、図２５Ｆはサンプリングパ
ルスＳＰ４、図２５ＧはサンプリングパルスＳＰ１９
１、図２５ＨはサンプリングパルスＳＰ１９２を示して
いる。

【０３４９】また、図２５Ｉは分割赤色アナログ映像信
号ＲＡ１、分割緑色アナログ映像信号ＧＡ１及び分割青
色アナログ映像信号ＢＡ１、図２５Ｊは分割赤色アナロ
グ映像信号ＲＡ３、分割緑色アナログ映像信号ＧＡ３及
び分割青色アナログ映像信号ＢＡ３、図２５Ｋは分割赤
色アナログ映像信号ＲＡ５、分割緑色アナログ映像信号
ＧＡ５及び分割青色アナログ映像信号ＢＡ５を示してい
る。

【０３５０】即ち、この第３実施例においては、赤色ア
ナログ映像信号ＲＡ、緑色アナログ映像信号ＧＡ及び青
色アナログ映像信号ＢＡをそれぞれ６分割しているが、
非表示期間の大幅な増加を招くことはなく、転送タイミ
ングパルスＬＥの有効期間ＴＬＥ（図２４参照）を十分
に長くすることができ、データドライバＩＣ１２３₁〜
１２３₁₆においては、２段目のサンプルホールド回路に
おけるサンプリング期間を十分に確保することができ
る。

【０３５１】したがって、この第３実施例によれば、両
側駆動方式の直視型のカラー表示のアクティブマトリク
ス型液晶表示装置について、アナログ映像信号を６分割
し、データ線の並列駆動を行う場合であっても、非表示
期間を大幅に減らすことはなく、高精細な表示を行うこ
とができる。

【０３５２】なお、この第３実施例においては、図２６
に示すようなデータドライバＩＣを使用することもでき
る。このデータドライバＩＣは、図２２に示すデータド
ライバＩＣを改良するものである。

【０３５３】このデータドライバＩＣにおいては、分割
赤色アナログ映像信号ＲＡ１を伝送するものとして、分
割赤色アナログ映像信号線１６７、１６８が設けられ、
分割赤色アナログ映像信号線１６７は、スイッチ素子１
４２₁、１４２₇（図示せず）・・・に接続され、分割赤
色アナログ映像信号線１６８は、スイッチ素子１４２ ₄
（図示せず）、１４２₁₀（図示せず）・・・に接続され
ている。

【０３５４】また、分割緑色アナログ映像信号ＧＡ１を
伝送するものとして、分割緑色アナログ映像信号線１６
９、１７０が設けられ、分割緑色アナログ映像信号線１
６９は、スイッチ素子１４３₁、１４３₇（図示せず）・
・・に接続され、分割緑色アナログ映像信号線１７０
は、スイッチ素子１４３₄（図示せず）、１４３₁₀（図
示せず）・・・に接続されている。

【０３５５】また、分割青色アナログ映像信号ＢＡ１を
伝送するものとして、分割青色アナログ映像信号線１７
１、１７２が設けられ、分割緑色アナログ映像信号線１
７１は、スイッチ素子１４４₁、１４４₇（図示せず）・
・・に接続され、分割緑色アナログ映像信号線１７２
は、スイッチ素子１４４₄（図示せず）、１４４₁₀（図
示せず）・・・に接続されている。

【０３５６】また、分割赤色アナログ映像信号ＲＡ３を
伝送するものとして、分割赤色アナログ映像信号線１７
３、１７４が設けられ、分割赤色アナログ映像信号線１
７３は、スイッチ素子１４２₂、１４２₈（図示せず）・
・・に接続され、分割赤色アナログ映像信号線１７４
は、スイッチ素子１４２₅（図示せず）、１４２₁₁（図
示せず）・・・に接続されている。

【０３５７】また、分割緑色アナログ映像信号ＧＡ３を
伝送するものとして、分割緑色アナログ映像信号線１７
５、１７６が設けられ、分割緑色アナログ映像信号線１
７５は、スイッチ素子１４３₂、１４３₈（図示せず）・
・・に接続され、分割緑色アナログ映像信号線１７６
は、スイッチ素子１４３₅（図示せず）、１４３₁₁（図
示せず）・・・に接続されている。

【０３５８】また、分割青色アナログ映像信号ＢＡ３を
伝送するものとして、分割青色アナログ映像信号線１７
７、１７８が設けられ、分割青色アナログ映像信号線１
７７は、スイッチ素子１４４₂、１４４₈（図示せず）・
・・に接続され、分割青色アナログ映像信号線１７８
は、スイッチ素子１４４₅（図示せず）、１４４₁₁（図
示せず）・・・に接続されている。

【０３５９】また、分割赤色アナログ映像信号ＲＡ５を
伝送するものとして、分割赤色アナログ映像信号線１７
９、１８０が設けられ、分割赤色アナログ映像信号線１
７９は、スイッチ素子１４２₃、１４２₉（図示せず）・
・・に接続され、分割赤色アナログ映像信号線１８０
は、スイッチ素子１４２₆（図示せず）、１４２₁₂（図
示せず）・・・に接続されている。

【０３６０】また、分割緑色アナログ映像信号ＧＡ５を
伝送するものとして、分割緑色アナログ映像信号線１８
１、１８２が設けられ、分割緑色アナログ映像信号線１
８１は、スイッチ素子１４３₃、１４３₉（図示せず）・
・・に接続され、分割緑色アナログ映像信号線１８２
は、スイッチ素子１４３₆（図示せず）、１４３₁₂（図
示せず）・・・に接続されている。

【０３６１】また、分割青色アナログ映像信号ＢＡ５を
伝送するものとして、分割青色アナログ映像信号線１８
３、１８４が設けられ、分割青色アナログ映像信号線１
８３は、スイッチ素子１４４₃、１４４₉（図示せず）・
・・に接続され、分割緑色アナログ映像信号線１８４
は、スイッチ素子１４４₆（図示せず）、１４４₁₂（図
示せず）・・・に接続されている。その他については、
図２２に示すデータドライバＩＣと同様に構成されてい
る。

【０３６２】このデータドライバＩＣによれば、サンプ
ルホールド回路１３９₁〜１３９₆₄（図示せず）、１４
０₁〜１４０₆₄（図示せず）、１４１₁〜１４１₆₄（図示
せず）の動作速度にバラツキがある場合であっても、ア
クティブマトリクス型液晶表示パネル１１９の画素電極
に誤差の少ないデータ電圧を供給することができる。

【０３６３】したがって、データドライバＩＣとして、
この図２６に示すデータドライバＩＣを使用する場合に
は、図２２に示すデータドライバＩＣを使用する場合よ
りも高品質の画像表示を行うことができる。

【０３６４】なお、上述の実施例においては、本発明を
液晶表示装置に適用した場合について説明したが、その
他、本発明は、２個の基板間に印加する電圧によって特
性の波長の光だけを通過させる容量性材料を封止してな
る容量性表示装置にも適用することができる。

【０３６５】また、上述の実施例においては、本発明を
両側駆動方式のアクティブマトリクス型液晶表示装置に
適用した場合について説明したが、本発明は、片側駆動
方式のアクティブマトリクス型液晶表示装置にも適用す
ることができる。

【０３６６】

【発明の効果】本発明中、第１の発明によれば、アナロ
グ映像信号を分割してなる分割アナログ映像信号がアク
ティブマトリクス型容量性表示パネルに供給されるが、
分割アナログ映像信号の表示期間は、分割前のアナログ
映像信号の表示期間よりも、最大でも、分割アナログ映
像信号の周期の(ｎ−１)／ｎだけ長くなるにすぎないこ
とから、例えば、両側駆動方式の直視型あるいは投写型
の単色表示のアクティブマトリクス型液晶表示装置又は
両側駆動方式の投写型のカラー表示のアクティブマトリ
クス型液晶表示装置について、アナログ映像信号を分割
し、データ線の並列駆動を行う場合であっても、非表示
期間を大幅に減らすことはなく、高精細な表示を行うこ
とができる。

【０３６７】また、第２の発明によれば、カラーアナロ
グ映像信号を分割してなる分割カラーアナログ映像信号
がアクティブマトリクス型容量性表示パネルに供給され
るが、分割カラーアナログ映像信号の表示期間は、分割
前のカラーアナログ映像信号の表示期間よりも、最大で
も、分割アナログ映像信号の周期の(ｎ−１)／ｎだけ長
くなるにすぎないことから、例えば、両側駆動方式の直
視型のカラー表示のアクティブマトリクス型液晶表示装
置について、アナログ映像信号を分割し、データ線の並
列駆動を行う場合であっても、非表示期間を大幅に減ら
すことはなく、高精細な表示を行うことができる。

【０３６８】また、第３の発明によれば、アナログ映像
信号を分割してなる分割アナログ映像信号がアクティブ
マトリクス型容量性表示パネルに供給されるが、分割ア
ナログ映像信号の表示期間は、分割前のアナログ映像信
号の表示期間よりも、最大でも、分割アナログ映像信号
の周期の(ｎ−１)／ｎだけ長くなるにすぎないことか
ら、例えば、片側駆動方式の直視型あるいは投写型の単
色表示のアクティブマトリクス型液晶表示装置又は片側
駆動方式の投写型のカラー表示のアクティブマトリクス
型液晶表示装置について、アナログ映像信号を分割し、
データ線の並列駆動を行う場合であっても、非表示期間
を大幅に減らすことはなく、高精細な表示を行うことが
できる。

【０３６９】また、第４の発明によれば、アナログ映像
信号を分割してなる分割アナログ映像信号がアクティブ
マトリクス型容量性表示パネルに供給されるが、分割ア
ナログ映像信号の表示期間は、分割前のアナログ映像信
号の表示期間よりも、最大でも、分割アナログ映像信号
の周期の(ｎ−１)／ｎだけ長くなるにすぎないことか
ら、例えば、片側駆動方式の直視型のカラー表示のアク
ティブマトリクス型液晶表示装置について、アナログ映
像信号を分割し、データ線の並列駆動を行う場合であっ
ても、非表示期間を大幅に減らすことはなく、高精細な
表示を行うことができる。

【図面の簡単な説明】

【図１】本発明中、第１の発明の原理説明図である。

【図２】本発明中、第２の発明の原理説明図である。

【図３】本発明中、第３の発明の原理説明図である。

【図４】本発明中、第４の発明の原理説明図である。

【図５】本発明の第１実施例の要部を示す図である。

【図６】本発明の第１実施例が設けているデータドライ
バＩＣの回路構成を示す図である。

【図７】本発明の第１実施例が設けているデータドライ
バＩＣの回路構成を具体的に示す図である。

【図８】本発明の第１実施例が設けている分割赤色アナ
ログ映像信号作成回路の回路構成を示す図である。

【図９】本発明の第１実施例が設けている分割赤色アナ
ログ映像信号作成回路の動作を示すタイムチャートであ
る。

【図１０】本発明の第１実施例が設けているデータドラ
イバＩＣの動作を示すタイムチャートである。

【図１１】本発明の第１実施例に使用することができる
データドライバＩＣの他の例を示す回路図である。

【図１２】本発明の第２実施例の要部を示す図である。

【図１３】本発明の第２実施例が設けているデータドラ
イバＩＣの回路構成を示す図である。

【図１４】本発明の第２実施例が設けているデータドラ
イバＩＣの回路構成を具体的に示す図である。

【図１５】本発明の第２実施例が設けている分割赤色ア
ナログ映像信号作成回路の回路構成を示す図である。

【図１６】本発明の第２実施例が設けている分割赤色ア
ナログ映像信号作成回路の動作を示すタイムチャートで
ある。

【図１７】本発明の第２実施例が設けているデータドラ
イバＩＣの動作を示すタイムチャートである。

【図１８】本発明の第２実施例に使用することができる
データドライバＩＣの他の例を示す回路図である。

【図１９】本発明の第３実施例の要部を示す図である。

【図２０】本発明の第３実施例におけるデータ線の配列
を示す図である。

【図２１】本発明の第３実施例が設けているデータドラ
イバＩＣの回路構成を示す図である。

【図２２】本発明の第３実施例が設けているデータドラ
イバＩＣの回路構成を具体的に示す図である。

【図２３】本発明の第３実施例が設けている分割カラー
アナログ映像信号作成回路を示す図である。

【図２４】本発明の第３実施例が設けている分割カラー
アナログ映像信号作成回路の動作を示す図である。

【図２５】本発明の第３実施例が設けているデータドラ
イバＩＣの動作を示す図である。

【図２６】本発明の第３実施例に使用することができる
データドライバＩＣの他の例を示す図である。

【図２７】従来の投写型のカラー表示のアクティブマト
リクス型液晶表示装置の一例の一部分を示す図である。

【図２８】図２７に示すアクティブマトリクス型液晶表
示パネルを示す図である。

【図２９】図２７に示すアクティブマトリクス型液晶表
示パネルを構成するＴＦＴ基板を示す平面図である。

【図３０】図２７に示すアクティブマトリクス型液晶表
示装置が設けているデータドライバＩＣの回路構成を示
す図である。

【図３１】図２７に示すアクティブマトリクス型液晶表
示装置が設けているデータドライバＩＣの回路構成を具
体的に示す図である。

【図３２】図２７に示すアクティブマトリクス型液晶表
示装置が設けている分割赤色アナログ映像信号作成回路
を示す図である。

【図３３】図２７に示すアクティブマトリクス型液晶表
示装置が設けている分割赤色アナログ映像信号作成回路
の動作を示す図である。

【図３４】図２７に示すアクティブマトリクス型液晶表
示装置が設けているデータドライバＩＣの動作を示す図
である。

【符号の説明】

（図１）３１₁、３１₂・・・３１_2m データ線 Ａ アナログ映像信号 Ａ１〜Ａ４、Ａ２ｎ−１、Ａ２ｎ 分割アナログ映像信
号 （図２）３６₁、３６₂・・・３６_2m データ線 ３７₁、３７₂・・・３７_2m データ線 ３８₁、３８₂・・・３８_2m データ線 ＲＡ 赤色アナログ映像信号 ＧＡ 緑色アナログ映像信号 ＢＡ 青色アナログ映像信号 ＲＡ１〜ＲＡ４、ＲＡ２ｎ−１、ＲＡ２ｎ 分割赤色ア
ナログ映像信号 ＧＡ１〜ＧＡ４、ＧＡ２ｎ−１、ＧＡ２ｎ 分割緑色ア
ナログ映像信号 ＢＡ１〜ＢＡ４、ＢＡ２ｎ−１、ＢＡ２ｎ 分割青色ア
ナログ映像信号 （図３）４５₁、４５₂・・・４５_2m データ線 Ａ アナログ映像信号 Ａ１、Ａ２、Ａｎ 分割アナログ映像信号 （図４）４９₁、４９₂・・・４９_2m データ線 ５０₁、５０₂・・・５０_2m データ線 ５１₁、５１₂・・・５１_2m データ線 ＲＡ 赤色アナログ映像信号 ＧＡ 緑色アナログ映像信号 ＢＡ 青色アナログ映像信号 ＲＡ１、ＲＡ２、ＲＡｎ 分割赤色アナログ映像信号 ＧＡ１、ＧＡ２、ＧＡｎ 分割緑色アナログ映像信号 ＢＡ１、ＢＡ２、ＢＡｎ 分割青色アナログ映像信号

Claims (20)

【特許請求の範囲】
1. 【請求項１】データ電圧を供給するための複数のデータ
   線（３１₁、３１₂・・・３１_2m）と、ゲート電圧を供給
   するための複数のゲート線とをマトリクス状に配線し、
   前記データ線（３１₁、３１₂・・・３１_2m）と前記ゲー
   ト線とが交差する部分ごとに、画素電極と、一端を前記
   データ線に接続され、他端を前記画素電極に接続され、
   前記ゲート電圧によって導通、非導通が制御されるスイ
   ッチング素子とを形成してなる第１の基板と、全画素に
   共通に使用される共通電極を形成してなる第２の基板と
   を対向させ、これら第１の基板と第２の基板との間に、
   印加される電圧の大小によって所定の光学的性質を変化
   させる容量性材料を封止し、奇数番目のデータ線（３１
   ₁、３１₃・・・３１_2m-1）には一方の端部側からデータ
   電圧が供給され、偶数番目のデータ線（３１₂、３１₄・
   ・・３１_2m）には他方の端部側からデータ電圧が供給さ
   れる単色用のアクティブマトリクス型容量性表示パネル
   （３０）と、 アナログ映像信号（Ａ）を１水平ラインごとに１番目、
   ２ｎ＋１番目、２×２ｎ＋１番目・・・の画素（但し、
   ｎ＝２以上の整数）のアナログ映像信号からなる第１の
   分割アナログ映像信号（Ａ１）と、２番目、２ｎ＋２番
   目、２×２ｎ＋２番目・・・の画素のアナログ映像信号
   からなる第２の分割アナログ映像信号（Ａ２）と、３番
   目、２ｎ＋３番目、２×２ｎ＋３番目・・・の画素のア
   ナログ映像信号からなる第３の分割アナログ映像信号
   （Ａ３）と、４番目、２ｎ＋４番目、２×２ｎ＋４番目
   ・・・の画素のアナログ映像信号からなる第４の分割ア
   ナログ映像信号（Ａ４）と、・・・、２ｎ−１番目、２
   ｎ＋２ｎ−１番目、２×２ｎ＋２ｎ−１番目・・・の画
   素のアナログ映像信号からなる第２ｎ−１の分割アナロ
   グ映像信号（Ａ２ｎ−１）と、２ｎ番目、２ｎ＋２ｎ番
   目、２×２ｎ＋２ｎ番目・・・の画素のアナログ映像信
   号からなる第２ｎの分割アナログ映像信号（Ａ２ｎ）と
   に分割し、前記第１、第３・・・第２ｎ−１の分割アナ
   ログ映像信号（Ａ１、Ａ３・・・Ａ２ｎ−１）を１／ｎ
   周期ずつ位相をずらして出力すると共に、前記第２、第
   ４・・・第２ｎの分割アナログ映像信号（Ａ２、Ａ４・
   ・・Ａ２ｎ）を、前記第２の分割アナログ映像信号（Ａ
   ２）の位相と前記第１の分割アナログ映像信号（Ａ１）
   の位相とが一致するようにして、１／ｎ周期ずつ位相を
   ずらして出力する分割アナログ映像信号作成回路（３
   ２）と、 前記第１、第３・・・第２ｎ−１の分割アナログ映像信
   号（Ａ１、Ａ３・・・Ａ２ｎ−１）を入力し、奇数番目
   の画素のアナログ映像信号を１番目の画素のアナログ映
   像信号から順にサンプルホールドした後、このサンプル
   ホールド動作によってホールドされた奇数番目の画素ご
   とのアナログ映像信号電圧のそれぞれを同時にサンプル
   ホールドし、このサンプルホールド動作によってホール
   ドされた奇数番目の画素ごとのアナログ映像信号電圧を
   データ電圧として同時に前記奇数番目のデータ線（３１
   ₁、３１₃・・・３１_2m-1）に出力する第１のデータ線駆
   動回路（３３）と、 前記第２、第４・・・第２ｎの分割アナログ映像信号
   （Ａ２、Ａ４・・・Ａ２ｎ）を入力し、偶数番目の画素
   のアナログ映像信号を１番目の画素のアナログ映像信号
   から順にサンプルホールドした後、このサンプルホール
   ド動作によってホールドされた偶数番目の画素ごとのア
   ナログ映像信号電圧のそれぞれを同時にサンプルホール
   ドし、このサンプルホールド動作によってホールドされ
   た偶数番目の画素ごとのアナログ映像信号電圧をデータ
   電圧として同時に前記偶数番目のデータ線（３１₂、３
   １₄・・・３１_2m）に出力する第２のデータ線駆動回路
   （３４）とからなる部分を有して構成されていることを
   特徴とするアクティブマトリクス型容量性表示装置。
2. 【請求項２】前記分割アナログ映像信号作成回路（３
   ２）は、 前記アナログ映像信号（Ａ）をデジタル映像信号に変換
   するアナログ／デジタル変換回路と、 前記デジタル映像信号を水平ライン上、１番目、３番目
   ・・・の画素のデジタル映像信号からなる第１の分割デ
   ジタル映像信号と、水平ライン上、第２番目、４番目・
   ・・の画素のデジタル映像信号からなる第２の分割デジ
   タル映像信号とに分割し、これら第１、第２の分割デジ
   タル映像信号を同一位相で出力する第１の分割回路と、 前記第１の分割デジタル映像信号を水平ライン上、１番
   目、２ｎ＋１番目、２×２ｎ＋１番目・・・の画素のデ
   ジタル映像信号からなる第３の分割デジタル映像信号
   と、水平ライン上、３番目、２ｎ＋３番目、２×２ｎ＋
   ３番目・・・の画素のデジタル映像信号からなる第４の
   分割デジタル映像信号と、・・・、水平ライン上、２ｎ
   −１番目、２ｎ＋２ｎ−１番目、２×２ｎ＋２ｎ−１番
   目・・・の画素のデジタル映像信号からなる第ｎ＋２の
   分割デジタル映像信号とに分割し、これら第３、第４・
   ・・第ｎ＋２の分割デジタル映像信号を同一位相で出力
   する第２の分割回路と、 前記第３、第４・・・第ｎ＋２の分割デジタル映像信号
   が１／ｎ周期ずつ位相をずらすように、前記第４・・・
   第ｎ＋２の分割デジタル映像信号を遅延させる第１の遅
   延回路と、 前記第２の分割デジタル映像信号を水平ライン上、２番
   目、２ｎ＋２番目、２×２ｎ＋２番目・・・の画素のデ
   ジタル映像信号からなる第ｎ＋３の分割デジタル映像信
   号と、水平ライン上、４番目、２ｎ＋４番目、２×２ｎ
   ＋４番目・・・の画素のデジタル映像信号からなる第ｎ
   ＋４の分割デジタル映像信号と、・・・、水平ライン
   上、２ｎ番目、２ｎ＋２ｎ番目、２×２ｎ＋２ｎ番目・
   ・・の画素のデジタル映像信号からなる第２ｎ＋３の分
   割デジタル映像信号とに分割し、これら第ｎ＋３、第ｎ
   ＋４・・・第２ｎ＋２の分割デジタル映像信号を同一位
   相で出力する第３の分割回路と、 前記第ｎ＋３、第ｎ＋４・・・第２ｎ＋２の分割デジタ
   ル映像信号が１／ｎ周期ずつ位相をずらすように、前記
   第ｎ＋４・・・第２ｎ＋２の分割デジタル映像信号を遅
   延させる第２の遅延回路と、 前記第２の分割回路から出力される前記第３の分割デジ
   タル映像信号、前記第１の遅延回路から出力される前記
   第４・・・第ｎ＋２の分割デジタル映像信号、前記第３
   の分割回路から出力される前記第ｎ＋３の分割デジタル
   映像信号、前記第２の遅延回路から出力される第ｎ＋４
   ・・・第２ｎ＋２の分割デジタル映像信号を前記第１、
   第３・・・第２ｎ−１、第２、第４・・・第２ｎの分割
   アナログ映像信号にアナログ変換するデジタル／アナロ
   グ変換回路とを設けて構成されていることを特徴とする
   請求項１記載のアクティブマトリクス型容量性表示装
   置。
3. 【請求項３】前記第１のデータ線駆動回路（３３）は、 所定のクロックパルスの周期のｎ倍のパルス幅を有する
   第１、第２・・・第ｍのサンプリングパルスを前記所定
   のクロックパルスに同期させて順に出力する第１のサン
   プリングパルス発生回路と、 前記第１、第３・・・第２ｎ−１の分割アナログ映像信
   号（Ａ１、Ａ３・・・Ａ２ｎ−１）を伝送する第１、第
   ２・・・第ｎの分割アナログ映像信号線と、 前記第１の分割アナログ映像信号線が接続された第１、
   第ｎ＋１、第２ｎ＋１・・・第ｍ−ｎ＋１のサンプルホ
   ールド回路、前記第２の分割アナログ映像信号線が接続
   された第２、第ｎ＋２、第２ｎ＋２・・・第ｍ−ｎ＋２
   のサンプルホールド回路、・・・、前記第ｎの分割アナ
   ログ映像信号線が接続された第ｎ、第ｎ＋ｎ、第２ｎ＋
   ｎ・・・第ｍのサンプルホールド回路からなる第１のサ
   ンプルホールド回路群と、 前記第１、第２・・・第ｍのサンプルホールド回路がサ
   ンプルホールドした分割アナログ映像信号電圧のそれぞ
   れを同時にサンプルホールドする第ｍ＋１、第ｍ＋２・
   ・・第２ｍのサンプルホールド回路からなる第２のサン
   プルホールド回路群と、 前記第ｍ＋１、第ｍ＋２・・・第２ｍのサンプルホール
   ド回路にホールドされた分割アナログ映像信号電圧を前
   記奇数番目のデータ線（３１₁、３１₃・・・３１_2m-1）
   に供給する第１、第２・・・第ｍの出力バッファ回路か
   らなる出力バッファ回路群とを設けて構成され、 前記第２のデータ線駆動回路（３４）は、 前記所定のクロックパルスの周期のｎ倍のパルス幅を有
   する第ｍ＋１、第ｍ＋２・・・第２ｍのサンプリングパ
   ルスを前記所定のクロックパルスに同期させて順に出力
   する第２のサンプリングパルス発生回路と、 前記第２、第４・・・第２ｎの分割アナログ映像信号
   （Ａ２、Ａ４・・・Ａ２ｎ）を伝送する第ｎ＋１、第ｎ
   ＋２・・・第２ｎの分割アナログ映像信号線と、 前記第ｎ＋１の分割アナログ映像信号線が接続された第
   ２ｍ＋１、第２ｍ＋ｎ＋１、第２ｍ＋２ｎ＋１・・・第
   ３ｍ−ｎ＋１のサンプルホールド回路、前記第２の分割
   アナログ映像信号線が接続された第２ｍ＋２、第２ｍ＋
   ｎ＋２、第２ｍ＋２ｎ＋２・・・第３ｍ−ｎ＋２のサン
   プルホールド回路、・・・、前記第２ｎの分割アナログ
   映像信号線が接続された第２ｍ＋ｎ、第２ｍ＋ｎ＋ｎ、
   第２ｍ＋２ｎ＋ｎ・・・第３ｍのサンプルホールド回路
   からなる第３のサンプルホールド回路群と、 前記第２ｍ＋１、第２ｍ＋２・・・第３ｍのサンプルホ
   ールド回路がサンプルホールドした分割アナログ映像信
   号電圧のそれぞれを同時にサンプルホールドする第３ｍ
   ＋１、第３ｍ＋２・・・第４ｍのサンプルホールド回路
   からなる第４のサンプルホールド回路群と、 前記第３ｍ＋１、第３ｍ＋２・・・第４ｍのサンプルホ
   ールド回路にホールドされた分割アナログ映像信号電圧
   を前記偶数番目のデータ線（３１₂、３１₄・・・３
   １_2m）に供給する第ｍ＋１、第ｍ＋２・・・第２ｍの出
   力バッファ回路からなる出力バッファ回路群とを設けて
   構成されていることを特徴とする請求項１又は２記載の
   アクティブマトリクス型容量性表示装置。
4. 【請求項４】前記第１、第２・・・第ｎの分割アナログ
   映像信号線は、それぞれ２本の信号線からなり、前記第
   １の分割アナログ映像信号線を構成する一方の信号線
   は、前記第１、第２ｎ＋１、第２×２ｎ＋１・・・のサ
   ンプルホールド回路に接続され、前記第１の分割アナロ
   グ映像信号線を構成する他方の信号線は、前記第ｎ＋
   １、第２ｎ＋ｎ＋１、第２×２ｎ＋ｎ＋１・・・のサン
   プルホールド回路に接続され、前記第２の分割アナログ
   映像信号線を構成する一方の信号線は、前記第２、第２
   ｎ＋２、第２×２ｎ＋２・・・のサンプルホールド回路
   に接続され、前記第２の分割アナログ映像信号線を構成
   する他方の信号線は、前記第ｎ＋２、第２ｎ＋ｎ＋２、
   第２×２ｎ＋ｎ＋２・・・のサンプルホールド回路に接
   続され、・・・、前記第ｎの分割アナログ映像信号線を
   構成する一方の信号線は、前記第ｎ、第２ｎ＋ｎ、第２
   ×２ｎ＋ｎ・・・のサンプルホールド回路に接続され、
   前記第ｎの分割アナログ映像信号線を構成する他方の信
   号線は、前記第２ｎ、第２ｎ＋２ｎ、第２×２ｎ＋２ｎ
   ・・・のサンプルホールド回路に接続されていることを
   特徴とする請求項３記載のアクティブマトリクス型容量
   性表示装置。
5. 【請求項５】データ電圧を供給するための複数のデータ
   線（３６₁、３７₁、３８₁、３６₂、３７₂、３８₂・・・
   ３６_2m、３７_2m、３８_2m）と、ゲート電圧を供給するた
   めの複数のゲート線とをマトリクス状に配線し、前記デ
   ータ線（３６₁、３７₁、３８ ₁、３６₂、３７₂、３８₂・
   ・・３６_2m、３７_2m、３８_2m）と前記ゲート線とが交差
   する部分ごとに、画素電極と、一端を前記データ線に接
   続され、他端を前記画素電極に接続され、前記ゲート電
   圧によって導通、非導通が制御されるスイッチング素子
   とを形成してなる第１の基板と、全画素に共通に使用さ
   れる共通電極を形成してなる第２の基板とを対向させ、
   これら第１の基板と第２の基板との間に、印加される電
   圧の大小によって所定の光学的性質を変化させる容量性
   材料を封止し、奇数番目のドットにデータ電圧を供給す
   るデータ線（３６₁、３７₁、３８ ₁、３６₃、３７₃、３
   ８₃・・・３６_2m-1、３７_2m-1、３８_2m-1）には一方の
   端部側からデータ電圧が供給され、偶数番目のドットに
   データ電圧を供給するデータ線（３６₂、３７₂、３
   ８₂、３６₄、３７₄、３８₄・・・３６_2m、３７_2m、３８
   _2m）には他方の端部側からデータ電圧が供給されるカラ
   ー表示用のアクティブマトリクス型容量性表示パネル
   （３５）と、 赤色アナログ映像信号（ＲＡ）を１水平ラインごとに１
   番目、２ｎ＋１番目、２×２ｎ＋１番目・・・のドット
   （但し、ｎ＝２以上の整数）の赤色アナログ映像信号か
   らなる第１の分割赤色アナログ映像信号（ＲＡ１）と、
   ２番目、２ｎ＋２番目、２×２ｎ＋２番目・・・のドッ
   トの赤色アナログ映像信号からなる第２の分割赤色アナ
   ログ映像信号（ＲＡ２）と、３番目、２ｎ＋３番目、２
   ×２ｎ＋３番目・・・のドットの赤色アナログ映像信号
   からなる第３の分割赤色アナログ映像信号（ＲＡ３）
   と、４番目、２ｎ＋４番目、２×２ｎ＋４番目・・・の
   ドットの赤色アナログ映像信号からなる第４の分割赤色
   アナログ映像信号（ＲＡ４）と、・・・、２ｎ−１番
   目、２ｎ＋２ｎ−１番目、２×２ｎ＋２ｎ−１番目・・
   ・のドットの赤色アナログ映像信号からなる第２ｎ−１
   の分割赤色アナログ映像信号（ＲＡ２ｎ−１）と、２ｎ
   番目、２ｎ＋２ｎ番目、２×２ｎ＋２ｎ番目・・・のド
   ットの赤色アナログ映像信号からなる第２ｎの分割赤色
   アナログ映像信号（ＲＡ２ｎ）とに分割し、前記第１、
   第３・・・第２ｎ−１の分割赤色アナログ映像信号（Ｒ
   Ａ１、ＲＡ３・・・ＲＡ２ｎ−１）を１／ｎ周期ずつ位
   相をずらして出力すると共に、前記第２、第４・・・第
   ２ｎの分割赤色アナログ映像信号（ＲＡ２、ＲＡ４・・
   ・ＲＡ２ｎ）を、前記第２の分割赤色アナログ映像信号
   （ＲＡ２）の位相と前記第１の分割赤色アナログ映像信
   号（ＲＡ１）の位相とが一致するようにして、１／ｎ周
   期ずつ位相をずらして出力する分割赤色アナログ映像信
   号作成回路（３９）と、 緑色アナログ映像信号（ＧＡ）を１水平ラインごとに１
   番目、２ｎ＋１番目、２×２ｎ＋１番目・・・のドット
   の緑色アナログ映像信号からなる第１の分割緑色アナロ
   グ映像信号（ＧＡ１）と、２番目、２ｎ＋２番目、２×
   ２ｎ＋２番目・・・のドットの緑色アナログ映像信号か
   らなる第２の分割緑色アナログ映像信号（ＧＡ２）と、
   ３番目、２ｎ＋３番目、２×２ｎ＋３番目・・・のドッ
   トの緑色アナログ映像信号からなる第３の分割緑色アナ
   ログ映像信号（ＧＡ３）と、４番目、２ｎ＋４番目、２
   ×２ｎ＋４番目・・・のドットの緑色アナログ映像信号
   からなる第４の分割緑色アナログ映像信号（ＧＡ４）
   と、・・・、２ｎ−１番目、２ｎ＋２ｎ−１番目、２×
   ２ｎ＋２ｎ−１番目・・・のドットの緑色アナログ映像
   信号からなる第２ｎ−１の分割緑色アナログ映像信号
   （ＧＡ２ｎ−１）と、２ｎ番目、２ｎ＋２ｎ番目、２×
   ２ｎ＋２ｎ番目・・・のドットの緑色アナログ映像信号
   からなる第２ｎの分割緑色アナログ映像信号（ＧＡ２
   ｎ）とに分割し、前記第１、第３・・・第２ｎ−１の分
   割緑色アナログ映像信号（ＧＡ１、ＧＡ３・・・ＧＡ２
   ｎ−１）を１／ｎ周期ずつ位相をずらして出力すると共
   に、前記第２、第４・・・第２ｎの分割緑色アナログ映
   像信号（ＧＡ２、ＧＡ４・・・ＧＡ２ｎ）を、前記第２
   の分割緑色アナログ映像信号（ＧＡ２）の位相と前記第
   １の分割アナログ映像信号（ＧＡ１）の位相とが一致す
   るようにして、１／ｎ周期ずつ位相をずらして出力する
   分割緑色アナログ映像信号作成回路（４０）と、 青色アナログ映像信号（ＢＡ）を１水平ラインごとに１
   番目、２ｎ＋１番目、２×２ｎ＋１番目・・・のドット
   の青色アナログ映像信号からなる第１の分割青色アナロ
   グ映像信号（ＢＡ１）と、２番目、２ｎ＋２番目、２×
   ２ｎ＋２番目・・・のドットの青色アナログ映像信号か
   らなる第２の分割青色アナログ映像信号（ＢＡ２）と、
   ３番目、２ｎ＋３番目、２×２ｎ＋３番目・・・のドッ
   トの青色アナログ映像信号からなる第３の分割青色アナ
   ログ映像信号（ＢＡ３）と、４番目、２ｎ＋４番目、２
   ×２ｎ＋４番目・・・のドットの青色アナログ映像信号
   からなる第４の分割青色アナログ映像信号（ＢＡ４）
   と、・・・、２ｎ−１番目、２ｎ＋２ｎ−１番目、２×
   ２ｎ＋２ｎ−１番目・・・のドットの青色アナログ映像
   信号からなる第２ｎ−１の分割青色アナログ映像信号
   （ＢＡ２ｎ−１）と、２ｎ番目、２ｎ＋２ｎ番目、２×
   ２ｎ＋２ｎ番目・・・のドットの青色アナログ映像信号
   からなる第２ｎの分割青色アナログ映像信号（ＢＡ２
   ｎ）とに分割し、前記第１、第３・・・第２ｎ−１の分
   割青色アナログ映像信号（ＢＡ１、ＢＡ３・・・ＢＡ２
   ｎ−１）を１／ｎ周期ずつ位相をずらして出力すると共
   に、前記第２、第４・・・第２ｎの分割青色アナログ映
   像信号（ＢＡ２、ＢＡ４・・・ＢＡ２ｎ）を、前記第２
   の分割青色アナログ映像信号（ＢＡ２）の位相と前記第
   １の分割青色アナログ映像信号（ＢＡ１）の位相とが一
   致するようにして、１／ｎ周期ずつ位相をずらして出力
   する分割青色アナログ映像信号作成回路（４１）と、 前記第１、第３・・・第２ｎ−１の分割赤色アナログ映
   像信号（ＲＡ１、ＲＡ３・・・ＲＡ２ｎ−１）、前記第
   １、第３・・・第２ｎ−１の分割緑色アナログ映像信号
   （ＧＡ１、ＧＡ３・・・ＧＡ２ｎ−１）及び前記第１、
   第３・・・第２ｎ−１の分割青色アナログ映像信号（Ｂ
   Ａ１、ＢＡ３・・・ＢＡ２ｎ−１）を入力し、奇数番目
   のドットの赤色アナログ映像信号、緑色アナログ映像信
   号及び青色アナログ映像信号を１番目のドットの赤色ア
   ナログ映像信号、緑色アナログ映像信号及び青色アナロ
   グ映像信号から順にサンプルホールドした後、このサン
   プルホールド動作によってホールドされた奇数番目のド
   ットごとの赤色アナログ映像信号電圧、緑色アナログ映
   像信号電圧及び青色アナログ映像信号電圧のそれぞれを
   同時にサンプルホールドし、このサンプルホールド動作
   によってホールドされた奇数番目のドットごとの赤色ア
   ナログ映像信号電圧、緑色アナログ映像信号及び青色ア
   ナログ映像信号電圧をデータ電圧として同時に前記奇数
   番目のドットにデータ電圧を供給するデータ線（３
   ６₁、３７₁、３８₁、３６₃、３７₃、３８₃・・・３６
   _2m-1、３７_2m-1、３８_2m-1）に出力する第１のデータ線
   駆動回路（４２）と、 前記第２、第４・・・第２ｎの分割赤色アナログ映像信
   号（ＲＡ２、ＲＡ４・・・ＲＡ２ｎ）、前記第２、第４
   ・・・第２ｎの分割緑色アナログ映像信号（ＧＡ２、Ｇ
   Ａ４・・・ＧＡ２ｎ）及び前記第２、第４・・・第２ｎ
   の分割青色アナログ映像信号（ＢＡ２、ＢＡ４・・・Ｂ
   Ａ２ｎ）を入力し、偶数番目のドットの赤色アナログ映
   像信号、緑色アナログ映像信号及び青色アナログ映像信
   号を１番目のドットの赤色アナログ映像信号、緑色アナ
   ログ映像信号及び青色アナログ映像信号から順にサンプ
   ルホールドした後、このサンプルホールド動作によって
   ホールドされた偶数番目のドットごとの赤色アナログ映
   像信号電圧、緑色アナログ映像信号電圧及び青色アナロ
   グ映像信号電圧のそれぞれを同時にサンプルホールド
   し、このサンプルホールド動作によってホールドされた
   偶数番目のドットごとの赤色アナログ映像信号電圧、緑
   色アナログ映像信号及び青色アナログ映像信号電圧をデ
   ータ電圧として同時に前記偶数番目のドットにデータ電
   圧を供給するデータ線（３６₂、３７₂、３８₂、３６₄、
   ３７₄、３８₄・・・３６_2m、３７_2m、３８_2m）に出力す
   る第２のデータ線駆動回路（４３）とからなる部分を有
   して構成されていることを特徴とするアクティブマトリ
   クス型容量性表示装置。
6. 【請求項６】前記分割赤色アナログ映像信号作成回路
   （３９）は、 前記赤色アナログ映像信号（ＲＡ）を赤色デジタル映像
   信号に変換する第１のアナログ／デジタル変換回路と、 前記赤色デジタル映像信号を水平ライン上、１番目、３
   番目・・・のドットの赤色デジタル映像信号からなる第
   １の分割赤色デジタル映像信号と、水平ライン上、２番
   目、４番目・・・のドットの赤色デジタル映像信号から
   なる第２の分割赤色デジタル映像信号とに分割し、これ
   ら第１、第２の分割赤色デジタル映像信号を同一位相で
   出力する第１の分割回路と、 前記第１の分割赤色デジタル映像信号を水平ライン上、
   １番目、２ｎ＋１番目、２×２ｎ＋１番目・・・のドッ
   トの赤色デジタル映像信号からなる第３の分割赤色デジ
   タル映像信号と、水平ライン上、３番目、２ｎ＋３番
   目、２×２ｎ＋３番目・・・の画素の赤色デジタル映像
   信号からなる第４の分割赤色デジタル映像信号と、・・
   ・、水平ライン上、２ｎ−１番目、２ｎ＋２ｎ−１番
   目、２×２ｎ＋２ｎ−１番目・・・のドットの赤色デジ
   タル映像信号からなる第ｎ＋２の分割赤色デジタル映像
   信号とに分割し、これら第３、第４・・・第ｎ＋２の分
   割赤色デジタル映像信号を同一位相で出力する第２の分
   割回路と、 前記第３、第４・・・第ｎ＋２の分割赤色デジタル映像
   信号が１／ｎ周期ずつ位相をずらすように、前記第４・
   ・・第ｎ＋２の分割赤色デジタル映像信号を遅延させる
   第１の遅延回路と、 前記第２の分割赤色デジタル映像信号を水平ライン上、
   ２番目、２ｎ＋２番目、２×２ｎ＋２番目・・・のドッ
   トの赤色デジタル映像信号からなる第ｎ＋３の分割赤色
   デジタル映像信号と、水平ライン上、４番目、２ｎ＋４
   番目、２×２ｎ＋４番目・・・のドットの赤色デジタル
   映像信号からなる第ｎ＋４の分割赤色デジタル映像信号
   と、・・・、水平ライン上、２ｎ番目、２ｎ＋２ｎ番
   目、２×２ｎ＋２ｎ番目・・・のドットの赤色デジタル
   映像信号からなる第２ｎ＋２の分割赤色デジタル映像信
   号とに分割し、これら第ｎ＋３、第ｎ＋４・・・第２ｎ
   ＋２の分割赤色デジタル映像信号を同一位相で出力する
   第３の分割回路と、 前記第ｎ＋３、第ｎ＋４・・・第２ｎ＋２の分割赤色デ
   ジタル映像信号が１／ｎ周期ずつ位相をずらすように、
   前記第ｎ＋４・・・第２ｎ＋２の分割赤色デジタル映像
   信号を遅延させる第２の遅延回路と、 前記第２の分割回路から出力される前記第３の分割赤色
   デジタル映像信号、前記第１の遅延回路から出力される
   前記第４・・・第ｎ＋２の分割赤色デジタル映像信号、
   前記第３の分割回路から出力される前記第ｎ＋３の分割
   赤色デジタル映像信号、前記第２の遅延回路から出力さ
   れる第ｎ＋４・・・第２ｎ＋２の分割赤色デジタル映像
   信号を前記第１、第３・・・第２ｎ−１、第２、第４・
   ・・第２ｎの分割赤色アナログ映像信号（ＲＡ１、ＲＡ
   ３・・・ＲＡ２ｎ−１、ＲＡ２、ＲＡ４・・・ＲＡ２
   ｎ）にアナログ変換する第１のデジタル／アナログ変換
   回路とを設けて構成され、 前記分割緑色アナログ映像信号作成回路（４０）は、 前記緑色アナログ映像信号（ＧＡ）を緑色デジタル映像
   信号に変換する第２のアナログ／デジタル変換回路と、 前記緑色デジタル映像信号を水平ライン上、１番目、３
   番目・・・のドットの緑色デジタル映像信号からなる第
   １の分割緑色デジタル映像信号と、水平ライン上、２番
   目、４番目・・・のドットの緑色デジタル映像信号から
   なる第２の分割緑色デジタル映像信号とに分割し、これ
   ら第１、第２の分割緑色デジタル映像信号を同一位相で
   出力する第４の分割回路と、 前記第１の分割緑色デジタル映像信号を水平ライン上、
   １番目、２ｎ＋１番目、２×２ｎ＋１番目・・・のドッ
   トの緑色デジタル映像信号からなる第３の分割緑色デジ
   タル映像信号と、水平ライン上、３番目、２ｎ＋３番
   目、２×２ｎ＋３番目・・・の画素の緑色デジタル映像
   信号からなる第４の分割緑色デジタル映像信号と、・・
   ・、水平ライン上、２ｎ−１番目、２ｎ＋２ｎ−１番
   目、２×２ｎ＋２ｎ−１番目・・・のドットの緑色デジ
   タル映像信号からなる第ｎ＋２の分割緑色デジタル映像
   信号とに分割し、これら第３、第４・・・第ｎ＋２の分
   割緑色デジタル映像信号を同一位相で出力する第５の分
   割回路と、 前記第３、第４・・・第ｎ＋２の分割緑色デジタル映像
   信号が１／ｎ周期ずつ位相をずらすように、前記第４・
   ・・第ｎ＋２の分割緑色デジタル映像信号を遅延させる
   第３の遅延回路と、 前記第２の分割緑色デジタル映像信号を水平ライン上、
   ２番目、２ｎ＋２番目、２×２ｎ＋２番目・・・のドッ
   トの緑色デジタル映像信号からなる第ｎ＋３の分割緑色
   デジタル映像信号と、水平ライン上、４番目、２ｎ＋４
   番目、２×２ｎ＋４番目・・・のドットの緑色デジタル
   映像信号からなる第ｎ＋４の分割緑色デジタル映像信号
   と、・・・、水平ライン上、２ｎ番目、２ｎ＋２ｎ番
   目、２×２ｎ＋２ｎ番目・・・のドットの緑色デジタル
   映像信号からなる第２ｎ＋２の分割緑色デジタル映像信
   号とに分割し、これら第ｎ＋３、第ｎ＋４・・・第２ｎ
   ＋２の分割緑色デジタル映像信号を同一位相で出力する
   第６の分割回路と、 前記第ｎ＋３、第ｎ＋４・・・第２ｎ＋２の分割緑色デ
   ジタル映像信号が１／ｎ周期ずつ位相をずらすように、
   前記第ｎ＋４・・・第２ｎ＋２の分割緑色デジタル映像
   信号を遅延させる第４の遅延回路と、 前記第５の分割回路から出力される前記第３の分割緑色
   デジタル映像信号、前記第３の遅延回路から出力される
   前記第４・・・第ｎ＋２の分割緑色デジタル映像信号、
   前記第６の分割回路から出力される前記第ｎ＋３の分割
   緑色デジタル映像信号、前記第４の遅延回路から出力さ
   れる第ｎ＋４・・・第２ｎ＋２の分割緑色デジタル映像
   信号を前記第１、第３・・・第２ｎ−１、第２、第４・
   ・・第２ｎの分割緑色アナログ映像信号（ＧＡ１、ＧＡ
   ３・・・ＧＡ２ｎ−１、ＧＡ２、ＧＡ４・・・ＧＡ２
   ｎ）にアナログ変換する第２のデジタル／アナログ変換
   回路とを設けて構成され、 前記分割青色アナログ映像信号作成回路（４１）は、 前記青色アナログ映像信号（ＢＡ）を青色デジタル映像
   信号に変換する第３のアナログ／デジタル変換回路と、 前記青色デジタル映像信号を水平ライン上、１番目、３
   番目・・・のドットの青色デジタル映像信号からなる第
   １の分割青色デジタル映像信号と、水平ライン上、２番
   目、４番目・・・のドットの青色デジタル映像信号から
   なる第２の分割青色デジタル映像信号とに分割し、これ
   ら第１、第２の分割青色デジタル映像信号を同一位相で
   出力する第７の分割回路と、 前記第１の分割青色デジタル映像信号を水平ライン上、
   １番目、２ｎ＋１番目、２×２ｎ＋１番目・・・のドッ
   トの青色デジタル映像信号からなる第３の分割青色デジ
   タル映像信号と、水平ライン上、３番目、２ｎ＋３番
   目、２×２ｎ＋３番目・・・の画素の青色デジタル映像
   信号からなる第４の分割青色デジタル映像信号と、・・
   ・、水平ライン上、２ｎ−１番目、２ｎ＋２ｎ−１番
   目、２×２ｎ＋２ｎ−１番目・・・のドットの青色デジ
   タル映像信号からなる第ｎ＋２の分割青色デジタル映像
   信号とに分割し、これら第３、第４・・・第ｎ＋２の分
   割青色デジタル映像信号を同一位相で出力する第８の分
   割回路と、 前記第３、第４・・・第ｎ＋２の分割青色デジタル映像
   信号が１／ｎ周期ずつ位相をずらすように、前記第４・
   ・・第ｎ＋２の分割青色デジタル映像信号を遅延させる
   第５の遅延回路と、 前記第２の分割青色デジタル映像信号を水平ライン上、
   ２番目、２ｎ＋２番目、２×２ｎ＋２番目・・・のドッ
   トの青色デジタル映像信号からなる第ｎ＋３の分割青色
   デジタル映像信号と、水平ライン上、４番目、２ｎ＋４
   番目、２×２ｎ＋４番目・・・のドットの青色デジタル
   映像信号からなる第ｎ＋４の分割青色デジタル映像信号
   と、・・・、水平ライン上、２ｎ番目、２ｎ＋２ｎ番
   目、２×２ｎ＋２ｎ番目・・・のドットの青色デジタル
   映像信号からなる第２ｎ＋２の分割青色デジタル映像信
   号とに分割し、これら第ｎ＋３、第ｎ＋４・・・第２ｎ
   ＋２の分割青色デジタル映像信号を同一位相で出力する
   第９の分割回路と、 前記第ｎ＋３、第ｎ＋４・・・第２ｎ＋２の分割青色デ
   ジタル映像信号が１／ｎ周期ずつ位相をずらすように、
   前記第ｎ＋４・・・第２ｎ＋２の分割青色デジタル映像
   信号を遅延させる第６の遅延回路と、 前記第８の分割回路から出力される前記第３の分割青色
   デジタル映像信号、前記第５の遅延回路から出力される
   前記第４・・・第ｎ＋２の分割青色デジタル映像信号、
   前記第９の分割回路から出力される前記第ｎ＋３の分割
   青色デジタル映像信号、前記第６の遅延回路から出力さ
   れる第ｎ＋４・・・第２ｎ＋２の分割青色デジタル映像
   信号を前記第１、第３・・・第２ｎ−１、第２、第４・
   ・・第２ｎの分割青色アナログ映像信号（ＢＡ１、ＢＡ
   ３・・・ＢＡ２ｎ−１、ＢＡ２、ＢＡ４・・・ＢＡ２
   ｎ）にアナログ変換する第３のデジタル／アナログ変換
   回路とを設けて構成されていることを特徴とする請求項
   ５記載のアクティブマトリクス型容量性表示装置。
7. 【請求項７】前記第１のデータ線駆動回路（４２）は、 所定のクロックパルスの周期のｎ倍のパルス幅を有する
   第１、第２・・・第ｍのサンプリングパルスを前記所定
   のクロックパルスに同期させて順に出力する第１のサン
   プリング発生回路と、 前記第１、第３・・・第２ｎ−１の分割赤色アナログ映
   像信号（ＲＡ１、ＲＡ３・・・ＲＡ２ｎ−１）を伝送す
   る第１、第２・・・第ｎの分割赤色アナログ映像信号線
   と、 前記第１、第３・・・第２ｎ−１の分割緑色アナログ映
   像信号（ＧＡ１、ＧＡ３・・・ＧＡ２ｎ−１）を伝送す
   る第１、第２・・・第ｎの分割緑色アナログ映像信号線
   と、 前記第１、第３・・・第２ｎ−１の分割青色アナログ映
   像信号（ＢＡ１、ＢＡ３・・・ＢＡ２ｎ−１）を伝送す
   る第１、第２・・・第ｎの分割青色アナログ映像信号線
   と、 前記第１の分割赤色アナログ映像信号線が接続された第
   １、第ｎ＋１、第２ｎ＋１・・・第ｍ−ｎ＋１の分割赤
   色アナログ映像信号用サンプルホールド回路、前記第２
   の分割赤色アナログ映像信号線が接続された第２、第ｎ
   ＋２、第２ｎ＋２・・・第ｍ−ｎ＋２の分割赤色アナロ
   グ映像信号用サンプルホールド回路、・・・、前記第ｎ
   の分割赤色アナログ映像信号線が接続された第ｎ、第ｎ
   ＋ｎ、第２ｎ＋ｎ・・・第ｍの分割赤色アナログ映像信
   号用サンプルホールド回路、前記第１の分割緑色アナロ
   グ映像信号線が接続された第１、第ｎ＋１、第２ｎ＋１
   ・・・第ｍ−ｎ＋１の分割緑色アナログ映像信号用サン
   プルホールド回路、前記第２の分割緑色アナログ映像信
   号線が接続された第２、第ｎ＋２、第２ｎ＋２・・・第
   ｍ−ｎ＋２の分割緑色アナログ映像信号用サンプルホー
   ルド回路、・・・、前記第ｎの分割緑色アナログ映像信
   号線が接続された第ｎ、第ｎ＋ｎ、第２ｎ＋ｎ・・・第
   ｍの分割緑色アナログ映像信号用サンプルホールド回
   路、前記第１の分割青色アナログ映像信号線が接続され
   た第１、第ｎ＋１、第２ｎ＋１・・・第ｍ−ｎ＋１の分
   割青色アナログ映像信号用サンプルホールド回路、前記
   第２の分割青色アナログ映像信号線が接続された第２、
   第ｎ＋２、第２ｎ＋２・・・第ｍ−ｎ＋２の分割青色ア
   ナログ映像信号用サンプルホールド回路、・・・、前記
   第ｎの分割青色アナログ映像信号線が接続された第ｎ、
   第ｎ＋ｎ、第２ｎ＋ｎ・・・第ｍの分割青色アナログ映
   像信号用サンプルホールド回路からなる第１のサンプル
   ホールド回路群と、 前記第１、第２・・・第ｍの分割赤色アナログ映像信号
   用サンプルホールド回路がサンプルホールドした分割赤
   色アナログ映像信号電圧のそれぞれを同時にサンプルホ
   ールドする第ｍ＋１、第ｍ＋２・・・第２ｍの分割赤色
   アナログ映像信号用サンプルホールド回路、前記第１、
   第２・・・第ｍの分割緑色アナログ映像信号用サンプル
   ホールド回路がサンプルホールドした分割緑色アナログ
   映像信号電圧のそれぞれを同時にサンプルホールドする
   第ｍ＋１、第ｍ＋２・・・第２ｍの分割緑色アナログ映
   像信号用サンプルホールド回路、前記第１、第２・・・
   第ｍの分割青色アナログ映像信号用サンプルホールド回
   路がサンプルホールドした分割青色アナログ映像信号電
   圧のそれぞれを同時にサンプルホールドする第ｍ＋１、
   第ｍ＋２・・・第２ｍの分割青色アナログ映像信号用サ
   ンプルホールド回路からなる第２のサンプルホールド回
   路群と、 前記第ｍ＋１、第ｍ＋２・・・第２ｍの分割赤色アナロ
   グ映像信号用サンプルホールド回路にホールドされた分
   割赤色アナログ映像信号電圧を前記奇数番目のドットに
   データ電圧を供給するデータ線（３６₁、３７₁、３
   ８₁、３６₃、３７₃、３８₃・・・３６_2m-1、３７_2m-1、
   ３８_2m-1）のうち、赤色データ電圧用データ線（３
   ６₁、３６₃・・・３６_2m-1）に供給する第１、第２・・
   ・第ｍの赤色データ電圧用出力バッファ回路、前記第ｍ
   ＋１、第ｍ＋２・・・第２ｍの分割緑色アナログ映像信
   号用サンプルホールド回路にホールドされた分割緑色ア
   ナログ映像信号電圧を前記奇数番目のドットにデータ電
   圧を供給するデータ線（３６₁、３７₁、３８₁、３６₃、
   ３７₃、３８₃・・・３６_2m-1、３７_2m-1、３８_2m-1）の
   うち、緑色データ電圧用データ線（３７₁、３７₃・・・
   ３７_2m-1）に供給する第１、第２・・・第ｍの緑色デー
   タ電圧用出力バッファ回路、前記第ｍ＋１、第ｍ＋２・
   ・・第２ｍの分割青色アナログ映像信号用サンプルホー
   ルド回路にホールドされた分割青色アナログ映像信号電
   圧を前記奇数番目のドットにデータ電圧を供給するデー
   タ線（３６₁、３７₁、３８₁、３６₃、３７₃、３８₃・・
   ・３６_2m-1、３７_2m-1、３８_2m-1）のうち、青色データ
   電圧用のデータ線（３８₁、３８₃・・・３８_2m-1）に供
   給する第１、第２・・・第ｍの青色データ電圧用出力バ
   ッファ回路からなる出力バッファ回路群とを設けて構成
   され、 前記第２のデータ線駆動回路（４３）は、 所定のクロックパルスの周期のｎ倍のパルス幅を有する
   第ｍ＋１、第ｍ＋２・・・第２ｍのサンプリングパルス
   を前記所定のクロックパルスに同期させて順に出力する
   第２のサンプリング発生回路と、 前記第２、第４・・・第２ｎの分割赤色アナログ映像信
   号（ＲＡ２、ＲＡ４・・・ＲＡ２ｎ）を伝送する第ｎ＋
   １、第ｎ＋２・・・第２ｎの分割赤色アナログ映像信号
   線と、 前記第２、第４・・・第２ｎの分割緑色アナログ映像信
   号（ＧＡ２、ＧＡ４・・・ＧＡ２ｎ）を伝送する第ｎ＋
   １、第ｎ＋２・・・第２ｎの分割緑色アナログ映像信号
   線と、 前記第２、第４・・・第２ｎの分割青色アナログ映像信
   号（ＢＡ２、ＢＡ４・・・ＢＡ２ｎ）を伝送する第ｎ＋
   １、第ｎ＋２・・・第２ｎの分割青色アナログ映像信号
   線と、 前記第ｎ＋１の分割赤色アナログ映像信号線が接続され
   た第２ｍ＋１、第２ｍ＋ｎ＋１、第２ｍ＋２ｎ＋１・・
   ・第３ｍ−ｎ＋１の分割赤色アナログ映像信号用サンプ
   ルホールド回路、前記第ｎ＋２の分割赤色アナログ映像
   信号線が接続された第２ｍ＋２、第２ｍ＋ｎ＋２、第２
   ｍ＋２ｎ＋２・・・第３ｍ−ｎ＋２の分割赤色アナログ
   映像信号用サンプルホールド回路、・・・、前記第２ｎ
   の分割赤色アナログ映像信号線が接続された第２ｍ＋
   ｎ、第２ｍ＋ｎ＋ｎ、第２ｍ＋２ｎ＋ｎ・・・第３ｍの
   分割赤色アナログ映像信号用サンプルホールド回路、前
   記第１の分割緑色アナログ映像信号線が接続された第２
   ｍ＋１、第２ｍ＋ｎ＋１、第２ｍ＋２ｎ＋１・・・第３
   ｍ−ｎ＋１の分割緑色アナログ映像信号用サンプルホー
   ルド回路、前記第２の分割緑色アナログ映像信号線が接
   続された第２ｍ＋２、第２ｍ＋ｎ＋２、第２ｍ＋２ｎ＋
   ２・・・第３ｍ−ｎ＋２の分割緑色アナログ映像信号用
   サンプルホールド回路、・・・、前記第２ｎの分割緑色
   アナログ映像信号線が接続された第２ｍ＋ｎ、第２ｍ＋
   ｎ＋ｎ、第２ｍ＋２ｎ＋ｎ・・・第３ｍの分割緑色アナ
   ログ映像信号用サンプルホールド回路、前記第１の分割
   青色アナログ映像信号線が接続された第２ｍ＋１、第２
   ｍ＋ｎ＋１、第２ｍ＋２ｎ＋１・・・第３ｍ−ｎ＋１の
   分割青色アナログ映像信号用サンプルホールド回路、前
   記第２の分割青色アナログ映像信号線が接続された第２
   ｍ＋２、第２ｍ＋ｎ＋２、第２ｍ＋２ｎ＋２・・・第３
   ｍ−ｎ＋２の分割青色アナログ映像信号用サンプルホー
   ルド回路、・・・、前記第２ｎの分割青色アナログ映像
   信号線が接続された第２ｍ＋ｎ、第２ｍ＋ｎ＋ｎ、第２
   ｍ＋２ｎ＋ｎ・・・第３ｍの分割青色アナログ映像信号
   用サンプルホールド回路からなる第３のサンプルホール
   ド回路群と、 前記第２ｍ＋１、第２ｍ＋２・・・第３ｍの分割赤色ア
   ナログ映像信号用サンプルホールド回路がサンプルホー
   ルドした分割赤色アナログ映像信号電圧のそれぞれを同
   時にサンプルホールドする第３ｍ＋１、第３ｍ＋２・・
   ・第４ｍの分割赤色アナログ映像信号用サンプルホール
   ド回路、前記第２ｍ＋１、第２ｍ＋２・・・第３ｍの分
   割緑色アナログ映像信号用サンプルホールド回路がサン
   プルホールドした分割緑色アナログ映像信号電圧のそれ
   ぞれを同時にサンプルホールドする第３ｍ＋１、第３ｍ
   ＋２・・・第４ｍの分割緑色アナログ映像信号用サンプ
   ルホールド回路、前記第２ｍ＋１、第２ｍ＋２・・・第
   ３ｍの分割青色アナログ映像信号用サンプルホールド回
   路がサンプルホールドした分割青色アナログ映像信号電
   圧のそれぞれを同時にサンプルホールドする第３ｍ＋
   １、第３ｍ＋２・・・第４ｍの分割青色アナログ映像信
   号用サンプルホールド回路からなる第４のサンプルホー
   ルド回路群と、 前記第３ｍ＋１、第３ｍ＋２・・・第４ｍの分割赤色ア
   ナログ映像信号用サンプルホールド回路にホールドされ
   た分割赤色アナログ映像信号電圧を前記偶数番目のドッ
   トにデータ電圧を供給するデータ線（３６₂、３７₂、３
   ８₂、３６₄、３７₄、３８₄・・・３６_2m、３７_2m、３８
   _2m）のうち、赤色データ電圧用データ線（３６₂、３６₄
   ・・・３６_2m）に供給する第ｍ＋１、第ｍ＋２・・・第
   ２ｍの赤色データ電圧用出力バッファ回路、前記第３ｍ
   ＋１、第３ｍ＋２・・・第４ｍの分割緑色アナログ映像
   信号用サンプルホールド回路にホールドされた分割緑色
   アナログ映像信号電圧を前記偶数番目のドットにデータ
   電圧を供給するデータ線（３６₂、３７₂、３８₂、３
   ６₄、３７₄、３８₄・・・３６_2m、３７_2m、３８_2m）の
   うち、緑色データ電圧用データ線（３７₂、３７₄・・・
   ３７_2m）に供給する第ｍ＋１、第ｍ＋２・・・第２ｍの
   緑色データ電圧用出力バッファ回路、前記第３ｍ＋１、
   第３ｍ＋２・・・第４ｍの分割青色アナログ映像信号用
   サンプルホールド回路にホールドされた分割青色アナロ
   グ映像信号電圧を前記偶数番目のドットにデータ電圧を
   供給するデータ線（３６₂、３７₂、３８₂、３６₄、３７
   ₄、３８₄・・・３６_2m、３７_2m、３８_2m）のうち、青色
   データ電圧用のデータ線（３８₂、３８₄・・・３８_2m）
   に供給する第ｍ＋１、第ｍ＋２・・・第２ｍの青色デー
   タ電圧用出力バッファ回路からなる出力バッファ回路群
   とを設けて構成されていることを特徴とする請求項５又
   は６記載のアクティブマトリクス型容量性表示装置。
8. 【請求項８】前記第１、第２・・・第ｎの分割赤色アナ
   ログ映像信号線は、それぞれ２本の信号線からなり、前
   記第１の分割赤色アナログ映像信号線を構成する一方の
   信号線は、前記第１、第２ｎ＋１、第２×２ｎ＋２・・
   ・の分割赤色アナログ映像信号用サンプルホールド回路
   に接続され、前記第１の分割赤色アナログ映像信号線を
   構成する他方の信号線は、前記第ｎ＋１、第２ｎ＋ｎ＋
   １、第２×２ｎ＋ｎ＋１・・・の分割赤色アナログ映像
   信号用サンプルホールド回路に接続され、前記第２の分
   割赤色アナログ映像信号線を構成する一方の信号線は、
   前記第２、第２ｎ＋２、第２×２ｎ＋２・・・の分割赤
   色アナログ映像信号用サンプルホールド回路に接続さ
   れ、前記第２の分割赤色アナログ映像信号線を構成する
   他方の信号線は、前記第ｎ＋２、第２ｎ＋ｎ＋２、第２
   ×２ｎ＋ｎ＋２・・・の分割赤色アナログ映像信号用サ
   ンプルホールド回路に接続され、・・・、前記第ｎの分
   割赤色アナログ映像信号線を構成する一方の信号線は、
   前記第ｎ、第２ｎ＋ｎ、第２×２ｎ＋ｎ・・・の分割赤
   色アナログ映像信号用サンプルホールド回路に接続さ
   れ、前記第ｎの分割赤色アナログ映像信号線を構成する
   他方の信号線は、前記第２ｎ、第２ｎ＋２ｎ、第２×２
   ｎ＋２ｎ・・・の分割赤色アナログ映像信号用サンプル
   ホールド回路に接続され、 前記第１、第２・・・第ｎの分割緑色アナログ映像信号
   線は、それぞれ２本の信号線からなり、前記第１の分割
   緑色アナログ映像信号線を構成する一方の信号線は、前
   記第１、第２ｎ＋１、第２×２ｎ＋２・・・の分割緑色
   アナログ映像信号用サンプルホールド回路に接続され、
   前記第１の分割緑色アナログ映像信号線を構成する他方
   の信号線は、前記第ｎ＋１、第２ｎ＋ｎ＋１、第２×２
   ｎ＋ｎ＋１・・・の分割緑色アナログ映像信号用サンプ
   ルホールド回路に接続され、前記第２の分割緑色アナロ
   グ映像信号線を構成する一方の信号線は、前記第２、第
   ２ｎ＋２、第２×２ｎ＋２・・・の分割緑色アナログ映
   像信号用サンプルホールド回路に接続され、前記第２の
   分割緑色アナログ映像信号線を構成する他方の信号線
   は、前記第ｎ＋２、第２ｎ＋ｎ＋２、第２×２ｎ＋ｎ＋
   ２・・・の分割緑色アナログ映像信号用サンプルホール
   ド回路に接続され、・・・、前記第ｎの分割緑色アナロ
   グ映像信号線を構成する一方の信号線は、前記第ｎ、第
   ２ｎ＋ｎ、第２×２ｎ＋ｎ・・・の分割緑色アナログ映
   像信号用サンプルホールド回路に接続され、前記第ｎの
   分割緑色アナログ映像信号線を構成する他方の信号線
   は、前記第２ｎ、第２ｎ＋２ｎ、第２×２ｎ＋２ｎ・・
   ・の分割緑色アナログ映像信号用サンプルホールド回路
   に接続され、 前記第１、第２・・・第ｎの分割青色アナログ映像信号
   線は、それぞれ２本の信号線からなり、前記第１の分割
   青色アナログ映像信号線を構成する一方の信号線は、前
   記第１、第２ｎ＋１、第２×２ｎ＋２・・・の分割青色
   アナログ映像信号用サンプルホールド回路に接続され、
   前記第１の分割青色アナログ映像信号線を構成する他方
   の信号線は、前記第ｎ＋１、第２ｎ＋ｎ＋１、第２×２
   ｎ＋ｎ＋１・・・の分割青色アナログ映像信号用サンプ
   ルホールド回路に接続され、前記第２の分割青色アナロ
   グ映像信号線を構成する一方の信号線は、前記第２、第
   ２ｎ＋２、第２×２ｎ＋２・・・の分割青色アナログ映
   像信号用サンプルホールド回路に接続され、前記第２の
   分割青色アナログ映像信号線を構成する他方の信号線
   は、前記第ｎ＋２、第２ｎ＋ｎ＋２、第２×２ｎ＋ｎ＋
   ２・・・の分割青色アナログ映像信号用サンプルホール
   ド回路に接続され、・・・、前記第ｎの分割青色アナロ
   グ映像信号線を構成する一方の信号線は、前記第ｎ、第
   ２ｎ＋ｎ、第２×２ｎ＋ｎ・・・の分割青色アナログ映
   像信号用サンプルホールド回路に接続され、前記第ｎの
   分割青色アナログ映像信号線を構成する他方の信号線
   は、前記第２ｎ、第２ｎ＋２ｎ、第２×２ｎ＋２ｎ・・
   ・の分割青色アナログ映像信号用サンプルホールド回路
   に接続されていることを特徴とする請求項７記載のアク
   ティブマトリクス型容量性表示装置。
9. 【請求項９】データ電圧を供給するための複数のデータ
   線（４５₁、４５₂・・・４５_2m）と、ゲート電圧を供給
   するための複数のゲート線とをマトリクス状に配線し、
   前記データ線（４５₁、４５₂・・・４５_2m）と前記ゲー
   ト線とが交差する部分ごとに、画素電極と、一端を前記
   データ線に接続され、他端を前記画素電極に接続され、
   前記ゲート電圧によって導通、非導通が制御されるスイ
   ッチング素子とを形成してなる第１の基板と、全画素に
   共通に使用される共通電極を形成してなる第２の基板と
   を対向させ、これら第１の基板と第２の基板との間に、
   印加される電圧の大小によって所定の光学的性質を変化
   させる容量性材料を封止し、前記複数のデータ線（４５
   ₁、４５₂・・・４５_2m）に対して一方の端部側からデー
   タ電圧が供給される単色用のアクティブマトリクス型容
   量性表示パネル（４４）と、 アナログ映像信号（Ａ）を１水平ラインごとに１番目、
   ｎ＋１番目、２ｎ＋１番目・・・の画素（但し、ｎ＝２
   以上の整数）のアナログ映像信号からなる第１の分割ア
   ナログ映像信号（Ａ１）と、２番目、ｎ＋２番目、２ｎ
   ＋２番目・・・の画素のアナログ映像信号からなる第２
   の分割アナログ映像信号（Ａ２）と、・・・、ｎ番目、
   ｎ＋ｎ番目、２ｎ＋ｎ番目・・・の画素のアナログ映像
   信号からなる第ｎの分割アナログ映像信号（Ａｎ）とに
   分割し、前記第１、第２・・・第ｎの分割アナログ映像
   信号（Ａ１、Ａ２・・・Ａｎ）を１／ｎ周期ずつ位相を
   ずらして出力する分割アナログ映像信号作成回路（４
   ６）と、 前記第１、第２・・・第２ｎの分割アナログ映像信号
   （Ａ１、Ａ２・・・Ａｎ）を入力し、各画素のアナログ
   映像信号を１番目の画素のアナログ映像信号から順にサ
   ンプルホールドした後、このサンプルホールド動作によ
   ってホールドされた各画素ごとのアナログ映像信号電圧
   のそれぞれを同時にサンプルホールドし、このサンプル
   ホールド動作によってホールドされた分割アナログ映像
   信号電圧をデータ電圧として同時に前記複数のデータ線
   （４５₁、４５₂・・・４５_2m）に出力するデータ線駆動
   回路（４７）とからなる部分を有して構成されているこ
   とを特徴とするアクティブマトリクス型容量性表示装
   置。
10. 【請求項１０】前記分割アナログ映像信号作成回路（４
    ６）は、 前記アナログ映像信号（Ａ）をデジタル映像信号に変換
    するアナログ／デジタル変換回路と、 前記デジタル映像信号を水平ライン上、１番目、ｎ＋１
    番目、２ｎ＋１番目・・・の画素のアナログ映像信号か
    らなる第１の分割アナログ映像信号（Ａ１）と、２番
    目、ｎ＋２番目、２ｎ＋２番目・・・の画素のアナログ
    映像信号からなる第２の分割アナログ映像信号（Ａ２）
    と、・・・、ｎ番目、ｎ＋ｎ番目、２ｎ＋ｎ番目・・・
    の画素のアナログ映像信号からなる第ｎの分割アナログ
    映像信号（Ａｎ）とに分割し、これら第１、第２・・・
    第ｎの分割デジタル映像信号を同一位相で出力する分割
    回路と、 前記第１、第２・・・第ｎの分割デジタル映像信号が１
    ／ｎ周期ずつ位相をずらすように、前記第２・・・第ｎ
    の分割デジタル映像信号を遅延させる遅延回路とを設け
    て構成されていることを特徴とする請求項９記載のアク
    ティブマトリクス型容量性表示装置。
11. 【請求項１１】前記データ線駆動回路（４７）は、所定
    のクロックパルスの周期のｎ倍のパルス幅を有する第
    １、第２・・・第２ｍのサンプリングパルスを前記所定
    のクロックパルスに同期させて順に出力するサンプリン
    グ発生回路と、 前記第１、第２・・・第ｎの分割アナログ映像信号（Ａ
    １、Ａ２・・・Ａｎ）を伝送する第１、第２・・・第ｎ
    の分割アナログ映像信号線と、 前記第１の分割アナログ映像信号線が接続された第１、
    第ｎ＋１、第２ｎ＋１・・・第２ｍ−ｎ＋１のサンプル
    ホールド回路、前記第２の分割アナログ映像信号線が接
    続された第２、第ｎ＋２、第２ｎ＋２・・・第２ｍ−ｎ
    ＋２のサンプルホールド回路、・・・、前記第ｎの分割
    アナログ映像信号線が接続された第ｎ、第ｎ＋ｎ、第２
    ｎ＋ｎ・・・第２ｍのサンプルホールド回路からなる第
    １のサンプルホールド回路群と、 前記第１、第２・・・第２ｍのサンプルホールド回路が
    サンプルホールドしたアナログ映像信号電圧のそれぞれ
    を同時にサンプルホールドする第２ｍ＋１、第２ｍ＋２
    ・・・第４ｍのサンプルホールド回路からなる第２のサ
    ンプルホールド回路群と、 前記第ｍ＋１、第ｍ＋２・・・第２ｍのサンプルホール
    ド回路にホールドされたアナログ映像信号電圧を前記複
    数のデータ線（４５₁、４５₂・・・４５_2m）に供給する
    第１、第２・・・第２ｍの出力バッファ回路からなる出
    力バッファ回路群とを設けて構成されていることを特徴
    とする請求項９又は１０記載のアクティブマトリクス型
    容量性表示装置。
12. 【請求項１２】前記第１、第２・・・第ｎの分割アナロ
    グ映像信号線は、それぞれ２本の信号線からなり、前記
    第１の分割アナログ映像信号線を構成する一方の信号線
    は、前記第１、第２ｎ＋１、第２×２ｎ＋２・・・のサ
    ンプルホールド回路に接続され、前記第１の分割アナロ
    グ映像信号線を構成する他方の信号線は、前記第ｎ＋
    １、第２ｎ＋ｎ＋１、第２×２ｎ＋ｎ＋１・・・のサン
    プルホールド回路に接続され、前記第２の分割アナログ
    映像信号線を構成する一方の信号線は、前記第２、第２
    ｎ＋２、第２×２ｎ＋２・・・のサンプルホールド回路
    に接続され、前記第２の分割アナログ映像信号線を構成
    する他方の信号線は、前記第ｎ＋２、第２ｎ＋ｎ＋２、
    第２×２ｎ＋ｎ＋２・・・のサンプルホールド回路に接
    続され、・・・、前記第ｎの分割アナログ映像信号線を
    構成する一方の信号線は、前記第ｎ、第２ｎ＋ｎ、第２
    ×２ｎ＋ｎ・・・のサンプルホールド回路に接続され、
    前記第ｎの分割アナログ映像信号線を構成する他方の信
    号線は、前記第２ｎ、第２ｎ＋２ｎ、第２×２ｎ＋２ｎ
    ・・・のサンプルホールド回路に接続されていることを
    特徴とする請求項１１記載のアクティブマトリクス型容
    量性表示装置。
13. 【請求項１３】データ電圧を供給するための複数のデー
    タ線（４９₁、５０₁、５１₁、４９₂、５０₂、５１₂・・
    ・４９_2m、５０_2m、５１_2m）と、ゲート電圧を供給する
    ための複数のゲート線とをマトリクス状に配線し、前記
    データ線（４９₁、５０₁、５１ ₁、４９₂、５０₂、５１₂
    ・・・４９_2m、５０_2m、５１_2m）と前記ゲート線とが交
    差する部分ごとに、画素電極と、一端を前記データ線に
    接続され、他端を前記画素電極に接続され、前記ゲート
    電圧によって導通、非導通が制御されるスイッチング素
    子とを形成してなる第１の基板と、全画素に共通に使用
    される共通電極を形成してなる第２の基板とを対向さ
    せ、これら第１の基板と第２の基板との間に、印加され
    る電圧の大小によって所定の光学的性質を変化させる容
    量性材料を封止し、前記複数のデータ線（４９₁、５
    ０₁、５１₁、４９₂、５０₂、５１₂・・・４９_2m、５０
    _2m、５１_2m）に対して一方の端部側からデータ電圧が供
    給されるカラー表示用のアクティブマトリクス型容量性
    表示パネル（４８）と、 赤色アナログ映像信号（ＲＡ）を１水平ラインごとに１
    番目、ｎ＋１番目、２ｎ＋１番目・・・のドット（但
    し、ｎ＝２以上の整数）の赤色アナログ映像信号からな
    る第１の分割赤色アナログ映像信号（ＲＡ１）と、２番
    目、ｎ＋２番目、２ｎ＋２番目・・・のドットの赤色ア
    ナログ映像信号からなる第２の分割赤色アナログ映像信
    号（ＲＡ２）と、・・・、ｎ番目、ｎ＋ｎ番目、２ｎ＋
    ｎ番目・・・のドットの赤色アナログ映像信号からなる
    第ｎの分割赤色アナログ映像信号（ＲＡｎ）とに分割
    し、これら第１、第２・・・第ｎの分割赤色アナログ映
    像信号（ＲＡ１、ＲＡ２・・・ＲＡｎ）を１／ｎ周期ず
    つ位相をずらして出力する分割赤色アナログ映像信号作
    成回路（５２）と、 緑色アナログ映像信号（ＧＡ）を１水平ラインごとに１
    番目、ｎ＋１番目、２ｎ＋１番目・・・のドットの緑色
    アナログ映像信号からなる第１の分割緑色アナログ映像
    信号（ＧＡ１）と、２番目、ｎ＋２番目、２ｎ＋２番目
    ・・・のドットの緑色アナログ映像信号からなる第２の
    分割緑色アナログ映像信号（ＧＡ２）と、・・・、ｎ番
    目、ｎ＋ｎ番目、２ｎ＋ｎ番目・・・のドットの緑色ア
    ナログ映像信号からなる第ｎの分割緑色アナログ映像信
    号（ＧＡｎ）とに分割し、これら第１、第２・・・第ｎ
    の分割緑色アナログ映像信号（ＧＡ１、ＧＡ２・・・Ｇ
    Ａｎ）を１／ｎ周期ずつ位相をずらして出力する分割緑
    色アナログ映像信号作成回路（５３）と、 青色アナログ映像信号（ＢＡ）を１水平ラインごとに１
    番目、ｎ＋１番目、２ｎ＋１番目・・・のドットの青色
    アナログ映像信号からなる第１の分割青色アナログ映像
    信号（ＢＡ１）と、２番目、ｎ＋２番目、２ｎ＋２番目
    ・・・のドットの青色アナログ映像信号からなる第２の
    分割青色アナログ映像信号（ＢＡ２）と、・・・、ｎ番
    目、ｎ＋ｎ番目、２ｎ＋ｎ番目・・・のドットの青色ア
    ナログ映像信号からなる第ｎの分割青色アナログ映像信
    号（ＢＡｎ）とに分割し、これら第１、第２・・・第ｎ
    の分割青色アナログ映像信号（ＢＡ１、ＢＡ２・・・Ｂ
    Ａｎ）を１／ｎ周期ずつ位相をずらして出力する分割青
    色アナログ映像信号作成回路（５４）と、 前記第１、第２・・・第ｎの分割赤色アナログ映像信号
    （ＲＡ１、ＲＡ２・・・ＲＡｎ）、前記第１、第２・・
    ・第ｎの分割緑色アナログ映像信号（ＧＡ１、ＧＡ２・
    ・・ＧＡｎ）及び前記第１、第２・・・第ｎの分割青色
    アナログ映像信号（ＢＡ１、ＢＡ２・・・ＢＡｎ）とを
    入力し、各ドットの赤色アナログ映像信号、緑色アナロ
    グ映像信号及び青色アナログ映像信号を１番目のドット
    の赤色アナログ映像信号、緑色アナログ映像信号及び青
    色アナログ映像信号から順にサンプルホールドした後、
    このサンプルホールド動作によってホールドされた各ド
    ットごとの赤色アナログ映像信号電圧、緑色アナログ映
    像信号電圧及び青色アナログ映像信号電圧のそれぞれを
    同時にサンプルホールドし、このサンプルホールド動作
    によってホールドされた各ドットごとの赤色アナログ映
    像信号電圧、緑色アナログ映像信号及び青色アナログ映
    像信号電圧をデータ電圧として同時に前記複数のデータ
    線（４９₁、５０₁、５１₁、４９₂、５０₂、５１₂・・・
    ４９_2m、５０ _2m、５１_2m）に出力するデータ線駆動回路
    （５５）とからなる部分を有して構成されていることを
    特徴とするアクティブマトリクス型容量性表示装置。
14. 【請求項１４】前記分割赤色アナログ映像信号作成回路
    （５２）は、 前記赤色アナログ映像信号（ＲＡ）を赤色デジタル映像
    信号に変換する第１のアナログ／デジタル変換回路と、 前記赤色デジタル映像信号を水平ライン上、１番目、ｎ
    ＋１番目、２ｎ＋１番目・・・のドットの赤色アナログ
    映像信号からなる第１の分割赤色アナログ映像信号（Ｒ
    Ａ１）と、２番目、ｎ＋２番目、２ｎ＋２番目・・・の
    ドットの赤色アナログ映像信号からなる第２の分割赤色
    アナログ映像信号（ＲＡ２）と、・・・、ｎ番目、ｎ＋
    ｎ番目、２ｎ＋ｎ番目・・・のドットの赤色アナログ映
    像信号からなる第ｎの分割赤色アナログ映像信号（ＲＡ
    ｎ）とに分割し、これら第１、第２・・・第ｎの分割赤
    色デジタル映像信号を同一位相で出力する第１の分割回
    路と、 前記第１、第２・・・第ｎの分割赤色デジタル映像信号
    が１／ｎ周期ずつ位相をずらすように、前記第２・・・
    第ｎの分割赤色デジタル映像信号を遅延させる第１の遅
    延回路とを設けて構成され、 前記分割緑色アナログ映像信号作成回路（５３）は、 前記緑色アナログ映像信号（ＧＡ）を緑色デジタル映像
    信号に変換する第２のアナログ／デジタル変換回路と、 前記緑色デジタル映像信号を水平ライン上、１番目、ｎ
    ＋１番目、２ｎ＋１番目・・・のドットの緑色アナログ
    映像信号からなる第１の分割緑色アナログ映像信号（Ｇ
    Ａ１）と、２番目、ｎ＋２番目、２ｎ＋２番目・・・の
    ドットの緑色アナログ映像信号からなる第２の分割緑色
    アナログ映像信号（ＧＡ２）と、・・・、ｎ番目、ｎ＋
    ｎ番目、２ｎ＋ｎ番目・・・のドットの緑色アナログ映
    像信号からなる第ｎの分割緑色アナログ映像信号（ＧＡ
    ｎ）とに分割し、これら第１、第２・・・第ｎの分割緑
    色デジタル映像信号を同一位相で出力する第２の分割回
    路と、 前記第１、第２・・・第ｎの分割緑色デジタル映像信号
    が１／ｎ周期ずつ位相をずらすように、前記第２・・・
    第ｎの分割緑色デジタル映像信号を遅延させる第２の遅
    延回路とを設けて構成され、 前記分割青色アナログ映像信号作成回路（５４）は、 前記青色アナログ映像信号（ＢＡ）を青色デジタル映像
    信号に変換する第３のアナログ／デジタル変換回路と、 前記青色デジタル映像信号を水平ライン上、１番目、ｎ
    ＋１番目、２ｎ＋１番目・・・のドットの青色アナログ
    映像信号からなる第１の分割青色アナログ映像信号（Ｂ
    Ａ１）と、２番目、ｎ＋２番目、２ｎ＋２番目・・・の
    ドットの青色アナログ映像信号からなる第２の分割青色
    アナログ映像信号（ＢＡ２）と、・・・、ｎ番目、ｎ＋
    ｎ番目、２ｎ＋ｎ番目・・・のドットの青色アナログ映
    像信号からなる第ｎの分割青色アナログ映像信号（ＢＡ
    ｎ）とに分割し、これら第１、第２・・・第ｎの分割青
    色デジタル映像信号を同一位相で出力する第３の分割回
    路と、 前記第１、第２・・・第ｎの分割青色デジタル映像信号
    が１／ｎ周期ずつ位相をずらすように、前記第２・・・
    第ｎの分割青色デジタル映像信号を遅延させる第３の遅
    延回路とを設けて構成されていることを特徴とする請求
    項１３記載のアクティブマトリクス型容量性表示装置。
15. 【請求項１５】前記データ線駆動回路（５５）は、所定
    のクロックパルスの周期のｎ倍のパルス幅を有する第
    １、第２・・・第２ｍのサンプリングパルスを前記所定
    のクロックパルスに同期させて順に出力するサンプリン
    グ発生回路と、 前記第１、第２・・・第ｎの分割赤色アナログ映像信号
    （ＲＡ１、ＲＡ２・・・ＲＡｎ）を伝送する第１、第２
    ・・・第ｎの分割赤色アナログ映像信号線と、 前記第１、第２・・・第ｎの分割緑色アナログ映像信号
    （ＧＡ１、ＧＡ２・・・ＧＡｎ）を伝送する第１、第２
    ・・・第ｎの分割緑色アナログ映像信号線と、 前記第１、第２・・・第ｎの分割青色アナログ映像信号
    （ＢＡ１、ＢＡ２・・・ＢＡｎ）を伝送する第１、第２
    ・・・第ｎの分割青色アナログ映像信号線と、 前記第１の分割赤色アナログ映像信号線が接続された第
    １、第ｎ＋１、第２ｎ＋１・・・第２ｍ−ｎ＋１の分割
    赤色アナログ映像信号用サンプルホールド回路、前記第
    ２の分割赤色アナログ映像信号線が接続された第２、第
    ｎ＋２、第２ｎ＋２・・・第２ｍ−ｎ＋２の分割赤色ア
    ナログ映像信号用サンプルホールド回路、・・・、前記
    第ｎの分割赤色アナログ映像信号線が接続された第ｎ、
    第ｎ＋ｎ、第２ｎ＋ｎ・・・第２ｍの分割赤色アナログ
    映像信号用サンプルホールド回路、前記第１の分割緑色
    アナログ映像信号線が接続された第１、第ｎ＋１、第２
    ｎ＋１・・・第２ｍ−ｎ＋１の分割緑色アナログ映像信
    号用サンプルホールド回路、前記第２の分割緑色アナロ
    グ映像信号線が接続された第２、第ｎ＋２、第２ｎ＋２
    ・・・第２ｍ−ｎ＋２の分割緑色アナログ映像信号用サ
    ンプルホールド回路、・・・、前記第ｎの分割緑色アナ
    ログ映像信号線が接続された第ｎ、第ｎ＋ｎ、第２ｎ＋
    ｎ・・・第２ｍの分割緑色アナログ映像信号用サンプル
    ホールド回路、前記第１の分割青色アナログ映像信号線
    が接続された第１、第ｎ＋１、第２ｎ＋１・・・第２ｍ
    −ｎ＋１の分割青色アナログ映像信号用サンプルホール
    ド回路、前記第２の分割青色アナログ映像信号線が接続
    された第２、第ｎ＋２、第２ｎ＋２・・・第２ｍ−ｎ＋
    ２の分割青色アナログ映像信号用サンプルホールド回
    路、・・・、前記第ｎの分割青色アナログ映像信号線が
    接続された第ｎ、第ｎ＋ｎ、第２ｎ＋ｎ・・・第２ｍの
    分割青色アナログ映像信号用サンプルホールド回路から
    なる第１のサンプルホールド回路群と、 前記第１、第２・・・第２ｍの分割赤色アナログ映像信
    号用サンプルホールド回路がサンプルホールドした赤色
    アナログ映像信号電圧のそれぞれを同時にサンプルホー
    ルドする第２ｍ＋１、第２ｍ＋２・・・第４ｍの分割赤
    色アナログ映像信号用サンプルホールド回路、前記第
    １、第２・・・第２ｍの分割緑色アナログ映像信号用サ
    ンプルホールド回路がサンプルホールドした緑色アナロ
    グ映像信号電圧のそれぞれを同時にサンプルホールドす
    る第２ｍ＋１、第２ｍ＋２・・・第４ｍの分割緑色アナ
    ログ映像信号用サンプルホールド回路、前記第１、第２
    ・・・第２ｍの分割青色アナログ映像信号用サンプルホ
    ールド回路がサンプルホールドした青色アナログ映像信
    号電圧のそれぞれを同時にサンプルホールドする第２ｍ
    ＋１、第２ｍ＋２・・・第４ｍの分割青色アナログ映像
    信号用サンプルホールド回路からなる第２のサンプルホ
    ールド回路群と、 前記第２ｍ＋１、第ｍ＋２・・・第４ｍの分割赤色アナ
    ログ映像信号用サンプルホールド回路にホールドされた
    赤色アナログ映像信号電圧を前記複数のデータ線（４９
    ₁、５０₁、５１₁、４９₂、５０₂、５１₂・・・４９_2m、
    ５０_2m、５１_2m）のうち、赤色データ電圧用データ線
    （４９₁、４９₂・・・４９_2m）に供給する第１、第２・
    ・・第ｍの赤色データ電圧用出力バッファ回路、前記第
    ２ｍ＋１、第ｍ＋２・・・第４ｍの分割緑色アナログ映
    像信号用サンプルホールド回路にホールドされた緑色ア
    ナログ映像信号電圧を前記複数のデータ線（４９₁、５
    ０₁、５１₁、４９₂、５０₂、５１₂・・・４９_2m、５０
    _2m、５１_2m）のうち、緑色データ電圧用データ線（４９
    ₁、４９₂・・・４９_2m）に供給する第１、第２・・・第
    ｍの緑色データ電圧用出力バッファ回路、前記第２ｍ＋
    １、第ｍ＋２・・・第４ｍの分割青色アナログ映像信号
    用サンプルホールド回路にホールドされた青色アナログ
    映像信号電圧を前記複数のデータ線（４９₁、５０₁、５
    １₁、４９₂、５０ ₂、５１₂・・・４９_2m、５０_2m、５１
    _2m）のうち、青色データ電圧用データ線（５１₁、５１₂
    ・・・５１_2m）に供給する第１、第２・・・第ｍの青色
    データ電圧用出力バッファ回路からなる出力バッファ回
    路群とを設けて構成されていることを特徴とする請求項
    １３又は１４記載のアクティブマトリクス型容量性表示
    装置。
16. 【請求項１６】前記第１、第２・・・第ｎの分割赤色ア
    ナログ映像信号線は、それぞれ２本の信号線からなり、
    前記第１の分割赤色アナログ映像信号線を構成する一方
    の信号線は、前記第１、第２ｎ＋１、第２×２ｎ＋２・
    ・・の分割赤色アナログ映像信号用サンプルホールド回
    路に接続され、前記第１の分割赤色アナログ映像信号線
    を構成する他方の信号線は、前記第ｎ＋１、第２ｎ＋ｎ
    ＋１、第２×２ｎ＋ｎ＋１・・・の分割赤色アナログ映
    像信号用サンプルホールド回路に接続され、前記第２の
    分割赤色アナログ映像信号線を構成する一方の信号線
    は、前記第２、第２ｎ＋２、第２×２ｎ＋２・・・の分
    割赤色アナログ映像信号用サンプルホールド回路に接続
    され、前記第２の分割赤色アナログ映像信号線を構成す
    る他方の信号線は、前記第ｎ＋２、第２ｎ＋ｎ＋２、第
    ２×２ｎ＋ｎ＋２・・・の分割赤色アナログ映像信号用
    サンプルホールド回路に接続され、・・・、前記第ｎの
    分割赤色アナログ映像信号線を構成する一方の信号線
    は、前記第ｎ、第２ｎ＋ｎ、第２×２ｎ＋ｎ・・・の分
    割赤色アナログ映像信号用サンプルホールド回路に接続
    され、前記第ｎの分割赤色アナログ映像信号線を構成す
    る他方の信号線は、前記第２ｎ、第２ｎ＋２ｎ、第２×
    ２ｎ＋２ｎ・・・の分割赤色アナログ映像信号用サンプ
    ルホールド回路に接続され、 前記第１、第２・・・第ｎの分割緑色アナログ映像信号
    線は、それぞれ２本の信号線からなり、前記第１の分割
    緑色アナログ映像信号線を構成する一方の信号線は、前
    記第１、第２ｎ＋１、第２×２ｎ＋２・・・の分割緑色
    アナログ映像信号用サンプルホールド回路に接続され、
    前記第１の分割緑色アナログ映像信号線を構成する他方
    の信号線は、前記第ｎ＋１、第２ｎ＋ｎ＋１、第２×２
    ｎ＋ｎ＋１・・・の分割緑色アナログ映像信号用サンプ
    ルホールド回路に接続され、前記第２の分割緑色アナロ
    グ映像信号線を構成する一方の信号線は、前記第２、第
    ２ｎ＋２、第２×２ｎ＋２・・・の分割緑色アナログ映
    像信号用サンプルホールド回路に接続され、前記第２の
    分割緑色アナログ映像信号線を構成する他方の信号線
    は、前記第ｎ＋２、第２ｎ＋ｎ＋２、第２×２ｎ＋ｎ＋
    ２・・・の分割緑色アナログ映像信号用サンプルホール
    ド回路に接続され、・・・、前記第ｎの分割緑色アナロ
    グ映像信号線を構成する一方の信号線は、前記第ｎ、第
    ２ｎ＋ｎ、第２×２ｎ＋ｎ・・・の分割緑色アナログ映
    像信号用サンプルホールド回路に接続され、前記第ｎの
    分割緑色アナログ映像信号線を構成する他方の信号線
    は、前記第２ｎ、第２ｎ＋２ｎ、第２×２ｎ＋２ｎ・・
    ・の分割緑色アナログ映像信号用サンプルホールド回路
    に接続され、 前記第１、第２・・・第ｎの分割青色アナログ映像信号
    線は、それぞれ２本の信号線からなり、前記第１の分割
    青色アナログ映像信号線を構成する一方の信号線は、前
    記第１、第２ｎ＋１、第２×２ｎ＋２・・・の分割青色
    アナログ映像信号用サンプルホールド回路に接続され、
    前記第１の分割青色アナログ映像信号線を構成する他方
    の信号線は、前記第ｎ＋１、第２ｎ＋ｎ＋１、第２×２
    ｎ＋ｎ＋１・・・の分割青色アナログ映像信号用サンプ
    ルホールド回路に接続され、前記第２の分割青色アナロ
    グ映像信号線を構成する一方の信号線は、前記第２、第
    ２ｎ＋２、第２×２ｎ＋２・・・の分割青色アナログ映
    像信号用サンプルホールド回路に接続され、前記第２の
    分割青色アナログ映像信号線を構成する他方の信号線
    は、前記第ｎ＋２、第２ｎ＋ｎ＋２、第２×２ｎ＋ｎ＋
    ２・・・の分割青色アナログ映像信号用サンプルホール
    ド回路に接続され、・・・、前記第ｎの分割青色アナロ
    グ映像信号線を構成する一方の信号線は、前記第ｎ、第
    ２ｎ＋ｎ、第２×２ｎ＋ｎ・・・の分割青色アナログ映
    像信号用サンプルホールド回路に接続され、前記第ｎの
    分割青色アナログ映像信号線を構成する他方の信号線
    は、第２ｎ、前記第２ｎ＋２ｎ、第２×２ｎ＋２ｎ・・
    ・の分割青色アナログ映像信号用サンプルホールド回路
    に接続されていることを特徴とする請求項１５記載のア
    クティブマトリクス型容量性表示装置。
17. 【請求項１７】所定のクロックパルスの周期のｎ倍のパ
    ルス幅を有する第１、第２・・・第２ｍのサンプリング
    パルスを前記所定のクロックパルスに同期させて順に出
    力するサンプリング発生回路と、 第１、第２・・・第ｎのアナログ映像信号を伝送する第
    １、第２・・・第ｎの分割アナログ映像信号線と、 前記第１のアナログ映像信号線が接続された第１、第ｎ
    ＋１、第２ｎ＋１・・・第２ｍ−ｎ＋１のサンプルホー
    ルド回路、前記第２のアナログ映像信号線が接続された
    第２、第ｎ＋２、第２ｎ＋２・・・第２ｍ−ｎ＋２のサ
    ンプルホールド回路、・・・、前記第ｎのアナログ映像
    信号線が接続された第ｎ、第ｎ＋ｎ、第２ｎ＋ｎ・・・
    第２ｍのサンプルホールド回路からなる第１のサンプル
    ホールド回路群と、 前記第１、第２・・・第２ｍのサンプルホールド回路が
    サンプルホールドしたアナログ映像信号電圧のそれぞれ
    を同時にサンプルホールドする第２ｍ＋１、第２ｍ＋２
    ・・・第４ｍのサンプルホールド回路からなる第２のサ
    ンプルホールド回路群と、 前記第ｍ＋１、第ｍ＋２・・・第２ｍのサンプルホール
    ド回路にホールドされたアナログ映像信号電圧を前記複
    数のデータ線に供給する第１、第２・・・第２ｍの出力
    バッファ回路からなる出力バッファ回路群とを設けて構
    成されていることを特徴とするデータ線駆動用集積回
    路。
18. 【請求項１８】前記第１、第２・・・第ｎのアナログ映
    像信号線は、それぞれ２本の信号線からなり、前記第１
    のアナログ映像信号線を構成する一方の信号線は、前記
    第１、第２ｎ＋１、第２×２ｎ＋２・・・のサンプルホ
    ールド回路に接続され、前記第１のアナログ映像信号線
    を構成する他方の信号線は、前記第ｎ＋１、第２ｎ＋ｎ
    ＋１、第２×２ｎ＋ｎ＋１・・・のサンプルホールド回
    路に接続され、前記第２のアナログ映像信号線を構成す
    る一方の信号線は、前記第２、第２ｎ＋２、第２×２ｎ
    ＋２・・・のサンプルホールド回路に接続され、前記第
    ２のアナログ映像信号線を構成する他方の信号線は、前
    記第ｎ＋２、第２ｎ＋ｎ＋２、第２×２ｎ＋ｎ＋２・・
    ・のサンプルホールド回路に接続され、・・・、前記第
    ｎのアナログ映像信号線を構成する一方の信号線は、前
    記第ｎ、第２ｎ＋ｎ、第２×２ｎ＋ｎ・・・のサンプル
    ホールド回路に接続され、前記第ｎのアナログ映像信号
    線を構成する他方の信号線は、前記第２ｎ、第２ｎ＋２
    ｎ、第２×２ｎ＋２ｎ・・・のサンプルホールド回路に
    接続されていることを特徴とする請求項１７記載のデー
    タ線駆動用集積回路。
19. 【請求項１９】所定のクロックパルスの周期のｎ倍のパ
    ルス幅を有する第１、第２・・・第２ｍのサンプリング
    パルスを前記所定のクロックパルスに同期させて順に出
    力するサンプリング発生回路と、 第１、第２・・・第ｎの赤色アナログ映像信号を伝送す
    る第１、第２・・・第ｎの赤色アナログ映像信号線と、 第１、第２・・・第ｎの緑色アナログ映像信号を伝送す
    る第１、第２・・・第ｎの緑色アナログ映像信号線と、 第１、第２・・・第ｎの青色アナログ映像信号を伝送す
    る第１、第２・・・第ｎの分割青色アナログ映像信号線
    と、 前記第１の赤色アナログ映像信号線が接続された第１、
    第ｎ＋１、第２ｎ＋１・・・第２ｍ−ｎ＋１の赤色アナ
    ログ映像信号用サンプルホールド回路、前記第２の赤色
    アナログ映像信号線が接続された第２、第ｎ＋２、第２
    ｎ＋２・・・第２ｍ−ｎ＋２の赤色アナログ映像信号用
    サンプルホールド回路、・・・、前記第ｎの赤色アナロ
    グ映像信号線が接続された第ｎ、第ｎ＋ｎ、第２ｎ＋ｎ
    ・・・第２ｍの赤色アナログ映像信号用サンプルホール
    ド回路、前記第１の緑色アナログ映像信号線が接続され
    た第１、第ｎ＋１、第２ｎ＋１・・・第２ｍ−ｎ＋１の
    緑色アナログ映像信号用サンプルホールド回路、前記第
    ２の緑色アナログ映像信号線が接続された第２、第ｎ＋
    ２、第２ｎ＋２・・・第２ｍ−ｎ＋２の緑色アナログ映
    像信号用サンプルホールド回路、・・・、前記第ｎの緑
    色アナログ映像信号線が接続された第ｎ、第ｎ＋ｎ、第
    ２ｎ＋ｎ・・・第２ｍの緑色アナログ映像信号用サンプ
    ルホールド回路、前記第１の青色アナログ映像信号線が
    接続された第１、第ｎ＋１、第２ｎ＋１・・・第２ｍ−
    ｎ＋１の青色アナログ映像信号用サンプルホールド回
    路、前記第２の青色アナログ映像信号線が接続された第
    ２、第ｎ＋２、第２ｎ＋２・・・第２ｍ−ｎ＋２の青色
    アナログ映像信号用サンプルホールド回路、・・・、前
    記第ｎの青色アナログ映像信号線が接続された第ｎ、第
    ｎ＋ｎ、第２ｎ＋ｎ・・・第２ｍの青色アナログ映像信
    号用サンプルホールド回路からなる第１のサンプルホー
    ルド回路群と、 前記第１、第２・・・第２ｍの赤色アナログ映像信号用
    サンプルホールド回路がサンプルホールドした赤色アナ
    ログ映像信号電圧のそれぞれを同時にサンプルホールド
    する第２ｍ＋１、第２ｍ＋２・・・第４ｍの赤色アナロ
    グ映像信号用サンプルホールド回路、前記第１、第２・
    ・・第２ｍの緑色アナログ映像信号用サンプルホールド
    回路がサンプルホールドした緑色アナログ映像信号電圧
    のそれぞれを同時にサンプルホールドする第２ｍ＋１、
    第２ｍ＋２・・・第４ｍの緑色アナログ映像信号用サン
    プルホールド回路、前記第１、第２・・・第２ｍの青色
    アナログ映像信号用サンプルホールド回路がサンプルホ
    ールドした青色アナログ映像信号電圧のそれぞれを同時
    にサンプルホールドする第２ｍ＋１、第２ｍ＋２・・・
    第４ｍの青色アナログ映像信号用サンプルホールド回路
    からなる第２のサンプルホールド回路群と、 前記第２ｍ＋１、第ｍ＋２・・・第４ｍの赤色アナログ
    映像信号用サンプルホールド回路にホールドされた赤色
    アナログ映像信号電圧を複数のデータ線のうち、赤色デ
    ータ電圧用データ線に供給する第１、第２・・・第ｍの
    赤色データ電圧用出力バッファ回路、前記第２ｍ＋１、
    第ｍ＋２・・・第４ｍの緑色アナログ映像信号用サンプ
    ルホールド回路にホールドされた緑色アナログ映像信号
    電圧を前記複数のデータ線のうち、緑色データ電圧用デ
    ータ線に供給する第１、第２・・・第ｍの緑色データ電
    圧用出力バッファ回路、前記第２ｍ＋１、第ｍ＋２・・
    ・第４ｍの分割青色アナログ映像信号用サンプルホール
    ド回路にホールドされた青色アナログ映像信号電圧を前
    記複数のデータ線のうち、青色データ電圧用データ線に
    供給する第１、第２・・・第ｍの青色データ電圧用出力
    バッファ回路からなる出力バッファ回路群とを設けて構
    成されていることを特徴とするデータ線駆動用集積回
    路。
20. 【請求項２０】前記第１、第２・・・第ｎの赤色アナロ
    グ映像信号線は、それぞれ２本の信号線からなり、前記
    第１の赤色アナログ映像信号線を構成する一方の信号線
    は、前記第１、第２ｎ＋１、第２×２ｎ＋２・・・の赤
    色アナログ映像信号用サンプルホールド回路に接続さ
    れ、前記第１の赤色アナログ映像信号線を構成する他方
    の信号線は、前記第ｎ＋１、第２ｎ＋ｎ＋１、第２×２
    ｎ＋ｎ＋１・・・の赤色アナログ映像信号用サンプルホ
    ールド回路に接続され、前記第２の赤色アナログ映像信
    号線を構成する一方の信号線は、前記第２、第２ｎ＋
    ２、第２×２ｎ＋２・・・の赤色アナログ映像信号用サ
    ンプルホールド回路に接続され、前記第２の赤色アナロ
    グ映像信号線を構成する他方の信号線は、前記第ｎ＋
    ２、第２ｎ＋ｎ＋２、第２×２ｎ＋ｎ＋２・・・の赤色
    アナログ映像信号用サンプルホールド回路に接続され、
    ・・・、前記第ｎの赤色アナログ映像信号線を構成する
    一方の信号線は、前記第ｎ、第２ｎ＋ｎ、第２×２ｎ＋
    ｎ・・・の赤色アナログ映像信号用サンプルホールド回
    路に接続され、前記第ｎの赤色アナログ映像信号線を構
    成する他方の信号線は、前記第２ｎ、第２ｎ＋２ｎ、第
    ２×２ｎ＋２ｎ・・・の赤色アナログ映像信号用サンプ
    ルホールド回路に接続され、 前記第１、第２・・・第ｎの緑色アナログ映像信号線
    は、それぞれ２本の信号線からなり、前記第１の緑色ア
    ナログ映像信号線を構成する一方の信号線は、前記第
    １、第２ｎ＋１、第２×２ｎ＋２・・・の緑色アナログ
    映像信号用サンプルホールド回路に接続され、前記第１
    の分割緑色アナログ映像信号線を構成する他方の信号線
    は、前記第ｎ＋１、第２ｎ＋ｎ＋１、第２×２ｎ＋ｎ＋
    １・・・の緑色アナログ映像信号用サンプルホールド回
    路に接続され、前記第２の緑色アナログ映像信号線を構
    成する一方の信号線は、前記第２、第２ｎ＋２、第２×
    ２ｎ＋２・・・の緑色アナログ映像信号用サンプルホー
    ルド回路に接続され、前記第２の緑色アナログ映像信号
    線を構成する他方の信号線は、前記第ｎ＋２、第２ｎ＋
    ｎ＋２、第２×２ｎ＋ｎ＋２・・・の緑色アナログ映像
    信号用サンプルホールド回路に接続され、・・・、前記
    第ｎの緑色アナログ映像信号線を構成する一方の信号線
    は、前記第ｎ、第２ｎ＋ｎ、第２×２ｎ＋ｎ・・・の緑
    色アナログ映像信号用サンプルホールド回路に接続さ
    れ、前記第ｎの緑色アナログ映像信号線を構成する他方
    の信号線は、前記第２ｎ、第２ｎ＋２ｎ、第２×２ｎ＋
    ２ｎ・・・の緑色アナログ映像信号用サンプルホールド
    回路に接続され、 前記第１、第２・・・第ｎの青色アナログ映像信号線
    は、それぞれ２本の信号線からなり、前記第１の青色ア
    ナログ映像信号線を構成する一方の信号線は、前記第
    １、第２ｎ＋１、第２×２ｎ＋２・・・の青色アナログ
    映像信号用サンプルホールド回路に接続され、前記第１
    の青色アナログ映像信号線を構成する他方の信号線は、
    前記第ｎ＋１、第２ｎ＋ｎ＋１、第２×２ｎ＋ｎ＋１・
    ・・の青色アナログ映像信号用サンプルホールド回路に
    接続され、前記第２の青色アナログ映像信号線を構成す
    る一方の信号線は、前記第２、第２ｎ＋２、第２×２ｎ
    ＋２・・・の青色アナログ映像信号用サンプルホールド
    回路に接続され、前記第２の青色アナログ映像信号線を
    構成する他方の信号線は、前記第ｎ＋２、第２ｎ＋ｎ＋
    ２、第２×２ｎ＋ｎ＋２・・・の青色アナログ映像信号
    用サンプルホールド回路に接続され、・・・、前記第ｎ
    の青色アナログ映像信号線を構成する一方の信号線は、
    前記第ｎ、第２ｎ＋ｎ、第２×２ｎ＋ｎ・・・の青色ア
    ナログ映像信号用サンプルホールド回路に接続され、前
    記第ｎの青色アナログ映像信号線を構成する他方の信号
    線は、前記第２ｎ、第２ｎ＋２ｎ、第２×２ｎ＋２ｎ・
    ・・の青色アナログ映像信号用サンプルホールド回路に
    接続されていることを特徴とする請求項１９記載のデー
    タ線駆動用集積回路。