JP2015535389A - フォトニクス構造の形成方法 - Google Patents

フォトニクス構造の形成方法 Download PDF

Info

Publication number
JP2015535389A
JP2015535389A JP2015529848A JP2015529848A JP2015535389A JP 2015535389 A JP2015535389 A JP 2015535389A JP 2015529848 A JP2015529848 A JP 2015529848A JP 2015529848 A JP2015529848 A JP 2015529848A JP 2015535389 A JP2015535389 A JP 2015535389A
Authority
JP
Japan
Prior art keywords
semiconductor
photonic
silicon
photodetector
photonic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015529848A
Other languages
English (en)
Other versions
JP6154903B2 (ja
Inventor
エス． サンデュ，ガーテ
エス． サンデュ，ガーテ
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2015535389A publication Critical patent/JP2015535389A/ja
Application granted granted Critical
Publication of JP6154903B2 publication Critical patent/JP6154903B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12142—Modulator
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12169—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

開示する実施形態は、集積回路構造、および電子デバイスを含むＣＭＯＳ半導体構造の製造の後工程にフォトニックデバイスが形成される集積回路構造の形成方法に関する。フォトニックデバイスに関連するドープ領域が、ドーパント活性化のためのマイクロ波アニーリングを使用して形成される。【選択図】図１

Description

本発明は、ＤＡＲＰＡによって授与された認可番号ＨＲ００１１−１１−９−０００９に基づく政府支援によって為された。政府は本発明に所定の権利を有する。
本発明の実施形態は、一般的に、シリコンウェーハの上におけるフォトニック構造および電子デバイスの製作に関し、具体的には、ＣＭＯＳ工程流れの後工程におけるフォトニック構造の形成方法に関する。
シリコンの上におけるフォトニクスは、長年にわたり、主にマイクロエレクトロニクス回路における光伝送および光相互接続に関してますます高い関心を生んできた。導波路、変調器および検出器などのフォトニックデバイスは、通例、相補型金属酸化膜半導体（ＣＭＯＳ）工程を利用して、半導体・オン・インシュレータ（ＳＯＩ）またはバルクシリコンウェーハ上に、シリコンまたはポリシリコンおよびゲルマニウム材料を用いて形成される。フォトニックデバイスをＣＭＯＳ工程流れにおいて集積する従来の一方法では、これはＣＭＯＳ処理ラインの前工程に行われる。典型的な前工程の方法では、最初に基板上にフォトニックデバイスを製造し、次に単一のＣＭＯＳウェーハ上に電子デバイス（例えば、トランジスタ）を製造する。この製造では、フォトニックデバイスおよび電子デバイスのために種々の厚さのシリコン材料を用いる。
フォトニックデバイスの前工程での集積には、フォトニックデバイスの形成に要求される追加の処理工程が、従来のＣＭＯＳ工程流れを妨げ得るという問題がある。例えば、シリコン・オン・インシュレータ（ＳＯＩ）ウェーハ上におけるフォトニックデバイスの前工程での集積には、厚さが１μｍ未満の埋め込み酸化物材料および厚さが２００ｎｍ未満のシリコン材料を有する基板を使用し得る標準的なＣＭＯＳ電子のＳＯＩデバイスと比較して、より厚い（１μｍ超）埋め込み酸化物材料およびより厚い（２００ｎｍ超）シリコン材料を有する基板が必要となる。従来のＣＭＯＳ処理ラインの前工程におけるフォトニックデバイスの形成に要求される追加の処理工程は、ＣＭＯＳ電子デバイスおよびフォトニクスデバイス両方を含む集積回路全体の複雑性および費用を増大する。加えて、ＣＭＯＳ電子デバイスとフォトニクスデバイスの並列配置では、フォトニックデバイスが、電子デバイスのために使用できる価値のある基板スペースを占める。ＣＭＯＳ処理ラインの後工程におけるフォトニックデバイスの改善された形成方法が所望されている。
開示する実施形態による、単一のＣＭＯＳ半導体構造において製造されたフォトニックおよび電子デバイスを示す。 開示する実施形態による、単一のＣＭＯＳ半導体構造におけるフォトニックおよび電子デバイスの形成方法を示す。 開示する実施形態による、単一のＣＭＯＳ半導体構造におけるフォトニックおよび電子デバイスの形成方法を示す。
以下の詳細な説明では、実施形態の一部を形成する添付図面を参照する。これは、実践できる具体的な実施形態の例証として示される。図面全体を通して同様の参照番号が同様の要素を指すと理解されるはずである。これらの実施形態は、当業者がそれらを形成および使用できるように十分な詳細が記述され、開示された具体的な実施形態に、構造上の、材料の、電気的なおよび手順の変更を為すことができ、一部のみを以下に詳細に論じることが理解されるはずである。
「ウェーハ」および「基板」という用語は、置き換え可能であり、シリコン、シリコン・オン・インシュレータ（ＳＯＩ）またはシリコン・オン・サファイア（ＳＯＳ）、ドープおよび非ドープ半導体、ベース半導体基礎によって支持されるシリコンのエピタキシャル材料、ならびに他の半導体構造を含むものとして理解されるはずである。さらに、以下の記述において「ウェーハ」および「基板」を参照する場合には、ベース半導体構造または基礎に、またはその上に、領域、接点または材料層を形成するのに以前の処理工程が利用できたことを示す。加えて、半導体は、シリコンベースでなくてもよく、シリコンゲルマニウム、ゲルマニウム、ガリウムヒ素または他の公知の半導体材料に基づくものでもよい。
フォトニックデバイスは、他のデバイスの中でフォトニック導波路、変調器、復調器および光検出器も含む。ドーパントの活性化には、多くの場合、活性フォトニックデバイス（例えば、光検出器、変調器）を機能させ、オーミックな電気的接触区域を形成する必要がある。活性フォトニックデバイスおよびオーミック接触の形成では、ドーパント原子を半導体材料に注入し、次にそれを熱的に加熱してドーパントを活性化することによって、ドーパント領域を形成できる。高温（例えば、摂氏１０００度）でのドーパントの加熱では、メタライゼーションの前にドーパント活性化工程を行う必要がある。なぜならば、そのような高温によってメタライゼーション材料が損傷し得るからである。この理由のため、ＣＭＯＳ回路の完成前かつフォトニクスと電気デバイスとを相互接続するメタライゼーション材料の形成前に、フォトニクスデバイスを形成する。ＣＭＯＳ回路のメタライゼーション後の、ＣＭＯＳ工程流れの後工程における活性フォトニックデバイスの生成に伴う課題の一つに、ＣＭＯＳ回路の損傷およびメタライゼーションを防ぐための低温（すなわち、およそ摂氏５００度未満）の使用がある。
従来のＣＭＯＳ工程流れにおいてフォトニクスデバイスを集積する方法を本明細書に記述する。開示する実施形態は、ＣＭＯＳ工程流れの後工程での、単一のＣＭＯＳ半導体構造におけるフォトニックおよび電子デバイスの形成方法に関する。フォトニックデバイスの形成では、例えば、物理的気相成長法（ＰＶＤ）、化学気相堆積（ＣＶＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スピンオンガラス（ＳＯＧ）堆積および原子層堆積（ＡＬＤ）などの、低堆積温度のポリシリコン、ゲルマニウムおよびシリコンゲルマニウム技術を使用する。開示する実施形態は、マイクロ波などの電磁気も利用し、およそ摂氏２００度〜およそ摂氏５００、好ましくはおよそ摂氏３００度〜およそ摂氏４００度の温度で少なくとも５分間、最長で２時間アニールし、活性フォトニックデバイスおよびオーミック接触のドーパント活性化およびアニーリングを行う。アニールされる領域に吸収され得る任意の適切なエネルギーを論じるのが適切であるが、便宜上、マイクロ波エネルギーのみを下文に論じる。マイクロ波ベースの活性化技術は、前工程でのＣＭＯＳ回路またはメタライゼーションを犠牲にすることなく、リン、アンチモン、ガリウム、ホウ素またはヒ素のドーピング原子などの所望のドーパントを効果的に活性化できる。それによってＣＭＯＳ工程流れの後工程におけるフォトニクスデバイスの完全な集積が可能になる。低温でのマイクロ波アニーリングは、また、結果として、基板のドーパント領域から出る（かつそこに入る）ドーパント移動をより少なくし、そしてドーパント領域内のドーパント濃度をより均一にする。
従来のＣＭＯＳ工程におけるフォトニクスデバイスの前工程での集積では、フォトニックデバイスは、通例、シリコンまたはポリシリコン、ゲルマニウムおよびシリコンゲルマニウム材料を含むＳＯＩウェーハ上に形成される。後工程での集積の別の利点は、前工程が使用される場合では電子デバイスの形成に伴う処理にさもなければ影響を受け得る追加の材料からフォトニクスデバイスを形成できることである。例えば、後工程処理では、窒化ケイ素を使用して、ポリシリコンを使用するよりも光子伝播が優れたフォトニックデバイスを形成できる。例えば、前工程におけるＳＯＩ基板上でのシリコンまたはポリシリコンを使用した導波路コアの製造の代わりに、導波路コアを、後工程においてＳＯＩ基板上に窒化ケイ素から形成できる。
同様の参照番号が同様の要素を指定する図面を参照する。図１は、同じ支持基板においてＣＭＯＳ集積構造１０３の上にフォトニクス集積構造１０１を形成するための、後工程処理を使用して製造された半導体構造２００の一実施形態の部分断面図を示す。フォトニクス集積構造１０１は、一例として、光検出器２５０Ａおよび変調器２５０Ｂを含む。ＣＭＯＳ集積構造１０３は、一例として、トランジスタとして製造された電子デバイス２１０を含む。半導体構造２００は、図２および図３に関連して以下に記述する方法を使用して製造できる。
ＣＭＯＳ集積構造１０３は、シリコン基板２０１、例えば二酸化ケイ素から形成された埋め込み酸化物（ＢＯＸ）２０２、シリコン構成材料２０３、ゲート酸化物材料２１９、ならびに層間絶縁膜（ＩＬＤ）メタライゼーション構造を形成する金属と絶縁体との交互層を備える。この交互層は、絶縁（例えば、ＳｉＯ２またはＢＰＳＧ）体２０５、金属１材料２１４、絶縁（例えば、ＳｉＯ２またはＢＰＳＧ）体２０６、金属２材料２１５、最後の金属材料２１６、および二酸化ケイ素などのパッシベーション材料２１８を含む。金属１材料２１４は、導体２１７を介して電子デバイス２１０の基礎を成す回路に接続する。
電子デバイス２１０は、当業者に公知の従来のＣＭＯＳ工程を使用して形成される。電子デバイス２１０は、ドープされたウエル２０４、ドレイン２１１Ａおよびソース２１１Ｂ注入領域、ゲート酸化物材料２１９の上におけるゲート２１２、ならびにゲート側壁スペーサ２１３を備える。ゲート２１２は、ポリシリコンから形成できる。絶縁体２０５が、電子デバイス２１０およびシリコン構成材料２０３を覆い、これは埋め込み酸化物（ＢＯＸ）２０２およびシリコン基板２０１によって支持される。
この実施形態では、フォトニクス集積構造１０１が、ＣＭＯＳ集積構造１０３の上に形成され、パッシベーション層２１８の上に形成された半導体材料２５１、酸化物材料２５２、光検出器２５０Ａおよび変調器２５０Ｂが形成されたシリコン構成材料２５３を備える。金属と絶縁体との交互層が、絶縁（例えば、ＳｉＯ２またはＢＰＳＧ）体２５５、金属１材料２６４、絶縁（例えば、ＳｉＯ２またはＢＰＳＧ）体２５６、金属２材料２６５、最後の金属材料２６６、およびパッシベーション材料２６７を含むＩＬＤメタライゼーション構造を形成する。
光検出器２５０Ａは、シリコン導波路コア２５３ａの上に形成されたドープもしくは非ドープゲルマニウム（Ｇｅ）、またはシリコンゲルマニウム（ＳｉＧｅ）領域２６２を備えることができる。導波路コア２５３ａは、酸化物材料２５２、および二酸化ケイ素（ＳｉＯ２）から形成できる分離領域２５４によって形成されたクラッド材に囲まれる。絶縁体２５５も、導波路コア２５３ａのクラッディングの一部として機能する。変調器２５０Ｂは、ドープまたは非ドープシリコン導波路コア２５３ｂとして形成でき、これは、導波路コア２５３ｂ内において光を変調する、導体２５７によって接続できるドープ領域２６１Ａおよび２６１Ｂを追加的に有する。フォトニクス構造１０１は、導体２５７とのオーミック接触を形成するオーミック接触領域２６３Ａ、２６３Ｂ、２６３Ｃおよび２６３Ｄも含むことができる。オーミック接触領域は、例えば、高度にドープされた接触領域でもよいし、Ｎｉシリサイドなどの低温で形成されたシリサイドでもよい。例えば、光検出器２５０Ａは、オーミック接触領域２６３Ａおよび２６３Ｂを含み、変調器２５０Ｂは、オーミック接触領域２６３Ｃおよび２６３Ｄを含むことができる。オーミック接触領域２６３Ｃおよび２６３Ｄは、ドープ領域２６１Ａおよび２６１Ｂよりも多い量のドーパントを含むことができる。ゲルマニウム（Ｇｅ）またはシリコンゲルマニウム（ＳｉＧｅ）領域２６２は、光検出器デバイス２５０Ａにおける光子検出器として使用できる。酸化物材料２５２、ならびに追加の絶縁体２５５および分離領域２５４材料は、シリコン導波路コア２５３ａおよび２５３ｂを囲むクラッド材として使用され得る。絶縁体２５５は、二酸化ケイ素でもＢＰＳＧでもよく、フォトニックデバイス２５０およびシリコン構成材料２５３を覆う。フォトニックデバイス２５０は、埋め込み酸化物（ＢＯＸ）材料２０２（１μｍ未満）およびＣＭＯＳ電子デバイス２１０が形成されるシリコン材料２０３（２００ｎｍ未満）と比較して、より厚い（１μｍ超）酸化物材料２５２およびより厚い（２００ｎｍ超）シリコン構成材料２５３を使用できる。
フォトニクス構造１０１における金属と絶縁体との交互層は、絶縁（例えば、ＳｉＯ２またはＢＰＳＧ）体２５５および２５６、金属１材料２６４、金属２材料２６５、最後の金属材料２６６、ならびにパッシベーション材料２６７を含むＩＬＤメタライゼーション構造を形成する。絶縁体２５５および２５６は、光検出器２５０Ａおよび変調器２５０Ｂとの電気的および光学的分離を提供する。金属１材料２６４は、導体２５７によって基礎を成すフォトニクスデバイスと接続する。コンタクト２０７が、構造１０１と構造１０３との間の電気的接続の一例として、集積フォトニック構造１０１の金属１材料２６４と、集積ＣＭＯＳ構造１０３の最後の金属材料２１６とを接続する。半導体構造２００が、任意の数の電子およびフォトニックデバイス、ならびに構造１０１と構造１０３との間に任意の数のコンタクト２０７を備えて製造され、そして半導体構造２００内に所望の電子およびフォトニックを形成できることが認識されるはずである。
図１は、導波路２５３ａおよび２５３ｂ、ならびに関連する光検出器２５０Ａおよび変調器２５０Ｂを含むフォトニクス回路の単なる代表例である。しかしながら、基礎を成す集積ＣＭＯＳ回路１０３に影響を与えない、およそ摂氏２００度〜およそ摂氏５００度、好ましくはおよそ摂氏３００度〜およそ摂氏４００度の温度範囲においてドーパントを活性化するためのマイクロ波活性化エネルギーを用いる記述した製造技術を使用して、任意のフォトニクスデバイスを集積ＣＭＯＳ構造１０３の上に集積できる。
図２は、開示する実施形態による、ＣＭＯＳ工程流れにおけるフォトニクスデバイスの後工程での集積を用いた半導体構造２００の形成方法を示す。最初に、工程３００において、一以上の電子デバイス２１０を備えたＣＭＯＳ半導体構造１０３を、公知のＣＭＯＳ処理技術を使用して製造する。ＣＭＯＳ構造は、パッシベーション層２１８を含む。工程３１０において、フォトニック構造１０１に関連する材料をＣＭＯＳ集積構造１０３の上に堆積させる。これらは、シリコンなどの半導体材料２５１、酸化物材料２５２および構成半導体材料２５３を含む。半導体材料２５１をパッシベーション保護材料２１８の上に堆積させ、フォトニックデバイス２５０の形成に適切な厚さ（例えば、１μｍ超）を有する酸化物材料２５２を半導体材料２５１の上に堆積させ、そしてフォトニックデバイス２５０に適切な厚さ（例えば、２００ｎｍ超）を有するシリコン構成材料２５３を酸化物材料２５２の上に堆積させる。材料２５１、２５２および２５３は、物理的気相成長法（ＰＶＤ）、化学気相堆積（ＣＶＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スピンオンガラス（ＳＯＧ）堆積、および原子層堆積（ＡＬＤ）などの低温堆積技術を用いて堆積させる。工程３２０において、トレンチ分離領域などの分離領域２５４を、例えば、フォトリソグラフィ、エッチング、充填および化学機械研磨（ＣＭＰ）を使用してシリコン構成材料２５３において特徴づけられエッチングする。これにより半導体構成材料２５３における所望の位置に分離領域２５４を生成する。分離領域２５４は、光検出器２５０Ａおよび変調器２５０Ｂなどのフォトニクスデバイスが形成されるところである区域を製造材料２５３に特徴づける。
工程３３０において、ドープ領域２６１Ａおよび２６１Ｂを、変調器２５０Ｂにおける二つの分離領域２５４間のシリコンコア２５３ｂ内に形成する。この工程において他のドープ領域も形成できる。例えば、シリコン導波路コア２５３ｂをドープでき、オーミック接触領域２６３Ｃおよび２６３Ｄもドープできる。ドーパントは、通常、集積回路の形成に使用され、例えば、ホウ素、リン、アンチモン、ガリウムおよびヒ素である。ドープ領域は、例えば、１ｃｍ３あたりおよそ１×１０１６〜およそ１×１０２１のドーパントの原子濃度に形成できる。ドープ領域の形成に加えて、Ｎｉなどの低温のシリサイド材料も使用されてオーミック接触領域を形成できる。工程３４０において、ドープ領域２６１Ａおよび２６１Ｂに加えて任意の他のドープ領域およびシリサイド材料を、低温でのマイクロ波アニーリングを使用してアニールして活性化する。活性フォトニックデバイスの形成では、ドーパント原子を半導体材料（例えば、シリコン構成材料２５３）内に注入し、次にそれを加熱してドーパントを活性化することによって、ドーパント領域（例えば、２６１Ａおよび２６１Ｂ）を形成する。活性フォトニックデバイスのドーパント活性化は、例えば、およそ１３００Ｗにおいておよそ２．４５ＧＨｚで動作するキャビティアプリケーターマイクロ波システム、または例えば、およそ１．５〜およそ８．５ＧＨｚの波長範囲で動作するマイクロ波システムを使用して、内部のマイクロ波アニーリングによって達成できる。ただし、これは任意の好適な周波数および電力を使用できる。低温を使用したドーパントの活性化は、基礎を成すＣＭＯＳ構造１０３を阻害しない。マイクロ波システムは、製造されたＣＭＯＳ構造１０３、および部分的に完成したフォトニクス集積構造１０１を、およそ摂氏２００度〜およそ摂氏５００度、好ましくはおよそ摂氏３００度〜およそ摂氏４００度の温度で少なくともおよそ５分間、最長で２時間加熱する。マイクロ波ベースの活性化技術では、リン、アンチモン、ガリウム、ホウ素またはヒ素のドーピング原子などの所望のドーパントを効果的に活性化できる。工程３３０および３４０を繰り返して、追加のドーピング領域およびオーミック接触領域を特徴づけて活性化できる。
工程３５０において、ゲルマニウム（または、シリコンゲルマニウム）材料２６２をシリコン材料２５３ａに堆積させる。これは後に、導波路コアとして機能する。また、オーミック接触２６３Ａおよび２６３Ｂが、材料２６２内に注入される、または使用される。工程３６０において、後工程において絶縁体２５５および２５６ならびに金属材料（例えば、１つの材料２５６を通る金属１材料２６４、金属２材料２６５および最後の金属材料２６６の一以上）を使用して層間絶縁膜構造（ＩＬＤ）を形成し、堆積させ、フォトニック半導体構造の関連する材料とフォトニックデバイス２５０との間の電気的接触を提供する。また、構造１０１と構造１０３との間のコンタクト２０７を形成する。分離領域２５４および酸化物材料２５２と共に絶縁体２５５が、導波路コア２５３ａの周囲にクラッディングを提供する。光検出器材料２６２が、導波路コア２５３ａ内の光を検出する。ＩＬＤの全ての金属および絶縁層を形成した後、工程３７０において、パッシベーション材料２６７をＣＭＯＳ半導体構造２００に堆積させる。
この実施形態では、工程３４０におけるマイクロ波アニーリング工程を使用したドーパント活性化およびアニーリングを、工程３１０における半導体ならびに酸化物材料２５１、２５２および２５３、工程３２０における分離領域２５４、および工程３３０におけるドープ領域の処理後であって、工程３６０におけるゲルマニウム（または、シリコンゲルマニウム）堆積の前に行う。図３に示す別の実施形態では、低温でのマイクロ波アニーリングを使用したドーパント活性化およびアニーリング工程を、工程４３０におけるゲルマニウム（または、シリコンゲルマニウム）堆積、ならびにオーミック接触領域２６３Ａ、２６３Ｂ、２６３Ｃおよび２６３Ｄがドープされたまたは使用さられた後に行う。図３の工程３００〜３２０は、図２の同じ番号の工程と等しい。工程４３０において、ゲルマニウム（または、シリコンゲルマニウム）材料２６２を、シリコン構成材料２５３、すなわち、導波路２５３ａに堆積させる。工程４４０において、オーミック接触領域２６３Ｃおよび２６３Ｄ、ならびに変調器２５０Ｂにおけるシリコンコア２５３ｂ内のドープ領域２６１Ａおよび２６１Ｂの形成に加えて、図２を参照して前述したように、オーミック接触領域２６３Ａおよび２６３Ｂもゲルマニウム材料２６２内に形成し、オーミックな電気的接触領域を形成する。オーミック接触領域２６３Ａおよび２６３Ｂは、例えば、高度にドープされた領域でもよいし、Ｎｉシリサイドなどの低温で形成されたシリサイドでもよい。シリコンコア２５３ｂもドープできる。ドーパントは、通常、集積回路の形成に使用され、例えば、ホウ素、リン、アンチモン、ガリウムおよびヒ素である。工程４５０において、シリコンコア２５３ｂ、ドープ領域２６１Ａおよび２６１Ｂ、ならびにオーミック接触領域２６３Ａ、２６３Ｂ、２６３Ｃおよび２６３Ｄを、図２の工程３４０に関連して前述した低温でのマイクロ波アニーリングを使用して活性化する。図３の工程３７０および３８０は、図２の同じ番号の工程と等しい。
開示する実施形態を詳細に記述したが、開示する実施形態に本発明が限定されないことが容易に理解されるはずである。むしろ、開示する実施形態は、前に記述しない任意の数の変更、改変、置換または同等の配置を組み込むように修正できる。例えば、図１は、例示的な光検出器、導波路および変調器ならびに例示的なトランジスタを備えて製造された半導体構造２００の部分断面図を示すが、開示する実施形態を、変調器、復調器、光源などの他のフォトニックデバイス、その上、トランジスタ、ダイオードなどの他の電子デバイスを備えた半導体構造２００を製造するように修正できることが認識されるはずである。それ故に、本発明は、開示する実施形態に限定されず、添付の請求項の範囲のみによって限定される。

Claims (21)

  1. 集積構造を製造する方法であって、
    電子デバイスを含む製造されたＣＭＯＳ構造の上に第一の半導体材料を形成することと、
    前記第一の半導体材料に関連するフォトニックデバイスであって、関連するドープ領域を有するフォトニックデバイスを製造することと、
    前記ドープ領域がおよそ摂氏２００度〜およそ摂氏５００度の範囲内の温度まで加熱されるように、マイクロ波エネルギーを用いて前記ドープ領域を活性化させることと
    を含む、方法。
  2. 前記ドープ領域が、およそ摂氏３００度〜およそ摂氏４００度の範囲内の温度まで加熱される、請求項１に記載の方法。
  3. 前記第一の半導体材料が、前記ＣＭＯＳ構造の前記電子デバイスが形成される第二の半導体材料よりも厚い、請求項１に記載の方法。
  4. 前記第一の半導体材料に隣接する埋め込み酸化物材料を形成することをさらに含む、請求項３に記載の方法。
  5. 前記埋め込み酸化物材料の厚さが１マイクロメートル以上であり、前記第一の半導体材料の厚さが２００ナノメートル以上である、請求項４に記載の方法。
  6. 前記フォトニックデバイスが光検出器を備えている、請求項１に記載の方法。
  7. 前記フォトニックデバイスが、導波路、変調器、復調器および光検出器からなる群より選択されたデバイスである、請求項１に記載の方法。
  8. 前記ドーパントが少なくともおよそ５分間マイクロ波エネルギーで加熱される、請求項１に記載の方法。
  9. 前記ドーパントが最長およそ２時間マイクロ波エネルギーで加熱される、請求項８に記載の方法。
  10. 前記活性化工程が、およそ１．５Ｇｈｚ以上かつおよそ８．５ＧＨｚ以下の周波数のマイクロ波を使用する、請求項１に記載の方法。
  11. 前記活性化工程が、およそ２．４５ＧＨｚの周波数かつおよそ１３００Ｗの電力におけるマイクロ波を使用する、請求項１に記載の方法。
  12. 前記第一の半導体材料における導波路、および前記導波路に関連する光検出器材料を形成することをさらに含む、請求項１に記載の方法。
  13. 前記活性化を前記光検出器材料の形成前に行う、請求項１２に記載の方法。
  14. 前記活性化を前記光検出器材料の形成後に行う、請求項１２に記載の方法。
  15. 前記光検出器材料がゲルマニウムおよびシリコンゲルマニウムのいずれかを含む、請求項１３に記載の方法。
  16. メタライゼーション材料と前記フォトニックデバイスとの間に電気的接続を形成することをさらに含む、請求項１に記載の方法。
  17. 前記ＣＭＯＳ構造における電子デバイスに関連するメタライゼーション材料と、前記フォトニックデバイスに関連するメタライゼーション材料との間に電気的接続を形成することをさらに含む、請求項１６に記載の方法。
  18. 第一の半導体構造に製造された少なくとも一つの電子デバイスと、
    前記少なくとも一つの電子デバイスの上に形成された半導体材料に製造された少なくとも一つのフォトニックデバイスと
    を備えており、
    前記少なくとも一つのフォトニックデバイスが、マイクロ波で活性化されたドーパント注入に関連する、
    半導体構造。
  19. 前記半導体材料が、前記第一の半導体基板の上に形成された絶縁体基板にシリコンの一部を形成する、請求項１８に記載の半導体構造。
  20. 前記フォトニックデバイスが、導波路、変調器、復調器および光検出器からなる群より選択された、請求項１８に記載の半導体構造。
  21. 前記フォトニックデバイスと前記少なくとも一つの電子デバイスとの間に電気的接続をさらに備えている、請求項１８に記載の半導体構造。
JP2015529848A 2012-08-31 2013-08-15 フォトニクス構造の形成方法 Active JP6154903B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/600,779 US10094988B2 (en) 2012-08-31 2012-08-31 Method of forming photonics structures
US13/600,779 2012-08-31
PCT/US2013/055135 WO2014035679A1 (en) 2012-08-31 2013-08-15 Method of forming photonics structures

Publications (2)

Publication Number Publication Date
JP2015535389A true JP2015535389A (ja) 2015-12-10
JP6154903B2 JP6154903B2 (ja) 2017-06-28

Family

ID=49035945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015529848A Active JP6154903B2 (ja) 2012-08-31 2013-08-15 フォトニクス構造の形成方法

Country Status (8)

Country Link
US (4) US10094988B2 (ja)
EP (1) EP2891180B1 (ja)
JP (1) JP6154903B2 (ja)
KR (1) KR101742407B1 (ja)
CN (1) CN104769716B (ja)
SG (1) SG11201500915SA (ja)
TW (1) TWI520313B (ja)
WO (1) WO2014035679A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10094988B2 (en) 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
CN106159036A (zh) * 2015-04-13 2016-11-23 中兴通讯股份有限公司 一种硅基光电子系统的制备方法
US9874693B2 (en) 2015-06-10 2018-01-23 The Research Foundation For The State University Of New York Method and structure for integrating photonics with CMOs
JP6533131B2 (ja) * 2015-09-04 2019-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6545608B2 (ja) * 2015-11-30 2019-07-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10431670B2 (en) * 2016-12-15 2019-10-01 Taiwan Semiconductor Manufacturing Co., Ltd Source and drain formation technique for fin-like field effect transistor
US11295962B2 (en) 2018-07-10 2022-04-05 The Board Of Trustees Of The Leland Stanford Junior University Low temperature process for diode termination of fully depleted high resistivity silicon radiation detectors that can be used for shallow entrance windows and thinned sensors
US10649140B1 (en) * 2019-03-04 2020-05-12 Globalfoundries Inc. Back-end-of-line blocking structures arranged over a waveguide core
US11906351B1 (en) * 2019-09-25 2024-02-20 National Technology & Engineering Solutions Of Sandia, Llc Monolithic integration of optical waveguides with metal routing layers

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316449A (ja) * 1995-03-13 1996-11-29 Nec Corp 半導体装置及びその製造方法
JP2003517635A (ja) * 1999-12-14 2003-05-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 標準的なｃｍｏｓ回路と共に集積された導波路構造体およびその製造方法
JP2005123513A (ja) * 2003-10-20 2005-05-12 Nippon Telegr & Teleph Corp <Ntt> 光検出器
JP2006133723A (ja) * 2004-10-08 2006-05-25 Sony Corp 光導波モジュール及び光・電気複合デバイス、並びにこれらの製造方法
JP2006525677A (ja) * 2003-04-21 2006-11-09 シオプティカル インコーポレーテッド シリコン・ベースの光デバイスの電子デバイスとのｃｍｏｓ互換集積化
JP2007535174A (ja) * 2004-04-26 2007-11-29 バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド 光学照射を用いた接合形成装置及び方法
JP2009058888A (ja) * 2007-09-03 2009-03-19 Sony Corp 半導体装置およびその製造方法ならびに実装基板
WO2010004850A1 (ja) * 2008-07-07 2010-01-14 日本電気株式会社 光配線構造
WO2010028355A1 (en) * 2008-09-08 2010-03-11 Luxtera, Inc. Monolithic integration of photonics and electronics in cmos processes
EP2200084A1 (en) * 2008-12-22 2010-06-23 S.O.I. TEC Silicon Method of fabricating a back-illuminated image sensor
JP2010278175A (ja) * 2009-05-28 2010-12-09 Sony Corp 半導体装置の製造方法
WO2012008272A1 (ja) * 2010-07-16 2012-01-19 日本電気株式会社 受光素子及びそれを備えた光通信デバイス、並びに受光素子の製造方法及び光通信デバイスの製造方法
JP2012053399A (ja) * 2010-09-03 2012-03-15 Toshiba Corp 光変調素子
JP2012513118A (ja) * 2008-12-18 2012-06-07 マイクロン テクノロジー， インク． キャパシタレスメモリセルを論理素子と集積化するための方法および構造
JP2012134460A (ja) * 2010-12-03 2012-07-12 Toshiba Corp 半導体装置の製造方法

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US200084A (en) * 1878-02-05 Improvement in bee-hives
KR960008503B1 (en) * 1991-10-04 1996-06-26 Semiconductor Energy Lab Kk Manufacturing method of semiconductor device
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US5304509A (en) * 1992-08-24 1994-04-19 Midwest Research Institute Back-side hydrogenation technique for defect passivation in silicon solar cells
US6018187A (en) 1998-10-19 2000-01-25 Hewlett-Packard Cmpany Elevated pin diode active pixel sensor including a unique interconnection structure
EP2259299A1 (en) * 1999-10-14 2010-12-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer, and SOI wafer
GB0002775D0 (en) * 2000-02-07 2000-03-29 Univ Glasgow Improved integrated optical devices
US6680495B2 (en) * 2000-08-04 2004-01-20 Amberwave Systems Corporation Silicon wafer with embedded optoelectronic material for monolithic OEIC
US6472243B2 (en) * 2000-12-11 2002-10-29 Motorola, Inc. Method of forming an integrated CMOS capacitive pressure sensor
US7038242B2 (en) * 2001-02-28 2006-05-02 Agilent Technologies, Inc. Amorphous semiconductor open base phototransistor array
US20030021515A1 (en) * 2001-07-25 2003-01-30 Motorola, Inc. Semiconductor structure employing a multi-path wave guide to concurrently route signals
WO2003041143A1 (fr) * 2001-11-09 2003-05-15 Semiconductor Energy Laboratory Co., Ltd. Dispositif de traitement par faisceau laser et dispositif semi-conducteur
US6861341B2 (en) * 2002-02-22 2005-03-01 Xerox Corporation Systems and methods for integration of heterogeneous circuit devices
JP2003287636A (ja) * 2002-03-28 2003-10-10 Nec Corp 光機能デバイスおよびその製造方法
US7110629B2 (en) * 2002-07-22 2006-09-19 Applied Materials, Inc. Optical ready substrates
US7043106B2 (en) * 2002-07-22 2006-05-09 Applied Materials, Inc. Optical ready wafers
US20040062465A1 (en) * 2002-10-01 2004-04-01 Woodley Bruce Robert Apparatus and method for measuring optical power as a function of wavelength
US6935792B2 (en) * 2002-10-21 2005-08-30 General Electric Company Optoelectronic package and fabrication method
US6995407B2 (en) * 2002-10-25 2006-02-07 The University Of Connecticut Photonic digital-to-analog converter employing a plurality of heterojunction thyristor devices
JP2004186495A (ja) * 2002-12-04 2004-07-02 Toshiba Corp 半導体装置の製造装置、半導体装置の製造方法、および半導体装置
EP1618421A1 (en) * 2003-04-29 2006-01-25 Pirelli & C. S.p.A. Coupling structure for optical fibres and process for making it
US7262117B1 (en) * 2003-06-10 2007-08-28 Luxtera, Inc. Germanium integrated CMOS wafer and method for manufacturing the same
JPWO2005052666A1 (ja) * 2003-11-27 2008-03-06 イビデン株式会社 Ｉｃチップ実装用基板、マザーボード用基板、光通信用デバイス、ｉｃチップ実装用基板の製造方法、および、マザーボード用基板の製造方法
US7292745B2 (en) * 2004-01-13 2007-11-06 Franklin W. Dabby System for and method of manufacturing optical/electronic integrated circuits
US9813152B2 (en) 2004-01-14 2017-11-07 Luxtera, Inc. Method and system for optoelectronics transceivers integrated on a CMOS chip
US7385167B2 (en) 2004-07-19 2008-06-10 Micron Technology, Inc. CMOS front end process compatible low stress light shield
US7098070B2 (en) * 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
KR100610016B1 (ko) * 2004-11-18 2006-08-08 삼성전자주식회사 반도체 디바이스 제조를 위한 불순물 원자 활성화 장치 및그 방법
US8294078B2 (en) * 2005-06-24 2012-10-23 The Board Of Trustees Of The University Of Illinois Optically-triggered multi-stage power system and devices
KR100621776B1 (ko) 2005-07-05 2006-09-08 삼성전자주식회사 선택적 에피택셜 성장법을 이용한 반도체 디바이스제조방법
US8110823B2 (en) 2006-01-20 2012-02-07 The Regents Of The University Of California III-V photonic integration on silicon
US7515793B2 (en) * 2006-02-15 2009-04-07 International Business Machines Corporation Waveguide photodetector
US7613369B2 (en) * 2006-04-13 2009-11-03 Luxtera, Inc. Design of CMOS integrated germanium photodiodes
US7574090B2 (en) * 2006-05-12 2009-08-11 Toshiba America Electronic Components, Inc. Semiconductor device using buried oxide layer as optical wave guides
US7670927B2 (en) * 2006-05-16 2010-03-02 International Business Machines Corporation Double-sided integrated circuit chips
US7679157B2 (en) * 2006-08-21 2010-03-16 Powerchip Semiconductor Corp. Image sensor and fabrication method thereof
JP2008066410A (ja) 2006-09-05 2008-03-21 Sony Corp 固体撮像素子及びその製造方法、並びに半導体装置及びその製造方法
WO2008063939A2 (en) * 2006-11-13 2008-05-29 Syngenta Participations Ag Pest detector
US7666723B2 (en) * 2007-02-22 2010-02-23 International Business Machines Corporation Methods of forming wiring to transistor and related transistor
US7781306B2 (en) * 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
JP4486985B2 (ja) * 2007-08-06 2010-06-23 シャープ株式会社 固体撮像装置および電子情報機器
JP5117156B2 (ja) * 2007-10-05 2013-01-09 株式会社日立製作所 半導体装置
WO2009055778A1 (en) * 2007-10-25 2009-04-30 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing lateral germanium detectors
US7811844B2 (en) * 2007-10-26 2010-10-12 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating electronic and photonic devices on a semiconductor substrate
WO2009058470A1 (en) * 2007-10-30 2009-05-07 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating butt-coupled electro-absorptive modulators
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP2009164158A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
US7838955B2 (en) * 2007-12-28 2010-11-23 Dongbu Hitek Co., Ltd. Image sensor and method for manufacturing the same
KR100898471B1 (ko) 2007-12-28 2009-05-21 주식회사 동부하이텍 이미지센서 및 그 제조방법
US20090188557A1 (en) * 2008-01-30 2009-07-30 Shih-Yuan Wang Photonic Device And Method Of Making Same Using Nanowire Bramble Layer
US7901974B2 (en) * 2008-02-08 2011-03-08 Omnivision Technologies, Inc. Masked laser anneal during fabrication of backside illuminated image sensors
KR100962610B1 (ko) * 2008-03-17 2010-06-11 주식회사 티지솔라 열처리 방법
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
US7985617B2 (en) 2008-09-11 2011-07-26 Micron Technology, Inc. Methods utilizing microwave radiation during formation of semiconductor constructions
JP5410534B2 (ja) * 2008-10-14 2014-02-05 コーネル・ユニバーシティー 位相シフトを入力波形に対して付与する装置
US8228409B2 (en) * 2008-10-24 2012-07-24 Dongbu Hitek Co., Ltd. Image sensor and method for manufacturing the same
US8088667B2 (en) * 2008-11-05 2012-01-03 Teledyne Scientific & Imaging, Llc Method of fabricating vertical capacitors in through-substrate vias
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US7847353B2 (en) * 2008-12-05 2010-12-07 Bae Systems Information And Electronic Systems Integration Inc. Multi-thickness semiconductor with fully depleted devices and photonic integration
US7952096B2 (en) * 2008-12-08 2011-05-31 Omnivision Technologies, Inc. CMOS image sensor with improved backside surface treatment
US7927975B2 (en) * 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8531565B2 (en) * 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US9305779B2 (en) * 2009-08-11 2016-04-05 Bae Systems Information And Electronic Systems Integration Inc. Method for growing germanium epitaxial films
JP2011071482A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡
US8121446B2 (en) * 2009-09-24 2012-02-21 Oracle America, Inc. Macro-chip including a surface-normal device
DE102009047873B4 (de) * 2009-09-30 2018-02-01 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Optischer Signalaustausch in einem Halbleiterbauelement unter Anwendung monolithischer optoelektronischer Komponenten
US8450804B2 (en) * 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8257995B2 (en) * 2009-12-11 2012-09-04 Twin Creeks Technologies, Inc. Microwave anneal of a thin lamina for use in a photovoltaic cell
CN102812562B (zh) * 2010-01-25 2016-02-24 Lg化学株式会社 光伏组件
WO2011104317A1 (en) * 2010-02-24 2011-09-01 Universiteit Gent Laser light coupling into soi cmos photonic integrated circuit
JP2012008272A (ja) 2010-06-23 2012-01-12 Olympus Imaging Corp 防水機器
US8399292B2 (en) * 2010-06-30 2013-03-19 International Business Machines Corporation Fabricating a semiconductor chip with backside optical vias
US8901613B2 (en) * 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
CN102135649B (zh) * 2010-08-04 2012-04-18 华为技术有限公司 光模块制造方法及光模块
US20120034769A1 (en) * 2010-08-05 2012-02-09 Purtell Robert J Low temperature microwave activation of heavy body implants
CN102446741B (zh) * 2010-10-07 2016-01-20 株式会社日立国际电气 半导体器件制造方法、衬底处理装置和半导体器件
US8796728B2 (en) * 2010-10-25 2014-08-05 The Board Of Trustees Of The University Of Illinois Photonically-activated single-bias fast-switching integrated thyristor
US8633067B2 (en) * 2010-11-22 2014-01-21 International Business Machines Corporation Fabricating photonics devices fully integrated into a CMOS manufacturing process
US8513037B2 (en) * 2010-12-03 2013-08-20 Bae Systems Information And Electronic Systems Integration Inc. Method of integrating slotted waveguide into CMOS process
US8818144B2 (en) * 2011-01-25 2014-08-26 Tyco Electronics Corporation Process for preparing an optical interposer for waveguides
US9146349B2 (en) * 2011-03-31 2015-09-29 Alcatel Lucent Monolithic integration of dielectric waveguides and germanium-based devices
JP5742947B2 (ja) * 2011-09-09 2015-07-01 日本電気株式会社 受光モジュール
US9293641B2 (en) * 2011-11-18 2016-03-22 Invensas Corporation Inverted optical device
US20130336346A1 (en) * 2012-03-05 2013-12-19 Mauro J. Kobrinsky Optical coupling techniques and configurations between dies
US9691869B2 (en) * 2012-04-09 2017-06-27 Monolithic 3D Inc. Semiconductor devices and structures
CN104246569A (zh) * 2012-04-16 2014-12-24 惠普发展公司，有限责任合伙企业 集成光学子组件
US9709740B2 (en) * 2012-06-04 2017-07-18 Micron Technology, Inc. Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate
US10094988B2 (en) 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
GB2507512A (en) * 2012-10-31 2014-05-07 Ibm Semiconductor device with epitaxially grown active layer adjacent a subsequently grown optically passive region
US8796747B2 (en) * 2013-01-08 2014-08-05 International Business Machines Corporation Photonics device and CMOS device having a common gate
KR101691851B1 (ko) * 2013-03-11 2017-01-02 인텔 코포레이션 실리콘 기반 광 집적 회로를 위한 오목 미러를 갖는 저전압 아발란치 광 다이오드
US9323008B2 (en) * 2014-03-25 2016-04-26 Globalfoundries Inc. Optoelectronic structures having multi-level optical waveguides and methods of forming the structures
US9326373B2 (en) * 2014-04-09 2016-04-26 Finisar Corporation Aluminum nitride substrate
US9276160B2 (en) * 2014-05-27 2016-03-01 Opel Solar, Inc. Power semiconductor device formed from a vertical thyristor epitaxial layer structure
US9768330B2 (en) * 2014-08-25 2017-09-19 Micron Technology, Inc. Method and optoelectronic structure providing polysilicon photonic devices with different optical properties in different regions
US9395489B2 (en) * 2014-10-08 2016-07-19 International Business Machines Corporation Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxially formed material
US9423563B2 (en) * 2014-10-20 2016-08-23 International Business Machines Corporation Variable buried oxide thickness for a waveguide

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316449A (ja) * 1995-03-13 1996-11-29 Nec Corp 半導体装置及びその製造方法
JP2003517635A (ja) * 1999-12-14 2003-05-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 標準的なｃｍｏｓ回路と共に集積された導波路構造体およびその製造方法
JP2006525677A (ja) * 2003-04-21 2006-11-09 シオプティカル インコーポレーテッド シリコン・ベースの光デバイスの電子デバイスとのｃｍｏｓ互換集積化
JP2005123513A (ja) * 2003-10-20 2005-05-12 Nippon Telegr & Teleph Corp <Ntt> 光検出器
JP2007535174A (ja) * 2004-04-26 2007-11-29 バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド 光学照射を用いた接合形成装置及び方法
JP2006133723A (ja) * 2004-10-08 2006-05-25 Sony Corp 光導波モジュール及び光・電気複合デバイス、並びにこれらの製造方法
JP2009058888A (ja) * 2007-09-03 2009-03-19 Sony Corp 半導体装置およびその製造方法ならびに実装基板
WO2010004850A1 (ja) * 2008-07-07 2010-01-14 日本電気株式会社 光配線構造
WO2010028355A1 (en) * 2008-09-08 2010-03-11 Luxtera, Inc. Monolithic integration of photonics and electronics in cmos processes
JP2012513118A (ja) * 2008-12-18 2012-06-07 マイクロン テクノロジー， インク． キャパシタレスメモリセルを論理素子と集積化するための方法および構造
EP2200084A1 (en) * 2008-12-22 2010-06-23 S.O.I. TEC Silicon Method of fabricating a back-illuminated image sensor
JP2010278175A (ja) * 2009-05-28 2010-12-09 Sony Corp 半導体装置の製造方法
WO2012008272A1 (ja) * 2010-07-16 2012-01-19 日本電気株式会社 受光素子及びそれを備えた光通信デバイス、並びに受光素子の製造方法及び光通信デバイスの製造方法
JP2012053399A (ja) * 2010-09-03 2012-03-15 Toshiba Corp 光変調素子
JP2012134460A (ja) * 2010-12-03 2012-07-12 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6154903B2 (ja) 2017-06-28
KR101742407B1 (ko) 2017-05-31
WO2014035679A1 (en) 2014-03-06
EP2891180B1 (en) 2019-03-13
TW201417247A (zh) 2014-05-01
US20150198775A1 (en) 2015-07-16
US20200348472A1 (en) 2020-11-05
US11886019B2 (en) 2024-01-30
TWI520313B (zh) 2016-02-01
SG11201500915SA (en) 2015-05-28
CN104769716B (zh) 2018-03-09
US10094988B2 (en) 2018-10-09
KR20150046188A (ko) 2015-04-29
EP2891180A1 (en) 2015-07-08
CN104769716A (zh) 2015-07-08
US20220381976A1 (en) 2022-12-01
US11402590B2 (en) 2022-08-02
US20180299626A1 (en) 2018-10-18
US10761275B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
JP6154903B2 (ja) フォトニクス構造の形成方法
US9536773B2 (en) Mechanism of forming a trench structure
KR101615814B1 (ko) 얕은 트렌치 격리 구조물의 형성 방법
US9087952B2 (en) Stress engineered multi-layers for integration of CMOS and Si nanophotonics
TWI593129B (zh) 光偵測器之方法及光偵測器之結構
JP2006005245A (ja) 半導体基板の製造方法、及び半導体基板
TWI396277B (zh) 形成半導體裝置與光學裝置之方法及其結構
JP2011097082A (ja) 自己整合損傷層を有するデバイス構造体の形成方法
JP2001111064A (ja) Ｍｏｓ構造およびその製造方法
KR101543514B1 (ko) 이미지 센서 디바이스 및 방법
US8232187B2 (en) Doping method for semiconductor device
US20070166948A1 (en) Buried silicon dioxide / silicon nitride bi-layer insulators and methods of fabricating the same
WO2016033111A2 (en) Method and optoelectronic structure providing polysilicon photonic devices with different optical properties in different regions
TW201145388A (en) Low temperature dielectric flow using microwaves
JP2023509380A (ja) 高周波用途用の半導体オンインシュレータ構造を製造するための方法
US7060596B2 (en) Process for fabricating a single-crystal substrate and integrated circuit comprising such a substrate
TW200416893A (en) Method of forming a semiconductor device having an energy absorbing layer and structure thereof
KR20090063657A (ko) 소자 분리막 형성 방법
JP2009283492A (ja) 半導体装置の製造方法
JP2009283494A (ja) 半導体装置の製造方法
JP2009283493A (ja) 半導体装置の製造方法
KR20120066776A (ko) 반도체 장치 제조방법
KR20030056217A (ko) 반도체 섭스트레이트의 소자 분리 방법
JP2011124499A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170427

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170602

R150 Certificate of patent or registration of utility model

Ref document number: 6154903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250