JP2001111064A - Mos構造およびその製造方法 - Google Patents

Mos構造およびその製造方法

Info

Publication number
JP2001111064A
JP2001111064A JP2000280234A JP2000280234A JP2001111064A JP 2001111064 A JP2001111064 A JP 2001111064A JP 2000280234 A JP2000280234 A JP 2000280234A JP 2000280234 A JP2000280234 A JP 2000280234A JP 2001111064 A JP2001111064 A JP 2001111064A
Authority
JP
Japan
Prior art keywords
silicon substrate
region
ion implantation
layer
amorphized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000280234A
Other languages
English (en)
Inventor
D Kuurubaagu Douglas
ダグラス・ディー・クールバーグ
L Harame David
デビッド・エル・ハラメ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2001111064A publication Critical patent/JP2001111064A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 低い抵抗、受け入れ可能な欠陥密度、信頼性
およびプロセス制御を有する拡散領域をシリコン基板中
に形成する方法を提供すること。 【解決手段】 この方法は、(a)シリコン基板に第1
のイオン注入を施す段階であって、アモルファス化され
たSiの領域が前記シリコン基板中に形成されるような
条件下で実施される段階と、(b)前記アモルファス化
されたSiの領域を含む前記シリコン基板に第2のイオ
ン注入を施す段階であって、第2のイオン注入ピークが
前記アモルファス化されたSiの領域内にあるような条
件下で前記シリコン基板中にドーパント・イオンを注入
することによって実施される段階と、(c)前記シリコ
ン基板を、前記アモルファス化されたSiの領域が再結
晶化されるような条件下でアニールする段階であって、
これによって前記シリコン基板中に拡散領域が形成され
る段階を含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、メタル・オン・シ
リコン(MOS)構造に関し、より詳細には、受け入れ
可能な欠陥密度、信頼性およびプロセス制御を有する低
抵抗の拡散領域を含むMOS構造に関する。
【0002】
【従来の技術】バイポーラ・トランジスタでは、コレク
タの抵抗を低減させデバイス性能を向上させるため、コ
レクタ領域内に比較的に高濃度にドープされた層を使用
する。この領域はサブコレクタと呼ばれ、バイポーラ・
トランジスタを構成するその他の拡散領域の下方に形成
される。さらに、比較的低抵抗の拡散で表面にサブコレ
クタを接続する、比較的に高濃度にドープされたリーチ
スルー(reachthrough)拡散を、コレクタ・コンタクト
の下に形成する必要がある。これは、標準的な周知のバ
イポーラ・トランジスタ設計である。
【0003】さらに、回路設計中に使用する同じダイ上
に使用可能なキャパシタ部品を有し、キャパシタを製作
する通常のプロセス・フローの一部であるプロセス段階
をできるだけ多く再使用することが望ましい。プロセス
段階を再使用してMOSキャパシタを製作する1つの利
点はコストを下げることができることである。MOSキ
ャパシタの製作に使用するプロセスが、所望の信頼性お
よびその応用に対して必要な欠陥密度を提供し、プロセ
スからプロセスへ一貫した電気特性を与えるよう十分に
制御可能であることが絶対に必要である。
【0004】従来技術では、この拡散領域を異なる2つ
のプロセスを使用して作成することができる。これらの
従来技術のプロセスを図1〜図3に示す。これらの図
で、符号10はシリコン基板を表し、12は浅いトレン
チ分離領域を表し、14はイオン注入前に基板10の表
面上に形成される酸化物を表し、16は予備アモルファ
ス化(preamorphization)領域を表し、18は拡散領域
を表す。
【0005】詳細には図1および図2は、非常に浅い低
ドーズ量アンチモン(Sb)注入(Sb濃度1〜2×1
14原子/cm2、イオン注入エネルギー45KeV)
およびそれに続く低エネルギー高ドーズ量リン(P)注
入(P濃度4〜6×1015原子/cm2、イオン注入エ
ネルギー20KeV)によって実施された拡散を示す図
である。この従来技術のプロセスでは、アンチモンがシ
リコン基板を、上面からシリコン表面の下方約30nm
のピーク深度まで予備アモルファス化する。シリコン・
ウェーハ中に拡散を注入した後、ウェーハをアニールし
表面を再結晶化する。この予備アモルファス化段階によ
ってアニール後のSi中の欠陥が除去される。注入が浅
いため、その後にこの拡散領域の上に成長させたMOS
キャパシタ酸化物は信頼できないと判定された。さらに
この従来技術では、表面のドーパント濃度の変動が大き
いためにこの拡散領域の上に成長させた酸化物の酸化物
厚さの変動も大きくなった。さらにこの従来技術の技法
では、プロセスの各実行(run)間で酸化物の厚さが幅
広く変動し、シリコンの酸化が、通常の小さなプロセス
変動に極めて敏感であることが示された。
【0006】図3に、拡散領域を製作するのに従来技術
において使用できる第2の注入方法を示す。この従来技
術のプロセスは先に図1および図2に示したプロセスと
類似しているが、低エネルギー低ドーズ量Sb注入が行
われない、すなわち予備アモルファス化段階を使用しな
い点が異なる。代わりに、比較的に高エネルギー、高ド
ーズ量の単一のリン注入が使用される。この従来技術の
プロセスは、酸化物の信頼性の問題および酸化物の変動
の問題を補正したが、この技法ではアニール後にシリコ
ン中に転位および積層欠陥が生じる。
【0007】従来技術の拡散領域製作プロセスの以上の
ような欠点から見て、受け入れ可能な欠陥密度、信頼性
およびプロセス制御を有し、なおかつ抵抗の低い拡散領
域を形成することができる改良された新規な方法を開発
する必要がある。
【0008】
【発明が解決しようとする課題】本発明の1つの目的
は、低抵抗(シート抵抗約50.0Ω/□未満)の拡散
領域を製作する方法を提供することにある。
【0009】本発明の他の目的は、受け入れ可能な欠陥
密度、信頼性およびプロセス制御を有する拡散領域の製
作方法を提供することにある。
【0010】本発明の他の目的は、MOSキャパシタに
使用することができる拡散領域を提供することにある。
【0011】
【課題を解決するための手段】これらおよびその他の目
的および利点は、予め実施した予備アモルファス化注入
段階によって作り出されたアモルファス領域内に注入の
ピーク(Rp)がくるように、高ドーズ量ドーパント
(例えばリン)注入段階のエネルギーを選択する本発明
の方法を使用することによって得ることができる。詳細
には本発明の方法は、シリコン基板中に低抵抗の拡散領
域を形成する際に使用される。この方法は、 (a)シリコン基板に第1のイオン注入を施す段階であ
って、前記第1のイオン注入段階が、アモルファス化さ
れたSiの領域が前記シリコン基板中に形成されるよう
な条件下で実施される段階、 (b)前記アモルファス化されたSiの領域を含む前記
シリコン基板に第2のイオン注入を施す段階であって、
前記第2のイオン注入段階が、前記ドーパント・イオン
の注入ピークが前記アモルファス化されたSiの領域内
にあるような条件下で前記シリコン基板中にドーパント
・イオンを注入することによって実施される段階、およ
び (c)前記シリコン基板を、前記アモルファス化された
Siの領域が再結晶化されるような条件下でアニールす
る段階であって、これによって前記シリコン基板中に拡
散領域が形成される段階を含む。
【0012】本発明の方法は、以下の3つの基準を満た
す拡散領域を提供することに留意されたい。すなわち、
(i)抵抗が低いこと、(ii)注入したSiのアニー
ル中に形成されるSi欠陥が少ないこと、および(ii
i)ウェーハ全面の均一性が約±5%と厚さが均一な信
頼できる酸化物領域が得られることである。従来技術の
プロセスでもこれらの特性のうちの1つまたは2つを満
たすことができるが、これらの特性を全て満たすものは
ない。
【0013】本発明の他の態様は、本発明の拡散領域を
その中に含むMOSキャパシタを形成する方法に関す
る。詳細には本発明のこの態様は、先に述べた段階
(a)〜(c)を実施する段階、および次いで以下の諸
段階を実施する段階を含む。 (d)前記シリコン基板上に誘電体層を形成する段階 (e)前記誘電体層上にドープされたポリシリコン層を
形成する段階 (f)前記ドープされたポリシリコン層をアニールして
同層を活性化する段階
【0014】製造方法の提供に加え、本発明は、これら
の方法によって得られる構造も対象とする。本発明のこ
の態様によれば、拡散領域がその中に形成されたシリコ
ン基板を含むMOS構造であって、前記拡散領域の抵抗
が50Ω/□以下であり、前記拡散領域が、前記シリコ
ン基板の表面から約500Å以上の深さのところに形成
されるMOS構造を提供する。
【0015】MOSキャパシタとして使用するときには
このMOS構造がさらに、前記シリコン基板上に形成さ
れた誘電体層および前記誘電体層上のドープされ活性化
されたポリシリコン層を含む。
【0016】
【発明の実施の形態】次に本出願に添付した図面を参照
して、拡散領域がその中に形成されたMOS構造を提供
する本発明をより詳細に説明する。添付図面では、同じ
または対応する構成部分あるいはその両方が同じ符号で
記述されていることに留意されたい。
【0017】最初に、低抵抗拡散領域を製作するのに本
発明で使用する基本的なプロセス段階を示す図4〜図6
を参照する。詳細には図4は、アモルファス化されたS
iの領域16をシリコン基板10の表面に形成する本発
明のプロセスの第1の注入段階、すなわち予備アモルフ
ァス化段階を示す。図示のようにシリコン基板10は、
浅いトレンチ分離(STI)領域12、および浅いトレ
ンチ分離領域を覆うことなく基板10の表面に形成され
た酸化物層14を含む。酸化物層、例えばSiO2はさ
まざまな注入段階の間、マスクとして使用され、再結晶
化アニール段階の前または後に当技術分野で周知の従来
の除去技法を使用して構造の表面から除去される。
【0018】シリコン基板10は、半導体製造に使用す
ることができる一切の基板を含む。基板10は、Siウ
ェーハ、Siチップ、シリコン・オン・インシュレータ
(SOI)構造またはその他の同等の構造とすることが
でき、その中にさまざまな分離領域およびアクティブ・
デバイス領域を含むことができる。図面には浅いトレン
チ分離領域だけを示したが、本発明は、従来の分離/ア
クティブ領域を含むその他のシリコン基板をも含む。
【0019】図4に示した構造は、当業者に周知の従来
のプロセスを使用して製作する。例えばSTI領域12
は、シリコン基板10の表面に浅いトレンチ領域を与え
るリソグラフィおよびドライ・エッチングを使用して製
作する。浅いトレンチ領域は、テトラメチルオルトシリ
ケート(TEOS)などの誘電材料で充てんし、高密度
化する。TEOSをトレンチに充てんする前に任意選択
でトレンチの中にライナ(liner)材料を形成してもよ
い。リソグラフィ段階で使用したレジストを除去し、そ
の後、反応性イオン・エッチング(RIE)、化学機械
研磨(CMP)、研削(grinding)などの従来の平坦化
プロセスを使用して構造を平坦化する。
【0020】酸化物層14は基板10の表面に、基板の
表面に薄い酸化物層を成長させることができる熱酸化プ
ロセスを使用して形成する。本発明によればこの酸化物
は、後続の注入プロセスにおいて注入マスクとして使用
される。あるいは、適当なレジストを用いて構造にパタ
ーン形成し、次いで、化学気相成長(CVD)、プラズ
マCVD、スパッタリング、その他の同等の付着プロセ
スなどの従来の付着技法を使用してSiO2などの酸化
物を含む材料を基板10の露出した表面に付着させるこ
とによって、スクリーン酸化物層を形成することができ
る。
【0021】酸化物層の形成にどの技法を使用するかに
関わらず、酸化物層14の最終的な厚さは約20〜約2
00Åとする。酸化物層の最終的な厚さが約60〜約1
00Åであることがより好ましい。
【0022】図4に示すように構造を、Ge、Sb、I
n、As、その他のドーパントなどの重い原子(重原
子)を使用してシリコン基板に予備アモルファス化領域
16を作成する第1のイオン注入段階にかける。詳細に
は第1のイオン注入段階が、Si基板の表面の下方の一
領域の結晶構造を破壊する役目を果たし、アモルファス
化されたSiを含む深いアモルファス注入領域を作り出
す。第1のイオン注入段階は、約1×1014〜約5×1
14原子/cm2のイオン・ドーズ量を使用し、第1の
イオン注入段階のエネルギーは50KeV以上、好まし
くは約100〜約500KeVとする。これらの条件を
使用すると予備アモルファス化領域が、シリコン基板の
表面の約80〜約150nmの深さに作り出される。重
原子は、アモルファス・シリコン領域の上面が酸化物層
から離れる十分な深さに注入しなければならないことに
留意されたい。
【0023】第1の注入段階で使用する好ましい重原子
はSbであり、好ましい条件は、Sbイオン・ドーズ量
1〜5×1014、注入エネルギー200KeV以上であ
る。これらの条件を使用するとSbは、シリコン基板の
表面の約90nmから深いところに注入される。
【0024】次に図5に示すように、図4に示した構造
上に第2のイオン注入段階を実施する。詳細には第2の
イオン注入段階では、P、As、その他のドーパントな
どのドーパント原子を高いドーズ量を使用して注入す
る。注入するドーパントのエネルギーは、範囲Rpとも
呼ぶピーク注入が第1のイオン注入段階によって生み出
されたアモルファス領域内にくるように選択する。本発
明のこの段階で使用するドーパント原子は、アモルファ
ス領域を生み出すのに使用した重原子とは異なる。第2
のイオン注入段階は、約1×1015〜約8×1015原子
/cm2のドーパント・ドーズ量、約50〜約150K
eVの注入エネルギーを使用して実施する。第2のイオ
ン注入段階で使用するこれらの条件は、第1のイオン注
入段階によって作り出されたアモルファス化領域内、す
なわちシリコン基板の表面から約80〜約150nmの
深さの範囲にドーパント原子を注入するのに十分である
ことを再び強調しておく。図5で16'は、ドーパント
原子が予備アモルファス化領域に注入された新しい領域
を表す。第1のイオン注入段階によって作り出されたア
モルファス領域内にドーパント・イオンを注入すること
によって、望ましくない欠陥の形成が回避される。
【0025】本発明で使用する好ましいドーパントはP
であり、好ましい条件は、Pドーズ量が4×1015原子
/cm2、注入エネルギーが70KeVである。本発明
の方法では、第1および第2の注入段階に対して従来の
任意のイオン注入装置を使用することができることに留
意されたい。
【0026】アモルファス化領域中にドーパント・イオ
ンを注入した後、アモルファスSiを再結晶化するのに
十分な条件下で構造をアニールし、これによって拡散領
域18を形成する。アニール後の構造を図6に示す。ア
ニールは、炉アニールまたは短時間アニール(RTA)
を使用して実施することができる。これらのアニール技
法はともに当業者に周知である。このアニール段階は一
般に不活性ガス、例えばHe、Ar、N2雰囲気中で実
施する。不活性ガスに約3%未満の酸素を混合すること
ができる。不活性ガス雰囲気の代わりに酸化性雰囲気を
アニール中に使用することもできる。
【0027】アニールの正確な温度および時間は、使用
するアニール技法ならびにシリコン基板中に見られるド
ーパントの種類によって異なる。アモルファスSiを再
結晶化しドーパントを活性化できるものである限り、正
確な温度および時間は本発明にとってそれほど重要では
ない。
【0028】次に図7に示すように誘電体層20を、シ
リコン基板の表面の部分にSTI領域の一部を覆って形
成する。ただしSTI領域全体は覆わない。誘電体層
は、当技術分野で周知の従来の熱酸化条件を使用して熱
的に成長させるか、またはCVD、プラズマCVD、ス
パッタリング、スピンオン・コーティング、その他の同
等の付着技法など、従来の技法によって付着させること
ができる。本発明に使用することができる適当な誘電材
料は、酸化物、窒化物、ダイヤモンド、ダイヤモンド様
炭素、パラリエン・ポリマー、シリコン・ポリマーおよ
びその他の同等の材料を含む一般的な絶縁材料である。
ただしこれらに限定されるわけではない。本発明の好ま
しい実施形態では誘電体層は、熱成長させた酸化物層で
ある。誘電体層20の厚さは一般に約30〜約200Å
である。より好ましくは誘電体層20の厚さが約50〜
約100Åである。
【0029】次いで、ドープしたまたは無ドープのポリ
シリコンの層22を図7に示した構造全体上に形成し、
ポリシリコン層および誘電体層をパターン形成して図8
に示す構造を形成する。ポリシリコン層は、当業者に周
知の従来の付着技法を使用して形成する。例えば化学気
相成長、プラズマ化学気相成長、またはスパッタリング
を使用して誘電体層12の表面にポリシリコン層を形成
することができる。ポリシリコン層を付着させる非常に
好ましい手段は、600℃〜750℃などの低温でのシ
ランの熱分解である。ポリシリコン層の厚さは本発明に
とってそれほど重要ではないが、一般に約500〜約3
000Åである。パターン形成は、従来のリソグラフィ
および反応性イオン・エッチングを使用して実施するこ
とができる。
【0030】先に述べたとおりポリシリコンのドーピン
グは、付着プロセス中またはポリシリコン層を形成した
後に実行することができる。付着プロセス中にドーピン
グを実施するときには付着ガスがn型またはp型ドーパ
ント、すなわちジボランを含む。ポリシリコン層の形成
後にドーピングを実施するときには、ドーパント原子を
従来のイオン注入によって導入する。どの技法を使用す
るかに関わらずドープ後のポリシリコン層は、濃度約1
×1014〜約1×1021原子/cm2のドーパントを含
む。ドープされたポリシリコン層の形成後に、ポリシリ
コン層全体を通してドーパント原子の分布を均質化し、
シリコン結晶粒中のドーパント原子濃度を溶解度の限界
にまでまたは限界の近くにまで高め、シリコン薄膜を再
結晶化して、ポリシリコン層中に結晶粒界を形成させる
のに十分な従来のアニールを実施することができる。こ
のアニール段階は、従来の炉アニールまたは短時間アニ
ールを使用して実施する。やはりここでも正確な温度お
よび時間は、ポリシリコン層中に取り込ませるドーパン
ト原子の種類ならびに選択したアニール・プロセスの種
類によって異なる。
【0031】次に、注入の深さ(x軸)に対するドーパ
ント・イオン濃度(y軸)のグラフである図9に注目す
る。このグラフは、従来技術のプロセスCE1およびC
E2ならびに本発明の方法を使用した最終的な拡散ドー
パント・プロファイルの比較を示す。なお、CE1は従
来技術の図1および図2に示した方法を表し、CE2は
従来技術の図3に示した方法を表す。
【0032】まとめとして、本発明の構成に関して以下
の事項を開示する。
【0033】(1)シリコン基板中に拡散領域が形成さ
れているMOS構造の製造方法であって、(a)シリコ
ン基板に第1のイオン注入を施す段階であって、前記第
1のイオン注入段階が、アモルファス化されたSiの領
域が前記シリコン基板中に形成されるような条件下で実
施される段階と、(b)前記アモルファス化されたSi
の領域を含む前記シリコン基板に第2のイオン注入を施
す段階であって、前記第2のイオン注入段階が、前記ド
ーパント・イオンの注入ピークが前記アモルファス化さ
れたSiの領域内にあるような条件下で前記シリコン基
板中にドーパント・イオンを注入することによって実施
される段階と、(c)前記シリコン基板を、前記アモル
ファス化されたSiの領域が再結晶化されるような条件
下でアニールする段階であって、これによって前記シリ
コン基板中に拡散領域が形成される段階を含む方法。 (2)前記シリコン基板がさらに、前記シリコン基板中
に埋め込まれた浅いトレンチ分離領域および前記シリコ
ン基板上に形成された酸化物層を含み、前記酸化物層
が、前記浅いトレンチ分離領域全体は覆わない、上記
(1)に記載の方法。 (3)前記第1のイオン注入段階が、Ge、Sb、I
n、Asおよび前記アモルファス化されたSiの領域を
形成する能力を有するその他のドーパントから成るグル
ープから選択された重原子を使用する、上記(1)に記
載の方法。 (4)前記重原子がSbである、上記(3)に記載の方
法。 (5)前記第1のイオン注入段階が、約1×1014〜約
5×1014原子/cm2のイオン・ドーズ量および50
KeV以上のエネルギーを使用する、上記(1)に記載
の方法。 (6)前記アモルファス化されたSiの領域が、前記シ
リコン基板の表面の下方約80〜約150nmの深さに
形成される、上記(1)に記載の方法。 (7)前記第1のイオン注入段階でSbが約1〜5×1
14原子/cm2のドーズ量で使用され、前記Sb注入
が200KeV以上のエネルギーで実施される、上記
(1)に記載の方法。 (8)前記第2のイオン注入段階が、P、Asおよびそ
の他のドーパントから成るグループから選択されたドー
パント原子を使用する、上記(1)に記載の方法。 (9)前記ドーパント原子がPである、上記(8)に記
載の方法。 (10)前記第2のイオン注入段階が、約1×1015
約8×1015原子/cm 2のドーパント・ドーズ量およ
び約50〜約150KeVのエネルギーを使用する、上
記(1)に記載の方法。 (11)前記第2のイオン注入段階でPが4×1015
子/cm2のドーズ量で使用され、前記第2のイオン注
入段階が70KeVのエネルギーで実施される、上記
(1)に記載の方法。 (12)前記アニール段階が不活性ガス雰囲気中で実施
される、上記(1)に記載の方法。 (13)前記酸化物層を除去する段階をさらに含む、上
記(2)に記載の方法。 (14)(d)前記シリコン基板上に誘電体層を形成す
る段階と、(e)前記誘電体層上にドープされたポリシ
リコン層を形成する段階と、(f)前記ドープされたポ
リシリコン層をアニールして同層を活性化する段階をさ
らに含む、上記(1)に記載の方法。 (15)拡散領域がその中に形成されたシリコン基板を
含むMOS構造であって、前記拡散領域の抵抗が50Ω
/□以下であり、前記拡散領域が、前記シリコン基板の
表面から500Å以上の深さのところに形成されたMO
S構造。 (16)前記シリコン基板上に形成された誘電体層、お
よび前記誘電体層上に形成されたドープされ活性化され
たポリシリコンの層をさらに含む、上記(15)に記載
のMOS構造。 (17)前記誘電体層が、酸化物、窒化物、ダイヤモン
ド、ダイヤモンド様炭素、パラリエン・ポリマーおよび
シリコン・ポリマーから成るグループから選択された誘
電材料である、上記(15)に記載のMOS構造。
【図面の簡単な説明】
【図1】シリコン基板中に拡散領域を製作する従来技術
方法のSb注入を示す断面図である。
【図2】シリコン基板中に拡散領域を製作する従来技術
方法のリン注入を示す断面図である。
【図3】リン注入だけを使用してシリコン基板中に拡散
領域を製作する従来技術の方法を示す断面図である。
【図4】本発明の拡散領域形成に使用するプロセスのS
b注入を示す断面図である。
【図5】本発明の拡散領域形成に使用するプロセスのリ
ン注入を示す断面図であって、リン注入のピークが予備
アモルファス化帯の内部にある断面図である。
【図6】本発明の拡散領域形成に使用するプロセスのア
ニール後を示す断面図である。
【図7】本発明のMOSキャパシタの形成に使用するプ
ロセス段階のうちシリコン基板上に誘電体層を形成する
段階を示す断面図である。
【図8】本発明のMOSキャパシタの形成に使用するプ
ロセス段階のうちキャパシタの端子を形成する段階を示
す断面図である。
【図9】従来技術のプロセスを使用して形成した拡散領
域と本発明によって作成した拡散領域を含む注入プロフ
ァイルのグラフである。
【符号の説明】
10 シリコン基板 12 浅いトレンチ分離(STI)領域 14 酸化物層 16 アモルファス化されたSi領域 18 拡散領域 20 誘電体層 22 ポリシリコン層
フロントページの続き (72)発明者 ダグラス・ディー・クールバーグ アメリカ合衆国05452 バーモント州エセ ックス・ジャンクション セイジ・サーク ル 21 (72)発明者 デビッド・エル・ハラメ アメリカ合衆国05452 バーモント州エセ ックス・ジャンクション ジストル・レー ン 9

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】シリコン基板中に拡散領域が形成されてい
    るMOS構造の製造方法であって、 (a)シリコン基板に第1のイオン注入を施す段階であ
    って、前記第1のイオン注入段階が、アモルファス化さ
    れたSiの領域が前記シリコン基板中に形成されるよう
    な条件下で実施される段階と、 (b)前記アモルファス化されたSiの領域を含む前記
    シリコン基板に第2のイオン注入を施す段階であって、
    前記第2のイオン注入段階が、前記ドーパント・イオン
    の注入ピークが前記アモルファス化されたSiの領域内
    にあるような条件下で前記シリコン基板中にドーパント
    ・イオンを注入することによって実施される段階と、 (c)前記シリコン基板を、前記アモルファス化された
    Siの領域が再結晶化されるような条件下でアニールす
    る段階であって、これによって前記シリコン基板中に拡
    散領域が形成される段階を含む方法。
  2. 【請求項2】前記シリコン基板がさらに、前記シリコン
    基板中に埋め込まれた浅いトレンチ分離領域および前記
    シリコン基板上に形成された酸化物層を含み、前記酸化
    物層が、前記浅いトレンチ分離領域全体は覆わない、請
    求項1に記載の方法。
  3. 【請求項3】前記第1のイオン注入段階が、Ge、S
    b、In、Asおよび前記アモルファス化されたSiの
    領域を形成する能力を有するその他のドーパントから成
    るグループから選択された重原子を使用する、請求項1
    に記載の方法。
  4. 【請求項4】前記重原子がSbである、請求項3に記載
    の方法。
  5. 【請求項5】前記第1のイオン注入段階が、約1×10
    14〜約5×1014原子/cm2のイオン・ドーズ量およ
    び50KeV以上のエネルギーを使用する、請求項1に
    記載の方法。
  6. 【請求項6】前記アモルファス化されたSiの領域が、
    前記シリコン基板の表面の下方約80〜約150nmの
    深さに形成される、請求項1に記載の方法。
  7. 【請求項7】前記第1のイオン注入段階でSbが約1〜
    5×1014原子/cm2のドーズ量で使用され、前記S
    b注入が200KeV以上のエネルギーで実施される、
    請求項1に記載の方法。
  8. 【請求項8】前記第2のイオン注入段階が、P、Asお
    よびその他のドーパントから成るグループから選択され
    たドーパント原子を使用する、請求項1に記載の方法。
  9. 【請求項9】前記ドーパント原子がPである、請求項8
    に記載の方法。
  10. 【請求項10】前記第2のイオン注入段階が、約1×1
    15〜約8×1015原子/cm2のドーパント・ドーズ
    量および約50〜約150KeVのエネルギーを使用す
    る、請求項1に記載の方法。
  11. 【請求項11】前記第2のイオン注入段階でPが4×1
    15原子/cm2のドーズ量で使用され、前記第2のイ
    オン注入段階が70KeVのエネルギーで実施される、
    請求項1に記載の方法。
  12. 【請求項12】前記アニール段階が不活性ガス雰囲気中
    で実施される、請求項1に記載の方法。
  13. 【請求項13】前記酸化物層を除去する段階をさらに含
    む、請求項2に記載の方法。
  14. 【請求項14】(d)前記シリコン基板上に誘電体層を
    形成する段階と、 (e)前記誘電体層上にドープされたポリシリコン層を
    形成する段階と、 (f)前記ドープされたポリシリコン層をアニールして
    同層を活性化する段階をさらに含む、請求項1に記載の
    方法。
  15. 【請求項15】拡散領域がその中に形成されたシリコン
    基板を含むMOS構造であって、前記拡散領域の抵抗が
    50Ω/□以下であり、前記拡散領域が、前記シリコン
    基板の表面から500Å以上の深さのところに形成され
    たMOS構造。
  16. 【請求項16】前記シリコン基板上に形成された誘電体
    層、および前記誘電体層上に形成されたドープされ活性
    化されたポリシリコンの層をさらに含む、請求項15に
    記載のMOS構造。
  17. 【請求項17】前記誘電体層が、酸化物、窒化物、ダイ
    ヤモンド、ダイヤモンド様炭素、パラリエン・ポリマー
    およびシリコン・ポリマーから成るグループから選択さ
    れた誘電材料である、請求項15に記載のMOS構造。
JP2000280234A 1999-09-21 2000-09-14 Mos構造およびその製造方法 Pending JP2001111064A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/400676 1999-09-21
US09/400,676 US6399458B1 (en) 1999-09-21 1999-09-21 Optimized reachthrough implant for simultaneously forming an MOS capacitor

Publications (1)

Publication Number Publication Date
JP2001111064A true JP2001111064A (ja) 2001-04-20

Family

ID=23584555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000280234A Pending JP2001111064A (ja) 1999-09-21 2000-09-14 Mos構造およびその製造方法

Country Status (7)

Country Link
US (2) US6399458B1 (ja)
JP (1) JP2001111064A (ja)
KR (1) KR100377048B1 (ja)
CN (2) CN1153263C (ja)
MY (1) MY125505A (ja)
SG (1) SG99316A1 (ja)
TW (1) TW543154B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3970682B2 (ja) * 2002-05-17 2007-09-05 株式会社ルネサステクノロジ 半導体装置の製造方法
CN100389489C (zh) * 2003-12-30 2008-05-21 中芯国际集成电路制造(上海)有限公司 利用注入晶片的注入机的低能量剂量监测
US7285473B2 (en) * 2005-01-07 2007-10-23 International Business Machines Corporation Method for fabricating low-defect-density changed orientation Si
US7695564B1 (en) * 2005-02-03 2010-04-13 Hrl Laboratories, Llc Thermal management substrate
JP4493536B2 (ja) * 2005-03-30 2010-06-30 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US20090050824A1 (en) * 2007-06-25 2009-02-26 The University Of Melbourne Method of fabricating a structure from diamond material or diamond-like carbon material
CN102760652A (zh) * 2011-04-25 2012-10-31 中国科学院微电子研究所 半导体器件制造方法
CN102303844B (zh) * 2011-08-15 2014-07-09 上海先进半导体制造股份有限公司 Mems器件及其形成方法
CN104517846B (zh) * 2013-09-27 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US20150214339A1 (en) * 2014-01-24 2015-07-30 Varian Semiconductor Equipment Associates, Inc. Techniques for ion implantation of narrow semiconductor structures
CN110491944B (zh) * 2019-08-05 2023-08-11 上海华力集成电路制造有限公司 P型mosfet及其制造方法
CN114823345B (zh) * 2022-06-29 2022-09-09 广州粤芯半导体技术有限公司 一种ldmos晶体管及其制作方法
CN116525614B (zh) * 2023-06-26 2023-10-13 合肥晶合集成电路股份有限公司 一种半导体器件及其制作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0054303B1 (en) 1980-12-17 1986-06-11 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
DD220814A1 (de) * 1984-02-01 1985-04-10 Univ Berlin Humboldt Verfahren zur halbleiterdotierung durch ionenimplantation
DD220812A1 (de) * 1984-02-01 1985-04-10 Univ Berlin Humboldt Verfahren zur herstellung von dotierungsprofilen mit steilem konzentrationsgradienten
US5218228A (en) 1987-08-07 1993-06-08 Siliconix Inc. High voltage MOS transistors with reduced parasitic current gain
US4939099A (en) 1988-06-21 1990-07-03 Texas Instruments Incorporated Process for fabricating isolated vertical bipolar and JFET transistors
US4898839A (en) 1988-11-15 1990-02-06 Sanyo Electric Co., Ltd. Semiconductor integrated circuit and manufacturing method therefor
DD277552A1 (de) * 1988-11-30 1990-04-04 Erfurt Mikroelektronik Verfahren zum verbessern der elektrischen eigenschaften von pn-uebergaengen
JPH02170528A (ja) * 1988-12-23 1990-07-02 Toshiba Corp 半導体装置の製造方法
DE4035842A1 (de) * 1990-11-10 1992-05-14 Telefunken Electronic Gmbh Verfahren zur rekristallisierung voramorphisierter halbleiteroberflaechenzonen
JP3186099B2 (ja) 1991-08-07 2001-07-11 日本電気株式会社 バイポーラ論理回路
KR940018967A (ko) 1993-01-30 1994-08-19 오가 노리오 반도체장치 및 그 제조방법
JP3326267B2 (ja) 1994-03-01 2002-09-17 三菱電機株式会社 半導体装置およびその製造方法
JP2586407B2 (ja) * 1994-10-28 1997-02-26 日本電気株式会社 半導体装置の製造方法
JPH08172139A (ja) 1994-12-19 1996-07-02 Sony Corp 半導体装置製造方法
JP2586844B2 (ja) * 1994-12-28 1997-03-05 日本電気株式会社 半導体装置の製造方法
US5552619A (en) 1995-05-10 1996-09-03 National Semiconductor Corporation Capacitor coupled contactless imager with high resolution and wide dynamic range
US5789802A (en) * 1996-06-21 1998-08-04 Advanced Micro Devices, Inc. Dopant profile spreading for arsenic source/drain
KR100269289B1 (ko) * 1997-02-19 2000-10-16 윤종용 실리콘막의결정화방법
JPH10270377A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 半導体装置の製造方法
US6019260A (en) * 1997-08-08 2000-02-01 Spotless Plastics Pty. Ltd. Side indicator hangers and method and apparatus for removing indicators from hangers
US6037640A (en) * 1997-11-12 2000-03-14 International Business Machines Corporation Ultra-shallow semiconductor junction formation
KR100267084B1 (ko) * 1997-11-19 2000-10-02 김충환 바이폴라트랜지스터의에미터형성방법
KR100328455B1 (ko) * 1997-12-30 2002-08-08 주식회사 하이닉스반도체 반도체소자의제조방법
US6184112B1 (en) * 1998-12-02 2001-02-06 Advanced Micro Devices, Inc. Method of forming a MOSFET transistor with a shallow abrupt retrograde dopant profile

Also Published As

Publication number Publication date
KR20010039888A (ko) 2001-05-15
KR100377048B1 (ko) 2003-03-26
US20020093039A1 (en) 2002-07-18
US6399458B1 (en) 2002-06-04
MY125505A (en) 2006-08-30
SG99316A1 (en) 2003-10-27
TW543154B (en) 2003-07-21
CN1501512A (zh) 2004-06-02
CN1289142A (zh) 2001-03-28
US6528821B2 (en) 2003-03-04
CN1265468C (zh) 2006-07-19
CN1153263C (zh) 2004-06-09

Similar Documents

Publication Publication Date Title
US6365488B1 (en) Method of manufacturing SOI wafer with buried layer
JP2009141375A (ja) 半導体プロセスおよび集積回路
US7785974B2 (en) Methods of employing a thin oxide mask for high dose implants
US6734109B2 (en) Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon
KR100718823B1 (ko) 실리콘-게르마늄 트랜지스터 및 관련 방법들
JP2004031691A (ja) 半導体装置及びその製造方法
JP2001111064A (ja) Mos構造およびその製造方法
US20050054173A1 (en) Method of manufacturing metal-oxide-semiconductor transistor
JP3545526B2 (ja) 半導体装置の製造方法
US20060014350A1 (en) Method for fabricating a semiconductor transistor device having ultra-shallow source/drain extensions
US6759303B1 (en) Complementary vertical bipolar junction transistors fabricated of silicon-on-sapphire utilizing wide base PNP transistors
US6856000B2 (en) Reduce 1/f noise in NPN transistors without degrading the properties of PNP transistors in integrated circuit technologies
KR100821494B1 (ko) 상보형 금속 산화 반도체 디바이스용 이중 게이트 구조 제조 방법
JPH08236610A (ja) 集積回路中の分離領域形成プロセス及び形成された構造体
US20030062589A1 (en) Method for manufacturing and structure of semiconductor device with shallow trench collector contact region
US6806159B2 (en) Method for manufacturing a semiconductor device with sinker contact region
JP3946910B2 (ja) 半導体装置の製造方法
JP3628292B2 (ja) 半導体装置の製造方法
KR100461156B1 (ko) 선택적 에피택셜 성장법을 이용한 규소게르마늄바이씨모스 소자 제조 방법
US6500740B1 (en) Process for fabricating semiconductor devices in which the distribution of dopants is controlled
US20050037588A1 (en) Method for manufacturing and structure of semiconductor device with sinker contact region
JPH1140801A (ja) 半導体装置の製造方法
JPH02205016A (ja) 半導体装置の製造方法
JP2004363267A (ja) バイポーラトランジスタ及び同バイポーラトランジスタを具備する半導体装置、並びにバイポーラトランジスタの製造方法及び同バイポーラトランジスタを具備する半導体装置の製造方法
JPH02246325A (ja) トランジスタの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031203

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20031212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20031212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051124

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060131

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060407

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070813

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070816

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20070817