KR100267084B1 - 바이폴라트랜지스터의에미터형성방법 - Google Patents
바이폴라트랜지스터의에미터형성방법 Download PDFInfo
- Publication number
- KR100267084B1 KR100267084B1 KR1019970061023A KR19970061023A KR100267084B1 KR 100267084 B1 KR100267084 B1 KR 100267084B1 KR 1019970061023 A KR1019970061023 A KR 1019970061023A KR 19970061023 A KR19970061023 A KR 19970061023A KR 100267084 B1 KR100267084 B1 KR 100267084B1
- Authority
- KR
- South Korea
- Prior art keywords
- emitter
- base region
- forming
- phosphorus
- arsenic
- Prior art date
Links
- 238000000034 method Methods 0.000 title abstract description 32
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 19
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 19
- 239000011574 phosphorus Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 바이폴라 트랜지스터의 제조공정에 있어서, 에미터 형성영역에 비소(AsH3)와 인(PH3)을 1 : 4의 비율로 각각 순서에 관계없이 이온주입하여 확산시키는 것을 특징으로 하는 바이폴라 트랜지스터의 에미터 형성방법에 관한 것으로서, 이 방법은 두 물질을 이온 주입 공정을 이용하여 각각 주입하기 때문에 종래 PCT(Perfect Crystal Device Technology) 기술에서 두 물질을 함께 가스상으로 도핑하는 것에 비해 정확한 도핑 비율을 유지할 수 있어 공정의 안정화를 꾀할 수 있음은 물론 불순물의 농도 프로파일, 정션 깊이 조절이 용이하여 목표하는 에미터를 쉽게 구현할 수 있다.
Description
본 발명은 바이폴라 트랜지스터의 에미터 형성방법에 관한 것으로, 보다 상세하게는 비소와 인을 함께 사용하여 트랜지스터의 에미터를 형성함에 있어서 이들의 농도를 일정하게 유지할 수 있도록 하여 공정안정화를 꾀할 수 있는 바이폴라 트랜지스터의 에미터 형성방법에 관한 것이다.
통상의 트랜지스터나 그외의 반도체 소자 제조공정에서도 반도체 소자의 전기적 특성을 제한하는 결점들이 발생하며, 그 중 소자의 전기적 특성에 가장 영향을 주는 것으로 다양한 결정체 결점(Crystal defects)들이 있다. 따라서 반도체 소자를 결점없이 제조하는 것은 거의 불가능 하였다.
그러나, 최근 반도체 제조공정에서 나타나는 결정체 결점을 극복하기 위한 노력들이 지속적으로 이루어지고 있으며, 그 결과로 PCT(Perfect Crystal Device Technology)로 불리우는 새로운 공정 기술이 일본의 도시바사에서 개발된 바 있다.
PCT란 반도체 소자를 제조함에 있어서 붕소나 인을 확산시키는 공정에서 부적절한 전위(dislocation)의 발생을 피하기 위한 것으로, 특히 트랜지스터의 제조에 있어서 에미터 영역에 붕소나 인(PH3)을 비소(AsH3)와 함께 동시에 확산시키는 기술에 관한 것이다.
이렇게 비소와 인을 동시에 확산시키는 공정에서는 이들 물질의 흐름에 따라 전위나 응결(Precipitates)의 발생 정도가 달라지게 되므로, 당연히 전위가 발생하는 확산의 밀도는 인과 비소의 비율에 의존될 수 밖에 없다. 따라서 이 기술을 트랜지스터의 에미터에 적용하기 위해서는 전위가 발생하지 않는 범위로서 인과 비소를 4 : 1의 비율로 사용해야 한다.
이하, 도 1 내지 도 6 을 참조하여 PCT 기술에 의한 트랜지스터의 에미터 형성방법을 구체적으로 설명하고자 한다.
트랜지스터의 제작을 위해서는 먼저 도 1 에 도시된 바와 같이, 실리콘 기판(10) 위에 에피층(12)을 성장시킨 다음 그 상부 전면에 산화막(20)을 형성한다.
다음 도 2 에 나타낸 바와 같이, 사진 및 식각 공정을 이용하여 상기 산화막(20)을 패터닝하여 베이스 형성을 위한 마스크를 형성하고, 그 결과물 상부에 도 3 에서와 같이 붕소가 도핑된 실리콘산화막(22)을 도포한 다음 열확산 등에 의해 상기 붕소 도핑 산화막(22)의 붕소를 에피층(12)의 표면 근방으로 확산시켜 베이스 영역(30)을 형성하게 된다.
다음 도 4 에 나타낸 바와 같이, 다시 붕소 도핑 실리콘산화막(22)을 사진 및 식각 공정을 이용, 패터닝하여 에미터 형성을 위한 마스크로 형성하고, 이어서 그 결과물 상부에 도 5 및 도 6 에 도시된 바와 같이 인과 비소가 4 : 1 의 비율로 함께 도핑된 실리콘산화막(24)을 도포한 후 열확산을 이용, 상기 인과 비소가 함께 도핑된 실리콘산화막(24)내 물질들을 베이스 영역(30) 상의 에피층(12) 표면 근방에 확산시켜 에미터 영역(40)을 형성하게 된다.
다음 베이스 영역(30)의 옆에 별도로 콜랙터 영역을 형성한 후 이들의 전극을 형성하여 NPN 바이폴라 트랜지스터를 형성하게 되는 것이다.
이와 같은 PCT 기술를 사용하여 트랜지스터의 에미터를 형성하면 에미터 내의 결점을 감소시킬 수 있으나, 에미터 영역에 인과 비소가 가스상으로 도핑되기 때문에 산화막(24)으로부터 이들이 4 : 1 의 비율로 확산되기 어렵다. 따라서 공정이 불안정하고, 또한 에미터의 정합 깊이의 조절이 어렵다는 단점을 갖는다.
본 발명은 PCT 기술을 바이폴라 트랜지스터의 에미터 형성에 적용시 발생하는 공정의 흔들림과 인과 비소를 정확한 비율로 도핑할 수 있도록 하기 위한 것으로, 그 목적은 에미터의 불순물 농도 프로파일, 접합 깊이 조절이 용이하여 목표하는 에미터의 구현이 쉽도록 한 바이폴라 트랜지스터의 에미터 형성방법을 제공하는 데에 있다.
본 발명의 목적을 달성하기 위한 바이폴라 트랜지스터의 에미터 형성방법은, 에미터 형성시 주입되는 불순물을 비소와 인의 혼합가스 상태로 적용하지 않고 이온주입 공정을 이용하여 인과 비소 이온을 순서에 관계없이 4 : 1 의 농도 비율로 주입시키는 데에 그 특징이 있다.
도 1 내지 도 6은 종래 PCT(Perfect Crystal Device) 기술에 의한 바이폴라 트랜지스터의 에미터 형성 공정을 보인 단면도들로서,
도 1 은 P형 실리콘 기판에 N형 에피층을 형성한 상태의 단면도,
도 2 는 베이스 형성을 위해 사진 및 식각 공정으로 산화막 마스크를 형성한 상태의 단면도,
도 3 은 산화막 마스크 위에 붕소가 도핑된 산화막을 도포한 상태의 단면도,
도 4 는 확산에 의해 베이스를 형성하고 베이스 형성을 위해 침적한 붕소 도핑 산화막을 에미터 형성을 위한 마스크로 패터닝한 상태의 단면도,
도 5 는 붕소 도핑 산화막 마스크 위에 인과 비소가 함께 도핑된 산화막을 도포한 상태의 단면도,
도 6 은 확산에 의해 에미터를 형성한 상태의 소자 단면도이다.
도 7 내지 도 9는 도 4 의 결과물로 부터 본 발명 기술에 의하여 에미터를 형성하는 공정을 순서대로 나타낸 단면도들이다.
< 도면의 주요부분에 대한 부호의 설명 >
10 : 실리콘 기판 12 : 에피층
20, 22, 24 : 산화막 30 : 베이스 영역
40 : 에미터 영역
이하, 본 발명에 따른 바이폴라 트랜지스터의 에미터 형성방법을 첨부된 도면을 참조하여 설명하고자 한다.
본 발명에 의해 에미터를 형성하는 기술은 에미터를 제외한 바이폴라 트랜지스터의 다른 구성요소를 위에서 설명한 바 있는 PCT 기술이나 통상의 프래너(Planer) 공정을 이용하여 형성하게 된다.
먼저, 도 1 내지 도 4 에 도시된 바와 같이 에피층(12) 위에 베이스 영역(30)을 형성한 후, 도 7 내지 도 9 에 나타낸 공정에 의해 에미터를 형성하는 것이다.
구체적으로 실리콘 기판(10)위에 에피층(12)이 형성되고, 에피층의 표면 근방에 P형 베이스 영역(30)이 형성되어 있으며, 에피층(12)의 상부에는 하부 베이스 영역을 형성하기 위한 산화막(20)(22)이 증착되어 있는 상태에서, 상기 붕소 도핑 실리콘산화막(22)을 사진 및 식각 공정을 이용, 패터닝하여 에미터 형성을 위한 마스크로 형성한다.
다음 상기 결과물의 상부에서 상기 패터닝된 붕소 도핑 실리콘산화막(22)을 이온주입 마스크로 사용하여 도 7 및 도 8 에 도시된 바와 같이, 기판의 상부로부터 먼저 인 불순물(PH3)을 이온 주입하고, 이어서 비소 불순물(AsH3)을 주입한다. 이때 도핑되는 인과 비소 불순물의 비율은 4 : 1 이다. 이때에 인과 비소의 이온주입 공정은 바꾸어 실시할 수도 있다.
이어서 열확산 등에 의해 에피층(12)에 베이스 영역(30)에 주입된 상기 두 물질 이온을 활성화시켜 고농도의 N형 에미터 영역(40)을 형성하게 되는 것이다.
즉, 본 발명에서는 기존 PCT 공정에서와 같이 에미터 형성에 비소와 인을 가스상으로 함께 이용하지 않고, 각각 이온 주입 공정에 의해 정해진 농도 비율로 주입하여 에미터를 형성하였다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따르면 바이폴라 트랜지스터의 에미터를 형성함에 있어 이온 주입 공정을 이용하여 인과 비소를 각각 주입하기 때문에 이들의 농도 비율 유지가 쉬워 공정 안정화를 꾀할 수 있음은 물론 불순물의 농도 프로파일 및 정션 깊이 조절이 용이하여 목표하는 에미터를 쉽게 구현할 수 있다.
Claims (1)
- 제 1 도전형 실리콘기판 상에 제 2 도전형 에피층을 형성하는 단계 ;상기 에피층 내에 제 1 도전형 베이스 영역을 형성하는 단계 ;상기 베이스영역의 일부를 노출하는 개구부를 갖는 산화막을 상기 실리콘기판 상에 형성하는 단계 ;상기 산화막을 이온주입 마스크로 이용하여 상기 개구부 내의 베이스영역에 비소와 인을 1:4의 비율로 이온주입순서에 관계없이 이온주입하는 단계 ; 그리고상기 이온주입된 인과 비소를 열확산하여 상기 베이스영역 내에 고농도의 제 2 도전형 에미터 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 바이폴라트랜지스터의 에미터 형성방법 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970061023A KR100267084B1 (ko) | 1997-11-19 | 1997-11-19 | 바이폴라트랜지스터의에미터형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970061023A KR100267084B1 (ko) | 1997-11-19 | 1997-11-19 | 바이폴라트랜지스터의에미터형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990040577A KR19990040577A (ko) | 1999-06-05 |
| KR100267084B1 true KR100267084B1 (ko) | 2000-10-02 |
Family
ID=19525048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970061023A KR100267084B1 (ko) | 1997-11-19 | 1997-11-19 | 바이폴라트랜지스터의에미터형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100267084B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6399458B1 (en) * | 1999-09-21 | 2002-06-04 | International Business Machines Corporation | Optimized reachthrough implant for simultaneously forming an MOS capacitor |
| CN111933526B (zh) * | 2019-05-13 | 2024-01-30 | 上海积塔半导体有限公司 | Igbt和其制作方法 |
-
1997
- 1997-11-19 KR KR1019970061023A patent/KR100267084B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990040577A (ko) | 1999-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495010A (en) | Method for manufacturing fast bipolar transistors | |
| GB2074790A (en) | Processing for fabricating mosfet devices | |
| US4535529A (en) | Method of making semiconductor devices by forming an impurity adjusted epitaxial layer over out diffused buried layers having different lateral conductivity types | |
| US5837590A (en) | Isolated vertical PNP transistor without required buried layer | |
| KR100267084B1 (ko) | 바이폴라트랜지스터의에미터형성방법 | |
| EP0718891B1 (en) | High performance, high voltage non-epi bipolar transistor | |
| JPH04155932A (ja) | 半導体装置の製造方法 | |
| CN111696854B (zh) | 半导体器件的制造方法 | |
| KR100293269B1 (ko) | 반도체 소자 제조방법 | |
| KR0178994B1 (ko) | 접합격리영역 형성방법 | |
| KR0151122B1 (ko) | 바이폴라소자의 제조방법 | |
| KR100196509B1 (ko) | 모스트랜지스터 제조방법 | |
| JPH01302860A (ja) | バイポーラトランジスタの製造方法 | |
| KR100264210B1 (ko) | 반도체장치의 활성영역 분리방법 | |
| JPH05102173A (ja) | 半導体基板の製法 | |
| KR940007452B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0462849A (ja) | 半導体装置の製造方法 | |
| JPS61208235A (ja) | 半導体装置の製造方法 | |
| JPH04186724A (ja) | 半導体装置の製造方法 | |
| JPS584469B2 (ja) | 半導体可変容量素子の製造方法 | |
| JPH0319328A (ja) | 半導体装置の製法 | |
| JPH0376154A (ja) | 半導体装置の製造方法 | |
| JPH0577297B2 (ko) | ||
| KR970004058A (ko) | 고집적 바이폴라 트랜지스터의 제조 방법 | |
| JPH04273130A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040630 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |