JP2009058888A - 半導体装置およびその製造方法ならびに実装基板 - Google Patents

半導体装置およびその製造方法ならびに実装基板 Download PDF

Info

Publication number
JP2009058888A
JP2009058888A JP2007227806A JP2007227806A JP2009058888A JP 2009058888 A JP2009058888 A JP 2009058888A JP 2007227806 A JP2007227806 A JP 2007227806A JP 2007227806 A JP2007227806 A JP 2007227806A JP 2009058888 A JP2009058888 A JP 2009058888A
Authority
JP
Japan
Prior art keywords
core layer
refractive index
optical path
cladding layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007227806A
Other languages
English (en)
Inventor
Hiroshi Horikoshi
浩 堀越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007227806A priority Critical patent/JP2009058888A/ja
Publication of JP2009058888A publication Critical patent/JP2009058888A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

【課題】簡易な構造で光路の方向変更をすることの可能な導波路を提供する。
【解決手段】LSIチップ10の表面上にクラッド層21が形成されている。このクラッド層21の表面上にはコア層22が延在して形成されており、コア層22の両端面S1には、表面全体に凸状の曲面S3を有する光路変更部23が形成されている。コア層22および光路変更部23はクラッド層21の屈折率よりも大きな屈折率を有している。これにより、LSIチップ10内の発光素子15から射出された光を光路変更部23の曲面S3でコア層22に向けて反射したり、コア層22の内部を伝播してきた光を光路変更部23の曲面S3でLSIチップ10内の受光素子16に向けて反射することが可能となる。
【選択図】図2

Description

本発明は、チップおよび導波路を備えた半導体装置およびその製造方法ならびにその半導体装置を備えた実装基板に関する。
半導体の微細化技術や実装技術はLSI(Large Scale Integration)の内部動作の高速化や高機能化を急速に発展させている。その一方で、LSIの入出力データ(信号)については、半導体の微細化技術の恩恵を受けておらず、高速化および大容量化の進歩が停滞している。そのため、システム全体の速度はLSI同士の間のデータ速度に律速され、LSI内の処理速度ほど高速化されていない。近年になって、PCIエクスプレスやFlexIOなどの電気高速インターフェースが出現しているが、配線基板のレイアウト制約や電磁界ノイズ等により、これらのインターフェースにおけるデータ速度の高速化は厳しい状況にさらされている。
このような背景から、光によるデータ伝送(光配線)が注目されており、いくつかの提案がなされている。なお、光は電磁波による干渉がなく、光配線での損失が電気配線のそれより小さいという性質を有しており、データ速度の高速化に適している。
光配線の基本構成は、発光素子および受光素子などの光素子、光素子を動作させるドライバおよびアンプ、ファイバや導波路などの光路である。現状では、それらディスクリート部品は基板上に実装されており、LSIから光配線までは配線基板(プリント基板)を通して電気配線で接続されている。そのため、現状の光配線形態ではデータ速度がLSIから光配線までの電気配線で律速されてしまう。
この問題に対して、LSIに光配線を組み込む形態の開発が進んでいる。LSI上に光素子や光素子駆動デバイスを搭載またはインラインで形成する方法や、LSIと光配線を3次元に実装する方法がある。前者においては、SOI(Silicon on Insulator)基板を用いて導波路をSOIのボディ部に形成するシリコンフォトニクスといわれる方法や、SiOやSiNなどの半導体で使われる材料を活用してLSIの層間絶縁膜内などを経由させる方法などがある。
コア(光伝送部)をコアの屈折率より小さいクラッドで囲うことにより、光を閉じ込め、光配線のレイアウトをすることができる。しかし、電気配線とは異なり、方向変更(例えば、直角方向への変更)が難しいことがオンチップ内での光配線における課題である。
90度の方向変更をする場合には、例えば、特許文献1〜3などに記載されているように、等方性のエッチングやリフローを用いて光方向に対して凹面の反射面を形成する方法や、例えば特許文献4,5などに記載されているように、溶解性の逆テーパーを有する構造物を搭載し、その後リフトオフのような手法で、テーパーを形成する方法がある。また、特許文献5などに記載されているように、導波路を形成する前に、金属のような反射率の高い材料をリフトオフや等方性エッチングなどで形成しておく方法が提案されている。
特開平05−264870 特開平07−191236 特開平09−197179 特開2001−249244 特開2002−107561
特許文献1〜3の技術では、光方向に対して凹面の反射面構造を形成するプロセス上、導波路から射出された光は自由空間を導波することになる。チップの最上層(パッシベーション層)上に形成する場合にはこの自由空間を形成することが可能であるが、チップ内部の層間絶縁膜内に導波路を導入する場合には、この自由空間は金属膜、シリコン酸化膜、低誘電率膜などで埋められることになる。そのため、特許文献1〜3の技術では、チップ内部の層間絶縁膜内に導波路を導入することが困難であり、導波路の形成場所が限定されてしまうという問題があった。また、特許文献1〜3の技術では、凹面の反射面構造という複雑な構造を設けることが必要となるという問題があった。また、特許文献4,5の技術では、チップ内部の層間絶縁膜内に導波路を導入することが可能であるが、反射させるための台座構造物を形成することが必要となる。このように、特許文献4,5の技術では、特殊な工程を追加することが必要となるという問題があった。
本発明はかかる問題点に鑑みてなされたものであり、その第1の目的は、簡易な構造で光路の方向変更をすることの可能な導波路およびその導波路を備えた半導体装置および実装基板を提供することにある。また、第2の目的は、特殊な工程を追加することなく光路の方向変更をすることの可能な導波路の製造方法を提供することにある。
本発明の第1の導波路は、発光素子および受光素子の少なくとも一方を含むチップの表面上に形成されるものであり、以下の(A1)〜(A5)の各構成要素を備えている。
(A1)チップの表面上に形成される第1クラッド層
(A2)第1クラッド層の表面上に延在して形成されると共に第1クラッド層の屈折率よりも大きな屈折率を有するコア層
(A3)コア層の少なくとも一方の端面に形成されると共に表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部
本発明の第2の導波路は、発光素子および受光素子の少なくとも一方と、複数の層間絶縁膜とを含むチップの一の層間絶縁膜と他の層間絶縁膜との間に形成されるものであり、以下の(B1)〜(B5)の各構成要素を備えている。
(B1)一の層間絶縁膜の表面上に形成される第1クラッド層
(B2)第1クラッド層の表面上に延在して形成されると共に第1クラッド層の屈折率よりも大きな屈折率を有するコア層
(B3)コア層の少なくとも一方の端面に形成されると共に表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部
(B4)光路変更部の表面上に形成された金属膜
(B5)コア層および金属膜の表面上に形成されると共にコア層の屈折率よりも小さな屈折率を有する第2クラッド層
本発明の第1および第2の導波路では、表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部がコア層の少なくとも一方の端面に形成されている。これにより、チップ内の発光素子から射出された光を光路変更部の曲面でコア層に向けて反射したり、または、コア層の内部を伝播してきた光を光路変更部の曲面でチップ内の受光素子に向けて反射することが可能となる。
本発明の第1の半導体装置は、チップおよび導波路を備えたものである。ここで、チップは、以下の(C1)〜(C5)の各構成要素を有しており、導波路は、以下の(D1)〜(D3)の各構成要素を有している。
(C1)表面に集積回路が形成されたシリコン基板
(C2)シリコン基板上に形成されると共に集積回路と電気的に接続され、かつシリコン基板の表面とほぼ直交する方向に光を射出する発光素子
(C3)シリコン基板上に形成されると共に集積回路と電気的に接続され、かつシリコン基板の表面とほぼ直交する方向から入射する光を検出する受光素子
(C4)発光素子および受光素子の上に形成された層間絶縁膜
(C5)層間絶縁膜上に形成されたパッシベーション層
(D1)パッシベーション層上に形成された第1クラッド層
(D2)第1クラッド層の表面上に延在して形成されると共に第1クラッド層の屈折率よりも大きな屈折率を有するコア層
(D3)コア層の少なくとも一方の端面に形成されると共に表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部
本発明の第2の半導体装置は、チップおよび導波路を備えたものである。ここで、チップは、以下の(E1)〜(E4)の各構成要素を有しており、導波路は、以下の(F1)〜(F3)の各構成要素を有している。
(E1)表面に集積回路が形成されたシリコン基板
(E2)シリコン基板上に形成されると共に集積回路と電気的に接続され、かつシリコン基板の表面とほぼ直交する方向に光を射出する発光素子
(E3)シリコン基板上に形成されると共に集積回路と電気的に接続され、かつシリコン基板の表面とほぼ直交する方向から入射する光を検出する受光素子
(E4)発光素子および受光素子の上に形成された複数の層間絶縁膜
(F1)一の層間絶縁膜と他の層間絶縁膜との間に形成された第1クラッド層
(F2)第1クラッド層の表面上に延在して形成されると共に第1クラッド層の屈折率よりも大きな屈折率を有するコア層
(F3)コア層の少なくとも一方の端面に形成されると共に表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部
(F4)光路変更部の表面上に形成された金属膜
(F5)コア層および金属膜の表面上に形成されると共にコア層の屈折率よりも小さな屈折率を有する第2クラッド層
本発明の第1および第2の半導体装置では、表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部がコア層の少なくとも一方の端面に形成されている。これにより、チップ内の発光素子から射出された光を光路変更部の曲面でコア層に向けて反射したり、または、コア層の内部を伝播してきた光を光路変更部の曲面でチップ内の受光素子に向けて反射することが可能となる。
本発明の第3の半導体装置は、チップおよび導波路を備えたものである。ここで、チップは、以下の(G1)〜(G4)の各構成要素を有しており、導波路は、以下の(H1)〜(H3)の各構成要素を有している。
(G1)表面に集積回路が形成されたシリコン基板
(G2)シリコン基板上に形成されると共に集積回路と電気的に接続され、かつシリコン基板の表面とほぼ直交する方向に光を射出する発光素子
(G3)発光素子上に形成された層間絶縁膜
(G4)層間絶縁膜上に形成されたパッシベーション層
(H1)パッシベーション層上に形成された第1クラッド層
(H2)第1クラッド層の表面上に延在して形成されると共に第1クラッド層の屈折率よりも大きな屈折率を有するコア層
(H3)コア層の少なくとも一方の端面に形成されると共に表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部
本発明の第4の半導体装置は、チップおよび導波路を備えたものである。ここで、チップは、以下の(I1)〜(I3)の各構成要素を有しており、導波路は、以下の(J1)〜(J5)の各構成要素を有している。
(I1)表面に集積回路が形成されたシリコン基板
(I2)シリコン基板上に形成されると共に集積回路と電気的に接続され、かつシリコン基板の表面とほぼ直交する方向に光を射出する発光素子
(I3)発光素子上に形成された複数の層間絶縁膜
(J1)一の層間絶縁膜と他の層間絶縁膜との間に形成された第1クラッド層
(J2)第1クラッド層の表面上に延在して形成されると共に第1クラッド層の屈折率よりも大きな屈折率を有するコア層
(J3)コア層の少なくとも一方の端面に形成されると共に表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部
(J4)光路変更部の表面上に形成された金属膜
(J5)コア層および金属膜の表面上に形成されると共にコア層の屈折率よりも小さな屈折率を有する第2クラッド層
本発明の第3および第4の半導体装置では、表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部がコア層の少なくとも一方の端面に形成されている。これにより、チップ内の発光素子から射出された光を光路変更部の曲面でコア層に向けて反射することが可能となる。
本発明の第5の半導体装置は、チップおよび導波路を備えたものである。ここで、チップは、以下の(K1)〜(K4)の各構成要素を有しており、導波路は、以下の(L1)〜(L3)の各構成要素を有している。
(K1)表面に集積回路が形成されたシリコン基板
(K2)シリコン基板上に形成されると共に集積回路と電気的に接続され、かつシリコン基板の表面と交差する方向から入射する光を検出する受光素子
(K3)受光素子上に形成された層間絶縁膜
(K4)層間絶縁膜上に形成されたパッシベーション層
(L1)パッシベーション層上に形成された第1クラッド層
(L2)第1クラッド層の表面上に延在して形成されると共に第1クラッド層の屈折率よりも大きな屈折率を有するコア層
(L3)コア層の少なくとも一方の端面に形成されると共に表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部
本発明の第6の半導体装置は、チップおよび導波路を備えたものである。ここで、チップは、以下の(M1)〜(M3)の各構成要素を有しており、導波路は、以下の(P1)〜(P5)の各構成要素を有している。
(M1)表面に集積回路が形成されたシリコン基板
(M2)シリコン基板上に形成されると共に集積回路と電気的に接続され、かつシリコン基板の表面と交差する方向から入射する光を検出する受光素子
(M3)受光素子上に形成された複数の層間絶縁膜
(P1)一の層間絶縁膜と他の層間絶縁膜との間に形成された第1クラッド層
(P2)第1クラッド層の表面上に延在して形成されると共に第1クラッド層の屈折率よりも大きな屈折率を有するコア層
(P3)コア層の少なくとも一方の端面に形成されると共に表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部
(P4)光路変更部の表面上に形成された金属膜
(P5)コア層および金属膜の表面上に形成されると共にコア層の屈折率よりも小さな屈折率を有する第2クラッド層
本発明の第5および第6の半導体装置では、表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部がコア層の少なくとも一方の端面に形成されている。これにより、コア層の内部を伝播してきた光を光路変更部の曲面でチップ内の受光素子に向けて反射することが可能となる。
本発明の第1の実装基板は、配線基板上に、第1チップ、第2チップ、第1導波路および第2導波路を備えたものである。ここで、第1チップは、以下の(Q1)〜(Q4)の各構成要素を有しており、第1導波路は、以下の(R1)〜(R3)の各構成要素を有しており、第2チップは、以下の(S1)〜(S4)の各構成要素を有しており、第2導波路は、以下の(T1)〜(T3)の各構成要素を有している。
(Q1)表面に第1集積回路が形成された第1シリコン基板
(Q2)第1シリコン基板上に形成されると共に第1集積回路と電気的に接続され、かつ第1シリコン基板の表面とほぼ直交する方向に光を射出する発光素子
(Q3)発光素子上に形成された第1層間絶縁膜
(Q4)第1層間絶縁膜上に形成された第1パッシベーション層
(R1)第1パッシベーション層上に形成された第1クラッド層
(R2)第1クラッド層の表面上に延在して形成されると共に第1クラッド層の屈折率よりも大きな屈折率を有する第1コア層
(R3)第1コア層の一方の端面に形成されると共に表面の全体または一部に凸状の第1曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する第1光路変更部
(S1)表面に第2集積回路が形成された第2シリコン基板
(S2)第2シリコン基板上に形成されると共に第2集積回路と電気的に接続され、かつ第2シリコン基板の表面と交差する方向から入射する光を検出する受光素子
(S3)受光素子上に形成された第2層間絶縁膜
(S4)層間絶縁膜上に形成された第2パッシベーション層
(T1)第2パッシベーション層上に形成された第2クラッド層
(T2)第2クラッド層の表面上に延在して形成されると共に第2クラッド層の屈折率よりも大きな屈折率を有する第2コア層
(T3)第2コア層の一方の端面に形成されると共に表面の全体または一部に凸状の第2曲面を有し、かつ第2クラッド層の屈折率よりも大きな屈折率を有する第2光路変更部
本発明の第2の実装基板は、配線基板上に、第1チップ、第2チップ、第1導波路および第2導波路を備えたものである。ここで、第1チップは、以下の(U1)〜(U3)の各構成要素を有しており、第1導波路は、以下の(V1)〜(V5)の各構成要素を有しており、第2チップは、以下の(W1)〜(W3)の各構成要素を有しており、第2導波路は、以下の(X1)〜(X5)の各構成要素を有している。
(U1)表面に第1集積回路が形成された第1シリコン基板
(U2)第1シリコン基板上に形成されると共に第1集積回路と電気的に接続され、かつ第1シリコン基板の表面とほぼ直交する方向に光を射出する発光素子
(U3)発光素子上に形成された複数の第1層間絶縁膜
(V1)一の第1層間絶縁膜と他の第1層間絶縁膜との間に形成された第1クラッド層
(V2)第1クラッド層の表面上に延在して形成されると共に第1クラッド層の屈折率よりも大きな屈折率を有する第1コア層
(V3)第1コア層の一方の端面に形成されると共に表面の全体または一部に凸状の第1曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する第1光路変更部
(V4)第1光路変更部の表面上に形成された第1金属膜
(V5)第1コア層および前記第1金属膜の表面上に形成されると共に第1コア層の屈折率よりも小さな屈折率を有する第2クラッド層
(W1)表面に第2集積回路が形成された第2シリコン基板
(W2)第2シリコン基板上に形成されると共に第2集積回路と電気的に接続され、かつ第2シリコン基板の表面と交差する方向から入射する光を検出する受光素子
(W3)受光素子上に形成された複数の第2層間絶縁膜
(X1)一の第2層間絶縁膜と他の第2層間絶縁膜との間に形成された第3クラッド層
(X2)第3クラッド層の表面上に延在して形成されると共に第3クラッド層の屈折率よりも大きな屈折率を有する第2コア層
(X3)第2コア層の一方の端面に形成されると共に表面の全体または一部に凸状の第2曲面を有し、かつ第3クラッド層の屈折率よりも大きな屈折率を有する第2光路変更部
(X4)第2光路変更部の表面上に形成された第2金属膜
(X5)第2コア層および第2金属膜の表面上に形成されると共に第2コア層の屈折率よりも小さな屈折率を有する第4クラッド層
本発明の第1および第2の実装基板では、第1チップにおいて、表面の全体または一部に凸状の第1曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する第1光路変更部が第1コア層の一方の端面に形成されており、第2チップにおいて、表面の全体または一部に凸状の第2曲面を有し、かつ第3クラッド層の屈折率よりも大きな屈折率を有する第2光路変更部が第2コア層の一方の端面に形成されている。これにより、第1チップ内の発光素子から射出された光を光路変更部の第1曲面で第1コア層に向けて反射し、第2チップの第2コア層に向けて射出することが可能となる。また、第1チップから射出された光を第2チップの第2コア層の内部に伝播させ、第2コア層の内部を伝播してきた光を第2光路変更部の第2曲面で第2チップ内の受光素子に向けて反射することが可能となる。
本発明の第1の導波路の製造方法は、発光素子および受光素子の少なくとも一方を含むチップの表面上に導波路を製造する方法であって、以下の(Y1)〜(Y3)の各工程を含むものである。
(Y1)チップの表面上にクラッド層を形成する工程
(Y2)クラッド層の表面上にクラッド層の屈折率よりも大きな屈折率を有するコア層を延在して形成する工程
(Y3)コア層を含む表面全体に、クラッド層の屈折率よりも大きな屈折率を有する犠牲層を形成したのち、異方性のエッチング法を用いて犠牲層をエッチングすることにより、コア層の少なくとも一方の端面に、表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部を形成する工程
本発明の第2の導波路の製造方法は、発光素子および受光素子の少なくとも一方と、複数の層間絶縁膜とを含むチップの一の層間絶縁膜と他の層間絶縁膜との間に導波路を製造する方法であって、以下の(Z1)〜(Z3)の各工程を含むものである。
(Z1)一の層間絶縁膜の表面上にクラッド層を形成する工程
(Z2)クラッド層の表面上にクラッド層の屈折率よりも大きな屈折率を有するコア層を延在して形成する工程
(Z3)コア層を含む表面全体に、クラッド層の屈折率よりも大きな屈折率を有する犠牲層を形成したのち、異方性のエッチング法を用いて犠牲層をエッチングすることにより、コア層の少なくとも一方の端面に、表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部を形成する工程
本発明の第1および第2の導波路の製造方法では、コア層を含む表面全体に、クラッド層の屈折率よりも大きな屈折率を有する犠牲層を形成したのち、異方性のエッチング法を用いて犠牲層をエッチングすることにより、コア層の少なくとも一方の端面に、表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部が形成される。これにより、チップ内の発光素子から射出された光を光路変更部の曲面でコア層に向けて反射したり、または、コア層の内部を伝播してきた光を光路変更部の曲面でチップ内の受光素子に向けて反射することが可能となる。
本発明の第1および第2の導波路ならびに第1ないし第6の半導体装置では、表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部をコア層の少なくとも一方の端面に形成するようにしたので、簡易な構造で光路の方向変更をすることができる。
本発明の第1および第2の実装基板によれば、第1チップにおいて、表面の全体または一部に凸状の第1曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する第1光路変更部を第1コア層の一方の端面に形成し、かつ、第2チップにおいて、表面の全体または一部に凸状の第2曲面を有し、かつ第3クラッド層の屈折率よりも大きな屈折率を有する第2光路変更部を第2コア層の一方の端面に形成するようにしたので、第1チップおよび第2チップのそれぞれにおいて、簡易な構造で光路の方向変更をすることができる。
本発明の第1および第2の導波路の製造方法によれば、コア層を含む表面全体に、クラッド層の屈折率よりも大きな屈折率を有する犠牲層を形成したのち、異方性のエッチング法を用いて犠牲層をエッチングすることにより、コア層の少なくとも一方の端面に、表面の全体または一部に凸状の曲面を有し、かつ第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部を形成するようにしたので、特殊な工程を追加することなく光路の方向変更をすることができる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
[第1の実施の形態]
図1は本発明の第1の実施の形態に係る半導体装置1を斜視的に表すものである。図2は図1の半導体装置1のA−A矢視方向の断面構成を、図3は図1の半導体装置1のB−B矢視方向の断面構成をそれぞれ表すものである。なお、図1ないし図3は模式的に表したものであり、実際の寸法や形状とは異なる。
半導体装置1は、図1に示したように、LSIチップ10上に導波路20が形成されたものである。
(LSIチップ10)
LSIチップ10は、図2、図3に示したように、シリコン基板11上に、複数の層間絶縁膜12A,12B,12C,12Dを積層してなる層間絶縁膜12と、パッシベーション層13とをシリコン基板11側からこの順に備えている。ここで、層間絶縁膜12A,12B,12C,12Dおよびパッシベーション層13は、例えばシリコン酸化物(SiO)や、シリコン窒化物(SiN)、またはこれらよりも低い比誘電率を有する材料からなる。なお、層間絶縁膜12A,12B,12C,12Dおよびパッシベーション層13は、後述の発光素子15から射出される光(例えば780nm以上1700nm以下の波長帯の光)に対して透明(無損失または低損失)な材料により構成されていることが好ましい。
シリコン基板11の表面には集積回路部14が配置されている。この集積回路部14は、例えば素子分離、拡散層、チャネル、ゲートなどで構成された一般的なMOS(Metal Oxide Semiconductor)またはバイポーラなどのトランジスタ、ダイオード、キャパシタなどで構成されている。なお、本実施の形態では、この集積回路部14には、後述の発光素子15および受光素子16を駆動するドライバ回路が内蔵されているものとする。
この集積回路14には、複数の配線層17や、複数のビア18が接続されており、これら配線層17およびビア18を介して集積回路14に電力を供給したり、集積回路14と他の電子部品(図示せず)との間で制御信号などの入出力を行うようになっている。
ここで、配線層17は、例えばアルミニウム(Al)や銅(Cu)からなり、層間絶縁膜12内の積層面内方向に延在して形成されている。また、ビア18は、例えばCuからなり、層間絶縁膜12A,12B,12Cまたは12Dを貫通して形成されている。
また、集積回路14に接続された複数の配線層17のうち一の配線層17には発光素子15が接続されており、さらに、集積回路14に接続された複数の配線層17のうち他の配線層17には受光素子16が接続されている。これら発光素子15および受光素子16は、シリコン基板11の表面のうち、その直上に配線層17およびビア18が存在していないところに配置または直接形成されたものであり、集積回路部14内のドライバ回路によって駆動されるようになっている。
ここで、発光素子15は、例えばLED(Light Emitting Diode)や、上面発光型のLD(Laser Diode)であり、シリコン基板11の表面とほぼ直交する方向に、出力信号としての光を射出するようになっている。なお、端面発光型のLDの光の入出力部に導波路などを設け、この導波路内に、シリコン基板11の表面とほぼ直交する方向に光路変更するミラーなどを設けたものを発光素子15として用いてもよい。
また、受光素子16は、例えば上面に光検出面を有するPD(Photo Diode)であり、シリコン基板11の表面とほぼ直交する方向から入射する光を入力信号として検出(受信)するようになっている。
(導波路20)
導波路20は、図1ないし図3に示したように、LSIチップ10の表面(パッシベーション層13の表面)上に、クラッド層21と、コア層22および光路変更部23とをLSIチップ10側からこの順に積層したものである。この導波路20の上面(特にコア層22および光路変更部23)は大気(空気)に曝されており、この大気がクラッド層21と共にコア層22を上下方向から挟み込む一対のクラッド層として作用するようになっている。
ここで、クラッド層21は、例えばシリコン酸化窒化物(SiON)からなり、LSIチップ10の表面全体に渡って形成されている。
また、コア層22は、クラッド層21の表面上に形成されると共に、クラッド層21の表面と平行な方向に延在する帯状の形状となっている。このコア層22の端部には、クラッド層21の表面とほぼ平行な法線を有する端面S1が形成されている。両端部に設けられた2つの端面S1のうち一方の端面S1が発光素子15の直上(発光素子15との対向領域上)に配置されており、他方の端面S1が受光素子16の直上(受光素子16との対向領域上)に配置されている。なお、コア層22はクラッド層21の表面上において完全な直線である必要はなく、多少曲がっていてもよい。
コア層22は、クラッド層21の屈折率よりも大きな屈折率を有する材料により構成されている。例えば、クラッド層21が酸素と窒素の含有比(酸素含有量/窒素含有量)がαのシリコン酸化窒化物(SiON)からなる場合には、コア層22は、αよりも小さな含有比βのシリコン酸化窒化物(SiON)からなる。
ここで、図4、図5に示したように、コア層22の厚さa、幅c(コア層22の延在方向と直交する方向の幅)および屈折率の適切な範囲は、コア層22の内部を伝播させる光の波長およびモードによって多少異なる。例えば、波長1550nmの光をシングルモードで伝播させる場合には、コア層22の厚さはおよそ7〜10μmとなっていることが好ましく、コア層22の幅はおよそ7〜10μmとなっていることが好ましい。また、例えば、波長1550nmの光をマルチモードで伝播させる場合には、コア層22の厚さはおよそ50〜150μmとなっていることが好ましく、コア層22の幅はおよそ50〜150μmとなっていることが好ましい。なお、これらの寸法形状は、最先端の半導体プロセスや、MEMS(Micro Electro Mechanical Systems)技術を用いることにより容易に形成することが可能なものである。
なお、クラッド層21の含有比αを27〜28とし、コア層22の含有比βを25〜26とし、クラッド層21の厚さを10μm以上とし、コア層22の厚さaを10μmとし、コア層22の幅cを7μmとした場合には、コア層22とクラッド層21の屈折率比を0.13〜0.27に、NAを0.08〜0.11にすることが可能である。
また、コア層22の厚さaおよび幅cは、光の波長およびモードに適した範囲内であって、かつ後述の製造方法に適した範囲内となっていることが好ましい。後述の製造方法では、犠牲層23Aを成膜する際に、端面S1への被覆性を悪くする(つまり犠牲層23Aの傾斜角を急峻にする)ことが要求されることから、コア層22の厚さaおよび幅cの比(a/c)を1よりも大きくすることが好ましい。もっとも、a/cを1よりも大きくしなくても、他の方策(後述)を用いることにより、発光素子15側の端面S1への被覆性を悪くすることは可能であることから、本実施の形態の半導体装置1はa/cが1よりも大きい場合に限定される訳ではない。
また、この導波路20には、図4、図5に示したように、クラッド層21の表面上に光路変更部23が形成されている。この光路変更部23は、コア層22の2つの端面S1およびコア層22の2つの側面S2に接して形成されており、コア層22を環状に囲んでいる。なお、光路変更部23は端面S1にだけ形成されればその機能を発揮することが可能であることから、端面S1にだけ形成されていてもよい。
この光路変更部23は、表面の全体または一部に凸状の曲面S3を有している。この曲面S3のうち発光素子15の直上(発光素子15との対向領域上)に対応する部分が、発光素子15からシリコン基板11の表面とほぼ直交する方向に射出された光をコア層22の端面S1側に反射する(90度の方向変更する)反射ミラーとして作用する。また、この曲面S3のうち受光素子16の直上(受光素子16との対向領域上)に対応する部分が、コア層22の内部を伝播してきた光を受光素子16に向けて反射する(90度の方向変更する)反射ミラーとして作用する。
この光路変更部23は、クラッド層21の屈折率よりも大きな屈折率を有する材料であって、かつコア層22とほぼ同一の屈折率を有する材料により構成されている。例えば、クラッド層21が酸素と窒素の含有比(酸素含有量/窒素含有量)がαのシリコン酸化窒化物(SiON)からなる場合には、光路変更部23は、αよりも小さな含有比γのシリコン酸化窒化物(SiON)からなる。
ここで、図4に示したように、光路変更部23の底面のうち端面S1と直交する方向の幅bおよび高さaは、入射してきた光を最低限の損失で方向変更することの可能な範囲内、具体的には、光路変更部23の曲面S3が入射してきた光に対して全反射角の範囲内の角度成分しか有していない形状を採り得るような範囲内に設定されていることが好ましい。
例えば、曲面S3に、シリコン基板11の表面とほぼ直交する光軸を有する光が入射するとした場合に、光路変更部23の屈折率が1.4以上1.5以下となっているときには、大気の屈折率が1であることから、入射光に対する全反射角は、光軸とのなす角度で表現すると、41度以上46度以下となる。従って、この場合に、入射してきた光に対して全反射角の範囲内の角度成分しか有していない形状を採り得るような範囲内に曲面S3を設定するためには、a/bを1よりも大きくすることが必要となる。つまり、シリコン基板11の表面とほぼ直交する光軸を有する光に対する全反射角の範囲が45度よりも大きな範囲を含む場合には、a/bを1よりも大きくすることが必要となる。
もっとも、わずかな損失が生じるのを許容できる場合には、a/bを1にすることが可能であり、多少の損失が生じるのを許容できる場合には、a/bを1よりも小さくすることが可能である。
一方、例えば、曲面S3に、シリコン基板11の表面とほぼ平行な光軸を有する光が入射するとした場合に、光路変更部23の屈折率が1.4以上1.5以下となっているときには、大気の屈折率が1であることから、入射光に対する全反射角は、光軸とのなす角度で表現すると、上記のケースと同様、41度以上46度以下となる。従って、この場合に、入射してきた光に対して全反射角の範囲内の角度成分しか有していない形状を採り得るような範囲内に曲面S3を設定するためには、a/bを1よりも小さくすることが必要となる。つまり、シリコン基板11の表面とほぼ平行な光軸を有する光に対する全反射角の範囲が45度よりも大きな範囲を含む場合には、a/bを1よりも大きくすることが必要となる。
もっとも、わずかな損失が生じるのを許容できる場合には、a/bを1にすることが可能であり、多少の損失が生じるのを許容できる場合には、a/bを1よりも大きくすることが可能である。
なお、光軸のアライメント精度については、光ビームがガウシアン分布となっていることを考慮すると、コア層22の幅(端面S1の幅)の10〜20%程度の合わせ精度を有していれば許容範囲内であると言える。例えば、シングルモードにおいてコア層22の幅(端面S1の幅)がおよそ10μmとなっている場合には、±1〜2μm程度の合わせ精度を有していることが要求される。また、例えば、マルチモードにおいてコア層22の幅がおよそ50μmとなっている場合には、5〜10μm程度の合わせ精度を有していることが要求される。一方、LSIの製造工程におけるアライメント精度のワースト値は簡単には最小デザインルールの約2倍と考えることができることから、例えば、デザインルールが0.5μmとなっている場合には、約1μmの合わせ精度を補償することができる。従って、LSIの製造工程におけるアライメント精度の方が光軸のアライメント精度よりも十分に小さいので、LSIの製造工程を用いることにより、コア層22の端面S1の位置を確実に発光素子15および受光素子16の直上に配置することが可能である。
このような構成の半導体装置1は、例えば次のようにして製造することができる。なお、以下では、LSIチップ10については公知の方法を用いて製造されたものを用意して、そのLSIチップ10上に導波路20を形成する方法について詳細に説明する。
図6(A),(B)〜図8(A),(B)は、半導体装置1の各製造工程を表したものであり、図6(A),図7(A),図8(A)は図1のA−A線に相当する部分での断面構成を表しており、図6(B),図7(B),図8(B)は図1のB−B線に相当する部分での断面構成を表している。なお、図6(A),(B)〜図8(A),(B)では、層間絶縁膜12内の配線層17およびビア18を便宜的に省略した。
まず、例えばCVD法(Chemical Vapor Deposition)などを用いて、LSIチップ10の表面(パッシベーション層13層)上に、クラッド層21およびコア層22Aをこの順に成膜する(図6(A),(B))。なお、コア層22Aは、コア層22を成形加工する前の段階のものを指したものであり、その材料はコア層22と同一の材料により構成されている。
次に、コア層22を形成することとなる領域以外の領域に開口を有するレジスト層(図示せず)をマスクとして、例えば反応性イオンエッチング(RIE)法によりコア層22Aを選択的にエッチングする。これにより、クラッド層21の表面上にコア層22が形成される(図7(A),(B))。
次に、例えばCVD法や塗布法などを用いて、コア層22を含む表面全体に渡って犠牲層23Aを成膜する(図8(A),(B))。なお、犠牲層23Aは、光路変更部23を成形加工する前の段階のものを指したものであり、その材料は光路変更部23と同一の材料により構成されている。
ここで、犠牲層23Aを形成する際に、コア層22の端面S1への被覆性が悪くなる(つまり、犠牲層23Aの傾斜角が急峻となる)ような製造条件に設定することが好ましい。もっとも、端面S1のアスペクト比(a/c)(図5参照)が1よりも大きい場合には、コア層22の端面S1への被覆性が悪くなるような製造条件に設定されていなくても、被覆性を悪くすることが可能である。
次に、例えば反応性イオンエッチング(RIE)法などの異方性のエッチング法により犠牲層23Aを選択的にエッチング(エッチバック)する。これにより、コア層22の端面S1および側面S2に犠牲層23Aが残留し、この残留物が光路変更部23となる(図2、図3)。なお、光路変更部23は端面S1にだけ形成されれば十分であることから、残留物がコア層22の端面S1にだけ形成されるようなエッチング方法および条件に設定してもよい。このようにして、本実施の形態の半導体装置1が製造される。
本実施の形態の半導体装置1では、図9に示したように、発光素子15からシリコン基板11の表面とほぼ直交する方向に出力信号として射出された光Lは、層間絶縁膜12およびパッシベーション層13を透過したのち、一方の光路変更部23の曲面S3でコア層22の端面S1側に反射され、コア層22の内部を伝播する。そして、コア層22の内部を伝播した光は、他方の光路変更部23の曲面S3で受光素子16に向けて反射され、層間絶縁膜12およびパッシベーション層13を透過したのち、受光素子16に入射する。受光素子16に入射した光は、受光素子16で吸収され、吸収された光の出力レベルに応じた電気信号(フォトカレント)に変換される。この電気信号は受光素子16に電気的に接続された集積回路14に入力され、集積回路14にて演算などに用いられる。
このように、本実施の形態では、導波路20において、表面の全体または一部に凸状の曲面S3を有し、かつクラッド層21の屈折率よりも大きな屈折率を有する光路変更部23がコア層22の両端面S1に形成されているので、LSIチップ10内の発光素子15から射出された光を光路変更部23の曲面S3でコア層22に向けて反射したり、コア層22の内部を伝播してきた光を光路変更部23の曲面S3でLSIチップ10内の受光素子16に向けて反射することが可能となる。これにより、簡易な構造で光路の方向変更をすることができる。
また、本実施の形態の導波路の製造方法では、コア層22を含む表面全体に、クラッド層21の屈折率よりも大きな屈折率を有する犠牲層23Aを形成したのち、異方性のエッチング法を用いて犠牲層23Aをエッチングすることにより、コア層22の両端面S1に、表面の全体または一部に凸状の曲面S3を有し、かつクラッド層21の屈折率よりも大きな屈折率を有する光路変更部23が形成される。これにより、特殊な工程を追加することなく光路の方向変更をすることができる。
[第1の実施の形態の変形例]
上記実施の形態では、光路変更部23は、クラッド層21上に形成されていたが、図10、図11に示したように、LSIチップ10の表面上に形成されていてもよい。ただし、この場合には、クラッド層21の端面S4が、コア層22の端面S1と同一面内に形成されていることが好ましい。
また、上記実施の形態では、光路変更部23の曲面S3の表面は大気に曝されていたが、例えば、図12,図13に示したように、曲面S3の表面上に、曲面S3での光反射を補助する金属膜24を設けるようにしてもよい。これにより、曲面S3を通過して導波路20を抜けてしまう光の割合を少なくすることが可能となるので、a/cの値を1と等しくしたり、さらに1よりも小さくした場合であっても、光損失を最小限にすることができる。
また、上記実施の形態では、コア層22の上面および光路変更部23の曲面S3は共に大気に曝されていたが、例えば、図14,図15に示したように、上記した金属膜24を曲面S3の表面上に設けた上で、コア層22および金属膜24のそれぞれの表面に、コア層22の屈折率よりも小さな屈折率を有する固体材料からなるクラッド層25を設けるようにしてもよい。このとき、クラッド層25は、クラッド層21と同等の屈折率となるような組成比のシリコン酸化窒化物(SiON)により構成されていることが好ましい。
また、上記実施の形態では、光路変更部23はほぼ直線状となっていたが、例えば、図16に示したように、LSIチップ10上に、延在方向が互いに交差する(ほぼ直交する)2つのコア層22を設けると共に、これら2つのコア層22の端面S1同士を光路変更部23で光学的に接続して、LSIチップ10上でも光路を方向変更するようにしてもよい。
なお、コア層22の端面S1への被覆性を悪くする他の方法としては、上記実施の形態において示したものの他に、以下に示したようなものがある。
[第1の方法]
例えば、コア層22を形成することとなる領域の周囲だけに開口を有するレジスト層(図示せず)をマスクとして、例えばRIE法によりコア層22Aを選択的にエッチングして、環状の開口部H1を形成する(図17(A),(B))。これにより、開口部H1の内側にコア層22が形成され、開口部H1の外側にコア層22Aが残留する。
次に、例えばCVD法や塗布法などを用いて、コア層22およびコア層22Aを含む表面全体に渡って犠牲層23Aを成膜する(図18(A),(B))。このとき、開口部H1の内部には犠牲層23Aが入りにくいので、犠牲層23Aのうち開口部H1の内部の傾斜角を急峻にすることができる。
ただし、この場合に、開口部H1の幅を発光素子15側と受光素子16側とで互いに異ならせたときには、開口部H1の内部に形成される犠牲層23Aの傾斜角も発光素子15側と受光素子16側とで互いに異ならせることが可能となる。そのため、例えば、開口部H1の発光素子15側の開口幅を開口部H1の受光素子16側の開口幅よりも狭くした場合には、発光素子15側の犠牲層23Aの傾斜角を受光素子16側の犠牲層23Aの傾斜角よりも急峻にすることができる。
[第2の方法]
また、例えば、LSIチップ10の表面上にクラッド層21およびコア層22Aをこの順に成膜したのち、コア層22を形成することとなる領域以外の領域に開口を有するレジスト層(図示せず)をマスクとして、バイアスを徐々に小さくしながらコア層22Aを選択的にドライエッチングし、端面および側面に、法線がシリコン基板11の表面と交差する逆テーパー状の端縁(逆テーパー部22C)を有するコア層22を形成する(図19(A),(B))。
次に、例えばCVD法や塗布法などを用いて、コア層22を含む表面全体に渡って犠牲層23Aを成膜する(図20(A),(B))。このとき、コア層22の端面および側面には逆テーパー部22Cが形成されているので、逆テーパー部22Cが形成されていない場合と比べて、犠牲層23Aの傾斜角を急峻にすることができる。
ただし、この場合に、コア層22Aの一部を異方性のエッチング法(例えばドライエッチング法)を用いて選択的にエッチングすると共に、コア層22Aの他の部分を、バイアスを徐々に小さくしながらコア層22Aを選択的にドライエッチングした場合には、異方性のエッチングをしたところと、バイアスを徐々に小さくしながらドライエッチングしたところで、犠牲層23Aの傾斜角を互いに異ならせることが可能となる。そのため、例えば、コア層22Aのうち発光素子15との対向領域を含む部分を異方性のエッチング法を用いて選択的にエッチングして、法線がシリコン基板11の表面とほぼ平行な端面S1を発光素子15側に形成し、コア層22Aのうち受光素子16との対向領域を含む部分を、バイアスを徐々に小さくしながら選択的にドライエッチングして、法線がシリコン基板11の表面と交差する逆テーパー状の端面S1を受光素子16側に形成することができる。その結果、発光素子15側の犠牲層23Aの傾斜角を受光素子16側の犠牲層23Aの傾斜角よりも急峻にすることができる。
なお、バイアスを徐々に小さくしながらドライエッチングする代わりに、例えば、コア層22Aを、屈折率が一定であって、かつ、下側から上側に向かうにつれてエッチング速度が遅くなるような層構造とし、さらにそのような層構造を有するコア層22Aを異方性のエッチング法(例えばドライエッチング法)を用いて上側から選択的にエッチングしたのち、等方性のエッチング法(例えばウエットエッチング法)を用いて横方向から選択的にエッチングするようにしてもよい。また、バイアスを徐々に小さくしながらドライエッチングする代わりに、例えば、オーバーエッチが生じる条件でドライエッチングを行うようにしてもよい。
[第3の方法]
また、例えば、上記した2つの方法を同時に用いることによっても、コア層22の端面S1への被覆性を悪くすることができる。具体的には、例えば、コア層22を形成することとなる領域の周囲だけに開口を有するレジスト層(図示せず)をマスクとして、例えば等方性のエッチング法(例えばウエットエッチング法)を用いてコア層22Aを選択的にエッチングし、環状かつ逆テーパー状の開口部H2を形成する(図21(A),(B))。これにより、開口部H2の内側に、逆テーパー状の端縁(逆テーパー部22C)を有するコア層22が形成され、かつ、開口部H2の外側に、逆テーパー状の端縁(逆テーパー部22C)を有するコア層22Aが残留する。
次に、例えばCVD法や塗布法などを用いて、コア層22を含む表面全体に渡って犠牲層23Aを成膜する(図22(A),(B))。このとき、コア層22の端面および側面には逆テーパー部22Cが形成されているので、逆テーパー部22Cが形成されていない場合と比べて、犠牲層23Aの傾斜角を急峻にすることができる。
ただし、この場合に、上記と同様の工程を経た場合には、発光素子15側の犠牲層23Aの傾斜角を受光素子16側の犠牲層23Aの傾斜角よりも急峻にすることができる。
[第2の実施の形態]
次に、本発明の第2の実施の形態に係る半導体装置2について説明する。本実施の形態の半導体装置2は、導波路30がLSIチップ10内に設けられている点で、上記実施の形態の構成と主に相違する。そこで、以下では、上記実施の形態と共通する構成、作用、効果についての記載を適宜省略し、上記実施の形態との相違点について主に説明する。
図23は半導体装置2を斜視的に表すものである。図24は図1の半導体装置2のA−A矢視方向の断面構成を、図25は図1の半導体装置2のB−B矢視方向の断面構成をそれぞれ表すものである。なお、図23ないし図25は模式的に表したものであり、実際の寸法や形状とは異なる。
この半導体装置2は、図23〜図25に示したように、LSIチップ10内に導波路30が形成されたものである。
(LSIチップ10)
LSIチップ10は、図24、図25に示したように、シリコン基板11上に、複数の層間絶縁膜12A,12B,12Cを積層してなる層間絶縁膜12と、パッシベーション層13とをシリコン基板11側からこの順に備えている。
(導波路30)
導波路30は、図23〜図25に示したように、LSIチップ10の層間絶縁膜12Bと層間絶縁膜12Cとの間に、クラッド層21と、コア層22および光路変更部23と、金属膜24と、クラッド層25とを層間絶縁膜12B側からこの順に積層したものである。つまり、導波路30は、層間絶縁膜12内に形成されており、導波路30の上面および下面は共に層間絶縁膜12で覆われており、上記実施の形態の導波路20と同様の方法で形成することが可能である。
本実施の形態の半導体装置2では、図28に示したように、発光素子15からシリコン基板11の表面とほぼ直交する方向に出力信号として射出された光Lは、層間絶縁膜12A,12Bを透過したのち、一方の光路変更部23の曲面S3でコア層22の端面S1側に反射され、コア層22の内部を伝播する。そして、コア層22の内部を伝播した光は、他方の光路変更部23の曲面S3で受光素子16に向けて反射され、層間絶縁膜12A,12Bを透過したのち、受光素子16に入射する。受光素子16に入射した光は、受光素子16で吸収され、吸収された光の出力レベルに応じた電気信号(フォトカレント)に変換される。この電気信号は受光素子16に電気的に接続された集積回路14に入力され、集積回路14にて演算などに用いられる。
このように、本実施の形態では、導波路30において、表面の全体または一部に凸状の曲面S3を有し、かつクラッド層21の屈折率よりも大きな屈折率を有する光路変更部23がコア層22の両端面S1に形成されているので、LSIチップ10内の発光素子15から射出された光を光路変更部23の曲面S3でコア層22に向けて反射したり、コア層22の内部を伝播してきた光を光路変更部23の曲面S3でLSIチップ10内の受光素子16に向けて反射することが可能となる。これにより、簡易な構造で光路の方向変更をすることができる。
[第3の実施の形態]
次に、本発明の第3の実施の形態に係る実装基板100について説明する。本実施の形態の実装基板100は、配線基板5上に、半導体装置3,4を備えたものである。なお、以下では、上記実施の形態と共通する構成、作用、効果についての記載を適宜省略する。
図29は実装基板100を斜視的に表すものである。図30は図29の実装基板100のA−A矢視方向の断面構成を表すものである。なお、図29,図30は模式的に表したものであり、実際の寸法や形状とは異なる。また、図30では、層間絶縁膜12内の配線層17およびビア18を便宜的に省略した。
半導体装置3は、LSIチップ40上に導波路60が形成されたものである。また、半導体装置4は、LSIチップ50上に導波路60が形成されたものである。
ここで、LSIチップ40は、上記第1の実施の形態のLSIチップ10において受光素子16をなくしたものに相当する。LSIチップ50は、上記第1の実施の形態のLSIチップ10において発光素子15をなくしたものに相当する。半導体装置3の導波路60は、上記第1の実施の形態の導波路20において受光素子16の直上に配置されていた光路変更部23をなくすると共に受光素子16側に配置されていた端面S1を大気に曝したものに相当する。半導体装置4の導波路60は、上記第1の実施の形態の導波路20において発光素子15の直上に配置されていた光路変更部23をなくすると共に発光素子15側に配置されていた端面S1を大気に曝したものに相当する。また、半導体装置3の導波路60と、半導体装置4の導波路60とは、光路変更部23の形成されていないコア層22の端面S1同士を互いに対向させた状態で、所定の間隔を空けて配置されている。
本実施の形態の実装基板100では、図31に示したように、半導体装置3において、発光素子15からシリコン基板11の表面とほぼ直交する方向に出力信号として射出された光Lは、層間絶縁膜12を透過したのち、光路変更部23の曲面S3でコア層22の端面S1側に反射され、コア層22の内部を伝播する。そして、コア層22の内部を伝播した光は、光路変更部23の端面S1から外部に射出されたのち、半導体装置4の光路変更部23の端面S1に入射する。半導体装置3に入射した光は、コア層22の内部を伝播したのち、光路変更部23の曲面S3で受光素子16に向けて反射され、層間絶縁膜12を透過したのち、受光素子16に入射する。受光素子16に入射した光は、受光素子16で吸収され、吸収された光の出力レベルに応じた電気信号(フォトカレント)に変換される。この電気信号は受光素子16に電気的に接続された集積回路14に入力され、集積回路14にて演算などに用いられる。
このように、本実施の形態では、半導体装置3,4の導波路60において、表面の全体または一部に凸状の曲面S3を有し、かつクラッド層21の屈折率よりも大きな屈折率を有する光路変更部23がコア層22の一方の端面S1に形成されているので、LSIチップ40内の発光素子15から射出された光を光路変更部23の曲面S3でコア層22に向けて反射したり、コア層22の内部を伝播してきた光を光路変更部23の曲面S3でLSIチップ50内の受光素子16に向けて反射することが可能となる。これにより、簡易な構造で光路の方向変更をすることができる。
[第4の実施の形態]
次に、本発明の第4の実施の形態に係る実装基板200について説明する。本実施の形態の実装基板200は、配線基板5上に、半導体装置6,7を備えたものである。なお、以下では、上記実施の形態と共通する構成、作用、効果についての記載を適宜省略する。
図32は実装基板200を斜視的に表すものである。図33は図32の実装基板200のA−A矢視方向の断面構成を表すものである。なお、図32,図33は模式的に表したものであり、実際の寸法や形状とは異なる。また、図33では、層間絶縁膜12内の配線層17およびビア18を便宜的に省略した。
半導体装置6は、LSIチップ70内に導波路90が形成されたものである。また、半導体装置7は、LSIチップ80内に導波路90が形成されたものである。
ここで、LSIチップ70は、上記第2の実施の形態のLSIチップ10において受光素子16をなくしたものに相当する。LSIチップ80は、上記第2の実施の形態のLSIチップ10において発光素子15をなくしたものに相当する。半導体装置6の導波路90は、上記第2の実施の形態の導波路30において受光素子16の直上に配置されていた光路変更部23および金属膜24をなくすると共に受光素子16側に配置されていた端面S1を大気に曝したものに相当する。半導体装置7の導波路90は、上記第2の実施の形態の導波路30において発光素子15の直上に配置されていた光路変更部23および金属膜24をなくすると共に発光素子15側に配置されていた端面S1を大気に曝したものに相当する。また、半導体装置6の導波路90と、半導体装置7の導波路90とは、光路変更部23の形成されていないコア層22の端面S1同士を互いに対向させた状態で、所定の間隔を空けて配置されている。
本実施の形態の実装基板200では、図34に示したように、半導体装置6において、発光素子15からシリコン基板11の表面とほぼ直交する方向に出力信号として射出された光Lは、層間絶縁膜12A,12Bを透過したのち、光路変更部23の曲面S3でコア層22の端面S1側に反射され、コア層22の内部を伝播する。そして、コア層22の内部を伝播した光は、光路変更部23の端面S1から外部に射出されたのち、半導体装置7の光路変更部23の端面S1に入射する。半導体装置7に入射した光は、コア層22の内部を伝播したのち、光路変更部23の曲面S3で受光素子16に向けて反射され、層間絶縁膜12A,12Bを透過したのち、受光素子16に入射する。受光素子16に入射した光は、受光素子16で吸収され、吸収された光の出力レベルに応じた電気信号(フォトカレント)に変換される。この電気信号は受光素子16に電気的に接続された集積回路14に入力され、集積回路14にて演算などに用いられる。
このように、本実施の形態では、半導体装置6,7の導波路90において、表面の全体または一部に凸状の曲面S3を有し、かつクラッド層21の屈折率よりも大きな屈折率を有する光路変更部23がコア層22の一方の端面S1に形成されているので、LSIチップ70内の発光素子15から射出された光を光路変更部23の曲面S3でコア層22に向けて反射したり、コア層22の内部を伝播してきた光を光路変更部23の曲面S3でLSIチップ80内の受光素子16に向けて反射することが可能となる。これにより、簡易な構造で光路の方向変更をすることができる。
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は上記の実施の形態等に限定されるものではなく、種々変形可能である。
本発明の第1の実施の形態に係る半導体装置の斜視図である。 図1の半導体装置のA−A矢視方向の断面構成図である。 図1の半導体装置のB−B矢視方向の断面構成図である。 図2の光導波路を拡大して表した拡大図である。 図3の光導波路を拡大して表した拡大図である。 図1の半導体装置の製造方法の一例について説明するための断面構成図である。 図6に続く工程について説明するための断面構成図である。 図7に続く工程について説明するための断面構成図である。 図1の半導体装置の動作について説明するための断面構成図である。 図1の半導体装置の一変形例の一の方向の断面構成図である。 図1の半導体装置の一変形例の一の方向と直交する方向の断面構成図である。 図1の半導体装置の他の変形例の一の方向の断面構成図である。 図1の半導体装置の他の変形例の一の方向と直交する方向の断面構成図である。 図1の半導体装置のその他の変形例の一の方向の断面構成図である。 図1の半導体装置のその他の変形例の一の方向と直交する方向の断面構成図である。 図1の半導体装置の更にその他の変形例の斜視図である。 半導体装置の製造方法の一変形例について説明するための断面構成図である。 図17に続く工程について説明するための断面構成図である。 半導体装置の製造方法の他の変形例について説明するための断面構成図である。 図19に続く工程について説明するための断面構成図である。 半導体装置の製造方法のその他の変形例について説明するための断面構成図である。 図21に続く工程について説明するための断面構成図である。 本発明の第2の実施の形態に係る半導体装置の斜視図である。 図23の半導体装置のA−A矢視方向の断面構成図である。 図23の半導体装置のB−B矢視方向の断面構成図である。 図23の光導波路を拡大して表した拡大図である。 図23の光導波路を拡大して表した拡大図である。 図23の半導体装置の動作について説明するための断面構成図である。 本発明の第3の実施の形態に係る実装基板の斜視図である。 図29の実装基板のA−A矢視方向の断面構成図である。 図29の実装基板の動作について説明するための断面構成図である。 本発明の第4の実施の形態に係る実装基板の斜視図である。 図32の実装基板のA−A矢視方向の断面構成図である。 図32の実装基板の動作について説明するための断面構成図である。
符号の説明
1〜6…半導体装置、10,40,50,70,80…LSIチップ、11…シリコン基板、12,12A,12B,12C,12D…層間絶縁膜、13…パッシベーション層、14…集積回路部、15…発光素子、16…受光素子、17…配線層、18…ビア、20,30,60,90…導波路、21,25…クラッド層、22…コア層、23…光路変更部、23A…犠牲層、24…金属膜、100,200…実装基板、L…光、S1…端面、S2…側面、S3…曲面。

Claims (29)

  1. 発光素子および受光素子の少なくとも一方を含むチップの表面上に形成される導波路であって、
    前記チップの表面上に形成される第1クラッド層と、
    前記第1クラッド層の表面上に延在して形成されると共に前記第1クラッド層の屈折率よりも大きな屈折率を有するコア層と、
    前記コア層の少なくとも一方の端面に形成されると共に表面の全体または一部に凸状の曲面を有し、かつ前記第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部と
    を備える
    ことを特徴とする導波路。
  2. 前記コア層および前記光路変更部の表面は空気に曝されている
    ことを特徴とする請求項1に記載の導波路。
  3. 前記光路変更部の表面に金属膜を有する
    ことを特徴とする請求項1に記載の導波路。
  4. 前記コア層および前記金属膜の表面に、前記コア層の屈折率よりも小さな屈折率を有する固体材料からなる第2クラッド層を有する
    ことを特徴とする請求項3に記載の導波路。
  5. 前記光路変更部は、前記チップに含まれる前記発光素子および前記受光素子の少なくとも一方との対向領域に形成されている
    ことを特徴とする請求項1に記載の導波路。
  6. 前記コア層の両端面のいずれか一方に前記光路変更部が形成されていない場合には、前記光路変更部が形成されていない端面は空気に曝されている
    ことを特徴とする請求項1に記載の導波路。
  7. 発光素子および受光素子の少なくとも一方と、複数の層間絶縁膜とを含むチップの一の層間絶縁膜と他の層間絶縁膜との間に形成される導波路であって、
    前記一の層間絶縁膜の表面上に形成される第1クラッド層と、
    前記第1クラッド層の表面上に延在して形成されると共に前記第1クラッド層の屈折率よりも大きな屈折率を有するコア層と、
    前記コア層の少なくとも一方の端面に形成されると共に表面の全体または一部に凸状の曲面を有し、かつ前記第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部と、
    前記光路変更部の表面上に形成された金属膜と、
    前記コア層および前記金属膜の表面上に形成されると共に前記コア層の屈折率よりも小さな屈折率を有する第2クラッド層と
    を備える
    ことを特徴とする導波路。
  8. 前記光路変更部は、前記チップに含まれる前記発光素子および前記受光素子の少なくとも一方との対向領域に形成されている
    ことを特徴とする請求項7に記載の導波路。
  9. 前記コア層の両端面のいずれか一方に前記光路変更部が形成されていない場合には、前記光路変更部が形成されていない端面は空気に曝されている
    ことを特徴とする請求項7に記載の導波路。
  10. チップおよび導波路を備えた半導体装置であって、
    前記チップは、
    表面に集積回路が形成されたシリコン基板と、
    前記シリコン基板上に形成されると共に前記集積回路と電気的に接続され、かつ前記シリコン基板の表面とほぼ直交する方向に光を射出する発光素子と、
    前記シリコン基板上に形成されると共に前記集積回路と電気的に接続され、かつ前記シリコン基板の表面とほぼ直交する方向から入射する光を検出する受光素子と、
    前記発光素子および前記受光素子の上に形成された層間絶縁膜と、
    前記層間絶縁膜上に形成されたパッシベーション層と
    を有し、
    前記導波路は、
    前記パッシベーション層上に形成された第1クラッド層と、
    前記第1クラッド層の表面上に延在して形成されると共に前記第1クラッド層の屈折率よりも大きな屈折率を有するコア層と、
    前記コア層の少なくとも一方の端面に形成されると共に表面の全体または一部に凸状の曲面を有し、かつ前記第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部と
    を有する
    ことを特徴とする半導体装置。
  11. 前記光路変更部は、前記発光素子および前記受光素子の少なくとも一方との対向領域に形成されている
    ことを特徴とする請求項10に記載の半導体装置。
  12. チップおよび導波路を備えた半導体装置であって、
    前記チップは、
    表面に集積回路が形成されたシリコン基板と、
    前記シリコン基板上に形成されると共に前記集積回路と電気的に接続され、かつ前記シリコン基板の表面とほぼ直交する方向に光を射出する発光素子と、
    前記シリコン基板上に形成されると共に前記集積回路と電気的に接続され、かつ前記シリコン基板の表面とほぼ直交する方向から入射する光を検出する受光素子と、
    前記発光素子および前記受光素子の上に形成された複数の層間絶縁膜と
    を有し、
    前記導波路は、
    一の層間絶縁膜と他の層間絶縁膜との間に形成された第1クラッド層と、
    前記第1クラッド層の表面上に延在して形成されると共に前記第1クラッド層の屈折率よりも大きな屈折率を有するコア層と、
    前記コア層の少なくとも一方の端面に形成されると共に表面の全体または一部に凸状の曲面を有し、かつ前記第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部と、
    前記光路変更部の表面上に形成された金属膜と、
    前記コア層および前記金属膜の表面上に形成されると共に前記コア層の屈折率よりも小さな屈折率を有する第2クラッド層と
    を有する
    ことを特徴とする半導体装置。
  13. 前記光路変更部は、前記発光素子および前記受光素子の少なくとも一方との対向領域に形成されている
    ことを特徴とする請求項12に記載の半導体装置。
  14. チップおよび導波路を備えた半導体装置であって、
    前記チップは、
    表面に集積回路が形成されたシリコン基板と、
    前記シリコン基板上に形成されると共に前記集積回路と電気的に接続され、かつ前記シリコン基板の表面とほぼ直交する方向に光を射出する発光素子と、
    前記発光素子上に形成された層間絶縁膜と、
    前記層間絶縁膜上に形成されたパッシベーション層と
    を有し、
    前記導波路は、
    前記パッシベーション層上に形成された第1クラッド層と、
    前記第1クラッド層の表面上に延在して形成されると共に前記第1クラッド層の屈折率よりも大きな屈折率を有するコア層と、
    前記コア層の少なくとも一方の端面に形成されると共に表面の全体または一部に凸状の曲面を有し、かつ前記第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部と
    を有する
    ことを特徴とする半導体装置。
  15. 前記光路変更部は、前記発光素子との対向領域に形成されている
    ことを特徴とする請求項14に記載の半導体装置。
  16. チップおよび導波路を備えた半導体装置であって、
    前記チップは、
    表面に集積回路が形成されたシリコン基板と、
    前記シリコン基板上に形成されると共に前記集積回路と電気的に接続され、かつ前記シリコン基板の表面とほぼ直交する方向に光を射出する発光素子と、
    前記発光素子上に形成された複数の層間絶縁膜と
    を有し、
    前記導波路は、
    一の層間絶縁膜と他の層間絶縁膜との間に形成された第1クラッド層と、
    前記第1クラッド層の表面上に延在して形成されると共に前記第1クラッド層の屈折率よりも大きな屈折率を有するコア層と、
    前記コア層の少なくとも一方の端面に形成されると共に表面の全体または一部に凸状の曲面を有し、かつ前記第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部と、
    前記光路変更部の表面上に形成された金属膜と、
    前記コア層および前記金属膜の表面上に形成されると共に前記コア層の屈折率よりも小さな屈折率を有する第2クラッド層と
    を有する
    ことを特徴とする半導体装置。
  17. 前記光路変更部は、前記発光素子との対向領域に形成されている
    ことを特徴とする請求項16に記載の半導体装置。
  18. チップおよび導波路を備えた半導体装置であって、
    前記チップは、
    表面に集積回路が形成されたシリコン基板と、
    前記シリコン基板上に形成されると共に前記集積回路と電気的に接続され、かつ前記シリコン基板の表面と交差する方向から入射する光を検出する受光素子と、
    前記受光素子上に形成された層間絶縁膜と、
    前記層間絶縁膜上に形成されたパッシベーション層と
    を有し、
    前記導波路は、
    前記パッシベーション層上に形成された第1クラッド層と、
    前記第1クラッド層の表面上に延在して形成されると共に前記第1クラッド層の屈折率よりも大きな屈折率を有するコア層と、
    前記コア層の少なくとも一方の端面に形成されると共に表面の全体または一部に凸状の曲面を有し、かつ前記第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部と
    を有する
    ことを特徴とする半導体装置。
  19. 前記光路変更部は、前記受光素子との対向領域に形成されている
    ことを特徴とする請求項18に記載の半導体装置。
  20. チップおよび導波路を備えた半導体装置であって、
    前記チップは、
    表面に集積回路が形成されたシリコン基板と、
    前記シリコン基板上に形成されると共に前記集積回路と電気的に接続され、かつ前記シリコン基板の表面と交差する方向から入射する光を検出する受光素子と、
    前記受光素子上に形成された複数の層間絶縁膜と
    を有し、
    前記導波路は、
    一の層間絶縁膜と他の層間絶縁膜との間に形成された第1クラッド層と、
    前記第1クラッド層の表面上に延在して形成されると共に前記第1クラッド層の屈折率よりも大きな屈折率を有するコア層と、
    前記コア層の少なくとも一方の端面に形成されると共に表面の全体または一部に凸状の曲面を有し、かつ前記第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部と、
    前記光路変更部の表面上に形成された金属膜と、
    前記コア層および前記金属膜の表面上に形成されると共に前記コア層の屈折率よりも小さな屈折率を有する第2クラッド層と
    を有する
    ことを特徴とする半導体装置。
  21. 前記光路変更部は、前記受光素子との対向領域に形成されている
    ことを特徴とする請求項20に記載の半導体装置。
  22. 配線基板上に、第1チップ、第2チップ、第1導波路および第2導波路を備えた実装基板であって、
    前記第1チップは、
    表面に第1集積回路が形成された第1シリコン基板と、
    前記第1シリコン基板上に形成されると共に前記第1集積回路と電気的に接続され、かつ前記第1シリコン基板の表面とほぼ直交する方向に光を射出する発光素子と、
    前記発光素子上に形成された第1層間絶縁膜と、
    前記第1層間絶縁膜上に形成された第1パッシベーション層と
    を有し、
    前記第1導波路は、
    前記第1パッシベーション層上に形成された第1クラッド層と、
    前記第1クラッド層の表面上に延在して形成されると共に前記第1クラッド層の屈折率よりも大きな屈折率を有する第1コア層と、
    前記第1コア層の一方の端面に形成されると共に表面の全体または一部に凸状の第1曲面を有し、かつ前記第1クラッド層の屈折率よりも大きな屈折率を有する第1光路変更部と
    を有し、
    前記第2チップは、
    表面に第2集積回路が形成された第2シリコン基板と、
    前記第2シリコン基板上に形成されると共に前記第2集積回路と電気的に接続され、かつ前記第2シリコン基板の表面と交差する方向から入射する光を検出する受光素子と、
    前記受光素子上に形成された第2層間絶縁膜と、
    前記層間絶縁膜上に形成された第2パッシベーション層と
    を有し、
    前記第2導波路は、
    前記第2パッシベーション層上に形成された第2クラッド層と、
    前記第2クラッド層の表面上に延在して形成されると共に前記第2クラッド層の屈折率よりも大きな屈折率を有する第2コア層と、
    前記第2コア層の一方の端面に形成されると共に表面の全体または一部に凸状の第2曲面を有し、かつ前記第2クラッド層の屈折率よりも大きな屈折率を有する第2光路変更部と
    を有する
    ことを特徴とする実装基板。
  23. 前記第1光路変更部は、前記発光素子との対向領域に形成され、
    前記第2光路変更部は、前記受光素子との対向領域に形成されている
    ことを特徴とする請求項22に記載の半導体装置。
  24. 配線基板上に、第1チップ、第2チップ、第1導波路および第2導波路を備えた実装基板であって、
    前記第1チップは、
    表面に第1集積回路が形成された第1シリコン基板と、
    前記第1シリコン基板上に形成されると共に前記第1集積回路と電気的に接続され、かつ前記第1シリコン基板の表面とほぼ直交する方向に光を射出する発光素子と、
    前記発光素子上に形成された複数の第1層間絶縁膜と
    を有し、
    前記第1導波路は、
    一の第1層間絶縁膜と他の第1層間絶縁膜との間に形成された第1クラッド層と、
    前記第1クラッド層の表面上に延在して形成されると共に前記第1クラッド層の屈折率よりも大きな屈折率を有する第1コア層と、
    前記第1コア層の一方の端面に形成されると共に表面の全体または一部に凸状の第1曲面を有し、かつ前記第1クラッド層の屈折率よりも大きな屈折率を有する第1光路変更部と、
    前記第1光路変更部の表面上に形成された第1金属膜と、
    前記第1コア層および前記第1金属膜の表面上に形成されると共に前記第1コア層の屈折率よりも小さな屈折率を有する第2クラッド層と
    を有し、
    前記第2チップは、
    表面に第2集積回路が形成された第2シリコン基板と、
    前記第2シリコン基板上に形成されると共に前記第2集積回路と電気的に接続され、かつ前記第2シリコン基板の表面と交差する方向から入射する光を検出する受光素子と、
    前記受光素子上に形成された複数の第2層間絶縁膜と
    を有し、
    前記第2導波路は、
    一の第2層間絶縁膜と他の第2層間絶縁膜との間に形成された第3クラッド層と、
    前記第3クラッド層の表面上に延在して形成されると共に前記第3クラッド層の屈折率よりも大きな屈折率を有する第2コア層と、
    前記第2コア層の一方の端面に形成されると共に表面の全体または一部に凸状の第2曲面を有し、かつ前記第3クラッド層の屈折率よりも大きな屈折率を有する第2光路変更部と、
    前記第2光路変更部の表面上に形成された第2金属膜と、
    前記第2コア層および前記第2金属膜の表面上に形成されると共に前記第2コア層の屈折率よりも小さな屈折率を有する第4クラッド層と
    を有する
    ことを特徴とする実装基板。
  25. 前記第1光路変更部は、前記発光素子との対向領域に形成され、
    前記第2光路変更部は、前記受光素子との対向領域に形成されている
    ことを特徴とする請求項24に記載の半導体装置。
  26. 発光素子および受光素子の少なくとも一方を含むチップの表面上に導波路を製造する方法であって、
    前記チップの表面上にクラッド層を形成する工程と、
    前記クラッド層の表面上に、前記クラッド層の屈折率よりも大きな屈折率を有するコア層を延在して形成する工程と、
    前記コア層を含む表面全体に、前記クラッド層の屈折率よりも大きな屈折率を有する犠牲層を形成したのち、異方性のエッチング法を用いて前記犠牲層をエッチングすることにより、前記コア層の少なくとも一方の端面に、表面の全体または一部に凸状の曲面を有し、かつ前記第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部を形成する工程と
    を含むことを特徴とする導波路の製造方法。
  27. 前記コア層の端面の高さを前記コア層の端面の幅で除算することにより得られる前記コア層の縦横比は1よりも大きい
    ことを特徴とする請求項26に記載の導波路の製造方法。
  28. 発光素子および受光素子の少なくとも一方と、複数の層間絶縁膜とを含むチップの一の層間絶縁膜と他の層間絶縁膜との間に導波路を製造する方法であって、
    前記一の層間絶縁膜の表面上にクラッド層を形成する工程と、
    前記クラッド層の表面上に、前記クラッド層の屈折率よりも大きな屈折率を有するコア層を延在して形成する工程と、
    前記コア層を含む表面全体に、前記クラッド層の屈折率よりも大きな屈折率を有する犠牲層を形成したのち、異方性のエッチング法を用いて前記犠牲層をエッチングすることにより、前記コア層の少なくとも一方の端面に、表面の全体または一部に凸状の曲面を有し、かつ前記第1クラッド層の屈折率よりも大きな屈折率を有する光路変更部を形成する工程と
    を含むことを特徴とする導波路の製造方法。
  29. 前記コア層の端面の高さを前記コア層の端面の幅で除算することにより得られる前記コア層の縦横比は1よりも大きい
    ことを特徴とする請求項28に記載の導波路の製造方法。
JP2007227806A 2007-09-03 2007-09-03 半導体装置およびその製造方法ならびに実装基板 Pending JP2009058888A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007227806A JP2009058888A (ja) 2007-09-03 2007-09-03 半導体装置およびその製造方法ならびに実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007227806A JP2009058888A (ja) 2007-09-03 2007-09-03 半導体装置およびその製造方法ならびに実装基板

Publications (1)

Publication Number Publication Date
JP2009058888A true JP2009058888A (ja) 2009-03-19

Family

ID=40554646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007227806A Pending JP2009058888A (ja) 2007-09-03 2007-09-03 半導体装置およびその製造方法ならびに実装基板

Country Status (1)

Country Link
JP (1) JP2009058888A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011043567A (ja) * 2009-08-19 2011-03-03 Oki Electric Industry Co Ltd 方向性結合器、光学素子、マッハツェンダ干渉器及びリング共振器
JP2015535389A (ja) * 2012-08-31 2015-12-10 マイクロン テクノロジー, インク. フォトニクス構造の形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011043567A (ja) * 2009-08-19 2011-03-03 Oki Electric Industry Co Ltd 方向性結合器、光学素子、マッハツェンダ干渉器及びリング共振器
JP2015535389A (ja) * 2012-08-31 2015-12-10 マイクロン テクノロジー, インク. フォトニクス構造の形成方法
US10094988B2 (en) 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
US10761275B2 (en) 2012-08-31 2020-09-01 Micron Technology, Inc. Method of forming photonics structures
US11402590B2 (en) 2012-08-31 2022-08-02 Micron Technology, Inc. Method of forming photonics structures
US11886019B2 (en) 2012-08-31 2024-01-30 Micron Technology, Inc. Method of forming photonics structures

Similar Documents

Publication Publication Date Title
US9484482B2 (en) Efficient optical (light) coupling
US10698164B2 (en) Optical apparatus and methods of manufacture thereof
JP4457545B2 (ja) 光・電気配線基板、実装基板及び光電気配線基板の製造方法
KR101691854B1 (ko) 평면 포토닉스 회로를 위한 수직형 광 커플러
US8000565B2 (en) Buried dual taper waveguide for passive alignment and photonic integration
CN113359234B (zh) 一种模斑变换器及硅光集成芯片
JP6114570B2 (ja) スポットサイズ変換器、光源、光送信器、光受信器及び光送受信器
CN110637246A (zh) 具有集成准直结构的光子芯片
EP2932320A1 (en) Fiber optic coupler array
TWI475269B (zh) 提供一耦合光子結構之方法及裝置
JP5304209B2 (ja) スポットサイズ変換器
CN114594545B (zh) 具有侧围元件的光功率分离器
JP2008102283A (ja) 光導波路、光モジュール及び光導波路の製造方法
KR20090029548A (ko) 단일모드 soi 광도파로와 광섬유간 연결을 위한 모드변환기 구조
JP3652080B2 (ja) 光接続構造
JP2009058888A (ja) 半導体装置およびその製造方法ならびに実装基板
JP4506216B2 (ja) 光結合装置及びその製造方法
CN101241208B (zh) 光学发送/接收装置,双向光学发送/接收模块及其制造方法
JP2009104064A (ja) 光配線を備えた電子装置及びその光配線
US20240036263A1 (en) Diamond spot size converter for fiber edge coupling
JPH1152198A (ja) 光接続構造
JP4793490B2 (ja) 光結合装置及びその製造方法
US7309628B2 (en) Method of forming a semiconductor device
JP4654801B2 (ja) 光電変換装置及びその製造方法、並びに光情報処理装置
JP2015135409A (ja) 偏波分離素子