JP2015141923A - 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法 - Google Patents

半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP2015141923A
JP2015141923A JP2014012267A JP2014012267A JP2015141923A JP 2015141923 A JP2015141923 A JP 2015141923A JP 2014012267 A JP2014012267 A JP 2014012267A JP 2014012267 A JP2014012267 A JP 2014012267A JP 2015141923 A JP2015141923 A JP 2015141923A
Authority
JP
Japan
Prior art keywords
wafer
tank
cleaning
semiconductor wafer
heat insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014012267A
Other languages
English (en)
Other versions
JP6090184B2 (ja
Inventor
康男 長岡
Yasuo Nagaoka
康男 長岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014012267A priority Critical patent/JP6090184B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to EP15740594.5A priority patent/EP3101683B1/en
Priority to KR1020167019905A priority patent/KR102299150B1/ko
Priority to CN201580005338.9A priority patent/CN105934814B/zh
Priority to PCT/JP2015/000102 priority patent/WO2015111383A1/ja
Priority to US15/111,356 priority patent/US20160336188A1/en
Priority to TW104102129A priority patent/TWI601185B/zh
Publication of JP2015141923A publication Critical patent/JP2015141923A/ja
Application granted granted Critical
Publication of JP6090184B2 publication Critical patent/JP6090184B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】 膜厚調整のためのエッチング工程後も膜厚均一性が維持された貼り合わせウェーハを高歩留りで製造できるようなエッチング工程で用いる洗浄槽を提供する。
【解決手段】 半導体ウェーハを洗浄液に浸漬して洗浄する半導体ウェーハの洗浄槽であって、石英からなり、前記洗浄液を貯留し、複数の前記半導体ウェーハを前記洗浄液中に浸漬する槽本体部と、石英からなり、前記槽本体部の開口部の周囲に設けられ、前記槽本体部の開口部上端からオーバーフローした前記洗浄液を受けるオーバーフロー受部と、前記槽本体部の周囲に設けられている断熱壁部とを備え、前記断熱壁部は切れ目なく前記槽本体部を囲っていて、前記断熱壁部と前記槽本体部の側壁との間に中空層が形成されているものであることを特徴とする半導体ウェーハの洗浄槽。
【選択図】 図1

Description

本発明は、半導体ウェーハの洗浄槽、及び、この洗浄槽を用いたイオン注入剥離法による貼り合わせウェーハの製造方法に関し、特に、ETSOI(Extremely Thin SOI(Silicon On Insulator)、極めて薄いSOI)と呼ばれ、SOI層膜厚が30nm以下で、ウェーハ面内で±0.5nmの膜厚均一性が要求されるSOIウェーハの製造方法に関する。
SOIウェーハの製造方法、特に先端集積回路の高性能化を可能とする薄膜SOIウェーハの製造方法として、イオン注入したウェーハを貼り合わせ後に剥離してSOIウェーハを製造する方法(イオン注入剥離法:スマートカット法(登録商標)とも呼ばれる方法)が注目されている。
このイオン注入剥離法は、二枚のシリコンウェーハの内、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウェーハ(ボンドウェーハ)の上面から水素イオン又は希ガスイオン等のガスイオンを注入し、ウェーハ内部にイオン注入層(微小気泡層又は封入層とも呼ぶ)を形成する。その後、イオンを注入した方の面を、酸化膜を介して他方のシリコンウェーハ(ベースウェーハ)と密着させ、その後熱処理(剥離熱処理)を加えて微小気泡層を劈開面として一方のウェーハ(ボンドウェーハ)を薄膜状に剥離する。さらに、熱処理(結合熱処理)を加えて強固に結合してSOIウェーハを製造する技術である(特許文献1)。この段階では、劈開面(剥離面)がSOI層の表面となっており、SOI膜厚が薄くてかつ均一性も高いSOIウェーハが比較的容易に得られている。
しかし、剥離後のSOIウェーハ表面にはイオン注入によるダメージ層が存在し、また、表面粗さが通常のシリコンウェーハの鏡面に比べて大きなものとなっている。したがって、イオン注入剥離法では、このようなダメージ層と表面粗さを除去することが必要になる。従来、このダメージ層等を除去するために、結合熱処理後の最終工程において、タッチポリッシュと呼ばれる研磨代の極めて少ない鏡面研磨(取り代:100nm程度)が行われていた。ところが、SOI層に機械加工的要素を含む研磨をしてしまうと、研磨の取り代が均一でないために、水素イオンなどの注入と剥離によって達成されたSOI層の膜厚均一性が悪化してしまうという問題が生じる。
このような問題点を解決する方法として、タッチポリッシュの代わりに高温熱処理を行って表面粗さを改善する平坦化処理が行われるようになってきている(特許文献2、3、4)。平坦化処理が行われるようになったことによって、現在では、直径300mmでSOI層の膜厚レンジ(面内膜厚の最大値から最小値を引いた値)が3nm以内(すなわち、ウェーハ面内で±1.5nm)の優れた膜厚均一性を有するSOIウェーハが、イオン注入剥離法によって量産レベルで得られている。
一方、イオン注入剥離法において、剥離後の減厚処理としてSOI層をアンモニア水と過酸化水素水の混合水溶液(SC1)でエッチングすることによって面内均一に減厚する方法(特許文献5)や、SC1によるエッチングによりSOI層の膜厚調整を行う方法(特許文献6)が開示されている。
特開平5−211128号公報 特開平11−307472号公報 特開2000−124092号公報 再公表特許 WO2003/009386 特開2000−173976号公報 特開2004−311526号公報
近年の携帯型端末の普及に伴い、半導体デバイスの低消費電力化、微細化、高機能化が必要となっており、デザインルールで22nm世代以降の有力な候補として、SOIウェーハを用いた完全空乏型のデバイス開発が行われている。この完全空乏型デバイスでは、SOIの膜厚が10nm程度と非常に薄くなることに加えて、SOIの膜厚分布がデバイスの閾値電圧に影響することから、SOIの面内膜厚分布として膜厚レンジが1nm以下(すなわち、ウェーハ面内で±0.5nm)の膜厚均一性が求められているが、量産レベルではこの要求を満たすことは非常に困難であった。
本発明は、上記問題を解決するためになされたものであり、膜厚調整のためのエッチング後も膜厚均一性が維持された貼り合わせウェーハを高歩留りで製造する方法、及び、そのエッチングに用いる洗浄槽を提供することを目的とする。
上記目的を達成するために、本発明は、半導体ウェーハを洗浄液に浸漬して洗浄する半導体ウェーハの洗浄槽であって、石英からなり、前記洗浄液を貯留し、複数の前記半導体ウェーハを前記洗浄液中に浸漬する槽本体部と、石英からなり、前記槽本体部の開口部の周囲に設けられ、前記槽本体部の開口部上端からオーバーフローした前記洗浄液を受けるオーバーフロー受部と、前記槽本体部の周囲に設けられている断熱壁部とを備え、
前記断熱壁部は切れ目なく前記槽本体部を囲っていて、前記断熱壁部と前記槽本体部の側壁との間に中空層が形成されているものであることを特徴とする半導体ウェーハの洗浄槽を提供する。
このような半導体ウェーハの洗浄槽であれば、断熱壁部と槽本体部の側壁との間に形成される中空層によって槽本体部の壁面からの放熱を低減させることができるとともに、中空層内で空気の対流が起こることで槽本体部の壁面内の温度均一性を向上させることができる。このため、槽本体部内の洗浄液の温度均一性を向上させることができ、膜厚調整のためのエッチング工程で用いれば、膜厚調整のためのエッチング後も膜厚均一性が維持された貼り合わせウェーハを高歩留りで製造することができる。
またこのとき、前記断熱壁部は、前記オーバーフロー受部から下方に延在する構成とすることができる。
オーバーフロー受部から下方では、槽本体部の壁面から放熱しやすいので、この箇所に断熱壁部を好適に設けることができる。
またこのとき、前記オーバーフロー受部の底面は、前記浸漬された半導体ウェーハの上端よりも上方に位置し、前記断熱壁部の下端は、前記浸漬された半導体ウェーハの下端よりも下方に位置することが好ましい。
上記の構成により、浸漬された半導体ウェーハ全体の周囲の洗浄液の温度均一性をより向上させることができる。
またこのとき、前記断熱壁部の下部は開放されている構成とすることができる。
上記の構成により、断熱壁部の下部に溜まった低温の空気を逃がすことができる。
またこのとき、前記断熱壁部の下部は封鎖され、前記断熱壁部には空気抜き孔が設けられている構成とすることもできる。
断熱壁部の下部を封鎖することで、断熱壁部の下部からの放熱を抑制することができ、空気抜き孔を設けることで、空気の膨張による断熱壁部の破損を防止することができる。
またこのとき、前記断熱壁部の下部に整流板が設けられている構成とすることもできる。
断熱壁部の下部に流路を形成する整流板を設けることで、流路の表面積を増加させて保温性を高めることができる。
またこのとき、前記整流板は前記浸漬された半導体ウェーハの下端より下方に設けられることが好ましい。
上記の構成により、浸漬された半導体ウェーハ全体の周囲の洗浄液の温度均一性をより向上させることができる。
また、本発明は、ボンドウェーハの表面に、水素イオン及び希ガスイオンから選ばれる一種類以上のガスイオンをイオン注入して前記ボンドウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接又は絶縁膜を介して貼り合わせた後、前記イオン注入層を剥離面としてボンドウェーハを剥離することにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製した後、前記薄膜の減厚加工を行う貼り合わせウェーハの製造方法であって、前記減厚加工を行う工程は、温度調節されたエッチング液を満たした薬液槽に前記貼り合わせウェーハを浸漬して前記薄膜をエッチングすることによって前記薄膜の膜厚調整を行うエッチング段階を含み、前記エッチング段階において、前記薬液槽として上記の半導体ウェーハの洗浄槽を用いて、前記薄膜をエッチングすることを特徴とする貼り合わせウェーハの製造方法を提供する。
薄膜の膜厚調整を行うエッチング段階において、薬液槽として上記の半導体ウェーハの洗浄槽を用いることで、薬液槽内の薬液の温度均一性を向上させることができ、膜厚調整のためのエッチング後も膜厚均一性が維持された貼り合わせウェーハを高歩留りで製造することができる。
またこのとき、前記ボンドウェーハとしてシリコンウェーハを用い、前記エッチング液としてアンモニア水と過酸化水素水の混合水溶液を用いることができる。
ボンドウェーハとしてシリコンウェーハを好適に用いることができる。
また、アンモニア水と過酸化水素水の混合水溶液は、パーティクルや有機物汚染の除去能力が高いため、エッチング液として好適に用いることができる。
またこのとき、前記温度調節は、50℃以上、80℃以下の温度に調節することが好ましい。
エッチング液の温度が50℃以上であれば、エッチング速度が適度であり、膜厚調整に時間がかかりすぎない。また、エッチング液の温度が80℃以下であれば、エッチング速度が大きすぎないため、膜厚調整を行うのに適している。
以上のように、本発明の洗浄槽を用いて薄膜(SOI層)の膜厚調整を行えば、膜厚調整を極めて均一に行うことができるので、ウェーハ面内で±0.5nmの薄膜膜厚均一性が要求される貼り合わせウェーハを高歩留で製造することができる。
本発明の第1の実施形態の半導体ウェーハの洗浄槽の一例を示す概略断面図である。 本発明の貼り合わせウェーハの製造方法におけるエッチング工程に用いられる洗浄ラインの一例を示す概略図である。 本発明の第1の実施形態の半導体ウェーハの洗浄槽の正面図、側面図、上面図、下面図である。 本発明の第2の実施形態の半導体ウェーハの洗浄槽の一例を示す概略断面図である。 本発明の第2の実施形態の半導体ウェーハの洗浄槽の正面図、側面図、上面図、下面図である。 実験例の1バッチのウェーハ間の取り代を比較したグラフである。 実験例のウェーハ面内の取り代を比較したグラフである。 実験例で膜厚測定を行った、ウェーハ中心線から左右にR/2の位置を示す説明図である。
上述のように、SOIの面内膜厚分布として膜厚レンジが1nm以下(すなわち、ウェーハ面内で±0.5nm)の膜厚均一性が求められており、イオン注入剥離法で薄膜(SOI層)を形成する場合、イオン注入深さの面内バラツキの影響により、剥離直後であってもある程度の膜厚レンジ(<1nm)を有するので、最終製品としてウェーハ面内で±0.5nmの膜厚均一性を有するSOI層を得るためには、剥離後の膜厚調整(犠牲酸化処理、平坦化熱処理、エッチング等)において、その膜厚レンジを悪化させない(あるいは改善する)ことが重要である。これについては、特開2013−125909号公報において、イオン注入条件や犠牲酸化条件を工夫することによって、最終製品としてウェーハ面内で±0.5nmの膜厚均一性を有するSOI層を得る製造方法が開示されている。
この製造方法であれば、イオン注入条件や犠牲酸化条件を工夫することによって剥離後の膜厚レンジを悪化させない(あるいは改善する)ことができるが、その一方で、犠牲酸化処理や平坦化熱処理などの工程を行う際には、その前後に、SC1などの薬液を用いた洗浄工程(エッチング工程)が複数回行われるため、その洗浄工程でのSOI層の取り代の面内均一性やウェーハ間均一性を考慮する必要があることが明らかとなった。
本発明者が鋭意検討したところによれば、SC1などの薬液は、一般的に、薬液槽内で±1℃程度の精度で温度調整されているが、薬液槽の壁面の周囲温度は薬液温度よりも低いため、薬液槽壁面は熱交換され、薬液槽の壁面温度は各面ごとにそれぞれ熱が奪われ、温度が低下する。その結果、薬液槽内に配置されたウェーハのSOI膜厚は、ウェーハ面内やスロット位置で取り代が微妙に異なってくる。その取り代の相違は極めて微量であるため、比較的厚膜(例えば100nm以上)のSOI層の場合には、洗浄後の膜厚均一性にほとんど影響を及ぼさないが、ET−SOIの場合には無視できない相違となることを新たに見出し、本発明を完成させた。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
なお、本明細書では貼り合わせウェーハとして、シリコンウェーハを用いて作製するSOIウェーハを例に挙げて説明するが、本発明の「貼り合わせウェーハ」はSOIウェーハにも、シリコンウェーハにも限定されない。
すなわち、イオン注入剥離法で貼り合わせウェーハを製造する場合のエッチングによる減厚加工であれば、いずれのものにも適用可能である。
例えば、SiGeウェーハや化合物半導体、その他のウェーハを、シリコン、石英、Al等と貼り合わせる場合が挙げられる。この場合、貼り合わせるボンドウェーハには絶縁膜はあってもなくてもよい。また、エッチング液は、形成された薄膜をエッチングできるものであればよく、用いるボンドウェーハに合せて適宜選択すればよい。
本発明の貼り合わせウェーハの製造方法では、まずベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する。この貼り合わせウェーハの作製は、イオン注入剥離法(スマートカット法(登録商標)とも呼ばれる)による公知の方法で行えばよく、すなわち、
ボンドウェーハの表面に、水素イオン及び希ガスイオンから選ばれる一種類以上のガスイオンをイオン注入してボンドウェーハ内部にイオン注入層を形成し、ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接又は絶縁膜を介して貼り合わせた後、イオン注入層を剥離面としてボンドウェーハを剥離することにより、ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する。
このとき、ボンドウェーハとしては特に限定されないが、シリコンウェーハを用いることが好ましい。
減厚加工(エッチング工程)に用いられる貼り合わせウェーハは、イオン注入剥離法で作製された薄膜(SOI層)の膜厚レンジが3nm以内(すなわち、ウェーハ面内で±1.5nm)の貼り合わせウェーハであることが好ましく、1nm以内(すなわち、ウェーハ面内で±0.5nm)であることがより好ましい。
また、剥離後に犠牲酸化処理や平坦化熱処理を行ってもよい。この犠牲酸化処理や平坦化熱処理は公知の方法で行えばよい。
貼り合わせウェーハを作製後、薄膜の減厚加工を行う。
減厚加工は、温度調節されたエッチング液を満たした本発明の洗浄槽(薬液槽)に剥離後の貼り合わせウェーハを浸漬して薄膜をエッチングすることによって行うが、本発明ではこのとき薬液槽の周囲を中空層を有する断熱壁部で囲った状態でエッチングを行う。
以下、図面を参照しながら本発明の貼り合わせウェーハの製造方法におけるエッチング工程(洗浄工程)をさらに詳しく説明する。
(第1の実施形態)
エッチング工程に用いられる第1の実施形態の薬液槽(洗浄槽)1の概略断面図を図1に示す。
薬液槽1内には剥離後の貼り合わせウェーハ3が配置されており、SC1等のエッチング液(洗浄液)16は図1右側の駆動エリアのポンプ8の作用により図1中の実線矢印aのように循環され、エッチングが行われる。
エッチング液の温度は、オーバーフロー受部5に配置された温度計6とヒーター7によりPID(Proportional Integral Differentail)制御され、所望の温度(例えば70±1℃)にコントロールされる。また、オーバーフロー受部5からポンプ8に戻されたエッチング液は、フィルター4を通って再びヒーター7により所望の温度にコントロールされて薬液槽1内に入る。
また、薬液槽1の上部に設置されているエアフィルター9を通して、白抜き矢印bで示されるようなクリーンエアーのダウンフローが形成され、薬液槽1の周囲を経由して側壁側や下部の排気ダクト10を通ってメイン排気に排出される構造となっている。
従来のエッチング工程では、このクリーンエアーと薬液槽1やリンス槽などの間で熱交換が行われるため、薬液槽1の周囲や薬液中に微量の温度分布が生じ、ウェーハ面内やウェーハ間の取り代に微小な差異が生じていた。
一方、本発明では槽本体部15の周囲に断熱壁部2を設けており、これにより、断熱壁部2と槽本体部15の側壁との間に中空層13が形成される。この中空層13によって槽本体部15の側壁面からの放熱を低減させることができるとともに、中空層内で空気の対流が起こることで槽本体部15の側壁面内の温度均一性を向上させることができる。
このような薬液槽1を用いてエッチングを行うことで、薬液槽1内のエッチング液16の温度の偏りを低減し、これによりウェーハ面内、ウェーハ間ともに取り代均一性が極めて高いエッチング(洗浄)を行うことができる。すなわち、エッチング後も膜厚均一性を維持することが可能となる。
また、断熱壁部2の表面をサンドブラスト面とすることによっても、中空層13の保温性を高めることができる。
断熱壁部2は、オーバーフロー受部5から下方に延在する構成とすることができる。
オーバーフロー受部5から下方では、槽本体部15の側壁面から放熱しやすいので、この箇所に断熱壁部2を好適に設けることができる。
オーバーフロー受部5の底面は、浸漬された半導体ウェーハ3の上端よりも上方に位置し、断熱壁部2の下端は、浸漬された半導体ウェーハ3の下端よりも下方に位置することが好ましい。
上記の構成により、浸漬された半導体ウェーハ3の全体の周囲のエッチング液(洗浄液)16の温度均一性をより向上させることができる。
第1の実施形態においては、断熱壁部2の下部は開放されている。
上記の構成により、断熱壁部2の下部に溜まった低温の空気を逃がすことができる。
断熱壁部2は、図3に示すように、槽本体部15の周囲に切れ目なく設けられており、これにより槽本体部15の周囲の環境にかかわらず、槽本体部15の側壁面の温度均一性を良好に保つことができる構成になっている。
(第2の実施形態)
エッチング工程に用いられる第2の実施形態の薬液槽(洗浄槽)21の概略断面図を図4に示す。
第2の実施形態の薬液槽(洗浄槽)21は、断熱壁部2の下部に空気の流路を形成する整流板14が設けられている点で、第1の実施形態の薬液槽(洗浄槽)1と異なっている。
断熱壁部2の下部に流路を形成する整流板14を設けることで、断熱壁部2の下部に溜まった低温の空気を逃がすことができるとともに、流路の表面積を増加させて保温性を高めることができる。
整流板14は浸漬された半導体ウェーハ3の下端より下方に設けられることが好ましい。
上記の構成により、浸漬された半導体ウェーハ3の全体の周囲のエッチング液(洗浄液)16の温度均一性をより向上させることができる。
断熱壁部2及び整流板14は、図5に示すように、槽本体部15の周囲に切れ目なく設けられており、これにより槽本体部15の周囲の環境にかかわらず、槽本体部15の側壁面の温度均一性を良好に保つことができる構成になっている。
なお、断熱壁部2の下部が封鎖され、断熱壁部2に空気抜き孔が設けられている構成とすることもできる。
断熱壁部の下部を封鎖することで、断熱壁部の下部からの放熱を抑制することができ、空気抜き孔を設けることで、空気の膨張による断熱壁部の破損を防止することができる。
またボンドウェーハとしてシリコンウェーハを用いた場合、エッチング液としては、アンモニア水と過酸化水素水の混合水溶液であり、シリコンのエッチング作用があるSC1を用いることが好ましい。
SC1はパーティクルや有機物汚染を除去するため、イオン注入剥離法を用いたSOIウェーハの製造工程において頻繁に用いられるため効果が高い。
またこのとき、温度調節は、50℃以上、80℃以下の範囲内の所定の温度(例えば、70℃)に調節することが好ましい。
エッチング液の温度が50℃以上であれば、エッチング速度が適度であり、膜厚調整に時間がかかりすぎない。また、エッチング液の温度が80℃以下であれば、エッチング速度が大きすぎないため、膜厚調整を行うのに適している。
また、本発明の貼り合わせウェーハの製造方法におけるエッチング工程(洗浄工程)全体は、例えば図2のような洗浄ラインによって行われる。
図2中のAはロードエリア、Bは第一洗浄エリア(アルカリ)、Cは第二洗浄エリア(酸)、Dは乾燥エリア、Eはアンロードエリアである。Bの第一洗浄エリア(アルカリ)では、上述の図1の薬液槽1にSC1等のアルカリ性のエッチング液を用いてエッチング後、リンス槽11、リンス槽12でリンスする。Cの第二洗浄エリア(酸)では、エッチング液をSC2(塩酸と過酸化水素水の混合水溶液でシリコンのエッチング作用なし)等の酸性のエッチング液として第一洗浄エリアと同様にエッチング及びリンスを行う。
なお、上述の図1は、図2中の矢印方向から見た薬液槽1の概略断面図である。
また、もちろん、本発明の貼り合わせウェーハの製造方法におけるエッチング工程を一般的な鏡面研磨ウェーハ(PWウェーハ)のエッチング工程(洗浄工程)に適用することも可能であるが、PWウェーハの厚さはμmのオーダーで管理されているため、nm未満の取り代を厳密に調整することを目的とした本発明の貼り合わせウェーハの製造方法におけるエッチング工程を適用しても、得られる効果は少ない。
以上のように、本発明の洗浄槽を用いて薄膜(SOI層)の膜厚調整を行えば、膜厚調整を極めて均一に行うことができるので、ウェーハ面内で±0.5nmの薄膜膜厚均一性が要求される貼り合わせウェーハを高歩留で製造することができる。
以下、実験例、実施例、及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
(実験例)
上述のように、図1中のクリーンエアーと薬液槽1や図2中のリンス槽11などの間で熱交換が行われるため、薬液槽の周囲や薬液中に微量の温度分布が生じ、ウェーハ面内やウェーハ間の取り代に微小な差異が生ずるものと推定される。
洗浄(エッチング)中の薬液中の微小な温度差(ウェーハ間、ウェーハ面内)の測定は困難であるため、図2のBで示される第一洗浄エリアにおいて、1バッチ(25枚)のSOIウェーハ(直径300mmのシリコン単結晶ウェーハからなるベースウェーハ上にSiOからなる埋め込み酸化膜層とシリコン単結晶層からなるSOI層が順次積層された構造)の繰り返し洗浄を行って、ウェーハ間やウェーハ面内の取り代を調査する実験を行った。
図6は1バッチのウェーハ間の取り代を比較したグラフであり、SOIウェーハ25枚を配置したウェーハキャリアの各スロット位置における平均取り代(洗浄前後にSOI層膜厚を全面測定して求めた取り代の平均値)を示している。
図6のグラフから、ウェーハキャリア内において、駆動エリア側(メイン排気側)に配置されたウェーハの取り代が少ないことがわかった。すなわち、薬液槽の駆動エリア側(メイン排気側)の液温が相対的に低いことが推定される。
次に、ウェーハ面内の取り代を比較するため、ノッチ部が最上部になるようにSOIウェーハをウェーハキャリア内に配置して繰り返し洗浄を行ったウェーハの洗浄前後の膜厚を、ウェーハ中心線から左右にR/2の位置(R:半径)での測定(図8参照)を行い、両者の測定位置における平均取り代を算出してプロットしたグラフを図7に示す。
図7のグラフから、ロードエリア側の半面に比べ、リンス槽側の半面の平均取り代が少ないことがわかった。すなわち、リンス槽側の液温が相対的に低いことが推定される。
(実施例及び比較例)
図2の洗浄ラインの第一洗浄エリアB(図1の洗浄ラインの洗浄エリア)を用い、断熱壁部2を有する本発明の第1の実施形態の洗浄槽1を用いた場合(実施例)と、断熱壁部のない従来の洗浄槽を用いた場合(比較例)で1バッチ(25枚)のSOIウェーハを繰り返し洗浄(エッチング)し、取り代を比較した。
[洗浄条件]
(洗浄フロー)
SC1(75±1℃)→リンス(25℃)→リンス(25℃)を6回繰り返した。
(洗浄槽)
材質:透明石英、厚さ3mm(槽本体部、オーバーフロー受部、断熱壁部共通)
構造:
(オーバーフロー受部)
洗浄用ウェーハの上端より30mm上の位置に底部を配置した。
(断熱壁)
洗浄用ウェーハの下端より30mm下の位置まで設けた。
[使用ウェーハ]
イオン注入剥離法(ボンドウェーハ及びベースウェーハとしてシリコン単結晶ウェーハを使用)により作製され、剥離後に犠牲酸化処理及び平坦化熱処理を行い、SOI層の平均膜厚が90nm、膜厚レンジ(ウェーハ面内)が1.0nm(±0.5nm)に調整されたSOIウェーハ25枚(直径300mm、結晶方位<100>)を使用した。なお、この25枚のSOIウェーハは、バッチ内のウェーハ間の膜厚レンジ(最大−最小)も1.0nmに調整されている。
[SOI膜厚測定]
ADE社製Acumapにより周辺3mmを除外した全面(4237点)を測定した。
Figure 2015141923
表1に示されるように、実施例の25枚については、SC1での洗浄を6回繰り返した後の、バッチ内取り代公差、平均取り代レンジはそれぞれ0.06nm、0.03nmと小さく、ウェーハ間、ウェーハ面内共に膜厚レンジ1.0nm(±0.5nm)の膜厚均一性をほぼ維持していた。一方、比較例の25枚については、バッチ内取り代公差、平均取り代レンジがそれぞれ0.39nm、0.40nmと大きく、ウェーハ間、ウェーハ面内共に膜厚レンジが約1.4nmに悪化した。
以上のように、本発明の洗浄槽を用いて薄膜(SOI層)の膜厚調整を行えば、膜厚調整を極めて均一に行うことができるので、膜厚調整のためのエッチング後も膜厚均一性が維持された貼り合わせウェーハを高歩留りで製造できることが明らかになった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1、21…薬液槽(洗浄槽、SC1槽)、 2…断熱壁部、
3…剥離後の貼り合わせウェーハ(半導体ウェーハ)、 4…フィルター、
5…オーバーフロー受部、 6…温度計、 7…ヒーター、 8…ポンプ、
9…エアフィルター、 10…排気ダクト、 11、12…リンス槽、
13…中空層、 14…整流板、 15…槽本体部、
16…エッチング液(洗浄液)、
a…エッチング液の流れ、 b…エアーの流れ、
A…ロードエリア、 B…第一洗浄エリア(アルカリ)、
C…第二洗浄エリア(酸)、 D…乾燥エリア、 E…アンロードエリア。

Claims (10)

  1. 半導体ウェーハを洗浄液に浸漬して洗浄する半導体ウェーハの洗浄槽であって、
    石英からなり、前記洗浄液を貯留し、複数の前記半導体ウェーハを前記洗浄液中に浸漬する槽本体部と、
    石英からなり、前記槽本体部の開口部の周囲に設けられ、前記槽本体部の開口部上端からオーバーフローした前記洗浄液を受けるオーバーフロー受部と、
    前記槽本体部の周囲に設けられている断熱壁部と
    を備え、
    前記断熱壁部は切れ目なく前記槽本体部を囲っていて、前記断熱壁部と前記槽本体部の側壁との間に中空層が形成されているものであることを特徴とする半導体ウェーハの洗浄槽。
  2. 前記断熱壁部は、前記オーバーフロー受部から下方に延在しているものであることを特徴とする請求項1に記載の半導体ウェーハの洗浄槽。
  3. 前記オーバーフロー受部の底面は、前記浸漬された半導体ウェーハの上端よりも上方に位置し、
    前記断熱壁部の下端は、前記浸漬された半導体ウェーハの下端よりも下方に位置することを特徴とする請求項1又は請求項2に記載の半導体ウェーハの洗浄槽。
  4. 前記断熱壁部の下部は開放されていることを特徴とする請求項1から請求項3のいずれか一項に記載の半導体ウェーハの洗浄槽。
  5. 前記断熱壁部の下部は封鎖され、前記断熱壁部には空気抜き孔が設けられていることを特徴とする請求項1から請求項3のいずれか一項に記載の半導体ウェーハの洗浄槽。
  6. 前記断熱壁部の下部に、整流板が設けられていることを特徴とする請求項1から請求項3のいずれか一項に記載の半導体ウェーハの洗浄槽。
  7. 前記整流板は、前記浸漬された半導体ウェーハの下端より下方に設けられていることを特徴とする請求項6に記載の半導体ウェーハの洗浄槽。
  8. ボンドウェーハの表面に、水素イオン及び希ガスイオンから選ばれる一種類以上のガスイオンをイオン注入して前記ボンドウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接又は絶縁膜を介して貼り合わせた後、前記イオン注入層を剥離面としてボンドウェーハを剥離することにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製した後、前記薄膜の減厚加工を行う貼り合わせウェーハの製造方法であって、
    前記減厚加工を行う工程は、温度調節されたエッチング液を満たした薬液槽に前記貼り合わせウェーハを浸漬して前記薄膜をエッチングすることによって前記薄膜の膜厚調整を行うエッチング段階を含み、
    前記エッチング段階において、前記薬液槽として請求項1から請求項7のいずれか一項の半導体ウェーハの洗浄槽を用いて、前記薄膜をエッチングすることを特徴とする貼り合わせウェーハの製造方法。
  9. 前記ボンドウェーハとしてシリコンウェーハを用い、前記エッチング液としてアンモニア水と過酸化水素水の混合水溶液を用いることを特徴とする請求項8に記載の貼り合わせウェーハの製造方法。
  10. 前記温度調節は、50℃以上、80℃以下の温度に調節することを特徴とする請求項8又は請求項9に記載の貼り合わせウェーハの製造方法。
JP2014012267A 2014-01-27 2014-01-27 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法 Active JP6090184B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014012267A JP6090184B2 (ja) 2014-01-27 2014-01-27 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法
KR1020167019905A KR102299150B1 (ko) 2014-01-27 2015-01-13 반도체 웨이퍼의 세정조 및 접합 웨이퍼의 제조방법
CN201580005338.9A CN105934814B (zh) 2014-01-27 2015-01-13 半导体晶圆的清洗槽及贴合晶圆的制造方法
PCT/JP2015/000102 WO2015111383A1 (ja) 2014-01-27 2015-01-13 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法
EP15740594.5A EP3101683B1 (en) 2014-01-27 2015-01-13 Semiconductor-wafer cleaning tank and method for manufacturing bonded wafer
US15/111,356 US20160336188A1 (en) 2014-01-27 2015-01-13 Semiconductor-wafer cleaning tank and method of manufacturing bonded wafer
TW104102129A TWI601185B (zh) 2014-01-27 2015-01-22 A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014012267A JP6090184B2 (ja) 2014-01-27 2014-01-27 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2015141923A true JP2015141923A (ja) 2015-08-03
JP6090184B2 JP6090184B2 (ja) 2017-03-08

Family

ID=53681198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014012267A Active JP6090184B2 (ja) 2014-01-27 2014-01-27 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法

Country Status (7)

Country Link
US (1) US20160336188A1 (ja)
EP (1) EP3101683B1 (ja)
JP (1) JP6090184B2 (ja)
KR (1) KR102299150B1 (ja)
CN (1) CN105934814B (ja)
TW (1) TWI601185B (ja)
WO (1) WO2015111383A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6735718B2 (ja) * 2017-09-28 2020-08-05 東京エレクトロン株式会社 基板処理装置、基板処理方法およびプログラム
CN110756513A (zh) * 2019-09-19 2020-02-07 上海提牛机电设备有限公司 一种以声波作为动能的晶圆清洗装置
KR20210079446A (ko) * 2019-12-19 2021-06-30 삼성디스플레이 주식회사 박리 장치 및 그를 이용한 표시 장치의 제조 방법
CN111659665B (zh) * 2020-05-29 2022-02-01 徐州鑫晶半导体科技有限公司 硅片的清洗方法及硅片的清洗设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286877A (ja) * 1988-06-27 1990-03-27 Nippon Denso Co Ltd 洗浄装置
JP2001023952A (ja) * 1999-03-30 2001-01-26 Tokyo Electron Ltd エッチング方法及びエッチング装置
JP2001217219A (ja) * 2000-01-31 2001-08-10 Tokyo Electron Ltd 液処理方法及び液処理装置
JP2002331430A (ja) * 2001-05-07 2002-11-19 Takamatsu Machinery Co Ltd 工作機械
JP2004343013A (ja) * 2003-05-19 2004-12-02 Shin Etsu Handotai Co Ltd シリコン材料のエッチング方法
JP2012015490A (ja) * 2010-05-31 2012-01-19 Tokyo Electron Ltd 基板処理装置、基板処理方法、およびこの基板処理方法を実行するためのコンピュータプログラムが記録された記録媒体

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62284140A (ja) * 1986-05-30 1987-12-10 Tsugio Morozumi 浴槽
JPH0449619A (ja) * 1990-06-18 1992-02-19 Shimada Phys & Chem Ind Co Ltd 超音波洗浄槽
JP2902757B2 (ja) * 1990-09-14 1999-06-07 株式会社東芝 半導体ウェハの洗浄方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH10311653A (ja) * 1997-05-14 1998-11-24 Satake Eng Co Ltd 低温貯蔵倉庫
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP2000173976A (ja) 1998-12-02 2000-06-23 Mitsubishi Electric Corp 半導体装置の製造方法
KR100874724B1 (ko) 2001-07-17 2008-12-19 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
CN100367458C (zh) * 2002-10-25 2008-02-06 东京毅力科创株式会社 热处理装置和热处理方法
JP4509488B2 (ja) 2003-04-02 2010-07-21 株式会社Sumco 貼り合わせ基板の製造方法
US7415985B2 (en) * 2003-09-24 2008-08-26 Dainippon Screen Mfg. Co., Ltd. Substrate cleaning and drying apparatus
CN100380607C (zh) * 2004-09-09 2008-04-09 旺宏电子股份有限公司 蚀刻氮化硅薄膜的设备及方法
JP4705517B2 (ja) * 2006-05-19 2011-06-22 東京エレクトロン株式会社 基板洗浄方法、基板洗浄装置、プログラム、および記録媒体
TWI483350B (zh) * 2008-03-21 2015-05-01 Shinetsu Chemical Co SOI wafer manufacturing method and glass cleaning method
TW201005076A (en) * 2008-07-31 2010-02-01 Nihon Valqua Kogyo Kk Process for regenerating a phosphoric acid-containing treatment liquid
JP5522028B2 (ja) * 2010-03-09 2014-06-18 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP5724499B2 (ja) * 2011-03-22 2015-05-27 凸版印刷株式会社 ビルドアップ基板絶縁層の表面粗化装置
JP5799740B2 (ja) * 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
JP5927894B2 (ja) 2011-12-15 2016-06-01 信越半導体株式会社 Soiウェーハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286877A (ja) * 1988-06-27 1990-03-27 Nippon Denso Co Ltd 洗浄装置
JP2001023952A (ja) * 1999-03-30 2001-01-26 Tokyo Electron Ltd エッチング方法及びエッチング装置
JP2001217219A (ja) * 2000-01-31 2001-08-10 Tokyo Electron Ltd 液処理方法及び液処理装置
JP2002331430A (ja) * 2001-05-07 2002-11-19 Takamatsu Machinery Co Ltd 工作機械
JP2004343013A (ja) * 2003-05-19 2004-12-02 Shin Etsu Handotai Co Ltd シリコン材料のエッチング方法
JP2012015490A (ja) * 2010-05-31 2012-01-19 Tokyo Electron Ltd 基板処理装置、基板処理方法、およびこの基板処理方法を実行するためのコンピュータプログラムが記録された記録媒体

Also Published As

Publication number Publication date
TW201539531A (zh) 2015-10-16
EP3101683A1 (en) 2016-12-07
JP6090184B2 (ja) 2017-03-08
KR102299150B1 (ko) 2021-09-07
EP3101683B1 (en) 2021-06-16
TWI601185B (zh) 2017-10-01
US20160336188A1 (en) 2016-11-17
WO2015111383A1 (ja) 2015-07-30
CN105934814A (zh) 2016-09-07
KR20160110397A (ko) 2016-09-21
EP3101683A4 (en) 2017-09-20
CN105934814B (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
JP4509488B2 (ja) 貼り合わせ基板の製造方法
US8877609B2 (en) Method for manufacturing bonded substrate having an insulator layer in part of bonded substrate
JP4828230B2 (ja) Soiウェーハの製造方法
US9887095B2 (en) System and method for an etch process with silicon concentration control
US20070249139A1 (en) Semiconductor on glass insulator made using improved thinning process
US20110037142A1 (en) Soi wafer and method for forming the same
JP6090184B2 (ja) 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法
JP6107709B2 (ja) 貼り合わせsoiウェーハの製造方法
US10204824B2 (en) Method for producing SOI wafer
JP3570218B2 (ja) 半導体圧力センサの製造方法
JP6287920B2 (ja) 貼り合わせウェーハの製造方法
JP6760245B2 (ja) 薄膜soi層を有するsoiウェーハの製造方法
US10622246B2 (en) Substrate bonding method
KR100738460B1 (ko) 나노 에스오아이 웨이퍼의 제조방법
JP2015103661A (ja) 貼り合わせウェーハの製造方法
US9865497B2 (en) Method for manufacturing bonded wafer
JP5443833B2 (ja) 貼り合わせsoi基板の製造方法
JP2023506630A (ja) 薄い表面層の厚さの均一性を改善するための、薄い表面層を備える基板をエッチングする方法
KR100722523B1 (ko) 웨이퍼 표면 식각 방법
KR20090124571A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170123

R150 Certificate of patent or registration of utility model

Ref document number: 6090184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250