CN105934814B - 半导体晶圆的清洗槽及贴合晶圆的制造方法 - Google Patents

半导体晶圆的清洗槽及贴合晶圆的制造方法 Download PDF

Info

Publication number
CN105934814B
CN105934814B CN201580005338.9A CN201580005338A CN105934814B CN 105934814 B CN105934814 B CN 105934814B CN 201580005338 A CN201580005338 A CN 201580005338A CN 105934814 B CN105934814 B CN 105934814B
Authority
CN
China
Prior art keywords
wafer
semiconductor crystal
heat
wall portion
rinse bath
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580005338.9A
Other languages
English (en)
Other versions
CN105934814A (zh
Inventor
长冈康男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN105934814A publication Critical patent/CN105934814A/zh
Application granted granted Critical
Publication of CN105934814B publication Critical patent/CN105934814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明提供一种半导体晶圆的清洗槽，其将半导体晶圆浸泡于清洗液来进行清洗，该半导体晶圆的清洗槽的特征在于，具备：槽本体部，其由石英所构成，并贮存所述清洗液，且将多个所述半导体晶圆浸泡于所述清洗液中；溢流承接部，其由石英所构成，并设置于所述槽本体部的开口部的周围，且承接从所述槽本体部的开口部上端所溢流出来的所述清洗液；以及，隔热壁部，其设置于所述槽本体部的周围；并且，所述隔热壁部是不间断地包围着所述槽本体部，且在所述隔热壁部与所述槽本体部的侧壁之间形成有中空层。由此，提供一种蚀刻步骤中所使用的清洗槽，其能够以高产率来制造下述贴合晶圆：在用于调整膜厚的蚀刻步骤后仍维持膜厚均匀性。

Description

半导体晶圆的清洗槽及贴合晶圆的制造方法
技术领域
本发明涉及一种半导体晶圆的清洗槽、及使用该清洗槽的贴合晶圆的制造方法，该贴合晶圆的制造方法是基于离子注入剥离法来实施；尤其涉及一种SOI晶圆的制造方法，该SOI晶圆被称为ETSOI(Extremely Thin SOI(Silicon On Insulator，绝缘层上覆硅)，极薄SOI)晶圆，其SOI层膜厚为30nm以下，且被要求在晶圆面内为±0.05nm的膜厚均匀性。
背景技术
作为SOI晶圆的制造方法，尤其是可使尖端的集成电路的高性能化成为可能薄膜SOI晶圆的制造方法，一种制造SOI晶圆的方法(离子注入剥离法，也称为智能切割法(注册商标))备受瞩目，该方法将已进行离子注入的晶圆贴合后加以剥离来制造SOI晶圆。
该离子注入剥离法，是在两片硅晶圆之中的至少其中一片上形成氧化膜，并自其中一片硅晶圆(接合晶圆，bonded wafer)的顶面注入氢离子或稀有气体离子等气体离子，而在晶圆内部形成离子注入层(也称为微小气泡层或封入层)。之后，使经注入离子的硅晶圆的面，隔着氧化膜而与另一片硅晶圆(基底晶圆，base wafer)密合，之后施加热处理(剥离热处理)，来使微小气泡层成为解理面，而将其中一片晶圆(接合晶圆)剥离成薄膜状。进一步，是一种施加热处理(结合热处理)来牢固地接合而制造SOI晶圆的技术(专利文献1)。该阶段中，较容易获得下述SOI晶圆：解理面(剥离面)成为SOI层的表面，而SOI膜厚较薄且均匀性较高。
然而，在剥离后的SOI晶圆表面，会存在由于离子注入所导致的损伤层，并且，其表面粗糙度比一般硅晶圆的镜面大。因此，在离子注入剥离法中，需要将这种损伤层与表面粗糙度去除。以往为了将这损伤层等去除，在结合热处理后的最后步骤中，会进行被称为接触抛光(touch polish)的镜面研磨(去除量(stock removal)：100nm左右)，该镜面研磨的研磨量极少。然而，若对SOI层进行包含机械加工性要素的研磨，会产生下述问题：因为研磨的去除量不均匀，所以通过氢离子等的注入与剥离所达到的SOI层的膜厚均匀性会恶化。
作为解决这种问题点的方法，已开始进行平坦化处理来取代接触抛光，该平坦化处理是进行高温热处理来改善表面粗糙度(专利文献2、3、4)。由于已开始进行平坦化处理，由此，现在可通过离子注入剥离法，以量产方式来获得直径300mm且具有优异的膜厚均匀性的SOI晶圆，该膜厚均匀性是SOI层的膜厚全距(面内膜厚的最大值减去最小值而得的数值)在3nm以内(即，在晶圆面内为±1.5nm)。
另一方面，在离子注入剥离法中，已公开下述方法来作为剥离后的减厚处理：以氨水与过氧化氢溶液的混合水溶液(SC1)进行蚀刻，由此以面内均匀的方式来进行减厚的方法(专利文献5)；通过SC1所实施的蚀刻来进行SOI层的膜厚调整的方法(专利文献6)等。
现有技术文献
专利文献
专利文献1：日本专利公开平成5-211128号公报
专利文献2：日本专利公开平成11-307472号公报
专利文献3：日本专利公开2000-124092号公报
专利文献4：国际再公表专利WO2003/009386
专利文献5：日本专利公开2000-173976号公报
专利文献6：日本专利公开2004-311526号公报
发明内容
(一)要解决的技术问题
伴随近年来便携式终端(portable terminal)的普及，而需要半导体装置(semiconductor device)的低耗电化、微细化、高性能化，且根据设计规则(design rule)，作为22nm世代以后的有利候补，已在开发一种使用了SOI晶圆的全耗尽(full depletion)型的装置。在该全耗尽型装置中，其SOI的膜厚是10nm左右，非常薄，此外，因为SOI的膜厚分布会影响装置的临界电压(threshold voltage)，所以，作为SOI的面内膜厚分布，要求膜厚全距为1nm以下(即，在晶圆面内为±0.5nm)的膜厚均匀性，但是在量产方面则非常难以达到该要求。
本发明是为了解决上述问题而完成的，其目的在于提供：一种方法，其能够以高产率来制造贴合晶圆，该贴合晶圆在用于调整膜厚的蚀刻后仍维持膜厚均匀性；及，一种清洗槽，其用于该蚀刻。
(二)技术方案
为了实现上述目的，本发明提供一种半导体晶圆的清洗槽，其将半导体晶圆浸泡于清洗液来进行清洗，该半导体晶圆的清洗槽的特征在于，具备：槽本体部，其由石英所构成，并贮存所述清洗液，且将多个所述半导体晶圆浸泡于所述清洗液中；溢流承接部，其由石英所构成，并设置于所述槽本体部的开口部的周围，且承接从所述槽本体部的开口部上端所溢流出来的所述清洗液；及，隔热壁部，其设置于所述槽本体部的周围；
并且，所述隔热壁部是不间断地包围着所述槽本体部，且在所述隔热壁部与所述槽本体部的侧壁之间形成有中空层。
若为这种半导体晶圆的清洗槽，可通过在隔热壁部与槽本体部的侧壁之间所形成的中空层，减少来自槽本体部的壁面的散热，并且可通过在中空层内产生空气对流，来使槽本体部的壁面内的温度均匀性提升。因此，可使槽本体部内的清洗液的温度均匀性提升，且若在用于调整膜厚的蚀刻步骤中使用，能够以高产率来制造一种贴合晶圆，该贴合晶圆在用于调整膜厚的蚀刻后仍维持膜厚均匀性。
另外，此时可设为下述构成：所述隔热壁部是从所述溢流承接部向下方延伸而成。
在溢流承接部的下方，因为容易从槽本体部的壁面散热，所以可将隔热壁部适当地设置于此处。
另外，此时优选的是：所述溢流承接部的底面是位于比所述被浸泡的半导体晶圆的上端更上方，且所述隔热壁部的下端是位于比所述被浸泡的半导体晶圆的下端更下方。
通过上述构成，可使被浸泡的半导体晶圆整体的周围的清洗液的温度均匀性更加提升。
另外，此时可设为下述构成：所述隔热壁部的下部为开放状态。
通过上述构成，可使滞留于隔热壁部的下部的低温空气散逸。
另外，此时可设为下述构成：所述隔热壁部的下部被封闭，且在所述隔热壁部上设置有通气孔。
可通过封闭所述隔热壁部的下部，抑制来自所述隔热壁部的下部的散热，且可通过设置通气孔，来防止由于空气膨胀所造成的隔热壁部的破损。
另外，此时可设为下述构成：在所述隔热壁部的下部设置有整流板。
可通过将用以形成流路的整流板设置在隔热壁部的下部，来增加流路的表面积而提高保温性。
另外，此时，所述整流板优选的是设置在比所述被浸泡的半导体晶圆的下端更下方。
通过上述构成，可使被浸泡的半导体晶圆整体的周围的清洗液的温度均匀性更加提升。
另外，本发明提供一种贴合晶圆的制造方法，其将选自氢离子和惰性气体离子中的一种以上的气体离子，对接合晶圆表面进行离子注入，而在所述接合晶圆内部形成离子注入层，并将所述接合晶圆的经离子注入的表面与基底晶圆的表面，直接或隔着绝缘膜贴合后，将所述离子注入层作为剥离面而将接合晶圆剥离，由此，制作在所述基底晶圆上具有薄膜的贴合晶圆，然后进行所述薄膜的减厚加工，其中，该贴合晶圆的制造方法的特征在于：所述进行减厚加工的步骤包含蚀刻阶段，该蚀刻阶段是将所述贴合晶圆浸泡在已装满经温度调节的蚀刻液的药液槽中，来将所述薄膜进行蚀刻，由此来进行所述薄膜的膜厚调整，并且，在所述蚀刻阶段中，作为所述药液槽，是使用上述半导体晶圆的清洗槽，来将所述薄膜进行蚀刻。
在进行薄膜的膜厚调整的蚀刻阶段中，可通过使用上述半导体晶圆的清洗槽作为药液槽，来使药液槽内的药液的温度均匀性提升，且能够以高产率来制造一种贴合晶圆，该贴合晶圆在用于调整膜厚的蚀刻后仍维持膜厚均匀性。
另外，此时可使用硅晶圆作为所述接合晶圆，且可使用氨水与过氧化氢溶液的混合水溶液作为所述蚀刻液。
可适当使用硅晶圆作为接合晶圆。
另外，氨水与过氧化氢溶液的混合水溶液，因为去除微粒子和有机物污染等的能力较高，所以可作为蚀刻液而适当使用。
另外，此时所述温度调节优选的是：调节成50℃以上且80℃以下的温度。
若蚀刻液的温度为50℃以上，蚀刻温度为适度，而膜厚调整不会过于耗时。另外，若蚀刻液的温度为80℃以下，因为蚀刻速度不会过快，所以适合于进行膜厚调整。
(三)有益效果
如上所述，若使用本发明的清洗槽进行薄膜(SOI层)的膜厚调整，可极度均匀地进行膜厚调整，因此，能够以高产率来制造下述贴合晶圆：被要求在晶圆面内为±0.5nm的薄膜膜厚均匀性。
附图说明
图1为表示本发明第一实施方式的半导体晶圆的清洗槽的一例的示意剖面图
图2为表示在本发明的贴合晶圆的制造方法的蚀刻步骤中所使用的清洗线的一例的示意图。
图3为本发明第一实施方式的半导体晶圆的清洗槽的前视图、侧视图、俯视图、仰视图。
图4为表示本发明第二实施方式的半导体晶圆的清洗槽的一例的示意剖面图。
图5为本发明第二实施方式的半导体晶圆的清洗槽的前视图、侧视图、俯视图、仰视图。
图6为将实验例的1批次的晶圆间的去除量加以比较而得的图表。
图7为将实验例的晶圆面内的去除量加以比较而得的图表。
图8为表示在实验例中进行膜厚测定的自晶圆中心线往左右R/2的位置的说明图。
具体实施方式
如上所述，作为SOI的面内膜厚分布，要求膜厚范围为1nm以下(即，在晶圆面内为±0.5nm)的膜厚均匀性，且利用离子注入剥离法来形成薄膜(SOI层)时，由于离子注入深度的面内偏差的影响，导致即使在刚剥离后也会有一定程度的膜厚全距(<1nm)，因此，作为最终产品，为了获得一种具有在晶圆面内为±0.5nm的膜厚均匀性的SOI层，重要的是，在剥离后的膜厚调整(牺牲氧化处理、平坦化热处理、蚀刻等)中，不会使该膜厚全距恶化(或是改善该膜厚全距)。关于这一点，在日本专利公开2013-125909号公报中，已公开一种制造方法，其通过研究离子注入条件或牺牲氧化条件等，来获得一种具有在晶圆面内为±0.5nm的膜厚均匀性的SOI层。
若为该制造方法，可通过研究离子注入条件或牺牲氧化条件等，而不会使剥离后的膜厚全距恶化(或改善剥离后的膜厚全距)，但是，另一方面，已知在进行牺牲氧化处理或平坦化处理等步骤时，因为在其前后会进行多次使用SC1等药液而实施的清洗步骤(蚀刻步骤)，所以需要考虑该清洗步骤中的SOI层的去除量的面内均匀性或晶圆间均匀性。
根据本发明人专心研究后的结果，对于SC1等药液，一般而言是在药液槽内以±1℃左右的精度来进行温度调整，但是因为药液槽的壁面的周围温度较药液温度低，所以药液槽壁面会进行热交换，在各个壁面热量分别被带走，于是药液槽的壁面温度会下降。结果，配置于药液槽内的晶圆的SOI膜厚，在晶圆面内、插槽位置处的去除量会些微不同。本发明人新发现，因为该去除量的差异是极微量的，所以在较厚膜(例如100nm以上)的SOI层的情况下，几乎不会影响清洗后的膜厚均匀性，但是在ET-SOI的情况下，则会成为无法忽视的差异，而完成了本发明。
下面，对本发明进行详细说明，但是本发明并限定于此。
再者，在本说明书中，作为贴合晶圆，以使用硅晶圆所制作的SOI晶圆为例来进行说明，但是本发明的“贴合晶圆”并不限定于SOI晶圆，也不限定于硅晶圆。
即，只要是利用离子注入剥离法来制造贴合晶圆时的通过蚀刻所进行的减厚加工，便可应用于任何晶圆。
可列举例如：将SiGe晶圆或化合物半导体晶圆、其它晶圆，与硅、石英、Al2O3等贴合的情况。此时，要贴合的接合晶圆可以有绝缘膜，也可以没有绝缘膜。另外，蚀刻液只要是可将已形成的薄膜进行蚀刻即可，且只要配合所使用的接合晶圆来适当选择即可。
本发明的贴合晶圆的制造方法中，首先，制作一种在基底晶圆上具有薄膜的贴合晶圆。该贴合晶圆的制作，只要是以通过离子注入剥离法(也称为智能切割法(Smart Cut，注册商标))所实施的公知的方法来进行即可，即，是通过下述方式来制作一种在基底晶圆上具有薄膜的贴合晶圆：将选自氢离子和惰性气体离子中的一种以上的气体离子，对接合晶圆的表面进行离子注入，而在接合晶圆内部形成离子注入层，并将接合晶圆的经离子注入的表面与基底晶圆的表面，直接或隔着绝缘膜贴合后，将离子注入层作为剥离面而将接合晶圆剥离。
此时，作为接合晶圆并无特别限定，优选的是使用硅晶圆。
减厚加工(蚀刻步骤)中所使用的贴合晶圆，优选的是利用离子注入剥离法所制造的薄膜(SOI层)的膜厚全距在3nm以内(即，在晶圆面内为±1.5nm)的贴合晶圆，更优选的是在1nm以内(即，在晶圆面内为±0.5nm)。
另外，在剥离后可进行牺牲氧化处理或平坦化热处理等。该牺牲氧化处理或平坦化热处理等只要是利用公知的方法进行即可。
在制作贴合晶圆后，进行薄膜的减厚加工。
在装满经温度调节的蚀刻液的本发明的清洗槽(药液槽)中，浸泡剥离后的贴合晶圆来将薄膜进行蚀刻，由此来进行减厚加工，而在本发明中，此时在以具有中空层的隔热壁部包围药液槽周围的状态下，来进行蚀刻
下面，参照附图进一步对本发明的贴合晶圆的制造方法中的蚀刻步骤(清洗步骤)进行详细说明。
(第一实施方式)
蚀刻步骤中所使用的第一实施方式的药液槽(清洗槽)1的示意剖面图，如图1所示。
剥离后的贴合晶圆3配置于药液槽1内，且SC1等蚀刻液(清洗液)16是通过图1右侧的驱动区的泵8的作用，而以图1中的实线箭头a所示的方式进行循环，并进行蚀刻。
蚀刻液的温度，是通过配置于溢流承接部5的温度计6与加热器7而进行PID(Proportional Integral Differential，比例积分微分)控制，而被控制在所希望的温度(例如70±1℃)。另外，自溢流承接部5回到泵8的蚀刻液，通过过滤器4，且再度利用加热器7而被控制在所希望的温度，然后进入药液槽1内。
另外，成为下述构造：经由设置于药液槽1的上部的空气过滤器9，形成如空白箭头b所示的洁净空气的下降气流，并经由药液槽1的周围，通过侧壁侧和下部的排气管10等，而被排出至主排气侧。
在以往的蚀刻步骤中，因为在该洁净空气与药液槽1或淋洗槽等之间会进行热交换，所以在药液槽1的周围或药液中会产生微小的温度分布，于是晶圆面内或晶圆间的去除量会产生微小的差异。
另一方面，在本发明中，在槽本体部15的周围设置有隔热壁部2，由此，在隔热壁部2与槽本体部15的侧壁之间形成中空层13。可通过该中空层13而使来自槽本体部15的侧壁面的散热减少，并可通过在中空层内产生空气对流来使槽本体部15的侧壁面内的温度均匀性提升。
可通过使用这种药液槽1进行蚀刻，来减少药液槽1内的蚀刻液16的温度偏差，且由此来进行蚀刻(清洗)，该蚀刻(清洗)在晶圆面内、晶圆间的去除量的均匀性均极高。即，在蚀刻后仍可维持膜厚均匀性。
另外，也可通过将隔热壁部2的表面设为喷砂面，来提高中空层13的保温性。
隔热壁部2可设为下述构成：从溢流承接部5向下方延伸。
在溢流承接部5的下方，因为容易从槽本体部15的侧壁面散热，所以可将隔热壁部2适当地设置于此处。
优选的是：溢流承接部5的底面是位于比被浸泡的半导体晶圆3的上端更上方，且隔热壁部2的下端是位于比被浸泡的半导体晶圆3的下端更下方。
通过上述构成，可使被浸泡的半导体晶圆3整体的周围的蚀刻液(清洗液)16的温度均匀性更加提升。
在第一实施方式中，隔热壁部2的下部为开放状态。
通过上述构成，可使滞留于隔热壁部2下部的低温空气散逸。
如图3所示，隔热壁部2为下述构成：不间断地设置于槽本体部15的周围，由此，不管槽本体部15的周围环境如何，可良好地保持槽本体部15的侧壁面的温度均匀性。
(第二实施方式)
蚀刻步骤中所使用的第二实施方式的药液槽(清洗槽)21的示意剖面图，如图4所示。
对于第二实施方式的药液槽(清洗槽)21，由于在隔热壁部2的下部设置有用以形成空气流路的整流板14，因此与第一实施方式的药液槽(清洗槽)1不同。
可通过将用以形成流路的整流板14设置在隔热壁部2的下部，使滞留于隔热壁部2的下部的低温空气散逸，并增加流路的表面积而提高保温性。
整流板14优选的是设置在比被浸泡的半导体晶圆3的下端更下方。
可通过上述构成，使被浸泡的半导体晶圆3整体的周围的蚀刻液(清洗液)16的温度均匀性更加提升。
如图5所示，隔热壁部2和整流板14为下述构成：不间断地设置于槽本体部15的周围，由此，不管槽本体部15的周围环境如何，可良好地保持槽本体部15的侧壁面的温度均匀性。
此外，可设为下述构成：隔热壁部2的下部被封闭，且在隔热壁部2上设置有通气孔。
可通过封闭隔热壁部的下部，来抑制来自隔热壁部的下部的散热，且可通过设置通气孔，来防止由于空气膨胀所造成的隔热壁部的破损。
另外，使用硅晶圆来作为接合晶圆时，作为蚀刻液，优选的是使用SC1，其为氨水与过氧化氢溶液的混合水溶液，且具有将硅蚀刻的作用。
SC1因为会去除微粒子和有机物污染等，所以在使用离子注入剥离法来进行的SOI晶圆的制造步骤中频繁地使用，因此效果较高。
另外，此时，温度调节优选的是：调节成50℃以上且80℃以下的范围内的特定温度(例如70℃)。
若蚀刻液的温度为50℃以上，蚀刻温度为适度，而膜厚调整不会过于耗时。另外，若蚀刻液的温度为80℃以下，因为蚀刻速度不会过快，所以适合于进行膜厚调整。
另外，本发明的贴合晶圆的制造方法中的蚀刻步骤(清洗步骤)整体，例如是通过如图2的清洗线来进行。
在图2中，符号A为加载区，符号B为第一清洗区(碱)，符号C为第二清洗区(酸)，符号D为干燥区，符号E为卸载区。在符号B即第一清洗区(碱)中，在上述图1的药液槽1中使用SC1等碱性蚀刻液进行蚀刻后，在淋洗槽11、淋洗槽12进行淋洗。在符号C即第二清洗区(酸)中，将蚀刻液设为SC2(盐酸与过氧化氢溶液的混合水溶液，没有将硅蚀刻的作用)等酸性蚀刻液，并以与第一清洗区相同方式进行蚀刻及淋洗。
再者，上述图1是从图2中的箭头方向观察药液槽1而得的示意剖面图。
另外，当然，可将本发明的贴合晶圆的制造方法中的蚀刻步骤，应用于一般的镜面研磨晶圆(Polished Wafer，PW晶圆)的蚀刻步骤(清洗步骤)，但是PW晶圆的厚度是以μm级在进行管理，因此即使应用以严密地调整小于nm的去除量为目的的本发明的贴合晶圆的制造方法中的蚀刻步骤，所获得的效果也较少。
如上所述，若使用本发明的清洗槽来进行薄膜(SOI层)的膜厚调整，可极度均匀地进行膜厚调整，因此能够以高产率来制造下述贴合晶圆：被要求在晶圆面内为±0.5nm的薄膜膜厚均匀性。
[实施例]
下面，使用实验例、实施例、及比较例来具体地说明本发明，但是本发明并不限定于这些例子。
(实验例)
如上所述，因为在图1中的洁净空气与药液槽1或图2中的淋洗槽11等之间会进行热交换，所以推定在药液槽的周围或药液中会产生微量的温度分布，而晶圆面内或晶圆间的去除量会产生微小的差异。
因为清洗(蚀刻)中的药液中的微小温度差(晶圆间、晶圆面内)的测定较困难，所以进行下述实验：在图2的符号B所示的第一清洗区中，将1批次(25片)的SOI晶圆(在由直径300mm的单晶硅晶圆所构成的基底晶圆上，依次层叠由二氧化硅所构成的埋入氧化膜层与由单晶硅层所构成的SOI层而成的构造)反复进行清洗，并调查晶圆间和晶圆面内的去除量。
图6是将1批次的晶圆间的去除量加以比较而得的图表，表示配置有25片SOI晶圆的晶圆载具的各插槽位置中的平均去除量(在清洗前后，对SOI层膜厚进行整面测定而求得的去除量的平均值)。
由图6的图表可知，在晶圆载具内，配置于驱动区侧(主排气侧)的晶圆的去除量较少。即，可推定药液槽的驱动区侧(主排气侧)的液体温度相对较低。
进而，为了比较晶圆面内的去除量，依下述方式进行操作而绘出图表并示于图7：以刻痕(notch)部成为最上部的方式，将SOI晶圆配置于晶圆载具内并反复进行清洗，且在自晶圆中心线往左右R/2的位置(R：半径)测定(参照图8)该晶圆在清洗前后的膜厚，来计算出两者的测定位置上的平均去除量。
由图7的图表可知，相较于载入区侧的半面，淋洗槽侧的半面的平均去除量较少。即，可推定淋洗槽侧的液体温度相对较低。
(实施例及比较例)
使用图2的清洗线的第一清洗区B(图1的清洗线的清洗区)，并在下述两种情况下反复清洗(蚀刻)1批次(25片)SOI晶圆，来比较其去除量：使用具有隔热壁部2的本发明的第一实施方式的清洗槽1时(实施例)；及，使用无隔热壁部的以往的清洗槽时(比较例)。
[清洗条件]
(清洗流程)
SC1(75±1℃)→淋洗(25℃)→淋洗(25℃)，反复进行6次。
(清洗槽)
材质：透明石英，厚度3mm(槽本体部、溢流承接部、隔热壁部通用)
结构：
(溢流承接部)
将底部配置在比清洗用晶圆的上端更往上30mm的位置。
(隔热壁)
设置至比清洗用晶圆的下端更往下30mm的位置为止。
[使用晶圆]
使用了25片SOI晶圆(直径300mm，晶体方位<100>)，该SOI晶圆是通过离子注入剥离法(使用单晶硅晶圆来作为接合晶圆和基底晶圆)所制作，并在剥离后进行牺牲氧化处理和平坦化处理，而将SOI层的平均膜厚调整成90nm，且将膜厚全距(晶圆面内)调整成1.0nm(±0.5nm)。此外，该25片SOI晶圆，其批次内的晶圆间的膜厚全距(最大－最小)也调整成1.0mm。
[SOI膜厚测定]
通过ADE公司制造的Acumap(商品名)来对除了边缘3mm以外的整个面(4237点)进行测定。
[表1]
评估项目 实施例 比较例
批次内的平均去除量(25片的平均值)(nm) 6.92 6.94
批次内的去除量公差(最大－最小)(nm) 0.06 0.39
淋洗槽侧半面的平均膜厚(25片的平均值：T1)(nm) 6.89 6.56
加载区侧半面的平均膜厚(25片的平均值：T2)(nm) 6.92 6.96
平均去除量全距(T2-T1)(nm) 0.03 0.40
单位：(nm)
如表1所示，实施例的25片晶圆，在以SC1反复进行清洗6次后，批次内的去除量公差、平均去除量全距，分别0.06nm、0.03nm而较小，且晶圆间、晶圆面内均大致维持膜厚全距为1.0nm(±0.5nm)的膜厚均匀性。另一方面，比较例的25片晶圆，批次内的去除量公差、平均去除量全距分别为0.39nm、0.40nm而较大，且晶圆间、晶圆面内的膜厚全距均恶化为约1.4nm。
如上所述，可知若使用本发明的清洗槽来进行薄膜(SOI层)的膜厚调整，可极度均匀地进行膜厚调整，因此能够以高产率来制造下述贴合晶圆：在用于调整膜厚的蚀刻后，仍维持膜厚均匀性。
此外，本发明并不限定于上述实施方式。上述实施方式为例示，任何具有实质上与本发明的权利要求书中所述的技术思想相同的构成且发挥相同功效的方案，均包含在本发明的技术范围内。

Claims (10)

1.一种半导体晶圆的清洗槽，其将半导体晶圆浸泡于清洗液来进行清洗，该半导体晶圆的清洗槽的特征在于，具备：
槽本体部，其由石英所构成，并贮存所述清洗液，且将多个所述半导体晶圆浸泡于所述清洗液中；
溢流承接部，其由石英所构成，并设置于所述槽本体部的开口部的周围，且承接从所述槽本体部的开口部上端所溢流出来的所述清洗液；以及，
隔热壁部，其设置于所述槽本体部的周围；
并且，所述隔热壁部是不间断地包围着所述槽本体部，且在所述隔热壁部与所述槽本体部的侧壁之间形成有中空层，
所述隔热壁部是从所述溢流承接部向下方延伸而成。
2.根据权利要求1所述的半导体晶圆的清洗槽，其特征在于，所述溢流承接部的底面是位于比所述被浸泡的半导体晶圆的上端更上方，
并且，所述隔热壁部的下端是位于比所述被浸泡的半导体晶圆的下端更下方。
3.根据权利要求1或2所述的半导体晶圆的清洗槽，其特征在于，所述隔热壁部的下部为开放状态。
4.根据权利要求1或2所述的半导体晶圆的清洗槽，其特征在于，所述隔热壁部的下部被封闭，且在所述隔热壁部上设置有通气孔。
5.根据权利要求1或2所述的半导体晶圆的清洗槽，其特征在于，在所述隔热壁部的下部设置有整流板。
6.根据权利要求5所述的半导体晶圆的清洗槽，其特征在于，所述整流板是设置在比所述被浸泡的半导体晶圆的下端更下方。
7.一种贴合晶圆的制造方法，其将选自氢离子和惰性气体离子中的一种以上的气体离子，对接合晶圆的表面进行离子注入，而在所述接合晶圆内部形成离子注入层，并将所述接合晶圆的经离子注入的表面与基底晶圆的表面，直接或隔着绝缘膜贴合后，将所述离子注入层作为剥离面而将接合晶圆剥离，由此，制作在所述基底晶圆上具有薄膜的贴合晶圆，然后进行所述薄膜的减厚加工，其中，该贴合晶圆的制造方法的特征在于：
所述进行减厚加工的步骤包含蚀刻阶段，该蚀刻阶段是将所述贴合晶圆浸泡在已装满经温度调节的蚀刻液的药液槽中，来将所述薄膜进行蚀刻，由此来进行所述薄膜的膜厚调整，
并且，在所述蚀刻阶段中，作为所述药液槽，是使用根据权利要求1或2所述的半导体晶圆的清洗槽，来将所述薄膜进行蚀刻。
8.根据权利要求7所述的贴合晶圆的制造方法，其特征在于，使用硅晶圆作为所述接合晶圆，且使用氨水与过氧化氢溶液的混合水溶液作为所述蚀刻液。
9.根据权利要求7所述的贴合晶圆的制造方法，其特征在于，所述温度调节是调节成50℃以上且80℃以下的温度。
10.根据权利要求8所述的贴合晶圆的制造方法，其特征在于，所述温度调节是调节成50℃以上且80℃以下的温度。
CN201580005338.9A 2014-01-27 2015-01-13 半导体晶圆的清洗槽及贴合晶圆的制造方法 Active CN105934814B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014012267A JP6090184B2 (ja) 2014-01-27 2014-01-27 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法
JP2014-012267 2014-01-27
PCT/JP2015/000102 WO2015111383A1 (ja) 2014-01-27 2015-01-13 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN105934814A CN105934814A (zh) 2016-09-07
CN105934814B true CN105934814B (zh) 2018-12-07

Family

ID=53681198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580005338.9A Active CN105934814B (zh) 2014-01-27 2015-01-13 半导体晶圆的清洗槽及贴合晶圆的制造方法

Country Status (7)

Country Link
US (1) US20160336188A1 (zh)
EP (1) EP3101683B1 (zh)
JP (1) JP6090184B2 (zh)
KR (1) KR102299150B1 (zh)
CN (1) CN105934814B (zh)
TW (1) TWI601185B (zh)
WO (1) WO2015111383A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6735718B2 (ja) * 2017-09-28 2020-08-05 東京エレクトロン株式会社 基板処理装置、基板処理方法およびプログラム
CN110756513A (zh) * 2019-09-19 2020-02-07 上海提牛机电设备有限公司 一种以声波作为动能的晶圆清洗装置
KR20210079446A (ko) * 2019-12-19 2021-06-30 삼성디스플레이 주식회사 박리 장치 및 그를 이용한 표시 장치의 제조 방법
CN111659665B (zh) * 2020-05-29 2022-02-01 徐州鑫晶半导体科技有限公司 硅片的清洗方法及硅片的清洗设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747137A (zh) * 2004-09-09 2006-03-15 旺宏电子股份有限公司 蚀刻氮化硅薄膜的设备及方法
TW201005076A (en) * 2008-07-31 2010-02-01 Nihon Valqua Kogyo Kk Process for regenerating a phosphoric acid-containing treatment liquid

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62284140A (ja) * 1986-05-30 1987-12-10 Tsugio Morozumi 浴槽
JPH0286877A (ja) * 1988-06-27 1990-03-27 Nippon Denso Co Ltd 洗浄装置
JPH0449619A (ja) * 1990-06-18 1992-02-19 Shimada Phys & Chem Ind Co Ltd 超音波洗浄槽
JP2902757B2 (ja) * 1990-09-14 1999-06-07 株式会社東芝 半導体ウェハの洗浄方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH10311653A (ja) * 1997-05-14 1998-11-24 Satake Eng Co Ltd 低温貯蔵倉庫
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000173976A (ja) 1998-12-02 2000-06-23 Mitsubishi Electric Corp 半導体装置の製造方法
US6399517B2 (en) * 1999-03-30 2002-06-04 Tokyo Electron Limited Etching method and etching apparatus
JP2001217219A (ja) * 2000-01-31 2001-08-10 Tokyo Electron Ltd 液処理方法及び液処理装置
JP4564202B2 (ja) * 2001-05-07 2010-10-20 高松機械工業株式会社 工作機械
US6884696B2 (en) 2001-07-17 2005-04-26 Shin-Etsu Handotai Co., Ltd. Method for producing bonding wafer
CN100367458C (zh) * 2002-10-25 2008-02-06 东京毅力科创株式会社 热处理装置和热处理方法
JP4509488B2 (ja) 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
JP2004343013A (ja) * 2003-05-19 2004-12-02 Shin Etsu Handotai Co Ltd シリコン材料のエッチング方法
US7415985B2 (en) * 2003-09-24 2008-08-26 Dainippon Screen Mfg. Co., Ltd. Substrate cleaning and drying apparatus
JP4705517B2 (ja) * 2006-05-19 2011-06-22 東京エレクトロン株式会社 基板洗浄方法、基板洗浄装置、プログラム、および記録媒体
TWI483350B (zh) * 2008-03-21 2015-05-01 Shinetsu Chemical Co SOI wafer manufacturing method and glass cleaning method
JP5522028B2 (ja) * 2010-03-09 2014-06-18 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP5599754B2 (ja) * 2010-05-31 2014-10-01 東京エレクトロン株式会社 基板処理装置、基板処理方法、およびこの基板処理方法を実行するためのコンピュータプログラムが記録された記録媒体
JP5724499B2 (ja) 2011-03-22 2015-05-27 凸版印刷株式会社 ビルドアップ基板絶縁層の表面粗化装置
JP5799740B2 (ja) * 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
JP5927894B2 (ja) 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747137A (zh) * 2004-09-09 2006-03-15 旺宏电子股份有限公司 蚀刻氮化硅薄膜的设备及方法
TW201005076A (en) * 2008-07-31 2010-02-01 Nihon Valqua Kogyo Kk Process for regenerating a phosphoric acid-containing treatment liquid

Also Published As

Publication number Publication date
US20160336188A1 (en) 2016-11-17
EP3101683A4 (en) 2017-09-20
TWI601185B (zh) 2017-10-01
EP3101683A1 (en) 2016-12-07
JP2015141923A (ja) 2015-08-03
KR102299150B1 (ko) 2021-09-07
TW201539531A (zh) 2015-10-16
WO2015111383A1 (ja) 2015-07-30
JP6090184B2 (ja) 2017-03-08
EP3101683B1 (en) 2021-06-16
CN105934814A (zh) 2016-09-07
KR20160110397A (ko) 2016-09-21

Similar Documents

Publication Publication Date Title
JP4828230B2 (ja) Ｓｏｉウェーハの製造方法
CN105934814B (zh) 半导体晶圆的清洗槽及贴合晶圆的制造方法
CN1894795B (zh) 贴合半导体衬底及其制造方法
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
US9496130B2 (en) Reclaiming processing method for delaminated wafer
CN101836298A (zh) 超薄单晶半导体tft及其制造工艺
KR102173455B1 (ko) 접합 soi웨이퍼의 제조방법
US11764054B2 (en) Methods of forming SOI substrates
TWI604502B (zh) Fitting wafer manufacturing method
CN106663597B (zh) Soi晶圆的制造方法
JP5458525B2 (ja) Ｓｏｉウェーハの製造方法
JP6760245B2 (ja) 薄膜ｓｏｉ層を有するｓｏｉウェーハの製造方法
US11610808B2 (en) Semiconductor wafer with low defect count and method for manufacturing thereof
JP2012164933A (ja) シリコン薄膜転写ウェーハの製造方法
JP6287920B2 (ja) 貼り合わせウェーハの製造方法
TWI611568B (zh) 絕緣體上矽晶圓的製造方法
CN105493232B (zh) 贴合晶圆的制造方法
EP3029730B1 (en) Bonded wafer manufacturing method
JP2015103661A (ja) 貼り合わせウェーハの製造方法
CN110739208A (zh) 一种soi晶圆片的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant