JP2015043449A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015043449A
JP2015043449A JP2014207240A JP2014207240A JP2015043449A JP 2015043449 A JP2015043449 A JP 2015043449A JP 2014207240 A JP2014207240 A JP 2014207240A JP 2014207240 A JP2014207240 A JP 2014207240A JP 2015043449 A JP2015043449 A JP 2015043449A
Authority
JP
Japan
Prior art keywords
transistor
source
insulating layer
potential
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014207240A
Other languages
English (en)
Other versions
JP5965957B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
小山　潤
Jun Koyama
潤 小山
加藤　清
Kiyoshi Kato
清 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014207240A priority Critical patent/JP5965957B2/ja
Publication of JP2015043449A publication Critical patent/JP2015043449A/ja
Application granted granted Critical
Publication of JP5965957B2 publication Critical patent/JP5965957B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Abstract

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。【解決手段】ソース−ビット線ＳＬ−ＢＬと、第１の信号線Ｓ１と、第２の信号線Ｓ２と、ワード線ＷＬと、ソース−ビット線の間に接続されたメモリセル１１００と、を有する。メモリセル１１００は、第１のトランジスタと、第２のトランジスタＯＳと、容量素子と、を有する。第２のトランジスタＯＳは、酸化物半導体材料を含んで構成され、第１のトランジスタのゲート電極と、第２のトランジスタのソース電極またはドレイン電極の一方と、容量素子の電極の一方とは、電気的に接続され、ソース−ビット線ＳＬ−ＢＬと、第１のトランジスタのソース電極とは、電気的に接続され、ソース−ビット線と隣り合うソース−ビット線ＳＬ−ＢＬと、第１のトランジスタのドレイン電極とは、電気的に接続される。【選択図】図２

Description

開示する発明は、半導体素子を利用した半導体装置およびその作製方法に関するものであ
る。
半導体素子を利用した記憶装置は、電力の供給がなくなると記憶内容が失われる揮発性記
憶装置と、電力の供給がなくなっても記憶内容は保持される不揮発性記憶装置とに大別さ
れる。
揮発性記憶装置の代表的な例としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃ
ｃｅｓｓ Ｍｅｍｏｒｙ）がある。ＤＲＡＭは、記憶素子を構成するトランジスタを選択
してキャパシタに電荷を蓄積することで、情報を記憶する。
上述の原理から、ＤＲＡＭでは、情報を読み出すとキャパシタの電荷は失われるため、デ
ータの読み出しの後、再度情報を記憶するには、再度の書き込み動作が必要となる。また
、記憶素子を構成するトランジスタにはオフ状態でのソースとドレイン間のリーク電流（
オフ電流）等によって、トランジスタが選択されていない状況でも電荷が流出、または流
入するため、データの保持期間が短い。このため、所定の周期で再度の書き込み動作（リ
フレッシュ動作）が必要であり、消費電力を十分に低減することは困難である。また、電
力の供給がなくなると記憶内容が失われるため、長期間の記憶の保持には、磁性材料や光
学材料を利用した別の記憶装置が必要となる。
揮発性記憶装置の別の例としてはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）がある。ＳＲＡＭは、フリップフロップなどの回路を用いて記憶内容を
保持するため、リフレッシュ動作が不要であり、この点においてはＤＲＡＭより有利であ
る。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が高
くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点に
ついては、ＤＲＡＭと変わるところはない。
不揮発性記憶装置の代表例としては、フラッシュメモリがある。フラッシュメモリは、ト
ランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該
フローティングゲートに電荷を保持させることで記憶を行うため、データの保持期間は極
めて長く（半永久的）、揮発性記憶装置で必要なリフレッシュ動作が不要であるという利
点を有している（例えば、特許文献１参照）。
しかし、書き込みの際に生じるトンネル電流によって記憶素子を構成するゲート絶縁層が
劣化するため、書き込みを何度も繰り返すことで、記憶素子が機能しなくなるという問題
が生じる。この問題を回避するために、例えば、各記憶素子の書き込み回数を均一化する
手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。そ
して、このような手法を採用しても、根本的な寿命の問題が解消するわけではない。つま
り、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
また、フローティングゲートに電荷を注入し、または、その電荷を除去するためには、高
い電圧が必要である。さらに、電荷の注入、または除去のためには比較的長い時間を要し
、書き込み、消去の高速化が容易ではないという問題もある。
特開昭５７−１０５８８９号公報
上述の問題に鑑み、開示する発明の一態様では、電力が供給されない状況でも記憶内容の
保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する
ことを目的の一とする。
開示する発明では、高純度化された酸化物半導体を用いて半導体装置を構成する。高純度
化された酸化物半導体を用いて構成したトランジスタは、リーク電流が極めて小さいため
、長期間にわたって情報を保持することが可能である。
開示する発明の一態様は、列方向に伸長された複数のソース−ビット線と、列方向に伸長
された複数の第１の信号線と、行方向に伸長された複数の第２の信号線と、行方向に伸長
された複数のワード線と、ソース−ビット線の間に、並列に接続された複数のメモリセル
と、ソース−ビット線と電気的に接続された第１の駆動回路と、第１の信号線と電気的に
接続された第２の駆動回路と、第２の信号線と電気的に接続された第３の駆動回路と、ワ
ード線と電気的に接続された第４の駆動回路と、を有し、ソース−ビット線の一は、同じ
行で隣り合う２つのメモリセルで共有され、メモリセルの一は、第１のゲート電極、第１
のソース電極、および第１のドレイン電極を有する第１のトランジスタと、第２のゲート
電極、第２のソース電極、および第２のドレイン電極を有する第２のトランジスタと、容
量素子と、を有し、第２のトランジスタは、酸化物半導体材料を含んで構成され、第１の
ゲート電極と、第２のソース電極または第２のドレイン電極の一方と、容量素子の電極の
一方とは、電気的に接続され、ソース−ビット線の一と、第１のソース電極とは、電気的
に接続され、該ソース−ビット線の一と隣り合うソース−ビット線と、第１のドレイン電
極とは、電気的に接続され、第１の信号線の一と、第２のソース電極または第２のドレイ
ン電極の他方とは、電気的に接続され、第２の信号線の一と、第２のゲート電極とは、電
気的に接続され、ワード線の一と、容量素子の電極の他方とは電気的に接続された半導体
装置である。
なお、ソース−ビット線は（ｎ＋１）本（ｎは自然数）、第１の信号線はｎ本、第２の信
号線はｍ本（ｍは自然数）、ワード線はｍ本、メモリセルはｍ×ｎ個とするのが好ましい
。
開示する発明の別の一態様は、列方向に伸長された複数のソース−ビット線と、行方向に
伸長された複数の第１の信号線と、列方向に伸長された複数の第２の信号線と、行方向に
伸長された複数のワード線と、ソース−ビット線の間に、並列に接続された複数のメモリ
セルと、ソース−ビット線と電気的に接続された第１の駆動回路と、第１の信号線と電気
的に接続された第２の駆動回路と、第２の信号線と電気的に接続された第３の駆動回路と
、ワード線と電気的に接続された第４の駆動回路と、を有し、ソース−ビット線の一は、
同じ行で隣り合う２つのメモリセルで共有され、メモリセルの一は、第１のゲート電極、
第１のソース電極、および第１のドレイン電極を有する第１のトランジスタと、第２のゲ
ート電極、第２のソース電極、および第２のドレイン電極を有する第２のトランジスタと
、容量素子と、を有し、第２のトランジスタは、酸化物半導体材料を含んで構成され、第
１のゲート電極と、第２のソース電極または第２のドレイン電極の一方と、容量素子の電
極の一方とは、電気的に接続され、ソース−ビット線の一と、第１のソース電極とは、電
気的に接続され、該ソース−ビット線の一と隣り合うソース−ビット線と、第１のドレイ
ン電極とは、電気的に接続され、第１の信号線の一と、第２のソース電極または第２のド
レイン電極の他方とは、電気的に接続され、第２の信号線の一と、第２のゲート電極とは
、電気的に接続され、ワード線の一と、容量素子の電極の他方とは電気的に接続された半
導体装置である。
なお、ソース−ビット線は（ｎ＋１）本（ｎは自然数）、第１の信号線はｍ本（ｍは自然
数）、第２の信号線はｎ本、ワード線はｍ本、メモリセルはｍ×ｎ個とするのが好ましい
。
また、第１のトランジスタは、単結晶シリコンを用いて構成するのが好ましい。
また、第１のトランジスタは、酸化物半導体以外の半導体材料が用いられた第１のチャネ
ル形成領域と、チャネル形成領域を挟むように設けられた不純物領域と、チャネル形成領
域上の第１のゲート絶縁層と、第１のゲート絶縁層上の第１のゲート電極と、不純物領域
と電気的に接続された第１のソース電極および第１のドレイン電極と、を有するのが好ま
しい。
なお、上記においては、酸化物半導体材料を用いてトランジスタを構成しているが、開示
する発明はこれに限定されない。酸化物半導体材料と同等のオフ電流特性が実現できる材
料、例えば、炭化シリコンをはじめとするワイドギャップ材料（より具体的には、例えば
、エネルギーギャップＥｇが３ｅＶより大きい半導体材料）などを適用しても良い。
第２のトランジスタは、第１のトランジスタの上方の第２のソース電極および第２のドレ
イン電極と、酸化物半導体材料が用いられ、第２のソース電極および第２のドレイン電極
と電気的に接続された第２のチャネル形成領域と、第２のチャネル形成領域上の第２のゲ
ート絶縁層と、第２のゲート絶縁層上の第２のゲート電極と、を有するのが好ましい。
容量素子は、第２のソース電極または第２のドレイン電極と、酸化物半導体層と、第２の
ゲート絶縁層と、第２のゲート絶縁層上の容量素子用電極と、によって構成されるのが好
ましい。
なお、本明細書において「上」や「下」という用語は、構成要素の位置関係が「直上」ま
たは「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電
極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外
しない。また、「上」「下」という用語は説明の便宜のために用いる表現に過ぎず、特に
言及する場合を除き、その上下を入れ替えたものも含む。
また、本明細書において「電極」や「配線」という用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」という用語は、複数の「電極」
や「配線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や
、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため
、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることがで
きるものとする。
なお、本明細書において、「電気的に接続」には、「何らかの電気的作用を有するもの」
を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」
は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子などが含まれる。
酸化物半導体を用いたトランジスタはオフ電流が極めて小さいため、これを用いることに
より極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動
作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となる
ため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても
、長期にわたって記憶内容を保持することが可能である。
また、開示する発明に係る半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティング（浮遊
）ゲートへの電子の注入や、フローティング（浮遊）ゲートからの電子の引き抜きを行う
必要がないため、ゲート絶縁層の劣化が生じることがない。すなわち、開示する発明に係
る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限は
なく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態の切り替
えによって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。また、情
報を消去するための動作が不要であるというメリットもある。
また、酸化物半導体以外の材料を用いたトランジスタは、十分な高速動作が可能であるた
め、これを、酸化物半導体を用いたトランジスタと組み合わせて用いることにより、半導
体装置の動作（例えば、情報の読み出し動作）の高速性を十分に確保することができる。
また、酸化物半導体以外の材料を用いたトランジスタにより、高速動作が要求される各種
回路（論理回路、駆動回路など）を好適に実現することが可能である。
このように、酸化物半導体以外の材料を用いたトランジスタと、酸化物半導体を用いたト
ランジスタとを一体に備えることで、これまでにない特徴を有する半導体装置を実現する
ことができる。
半導体装置の回路図。 半導体装置の回路図。 タイミングチャート図。 半導体装置の回路図。 半導体装置の回路図。 半導体装置の断面図および平面図。 半導体装置の作製工程に係る断面図。 半導体装置の作製工程に係る断面図。 半導体装置の断面図および平面図。 半導体装置の作製工程に係る断面図。 半導体装置の断面図および平面図。 半導体装置の作製工程に係る断面図。 半導体装置の作製工程に係る断面図。 半導体装置を用いた電子機器を説明するための図。 メモリウィンドウ幅の調査結果を示す図。 酸化物半導体を用いたトランジスタの特性を示す図。 酸化物半導体を用いたトランジスタの特性評価用回路図。 酸化物半導体を用いたトランジスタの特性評価用タイミングチャート。 酸化物半導体を用いたトランジスタの特性を示す図。 酸化物半導体を用いたトランジスタの特性を示す図。
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下
の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および
詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下
に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、図面において示す各構成の、位置、大きさ、範囲などは、理解を容易にするため、
実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、
必ずしも、図面に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書における「第１」、「第２」、「第３」などの序数は、構成要素の混同を
避けるために付すものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る半導体装置の回路構成およびその動作に
ついて、図１を参照して説明する。なお、回路図においては、酸化物半導体を用いたトラ
ンジスタであることを示すために、ＯＳの符号を併せて付す場合がある。
図１（Ａ）に示す半導体装置において、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線ＳＬと
も呼ぶ）とトランジスタ１６０のソース電極とは、電気的に接続され、第２の配線（２ｎ
ｄ Ｌｉｎｅ：ビット線ＢＬとも呼ぶ）とトランジスタ１６０のドレイン電極とは、電気
的に接続されている。また、トランジスタ１６０のゲート電極と、トランジスタ１６２の
ソース電極またはドレイン電極の一方は、容量素子１６４の電極の一方と電気的に接続さ
れ、第３の配線（３ｒｄ Ｌｉｎｅ：第１の信号線Ｓ１とも呼ぶ）とトランジスタ１６２
のソース電極またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ
Ｌｉｎｅ：第２の信号線Ｓ２とも呼ぶ）と、トランジスタ１６２のゲート電極とは、電気
的に接続されている。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線ＷＬとも呼ぶ）
と、容量素子１６４の電極の他方は電気的に接続されている。
ここで、トランジスタ１６２には、酸化物半導体を用いたトランジスタが適用される。酸
化物半導体を用いたトランジスタは、オフ電流が極めて小さいという特徴を有している。
このため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６０のゲート電
極の電位を極めて長時間にわたって保持することが可能である。そして、容量素子１６４
を有することにより、トランジスタ１６０のゲート電極に与えられた電荷の保持が容易に
なり、また、保持された情報の読み出しが容易になる。なお、酸化物半導体を用いたトラ
ンジスタ１６２は、チャネル長（Ｌ）を１０ｎｍ以上１０００ｎｍ以下としているため、
消費電力が小さく、動作速度もきわめて高いという特徴を有する。
図１（Ａ）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持可能と
いう特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
はじめに、情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、ト
ランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。
これにより、第３の配線の電位が、トランジスタ１６０のゲート電極、および容量素子１
６４に与えられる。すなわち、トランジスタ１６０のゲート電極には、所定の電荷が与え
られる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベ
ル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４
の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２
をオフ状態とすることにより、トランジスタ１６０のゲート電極に与えられた電荷が保持
される（保持）。
トランジスタ１６２のオフ電流は極めて小さいから、トランジスタ１６０のゲート電極の
電荷は長時間にわたって保持される。
次に、情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状
態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲー
ト電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジ
スタ１６０をｎチャネル型とすると、トランジスタ１６０のゲート電極にＨｉｇｈレベル
電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０のゲー
ト電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低く
なるためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態
」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電
位をＶｔｈ＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、トランジスタ１６０の
ゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル
電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、ト
ランジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、
第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態
」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み
出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。このように、所定のメモリセルの情報を読み出し、それ以外の
メモリセルの情報を読み出さないようにするには、各メモリセルのトランジスタ１６０が
それぞれ並列に接続されている場合には、読み出しの対象ではないメモリセルの第５の配
線に対して、ゲート電極の状態にかかわらずトランジスタ１６０が「オフ状態」となるよ
うな電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。また、各メ
モリセルのトランジスタ１６０がそれぞれ直列に接続されている場合には、読み出しの対
象ではないメモリセルの第５の配線に対して、ゲート電極の状態にかかわらずトランジス
タ１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を与えれ
ばよい。
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込みおよび
保持と同様に行われる。つまり、第４の配線の電位を、トランジスタ１６２がオン状態と
なる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位
（新たな情報に係る電位）が、トランジスタ１６０のゲート電極および容量素子１６４に
与えられる。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位に
して、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート電
極は、新たな情報に係る電荷が与えられた状態となる。
このように、開示する発明に係る半導体装置は、再度の情報の書き込みによって直接的に
情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とされ
る高い電圧を用いてのフローティングゲートからの電荷の引き抜きが不要であり、消去動
作に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速動作が
実現される。
なお、トランジスタ１６２のソース電極またはドレイン電極は、トランジスタ１６０のゲ
ート電極と電気的に接続されることにより、不揮発性メモリ素子として用いられるフロー
ティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。このため
、図中、トランジスタ１６２のソース電極またはドレイン電極とトランジスタ１６０のゲ
ート電極が電気的に接続される部位をフローティングゲート部ＦＧと呼ぶ場合がある。ト
ランジスタ１６２がオフの場合、当該フローティングゲート部ＦＧは絶縁体中に埋設され
ていると見ることができ、フローティングゲート部ＦＧには電荷が保持される。酸化物半
導体を用いたトランジスタ１６２のオフ電流は、シリコンなどで形成されるトランジスタ
の１０万分の１以下であるため、トランジスタ１６２のリークによる、フローティングゲ
ート部ＦＧに蓄積される電荷の消失を無視することが可能である。つまり、酸化物半導体
を用いたトランジスタ１６２により、電力の供給が無くても情報の保持が可能な不揮発性
の記憶装置を実現することが可能である。
例えば、トランジスタ１６２の室温でのオフ電流が１０ｚＡ／μｍ（１ｚＡ（ゼプトアン
ペア）は１×１０−２１Ａ）以下であり、容量素子１６４の容量値が１０ｆＦ程度である
場合には、１０４秒以上のデータ保持が可能である。なお、当該保持時間が、トランジス
タ特性や容量値によって変動することはいうまでもない。
また、この場合、従来のフローティングゲート型トランジスタにおいて指摘されているゲ
ート絶縁膜（トンネル絶縁膜）の劣化という問題が存在しない。つまり、従来問題とされ
ていた、電子をフローティングゲートに注入する際のゲート絶縁膜の劣化を解消すること
ができる。これは、原理的な書き込み回数の制限が存在しないことを意味するものである
。また、従来のフローティングゲート型トランジスタにおいて書き込みや消去の際に必要
であった高電圧も不要である。
図１（Ａ）に示す半導体装置は、当該半導体装置を構成するトランジスタなどの要素が抵
抗および容量を含むものとして、図１（Ｂ）のように考えることが可能である。つまり、
図１（Ｂ）では、トランジスタ１６０および容量素子１６４が、それぞれ、抵抗および容
量を含んで構成されると考えていることになる。Ｒ１およびＣ１は、それぞれ、容量素子
１６４の抵抗値および容量値であり、抵抗値Ｒ１は、容量素子１６４を構成する絶縁層に
よる抵抗値に相当する。また、Ｒ２およびＣ２は、それぞれ、トランジスタ１６０の抵抗
値および容量値であり、抵抗値Ｒ２はトランジスタ１６０がオン状態の時のゲート絶縁層
による抵抗値に相当し、容量値Ｃ２はいわゆるゲート容量（ゲート電極と、ソース電極ま
たはドレイン電極との間に形成される容量、及び、ゲート電極とチャネル形成領域との間
に形成される容量）値に相当する。
トランジスタ１６２がオフ状態にある場合のソース電極とドレイン電極の間の抵抗値（実
効抵抗とも呼ぶ）をＲＯＳとすると、トランジスタ１６２のゲートリークが十分に小さい
条件において、Ｒ１およびＲ２が、Ｒ１≧ＲＯＳ、Ｒ２≧ＲＯＳを満たす場合には、電荷
の保持期間（情報の保持期間ということもできる）は、主としてトランジスタ１６２のオ
フ電流によって決定されることになる。
逆に、当該条件を満たさない場合には、トランジスタ１６２のオフ電流が十分に小さくと
も、保持期間を十分に確保することが困難になる。トランジスタ１６２のオフ電流以外の
リーク電流（例えば、ソース電極とゲート電極の間において生じるリーク電流等）が大き
いためである。このことから、本実施の形態において開示する半導体装置は、上述の関係
を満たすものであることが望ましいといえる。
一方で、Ｃ１とＣ２は、Ｃ１≧Ｃ２の関係を満たすことが望ましい。Ｃ１を大きくするこ
とで、第５の配線によってフローティングゲート部ＦＧの電位を制御する際（例えば、読
み出しの際）に、第５の配線の電位の変動を低く抑えることができるためである。
上述の関係を満たすことで、より好適な半導体装置を実現することが可能である。なお、
Ｒ１およびＲ２は、トランジスタ１６０やトランジスタ１６２のゲート絶縁層によって制
御される。Ｃ１およびＣ２についても同様である。よって、ゲート絶縁層の材料や厚さな
どを適宜設定し、上述の関係を満たすようにすることが望ましい。
本実施の形態で示す半導体装置においては、フローティングゲート部ＦＧが、フラッシュ
メモリ等のフローティングゲート型のトランジスタのフローティングゲートと同等の作用
をするが、本実施の形態のフローティングゲート部ＦＧは、フラッシュメモリ等のフロー
ティングゲートと本質的に異なる特徴を有する。フラッシュメモリでは、コントロールゲ
ートに印加される電圧が高いため、その電位の影響が、隣接するセルのフローティングゲ
ートにおよぶことを防ぐために、セルとセルとの間隔をある程度保つ必要が生じる。この
ことは、半導体装置の高集積化を阻害する要因の一つである。そして、当該要因は、高電
界をかけてトンネル電流を発生させるというフラッシュメモリの根本的な原理に起因する
ものである。
また、フラッシュメモリの上記原理によって、絶縁膜の劣化が進行し、書き換え回数の限
界（１０４〜１０５回程度）という別の問題も生じる。
開示する発明に係る半導体装置は、酸化物半導体を用いたトランジスタのスイッチングに
よって動作し、上述のようなトンネル電流による電荷注入の原理を用いない。すなわち、
フラッシュメモリのような、電荷を注入するための高電界が不要である。これにより、隣
接セルに対する、コントロールゲートによる高電界の影響を考慮する必要がないため、高
集積化が容易になる。
また、トンネル電流による電荷の注入を用いないため、メモリセルの劣化の原因が存在し
ない。つまり、フラッシュメモリと比較して高い耐久性および信頼性を有することになる
。
また、高電界が不要であり、大型の周辺回路（昇圧回路など）が不要である点も、フラッ
シュメモリに対するアドバンテージである。
なお、Ｃ１を構成する絶縁層の比誘電率εｒ１と、Ｃ２を構成する絶縁層の比誘電率εｒ
２とを異ならせる場合には、Ｃ１の面積Ｓ１と、Ｃ２の面積Ｓ２とが、２・Ｓ２≧Ｓ１（
望ましくはＳ２≧Ｓ１）を満たしつつ、Ｃ１≧Ｃ２を実現することが容易である。具体的
には、例えば、Ｃ１においては、酸化ハフニウムなどのｈｉｇｈ−ｋ材料でなる膜、また
は酸化ハフニウムなどのｈｉｇｈ−ｋ材料でなる膜と酸化物半導体でなる膜との積層構造
を採用してεｒ１を１０以上、好ましくは１５以上とし、Ｃ２においては、酸化シリコン
を採用して、εｒ２＝３〜４とすることができる。
このような構成を併せて用いることで、開示する発明に係る半導体装置の、より一層の高
集積化が可能である。
なお、上記説明は、電子を多数キャリアとするｎ型トランジスタ（ｎチャネル型トランジ
スタ）を用いる場合についてのものであるが、ｎ型トランジスタに代えて、正孔を多数キ
ャリアとするｐ型トランジスタを用いることができるのはいうまでもない。
以上示したように、開示する発明の一態様の半導体装置は、オフ状態でのソースとドレイ
ン間のリーク電流（オフ電流）が少ない書き込み用トランジスタ、該書き込み用トランジ
スタと異なる半導体材料を用いた読み出し用トランジスタ及び容量素子を含む不揮発性の
メモリセルを有している。
書き込み用トランジスタのオフ電流は、使用時の温度（例えば、２５℃）で好ましくは１
００ｚＡ（１×１０−１９Ａ）以下、より好ましくは１０ｚＡ（１×１０−２０Ａ）以下
、さらに好ましくは、１ｚＡ（１×１０−２１Ａ）以下であることが望ましい。通常のシ
リコンでは、上述のように低いオフ電流を得ることは困難であるが、酸化物半導体を適切
な条件で加工して得られたトランジスタにおいては達成しうる。このため、書き込み用ト
ランジスタとして、酸化物半導体を含むトランジスタを用いることが好ましい。
さらに酸化物半導体を用いたトランジスタはサブスレッショルドスイング値（Ｓ値）が小
さいため、比較的移動度が低くてもスイッチング速度を十分大きくすることが可能である
。よって、該トランジスタを書き込み用トランジスタとして用いることで、フローティン
グゲート部ＦＧに与えられる書き込みパルスの立ち上がりを極めて急峻にすることができ
る。また、オフ電流が小さいため、フローティングゲート部ＦＧに保持させる電荷量を少
なくすることが可能である。つまり、酸化物半導体を用いたトランジスタを書き込み用ト
ランジスタとして用いることで、情報の書き換えを高速に行うことができる。
読み出し用トランジスタとしては、オフ電流についての制限はないが、読み出しの速度を
速くするために、高速で動作するトランジスタを用いるのが望ましい。例えば、読み出し
用トランジスタとしてスイッチング速度が１ナノ秒以下のトランジスタを用いるのが好ま
しい。
メモリセルへの情報の書き込みは、書き込み用トランジスタをオン状態とすることにより
、書き込み用トランジスタのソース電極またはドレイン電極の一方と、容量素子の電極の
一方と、読み出し用トランジスタのゲート電極とが電気的に接続されたノードに電位を供
給し、その後、書き込み用トランジスタをオフ状態とすることにより、ノードに所定量の
電荷を保持させることで行う。ここで、書き込み用トランジスタのオフ電流は極めて小さ
いため、ノードに供給された電荷は長時間にわたって保持される。オフ電流が例えば実質
的に０であれば、従来のＤＲＡＭで必要とされたリフレッシュ動作が不要となるか、また
は、リフレッシュ動作の頻度を極めて低く（例えば、一ヶ月乃至一年に一度程度）するこ
とが可能となり、半導体装置の消費電力を十分に低減することができる。
また、メモリセルへの再度の情報の書き込みによって直接的に情報を書き換えることが可
能である。このためフラッシュメモリなどにおいて必要とされる消去動作が不要であり、
消去動作に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速
動作が実現される。また、従来のフローティングゲート型トランジスタで書き込みや消去
の際に必要とされた高い電圧を必要としないため、半導体装置の消費電力をさらに低減す
ることができる。本実施の形態に係るメモリセルに印加される電圧（メモリセルの各端子
に同時に印加される電位の最大のものと最小のものの差）の最大値は、２段階（１ビット
）の情報を書き込む場合、一つのメモリセルにおいて、５Ｖ以下、好ましくは３Ｖ以下で
ある。
開示する発明に係る半導体装置に配置されるメモリセルは、書き込み用トランジスタと、
読み出し用トランジスタと、容量素子とを含んでいればよく、また、容量素子の面積は小
さくても動作可能である。したがって、メモリセルあたりの面積を、例えば、１メモリセ
ルあたり６つのトランジスタを必要とするＳＲＡＭと比較して、十分に小さくすることが
可能であり、半導体装置においてメモリセルを高密度で配置することができる。
また、従来のフローティングゲート型トランジスタでは、書き込み時にゲート絶縁膜（ト
ンネル絶縁膜）中を電荷が移動するために、該ゲート絶縁膜（トンネル絶縁膜）の劣化が
不可避であった。しかしながら、本発明の一態様に係るメモリセルにおいては、書き込み
用トランジスタのスイッチング動作により情報の書き込みがなされるため、従来問題とさ
れていたゲート絶縁膜の劣化を解消することができる。これは、原理的な書き込み回数の
制限が存在せず、書き換え耐性が極めて高いことを意味するものである。例えば、本発明
の一態様に係るメモリセルは、１×１０９回（１０億回）以上の書き込み後であっても、
電流−電圧特性に劣化が見られない。
さらに、メモリセルの書き込み用トランジスタとして酸化物半導体を用いたトランジスタ
を用いる場合、酸化物半導体は、エネルギーギャップが３．０〜３．５ｅＶと大きく熱励
起キャリアが極めて少ないこともあり、例えば、１５０℃もの高温環境下でもメモリセル
の電流−電圧特性に劣化が見られない。
本発明者らは、鋭意研究の結果、酸化物半導体を用いたトランジスタは、１５０℃の高温
下であっても電流−電圧特性の劣化を起こさず、且つオフ電流が１００ｚＡ以下と極めて
小さいという優れた電流−電圧特性を有することを初めて見出した。開示する発明の一態
様は、このような優れた電流−電圧特性を有するトランジスタをメモリセルの書き込み用
トランジスタとして適用し、従来にない特徴を有する半導体装置を提供するものである。
なお、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、先の実施の形態において説明した半導体装置の応用例の一について説
明する。具体的には、先の実施の形態において説明した半導体装置をマトリクス状に配列
した半導体装置の一例について説明する。
図２にｍ×ｎビットの記憶容量を有する半導体装置の回路図の一例を示す。
本発明の一態様に係る半導体装置は、ｍ本のワード線ＷＬ、及びｍ本の第２の信号線Ｓ２
と、（ｎ＋１）本のソース−ビット線ＳＬ−ＢＬ、ｎ本の第１の信号線Ｓ１と、複数のメ
モリセル１１００が縦ｍ個（行）×横ｎ個（列）（ｍ、ｎは自然数）のマトリクス状に配
置されたメモリセルアレイと、第１の駆動回路１１１１、第２の駆動回路１１１２、第３
の駆動回路１１１３、第４の駆動回路１１１４といった周辺回路によって構成されている
。ここで、メモリセル１１００としては、先の実施の形態において説明した構成（図１（
Ａ）に示される構成）が適用される。なお、図２に示すように、本実施の形態においては
、ソース−ビット線ＳＬ−ＢＬ及び第１の信号線Ｓ１を列方向に伸長するように設け、ワ
ード線、及び第２の信号線Ｓ２を行方向に伸長するように設けるが、これに限られるもの
ではない。
各メモリセル１１００は、第１のトランジスタ、第２のトランジスタ、容量素子をそれぞ
れ有している。第１のトランジスタのゲート電極と、第２のトランジスタのソース電極ま
たはドレイン電極の一方と、容量素子の電極の一方とは、接続され、ソース−ビット線Ｓ
Ｌ−ＢＬと、第１のトランジスタのソース電極とは、接続され、該ソース−ビット線ＳＬ
−ＢＬと隣り合うソース線−ビット線と、第１のトランジスタのドレイン電極とは、接続
され、第１の信号線Ｓ１と、第２のトランジスタのソース電極またはドレイン電極の他方
とは、接続され、第２の信号線Ｓ２と、第２のトランジスタのゲート電極とは、接続され
、ワード線と、容量素子の電極の他方とは、接続されている。
つまり、メモリセル１１００は、隣り合うソース−ビット線ＳＬ−ＢＬ間に、並列に接続
されている。例えば、ｉ行ｊ列のメモリセル１１００（ｉ，ｊ）（ｉは１以上ｍ以下の整
数、ｊは１以上ｎ以下の整数）は、ソース−ビット線ＳＬ−ＢＬ（ｊ）、ソース−ビット
線ＳＬ−ＢＬ（ｊ＋１）、第１の信号線Ｓ１（ｊ）ワード線ＷＬ（ｉ）、第２の信号線Ｓ
２（ｉ）、にそれぞれ接続されている。
ここで、ソース−ビット線ＳＬ−ＢＬ（ｊ）は、メモリセル１１００（ｉ，ｊ）とメモリ
セル１１００（ｉ，ｊ−１）とで共有され、ソース−ビット線ＳＬ−ＢＬ（ｊ＋１）は、
メモリセル１１００（ｉ，ｊ＋１）とメモリセル１１００（ｉ，ｊ）とで共有される。つ
まり、ソース−ビット線ＳＬ−ＢＬは、同じ行で隣り合うメモリセル１１００の一方にお
いてはソース線として機能し、他方においてはビット線として機能する。なお、これらの
機能は、各ソース−ビット線ＳＬ−ＢＬに固定されるものではなく、互いにこれらの機能
を入れ替えてもよい。また、端に位置するソース−ビット線ＳＬ−ＢＬ（１）、ＳＬ−Ｂ
Ｌ（ｎ＋１）は、それぞれ、メモリセル１１００（ｉ，１）及びメモリセル１１００（ｉ
，ｎ）だけに接続される。
ソース−ビット線ＳＬ−ＢＬは第１の駆動回路１１１１と接続されており、第１の信号線
Ｓ１は第２の駆動回路１１１２と接続されており、第２の信号線Ｓ２は第３の駆動回路１
１１３と接続されており、ワード線ＷＬは、第４の駆動回路１１１４と接続されている。
なお、ここでは、第１の駆動回路１１１１、第２の駆動回路１１１２、第３の駆動回路１
１１３、第４の駆動回路１１１４は、それぞれ独立に設けているが、開示する発明はこれ
に限定されない。いずれか一、または複数の機能を有する駆動回路を用いても良い。
次に、書き込み動作および読み出し動作について説明する。図３は、書き込み動作および
読出し動作のタイミングチャートの一例である。なお、本実施の形態に示す半導体装置は
、書き込み動作と読み出し動作をメモリセルアレイの行ごとに行うことができる。よって
、本実施の形態に示す半導体装置は、データの書き込みと読み出しをスムーズに行うこと
ができる。
なお、ここでは、理解を容易にするため、２行×４列のメモリセルアレイで構成される半
導体装置の動作について説明するが、開示する発明はこれに限定されない。
第１行目のメモリセル１１００（１，１）、メモリセル１１００（１，２）、メモリセル
１１００（１，３）、およびメモリセル１１００（１，４）への書き込みと、第１行目の
メモリセル１１００（１，１）、メモリセル１１００（１，２）、メモリセル１１００（
１，３）、およびメモリセル１１００（１，４）からの読み出しとを行う場合について説
明する。なお、以下では、メモリセル（１，１）へ書き込むデータを”１”、メモリセル
（１，２）へ書き込むデータを”０”、メモリセル（１，３）へ書き込むデータを”１”
、メモリセル（１，４）へ書き込むデータを”０”とする場合について説明する。
はじめに、書き込み動作について説明する。まず、第１行目の第２の信号線Ｓ２（１）に
電位ＶＨを与え、第１行目の第２のトランジスタをオン状態とする。また、第２行目の第
２の信号線Ｓ２（２）に電位０Ｖを与え、他の行の第２のトランジスタをオフ状態とする
。
また、第１列目の第１の信号線Ｓ１（１）に電位Ｖ２を与え、第２列目の第１の信号線Ｓ
１（２）に電位０Ｖを与え、第３列目の第１の信号線Ｓ１（３）に電位Ｖ２を与え、第４
列目の第１の信号線Ｓ１（１）に電位０Ｖを与える。
その結果、メモリセル（１，１）のフローティングゲート部ＦＧには電位Ｖ２が、メモリ
セル（１，２）のフローティングゲート部ＦＧには電位０Ｖが、メモリセル（１，３）の
フローティングゲート部ＦＧには電位Ｖ２が、メモリセル（１，４）のフローティングゲ
ート部ＦＧには電位０Ｖが、それぞれ与えられる。ここでは、電位Ｖ２は第１のトランジ
スタのしきい値より高い電位とする。そして、第１行目の第２の信号線Ｓ２（１）の電位
を０Ｖとして、第１行目の各メモリセルの第２のトランジスタをオフ状態とすることで、
書き込みを終了する。
なお、書き込み動作の間、ワード線ＷＬ（１）、ＷＬ（２）の電位は０Ｖとしておく。ま
た、書き込み終了時には、第１の信号線Ｓ１の電位を変化させる前に第１行目の第２の信
号線Ｓ２（１）を電位０Ｖとする。書き込み後において、ワード線ＷＬに接続される端子
を制御ゲート電極、第１のトランジスタのソース電極をソース電極、第１のトランジスタ
のドレイン電極をドレイン電極、とそれぞれ見なしたメモリセルのしきい値は、データ”
０”の場合にはＶｗ０、データ”１”の場合にはＶｗ１となる。ここで、メモリセルのし
きい値とは、第１のトランジスタのソース電極とドレイン電極の間の抵抗状態が変化する
、ワード線ＷＬに接続される端子の電圧をいうものとする。なお、ここでは、Ｖｗ０＞０
＞Ｖｗ１とする。
次に、読み出し動作について説明する。第１行目のメモリセルについて、最初にメモリセ
ル（１，２）、メモリセル（１，３）の読み出しを行い、次にメモリセル（１，１）、メ
モリセル（１，４）の読み出しを行う。
なお、ソース−ビット線ＳＬ−ＢＬ（２）及びソース−ビット線ＳＬ−ＢＬ（４）には、
図４に示す読み出し回路が電気的に接続されているとする。図４に示す読み出し回路では
、ソース−ビット線ＳＬ−ＢＬが、リードイネーブル信号（ＲＥ信号）によって制御され
るスイッチを介して、クロックドインバータと、電位Ｖ１を与えられた配線にダイオード
接続されたトランジスタと、に接続されている。
まず、メモリセル（１，２）、メモリセル（１，３）の読み出し動作について説明する。
第１行目のワード線ＷＬ（１）に電位０Ｖを与え、第２行目のワード線ＷＬ（２）には電
位ＶＬを与える。電位ＶＬはしきい値Ｖｗ１より低い電位とする。ワード線ＷＬ（１）を
電位０Ｖとすると、第１行目において、データ”０”が保持されているメモリセルの第１
のトランジスタはオフ状態、データ”１”が保持されているメモリセルの第１のトランジ
スタはオン状態となる。ワード線ＷＬ（２）を電位ＶＬとすると、第２行目において、デ
ータ”０”、”１”のいずれが保持されているメモリセルであっても、第１のトランジス
タはオフ状態となる。
その結果、ソース−ビット線ＳＬ−ＢＬ（１）、ＳＬ−ＢＬ（２）間は、メモリセル（１
，１）の第１のトランジスタがオン状態であるため低抵抗状態となり、ソース−ビット線
ＳＬ−ＢＬ（２）、ＳＬ−ＢＬ（３）間は、メモリセル（１，２）の第１のトランジスタ
がオフ状態であるため高抵抗状態となり、ソース−ビット線ＳＬ−ＢＬ（３）、ＳＬ−Ｂ
Ｌ（４）間は、メモリセル（１，３）の第１のトランジスタがオン状態であるため低抵抗
状態となり、ソース−ビット線ＳＬ−ＢＬ（４）、ＳＬ−ＢＬ（５）間は、メモリセル（
１，４）の第１のトランジスタがオフ状態であるため高抵抗状態となる。
そして、メモリセル（１，２）およびメモリセル（１，３）を読み出すために、ソース−
ビット線ＳＬ−ＢＬ（１）に電位Ｖ３、ソース−ビット線ＳＬ−ＢＬ（３）に電位０Ｖ、
ソース−ビット線ＳＬ−ＢＬ（５）に電位Ｖ３を与える。また、リードイネーブル信号（
ＲＥ信号）をアサート（活性状態）とする。
ここで、ソース−ビット線ＳＬ−ＢＬ（２）、ＳＬ−ＢＬ（３）間は高抵抗状態なので、
ソース−ビット線ＳＬ−ＢＬ（２）は高電位に保たれ、メモリセル（１，２）が保持する
データ”０”が読み出される。また、ソース−ビット線ＳＬ−ＢＬ（３）、ＳＬ−ＢＬ（
４）間は低抵抗状態なので、ソース−ビット線ＳＬ−ＢＬ（４）に低電位が与えられ、メ
モリセル（１，３）が保持するデータ”１”が読み出される。
しかし、ソース−ビット線ＳＬ−ＢＬ（２）に接続される読み出し回路の出力は、ソース
−ビット線ＳＬ−ＢＬ（２）、ＳＬ−ＢＬ（３）間の抵抗状態だけでなく、ソース−ビッ
ト線ＳＬ−ＢＬ（１）、ＳＬ−ＢＬ（２）間の抵抗状態にも依存する。ソース−ビット線
ＳＬ−ＢＬ（１）、ＳＬ−ＢＬ（２）間が高抵抗状態であれば、ソース−ビット線ＳＬ−
ＢＬ（１）の電位が読み出し回路に与える影響は小さいため、ソース−ビット線ＳＬ−Ｂ
Ｌ（１）の電位に依らず、ソース−ビット線ＳＬ−ＢＬ（２）、ＳＬ−ＢＬ（３）間の抵
抗状態の違いを読み出すことが可能である。だが、ソース−ビット線ＳＬ−ＢＬ（１）、
ＳＬ−ＢＬ（２）間が低抵抗状態であれば、ソース−ビット線ＳＬ−ＢＬ（１）の電位が
読み出し回路に影響を与えてしまう。また、同様に、ソース−ビット線ＳＬ−ＢＬ（４）
に接続される読み出し回路の出力は、ソース−ビット線ＳＬ−ＢＬ（３）、ＳＬ−ＢＬ（
４）間の抵抗状態だけでなく、ソース−ビット線ＳＬ−ＢＬ（４）、ＳＬ−ＢＬ（５）間
の抵抗状態にも依存する。
例えば、ソース−ビット線ＳＬ−ＢＬ（１）、ＳＬ−ＢＬ（２）間が低抵抗状態である場
合に、ソース−ビット線ＳＬ−ＢＬ（１）に電位０Ｖ程度以下の低電位を与えると、ソー
ス−ビット線ＳＬ−ＢＬ（２）、ＳＬ−ＢＬ（３）間の抵抗状態に関わらず、ソース−ビ
ット線ＳＬ−ＢＬ（２）の電位は低電位となる。よって、メモリセル（１，２）はデータ
”０”を保持しているにも関わらず、ソース−ビット線ＳＬ−ＢＬ（２）に接続された読
み出し回路でデータ”１”が読み出される傾向が高くなってしまう。
また、ソース−ビット線ＳＬ−ＢＬ（４）、ＳＬ−ＢＬ（５）間が低抵抗状態である場合
は、ソース−ビット線ＳＬ−ＢＬ（５）に電位Ｖ１程度以上の高電位を与えると、ソース
−ビット線ＳＬ−ＢＬ（３）、ＳＬ−ＢＬ（４）間の抵抗状態に関わらず、ソース−ビッ
ト線ＳＬ−ＢＬ（４）の電位は高電位となる。よって、メモリセル（１，３）はデータ”
１”を保持しているにも関わらず、ソース−ビット線ＳＬ−ＢＬ（４）に接続された読み
出し回路でデータ”０”が読み出される傾向が高くなってしまう。
つまり、ソース−ビット線ＳＬ−ＢＬ（１）、ＳＬ−ＢＬ（５）の電位が高いほどデータ
”０”が読み出される傾向が高くなり、ソース−ビット線ＳＬ−ＢＬ（１）、ＳＬ−ＢＬ
（５）の電位が低いほどデータ”１”が読み出される傾向が高くなる。従って、ソース−
ビット線ＳＬ−ＢＬ（１）、ＳＬ−ＢＬ（５）に与える電位Ｖ３を電位０Ｖと電位Ｖ１の
間の適切な電位とすれば、読み出し回路の出力をソース−ビット線ＳＬ−ＢＬ（１）、Ｓ
Ｌ−ＢＬ（５）が接続されない場合と同じとすることができ、メモリセル（１，２）、及
びメモリセル（１，３）の抵抗状態の違いを正しく読み出すことができる。具体的には、
電位Ｖ３は、電位０Ｖと電位Ｖ１の間の電位とすることが好ましく、例えば１／２・Ｖ１
程度にすればよい。
こうすることで、メモリセル（１，２）が保持するデータを、ソース−ビット線ＳＬ−Ｂ
Ｌ（２）に接続される読み出し回路で読み出すことができる。同様に、メモリセル（１，
３）が保持するデータを、ソース−ビット線ＳＬ−ＢＬ（４）に接続される読み出し回路
で読み出すことができる。
読み出し回路として、図４に示す回路を用いる場合の出力電位について説明する。本実施
の形態においては、ソース−ビット線ＳＬ−ＢＬ（１）、ＳＬ−ＢＬ（２）間は低抵抗状
態、ソース−ビット線ＳＬ−ＢＬ（２）、ＳＬ−ＢＬ（３）間は高抵抗状態であるため、
電位Ｖ３を１／２・Ｖ１とすると、クロックドインバータには１／２・Ｖ１より高い電位
が入力され、出力Ｄ（１）はＬｏｗとなる。ソース−ビット線ＳＬ−ＢＬ（３）、ソース
−ビット線ＳＬ−ＢＬ（４）間は低抵抗状態、ソース−ビット線ＳＬ−ＢＬ（４）、ソー
ス−ビット線ＳＬ−ＢＬ（５）間は高抵抗状態であるため、電位Ｖ３を１／２・Ｖ１とす
ると、クロックドインバータには低電位が入力され、出力Ｄ（２）はＨｉｇｈとなる。
なお、読み出し動作の間、第２の信号線Ｓ２（１）には電位０Ｖを、第２の信号線Ｓ２（
２）には電位ＶＬを与え、第２のトランジスタを全てオフ状態としておく。第１行目のフ
ローティングゲート部ＦＧの電位は０ＶまたはＶ２であるから、第２の信号線Ｓ２（１）
を電位０Ｖとすることで第１行目の第２のトランジスタを全てオフ状態とすることができ
る。一方、第２行目のフローティングゲート部ＦＧの電位は、ワード線ＷＬ（２）に電位
ＶＬが与えられると、書き込み直後の電位より低い電位となってしまう。これにより、第
２のトランジスタがオン状態となることを防止するために、第２の信号線Ｓ２（２）をワ
ード線ＷＬ（２）と同じ低電位（電位ＶＬ）とする。以上により、第２のトランジスタを
全てオフ状態とすることができる。
次に、メモリセル（１，１）、メモリセル（１，４）の読み出し動作について説明する。
メモリセル（１，２）、メモリセル（１，３）の読み出し動作と同様に、第１行目のワー
ド線ＷＬ（１）に電位０Ｖを与え、第２行目のワード線ＷＬ（２）には電位ＶＬを与える
。電位ＶＬはしきい値Ｖｗ１より低い電位とする。ワード線ＷＬ（１）を電位０Ｖとする
と、第１行目において、データ”０”が保持されているメモリセルの第１のトランジスタ
はオフ状態、データ”１”が保持されているメモリセルの第１のトランジスタはオン状態
となる。ワード線ＷＬ（２）を電位ＶＬとすると、第２行目において、データ”０”、”
１”のいずれが保持されているメモリセルであっても、第１のトランジスタはオフ状態と
なる。
その結果、ソース−ビット線ＳＬ−ＢＬ（１）、ＳＬ−ＢＬ（２）間は、メモリセル（１
，１）の第１のトランジスタがオン状態であるため低抵抗状態となり、ソース−ビット線
ＳＬ−ＢＬ（２）、ＳＬ−ＢＬ（３）間は、メモリセル（１，２）の第１のトランジスタ
がオフ状態であるため高抵抗状態となり、ソース−ビット線ＳＬ−ＢＬ（３）、ＳＬ−Ｂ
Ｌ（４）間は、メモリセル（１，３）の第１のトランジスタがオン状態であるため低抵抗
状態となり、ソース−ビット線ＳＬ−ＢＬ（４）、ＳＬ−ＢＬ（５）間は、メモリセル（
１，４）の第１のトランジスタがオフ状態であるため高抵抗状態となる。
そして、メモリセル（１，１）およびメモリセル（１，４）を読み出すために、ソース−
ビット線ＳＬ−ＢＬ（１）に電位０Ｖ、ソース−ビット線ＳＬ−ＢＬ（３）に電位Ｖ３、
ソース−ビット線ＳＬ−ＢＬ（５）に電位０Ｖを与える。また、リードイネーブル信号（
ＲＥ信号）をアサート（活性状態）とする。
メモリセル（１，２）、メモリセル（１，３）の読み出し動作と同様に、ソース−ビット
線ＳＬ−ＢＬ（２）に接続される読み出し回路の出力は、ソース−ビット線ＳＬ−ＢＬ（
１）、ＳＬ−ＢＬ（２）間の抵抗状態だけでなく、ソース−ビット線ＳＬ−ＢＬ（２）、
ＳＬ−ＢＬ（３）間の抵抗状態にも依存する。また、ソース−ビット線ＳＬ−ＢＬ（４）
に接続される読み出し回路の出力は、ソース−ビット線ＳＬ−ＢＬ（４）、ＳＬ−ＢＬ（
５）間の抵抗状態だけでなく、ソース−ビット線ＳＬ−ＢＬ（３）、ＳＬ−ＢＬ（４）間
の抵抗状態にも依存する。
よって、メモリセル（１，２）、メモリセル（１，３）の読み出し動作と同様に、ソース
−ビット線ＳＬ−ＢＬ（３）の電位が高いほどデータ”０”が読み出される傾向が高くな
り、ソース−ビット線ＳＬ−ＢＬ（３）の電位が低いほどデータ”１”が読み出される傾
向が高くなる。従って、ソース−ビット線ＳＬ−ＢＬ（３）に与える電位Ｖ３を電位０Ｖ
と電位Ｖ１の間の適切な電位とすれば、読み出し回路の出力をソース−ビット線ＳＬ−Ｂ
Ｌ（３）が接続されない場合と同じとすることができ、メモリセル（１，１）、及びメモ
リセル（１，４）の抵抗状態の違いを正しく読み出すことができる。具体的には、電位Ｖ
３は、電位０Ｖと電位Ｖ１の間の電位とすることが好ましく、例えば１／２・Ｖ１程度に
すればよい。
こうすることで、メモリセル（１，１）が保持するデータを、ソース−ビット線ＳＬ−Ｂ
Ｌ（２）に接続される読み出し回路で読み出すことができる。同様に、メモリセル（１，
４）が保持するデータを、ソース−ビット線ＳＬ−ＢＬ（４）に接続される読み出し回路
で読み出すことができる。
読み出し回路として、図４に示す回路を用いる場合の出力電位について説明する。電位Ｖ
３は例えば１／２・Ｖ１とすることができる。本実施の形態においては、ソース−ビット
線ＳＬ−ＢＬ（１）、ＳＬ−ＢＬ（２）間は低抵抗状態、ソース−ビット線ＳＬ−ＢＬ（
２）、ＳＬ−ＢＬ（３）間は高抵抗状態であるため、電位Ｖ３を１／２・Ｖ１とすると、
クロックドインバータには低電位が入力され、出力Ｄ（１）はＨｉｇｈとなる。ソース−
ビット線ＳＬ−ＢＬ（３）、ＳＬ−ＢＬ（４）間は低抵抗状態、ソース−ビット線ＳＬ−
ＢＬ（４）、ＳＬ−ＢＬ（５）間は高抵抗状態であるため、電位Ｖ３を１／２・Ｖ１とす
ると、クロックドインバータには１／２・Ｖ１より高い電位が入力され、出力Ｄ（２）は
Ｌｏｗとなる。
動作電位は、例えば、Ｖ１＝２Ｖ、Ｖ２＝１．５Ｖ、Ｖ３＝１Ｖ、ＶＨ＝２Ｖ、ＶＬ＝−
２Ｖとすることができる。
このような構造の半導体装置を作製することにより、ソース線ＳＬとビット線ＢＬを一本
のソース−ビット線ＳＬ−ＢＬで兼ねることができるので、メモリセル一個あたりの配線
数を削減することができる。これにより、メモリセルの占有面積を低減し、半導体装置の
単位面積あたりの記憶容量を増大することができる。
図２に示す半導体装置に、オフ電流が極めて小さい酸化物半導体装置を用いることにより
、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作
が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるた
め、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、
長期にわたって記憶内容を保持することが可能である。
また、図２に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化
の問題もない。そのため、図２に示す半導体装置では、従来の不揮発性メモリで問題とな
っている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジ
スタのオン状態、オフ状態の切り替えによって、情報の書き込みが行われるため、高速な
動作も容易に実現しうる。また、情報を消去するための動作が不要であるというメリット
もある。
また、酸化物半導体以外の材料を用いたトランジスタは、十分な高速動作が可能であるた
め、これを、酸化物半導体を用いたトランジスタと組み合わせて用いることにより、半導
体装置の動作（例えば、情報の読み出し動作）の高速性を十分に確保することができる。
また、酸化物半導体以外の材料を用いたトランジスタにより、高速動作が要求される各種
回路（論理回路、駆動回路など）を好適に実現することが可能である。
このように、酸化物半導体以外の材料を用いたトランジスタと、酸化物半導体を用いたト
ランジスタとを一体に備えることで、これまでにない特徴を有する半導体装置を実現する
ことができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、先の実施の形態において説明した半導体装置をマトリクス状に配列し
た半導体装置の別の一例について説明する。以下、先の実施の形態とは異なる部分につい
て説明し、先の実施の形態と同様の部分については詳細な説明を省略する。
図５にｍ×ｎビットの記憶容量を有する半導体装置の回路図の一例を示す。本実施の形態
においては、実施の形態２とは異なり、第２の信号線Ｓ２を列方向に伸長するように設け
、第１の信号線Ｓ１を行方向に伸長するように設ける例について説明する。
本発明の一態様に係る半導体装置は、ｍ本のワード線ＷＬ、及びｍ本の第１の信号線Ｓ１
と、（ｎ＋１）本のソース−ビット線ＳＬ−ＢＬ、ｎ本の第２の信号線Ｓ２と、複数のメ
モリセル１２００が縦ｍ個（行）×横ｎ個（列）（ｍ、ｎは自然数）のマトリクス状に配
置されたメモリセルアレイと、第１の駆動回路１２１１、第２の駆動回路１２１２、第３
の駆動回路１２１３、第４の駆動回路１２１４といった周辺回路によって構成されている
。ここで、メモリセル１２００としては、先の実施の形態において説明した構成（図１（
Ａ）に示される構成）が適用される。本実施の形態においては、実施の形態２とは異なり
、ソース−ビット線ＳＬ−ＢＬ及び第２の信号線Ｓ２を列方向に伸長するように設け、ワ
ード線ＷＬ、及び第１の信号線Ｓ１を行方向に伸長するように設ける。
各メモリセル１２００は、第１のトランジスタ、第２のトランジスタ、容量素子をそれぞ
れ有している。第１のトランジスタのゲート電極と、第２のトランジスタのソース電極ま
たはドレイン電極の一方と、容量素子の電極の一方とは、接続され、ソース−ビット線Ｓ
Ｌ−ＢＬと、第１のトランジスタのソース電極とは、接続され、該ソース−ビット線ＳＬ
−ＢＬと隣り合うソース線−ビット線と、第１のトランジスタのドレイン電極とは、接続
され、第１の信号線Ｓ１と、第２のトランジスタのソース電極またはドレイン電極の他方
とは、接続され、第２の信号線Ｓ２と、第２のトランジスタのゲート電極とは、接続され
、ワード線と、容量素子の電極の他方とは、接続されている。
つまり、メモリセル１２００は、隣り合うソース−ビット線ＳＬ−ＢＬ間に、並列に接続
されている。例えば、ｉ行ｊ列のメモリセル１２００（ｉ，ｊ）（ｉは１以上ｍ以下の整
数、ｊは１以上ｎ以下の整数）は、ソース−ビット線ＳＬ−ＢＬ（ｊ）、ソース−ビット
線ＳＬ−ＢＬ（ｊ＋１）、第２の信号線Ｓ２（ｊ）ワード線ＷＬ（ｉ）、第１の信号線Ｓ
１（ｉ）、にそれぞれ接続されている。
ここで、ソース−ビット線ＳＬ−ＢＬ（ｊ）は、メモリセル１２００（ｉ，ｊ）とメモリ
セル１２００（ｉ，ｊ−１）とで共有され、ソース−ビット線ＳＬ−ＢＬ（ｊ＋１）は、
メモリセル１２００（ｉ，ｊ＋１）とメモリセル１２００（ｉ，ｊ）とで共有される。つ
まり、ソース−ビット線ＳＬ−ＢＬは、同じ行で隣り合うメモリセル１２００の一方にお
いてはソース線として機能し、他方においてはビット線として機能する。なお、これらの
機能は、各ソース−ビット線ＳＬ−ＢＬに固定されるものではなく、互いにこれらの機能
を入れ替えてもよい。また、端に位置するソース−ビット線ＳＬ−ＢＬ（１）、ＳＬ−Ｂ
Ｌ（ｎ＋１）は、それぞれ、メモリセル１２００（ｉ，１）及びメモリセル１２００（ｉ
，ｎ）だけに接続される。
ソース−ビット線ＳＬ−ＢＬは第１の駆動回路１２１１と接続されており、第１の信号線
Ｓ１は第２の駆動回路１２１２と接続されており、第２の信号線Ｓ２は第３の駆動回路１
２１３と接続されており、ワード線ＷＬは、第４の駆動回路１２１４と接続されている。
なお、ここでは、第１の駆動回路１２１１、第２の駆動回路１２１２、第３の駆動回路１
２１３、第４の駆動回路１２１４は、それぞれ独立に設けているが、開示する発明はこれ
に限定されない。いずれか一、または複数の機能を有する駆動回路を用いても良い。
本実施の形態に示す半導体装置の書き込み動作及び読み出し動作は、実施の形態２に示す
半導体装置と同様なので、そちらを参照されたい。
ただし、本実施の形態に示す半導体装置は、第２の信号線Ｓ２が列方向に設けられている
ので、書き込み動作がメモリセルアレイの列ごとに行われる。このとき、第１の信号線Ｓ
１とワード線ＷＬに電位を与え、メモリセルの第２のトランジスタのゲート電極−ソース
電極間の電圧と、ゲート電極−ドレイン電極間の電圧を同程度にすることにより、書き込
みを行う列のメモリセルに選択的にデータを書き込むことができる。よって、本実施の形
態に示す半導体装置は、１ビット単位でデータを書き込むことが可能である。
このような構造の半導体装置を作製することにより、ソース線ＳＬとビット線ＢＬを一本
のソース−ビット線ＳＬ−ＢＬで兼ねることができるので、メモリセル一個あたりの配線
数を削減することができる。これにより、メモリセルの占有面積を低減し、半導体装置の
単位面積あたりの記憶容量を増大することができる。
実施の形態２と同様に、図５に示す半導体装置に、オフ電流が極めて小さい酸化物半導体
装置を用いることにより、極めて長期にわたり記憶内容を保持することが可能である。つ
まり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低く
することが可能となるため、消費電力を十分に低減することができる。また、電力の供給
がない場合であっても、長期にわたって記憶内容を保持することが可能である。
また、実施の形態２と同様に、図２に示す半導体装置では、情報の書き込みに高い電圧を
必要とせず、素子の劣化の問題もない。そのため、図２に示す半導体装置では、従来の不
揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上
する。さらに、トランジスタのオン状態、オフ状態の切り替えによって、情報の書き込み
が行われるため、高速な動作も容易に実現しうる。また、情報を消去するための動作が不
要であるというメリットもある。
また、酸化物半導体以外の材料を用いたトランジスタは、十分な高速動作が可能であるた
め、これを、酸化物半導体を用いたトランジスタと組み合わせて用いることにより、半導
体装置の動作（例えば、情報の読み出し動作）の高速性を十分に確保することができる。
また、酸化物半導体以外の材料を用いたトランジスタにより、高速動作が要求される各種
回路（論理回路、駆動回路など）を好適に実現することが可能である。
このように、酸化物半導体以外の材料を用いたトランジスタと、酸化物半導体を用いたト
ランジスタとを一体に備えることで、これまでにない特徴を有する半導体装置を実現する
ことができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、開示する発明の一態様に係る半導体装置の構成およびその作製方法に
ついて、図６乃至図８を参照して説明する。
〈半導体装置の断面構成および平面構成〉
図６は、半導体装置の構成の一例である。図６（Ａ）には、半導体装置の断面を、図６（
Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図６（Ａ）は、図６（Ｂ）のＡ
１−Ａ２およびＢ１−Ｂ２における断面に相当する。図６（Ａ）および図６（Ｂ）に示さ
れる半導体装置は、下部に酸化物半導体以外の材料を用いたトランジスタ１６０を有し、
上部に酸化物半導体を用いたトランジスタ１６２を有するものである。酸化物半導体以外
の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いた
トランジスタは、その特性により長時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明す
るが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、開示
する発明の技術的な本質は、情報を保持するために酸化物半導体をトランジスタ１６２に
用いる点にあるから、半導体装置の具体的な構成をここで示すものに限定する必要はない
。
図６（Ａ）、図６（Ｂ）におけるトランジスタ１６０は、半導体材料（例えば、シリコン
など）を含む基板１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１
６を挟むように設けられた不純物領域１１４および高濃度不純物領域１２０（これらをあ
わせて単に不純物領域とも呼ぶ）と、チャネル形成領域１１６上に設けられたゲート絶縁
層１０８と、ゲート絶縁層１０８上に設けられたゲート電極１１０と、不純物領域と電気
的に接続するソース電極またはドレイン電極１３０ａ、およびソース電極またはドレイン
電極１３０ｂを有する。
ここで、ゲート電極１１０の側面にはサイドウォール絶縁層１１８が設けられている。ま
た、基板１００の、表面に垂直な方向から見てサイドウォール絶縁層１１８と重ならない
領域には、高濃度不純物領域１２０を有し、高濃度不純物領域１２０に接する金属化合物
領域１２４が存在する。また、基板１００上にはトランジスタ１６０を囲むように素子分
離絶縁層１０６が設けられており、トランジスタ１６０を覆うように、層間絶縁層１２６
および層間絶縁層１２８が設けられている。ソース電極またはドレイン電極１３０ａ、お
よびソース電極またはドレイン電極１３０ｂは、層間絶縁層１２６および層間絶縁層１２
８に形成された開口を通じて、金属化合物領域１２４と電気的に接続されている。つまり
、ソース電極またはドレイン電極１３０ａ、およびソース電極またはドレイン電極１３０
ｂは、金属化合物領域１２４を介して高濃度不純物領域１２０および不純物領域１１４と
電気的に接続されている。また、電極１３０ｃは、層間絶縁層１２６および層間絶縁層１
２８に形成された開口を通じて、ゲート電極１１０と電気的に接続されている。なお、ト
ランジスタ１６０の集積化などのため、サイドウォール絶縁層１１８が形成されない場合
もある。
図６（Ａ）、図６（Ｂ）におけるトランジスタ１６２は、層間絶縁層１２８上に設けられ
たソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２
ｂと、ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１
４２ｂと電気的に接続されている酸化物半導体層１４４と、ソース電極またはドレイン電
極１４２ａ、ソース電極またはドレイン電極１４２ｂ、酸化物半導体層１４４を覆うゲー
ト絶縁層１４６と、ゲート絶縁層１４６上に酸化物半導体層１４４と重畳するように設け
られたゲート電極１４８ａと、を有する。
ここで、酸化物半導体層１４４は水素などの不純物が十分に除去されることにより、また
は、十分な酸素が供給されることにより、高純度化されているものであることが望ましい
。具体的には、例えば、酸化物半導体層１４４の水素濃度は５×１０１９ａｔｏｍｓ／ｃ
ｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１
７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層１４４中の水素濃度は、
二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔ
ｒｏｓｃｏｐｙ）で測定したものである。このように、水素濃度が十分に低減されて高純
度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位
が低減された酸化物半導体層１４４では、キャリア濃度が１×１０１２／ｃｍ３未満、望
ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満
となる。例えば、室温でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）
は１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは
１０ｚＡ／μｍ以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された
酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ１６２を得るこ
とができる。
なお、図６のトランジスタ１６２では、酸化物半導体層１４４が島状に加工されないため
、加工の際のエッチングによる酸化物半導体層１４４の汚染を防止できる。
容量素子１６４は、ソース電極またはドレイン電極１４２ａ、酸化物半導体層１４４、ゲ
ート絶縁層１４６、および電極１４８ｂ、で構成される。すなわち、ソース電極またはド
レイン電極１４２ａは、容量素子１６４の一方の電極として機能し、電極１４８ｂは、容
量素子１６４の他方の電極として機能することになる。
なお、図６（Ａ）の容量素子１６４では、酸化物半導体層１４４とゲート絶縁層１４６を
積層させることにより、ソース電極またはドレイン電極１４２ａと、電極１４８ｂとの間
の絶縁性を十分に確保することができる。
なお、トランジスタ１６２および容量素子１６４において、ソース電極またはドレイン電
極１４２ａ、およびソース電極またはドレイン電極１４２ｂの端部は、テーパー形状であ
ることが好ましい。ここで、テーパー角は、例えば、３０°以上６０°以下とする。なお
、テーパー角とは、テーパー形状を有する層（例えば、ソース電極またはドレイン電極１
４２ａ）を、その断面（基板の表面と直交する面）に垂直な方向から観察した際に、当該
層の側面と底面がなす傾斜角を示す。ソース電極またはドレイン電極１４２ａ、ソース電
極またはドレイン電極１４２ｂの端部をテーパー形状とすることにより、酸化物半導体層
１４４の被覆性を向上し、段切れを防止することができるためである。
また、トランジスタ１６２および容量素子１６４の上には、層間絶縁層１５０が設けられ
ており、層間絶縁層１５０上には層間絶縁層１５２が設けられている。
〈半導体装置の作製方法〉
次に、上記半導体装置の作製方法の一例について説明する。以下では、はじめに下部のト
ランジスタ１６０の作製方法について図７を参照して説明し、その後、上部のトランジス
タ１６２の作製方法について図８を参照して説明する。
〈下部のトランジスタの作製方法〉
まず、半導体材料を含む基板１００を用意する（図７（Ａ）参照）。半導体材料を含む基
板１００としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板
、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができ
る。ここでは、半導体材料を含む基板１００として、単結晶シリコン基板を用いる場合の
一例について示すものとする。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン層
が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の
材料からなる半導体層が設けられた構成の基板も含む概念として用いる。つまり、「ＳＯ
Ｉ基板」が有する半導体層は、シリコン層に限定されない。また、ＳＯＩ基板には、ガラ
ス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるも
のとする。
特に、半導体材料を含む基板１００として、シリコンなどの単結晶半導体基板を用いるこ
とにより、実施の形態２又は実施の形態３に示す半導体装置の読み出し動作を高速化する
ことができる。
基板１００上には、素子分離絶縁層を形成するためのマスクとなる保護層１０２を形成す
る（図７（Ａ）参照）。保護層１０２としては、例えば、酸化シリコンや窒化シリコン、
酸窒化シリコンなどを材料とする絶縁層を用いることができる。なお、この工程の前後に
おいて、トランジスタのしきい値電圧を制御するために、ｎ型の導電性を付与する不純物
元素やｐ型の導電性を付与する不純物元素を基板１００に添加してもよい。半導体がシリ
コンの場合、ｎ型の導電性を付与する不純物としては、例えば、リンや砒素などを用いる
ことができる。また、ｐ型の導電性を付与する不純物としては、例えば、硼素、アルミニ
ウム、ガリウムなどを用いることができる。
次に、上記の保護層１０２をマスクとしてエッチングを行い、保護層１０２に覆われてい
ない領域（露出している領域）の、基板１００の一部を除去する。これにより他の半導体
領域と分離された半導体領域１０４が形成される（図７（Ｂ）参照）。当該エッチングに
は、ドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い。
エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することが
できる。
次に、半導体領域１０４を覆うように絶縁層を形成し、半導体領域１０４に重畳する領域
の絶縁層を選択的に除去することで、素子分離絶縁層１０６を形成する（図７（Ｂ）参照
）。当該絶縁層は、酸化シリコンや窒化シリコン、酸窒化シリコンなどを用いて形成され
る。絶縁層の除去方法としては、ＣＭＰなどの研磨処理やエッチング処理などがあるが、
そのいずれを用いても良い。なお、半導体領域１０４の形成後、または、素子分離絶縁層
１０６の形成後には、上記保護層１０２を除去する。
次に、半導体領域１０４上に絶縁層を形成し、当該絶縁層上に導電材料を含む層を形成す
る。
絶縁層は後のゲート絶縁層となるものであり、ＣＶＤ法やスパッタリング法等を用いて得
られる酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウ
ム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０
、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞
０）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０）等
を含む膜の単層構造または積層構造とすると良い。他に、高密度プラズマ処理や熱酸化処
理によって、半導体領域１０４の表面を酸化、窒化することにより、上記絶縁層を形成し
てもよい。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガス、酸素
、酸化窒素、アンモニア、窒素、水素などの混合ガスを用いて行うことができる。また、
絶縁層の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ
以下とすることができる。
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料
を用いて形成することができる。また、多結晶シリコンなどの半導体材料を用いて、導電
材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッ
タリング法、スピンコート法などの各種成膜方法を用いることができる。なお、本実施の
形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例について示すもの
とする。
その後、絶縁層および導電材料を含む層を選択的にエッチングして、ゲート絶縁層１０８
、ゲート電極１１０を形成する（図７（Ｃ）参照）。
次に、ゲート電極１１０を覆う絶縁層１１２を形成する（図７（Ｃ）参照）。そして、半
導体領域１０４にリン（Ｐ）やヒ素（Ａｓ）などを添加して、浅い接合深さの不純物領域
１１４を形成する（図７（Ｃ）参照）。なお、ここではｎ型トランジスタを形成するため
にリンやヒ素を添加しているが、ｐ型トランジスタを形成する場合には、硼素（Ｂ）やア
ルミニウム（Ａｌ）などの不純物元素を添加すればよい。上記不純物領域１１４の形成に
より、半導体領域１０４のゲート絶縁層１０８下部には、チャネル形成領域１１６が形成
される（図７（Ｃ）参照）。ここで、添加する不純物の濃度は適宜設定することができる
が、半導体素子が高度に微細化される場合には、その濃度を高くすることが望ましい。ま
た、ここでは、絶縁層１１２を形成した後に不純物領域１１４を形成する工程を採用して
いるが、不純物領域１１４を形成した後に絶縁層１１２を形成する工程としても良い。
次に、サイドウォール絶縁層１１８を形成する（図７（Ｄ）参照）。サイドウォール絶縁
層１１８は、絶縁層１１２を覆うように絶縁層を形成した後に、当該絶縁層に異方性の高
いエッチング処理を行うことで、自己整合的に形成することができる。また、この際に、
絶縁層１１２を部分的にエッチングして、ゲート電極１１０の上面と、不純物領域１１４
の上面を露出させると良い。なお、サイドウォール絶縁層１１８は、高集積化などの目的
のために形成されない場合もある。
次に、ゲート電極１１０、不純物領域１１４、サイドウォール絶縁層１１８等を覆うよう
に、絶縁層を形成する。そして、不純物領域１１４と接する領域に、リン（Ｐ）やヒ素（
Ａｓ）などを添加して、高濃度不純物領域１２０を形成する（図７（Ｅ）参照）。その後
、上記絶縁層を除去し、ゲート電極１１０、サイドウォール絶縁層１１８、高濃度不純物
領域１２０等を覆うように金属層１２２を形成する（図７（Ｅ）参照）。当該金属層１２
２は、真空蒸着法やスパッタリング法、スピンコート法などの各種成膜方法を用いて形成
することができる。金属層１２２は、半導体領域１０４を構成する半導体材料と反応する
ことによって低抵抗な金属化合物となる金属材料を用いて形成することが望ましい。この
ような金属材料としては、例えば、チタン、タンタル、タングステン、ニッケル、コバル
ト、白金等がある。
次に、熱処理を施して、上記金属層１２２と半導体材料とを反応させる。これにより、高
濃度不純物領域１２０に接する金属化合物領域１２４が形成される（図７（Ｆ）参照）。
なお、ゲート電極１１０として多結晶シリコンなどを用いる場合には、ゲート電極１１０
の金属層１２２と接触する部分にも、金属化合物領域が形成されることになる。
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることができ
る。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応
の制御性を向上させるためには、ごく短時間の熱処理を実現できる方法を用いることが望
ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成され
るものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成するこ
とで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合物
領域１２４を形成した後には、金属層１２２は除去する。
次に、上述の工程により形成された各構成を覆うように、層間絶縁層１２６、層間絶縁層
１２８を形成する（図７（Ｇ）参照）。層間絶縁層１２６や層間絶縁層１２８は、酸化シ
リコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タン
タル等の無機絶縁材料を含む材料を用いて形成することができる。また、ポリイミド、ア
クリル樹脂等の有機絶縁材料を用いて形成することも可能である。なお、ここでは、層間
絶縁層１２６と層間絶縁層１２８の積層構造としているが、開示する発明の一態様はこれ
に限定されない。１層としても良いし、２層以上の積層構造としても良い。層間絶縁層１
２８の形成後には、その表面を、ＣＭＰやエッチング処理などによって平坦化しておくこ
とが望ましい。
その後、上記層間絶縁層に、金属化合物領域１２４にまで達する開口を形成し、当該開口
に、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂを
形成する（図７（Ｈ）参照）。ソース電極またはドレイン電極１３０ａやソース電極また
はドレイン電極１３０ｂは、例えば、開口を含む領域にＰＶＤ法やＣＶＤ法などを用いて
導電層を形成した後、エッチング処理やＣＭＰといった方法を用いて、上記導電層の一部
を除去することにより形成することができる。
より具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＣＶ
Ｄ法により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形
成する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、被
形成面の酸化膜（自然酸化膜など）を還元し、下部電極など（ここでは金属化合物領域１
２４）との接触抵抗を低減させる機能を有する。また、その後に形成される窒化チタン膜
は、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどに
よるバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。
なお、上記導電層の一部を除去してソース電極またはドレイン電極１３０ａやソース電極
またはドレイン電極１３０ｂを形成する際には、その表面が平坦になるように加工するこ
とが望ましい。例えば、開口を含む領域にチタン膜や窒化チタン膜を薄く形成した後に、
開口に埋め込むようにタングステン膜を形成する場合には、その後のＣＭＰによって、不
要なタングステン膜、チタン膜、窒化チタン膜などを除去すると共に、その表面の平坦性
を向上させることができる。このように、ソース電極またはドレイン電極１３０ａ、ソー
ス電極またはドレイン電極１３０ｂを含む表面を平坦化することにより、後の工程におい
て、良好な電極、配線、絶縁層、半導体層などを形成することが可能となる。
なお、ここでは、金属化合物領域１２４と接触するソース電極またはドレイン電極１３０
ａやソース電極またはドレイン電極１３０ｂのみを示しているが、この工程において、ゲ
ート電極１１０と接触する電極などをあわせて形成することができる。ソース電極または
ドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂとして用いることができ
る材料について特に限定はなく、各種導電材料を用いることができる。例えば、モリブデ
ン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジ
ウムなどの導電性材料を用いることができる。また、後に行われる熱処理を考慮して、ソ
ース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂは、熱処
理に耐えうる程度の耐熱性を有する材料を用いて形成することが望ましい。
以上により、半導体材料を含む基板１００を用いたトランジスタ１６０が形成される（図
７（Ｈ）参照）。酸化物半導体以外の材料を用いたトランジスタ１６０は、高速動作が可
能である。
なお、上記工程の後には、さらに電極や配線、絶縁層などを形成しても良い。配線の構造
として、層間絶縁層および導電層の積層構造でなる多層配線構造を採用することにより、
高度に集積化した半導体装置を提供することができる。
〈上部のトランジスタの作製方法〉
次に、図８を用いて、層間絶縁層１２８上にトランジスタ１６２を作製する工程について
説明する。なお、図８は、層間絶縁層１２８上の各種電極や、トランジスタ１６２などの
作製工程を示すものであるから、トランジスタ１６２の下部に存在するトランジスタ１６
０等については省略している。
まず、層間絶縁層１２８上に導電層を形成し、該導電層を選択的にエッチングして、ソー
ス電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂを形成する
（図８（Ａ）参照）。
導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用
いて形成することができる。また、導電層の材料としては、アルミニウム、クロム、銅、
タンタル、チタン、モリブデン、タングステンからから選ばれた元素や、上述した元素を
成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリ
リウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。また、アルミ
ニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジ
ウムから選ばれた元素、またはこれらを複数組み合わせた材料を用いてもよい。
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタ
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。な
お、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２
ｂへの加工が容易であるというメリットがある。
また、導電層は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物とし
ては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化
インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化
インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、または、これらの金属酸化物材料にシ
リコン若しくは酸化シリコンを含有させたものを用いることができる。
導電層のエッチングは、形成されるソース電極またはドレイン電極１４２ａ、およびソー
ス電極またはドレイン電極１４２ｂの端部が、テーパー形状となるように行うことが好ま
しい。ここで、テーパー角は、例えば、３０°以上６０°以下であることが好ましい。ソ
ース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂの端部を
テーパー形状となるようにエッチングすることにより、後に形成されるゲート絶縁層１４
６の被覆性を向上し、段切れを防止することができる。
トランジスタのチャネル長（Ｌ）は、ソース電極またはドレイン電極１４２ａ、およびソ
ース電極またはドレイン電極１４２ｂの下端部との間隔によって決定される。なお、チャ
ネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用いるマスク形成の露光を
行う際には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖ
ｉｏｌｅｔ）を用いるのが望ましい。超紫外線による露光は、解像度が高く焦点深度も大
きい。従って、後に形成されるトランジスタのチャネル長（Ｌ）を、１０ｎｍ以上１００
０ｎｍ（１μｍ）以下とすることも可能であり、回路の動作速度を高めることが可能であ
る。また、微細化によって、半導体装置の消費電力を低減することも可能である。
なお、層間絶縁層１２８上には、下地として機能する絶縁層を設けても良い。当該絶縁層
は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。
また、ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１
４２ｂの上には、絶縁層を形成しても良い。当該絶縁層を設けることにより、後に形成さ
れるゲート電極と、ソース電極またはドレイン電極１４２ａ、およびソース電極またはド
レイン電極１４２ｂとの間の寄生容量を低減することが可能である。
次に、ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１
４２ｂを覆うように、酸化物半導体層１４４を形成する（図８（Ｂ）参照）。
酸化物半導体層１４４は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系や、三
元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−
Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ
系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系
、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系や、単元系金属酸化物である
Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などの酸化物半導体を用いて形成することができる
。
中でも、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料は、無電界時の抵抗が十分に高くオ
フ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体
装置に用いる半導体材料としては好適である。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料の代表例としては、ＩｎＧａＯ３（ＺｎＯ）
ｍ（ｍ＞０、ｍは非自然数）で表記されるものがあり、ｍが非自然数であることは、ＩＣ
Ｐ−ＭＳ分析や、ＲＢＳ分析を用いて確認することができる。また、Ｇａに代えてＭを用
い、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、ｍは非自然数）のように表記される酸化物半導体
材料がある。ここで、Ｍは、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、ニ
ッケル（Ｎｉ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）などから選ばれた一の金属元素ま
たは複数の金属元素を示す。例えば、Ｍとしては、Ｇａ、ＧａおよびＡｌ、ＧａおよびＦ
ｅ、ＧａおよびＮｉ、ＧａおよびＭｎ、ＧａおよびＣｏなどを適用することができる。な
お、上述の組成は結晶構造から導き出されるものであり、あくまでも一例に過ぎないこと
を付記する。
酸化物半導体層１４４をスパッタ法で作製するためのターゲットとしては、Ｉｎ：Ｇａ：
Ｚｎ＝１：ｘ：ｙ（ｘは０以上、ｙは０．５以上５以下）の組成式で表されるものを用い
るのが好適である。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］
（ｘ＝１、ｙ＝１）、の組成比を有するターゲットなどを用いることができる。また、Ｉ
ｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］（ｘ＝１、ｙ＝０．５）の組成
比を有するターゲットや、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ比］（
ｘ＝１、ｙ＝２）の組成比を有するターゲットや、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１
：０：２［ｍｏｌ比］（ｘ＝０、ｙ＝１）の組成比を有するターゲットを用いることもで
きる。
本実施の形態では、非晶質構造の酸化物半導体層１４４を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸
化物半導体成膜用ターゲットを用いるスパッタ法により形成することとする。
酸化物半導体成膜用ターゲット中の金属酸化物の相対密度は８０％以上、好ましくは９５
％以上、さらに好ましくは９９．９％以上である。相対密度の高い酸化物半導体成膜用タ
ーゲットを用いることにより、緻密な構造の酸化物半導体層１４４を形成することが可能
である。
酸化物半導体層１４４の形成雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲
気、または、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好適である
。具体的には、例えば、水素、水、水酸基、水素化物などの不純物が、濃度１ｐｐｍ以下
（望ましくは濃度１０ｐｐｂ以下）にまで除去された高純度ガス雰囲気を用いるのが好適
である。
酸化物半導体層１４４の形成の際には、例えば、減圧状態に保持された処理室内に被処理
物を保持し、被処理物の温度が１００℃以上５５０℃未満、好ましくは２００℃以上４０
０℃以下となるように被処理物を熱する。または、酸化物半導体層１４４の形成の際の被
処理物の温度は、室温としてもよい。そして、処理室内の水分を除去しつつ、水素や水な
どが除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体層１４４を
形成する。被処理物を熱しながら酸化物半導体層１４４を形成することにより、酸化物半
導体層１４４に含まれる不純物を低減することができる。また、スパッタによる損傷を軽
減することができる。処理室内の水分を除去するためには、吸着型の真空ポンプを用いる
ことが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポン
プなどを用いることができる。また、ターボポンプにコールドトラップを加えたものを用
いてもよい。クライオポンプなどを用いて排気することで、処理室から水素や水などを除
去することができるため、酸化物半導体層１４４中の不純物濃度を低減できる。
酸化物半導体層１４４の形成条件としては、例えば、被処理物とターゲットの間との距離
が１７０ｍｍ、圧力が０．４Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素
の流量比率が１００％）雰囲気、またはアルゴン（アルゴン流量比率が１００％）雰囲気
、または酸素とアルゴンの混合雰囲気、といった条件を適用することができる。なお、パ
ルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミとも
いう）が軽減でき、膜厚分布も均一となるため好ましい。酸化物半導体層１４４の厚さは
、１ｎｍ以上５０ｎｍ以下、好ましくは１ｎｍ以上３０ｎｍ以下、より好ましくは１ｎｍ
以上１０ｎｍ以下とする。このような厚さの酸化物半導体層１４４を用いることで、微細
化に伴う短チャネル効果を抑制することが可能である。ただし、適用する酸化物半導体材
料や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や
用途などに応じて選択することもできる。
なお、酸化物半導体層１４４をスパッタ法により形成する前には、アルゴンガスを導入し
てプラズマを発生させる逆スパッタを行い、形成表面（例えば層間絶縁層１２８の表面）
の付着物を除去するのが好適である。ここで、逆スパッタとは、通常のスパッタにおいて
は、スパッタターゲットにイオンを衝突させるところを、逆に、処理表面にイオンを衝突
させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させ
る方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、被処理物付近
にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素雰囲気、ヘリ
ウム雰囲気、酸素雰囲気などによる雰囲気を適用してもよい。
その後、酸化物半導体層１４４に対して、熱処理（第１の熱処理）を行うことが望ましい
。この第１の熱処理によって酸化物半導体層１４４中の、過剰な水素（水や水酸基を含む
）を除去し、酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減する
ことができる。第１の熱処理の温度は、例えば、３００℃以上５５０℃未満、または４０
０℃以上５００℃以下とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、
４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層１４４は大気に触
れないようにし、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いても良い。例えば、ＬＲＴＡ（Ｌａｍｐ Ｒａ
ｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴン
などの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が
用いられる。
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい
。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温
度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素
を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、
酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである
。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等
）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（
すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
いずれにしても、第１の熱処理によって不純物を低減し、ｉ型（真性半導体）またはｉ型
に限りなく近い酸化物半導体層１４４を形成することで、極めて優れた特性のトランジス
タを実現することができる。
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから、
当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や
、脱水素化処理は、酸化物半導体層の形成後やゲート絶縁層の形成後、ゲート電極の形成
後、などのタイミングにおいて行うことも可能である。また、このような脱水化処理、脱
水素化処理は、一回に限らず複数回行っても良い。
次に、酸化物半導体層１４４に接するゲート絶縁層１４６を形成する（図８（Ｃ）参照）
。ゲート絶縁層１４６は、ＣＶＤ法やスパッタ法等を用いて形成することができる。また
、ゲート絶縁層１４６は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニ
ウム、酸化タンタル、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（Ｈｆ
ＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘ
Ｏｙ（ｘ＞０、ｙ＞０）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（
ｘ＞０、ｙ＞０）、などを含むように形成するのが好適である。ゲート絶縁層１４６は、
単層構造としても良いし、積層構造としても良い。また、その厚さは特に限定されないが
、半導体装置を微細化する場合には、トランジスタの動作を確保するために薄くするのが
望ましい。例えば、酸化シリコンを用いる場合には、１ｎｍ以上１００ｎｍ以下、好まし
くは１０ｎｍ以上５０ｎｍ以下とすることができる。
上述のように、ゲート絶縁層を薄くすると、トンネル効果などに起因するゲートリークが
問題となる。ゲートリークの問題を解消するには、ゲート絶縁層１４６に、酸化ハフニウ
ム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０
、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞
０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０）
）、などの高誘電率（ｈｉｇｈ−ｋ）材料を用いると良い。ｈｉｇｈ−ｋ材料をゲート絶
縁層１４６に用いることで、電気的特性を確保しつつ、ゲートリークを抑制するために膜
厚を大きくすることが可能になる。なお、ｈｉｇｈ−ｋ材料を含む膜と、酸化シリコン、
窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどのいずれか
を含む膜との積層構造としてもよい。
ゲート絶縁層１４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱
処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５
０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行え
ばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減
することができる。また、ゲート絶縁層１４６が酸素を含む場合、酸化物半導体層１４４
に酸素を供給し、該酸化物半導体層１４４の酸素欠損を補填して、ｉ型（真性半導体）ま
たはｉ型に限りなく近い酸化物半導体層を形成することもできる。
なお、本実施の形態では、ゲート絶縁層１４６の形成後に第２の熱処理を行っているが、
第２の熱処理のタイミングはこれに特に限定されない。例えば、ゲート電極の形成後に第
２の熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良いし
、第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の熱処理を兼
ねさせても良い。
次に、ゲート絶縁層１４６上において酸化物半導体層１４４と重畳する領域にゲート電極
１４８ａを形成し、ソース電極またはドレイン電極１４２ａと重畳する領域に電極１４８
ｂを形成する（図８（Ｄ）参照）。ゲート電極１４８ａおよび電極１４８ｂは、ゲート絶
縁層１４６上に導電層を形成した後に、当該導電層を選択的にエッチングすることによっ
て形成することができる。ゲート電極１４８ａおよび電極１４８ｂとなる導電層は、スパ
ッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成するこ
とができる。詳細は、ソース電極またはドレイン電極１４２ａなどの場合と同様であり、
これらの記載を参酌できる。
次に、ゲート絶縁層１４６、ゲート電極１４８ａ、および電極１４８ｂ上に、層間絶縁層
１５０および層間絶縁層１５２を形成する（図８（Ｅ）参照）。層間絶縁層１５０および
層間絶縁層１５２は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸
化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化
タンタル等の無機絶縁材料を含む材料を用いて形成することができる。なお、本実施の形
態では、層間絶縁層１５０と層間絶縁層１５２の積層構造としているが、開示する発明の
一態様はこれに限定されない。１層としても良いし、２層以上の積層構造としても良い。
また、層間絶縁層を設けない構成とすることも可能である。
なお、上記層間絶縁層１５２は、その表面が平坦になるように形成することが望ましい。
表面が平坦になるように層間絶縁層１５２を形成することで、半導体装置を微細化した場
合などにおいても、層間絶縁層１５２上に、電極や配線などを好適に形成することができ
るためである。なお、層間絶縁層１５２の平坦化は、ＣＭＰ（化学的機械的研磨）などの
方法を用いて行うことができる。
以上により、高純度化された酸化物半導体層１４４を用いたトランジスタ１６２が完成す
る（図８（Ｅ）参照）。また、容量素子１６４が完成する。
図８（Ｅ）に示すトランジスタ１６２は、酸化物半導体層１４４と、酸化物半導体層１４
４と電気的に接続するソース電極またはドレイン電極１４２ａ、ソース電極またはドレイ
ン電極１４２ｂと、酸化物半導体層１４４、ソース電極またはドレイン電極１４２ａ、ソ
ース電極またはドレイン電極１４２ｂを覆うゲート絶縁層１４６と、ゲート絶縁層１４６
上のゲート電極１４８ａと、を有する。また、容量素子１６４は、ソース電極またはドレ
イン電極１４２ａと、酸化物半導体層１４４と、ソース電極またはドレイン電極１４２ａ
を覆うゲート絶縁層１４６と、ゲート絶縁層１４６上の電極１４８ｂと、を有する。
本実施の形態において示すトランジスタ１６２では、酸化物半導体層１４４が高純度化さ
れているため、その水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×
１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下
である。また、酸化物半導体層１４４のキャリア密度は、一般的なシリコンウェハ（リン
やボロンなどの不純物元素が微量に添加されたシリコンウェハ）におけるキャリア密度（
１×１０１４／ｃｍ３程度）と比較して、十分に小さい値（例えば、１×１０１２／ｃｍ
３未満、より好ましくは、１．４５×１０１０／ｃｍ３未満）をとる。そして、これによ
り、オフ電流が十分に小さくなる。例えば、トランジスタ１６２の室温でのオフ電流（こ
こでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ／μｍ（１ｚＡ（ゼプトア
ンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ／μｍ以下となる。
このように高純度化され、真性化された酸化物半導体層１４４を用いることで、トランジ
スタのオフ電流を十分に低減することができる。そして、このようなトランジスタを用い
ることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、実施の形態４とは異なる、開示する発明の一態様に係る半導体装置の
構成およびその作製方法について、図９及び図１０を参照して説明する。
〈半導体装置の断面構成および平面構成〉
図９は、半導体装置の構成の一例である。図９（Ａ）には、半導体装置の断面を、図９（
Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図９（Ａ）は、図９（Ｂ）のＡ
１−Ａ２およびＢ１−Ｂ２における断面に相当する。図９（Ａ）および図９（Ｂ）に示さ
れる半導体装置は、下部に酸化物半導体以外の材料を用いたトランジスタ１６０を有し、
上部に酸化物半導体を用いたトランジスタ１６２を有するものである。酸化物半導体以外
の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いた
トランジスタは、その特性により長時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明す
るが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、開示
する発明の技術的な本質は、情報を保持するために酸化物半導体をトランジスタ１６２に
用いる点にあるから、半導体装置の具体的な構成をここで示すものに限定する必要はない
。
図９（Ａ）、図９（Ｂ）におけるトランジスタ１６０は、半導体材料（例えば、シリコン
など）を含む基板１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１
６を挟むように設けられた不純物領域１１４および高濃度不純物領域１２０（これらをあ
わせて単に不純物領域とも呼ぶ）と、チャネル形成領域１１６上に設けられたゲート絶縁
層１０８と、ゲート絶縁層１０８上に設けられたゲート電極１１０と、不純物領域と電気
的に接続するソース電極またはドレイン電極１３０ａ、およびソース電極またはドレイン
電極１３０ｂを有する。また、ソース電極またはドレイン電極１３０ａ、およびソース電
極またはドレイン電極１３０ｂ上には、配線１４２ｃ、および配線１４２ｄを有する。
ここで、ゲート電極１１０の側面にはサイドウォール絶縁層１１８が設けられている。ま
た、基板１００の、断面図に示すように、サイドウォール絶縁層１１８と重ならない領域
には、高濃度不純物領域１２０を有し、高濃度不純物領域１２０に接する金属化合物領域
１２４が存在する。また、基板１００上にはトランジスタ１６０を囲むように素子分離絶
縁層１０６が設けられている。ゲート電極１１０の上面を露出させ、且つ、トランジスタ
１６０を覆うように、層間絶縁層１２６および層間絶縁層１２８が設けられている。ソー
ス電極またはドレイン電極１３０ａ、およびソース電極またはドレイン電極１３０ｂは、
層間絶縁層１２６および層間絶縁層１２８に形成された開口を通じて、金属化合物領域１
２４と電気的に接続されている。つまり、ソース電極またはドレイン電極１３０ａ、およ
びソース電極またはドレイン電極１３０ｂは、金属化合物領域１２４を介して高濃度不純
物領域１２０および不純物領域１１４と電気的に接続されている。なお、トランジスタ１
６０の集積化などのため、サイドウォール絶縁層１１８が形成されない場合もある。
図９（Ａ）、図９（Ｂ）におけるトランジスタ１６２は、層間絶縁層１２８上に設けられ
たソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２
ｂと、ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１
４２ｂと電気的に接続されている、島状の酸化物半導体層１４４と、ソース電極またはド
レイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂ、島状の酸化物半導体層１
４４を覆うゲート絶縁層１４６と、ゲート絶縁層１４６上に島状の酸化物半導体層１４４
と重畳するように設けられたゲート電極１４８ａと、を有する。
ここで、下部のトランジスタ１６０と上部のトランジスタ１６２は、ゲート電極１１０上
にソース電極またはドレイン電極１４２ａが直接形成されることで電気的に接続されてい
る。つまり、本実施の形態に示す半導体装置は、実施の形態４で示した半導体装置におい
て、ゲート電極１１０の上面より上部を除去し、下部のトランジスタ１６０の上に、上部
トランジスタ１６２を形成した構成となっている。
なお、酸化物半導体層１４４は水素などの不純物が十分に除去されることにより、または
、十分な酸素が供給されることにより、高純度化されているものであることが望ましい。
具体的には、例えば、酸化物半導体層１４４の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ
３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７
ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層１４４中の水素濃度は、二
次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒ
ｏｓｃｏｐｙ）で測定したものである。このように、水素濃度が十分に低減されて高純度
化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が
低減された酸化物半導体層１４４では、キャリア濃度が１×１０１２／ｃｍ３未満、望ま
しくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満と
なる。例えば、室温でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は
１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１
０ｚＡ／μｍ以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された酸
化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ１６２を得ること
ができる。
容量素子１６４は、ソース電極またはドレイン電極１４２ａ、酸化物半導体層１４４、ゲ
ート絶縁層１４６、および電極１４８ｂ、で構成される。すなわち、ソース電極またはド
レイン電極１４２ａは、容量素子１６４の一方の電極として機能し、電極１４８ｂは、容
量素子１６４の他方の電極として機能することになる。
なお、図９（Ａ）の容量素子１６４では、酸化物半導体層１４４とゲート絶縁層１４６を
積層させることにより、ソース電極またはドレイン電極１４２ａと、電極１４８ｂとの間
の絶縁性を十分に確保することができる。
なお、トランジスタ１６２および容量素子１６４において、ソース電極またはドレイン電
極１４２ａ、およびソース電極またはドレイン電極１４２ｂの端部は、テーパー形状であ
ることが好ましい。ここで、テーパー角は、例えば、３０°以上６０°以下とする。なお
、テーパー角とは、テーパー形状を有する層（例えば、ソース電極またはドレイン電極１
４２ａ）を、その断面（基板の表面と直交する面）に垂直な方向から観察した際に、当該
層の側面と底面がなす傾斜角を示す。ソース電極またはドレイン電極１４２ａ、ソース電
極またはドレイン電極１４２ｂの端部をテーパー形状とすることにより、酸化物半導体層
１４４の被覆性を向上し、段切れを防止することができるためである。
また、トランジスタ１６２および容量素子１６４の上には、層間絶縁層１５０が設けられ
ており、層間絶縁層１５０上には層間絶縁層１５２が設けられている。
〈半導体装置の作製方法〉
次に、上記半導体装置の作製方法の一例について説明する。以下では、下部のトランジス
タ１６０を形成した後の工程、上部のトランジスタ１６２の作製方法について図１０を参
照して説明する。下部のトランジスタ１６０については、実施の形態４で示した方法と同
様の方法で作製することができ、実施の形態４の記載を参酌することができる。
まず、実施の形態４に示す方法で下部のトランジスタ１６０を形成した後、トランジスタ
１６０のゲート電極１１０の上面より上部を除去する（図１０（Ａ）参照）。トランジス
タ１６０の当該部分の除去は、ゲート電極１１０の上面が露出するまで、下部のトランジ
スタ１６０に研磨処理（ＣＭＰ処理）を行うことによってなされる。これにより、ゲート
電極１１０より上の、層間絶縁層１２６、層間絶縁層１２８、ソース電極またはドレイン
電極１３０ａ、ソース電極またはドレイン電極１３０ｂは除去される。このとき、層間絶
縁層１２６、層間絶縁層１２８、ソース電極またはドレイン電極１３０ａ、ソース電極ま
たはドレイン電極１３０ｂを含む表面を平坦化することにより、後の工程において、良好
な電極、配線、絶縁層、半導体層などを形成することが可能となる。また、実施の形態４
で示した電極１３０ｃは、このＣＭＰ処理で完全に除去されてしまうので形成する必要は
ない。
このように、ＣＭＰ処理を行い、ゲート電極１１０の上面を露出させることにより、ゲー
ト電極１１０とソース電極またはドレイン電極１４２ａとを直接接続することができるの
で、トランジスタ１６０とトランジスタ１６２の電気的接続を容易に取ることができる。
次に、層間絶縁層１２６、層間絶縁層１２８上に導電層を形成し、該導電層を選択的にエ
ッチングして、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極
１４２ｂ、配線１４２ｃ、配線１４２ｄを形成する（図１０（Ｂ）参照）。ここで、ソー
ス電極またはドレイン電極１４２ａはゲート電極１１０と、配線１４２ｃはソース電極ま
たはドレイン電極１３０ａと、そして、配線１４２ｄはソース電極またはドレイン電極１
３０ｂと、直接接続されるように形成する。
ここで、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２
ｂ、配線１４２ｃ、配線１４２ｄを形成する導電層は、実施の形態４で示した材料と同様
の材料を用いることができ、実施の形態４の記載を参酌することができる。また、導電層
のエッチングについても、実施の形態４で示した方法と同様にすることができ、実施の形
態４の記載を参酌することができる。
また、実施の形態４で示したように、ソース電極またはドレイン電極１４２ａ、およびソ
ース電極またはドレイン電極１４２ｂの上には、絶縁層を形成しても良い。当該絶縁層を
設けることにより、後に形成されるゲート電極と、ソース電極またはドレイン電極１４２
ａ、およびソース電極またはドレイン電極１４２ｂとの間の寄生容量を低減することが可
能である。
次に、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂ
、配線１４２ｃ及び配線１４２ｄを覆うように酸化物半導体層を成膜し、該酸化物半導体
層を選択的にエッチングして、ソース電極またはドレイン電極１４２ａ、およびソース電
極またはドレイン電極１４２ｂと接するように酸化物半導体層１４４を形成する（図１０
（Ｃ）参照）。
酸化物半導体層は、実施の形態４で示した材料と同様の材料を用い、同様の方法で成膜す
ることができる。よって、酸化物半導体層の材料と成膜方法について、実施の形態４を参
酌することができる。
このように成膜した酸化物半導体層は、マスクを用いたエッチングなどの方法によって、
島状に加工して、島状の酸化物半導体層１４４を形成する。
酸化物半導体層のエッチングには、ドライエッチング、ウェットエッチングのいずれを用
いても良い。もちろん、その両方を組み合わせて用いることもできる。酸化物半導体層を
所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスや
エッチング液、エッチング時間、温度等）は適宜設定する。
また、酸化物半導体層１４４は、実施の形態４で示したように、熱処理（第１の熱処理）
を行うことが望ましい。第１の熱処理は、実施の形態４で示した方法で行うことができ、
実施の形態４を参酌することができる。第１の熱処理によって不純物を低減し、ｉ型（真
性半導体）またはｉ型に限りなく近い酸化物半導体層１４４を形成することで、極めて優
れた特性のトランジスタを実現することができる。なお、第１の熱処理は、酸化物半導体
層のエッチング前に行ってもよいし、エッチングして酸化物半導体層を島状に加工した後
に行っても良い。
次に、酸化物半導体層１４４に接するゲート絶縁層１４６を形成する（図１０（Ｃ）参照
）。
ゲート絶縁層１４６は、実施の形態４で示した材料と同様の材料を用い、同様の方法で成
膜することができる。よって、ゲート絶縁層１４６の材料と成膜方法について、実施の形
態４を参酌することができる。
また、ゲート絶縁層１４６の形成後、実施の形態４で示したように、不活性ガス雰囲気下
、または酸素雰囲気下で第２の熱処理を行うのが望ましい。第２の熱処理は、実施の形態
４で示した方法で行うことができ、実施の形態４を参酌することができる。第２の熱処理
を行うことで、トランジスタの電気的特性のばらつきを軽減することができる。また、ゲ
ート絶縁層１４６が酸素を含む場合、酸化物半導体層１４４に酸素を供給し、該酸化物半
導体層１４４の酸素欠損を補填して、ｉ型（真性半導体）またはｉ型に限りなく近い酸化
物半導体層を形成することもできる。
なお、本実施の形態では、ゲート絶縁層１４６の形成後に第２の熱処理を行っているが、
第２の熱処理のタイミングはこれに特に限定されない。例えば、ゲート電極の形成後に第
２の熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良いし
、第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の熱処理を兼
ねさせても良い。
次に、ゲート絶縁層１４６上において酸化物半導体層１４４と重畳する領域にゲート電極
１４８ａを形成し、ソース電極またはドレイン電極１４２ａと重畳する領域に電極１４８
ｂを形成する（図１０（Ｄ）参照）。ゲート電極１４８ａおよび電極１４８ｂは、ゲート
絶縁層１４６上に導電層を形成した後に、当該導電層を選択的にエッチングすることによ
って形成することができる。ゲート電極１４８ａおよび電極１４８ｂとなる導電層は、ス
パッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成する
ことができる。詳細は、ソース電極またはドレイン電極１４２ａなどの場合と同様であり
、これらの記載を参酌できる。
次に、実施の形態４で示したように、ゲート絶縁層１４６、ゲート電極１４８ａ、および
電極１４８ｂ上に、層間絶縁層１５０および層間絶縁層１５２を形成する。層間絶縁層１
５０および層間絶縁層１５２は、実施の形態４で示した材料と同様の材料を用い、同様の
方法で成膜することができる。よって、層間絶縁層１５０および層間絶縁層１５２の材料
と成膜方法について、実施の形態４を参酌することができる。
なお、上記層間絶縁層１５２は、その表面が平坦になるように形成することが望ましい。
表面が平坦になるように層間絶縁層１５２を形成することで、半導体装置を微細化した場
合などにおいても、層間絶縁層１５２上に、電極や配線などを好適に形成することができ
るためである。なお、層間絶縁層１５２の平坦化は、ＣＭＰ（化学的機械的研磨）などの
方法を用いて行うことができる。
以上により、高純度化された酸化物半導体層１４４を用いたトランジスタ１６２が完成す
る（図１０（Ｄ）参照）。また、容量素子１６４が完成する。
図１０（Ｄ）に示すトランジスタ１６２は、酸化物半導体層１４４と、酸化物半導体層１
４４と電気的に接続するソース電極またはドレイン電極１４２ａ、ソース電極またはドレ
イン電極１４２ｂと、酸化物半導体層１４４、ソース電極またはドレイン電極１４２ａ、
ソース電極またはドレイン電極１４２ｂを覆うゲート絶縁層１４６と、ゲート絶縁層１４
６上のゲート電極１４８ａと、を有する。また、容量素子１６４は、ソース電極またはド
レイン電極１４２ａと、酸化物半導体層１４４と、ソース電極またはドレイン電極１４２
ａを覆うゲート絶縁層１４６と、ゲート絶縁層１４６上の電極１４８ｂと、を有する。
本実施の形態において示すトランジスタ１６２では、酸化物半導体層１４４が高純度化さ
れているため、その水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×
１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下
である。また、酸化物半導体層１４４のキャリア密度は、一般的なシリコンウェハ（リン
やボロンなどの不純物元素が微量に添加されたシリコンウェハ）におけるキャリア密度（
１×１０１４／ｃｍ３程度）と比較して、十分に小さい値（例えば、１×１０１２／ｃｍ
３未満、より好ましくは、１．４５×１０１０／ｃｍ３未満）をとる。そして、これによ
り、オフ電流が十分に小さくなる。例えば、トランジスタ１６２の室温でのオフ電流（こ
こでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ／μｍ（１ｚＡ（ゼプトア
ンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ／μｍ以下となる。
このように高純度化され、真性化された酸化物半導体層１４４を用いることで、トランジ
スタのオフ電流を十分に低減することができる。そして、このようなトランジスタを用い
ることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、実施の形態４、実施の形態５とは異なる、開示する発明の一態様に係
る半導体装置の構成およびその作製方法について、図１１乃至図１３を参照して説明する
。
〈半導体装置の断面構成および平面構成〉
図１１は、半導体装置の構成の一例である。図１１（Ａ）には、半導体装置の断面を、図
１１（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図１１（Ａ）は、図１１
（Ｂ）のＣ１−Ｃ２およびＤ１−Ｄ２における断面に相当する。図１１（Ａ）および図１
１（Ｂ）に示される半導体装置は、下部に酸化物半導体以外の半導体材料を用いたトラン
ジスタ１６０を有し、上部に酸化物半導体を用いたトランジスタ１６２を有するものであ
る。酸化物半導体以外の半導体材料を用いたトランジスタは、高速動作が容易である。一
方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能と
する。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明す
るが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、開示
する発明の技術的な本質は、情報を保持するために酸化物半導体をトランジスタ１６２に
用いる点にあるから、半導体装置の具体的な構成をここで示すものに限定する必要はない
。
図１１に示される半導体装置と、先の実施の形態に示される半導体装置の相違の一は、半
導体装置の平面レイアウトである。本実施の形態では、トランジスタ１６２および容量素
子１６４が、トランジスタ１６０と重畳するように設けられている。このような、平面レ
イアウトを採用することにより、高集積化が可能である。例えば、最小加工寸法をＦとし
て、メモリセルの占める面積を１５Ｆ２〜２５Ｆ２とすることが可能である。
図１１に示される半導体装置と、先の実施の形態に示される半導体装置の相違の他の一は
、トランジスタ１６０におけるサイドウォール絶縁層１１８の有無である。つまり、図１
１に示される半導体装置は、サイドウォール絶縁層を有しない。また、サイドウォール絶
縁層を形成しないことにより、不純物領域１１４が形成されていない。このように、サイ
ドウォール絶縁層を設けない場合は、サイドウォール絶縁層１１８を設ける場合と比較し
て集積化が容易である。また、サイドウォール絶縁層１１８を設ける場合と比較して、作
製工程を簡略化することが可能である。
図１１に示される半導体装置と、先の実施の形態に示される半導体装置の相違の他の一は
、トランジスタ１６０における層間絶縁層１２５の有無である。つまり、図１１に示され
る半導体装置は、層間絶縁層１２５を有する。層間絶縁層１２５として、水素を含む絶縁
層を適用することで、トランジスタ１６０に対して水素を供給しトランジスタ１６０の特
性を向上させることが可能である。このような層間絶縁層１２５としては、例えば、プラ
ズマＣＶＤ法により形成された水素を含む窒化シリコン層などがある。さらに、層間絶縁
層１２６として、水素が十分に低減された絶縁層を適用することで、トランジスタ１６２
の特性を悪化させるおそれがある水素の、トランジスタ１６２への混入を防ぐことが可能
である。このような層間絶縁層１２６としては、例えば、スパッタ法により形成された窒
化シリコン層などがある。このような構成を採用することにより、トランジスタ１６０と
トランジスタ１６２の特性を十分に高めることが可能できる。
図１１に示される半導体装置と、先の実施の形態に示される半導体装置の相違の他の一は
、トランジスタ１６２における絶縁層１４３ａおよび絶縁層１４３ｂの有無である。つま
り、図１１に示される半導体装置は、絶縁層１４３ａおよび絶縁層１４３ｂを有する。こ
のように、絶縁層１４３ａおよび絶縁層１４３ｂを設けることにより、ゲート電極１４８
ａと、ソース電極またはドレイン電極１４２ａ（または、ゲート電極１４８ａと、ソース
電極またはドレイン電極１４２ｂ）とによる、いわゆるゲート容量を低減し、トランジス
タ１６２の動作速度を向上させることができる。
なお、実施の形態５と同様、下部のトランジスタ１６０と上部のトランジスタ１６２は、
ゲート電極１１０上にソース電極またはドレイン電極１４２ａが直接形成されることで電
気的に接続されている。このような構成とすることで、電極や配線を別途設ける場合と比
較して、集積度が向上する。また、作製工程が簡略化される。
なお、本実施の形態では、上述の相違点を一体に有する構成を示しているが、当該相違点
のいずれか一のみを有する構成を採用しても良い。
〈半導体装置の作製方法〉
次に、上記半導体装置の作製方法の一例について説明する。以下では、下部のトランジス
タ１６０を形成した後の工程、上部のトランジスタ１６２の作製方法について図１２およ
び図１３を参照して説明する。下部のトランジスタ１６０については、実施の形態４で示
した方法と同様の方法で作製することができる。詳細については、実施の形態４の記載を
参酌できる。なお、本実施の形態では、トランジスタ１６０を覆うように層間絶縁層１２
５、層間絶縁層１２６、層間絶縁層１２８、の三種類の層間絶縁層が形成されるものとす
る（図７（Ｇ）参考）。また、本実施の形態では、トランジスタ１６０の作製工程におい
て、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂを
形成しないが（図７（Ｈ）参考）、ソース電極またはドレイン電極１３０ａおよびソース
電極またはドレイン電極１３０ｂが形成されていない状態であっても、便宜上、トランジ
スタ１６０と呼ぶことにする。
まず、実施の形態４に示す方法で下部のトランジスタ１６０を形成した後、トランジスタ
１６０のゲート電極１１０の上面より上部を除去する。当該除去工程には、ＣＭＰ（化学
的機械的研磨）などの研磨処理を適用すればよい。これにより、ゲート電極１１０上面よ
り上の、層間絶縁層１２５、層間絶縁層１２６、層間絶縁層１２８は除去される。なお、
研磨処理に係る表面を十分に平坦化することにより、後の工程において、良好な電極、配
線、絶縁層、半導体層などを形成することが可能となる。
次に、ゲート電極１１０、層間絶縁層１２５、層間絶縁層１２６、層間絶縁層１２８上に
導電層を形成し、該導電層を選択的にエッチングして、ソース電極またはドレイン電極１
４２ａ、ソース電極またはドレイン電極１４２ｂを形成する（図１２（Ａ）参照）。ここ
で、ソース電極またはドレイン電極１４２ａは、ゲート電極１１０と直接接続されるよう
に形成する。
ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂを形成
するための導電層は、実施の形態４で示した材料と同様の材料を用いて形成することがで
きる。また、導電層のエッチングについても、実施の形態４で示した方法と同様の方法を
用いて行うことができる。詳細については、実施の形態４の記載を参酌することができる
。
次に、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂ
を覆うように絶縁層を形成し、該絶縁層を選択的にエッチングして、ソース電極またはド
レイン電極１４２ａ上に絶縁層１４３ａを、ソース電極またはドレイン電極１４２ｂ上に
絶縁層１４３ｂを、それぞれ形成する（図１２（Ｂ）参照）。
当該絶縁層１４３ａ、絶縁層１４３ｂを設けることにより、後に形成されるゲート電極と
、ソース電極またはドレイン電極１４２ａ、および、ソース電極またはドレイン電極１４
２ｂとの間の寄生容量を低減することが可能である。
次に、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂ
を覆うように酸化物半導体層１４４を形成し、酸化物半導体層１４４上にゲート絶縁層１
４６を形成する（図１２（Ｃ）参照）。
酸化物半導体層１４４は、実施の形態４で示した材料、方法により形成することができる
。また、酸化物半導体層１４４に対しては、熱処理（第１の熱処理）を行うことが望まし
い。詳細については、実施の形態４の記載を参酌することができる。
ゲート絶縁層１４６は、実施の形態４で示した材料、方法により形成することができる。
また、ゲート絶縁層１４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で熱
処理（第２の熱処理）を行うのが望ましい。詳細については、実施の形態４の記載を参酌
することができる。
次に、ゲート絶縁層１４６上において、トランジスタ１６２のチャネル形成領域となる領
域と重畳する領域にゲート電極１４８ａを形成し、ソース電極またはドレイン電極１４２
ａと重畳する領域に電極１４８ｂを形成する（図１２（Ｄ）参照）。
ゲート電極１４８ａおよび電極１４８ｂは、ゲート絶縁層１４６上に導電層を形成した後
に、当該導電層を選択的にエッチングすることによって形成することができる。ゲート電
極１４８ａおよび電極１４８ｂとなる導電層は、スパッタ法をはじめとするＰＶＤ法や、
プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。詳細は、ソース電極ま
たはドレイン電極１４２ａなどの場合と同様であり、これらの記載を参酌できる。
次に、ゲート絶縁層１４６、ゲート電極１４８ａ、および電極１４８ｂ上に、層間絶縁層
１５０および層間絶縁層１５２を形成する（図１３（Ａ）参照）。層間絶縁層１５０およ
び層間絶縁層１５２は、実施の形態４で示した材料、方法により形成することができる。
詳細については、実施の形態４の記載を参酌することができる。
なお、上記層間絶縁層１５２は、その表面が平坦になるように形成することが望ましい。
表面が平坦になるように層間絶縁層１５２を形成することで、半導体装置を微細化した場
合などにおいても、層間絶縁層１５２上に、電極や配線などを好適に形成することができ
るためである。なお、層間絶縁層１５２の平坦化は、ＣＭＰ（化学的機械的研磨）などの
方法を用いて行うことができる。
次に、層間絶縁層１２５、層間絶縁層１２６、層間絶縁層１２８、酸化物半導体層１４４
、ゲート絶縁層１４６、層間絶縁層１５０、層間絶縁層１５２を選択的にエッチングして
、トランジスタ１６０の金属化合物領域１２４にまで達する開口を形成する（図１３（Ｂ
）参照）。エッチングとしては、ドライエッチング、ウェットエッチングのいずれを用い
ても良いが、微細化の観点からは、ドライエッチングを用いるのが望ましい。
そして、上記開口に埋め込むように、ソース電極またはドレイン電極１５４を形成し、層
間絶縁層１５２上にソース電極またはドレイン電極１５４に接する配線１５６を形成する
（図１３（Ｃ）参照）。ソース電極またはドレイン電極１５４は、例えば、開口を含む領
域にＰＶＤ法やＣＶＤ法などを用いて導電層を形成した後、エッチング処理やＣＭＰとい
った方法を用いて、上記導電層の一部を除去することにより形成することができる。
より具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＣＶ
Ｄ法により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形
成する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、被
形成面の酸化膜（自然酸化膜など）を還元し、下部電極など（ここでは金属化合物領域１
２４）との接触抵抗を低減させる機能を有する。また、その後に形成される窒化チタン膜
は、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどに
よるバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。
配線１５６は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法
を用いて導電層を形成した後、当該導電層をパターニングすることによって形成される。
また、導電層の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデ
ン、タングステンから選ばれた元素や、上述した元素を成分とする合金等を用いることが
できる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウム
のいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は、ソース電極
またはドレイン電極１４２ａなどと同様である。
以上により、トランジスタ１６０、トランジスタ１６２および容量素子１６４を有する半
導体装置が完成する。
本実施の形態で示す半導体装置は、トランジスタ１６２および容量素子１６４が、トラン
ジスタ１６０と重畳する構成を備えていること、トランジスタ１６０がサイドウォール絶
縁層を有しないこと、ゲート電極１１０上にソース電極またはドレイン電極１４２ａが直
接形成さていること、などにより高集積化が可能になっている。また、作製工程が簡略化
されている。
また、本実施の形態で示す半導体装置は、層間絶縁層１２５として、水素を含む絶縁層を
適用し、層間絶縁層１２６として、水素が十分に低減された絶縁層を適用することで、ト
ランジスタ１６０およびトランジスタ１６２の特性が高められている。また、絶縁層１４
３ａおよび絶縁層１４３ｂを有することで、いわゆるゲート容量が低減され、トランジス
タ１６２の動作速度が向上している。
本実施の形態に示す上述の特徴により、きわめて優れた特性の半導体装置を提供すること
が可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合に
ついて、図１４を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携帯
電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含
む）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テレ
ビ、またはテレビジョン受信機ともいう）などの電子機器に、上述の半導体装置を適用す
る場合について説明する。
図１４（Ａ）は、ノート型のパーソナルコンピュータであり、筐体７０１、筐体７０２、
表示部７０３、キーボード７０４などによって構成されている。筐体７０１と筐体７０２
内には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き込み
および読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減された
ノート型のパーソナルコンピュータが実現される。
図１４（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体７１１には、表示部７１３と、外
部インターフェイス７１５と、操作ボタン７１４等が設けられている。また、携帯情報端
末を操作するスタイラス７１２などを備えている。本体７１１内には、先の実施の形態に
示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、
長期間の記憶保持が可能で、且つ消費電力が十分に低減された携帯情報端末が実現される
。
図１４（Ｃ）は、電子ペーパーを実装した電子書籍７２０であり、筐体７２１と筐体７２
３の２つの筐体で構成されている。筐体７２１および筐体７２３には、それぞれ表示部７
２５および表示部７２７が設けられている。筐体７２１と筐体７２３は、軸部７３７によ
り接続されており、該軸部７３７を軸として開閉動作を行うことができる。また、筐体７
２１は、電源７３１、操作キー７３３、スピーカー７３５などを備えている。筐体７２１
、筐体７２３の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。
そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消
費電力が十分に低減された電子書籍が実現される。
図１４（Ｄ）は、携帯電話機であり、筐体７４０と筐体７４１の２つの筐体で構成されて
いる。さらに、筐体７４０と筐体７４１は、スライドし、図１４（Ｄ）のように展開して
いる状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。ま
た、筐体７４１は、表示パネル７４２、スピーカー７４３、マイクロフォン７４４、ポイ
ンティングデバイス７４６、カメラ用レンズ７４７、外部接続端子７４８などを備えてい
る。また、表示パネル７４２はタッチパネル機能を備えており、図１４（Ｄ）には映像表
示されている複数の操作キー７４５を点線で示している。また、筐体７４０は、携帯電話
機の充電を行う太陽電池セル７４９、外部メモリスロット７５０などを備えている。また
、アンテナは、筐体７４１に内蔵されている。筐体７４０と筐体７４１の少なくとも一に
は、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き込みおよ
び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減された携帯
電話機が実現される。
図１４（Ｅ）は、デジタルカメラであり、本体７６１、表示部７６７、接眼部７６３、操
作スイッチ７６４、表示部７６５、バッテリー７６６などによって構成されている。本体
７６１内には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書
き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減
されたデジタルカメラが実現される。
図１４（Ｆ）は、テレビジョン装置７７０であり、筐体７７１、表示部７７３、スタンド
７７５などで構成されている。テレビジョン装置７７０の操作は、筐体７７１が備えるス
イッチや、リモコン操作機７８０により行うことができる。筐体７７１およびリモコン操
作機７８０には、先の実施の形態に示す半導体装置が搭載されている。そのため、情報の
書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低
減されたテレビジョン装置が実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭
載されている。このため、消費電力を低減した電子機器が実現される。
開示する発明の一態様にかかる半導体装置の書き換え可能回数につき調査した。本実施例
では、当該調査結果につき、図１５を参照して説明する。
調査に用いた半導体装置は、図１（Ａ）に示す回路構成の半導体装置である。ここで、ト
ランジスタ１６２に相当するトランジスタには酸化物半導体を用い、容量素子１６４に相
当する容量素子としては、０．３３ｐＦの容量値のものを用いた。
調査は、初期のメモリウィンドウ幅と、情報の保持および情報の書き込みを所定回数繰り
返した後のメモリウィンドウ幅とを比較することにより行った。情報の保持および情報の
書き込みは、図１（Ａ）における第３の配線に相当する配線に０Ｖ、または５Ｖのいずれ
かを与え、第４の配線に相当する配線に、０Ｖ、または５Ｖのいずれかを与えることによ
り行った。第４の配線に相当する配線の電位が０Ｖの場合には、トランジスタ１６２に相
当するトランジスタ（書き込み用トランジスタ）はオフ状態であるから、フローティング
ゲート部ＦＧに与えられた電位が保持される。第４の配線に相当する配線の電位が５Ｖの
場合には、トランジスタ１６２に相当するトランジスタはオン状態であるから、第３の配
線に相当する配線の電位がフローティングゲート部ＦＧに与えられる。
メモリウィンドウ幅とは記憶装置の特性を示す指標の一つである。ここでは、異なる記憶
状態の間での、第５の配線に相当する配線の電位Ｖｃｇと、トランジスタ１６０に相当す
るトランジスタ（読み出し用トランジスタ）のドレイン電流Ｉｄとの関係を示す曲線（Ｖ
ｃｇ−Ｉｄ曲線）の、シフト量ΔＶｃｇをいうものとする。異なる記憶状態とは、フロー
ティングゲート部ＦＧに０Ｖが与えられた状態（以下、Ｌｏｗ状態という）と、フローテ
ィングゲート部ＦＧに５Ｖが与えられた状態（以下、Ｈｉｇｈ状態という）をいう。つま
り、メモリウィンドウ幅は、Ｌｏｗ状態とＨｉｇｈ状態において、電位Ｖｃｇの掃引を行
うことで確認できる。また、いずれの場合も、ソース電位を基準としたドレイン電位との
電位差Ｖｄｓ＝１Ｖとした。
図１５に、初期状態のメモリウィンドウ幅と、１×１０９回の書き込みを行った後のメモ
リウィンドウ幅の調査結果を示す。なお、図１５において、実線は１回目の書き込みにお
ける特性曲線を示し、破線は１×１０９回目の書き込みにおける特性曲線を示す。また、
実線と破線双方において、左側の曲線はＨｉｇｈ状態の書き込みにおける特性曲線を示し
、右側の曲線はＬｏｗ状態の書き込みにおける特性曲線を示す。また、横軸はＶｃｇ（Ｖ
）を示し、縦軸はＩｄ（Ａ）を示す。図１５から、１×１０９回の書き込み前後のＨｉｇ
ｈ状態とＬｏｗ状態において電位Ｖｃｇを掃引したメモリウィンドウ幅が変化していない
ことが確認できる。１×１０９回の書き込み前後においてメモリウィンドウ幅が変化しな
いということは、少なくともこの間は、半導体装置の特性が変化しないことを示すもので
ある。
上述のように、開示する発明の一態様に係る半導体装置は、保持および書き込みを１×１
０９回もの多数回繰り返しても特性が変化せず、書き換え耐性が極めて高い。つまり、開
示する発明の一態様によって、極めて信頼性の高い半導体装置が実現されるといえる。
本実施例では、高純度化された酸化物半導体を用いたトランジスタのオフ電流を求めた結
果について説明する。
本実施例では、実施の形態４に従って、高純度化された酸化物半導体を用いてトランジス
タを作製した。まず、高純度化された酸化物半導体を用いたトランジスタのオフ電流が十
分に小さいことを考慮して、チャネル幅Ｗが１ｍと十分に大きいトランジスタを用意して
オフ電流の測定を行った。チャネル幅Ｗが１ｍのトランジスタのオフ電流を測定した結果
を図１６に示す。図１６において、横軸はゲート電圧ＶＧ、縦軸はドレイン電流ＩＤであ
る。ドレイン電圧ＶＤが＋１Ｖまたは＋１０Ｖの場合、ゲート電圧ＶＧが−５Ｖから−２
０Ｖの範囲では、薄膜トランジスタのオフ電流は、検出限界である１×１０−１３Ａ以下
であることがわかった。また、トランジスタのオフ電流密度は１ａＡ／μｍ（１×１０−
１８Ａ／μｍ以下）となることがわかった。
次に、高純度化された酸化物半導体を用いた薄膜トランジスタのオフ電流をさらに正確に
求めた結果について説明する。上述したように、高純度化された酸化物半導体を用いたト
ランジスタのオフ電流は、測定器の検出限界である１×１０−１３Ａ以下であることがわ
かった。そこで、特性評価用素子を作製し、より正確なオフ電流の値（上記測定における
測定器の検出限界以下の値）を求めた結果について説明する。
はじめに、電流測定方法に用いた特性評価用素子について、図１７を参照して説明する。
図１７に示す特性評価用素子は、測定系８００が３つ並列に接続されている。測定系８０
０は、容量素子８０２、トランジスタ８０４、トランジスタ８０５、トランジスタ８０６
、トランジスタ８０８を有する。トランジスタ８０４、トランジスタ８０８には、実施の
形態４に従って作製したトランジスタを使用した。
測定系８００において、トランジスタ８０４のソース端子およびドレイン端子の一方と、
容量素子８０２の端子の一方と、トランジスタ８０５のソース端子およびドレイン端子の
一方は、電源（Ｖ２を与える電源）に接続されている。また、トランジスタ８０４のソー
ス端子およびドレイン端子の他方と、トランジスタ８０８のソース端子およびドレイン端
子の一方と、容量素子８０２の端子の他方と、トランジスタ８０５のゲート端子とは、接
続されている。また、トランジスタ８０８のソース端子およびドレイン端子の他方と、ト
ランジスタ８０６のソース端子およびドレイン端子の一方と、トランジスタ８０６のゲー
ト端子は、電源（Ｖ１を与える電源）に接続されている。また、トランジスタ８０５のソ
ース端子およびドレイン端子の他方と、トランジスタ８０６のソース端子およびドレイン
端子の他方とは、接続され、出力端子Ｖｏｕｔとなっている。
なお、トランジスタ８０４のゲート端子には、トランジスタ８０４のオン状態と、オフ状
態を制御する電位Ｖｅｘｔ＿ｂ２が供給され、トランジスタ８０８のゲート端子には、ト
ランジスタ８０８のオン状態と、オフ状態を制御する電位Ｖｅｘｔ＿ｂ１が供給される。
また、出力端子からは電位Ｖｏｕｔが出力される。
次に、上記の測定系を用いた電流測定方法について説明する。
まず、オフ電流を測定するために電位差を付与する初期化期間の概略について説明する。
初期化期間においては、トランジスタ８０８のゲート端子に、トランジスタ８０８をオン
状態とする電位Ｖｅｘｔ＿ｂ１を入力して、トランジスタ８０４のソース端子およびドレ
イン端子の他方と接続されるノード（つまり、トランジスタ８０８のソース端子およびド
レイン端子の一方、容量素子８０２の端子の他方、およびトランジスタ８０５のゲート端
子に接続されるノード）であるノードＡに電位Ｖ１を与える。ここで、電位Ｖ１は、例え
ば高電位とする。また、トランジスタ８０４はオフ状態としておく。
その後、トランジスタ８０８のゲート端子に、トランジスタ８０８をオフ状態とする電位
Ｖｅｘｔ＿ｂ１を入力して、トランジスタ８０８をオフ状態とする。トランジスタ８０８
をオフ状態とした後に、電位Ｖ１を低電位とする。ここでも、トランジスタ８０４はオフ
状態としておく。また、電位Ｖ２は電位Ｖ１と同じ電位とする。以上により、初期化期間
が終了する。初期化期間が終了した状態では、ノードＡとトランジスタ８０４のソース端
子およびドレイン端子の一方との間に電位差が生じ、また、ノードＡとトランジスタ８０
８のソース端子およびドレイン端子の他方との間に電位差が生じることになるため、トラ
ンジスタ８０４およびトランジスタ８０８には僅かに電荷が流れる。つまり、オフ電流が
発生する。
次に、オフ電流の測定期間の概略について説明する。測定期間においては、トランジスタ
８０４のソース端子およびドレイン端子の一方の端子の電位（つまりＶ２）、および、ト
ランジスタ８０８のソース端子およびドレイン端子の他方の端子の電位（つまりＶ１）は
低電位に固定しておく。一方で、測定期間中は、上記ノードＡの電位は固定しない（フロ
ーティング状態とする）。これにより、トランジスタ８０４に電荷が流れ、時間の経過と
共にノードＡに保持される電荷量が変動する。そして、ノードＡに保持される電荷量の変
動に伴って、ノードＡの電位が変動する。つまり、出力端子の出力電位Ｖｏｕｔも変動す
る。
上記電位差を付与する初期化期間、および、その後の測定期間における各電位の関係の詳
細（タイミングチャート）を図１８に示す。
初期化期間において、まず、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオン状態とな
るような電位（高電位）とする。これによって、ノードＡの電位はＶ２すなわち低電位（
ＶＳＳ）となる。その後、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオフ状態となる
ような電位（低電位）として、トランジスタ８０４をオフ状態とする。そして、次に、電
位Ｖｅｘｔ＿ｂ１を、トランジスタ８０８がオン状態となるような電位（高電位）とする
。これによって、ノードＡの電位はＶ１、すなわち高電位（ＶＤＤ）となる。その後、Ｖ
ｅｘｔ＿ｂ１を、トランジスタ８０８がオフ状態となるような電位とする。これによって
、ノードＡがフローティング状態となり、初期化期間が終了する。
その後の測定期間においては、電位Ｖ１および電位Ｖ２を、ノードＡに電荷が流れ込み、
またはノードＡから電荷が流れ出すような電位とする。ここでは、電位Ｖ１および電位Ｖ
２を低電位（ＶＳＳ）とする。ただし、出力電位Ｖｏｕｔを測定するタイミングにおいて
は、出力回路を動作させる必要が生じるため、一時的にＶ１を高電位（ＶＤＤ）とするこ
とがある。なお、Ｖ１を高電位（ＶＤＤ）とする期間は、測定に影響を与えない程度の短
期間とする。
上述のようにして電位差を与え、測定期間が開始されると、時間の経過と共にノードＡに
保持される電荷量が変動し、これに従ってノードＡの電位が変動する。これは、トランジ
スタ８０５のゲート端子の電位が変動することを意味するから、時間の経過と共に、出力
端子の出力電位Ｖｏｕｔの電位も変化することとなる。
得られた出力電位Ｖｏｕｔから、オフ電流を算出する方法について、以下に説明する。
オフ電流の算出に先だって、ノードＡの電位ＶＡと、出力電位Ｖｏｕｔとの関係を求めて
おく。これにより、出力電位ＶｏｕｔからノードＡの電位ＶＡを求めることができる。上
述の関係から、ノードＡの電位ＶＡは、出力電位Ｖｏｕｔの関数として次式のように表す
ことができる。
また、ノードＡの電荷ＱＡは、ノードＡの電位ＶＡ、ノードＡに接続される容量ＣＡ、定
数（ｃｏｎｓｔ）を用いて、次式のように表される。ここで、ノードＡに接続される容量
ＣＡは、容量素子８０２の容量と他の容量の和である。
ノードＡの電流ＩＡは、ノードＡに流れ込む電荷（またはノードＡから流れ出る電荷）の
時間微分であるから、ノードＡの電流ＩＡは次式のように表される。
このように、ノードＡに接続される容量ＣＡと、出力端子の出力電位Ｖｏｕｔから、ノー
ドＡの電流ＩＡを求めることができる。
以上に示す方法により、オフ状態においてトランジスタのソースとドレイン間を流れるリ
ーク電流（オフ電流）を測定することができる。
本実施例では、高純度化した酸化物半導体を用いてトランジスタ８０４、トランジスタ８
０８を作製した。トランジスタのチャネル長（Ｌ）とチャネル幅（Ｗ）の比は、Ｌ／Ｗ＝
１／５とした。また、並列された各測定系８００において、容量素子８０２の容量値をそ
れぞれ、１００ｆＦ、１ｐＦ、３ｐＦとした。
なお、本実施例に係る測定では、ＶＤＤ＝５Ｖ、ＶＳＳ＝０Ｖとした。また、測定期間に
おいては、電位Ｖ１を原則としてＶＳＳとし、１０〜３００ｓｅｃごとに、１００ｍｓｅ
ｃの期間だけＶＤＤとしてＶｏｕｔを測定した。また、素子に流れる電流ＩＡの算出に用
いられるΔｔは、約３００００ｓｅｃとした。
図１９に、上記電流測定に係る経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す。
時間の経過にしたがって、電位が変化している様子が確認できる。
図２０には、上記電流測定によって算出されたオフ電流を示す。なお、図２０は、ソース
−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図２０から、ソース−ドレ
イン電圧が４Ｖの条件において、オフ電流は約４０ｚＡ／μｍであることが分かった。ま
た、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１０ｚＡ／μｍ以下で
あることが分かった。なお、１ｚＡは１０−２１Ａを表す。
以上、本実施例により、高純度化された酸化物半導体を用いたトランジスタでは、オフ電
流が十分に小さくなることが確認された。
１００ 基板
１０２ 保護層
１０４ 半導体領域
１０６ 素子分離絶縁層
１０８ ゲート絶縁層
１１０ ゲート電極
１１２ 絶縁層
１１４ 不純物領域
１１６ チャネル形成領域
１１８ サイドウォール絶縁層
１２０ 高濃度不純物領域
１２２ 金属層
１２４ 金属化合物領域
１２５ 層間絶縁層
１２６ 層間絶縁層
１２８ 層間絶縁層
１３０ａ ソース電極またはドレイン電極
１３０ｂ ソース電極またはドレイン電極
１３０ｃ 電極
１４２ａ ソース電極またはドレイン電極
１４２ｂ ソース電極またはドレイン電極
１４２ｃ 配線
１４２ｄ 配線
１４３ａ 絶縁層
１４３ｂ 絶縁層
１４４ 酸化物半導体層
１４６ ゲート絶縁層
１４８ａ ゲート電極
１４８ｂ 電極
１５０ 層間絶縁層
１５２ 層間絶縁層
１５４ ソース電極またはドレイン電極
１５６ 配線
１６０ トランジスタ
１６２ トランジスタ
１６４ 容量素子
７０１ 筐体
７０２ 筐体
７０３ 表示部
７０４ キーボード
７１１ 本体
７１２ スタイラス
７１３ 表示部
７１４ 操作ボタン
７１５ 外部インターフェイス
７２０ 電子書籍
７２１ 筐体
７２３ 筐体
７２５ 表示部
７２７ 表示部
７３１ 電源
７３３ 操作キー
７３５ スピーカー
７３７ 軸部
７４０ 筐体
７４１ 筐体
７４２ 表示パネル
７４３ スピーカー
７４４ マイクロフォン
７４５ 操作キー
７４６ ポインティングデバイス
７４７ カメラ用レンズ
７４８ 外部接続端子
７４９ 太陽電池セル
７５０ 外部メモリスロット
７６１ 本体
７６３ 接眼部
７６４ 操作スイッチ
７６５ 表示部
７６６ バッテリー
７６７ 表示部
７７０ テレビジョン装置
７７１ 筐体
７７３ 表示部
７７５ スタンド
７８０ リモコン操作機
８００ 測定系
８０２ 容量素子
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０８ トランジスタ
１１００ メモリセル
１１１１ 第１の駆動回路
１１１２ 第２の駆動回路
１１１３ 第３の駆動回路
１１１４ 第４の駆動回路
１２００ メモリセル
１２１１ 第１の駆動回路
１２１２ 第２の駆動回路
１２１３ 第３の駆動回路
１２１４ 第４の駆動回路

Claims (4)

  1. 第１のトランジスタと、
    前記第１のトランジスタの上方の第１の絶縁層と、
    前記第１の絶縁層の上方の第２のトランジスタと、
    前記第１の絶縁層の上方の容量素子と、
    前記第２のトランジスタのゲート絶縁層として機能する領域を有する第２の絶縁層と、
    前記第２のトランジスタの上方の第３の絶縁層と、
    前記第３の絶縁層の上方の配線とを有し、
    前記第１のトランジスタのゲートと、前記第２のトランジスタのソース又はドレインの一方と、前記容量素子の電極の一方とは、電気的に接続され、
    前記第１の絶縁層と、前記第２の絶縁層と、前記第３の絶縁層とは、コンタクトホールを有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記コンタクトホールに配置された電極を介して、前記配線と電気的に接続されることを特徴とする半導体装置。
  2. 第１のトランジスタと、
    前記第１のトランジスタの上方の第１の絶縁層と、
    前記第１の絶縁層の上方の第４の絶縁層と、
    前記第４の絶縁層の上方の第２のトランジスタと、
    前記第４の絶縁層の上方の容量素子と、
    前記第２のトランジスタのゲート絶縁層として機能する領域を有する第２の絶縁層と、
    前記第２のトランジスタの上方の第３の絶縁層と、
    前記第３の絶縁層の上方の配線とを有し、
    前記第１のトランジスタのゲートと、前記第２のトランジスタのソース又はドレインの一方と、前記容量素子の電極の一方とは、電気的に接続され、
    前記第１の絶縁層と、前記第２の絶縁層と、前記第３の絶縁層と、前記第４の絶縁層とは、コンタクトホールを有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記コンタクトホールに配置された電極を介して、前記配線と電気的に接続され、
    前記第１の絶縁層は水素を有し、且つ該水素濃度は、前記第４の絶縁層の水素濃度よりも高いことを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記第２の絶縁層は、前記容量素子の誘電体として機能する領域を有することを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記第１のトランジスタは、シリコンを有し、
    前記第２のトランジスタは、酸化物半導体を有することを特徴とする半導体装置。
JP2014207240A 2010-01-15 2014-10-08 半導体装置の作製方法 Active JP5965957B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014207240A JP5965957B2 (ja) 2010-01-15 2014-10-08 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010007517 2010-01-15
JP2010007517 2010-01-15
JP2014207240A JP5965957B2 (ja) 2010-01-15 2014-10-08 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011004539A Division JP5631753B2 (ja) 2010-01-15 2011-01-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2015043449A true JP2015043449A (ja) 2015-03-05
JP5965957B2 JP5965957B2 (ja) 2016-08-10

Family

ID=44277486

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011004539A Expired - Fee Related JP5631753B2 (ja) 2010-01-15 2011-01-13 半導体装置
JP2014207240A Active JP5965957B2 (ja) 2010-01-15 2014-10-08 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011004539A Expired - Fee Related JP5631753B2 (ja) 2010-01-15 2011-01-13 半導体装置

Country Status (6)

Country Link
US (2) US8339836B2 (ja)
JP (2) JP5631753B2 (ja)
KR (1) KR101798367B1 (ja)
CN (1) CN102714208B (ja)
TW (1) TWI521515B (ja)
WO (1) WO2011086847A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714208B (zh) * 2010-01-15 2015-05-20 株式会社半导体能源研究所 半导体装置
WO2011089852A1 (en) * 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
WO2011096277A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
KR101822962B1 (ko) 2010-02-05 2018-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102094131B1 (ko) 2010-02-05 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 구동하는 방법
KR101921618B1 (ko) * 2010-02-05 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
CN102754163B (zh) 2010-02-19 2015-11-25 株式会社半导体能源研究所 半导体器件
US8416622B2 (en) 2010-05-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device with an inverted period having a negative potential applied to a gate of an oxide semiconductor transistor
US8779433B2 (en) 2010-06-04 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8582348B2 (en) 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US8767443B2 (en) * 2010-09-22 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for inspecting the same
KR101783933B1 (ko) * 2010-11-23 2017-10-11 한국전자통신연구원 메모리 셀 및 이를 이용한 메모리 장치
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US20130187150A1 (en) * 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130120858A (ko) * 2012-04-26 2013-11-05 한국전자통신연구원 전달게이트가 삽입된 이이피롬 셀
JP6250955B2 (ja) 2012-05-25 2017-12-20 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9571103B2 (en) 2012-05-25 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Lookup table and programmable logic device including lookup table
US9742378B2 (en) * 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
US9209795B2 (en) * 2013-05-17 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Signal processing device and measuring method
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
US10096718B2 (en) * 2016-06-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, electronic device, manufacturing method of transistor
CN111418066A (zh) * 2017-12-04 2020-07-14 索尼半导体解决方案公司 半导体存储器装置、电子设备和读取信息的方法
CN109560085A (zh) * 2018-12-10 2019-04-02 武汉华星光电半导体显示技术有限公司 显示面板及显示模组

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254572A (ja) * 1988-08-18 1990-02-23 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2001053164A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
JP2001203277A (ja) * 2000-01-18 2001-07-27 Sony Corp 半導体記憶装置およびその駆動方法
JP2002016249A (ja) * 2000-06-30 2002-01-18 Toshiba Corp 半導体装置及びその製造方法
JP2002094029A (ja) * 2000-09-14 2002-03-29 Hitachi Ltd 半導体装置及びトランジスタ
JP2006502597A (ja) * 2002-05-21 2006-01-19 ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ トランジスタ構造及びその製作方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2009094494A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体装置
WO2009081796A1 (ja) * 2007-12-20 2009-07-02 Konica Minolta Holdings, Inc. 電子デバイスおよび電子デバイスの製造方法
JP2009158663A (ja) * 2007-12-26 2009-07-16 Hitachi Ltd 酸化物半導体装置およびその製造方法

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0053878B1 (en) * 1980-12-08 1985-08-14 Kabushiki Kaisha Toshiba Semiconductor memory device
JPS6319847A (ja) * 1986-07-14 1988-01-27 Oki Electric Ind Co Ltd 半導体記憶装置
JPH0713872B2 (ja) * 1987-11-24 1995-02-15 三菱電機株式会社 半導体記憶装置
JPH01255269A (ja) * 1988-04-05 1989-10-12 Oki Electric Ind Co Ltd 半導体記憶装置
JP2918307B2 (ja) * 1990-08-07 1999-07-12 沖電気工業株式会社 半導体記憶素子
JP2775040B2 (ja) * 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH08250673A (ja) * 1995-03-15 1996-09-27 Nec Corp 半導体装置
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5995410A (en) * 1997-06-20 1999-11-30 Micron Technology, Inc. Multiplication of storage capacitance in memory cells by using the Miller effect
US6246083B1 (en) * 1998-02-24 2001-06-12 Micron Technology, Inc. Vertical gain cell and array for a dynamic random access memory
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3955409B2 (ja) * 1999-03-17 2007-08-08 株式会社ルネサステクノロジ 半導体記憶装置
JP2000269358A (ja) * 1999-03-17 2000-09-29 Hitachi Ltd 半導体装置およびその製造方法
JP3936830B2 (ja) * 1999-05-13 2007-06-27 株式会社日立製作所 半導体装置
US6762951B2 (en) * 2001-11-13 2004-07-13 Hitachi, Ltd. Semiconductor integrated circuit device
JP2001093988A (ja) * 1999-07-22 2001-04-06 Sony Corp 半導体記憶装置
JP4654471B2 (ja) * 1999-07-29 2011-03-23 ソニー株式会社 半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6452858B1 (en) * 1999-11-05 2002-09-17 Hitachi, Ltd. Semiconductor device
JP4923318B2 (ja) * 1999-12-17 2012-04-25 ソニー株式会社 不揮発性半導体記憶装置およびその動作方法
DE10008800B4 (de) * 2000-02-25 2005-10-27 Voith Paper Patent Gmbh Verfahren zum Betrieb einer Kalanderwalze und Kalanderwalze
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002093924A (ja) * 2000-09-20 2002-03-29 Sony Corp 半導体記憶装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002203913A (ja) * 2000-12-28 2002-07-19 Hitachi Ltd 半導体記憶装置の製造方法および半導体記憶装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US6787835B2 (en) * 2002-06-11 2004-09-07 Hitachi, Ltd. Semiconductor memories
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100930916B1 (ko) * 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7016219B1 (en) * 2003-12-16 2006-03-21 Xilinx, Inc. Single transistor non-volatile memory system, design, and operation
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007042172A (ja) * 2005-08-01 2007-02-15 Sony Corp 半導体メモリ装置
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5121478B2 (ja) * 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP5305731B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR20240042252A (ko) * 2009-10-29 2024-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052488A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101662359B1 (ko) * 2009-11-24 2016-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀을 포함하는 반도체 장치
KR101842413B1 (ko) * 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102714208B (zh) * 2010-01-15 2015-05-20 株式会社半导体能源研究所 半导体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254572A (ja) * 1988-08-18 1990-02-23 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2001053164A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
JP2001203277A (ja) * 2000-01-18 2001-07-27 Sony Corp 半導体記憶装置およびその駆動方法
JP2002016249A (ja) * 2000-06-30 2002-01-18 Toshiba Corp 半導体装置及びその製造方法
JP2002094029A (ja) * 2000-09-14 2002-03-29 Hitachi Ltd 半導体装置及びトランジスタ
JP2006502597A (ja) * 2002-05-21 2006-01-19 ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ トランジスタ構造及びその製作方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2009094494A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体装置
WO2009081796A1 (ja) * 2007-12-20 2009-07-02 Konica Minolta Holdings, Inc. 電子デバイスおよび電子デバイスの製造方法
JP2009158663A (ja) * 2007-12-26 2009-07-16 Hitachi Ltd 酸化物半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN102714208A (zh) 2012-10-03
JP2011166128A (ja) 2011-08-25
TW201142850A (en) 2011-12-01
KR101798367B1 (ko) 2017-11-16
JP5631753B2 (ja) 2014-11-26
JP5965957B2 (ja) 2016-08-10
TWI521515B (zh) 2016-02-11
KR20120099528A (ko) 2012-09-10
US8339836B2 (en) 2012-12-25
US8587999B2 (en) 2013-11-19
US20130099299A1 (en) 2013-04-25
US20110176354A1 (en) 2011-07-21
WO2011086847A1 (en) 2011-07-21
CN102714208B (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
JP6577629B2 (ja) 半導体装置
JP5965957B2 (ja) 半導体装置の作製方法
JP6298911B2 (ja) 半導体装置の作製方法
JP5840267B2 (ja) 半導体装置
JP6242940B2 (ja) 半導体装置
JP6200008B2 (ja) 半導体装置
JP5604290B2 (ja) 半導体装置
JP5695912B2 (ja) 半導体装置
JP6007265B2 (ja) 半導体装置
JP5919366B2 (ja) 半導体装置
JP5736196B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160704

R150 Certificate of patent or registration of utility model

Ref document number: 5965957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250