JP2012529177A - 少数キャリアダイバータを含む高電圧絶縁ゲートバイポーラトランジスタ - Google Patents

少数キャリアダイバータを含む高電圧絶縁ゲートバイポーラトランジスタ Download PDF

Info

Publication number
JP2012529177A
JP2012529177A JP2012513972A JP2012513972A JP2012529177A JP 2012529177 A JP2012529177 A JP 2012529177A JP 2012513972 A JP2012513972 A JP 2012513972A JP 2012513972 A JP2012513972 A JP 2012513972A JP 2012529177 A JP2012529177 A JP 2012529177A
Authority
JP
Japan
Prior art keywords
layer
silicon carbide
type
igbt
bjt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012513972A
Other languages
English (en)
Other versions
JP5671014B2 (ja
Inventor
セイ−ヒュン リュ
チンチュン チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2012529177A publication Critical patent/JP2012529177A/ja
Application granted granted Critical
Publication of JP5671014B2 publication Critical patent/JP5671014B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

広バンドギャップ半導体バイポーラ接合トランジスタ（「ＢＪＴ」）と、このＢＪＴのベースに電流を供給するように構成された広バンドギャップ半導体ＭＯＳＦＥＴとを含む高電力絶縁ゲートバイポーラ接合トランジスタを提供する。これらの素子は、ＢＪＴのベース上にあってＢＪＴのエミッタに結合された、ＢＪＴのベースの導電型とは逆の導電型を有し、ＢＪＴのベースとヘテロ接合を形成する少数キャリア転換半導体層をさらに含む。
【選択図】図５

Description

〔関連出願との相互参照〕
本出願は、２００９年６月２日に出願された米国仮出願特許第６１／１８３，２１９号に対して米国特許法第１１９条（ｅ）に基づく優先権を主張するものであり、該特許出願の内容はその全体が記載されているかのように引用により本明細書に組み入れられる。
本発明は、半導体素子に関し、より詳細には、高電圧絶縁ゲートバイポーラ接合トランジスタに関する。
モータ駆動、機器制御、ロボット、照明バラスト、及びその他の用途における回路は、多くの場合、大きな電流を運んで高い阻止電圧をサポートできる半導体スイッチング素子を必要とする。バイポーラ接合トランジスタ（「ＢＪＴ」）は、比較的大きな出力電流を処理して比較的高い阻止電圧をサポートする能力により、多くの高電力用途に最適なスイッチング素子となっている。
当業者にはよく知られているように、ＢＪＴは、ドープ半導体材料で構成される三端子素子である。ＢＪＴは、半導体材料内に、互いにごく接近して形成された２つのｐ−ｎ接合部を含む。動作時には、ｐ−ｎ接合部の一方に隣接する半導体材料の第１の領域（エミッタと呼ばれる）に電荷キャリアが入る。電荷キャリアの大半は、他方のｐ−ｎ接合部に隣接する半導体材料の第２の領域（コレクタと呼ばれる）から素子を出る。コレクタ及びエミッタは、半導体材料の同じ導電型を有する領域内に形成される。コレクタとエミッタの間には、ベースとして知られている半導体材料の第３の領域が位置し、この領域は、コレクタ及びエミッタの導電型とは逆の導電型を有する。従って、ＢＪＴの２つのｐ−ｎ接合部は、コレクタがベースに接触する箇所、及びベースがエミッタに接触する箇所に形成される。ＢＪＴのベースを通じて小電流を流すことにより、比例的により大きな電流がエミッタからコレクタに流れる。
ＢＪＴは、「ＰＮＰ」素子であっても、又は「ＮＰＮ」素子であってもよい。ＰＮＰ ＢＪＴでは、エミッタ及びコレクタが半導体材料のｐ型領域に形成され、この２つのｐ型領域の間に位置する半導体のｎ型領域にベースが形成される。ＮＰＮ ＢＪＴでは、エミッタ及びコレクタが半導体材料のｎ型領域に形成され、この２つのｎ型領域の間に位置する半導体のｐ型領域にベースが形成される。
トランジスタのベースを通じて電流を流すことによってＢＪＴが「オン」になる（すなわち、エミッタからコレクタに電流が流れるようにバイアスがかかる）という点で、ＢＪＴは電流制御素子である。例えば、ＮＰＮ ＢＪＴでは、通常、ベースに正電圧を印加してベース−エミッタのｐ−ｎ接合部に順方向バイアスをかけることにより、トランジスタがオンになる。素子にこのようにバイアスがかかると、トランジスタのベースにホールが流れ込み、これらがエミッタに注入される。ベースはｐ型領域であり、このような領域ではホールが「通常の」電荷キャリアであることから、ホールは「多数キャリア」と呼ばれる。同時に、エミッタからベースに電子が注入され、コレクタへ向けて拡散する。ｐ型ベース領域では、電子は通常の電荷キャリアではないので、これらの電子は「少数キャリア」と呼ばれる。
素子のベースは、ベースとエミッタの間を流れる多数キャリアと再結合する少数キャリア（すなわち、ＮＰＮ ＢＪＴのエミッタからベースに注入される電子）の割合を最小にするために、比較的薄い領域となるように形成される。コレクタに正電圧を印加することにより、コレクタ−ベース間のｐ−ｎ接合部に逆方向バイアスが加わる。これにより、エミッタからベースに注入される電子のコレクタへの掃引が容易になる。エミッタ−コレクタ間電流には電子及びホール電流の両方が含まれるので、この素子は「バイポーラ」素子と呼ばれる。素子のベースを流れる電流の大部分が、エミッタ−コレクタ間電流を制御する。
ＢＪＴは、素子を「オン」状態に保持するために、（コレクタ電流の１／５〜１／１０などの)比較的大きなベース電流を必要とすることがある。高電力ＢＪＴのコレクタ電流が大きくなると、一般にベース電流需要も大きくなる。高電力ＢＪＴが必要とし得る比較的大きなベース電流を供給するために、比較的複雑な外部駆動回路が必要となることもある。これらの駆動回路を使用して、トランジスタを「オン」状態と「オフ」状態の間で切り替える電流をＢＪＴのベースに選択的に供給する。
高電力用途におけるスイッチング素子として使用できる別の周知のタイプの半導体トランジスタに、パワー金属酸化物半導体電界効果トランジスタ（「ＭＯＳＦＥＴ」）がある。パワーＭＯＳＦＥＴは、素子のゲート電極にゲートバイアス電圧を印加することにより、オン又はオフになることができる。例えば、ｎ型ＭＯＳＦＥＴは、ゲート電極に正のバイアスが加わることに応答して素子のｐ型チャネル領域に導電性ｎ型反転層が形成されるとオンになる。この反転層は、ＭＯＳＦＥＴのｎ型ソース領域とドレイン領域を電気的に接続し、この結果これらの間の多数キャリアの伝導を可能にする。
パワーＭＯＳＦＥＴのゲート電極は、薄い絶縁層によってチャネル領域から分離される。ＭＯＳＦＥＴのゲートがチャネル領域から絶縁されるので、ＭＯＳＦＥＴを導電状態に保持するため、又はＭＯＳＦＥＴをオン状態とオフ状態の間で切り替えるためには、最小限のゲート電流があればよい。ゲートは、チャネル領域とともにキャパシタを形成するので、スイッチング中はゲート電流が低く保たれる。従って、スイッチング中には最小限の充電電流及び放電電流(「変位電流」)しか必要とされず、複雑度の低いゲート駆動回路が可能となる。さらに、ＭＯＳＦＥＴ内の電流導電は多数キャリアの移動を通じてのみ行われるので、ＭＯＳＦＥＴ素子では、ＢＪＴ内に生じる過剰少数キャリアの再結合に伴う遅延が存在せず、スイッチング速度がＢＪＴよりも数桁分速くなる。しかしながら、パワーＭＯＳＦＥＴのドリフト領域は、少数キャリアの注入がないことによって生じる比較的高いオン抵抗を示すことがある。この結果、通常、パワーＭＯＳＦＥＴの動作順方向電流密度は、パワーＢＪＴと比較して相対的に低い値に制限される。
バイポーラ電流導電とＭＯＳ制御された電流フローの組み合わせを具体化する素子も知られている。このような素子の一例に、絶縁ゲートバイポーラトランジスタ（「ＩＧＢＴ」）があり、これは、パワーＭＯＳＦＥＴの高インピーダンスゲートをパワーＢＪＴの少ないオン状態導電損失と組み合わせる素子である。ＩＧＢＴは、例えば入力側に離散的な高電圧ｎチャネルＭＯＳＦＥＴを含み、出力側に離散的なＢＪＴを含むダーリントンペアとして実現することができる。ＭＯＳＦＥＴは、ＢＪＴのベース電流を供給する一方で、外部駆動回路に対して最小限の負荷しか示さない。ＩＧＢＴは、ＢＪＴの高温、高電流密度というスイッチング特性を、ＭＯＳＦＥＴの最小限の駆動要件と組み合わせることができる。
図１は、従来のｎチャネルＩＧＢＴ５の簡易回路図である。図１に示すように、ＩＧＢＴ５は、ダーリントンペアとして構成されたＰＮＰ ＢＪＴ１０及びＭＯＳＦＥＴ２０を含み、ＭＯＳＦＥＴのチャネル電流がＢＪＴ１０のベース１２を駆動する。素子のｎ−型ドリフト領域は、抵抗１３を示す。ＭＯＳＦＥＴ２０のゲート２２に閾値電圧を印加することにより、ＭＯＳＦＥＴ２０のチャネル１８を電流が流れてＢＪＴ１０のゲート１２を駆動し、これによりＢＪＴ１０がオンになる。
図２は、図１のＩＧＢＴ５のより完全な等価回路であり、ｎ+型ＭＯＳＦＥＴソース２４、ｐ型本体領域（すなわち、ＢＪＴ１０のコレクタ１６）、及び素子のｎ-型ドリフト領域によって形成される寄生ＮＰＮトランジスタ３０を示している。図２には、ｐ型本体領域の水平抵抗１７も示している。ｐ型本体領域を流れる電流が十分に高い値に達すると、抵抗１７に電圧降下が生じ、ｐ型本体領域とｎ+型ＭＯＳＦＥＴソース２４の間のｐ−ｎ接合部に順方向バイアスがかかる。この結果、寄生サイリスタの一部を形成する寄生トランジスタ３０がオンになり、ｎ+型ＭＯＳＦＥＴソース２４からｐ型本体領域に高レベルの電子が注入され、ゲート２２を使用して素子内の電流フローを制御する能力が失われる。この状態は、一般に寄生サイリスタの「ラッチアップ」と呼ばれ、これが生じると、通常は素子が破損する。従って、寄生サイリスタのラッチアップを避けるために、ＩＧＢＴを流れるオン状態の電流密度を制限するように注意しなければならない。このＩＧＢＴの特性は、ＩＧＢＴのサージ電流耐量も制限する。
多くのパワー半導体素子はシリコン（「Ｓｉ」）で形成されるが、他の様々な半導体材料も使用されてきた。これらの代替材料の１つにシリコンカーバイド（「ＳｉＣ」）がある。シリコンカーバイドは、例えば、広バンドギャップ、高絶縁破壊電界強度、高熱伝導率、高融点及び高飽和電子ドリフト速度などの潜在的に有利な半導体特性を有する。従って、シリコンカーバイドで形成された電子素子は、例えばシリコンなどの他の半導体材料で形成された素子に比べ、より高温、高電力密度、高速、高電力レベルで、及び／又は高放射密度の下で動作する能力を有することができる。
シリコンカーバイドＩＧＢＴの特性は、パワー素子としての裏付けを示すが、高品質なｐ型シリコンカーバイド基板の製造は困難であり、シリコンカーバイドではホール移動度が低くなることがある。従って、シリコンカーバイドＩＧＢＴは、上述した寄生サイリスタのラッチアップの影響を特に受け易く、この結果これらの素子の最大ゲート制御されたオン状態電流密度が大幅に制限されることがある。
シリコンＩＧＢＴ技術では、ラッチアップの発生を抑えるためのいくつかの技術が、通常はオン状態電圧降下及び／又はスイッチング速度を犠牲にして利用されてきた。これらの技術として、例えば、より高いウェルドーピング濃度、少数キャリアバイパスを提供すること、及びＩＧＢＴセルにダイバータを設けることが挙げられる。通常、ダイバータは、トランジスタを通る少数キャリア電流の伝導経路を設けることにより実現される。しかしながら、シリコンカーバイドでは、バイポーラ接合トランジスタにおけるコレクタ−ベース接合部の拡散電位が高い（例えば、２．７ｖよりも大きい）ため、ＩＧＢＴのセルピッチを、素子のＪＦＥＴ抵抗を減少させるほど十分な大きさにしなければならない。この結果、チャネル密度が減少する。
本発明の実施形態によれば、コレクタ、エミッタ及びベースを含む広バンドギャップ半導体バイポーラ接合トランジスタ（「ＢＪＴ」）と、このＢＪＴのベースに電流を供給するように構成された広バンドギャップ半導体ＭＯＳＦＥＴとを含む高電力絶縁ゲートバイポーラ接合トランジスタ（「ＩＧＢＴ」）が提供される。これらのＩＧＢＴは、ＢＪＴのベースの導電型とは逆の導電型を有し、ＢＪＴのベースとヘテロ接合を形成する、ＢＪＴのベース上の少数キャリア転換半導体層をさらに含む。
いくつかの実施形態では、ＢＪＴがシリコンカーバイドＢＪＴで構成され、ＭＯＳＦＥＴがシリコンカーバイドＭＯＳＦＥＴで構成され、及び／又は少数キャリア転換半導体層がドープポリシリコン層で構成される。ヘテロ接合は、ベース材料のホモ接合の第２の拡散電位よりも低い第１の拡散電位を有することができる。
いくつかの実施形態では、ＩＧＢＴが、ｎ型注入層と、このｎ型注入層上のｐ型層と、このｐ型層の上部にあるｎウェルと、このｎウェルの上部領域内の高濃度ドープｐ型層と、ｎウェル及び高濃度ドープｐ型層上のゲート誘電体層と、このゲート誘電体層上のゲート電極とを含むことができる。このような実施形態では、ｎ型注入層上のｐ型層が、高濃度ドープｐ型層のドーピング濃度未満のドーピング濃度を有するｐ型ベース層と、このｐ型ベース層のドーピング濃度未満のドーピング濃度を有する、ｐ型ベース層上のｐ型ドリフト層とを含むことができる。ゲート誘電体層とｐ型ドリフト層の間には、ドープポリシリコン層が存在することができる。いくつかの実施形態では、ドープポリシリコン層の上面が、ｎウェルの上面よりも、ｎ型注入層のさらに上方に存在することができる。さらに、高濃度ドープｐ型層の第１の側に存在してゲート電極の下に存在するｎウェルの第１のチャネル領域を、高濃度ドープｐ型層の反対側に存在するｎウェルの第２の領域と実質的に同じ濃度にドープすることができる。この素子は、高濃度ドープｐ型層と少数キャリア転換半導体層の間の電気接続を含むこともできる。
本発明の別の実施形態によれば、ｎ型シリコンカーバイド注入層と、このｎ型シリコンカーバイド注入層上のｐ型シリコンカーバイドベース層と、ｎ型シリコンカーバイド注入層に対向する、ｐ型シリコンカーバイドベース層上のｐ型シリコンカーバイドドリフト層と、このｐ型シリコンカーバイドドリフト層の上部にあるシリコンカーバイドｎウェルと、ｐ型シリコンカーバイドベース層に対向する、ｐ型シリコンカーバイドドリフト層上のｎ型シリコン層と、シリコンカーバイドｎウェル及びｎ型シリコン層上のゲート絶縁層と、このシリコンカーバイドｎウェル及びｎ型シリコン層に対向する、ゲート絶縁層上のゲート電極とを含む高電力絶縁ゲートバイポーラ接合トランジスタが提供される。
いくつかの特定の実施形態では、これらのＩＧＢＴが、シリコンカーバイドｎウェルの上面内にｐ型シリコンカーバイドエミッタ層をさらに含むことができる。このような実施形態では、ｎ型シリコン層をｐ型シリコンカーバイドエミッタ層に電気的に接続することができる。シリコン層は、ｐ型シリコンカーバイドドリフト層とヘテロ接合を形成する少数キャリアダイバータを含むことができる。シリコン層の上面は、シリコンカーバイドｎウェルの上面よりも、ｎ型シリコンカーバイド基板のさらに上方に存在することができる。
本発明のさらに別の実施形態によれば、コレクタ領域、エミッタ領域、及びベース領域を含むシリコンカーバイドＢＪＴと、ソース領域、ドレイン領域及びゲート電極を含むシリコンカーバイドＭＯＳＦＥＴと、シリコンカーバイドＩＧＢＴのシリコンカーバイド層とｐ−ｎヘテロ接合を形成する、シリコンカーバイドＩＧＢＴの層構造内のドープ半導体層とを含む高電力絶縁ゲートバイポーラ接合トランジスタが提供される。ドープ半導体層は、ドープシリコン層を含むことができ、及び／又は少数キャリアダイバータとして機能することができる。ドープポリシリコン層の上面は、ＢＪＴのコレクタ領域の上面よりも、ＩＧＢＴのｎ型基板のさらに上方に存在することができる。
従来のＩＧＢＴの簡易回路図である。 高電流密度でオンになってＩＧＢＴのラッチアップを引き起こすことがある寄生トランジスタを示す、図１の従来のＩＧＢＴのより完全な回路図である。 従来のｐチャネルＩＧＢＴの回路図である。 図３のｐチャネルＩＧＢＴを形成するために使用できる１対の単位セルの概略断面図である。 本発明のいくつか実施形態による、ｐチャネルＩＧＢＴの１対の単位セルの概略断面図である。 本発明のさらなる実施形態による、ｐチャネルＩＧＢＴの１対の単位セルの概略断面図である。 図３及び図４に示す素子の構造を有する従来のシリコンカーバイドＩＧＢＴのトップ電極の各々を流れるシミュレートした電流を示すグラフである。 素子がオンになったときの素子の異なる領域を通る電流密度を示す、図６ＡのグラフでシミュレートしたＩＧＢＴの概略断面図である。 図５に示す素子の構造を有する本発明のいくつか実施形態によるシリコンカーバイドＩＧＢＴのトップ電極の各々を流れるシミュレートした電流を示すグラフである。 素子がオンになったときの素子の異なる領域を通る電流密度を示す、図７ＡのグラフでシミュレートしたＩＧＢＴの概略断面図である。
以下、本発明の実施形態を示す添付図面を参照しながら本発明をより完全に説明する。本発明は、多くの異なる形態で具体化することができるが、本明細書に示す実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示を徹底的かつ完全なものとし、本発明の範囲を当業者に十分に伝えるように提供するものである。図面では、明確にするために、層及び領域のサイズ及び相対的サイズを誇張していることがある。ある要素又は層について、別の要素又は層に「接する（ｏｎ）」、「接続される（ｃｏｎｎｅｃｔｅｄ ｔｏ）」、又は「結合される（ｃｏｕｐｌｅｄ ｔｏ）」と記載する場合、これらが他の要素又は層に直接接し、接続され、又は結合されることもあり、或いは介在する要素又は層が存在することもある。対照的に、ある要素について、別の要素又は層に「直接接する（ｄｉｒｅｃｔｌｙ ｏｎ）」、「直接接続される（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ）」、又は「直接結合される（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｔｏ）」と記載する場合、介在する要素又は層は存在しない。本明細書で使用する「及び／又は（ａｎｄ／ｏｒ）」という用語は、関連する記載項目の１又はそれ以上のありとあらゆる組み合わせを含む。全体を通じて、同じ数字は同じ要素を示す。
本明細書では、様々な領域、層及び／又は要素を説明するために第１の（ｆｉｒｓｔ）及び第２の（ｓｅｃｏｎｄ）という用語を使用するが、これらの領域、層及び／又は要素をこれらの用語によって制限すべきではない。これらの用語は、１つの領域、層又は要素を別の領域、層又は要素と区別するために使用するものにすぎない。従って、本発明の範囲から逸脱することなく、後述する第１の領域、層又は要素を第２の領域、層又は要素と呼ぶことができ、同様に第２の領域、層又は要素を第１の領域、層又は要素と呼ぶこともできる。
さらに、本明細書では、図面に示すような１つの要素と別の要素の関係を説明するために、「下部の（ｌｏｗｅｒ）」又は「底部の（ｂｏｔｔｏｍ）」及び「上部の（ｕｐｐｅｒ）」又は「頂部の（ｔｏｐ）」などの相対語を使用することがある。相対語は、図面に示す位置付けに加え、素子の異なる位置付けを含むことを意図するものである。例えば、図面内の素子を回転させれば、他の要素の「下部」側に存在するものとしてと説明される要素は、この他の要素の「上部」側に位置付けられるようになる。従って、「下部の」という例示的な用語は、図の特定の位置付けに応じて「下部」及び「上部」という両方の位置付けを含むことができる。同様に、図の１つに描かれた素子を回転させれば、他の要素の「下方（ｂｅｌｏｗ）」又は「下位（ｂｅｎｅａｔｈ）」に存在するものとして説明される要素は、この他の要素の「上方（ａｂｏｖｅ）」に置かれるようになる。従って、「下方」又は「下位」という例示的な用語は、上方及び下方という両方の位置付けを含むことができる。
本明細書で使用する専門用語は、特定の実施形態を説明するためのものにすぎず、本発明を限定することを意図するものではない。本明細書で使用する単数形の「１つの（英文不定冠詞）」及び「その（英文定冠詞）」は、その文脈で別様に明確に示していない限り、複数形も含むことが意図される。「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」及び／又は「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用する場合、上述した特徴、ステップ、動作、要素、及び／又は構成部品の存在を示すが、１又はそれ以上の他の特徴、ステップ、動作、要素、構成部品、及び／又はこれらの群の存在又は追加を除外するものではない。
本明細書では、概略図である断面図を参照しながら本発明の実施形態を説明する。このため、例えば製造技術及び／又は製造公差などの結果として生じる、図示の形状からの変化を予想すべきである。従って、本発明の実施形態は、本明細書に示す特定の形状の領域に限定されると解釈すべきではなく、例えば製造に起因する形状の偏差を含む。例えば、長方形として図示又は記載する領域が、通常の製造公差に起因して、丸みのある又は湾曲した特徴を有することもある。従って、図示の領域は事実上概略的なものであり、これらの形状は、素子の領域の正確な形状を示すことを意図するものでも、本発明の範囲を限定することを意図するものでもない。
特に定めがない限り、本明細書で使用する（技術用語及び科学用語を含む）全ての用語は、本発明が属する技術の当業者が一般に理解している意味と同じ意味を有する。一般に使用される辞書で定義されるような用語については、本開示及び関連技術との関連におけるこれらの意味に従う意味を有すると解釈すべきであり、本明細書で明確に定義しない限り、理想的な又は過度に形式的な意味で解釈されるものではない。
シリコンカーバイドは、シリコンに比べて１０倍高い電界（Ｅ−ｆｉｅｌｄ）破壊を示すことができる広バンドギャップ半導体である。この高電界破壊に起因して、例えば高電圧４Ｈ−ＳｉＣスイッチング素子のドリフト領域の厚みは、同等の定格電圧を有するシリコン素子のドリフト領域の厚みの約１／１０とすることができる。従って、４Ｈ−ＳｉＣ高電圧バイポーラスイッチング素子では、ドリフト領域の厚みが減少することにより、ドリフト層の全伝導率変調を、シリコン素子で利用できるものよりも２桁分短い少数キャリア寿命によって達成することができる。４Ｈ−ＳｉＣ素子で薄いドリフト層を使用できることにより、ドリフト層内の蓄積電荷もシリコン素子と比べて１桁小さくなる。これらの蓄積電荷及び少数キャリア寿命の減少を踏まえると、高電圧４Ｈ−ＳｉＣバイポーラ素子は、同等の定格電圧を有するシリコン素子に比べて、ターンオフ特性を最大３桁改善することができる。
さらに、４Ｈ−ＳｉＣドリフト層のドーピング濃度が比較的高く、熱の発生がごく少ないことにより、４Ｈ−ＳｉＣを使用して（例えば１５ｋＶを上回る）極めて高い阻止電圧を有するパワー素子を製造できる一方で、シリコンパワー素子の最大阻止電圧はこれよりも（例えば約１２ｋＶに）制限される。従って、（１３．８ｋＶ〜６９ｋＶなどの）中電圧駆動用途では、４Ｈ−ＳｉＣパワー素子を利用することにより、必要な阻止電圧を供給するために必要な総電力成分量を大幅に減少させることができる。
１２ｋＶの阻止電圧を有するシリコンカーバイドｎチャネル及びｐチャネルＩＧＢＴを、４Ｈ−ＳｉＣに基づいて示した。これらの４Ｈ−ＳｉＣ ＩＧＢＴは、ドリフト層が伝導率変調されるため、優れたオン状態電流密度を示す。同時に、これらのＩＧＢＴは、制御しやすいＭＯＳゲートを採用し、スイッチング特性がサイリスタよりもかなり高速である。
図３は、従来のｐチャネルＩＧＢＴ１００の回路図である。図４は、図３の従来のＩＧＢＴ１００の２つの単位セルの実施構成の断面図である。
図３に示すように、ＩＧＢＴ１００は、ベース１１２、エミッタ１１４及びコレクタ１１６を有するＮＰＮシリコンカーバイドパワーＢＪＴ１１０を含む。ＩＧＢＴ１００は、ゲート１２２、ソース１２４及びドレイン１２６を有するシリコンカーバイドパワーＭＯＳＦＥＴ１２０をさらに含む。シリコンカーバイドパワーＭＯＳＦＥＴ１２０のソース１２４は、シリコンカーバイドパワーＢＪＴ１１０のベース１１２に電気的に接続され、シリコンカーバイドパワーＭＯＳＦＥＴ１２０のドレイン１２６は、シリコンカーバイドパワーＢＪＴ１１０のコレクタ１１６に電気的に接続される。図３に示すように、慣例により、ＢＪＴ１１０のコレクタ１１６はＩＧＢＴ１００のエミッタ１０４であり、ＢＪＴ１１０のエミッタ１１４はＩＧＢＴ１００のコレクタ１０６である。ＭＯＳＦＥＴ１２０のゲート１２２は、ＩＧＢＴ１００のゲート１０２としても機能する。
ＩＧＢＴ１００は、以下のように動作することができる。ＩＧＢＴ１００のゲート１０２には、パワーＭＯＳＦＥＴ１２０にゲートバイアス電圧を印加するための外部駆動回路１３０が接続される。この外部駆動回路１３０が、ＭＯＳＦＥＴ１２０の閾値電圧よりも高い電圧をＩＧＢＴ１００のゲート１０２に印加すると、ゲート１０２の下に、ＩＧＢＴ１００のｐ+エミッタ１０４（すなわち、ＢＪＴの１１０コレクタ１１６）をＢＪＴ１１０のベース１１２に電気的に接続するチャネル１２８として機能する反転層が形成される。ｐ+エミッタ領域１０４からチャネル１２８を通じてベース１１２にホールが注入される。このホール電流は、ＢＪＴ１１０を駆動するベース電流として機能する。このホール電流に応答して、ＩＧＢＴ１００のコレクタ１０６（すなわち、ＢＪＴ１１０のエミッタ１１４）からベース１１２を通じてＩＧＢＴ１００のエミッタ１０４（すなわち、ＢＪＴ１１０のコレクタ１１６）に電子が注入される。従って、シリコンカーバイドパワーＭＯＳＦＥＴ１２０は、シリコンカーバイドパワーＢＪＴ１１０を電流駆動素子から電圧駆動素子に変更し、これにより外部駆動回路１３０を単純化することができる。シリコンカーバイドパワーＭＯＳＦＥＴ１２０は、駆動トランジスタとして機能し、シリコンカーバイドパワーＢＪＴ１１０は、ＩＧＢＴ１００の出力トランジスタとして機能する。
図４は、（ａ）図３のパワーＭＯＳＦＥＴ１２０の一部を形成するために使用される２つの個々のＭＯＳＦＥＴ１２０’、及び（ｂ）図３のパワーＢＪＴ１１０の一部を形成するために使用される２つの個々のＢＪＴ１１０’の概略断面図である。パワーＩＧＢＴ１００を形成するために、複数の個々のＭＯＳＦＥＴ１２０’が平行に実装され、複数の個々のＢＪＴ１１０’が平行に実装されていることが理解できよう。いくつかの実施形態では、個々のＭＯＳＦＥＴ１２０’を個々のＢＪＴ１１０’と空間的に分離できるのに対し、他の実施形態では、個々のＭＯＳＦＥＴ１２０’と個々のＢＪＴ１１０’を素子全体にわたって混合することができる。いずれにせよ、個々のＭＯＳＦＥＴ１２０’と個々のＢＪＴ１１０の組み合わせを、機能上ＩＧＢＴ１００の単位セル１００’と見なすことができる。
図４に示すように、ＭＯＳＦＥＴ１２０’及びＢＪＴ１１０’を、同じバルク単一結晶ｎ型シリコンカーバイド基板１４０上に形成することができる。いくつかの実施形態では、基板１４０を省くことができる。基板１４０上には、ｐ+シリコンカーバイドフィールドストッパ層１４５が設けられる。ｐ型フィールドストッパ層１４５をエピタキシャルに成長させ、例えば約０．２ミクロンの厚みとし、約５×１０17ｃｍ-3の濃度にドープすることができる。フィールドストッパ層１４５上には、低濃度ドープｐ型（ｐ−）シリコンカーバイドドリフト層１５０が設けられる。ｐ型ドリフト層１５０は、例えば、約２×１０14ｃｍ-3の濃度でドープした１００マイクロメータ（μｍ）の厚みのエピタキシャル層とすることができる。低濃度ドープドリフト層１５０における少数キャリア寿命は、約２マイクロ秒（μｓ）である。ドリフト領域１５０上には、やはりエピタキシャルに成長できるｐ型シリコンカーバイド電流拡散層１５５が設けられる。ｐ型シリコンカーバイド電流拡散層１５５の上面には、１対のシリコンカーバイドｎウェル１６０が設けられる。個々のｎウェル１６０の中心部には、ｐ+シリコンカーバイドエミッタ領域１０４’が形成される。ｐ+シリコンカーバイドエミッタ領域１０４’に隣接する個々のｎウェル１６０の上部には、高濃度ドープｎ+シリコンカーバイド層１６５を形成することもできる。個々の単位セルのｎ+シリコンカーバイド領域１６５及びｐ+シリコンカーバイド領域１０４’に接触するように抵抗接点１７５が形成され、ｎ+シリコンカーバイド基板１４０の裏側には抵抗接点１８０が形成される。ｐ型シリコンカーバイド電流拡散層１５５、ｎウェル１６０の頂部、及びｐ+シリコンカーバイドエミッタ領域１０４’上を覆って、シリコン酸化層などのゲート絶縁層１７０が形成される。最後に、このゲート絶縁層１７０上に、例えばシリコンカーバイド層などのＭＯＳＦＥＴゲート１２２’が形成される。上述したように、このＭＯＳＦＥＴゲート１２２’は、単位セル１００’のゲート１０２’としても機能する。これにより、ｎウェル１６０の各々のｐ+エミッタ領域１０４’とｐ型電流拡散層１５５の間にＭＯＳＦＥＴチャネルが定められる。
キャリア濃度に関しては、上述したｐ+及びｎ+導電型領域及びエピタキシャル層を、過度の製造欠陥を引き起こさずに可能な限り高濃度にドープすることができる。ｐ型シリコンカーバイド領域を生成するのに適したドーパントには、アルミニウム、ホウ素又はガリウムがある。ｎ型シリコンカーバイド領域を生成するのに適したドーパントには、窒素及びリンがある。
ｐ+シリコンカーバイド領域１０４’は、ＩＧＢＴ１００の各それぞれの単位セル１００’のエミッタとして（及び、各ＩＧＢＴ１００’の一部であるＢＪＴ１１０’のコレクタ１１６として）機能する。ｐ型シリコンカーバイド層１４５、１５０、１５５は、ＢＪＴ１１０’のベース１１２’として機能し、ｎ+シリコンカーバイド基板１４０は、ＢＪＴ１１０’のエミッタ１１４’及びＩＧＢＴ１００’のコレクタ１０６’として機能する。ｐ+シリコンカーバイド領域１０４’は、それぞれのＭＯＳＦＥＴ１２０’のドレイン領域１２６’として機能し、ｐ型シリコンカーバイド電流拡散層１５５は、ＭＯＳＦＥＴ１２０’のソース領域１２４’として機能する。ｐ+シリコンカーバイド領域１０４’とｐ型シリコンカーバイド電流拡散層１５５の間のｎウェル１６０の上部は、それぞれのＭＯＳＦＥＴ１２０’のチャネル１２８’を含む。
図３及び図４には、本発明の実施形態によるｐチャネルＩＧＢＴ１００の単位セル１００’の構造を示しているが、本発明の別の実施形態によるｎチャネルＩＧＢＴを提供することもできる。例えば、このような１つの実施形態では、半導体層の各々の極性が逆になることを除き、図４に示すものと同じ構造のｎチャネルＩＧＢＴの単位セルを提供することができる。
以下、再び図４を参照しながら、単位セル１００’の動作について説明する。ＭＯＳＦＥＴ１２０’の閾値電圧を上回るバイアス電圧がゲート１２２’に印加されると、図４の「ホール電流」とラベル表示した矢印で示すように、各ＭＯＳＦＥＴ１２０’のチャネル１２８’を横切ってＢＪＴ１１０’のベースにホール電流が流れる。このベース電流のｐ型電流拡散層１５５を通る垂直伝導は、ｎウェル１６０間に定められたＪＦＥＴ領域を通る。このベース電流に応答して、各ＢＪＴ１１０’のコレクタ１１６’（すなわち、図４のＳｉＣ領域１６５）からｎウェル１６０を通じて個々のＢＪＴ１１０’のエミッタ１１４’（すなわち、図４の基板１４０）に電子電流が流れる。
相互コンダクタンス及び最大制御可能電流密度は、ｎチャネルＩＧＢＴよりもｐチャネルＩＧＢＴの方がかなり高い。この相違は、ホールに対する電子のキャリア移動度、すなわち、μe,bulk／μh,bulkによって説明することができ、４Ｈ−ＳｉＣでは約１０になる。ＩＧＢＴにおける電子電流とホール電流の比率は、キャリア移動度によって決定される。従って、４Ｈ−ＳｉＣでは、極性に関係なく、ホール電流よりも電子電流の方が約１０倍大きい。ｎチャネル４Ｈ−ＳｉＣ ＩＧＢＴでは、（電子電流が優位を占めているので）電流のほとんどがＭＯＳＦＥＴチャネルを流れ、従ってｎ型４Ｈ−ＳｉＣ ＩＧＢＴの相互コンダクタンス及び飽和電流（ＩDSS）を、ＭＯＳＦＥＴチャネル移動度によって制限することができる。対照的に、４Ｈ−ＳｉＣｐチャネルＩＧＢＴのＭＯＳＦＥＴチャネルは、総電流のほんのわずかを運ぶにすぎず、電流のほとんどは広いベースＮＰＮ ＢＪＴのコレクタを流れ、この結果、利得が大幅に向上して飽和電流がかなり高くなる。
ドリフト層の伝導率変調は、（基板からなどの）裏側からの少数キャリアの注入、及び注入された少数キャリアの拡散距離に依存する。温度が上昇するにつれ、同様にキャリア寿命も延びる。しかしながら、さらに速い速度で温度が上昇すると移動度は減少し、従って温度の上昇とともに拡散距離が減少する。４Ｈ−ＳｉＣバイポーラ素子では、より高い電子の移動度に起因して、同じキャリア寿命であれば、ホールの拡散距離よりも電子の拡散距離の方が約３倍大きい。従って、（ホールが少数キャリアである）ｎチャネルＩＧＢＴよりも、（電子が少数キャリアである）ｐチャネルＩＧＢＴの動作温度の範囲全体にわたってドリフト層の全伝導率変調を維持する方がずっと容易である。
上述したように、残念ながらＩＧＢＴは、ある環境下でラッチアップを生じ得る寄生サイリスタを含む。例えば、図４を参照すると、単位セル１００’を流れる電子電流が増加するにつれ、個々のｎウェル領域１６０と、これに関連するｐ+エミッタ領域１０４’との間に電圧差が生じる。この電圧差が閾値量（例えば典型的なシリコンカーバイドＩＧＢＴでは約２．７ボルト）に達すると、ｎウェル領域１６０及びｐ+エミッタ領域１０４’により形成されるｐ−ｎ接合がオンになる。こうなると、たとえゲート１２２’に印加されるバイアス電圧を取り除いても、コレクタ１１６’からエミッタ１１４’に電子電流が流れ続けるようになる。従って、この閾値電流密度に達するとＩＧＢＴ１００の制御が失われる恐れがあるので、ＩＧＢＴ１００は、ｐ−ｎ接合をオンにするのに必要な電流密度未満の電流密度でしか使用することができない。
シリコンベースのＩＧＢＴにも、制御可能な電流密度に関する制限があるが、通常、シリコンにおける電子移動度はホール移動度の２〜３倍であり、これに対して、上述したように、４Ｈ−ＳｉＣベースＩＧＢＴのドリフト領域では、通常、電子移動度はホール移動度の１０倍を超える。この結果、シリコンカーバイドＩＧＢＴでは、電流の大部分が、コレクタ１１６’からｎウェル１６０を通じてエミッタ１１４’に流れる電子電流で構成される。従って、シリコンカーバイド内の電子及びホール移動度の顕著な違いに起因して、ラッチアップを引き起こすｎウェルを流れる電流がより急速に形成されるので、本質的にシリコンカーバイドＩＧＢＴの方がラッチアップしやすい傾向にある。
本発明の実施形態によれば、少数キャリア転換経路又は「少数キャリアダイバータ」として機能するシリコン層を有する高電圧シリコンカーバイドＩＧＢＴが提供される。本発明の実施形態によるシリコンカーバイドＩＧＢＴ内に提供されるシリコン層は、素子を通じてかなりの割合の少数キャリア電流を運ぶことができる伝導経路を提供することができ、これによりＩＧＢＴ構造のラッチアップの際に寄生サイリスタを形成するのに必要な、素子のオン状態電流密度が増加する。この結果、本発明の実施形態によるシリコンカーバイドＩＧＢＴは、制御可能な電流密度を大幅に増やすことができる。
シリコンＩＧＢＴにおけるラッチアップを減少させる１つの技法は、ゲートの下に少数電流転換経路として機能するｎウェルを配置することである。この少数電流転換経路には（５０パーセントなどの）かなりの量の少数電流が流れることができ、これによりｐ−ｎ接合部を通る電流フローが減少し、寄生サイリスタのラッチアップを伴わずに電流密度を大きくすることができる。
シリコンカーバイドＩＧＢＴでは、素子のゲートの下にシリコンカーバイドｎウェルを形成して、このような少数電流転換経路を提供することができる。しかしながら、セルピッチは大幅に増加する。対照的に、シリコンカーバイドＩＧＢＴ内にシリコンｎウェルを少数電流転換経路として形成した場合、狭いセルピッチを保持することができ、ゲートソース容量ＣＧＳも同様に減少する。
本発明の実施形態によれば、セル内に少数キャリアダイバータを有する単位セルを含むシリコンカーバイドＩＧＢＴが提供される。エピタキシャル素子構造にｐ−ｎヘテロ接合を提供することによって少数キャリアダイバータを形成することができ、少数キャリアダイバータを形成する半導体層は、シリコンカーバイドホモ接合の拡散電位よりも低い拡散電位を有する（本明細書では、「ホモ接合」とは、同じ基材から形成される２つの層のｐ−ｎ接合のことを意味する）。例えば、いくつかの実施形態では、エピタキシャル素子構造に、素子のドリフト領域の導電型とは逆の導電型を有するポリシリコン膜を設けることによって少数キャリアダイバータを形成することができる。従って、例えば、本発明の実施形態によるｐチャネルＩＧＢＴでは、少数キャリアダイバータをｎ型シリコン膜で構成することができる。少数キャリアダイバータにより提供される伝導経路は、かなりの量の総少数キャリア電流を素子のｎウェルから離して転換させることができ、従って、素子内に存在する寄生サイリスタのラッチアップの発生を飛躍的に抑えることができる。従って、本発明の実施形態によるパワーシリコンカーバイドＩＧＢＴは、制御可能な電流密度を増加させることができた。
いくつかの実施形態によれば、（一例としてｐ−ＩＧＢＴ構造を使用する）素子内でイオン注入により少数キャリアダイバータを形成してｐ−ｎ接合を形成する代わりに、例えば、導電層によってＩＧＢＴのエミッタに電気的に接続されるｎ+ポリシリコン／ｐ型シリコンカーバイドヘテロ接合が形成される。このｎ+ポリシリコン／ｐ型シリコンカーバイドヘテロ接合をＪＦＥＴギャップ領域に配置して、少数キャリア電流（すなわち、ｐチャネルＩＧＢＴ場合には電子電流）を埋め込みｎウェルから離して転換させる。ｎ型ポリシリコンとｐ型シリコンカーバイドの間の拡散電位は、例えば約１．２Ｖとすることができる。対照的に、シリコンカーバイドホモ接合の拡散電位は、例えば約２．７Ｖとすることができる。
いくつかの本発明の実施形態によるｐ型４Ｈ−ＳｉＣ ＩＧＢＴの１対の単位セル２００を図５の断面図に示す。図５に示す単位セル２００は、例えば１５ｋＶの阻止能力を有するＩＧＢＴの一部とすることができる。単位セル２００を一部とするＩＧＢＴは、図３に示すＩＧＢＴ１００と同じ回路図を有することができる。
図５に示すように、単位セル２００は、高濃度ドープｎ+４Ｈシリコンカーバイド基板２４０上に形成される。シリコンカーバイド基板２４０上には、中濃度ドープｎ型シリコンカーバイド注入層２４５が、例えばエピタキシャル成長によって形成される。このｎ型シリコンカーバイド注入層２４５上には、中濃度ドープｐ型シリコンカーバイドベース層２５０が形成される。このｐ型シリコンカーバイドベース層２５０上には、例えば、約１５０マイクロメータの厚みを有する（約１×１０14ｃｍ-3以下などの)低濃度ドープｐ型ドリフトシリコンカーバイド層２５５が形成される。層２４５、２５０及び２５５は、全て４Ｈ−ＳｉＣ層を含むことができる。
さらに図５に示すように、ｐ型シリコンカーバイドドリフト層２５５の上面には、１対のシリコンカーバイドｎウェル２６０が設けられる。各シリコンカーバイドｎウェル２６０の中心部には、高濃度ドープｐ+シリコンカーバイドエミッタ領域２０４が形成される。個々のｐ+シリコンカーバイド領域２０４上、及び個々のシリコンカーバイドｎウェル２６０の一部の上に、抵抗接点２７５が形成される。ｎ+シリコンカーバイド基板２４０の裏面には、抵抗接点２８０が形成される。ｐ-シリコンカーバイドドリフト層２５５、各ｎウェル２６０の一部、及び各ｐ+シリコンカーバイドエミッタ領域２０４の一部を覆って、シリコン酸化層などのゲート絶縁層２７０が形成される。最後に、このゲート絶縁層２７０上に、例えばシリコンカーバイド層などのゲート２２２が形成される。これにより、ｎウェル２６０の各々のｐ+エミッタ領域２０４とｐ型シリコンカーバイドドリフト層２５５の間にＭＯＳチャネルが定められる。
素子のＭＯＳチャネルを流れる電流は、ホール電流よりも電子電流の方が約１桁多いので、単位セル２００を含むＩＧＢＴは、大幅な利得増大をもたらす。ｎチャネル４Ｈ−ＳｉＣ ＭＯＳパワー素子又はｐチャネル４Ｈ−ＳｉＣ ＭＯＳパワー素子の両方では、通常、ゲート誘電体（すなわち、図５のゲート絶縁層２７０）に非常に高い電界を印加して素子をオンにし、低ＭＯＳ有効チャネル移動度を補償するので、この利得増大の特性は素子の信頼性にとって重要な意味を持つ。ｐチャネルＩＧＢＴ内のＭＯＳチャネルにはわずかな電流しか流れないのに対し、バイポーラトランジスタのＮＰＮ構造にはオン状態電流の大部分が流れるので、ゲート誘電体層に著しく低い電界を印加する一方で、適度に高いオン状態電流密度を達成することができる。従って、ゲート誘電体の信頼性を実質的に改善することができる。しかしながら、上述したように、この利得増大によって素子のＮＰＮ構造を通る電流が増加することにより、寄生サイリスタのラッチアップの可能性も高まる。従って、素子におけるラッチアップのリスクを低減又は最小化するように注意しなければならない。
素子がサポートできる制御可能な電流密度を増加させるために、図５のＩＧＢＴ２００は、ｐ型シリコンカーバイドドリフト層２５５とヘテロ接合を形成するｎ+ポリシリコン層２９０をさらに含む。このポリシリコン層２９０を、例えば化学蒸着又はスパッタリングにより、シリコンカーバイドｎウェル２６０間のＪＦＥＴギャップ領域内のｐ型シリコンカーバイドドリフト層２５５上に形成することができる。図５に示すように、いくつかの実施形態では、ポリシリコン層２９０の底面がｎウェル２６０の上面と実質的に整列するようにして、ｐ型シリコンカーバイドドリフト層２５５の上面上にポリシリコン層２９０を形成することができる。図５Ａに示すように、他の実施形態では、ｐ型シリコンカーバイドドリフト層２５５の中心部を窪ませて、ドリフト層２５５の凹領域内にポリシリコン層２９０を形成することができる。このような実施形態では、基板２４０の上方で、ポリシリコン層２９０の上面をｎウェル２６０の上面の高さとほぼ同じにすることができる。図５及び図５Ａの両方の実施形態では、ポリシリコン層２９０をエミッタ領域２０４に電気的に接続して、基板２４０からエミッタ領域２０４までの、ポリシリコン層２９０を流れる電流路を提供することができる。いくつかの実施形態では、ポリシリコン層２９０とエミッタ領域２０４の間の電気接続部を、例えば図５に示す平面外の素子セルの隅に配置することができる。
図５及び図５Ａの両方の実施形態では、ポリシリコン層２９０が、少数キャリア電流の大部分を埋め込みｎウェル２６０から離して転換できる少数電流ダイバータとして機能する。ｎウェル２６０の電圧降下は、ｎウェルを通過する電流密度の関数であり、少数電流ダイバータ２９０が寄生サイリスタのラッチアップの発生を飛躍的に減少させることができるので、素子の制御可能な電流密度が潜在的に増加する。
上述したように、図５の実施形態では、ドリフト層２５５の上面上に、ｎウェル２６０間に配置されたドリフト層２５５のＪＦＥＴ領域の上方に存在するようにポリシリコン層２９０が形成される。代わりに、図５Ａの実施形態の場合のように、少数電流ダイバータ２９０をＪＦＥＴ領域内に配置した場合、ドリフト層２５５のＪＦＥＴ領域を通るベース電流を運ぶチャネルの幅が狭くなり、これによりＪＦＥＴ領域内の抵抗が増加することがある。この抵抗の増加は、ＩＧＢＴのベース電流を減少させるように機能し、これがさらに素子全体の少数電流密度を減少させることがある。従って、図５の実施形態のように、ＪＦＥＴ領域の上方にポリシリコン層２９０を形成することにより、ドリフト層２５５のＪＦＥＴ領域内の抵抗の増加を抑えることができ、素子が大きな電流密度をサポートできるようになる。
少数キャリアダイバータ２９０は、ゲート電極がゲート絶縁層を通じてｐ型ドリフト層２５５と直接重なる度合いも減少させる。この結果、少数キャリアダイバータ２９０を含めることにより、ゲート駆動回路がＩＧＢＴをオンにするために供給しなければならない電力を低減できるようになる。従って、本発明の実施形態によるＩＧＢＴは、恒常的なゲート駆動のために、スイッチング速度を速めることができる。
図５に示すように、いくつかの実施形態では、ポリシリコン層２９０の上方及び／又は側方に存在するゲート絶縁層２７０の中心部の方を、ｎウェル２６０及びｐ+シリコンカーバイド層２０４を覆って拡がるゲート絶縁層２７０の外側部分よりも厚くすることができる。この厚くした酸化層により、ゲート絶縁層２７０の中心部に印加される高電界を考慮した場合に生じ得る酸化層の劣化の影響を抑えることができる。
図６Ａは、図３及び図４の構造を有する従来の４Ｈ−ＳｉＣ ＩＧＢＴのトップ電極（すなわち、図４の単位セル１００’における電極１７５）の各々を通るシミュレートした電流フローを示すグラフである。図６Ｂは、図３のＩＧＢＴ構造の単位セルの、ＩＧＢＴが「オン」状態のときの素子の異なる領域を通る電流密度を示す簡略断面図である。図６Ａ及び図６Ｂに示すように、高ドレイン電圧（すなわち、基板に印加される電圧）では、電流の大部分が、ｎウェル１６０及びｎ+シリコンカーバイド領域１６５を流れる電子電流である。例えば、−２０ボルトのドレイン電圧では、ｎ+シリコンカーバイド領域１６５を流れる電子電流が約３０Ａ／ｃｍ2であるのに対し、ｐ+シリコンカーバイド領域１０４を流れるベースホール電流は１５Ａ／ｃｍ2未満である。上述したように、ｎウェル１６０及びｎ+シリコンカーバイド領域１６５を通る電流が大きくなるにつれ、ＩＧＢＴは、寄生サイリスタの結果としてラッチアップする可能性がある。
相対的に、図７Ａに、図５ＡのＩＧＢＴ２００の構造を有する本発明の実施形態による４Ｈ−ＳｉＣ ＩＧＢＴのトップ電極の各々を通るシミュレートした電流フローを示している。図７Ｂは、図５ＡのＩＧＢＴ構造の、ＩＧＢＴが「オン」状態のときの素子の異なる領域を通る電流密度を示す簡略断面図である。図７Ａ及び図７Ｂに示すように、高ドレイン電圧（すなわち、基板に印加する電圧）では、ポリシリコン少数電流ダイバータ２９０を流れる電子電流の量は、ｎウェル２６０及びｎ+シリコンカーバイド領域２６５の一方を流れる電子電流の量とほぼ等しい。このことは、相当量の電子電流がｎウェル２６０及びｎ+シリコンカーバイド領域２６５から離れて転換され、これによりラッチアップの可能性が低下する一方で、素子を通じて大きな電流密度をサポートしていることを示す。この結果、ｎ+ポリシリコン／ｐシリコンカーバイド／ｎ基板構造を有するトランジスタのコレクタ電流を表す総順方向電流の約３分の１が、素子のベースを導電する。従って、本発明のいくつかの実施形態による少数電流ダイバータを含めた結果、ラッチアップ電流密度を大幅に改善することができる。
図５及び図５Ａの素子には、本発明の範囲から逸脱することなく数多くの変更を行うことができる。例えば、図５及び図５Ａに示すシリコンカーバイドＩＧＢＴが各々平面構造を有するのに対し、トレンチ構造を有するＭＯＳＦＥＴゲートを備えたＩＧＢＴに、本発明の実施形態による少数キャリアダイバータを同様に含めることもできる。別の例として、上述したＩＧＢＴがシリコンカーバイドＩＧＢＴで構成されるのに対し、他の実施形態では、シリコンカーバイドとは異なる広バンドギャップ半導体を使用することができ、及び／又は単結晶シリコン、シリコンゲルマニウムなどのポリシリコン以外の材料で少数キャリアダイバータを形成できることも同様に理解されよう。さらに他の実施形態では、少数キャリアダイバータの形状及び／又は位置が、図５及び図５Ａに示す形状及び位置と異なってもよい。従って、これらの実施形態は限定を意図するものではなく、むしろ本発明の例示的な実施形態を例示するものであると理解されたい。
上述したように、本発明の実施形態によるＩＧＢＴは、ｎウェル外部に電流のかなりの部分の経路を定めることができ、これにより、素子がラッチアップのリスクを高めずに、より大きな電流密度をサポートできるようになる。また、ポリシリコン少数電流ダイバータがコレクタからゲートを保護するので、ゲートドレイン入力容量を低減することができ、これによりゲート電荷を大幅に低減することができる。さらに、本発明の実施形態によるｐチャネルＩＧＢＴでは、非常に大きな電子電流がもたらす利得増大により、低いゲート電界を印加して素子をオンにすることができるようになる。高電界を繰り返し印加することにより、素子のゲート酸化物が時間とともに劣化する可能性があるので、本発明の実施形態によるｐチャネルＩＧＢＴに低い電界を印加できることにより、素子の安定性及び／又は信頼性を改善することができる。また、上述したＩＧＢＴを製造するための製造過程は、従来のＩＧＢＴの製造過程と一致する。
以上、主にシリコン少数キャリアダイバータを含むシリコンカーバイド素子に関して本発明を説明したが、他の実施形態では、この素子は、例えば窒化ガリウム、セレン化亜鉛、又は他のいずれかのＩＩ〜ＶＩ族又はＩＩＩ〜Ｖ族の広バンドギャップ化合物半導体などの、シリコンカーバイド以外の広バンドギャップ半導体を有することができると理解されたい。本明細書では、広バンドギャップという用語は、少なくとも１.４ｅＶのバンドギャップを有するいずれかの半導体を含む。少数キャリアダイバータがシリコン以外の半導体を含むことができることも同様に理解されるであろう。
特定の図を参照しながら上記の実施形態を説明したが、本発明のいくつかの実施形態は、追加の及び／又は介在する層、構造、又は要素を含むことができ、及び／又は特定の層、構造、又は要素を削除できることを理解されたい。本発明のいくつかの例示的な実施形態について説明したが、当業者であれば、本発明の新規の教示及び利点から大きく逸脱することなく、この例示的な実施形態に多くの修正を行えることを容易に理解するであろう。従って、特許請求の範囲に定義される本発明の範囲には、全てのこのような修正が含まれることを意図している。従って、上述の内容は本発明の例示であり、開示した特定の実施形態に限定されると解釈すべきではなく、添付の特許請求の範囲には、開示した実施形態に対する修正及びその他の実施形態が含まれることを意図している。本発明は以下の特許請求の範囲により定義され、これには特許請求の範囲の同等物が含まれる。
２００ 単位セル
２０４ ｐ+ＳｉＣ
２１０ ＢＪＴ
２２０ ＭＯＳＦＥＴ
２２２ ゲート
２４０ ｎ+ＳｉＣ基板
２４５ ｎＳｉＣ注入層
２５０ ｐＳｉＣベース層
２５５ ｐＳｉＣドリフト層
２６０ ＳｉＣ ｎウェル
２７０ ゲート絶縁層
２７５ 抵抗接点
２９０ ｎ+Ｓｉ

Claims (19)

  1. コレクタ、エミッタ及びベースを有する広バンドギャップ半導体バイポーラ接合トランジスタ（「ＢＪＴ」）と、
    前記ＢＪＴの前記ベースに電流を供給するように構成された広バンドギャップ半導体ＭＯＳＦＥＴと、
    前記ＢＪＴの前記ベースの導電型とは逆の導電型を有し、前記ＢＪＴの前記ベースとヘテロ接合を形成する、前記ＢＪＴの前記ベース上の少数キャリア転換半導体層と、
    を含むことを特徴とする高電力絶縁ゲートバイポーラ接合トランジスタ（「ＩＧＢＴ」）。
  2. 前記広バンドギャップ半導体ＢＪＴがシリコンカーバイドＢＪＴを含み、前記広バンドギャップ半導体ＭＯＳＦＥＴがシリコンカーバイドＭＯＳＦＥＴを含む、
    ことを特徴とする請求項１に記載の高電力ＩＧＢＴ。
  3. 前記ヘテロ接合が、前記ベースの材料のホモ接合の第２の拡散電位よりも低い第１の拡散電位を有する、
    ことを特徴とする請求項１に記載の高電力ＩＧＢＴ。
  4. 前記少数キャリア転換半導体層が、ドープポリシリコン層を有する、
    ことを特徴とする請求項２に記載の高電力ＩＧＢＴ。
  5. 前記ＩＧＢＴが、
    ｎ型注入層と、
    前記ｎ型注入層上のｐ型層と、
    前記ｐ型層の上部にあるｎウェルと、
    前記ｎウェルの上部領域内にある高濃度ドープｐ型層と、
    前記ｎウェル及び前記高濃度ドープｐ型層上のゲート誘電体層と、
    前記ゲート誘電体層上のゲート電極と、
    を含むことを特徴とする請求項４に記載の高電力ＩＧＢＴ。
  6. 前記ｎ型注入層上の前記ｐ型層が、
    前記高濃度ドープｐ型層のドーピング濃度未満のドーピング濃度を有するｐ型ベース層と、
    前記ｐ型ベース層のドーピング濃度未満のドーピング濃度を有する、前記ｐ型ベース層上のｐ型ドリフト層と、
    を含むことを特徴とする請求項５に記載の高電力ＩＧＢＴ。
  7. 前記ドープポリシリコン層が、前記ゲート誘電体層と前記ｐ型ドリフト層の間に存在する、
    ことを特徴とする請求項６に記載の高電力ＩＧＢＴ。
  8. 前記ドープポリシリコン層の上面が、前記ｎウェルの上面よりも、前記ｎ型注入層のさらに上方に存在する、
    ことを特徴とする請求項７に記載の高電力ＩＧＢＴ。
  9. 前記高濃度ドープｐ型層の第１の側に存在するとともに前記ゲート電極の下に存在する前記ｎウェルの第１のチャネル領域が、前記高濃度ドープｐ型層の反対側に存在する前記ｎウェルの第２の領域と実質的に同じ濃度でドープされる、
    ことを特徴とする請求項７に記載の高電力ＩＧＢＴ。
  10. 前記ドープポリシリコン層上に存在する前記ゲート絶縁層の中間部の厚みが、前記ｎウェル上に存在する前記ゲート絶縁層の端部の厚みよりも厚い、
    ことを特徴とする請求項５に記載の高電力ＩＧＢＴ。
  11. 前記高濃度ドープｐ型層と前記少数キャリア転換半導体層の間の電気的接続をさらに含む、
    ことを特徴とする請求項５に記載の高電力ＩＧＢＴ。
  12. ｎ型シリコンカーバイド注入層と、
    前記ｎ型シリコンカーバイド注入層上のｐ型シリコンカーバイドベース層と、
    前記ｎ型シリコンカーバイド注入層に対向する、前記ｐ型シリコンカーバイドベース層上のｐ型シリコンカーバイドドリフト層と、
    前記ｐ型シリコンカーバイドドリフト層の上部にあるシリコンカーバイドｎウェルと、
    前記ｐ型シリコンカーバイドベース層に対向する、前記ｐ型シリコンカーバイドドリフト層上のｎ型シリコン層と、
    前記シリコンカーバイドｎウェル及び前記ｎ型シリコン層上のゲート絶縁層と、
    前記シリコンカーバイドｎウェル及び前記ｎ型シリコン層に対向する、前記ゲート絶縁層上のゲート電極と、
    を含むことを特徴とする高電力ｐチャネルシリコンカーバイド絶縁ゲートバイポーラ接合トランジスタ（「ＩＧＢＴ」）。
  13. 前記シリコンカーバイドｎウェルの上面にあるｐ型シリコンカーバイドエミッタ層をさらに含み、前記ｎ型シリコン層が、前記ｐ型シリコンカーバイドエミッタ層に電気的に接続される、
    ことを特徴とする請求項１２に記載の高電力ｐチャネルシリコンカーバイドＩＧＢＴ。
  14. 前記シリコン層が、前記ｐ型シリコンカーバイドドリフト層とヘテロ接合を形成する少数キャリアダイバータを含む、
    ことを特徴とする請求項１３に記載の高電力ｐチャネルシリコンカーバイドＩＧＢＴ。
  15. 前記シリコン層の上面が、前記シリコンカーバイドｎウェルの上面よりも、前記ｎ型シリコンカーバイド基板のさらに上方に存在する、
    ことを特徴とする請求項１４に記載の高電力ｐチャネルシリコンカーバイドＩＧＢＴ。
  16. 高電力シリコンカーバイド絶縁ゲートバイポーラ接合トランジスタ（「ＩＧＢＴ」）であって、
    コレクタ領域、エミッタ領域及びベース領域を含むシリコンカーバイドバイポーラ接合トランジスタ（「ＢＪＴ」）と、
    ソース領域、ドレイン領域及びゲート電極を含むシリコンカーバイドＭＯＳＦＥＴと、
    前記シリコンカーバイドＩＧＢＴのシリコンカーバイド層とｐ−ｎヘテロ接合を形成する、前記シリコンカーバイドＩＧＢＴの層構造内のドープ半導体層と、
    を含むことを特徴とする高電力シリコンカーバイドＩＧＢＴ。
  17. 前記ドープ半導体層がドープシリコン層を含む、
    ことを特徴とする請求項１６に記載の高電力シリコンカーバイドＩＧＢＴ。
  18. 前記ドープシリコン層が、ドープポリシリコン少数キャリアダイバータを含む、
    ことを特徴とする請求項１７に記載の高電力シリコンカーバイドＩＧＢＴ。
  19. 前記ドープポリシリコン層の上面が、前記ＢＪＴのコレクタ領域の上面よりも、前記ＩＧＢＴのｎ型基板のさらに上方に存在する、
    ことを特徴とする請求項１８に記載の高電力シリコンカーバイドＩＧＢＴ。
JP2012513972A 2009-06-02 2010-05-21 少数キャリアダイバータを含む高電圧絶縁ゲートバイポーラトランジスタ Active JP5671014B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US18321909P 2009-06-02 2009-06-02
US61/183,219 2009-06-02
US12/556,870 US8629509B2 (en) 2009-06-02 2009-09-10 High voltage insulated gate bipolar transistors with minority carrier diverter
US12/556,870 2009-09-10
PCT/US2010/035709 WO2010141237A2 (en) 2009-06-02 2010-05-21 High voltage insulated gate bipolar transistors with minority carrier diverter

Publications (2)

Publication Number Publication Date
JP2012529177A true JP2012529177A (ja) 2012-11-15
JP5671014B2 JP5671014B2 (ja) 2015-02-18

Family

ID=43219216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012513972A Active JP5671014B2 (ja) 2009-06-02 2010-05-21 少数キャリアダイバータを含む高電圧絶縁ゲートバイポーラトランジスタ

Country Status (4)

Country Link
US (1) US8629509B2 (ja)
EP (1) EP2438611B1 (ja)
JP (1) JP5671014B2 (ja)
WO (1) WO2010141237A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018012241A1 (ja) * 2016-07-14 2018-01-18 三菱電機株式会社 半導体装置およびその製造方法
WO2023233529A1 (ja) * 2022-05-31 2023-12-07 ファナック株式会社 モータ駆動装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2479372B (en) * 2010-04-07 2013-07-24 Ge Aviat Systems Ltd Power switches for aircraft
US9076761B2 (en) * 2011-06-14 2015-07-07 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
CN103918079B (zh) * 2011-09-11 2017-10-31 科锐 包括具有改进布局的晶体管的高电流密度功率模块
US8730629B2 (en) * 2011-12-22 2014-05-20 General Electric Company Variable breakdown transient voltage suppressor
JP5811829B2 (ja) 2011-12-22 2015-11-11 住友電気工業株式会社 半導体装置の製造方法
US9054183B2 (en) * 2012-07-13 2015-06-09 United Silicon Carbide, Inc. Trenched and implanted accumulation mode metal-oxide-semiconductor field-effect transistor
US9064887B2 (en) 2012-09-04 2015-06-23 Infineon Technologies Austria Ag Field-effect semiconductor device and manufacturing method therefor
US10115815B2 (en) 2012-12-28 2018-10-30 Cree, Inc. Transistor structures having a deep recessed P+ junction and methods for making same
US9530844B2 (en) 2012-12-28 2016-12-27 Cree, Inc. Transistor structures having reduced electrical field at the gate oxide and methods for making same
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US9070571B2 (en) * 2013-03-15 2015-06-30 Infineon Technologies Ag Power switching module with reduced oscillation
US9748341B2 (en) * 2013-07-02 2017-08-29 General Electric Company Metal-oxide-semiconductor (MOS) devices with increased channel periphery
US9111919B2 (en) * 2013-10-03 2015-08-18 Cree, Inc. Field effect device with enhanced gate dielectric structure
US20150263145A1 (en) * 2014-03-14 2015-09-17 Cree, Inc. Igbt structure for wide band-gap semiconductor materials
US20150311325A1 (en) * 2014-04-23 2015-10-29 Cree, Inc. Igbt structure on sic for high performance
US9793430B1 (en) * 2016-05-09 2017-10-17 Qatar University Heterojunction schottky gate bipolar transistor
US10615274B2 (en) 2017-12-21 2020-04-07 Cree, Inc. Vertical semiconductor device with improved ruggedness
US11489069B2 (en) * 2017-12-21 2022-11-01 Wolfspeed, Inc. Vertical semiconductor device with improved ruggedness
CN109346509B (zh) * 2018-08-29 2020-06-16 电子科技大学 一种电荷存储型绝缘栅双极型晶体管及其制备方法
US20200105874A1 (en) * 2018-10-01 2020-04-02 Ipower Semiconductor Back side dopant activation in field stop igbt
US12032014B2 (en) * 2019-09-09 2024-07-09 Analog Devices International Unlimited Company Semiconductor device configured for gate dielectric monitoring
CN112864234B (zh) * 2019-11-27 2022-04-15 苏州东微半导体股份有限公司 Igbt功率器件
CN114242709A (zh) * 2021-11-30 2022-03-25 厦门大学 一种集成led的光增强碳化硅功率器件
CN114242771B (zh) * 2021-11-30 2024-06-04 厦门大学 一种光增强碳化硅功率器件导通特性的结构
CN114927565B (zh) * 2022-05-31 2023-04-28 电子科技大学 集成开基区pnp晶体管碳化硅mosfet器件及制备方法
CN117334733A (zh) * 2023-10-16 2024-01-02 重庆邮电大学 控制空穴注入效率的N衬底沟槽型GaN绝缘栅双极型晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851123A (ja) * 1994-05-31 1996-02-20 Toshiba Corp 半導体装置およびその製造方法
JPH09139510A (ja) * 1995-07-19 1997-05-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008124426A (ja) * 2006-10-17 2008-05-29 Nissan Motor Co Ltd 半導体装置の製造方法
US20090085064A1 (en) * 2007-09-27 2009-04-02 Infineon Technologies Austria Ag Heterojunction semiconductor device and method

Family Cites Families (229)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439189A (en) * 1965-12-28 1969-04-15 Teletype Corp Gated switching circuit comprising parallel combination of latching and shunt switches series-connected with input-output control means
US3629011A (en) 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
FR2347780A1 (fr) 1976-07-21 1977-11-04 Bicosa Recherches Perfectionnements apportes a un element bistable et circuit interrupteur comportant un tel element bistable
US4242690A (en) 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4581542A (en) * 1983-11-14 1986-04-08 General Electric Company Driver circuits for emitter switch gate turn-off SCR devices
US4644637A (en) * 1983-12-30 1987-02-24 General Electric Company Method of making an insulated-gate semiconductor device with improved shorting region
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
JPS6449273A (en) 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US5011549A (en) * 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4945394A (en) 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
JP2680083B2 (ja) 1988-12-06 1997-11-19 富士通株式会社 半導体基板及びその製造方法
JPH02275675A (ja) 1988-12-29 1990-11-09 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
US5111253A (en) * 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US4927772A (en) * 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
JPH0766971B2 (ja) * 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
US5028977A (en) 1989-06-16 1991-07-02 Massachusetts Institute Of Technology Merged bipolar and insulated gate transistors
JP2623850B2 (ja) 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
JP2752184B2 (ja) * 1989-09-11 1998-05-18 株式会社東芝 電力用半導体装置
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5292501A (en) * 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5291050A (en) * 1990-10-31 1994-03-01 Fuji Electric Co., Ltd. MOS device having reduced gate-to-drain capacitance
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5155289A (en) 1991-07-01 1992-10-13 General Atomics High-voltage solid-state switching devices
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US5242841A (en) 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US6344663B1 (en) * 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5629531A (en) 1992-06-05 1997-05-13 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) * 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
JP3146694B2 (ja) * 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) * 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
JPH0799312A (ja) * 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
JPH06268227A (ja) 1993-03-10 1994-09-22 Hitachi Ltd 絶縁ゲート型バイポーラトランジスタ
JP2811526B2 (ja) 1993-04-19 1998-10-15 東洋電機製造株式会社 静電誘導ショットキー短絡構造を有する静電誘導型半導体素子
US5371383A (en) 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
US5539217A (en) 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5510630A (en) * 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5396085A (en) * 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
JP3352840B2 (ja) * 1994-03-14 2002-12-03 株式会社東芝 逆並列接続型双方向性半導体スイッチ
US5399887A (en) * 1994-05-03 1995-03-21 Motorola, Inc. Modulation doped field effect transistor
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
CN1040814C (zh) * 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JPH08213607A (ja) * 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
DE69512021T2 (de) 1995-03-31 2000-05-04 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania DMOS-Anordnung-Struktur und Verfahren zur Herstellung
SE9501310D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US5734180A (en) * 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
US5623151A (en) * 1995-06-16 1997-04-22 International Rectifier Corporation MOS-gated power semiconductor devices with conductivity modulation by positive feedback mechanism
US6693310B1 (en) 1995-07-19 2004-02-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
DE19636302C2 (de) 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
JP4001960B2 (ja) * 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
US6133587A (en) 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
SE9601174D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5877045A (en) * 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
EP1895595B8 (en) 1996-10-18 2013-11-06 Hitachi, Ltd. Semiconductor device and electric power conversion apparatus therewith
US6028012A (en) * 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
JP3225870B2 (ja) 1996-12-05 2001-11-05 トヨタ車体株式会社 ルーフスポイラの取付構造
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
SE9700141D0 (sv) 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US6570185B1 (en) * 1997-02-07 2003-05-27 Purdue Research Foundation Structure to reduce the on-resistance of power transistors
US6180958B1 (en) * 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
JP3206727B2 (ja) * 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
EP0865085A1 (en) 1997-03-11 1998-09-16 STMicroelectronics S.r.l. Insulated gate bipolar transistor with high dynamic ruggedness
JPH10284718A (ja) * 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
US6121633A (en) 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
US5969378A (en) 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
US5877041A (en) * 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
US6063698A (en) * 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
DE19832329A1 (de) * 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
EP1010204A1 (de) 1997-08-20 2000-06-21 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
US6239463B1 (en) * 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
EP1018163A1 (de) * 1997-09-10 2000-07-12 Infineon Technologies AG Halbleiterbauelement mit einer driftzone
SE9704150D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JP3085272B2 (ja) 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
KR20010041822A (ko) * 1998-03-09 2001-05-25 스콧 티. 마이쿠엔 저온 직접 결합에 의해 형성가능한 소자
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
US6221700B1 (en) * 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
JP4186337B2 (ja) 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6048766A (en) * 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6239466B1 (en) * 1998-12-04 2001-05-29 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
US6190973B1 (en) * 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
WO2000042662A1 (de) * 1999-01-12 2000-07-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleiterbauelement mit mesa-randabschluss
US6228720B1 (en) * 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3943749B2 (ja) 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
US6420225B1 (en) 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6448160B1 (en) 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6399996B1 (en) 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6238967B1 (en) * 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6137139A (en) 1999-06-03 2000-10-24 Intersil Corporation Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
US6218254B1 (en) * 1999-09-22 2001-04-17 Cree Research, Inc. Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
US6329675B2 (en) 1999-08-06 2001-12-11 Cree, Inc. Self-aligned bipolar junction silicon carbide transistors
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
JP3630594B2 (ja) 1999-09-14 2005-03-16 株式会社日立製作所 ＳｉＣショットキーダイオード
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4160752B2 (ja) 1999-09-22 2008-10-08 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
US6373076B1 (en) 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6303508B1 (en) 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6703642B1 (en) * 2000-02-08 2004-03-09 The United States Of America As Represented By The Secretary Of The Army Silicon carbide (SiC) gate turn-off (GTO) thyristor structure for higher turn-off gain and larger voltage blocking when in the off-state
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6429041B1 (en) 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3940560B2 (ja) 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
DE10214150B4 (de) * 2001-03-30 2009-06-18 Denso Corporation, Kariya Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
JP4892787B2 (ja) 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
US6524900B2 (en) * 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20030025175A1 (en) * 2001-07-27 2003-02-06 Sanyo Electric Company, Ltd. Schottky barrier diode
JP4026339B2 (ja) * 2001-09-06 2007-12-26 豊田合成株式会社 ＳｉＣ用電極及びその製造方法
JP3559971B2 (ja) 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
US7183575B2 (en) * 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
DE10394372B4 (de) 2002-06-28 2011-07-28 National Institute Of Advanced Industrial Science And Technology Verfahren zur Herstellung einer Halbleitervorrichtung
SE525574C2 (sv) 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
US7217950B2 (en) * 2002-10-11 2007-05-15 Nissan Motor Co., Ltd. Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same
US7132321B2 (en) * 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
DE10259373B4 (de) * 2002-12-18 2012-03-22 Infineon Technologies Ag Überstromfeste Schottkydiode mit niedrigem Sperrstrom
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7026650B2 (en) * 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
JP2004247545A (ja) 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
WO2004079789A2 (en) 2003-03-05 2004-09-16 Rensselaer Polytechnic Institute Interstage isolation in darlington transistors
US7217954B2 (en) 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
KR100900562B1 (ko) 2003-03-24 2009-06-02 페어차일드코리아반도체 주식회사 향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
US7138668B2 (en) 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
CA2545628A1 (en) 2003-11-12 2005-05-26 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (leds) thereon and leds so formed
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7005333B2 (en) 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US7407837B2 (en) 2004-01-27 2008-08-05 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
US7071518B2 (en) 2004-05-28 2006-07-04 Freescale Semiconductor, Inc. Schottky device
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
US20060211210A1 (en) 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
JP4777630B2 (ja) * 2004-09-21 2011-09-21 株式会社日立製作所 半導体装置
JP3914226B2 (ja) * 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
JP4954463B2 (ja) * 2004-10-22 2012-06-13 三菱電機株式会社 ショットキーバリアダイオード
US7304363B1 (en) 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
JP5011681B2 (ja) * 2004-12-02 2012-08-29 日産自動車株式会社 半導体装置
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7679223B2 (en) 2005-05-13 2010-03-16 Cree, Inc. Optically triggered wide bandgap bipolar power switching devices and circuits
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7528040B2 (en) * 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US20060267021A1 (en) 2005-05-27 2006-11-30 General Electric Company Power devices and methods of manufacture
JP4815885B2 (ja) 2005-06-09 2011-11-16 トヨタ自動車株式会社 半導体装置の制御方法
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
KR20130086057A (ko) * 2005-09-16 2013-07-30 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체 웨이퍼들의 가공방법들
US7304334B2 (en) 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
JP2007103784A (ja) * 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP5560519B2 (ja) 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
JP2007287782A (ja) 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
US7372087B2 (en) * 2006-06-01 2008-05-13 Northrop Grumman Corporation Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage
JP5306193B2 (ja) * 2006-06-29 2013-10-02 クリー インコーポレイテッド ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
EP2052414B1 (en) * 2006-08-17 2016-03-30 Cree, Inc. High power insulated gate bipolar transistors
US8384181B2 (en) 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4356767B2 (ja) 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8866150B2 (en) 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
JP4539684B2 (ja) 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
EP2208230B1 (en) * 2007-11-09 2015-10-21 Cree, Inc. Power semiconductor devices with mesa structures and buffer layers including mesa steps
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) * 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8536582B2 (en) 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851123A (ja) * 1994-05-31 1996-02-20 Toshiba Corp 半導体装置およびその製造方法
JPH09139510A (ja) * 1995-07-19 1997-05-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008124426A (ja) * 2006-10-17 2008-05-29 Nissan Motor Co Ltd 半導体装置の製造方法
US20090085064A1 (en) * 2007-09-27 2009-04-02 Infineon Technologies Austria Ag Heterojunction semiconductor device and method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018012241A1 (ja) * 2016-07-14 2018-01-18 三菱電機株式会社 半導体装置およびその製造方法
CN109417098A (zh) * 2016-07-14 2019-03-01 三菱电机株式会社 半导体装置及其制造方法
US10510844B2 (en) 2016-07-14 2019-12-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing same
CN109417098B (zh) * 2016-07-14 2022-03-01 三菱电机株式会社 半导体装置及其制造方法
WO2023233529A1 (ja) * 2022-05-31 2023-12-07 ファナック株式会社 モータ駆動装置

Also Published As

Publication number Publication date
WO2010141237A2 (en) 2010-12-09
US20100301335A1 (en) 2010-12-02
US8629509B2 (en) 2014-01-14
JP5671014B2 (ja) 2015-02-18
EP2438611B1 (en) 2015-07-08
WO2010141237A3 (en) 2011-05-19
EP2438611A2 (en) 2012-04-11

Similar Documents

Publication Publication Date Title
JP5671014B2 (ja) 少数キャリアダイバータを含む高電圧絶縁ゲートバイポーラトランジスタ
US11024731B2 (en) Power module for supporting high current densities
JP5551240B2 (ja) 制御可能なサージ電流耐性を有するパワースイッチング素子
US8541787B2 (en) High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8049223B2 (en) Semiconductor device with large blocking voltage
US8415671B2 (en) Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP6066219B2 (ja) 低いソース抵抗を有する電界効果トランジスタデバイス
US20110101375A1 (en) Power Semiconductor Devices Having Selectively Doped JFET Regions and Related Methods of Forming Such Devices
JP2017022381A (ja) スイッチング可能ダイオード領域およびスイッチング不能ダイオード領域を備えた半導体デバイス
US8610130B2 (en) Monolithic high voltage switching devices
US10404250B2 (en) Transistor device
CN102646720A (zh) 常关半导体开关和常关jfet
CN113130650B (zh) 功率半导体器件及其制备工艺
Chowdhury et al. Experimental demonstration of high-voltage 4H-SiC Bi-directional IGBTs
WO2013071019A1 (en) A voltage-gated bipolar transistor for power switching applications
Östling et al. SiC bipolar devices for high power and integrated drivers
JP2011014740A (ja) 半導体装置、半導体装置の制御方法、半導体モジュール
CN118284976A (zh) 电导率受控的功率半导体器件
KR20190057185A (ko) 실리콘 카바이드 igbt

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130815

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141218

R150 Certificate of patent or registration of utility model

Ref document number: 5671014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250