JP2011192385A - マルチプレーン型フラッシュメモリのプログラム動作および読出し動作の制御方法 - Google Patents

マルチプレーン型フラッシュメモリのプログラム動作および読出し動作の制御方法 Download PDF

Info

Publication number
JP2011192385A
JP2011192385A JP2011151197A JP2011151197A JP2011192385A JP 2011192385 A JP2011192385 A JP 2011192385A JP 2011151197 A JP2011151197 A JP 2011151197A JP 2011151197 A JP2011151197 A JP 2011151197A JP 2011192385 A JP2011192385 A JP 2011192385A
Authority
JP
Japan
Prior art keywords
cache
flash memory
planes
memory device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011151197A
Other languages
English (en)
Inventor
Byoung Sung You
炳晟 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2011192385A publication Critical patent/JP2011192385A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D29/00—Filters with filtering elements stationary during filtration, e.g. pressure or suction filters, not covered by groups B01D24/00 - B01D27/00; Filtering elements therefor
    • B01D29/50—Filters with filtering elements stationary during filtration, e.g. pressure or suction filters, not covered by groups B01D24/00 - B01D27/00; Filtering elements therefor with multiple filtering elements, characterised by their mutual disposition
    • B01D29/56—Filters with filtering elements stationary during filtration, e.g. pressure or suction filters, not covered by groups B01D24/00 - B01D27/00; Filtering elements therefor with multiple filtering elements, characterised by their mutual disposition in series connection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
    • B01D35/18—Heating or cooling the filters
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/72—Treatment of water, waste water, or sewage by oxidation
    • C02F1/78—Treatment of water, waste water, or sewage by oxidation with ozone
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2201/00—Details relating to filtering apparatus
    • B01D2201/16—Valves

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Organic Chemistry (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

【課題】マルチプレーン型フラッシュメモリにおいて、複数のビットを含むチップイネーブル信号によって複数のプレーンのプログラムおよび読出し動作を同時に実行することにより、その動作速度とデータ処理量を増加させる。
【解決手段】コマンド信号に応答してプログラム命令を発生する段階と、複数のプレーンにそれぞれ対応するように配置されるキャッシュバッファに一つずつ連続的に入力データを記憶する段階と、プログラム命令に応答してプログラム動作のためのバイアス電圧を発生し、ロウアドレス信号とカラムアドレス信号に基づいて複数のプレーンそれぞれのメモリセルブロックのいずれか一つを選択し、その選択されたメモリセルブロックにバイアス電圧を印加する段階と、キャッシュバッファに記憶されたデータを同時に複数のプレーンに出力する段階とを含んでなる。
【選択図】図３

Description

この発明は、フラッシュメモリに関し、特に、マルチプレーン型フラッシュメモリの動作の制御方法に関する。
一般に、フラッシュメモリ装置は、メモリセルアレイの構造によって、シングルプレーン(single-plane)型とマルチプレーン(multi-plane)型に分類される。シングルプレーン型フラッシュメモリ装置は、複数のメモリセルブロックからなる一つのプレーンのみを含み、マルチプレーン型フラッシュメモリ装置は、それぞれ複数のメモリセルブロックからなる複数のプレーンを含む。図１は、従来のフラッシュメモリ装置のブロック図であって、シングルプレーン型フラッシュメモリ装置を示す。図１を参照すると、フラッシュメモリ装置１０は、入力バッファ１１、制御論理回路１２、高電圧発生器１３、メモリセルブロックＢ１〜ＢＫ、Ｘデコーダ１４、ページバッファ１５、Ｙデコーダ１６、およびデータ入出力回路１７を含む。図２を参照して前記フラッシュメモリ装置１０のプログラム動作（データ書込み動作）を説明する。図２は、図１に示したフラッシュメモリ装置のプログラム動作に関連する諸信号のタイミング波形図である。まず、チップイネーブル信号ＣＥｂがディスエーブルされ、書込みイネーブル信号ＷＥｂがトグルされる。チップイネーブル信号ＣＥｂと書込みイネーブル信号ＷＥｂに応答して、制御論理回路１２が、入力バッファ１１を介して連続的に受信されるコマンド信号ＣＭＤ１とアドレス信号ＡＤＤを受信し、プログラム命令ＰＧＭ、ロウアドレス信号ＲＡＤＤおよびカラムアドレス信号ＣＡＤＤを発生する。この際、コマンド信号ＣＭＤ１は、フラッシュメモリ装置１０の動作モードを決定するページプログラムセットアップコード(page program setup code)を含み、アドレス信号ＡＤＤは、メモリセルブロックＢ１〜ＢＫのいずれか一つに含まれるページの一つに対応する。
高電圧発生器１３前記プログラム命令ＰＧＭに応答してプログラムのためのバイアス電圧を発生し、Ｘデコーダ１４は、ロウアドレス信号ＲＡＤＤに応答して、メモリセルブロックＢ１〜ＢＫのいずれか一つにバイアス電圧を供給する。ページバッファ１５は、データ入出力回路１７およびＹデコーダ１６を介して受信されるデータ信号ＤＩをラッチし、メモリセルブロックＢ１〜ＢＫによって共有されるビットライン（図示せず）に出力する。その後、制御論理回路１２がコマンド信号ＣＭＤ２を受信し、レディー／ビジーバー(ready/busy bar)信号Ｒ／Ｂｂを設定された時間Ｔにディスエーブルさせる。コマンド信号ＣＤＭ２は、フラッシュメモリ装置１０のプログラム動作を指示する確認コード(confirm code)を含む。外部のメモリコントローラ（図示せず）は、レディー／ビジーバー信号Ｒ／Ｂｂを受信し、フラッシュメモリ装置１０がプログラム動作状態であることを認識する。すなわち、レディー／ビジーバー信号Ｒ／Ｂｂがディスエーブルされるまでの時間の間、メモリセルブロックＢ１〜ＢＫのいずれか一つに含まれるページの一つに対するプログラム動作が実行される。このように、フラッシュメモリ装置１０のプログラム動作が１回に１ページずつ実行されるので、メモリセルブロックＢ１〜ＢＫ全体がプログラムされるためには、上述した過程が繰り返し行われなければならない。結局、メモリセルブロックの数が増加すると、全体のプログラム時間が増加する。
最近は、トータルのプログラム時間を減らすために、キャッシュプログラム方式がフラッシュメモリ装置に適用されている。キャッシュプログラム方式では、キャッシュバッファが次にプログラムされるべきページのデータを予め記憶し、該当ページのプログラム動作の際にその記憶されたデータをページバッファに伝達するため、トータルのプログラム時間が減少する。したがって、キャッシュプログラム方式が適用されたフラッシュメモリ装置のプログラム速度が増加できる。一方、最近は、相対的にデータ処理量(throughput)の少ないシングル型フラッシュメモリ装置の欠点を補完するために、複数のプレーンを含む様々な形のマルチプレーン型フラッシュメモリ装置が提案されている。マルチプレーン型フラッシュメモリ装置は、増加したデータ処理量を持つが、プレーンが順次プログラムされるので、マルチプレーン型フラッシュメモリ装置のトータルプログラム時間が増加する。すなわち、プレーンのいずれか一つがページ単位でプログラム動作を行う間、残りのプレーンはプログラム動作を行わない。したがって、マルチプレーン型フラッシュメモリ装置のトータルプログラム動作時間がシングルプレーン型フラッシュメモリ装置のトータルプログラム動作時間よりさらに大きいという問題点があった。また、プレーンのいずれか一つを選択し、その選択されたプレーンにデータをプログラムしまたは選択されたプレーンからデータを読み出すために、外部のメモリコントローラがブロックアドレス信号以外にプレーンアドレス信号をさらに発生しなければならないという煩わしさがある。また、フラッシュメモリ装置がプレーンをそれぞれ制御するための複雑な制御回路を備えなければならないという問題点がある。
国際公開第０３／０８５６７６号 特開２００１−１６７５８６号公報 特開平０７−３１１７０８号公報
そこで、この発明の目的は、複雑な回路構成なしで、複数のビットを含むチップイネーブル信号によって複数のプレーンのプログラム動作および読出し動作を同時に実行することにより、その動作速度とデータ処理量を増加させることが可能なフラッシュメモリ装置を提供することにある。
この発明の他の目的は、複雑な回路構成なしで、複数のビットを含むチップイネーブル信号によって複数のプレーンのプログラム動作を同時に実行することにより、その動作速度とデータ処理量を増加させることが可能なフラッシュメモリ装置のプログラム動作制御方法を提供することにある。
この発明の別の目的は、複雑な回路構成なしで、複数のビットを含むチップイネーブル信号によって複数のプレーンの読出し動作を同時に実行することにより、その動作速度とデータ処理量を増加させることが可能なフラッシュメモリ装置の読出し動作制御方法を提供することにある。
また、上記他の課題を解決するために、この発明に係るフラッシュメモリ装置のプログラム動作制御方法は、コマンド信号に応答してプログラム命令を発生する段階と、複数のプレーンにそれぞれ対応するように配置されるキャッシュバッファに一つずつ連続的に入力データを記憶する段階と、前記プログラム命令に応答してプログラム動作のためのバイアス電圧を発生し、ロウアドレス信号とカラムアドレス信号に基づいて複数のプレーンそれぞれのメモリセルブロックのいずれか一つを選択し、その選択されたメモリセルブロックにバイアス電圧を印加する段階と、キャッシュバッファに記憶されたデータを同時に複数のプレーンに出力する段階とを含んでなる。
また、前記別の課題を解決するために、この発明に係るフラッシュメモリ装置の読出し動作制御方法は、コマンド信号に応答して読出し命令を発生する段階と、読出し命令に応答して読出し動作のためのバイアス電圧を発生し、ロウアドレス信号とカラムアドレス信号に基づいて複数のプレーンそれぞれのメモリセルブロックのいずれか一つを選択し、その選択されたメモリセルブロックにバイアス電圧を印加する段階と、複数のプレーンの出力データを複数のプレーンにそれぞれ対応するように配置されるキャッシュバッファに同時にそれぞれ記憶する段階と、キャッシュバッファに記憶されたデータを一つずつ連続的に外部装置に出力する段階とを含んでなる。
この発明によれば、複雑な回路構成なしで、複数のビットを含むチップイネーブル信号によって複数のプレーンのプログラム動作および読出し動作を同時に実行することにより、その動作速度とデータ処理量を増加させることができる。
従来のフラッシュメモリ装置のブロック図である。 図１に示すフラッシュメモリ装置のプログラム動作に関連する信号のタイミング波形図である。 この発明の一実施例に係るフラッシュメモリ装置のブロック図である。 図３に示すフラッシュメモリ装置のプログラム動作に関連する信号のタイミング波形図である。 図３に示すフラッシュメモリ装置の読出し動作に関連する信号のタイミング波形図である。 この発明に係るフラッシュメモリ装置のプログラム動作によるデータ処理量とシングルプレーン型フラッシュメモリ装置のプログラム動作によるデータ処理量を示すグラフである。
以下、添付図面を参照してこの発明の好適な実施例を詳細に説明する。なお、これらの実施例は、様々な形に変形することができ、この発明の範囲を限定するものではない。これらの実施例は、この発明の開示を完全にし、当該技術分野で通常の知識を有する者にこの発明の範疇を完全に知らせるために提供されるものである。
図３は、この発明の一実施例に係るフラッシュメモリ装置のブロック図である。図３を参照すると、フラッシュメモリ装置１００は、入力バッファ１１０、制御論理回路１２０、高電圧発生器１３０、Ｘデコーダ１４０、Ｙデコーダ１５０、複数のプレーンＰＬ１〜ＰＬＭ（Ｍは整数）、ページバッファＰＢ１〜ＰＢＭ（Ｍは整数）、キャッシュバッファＣＢ１〜ＣＢＭ（Ｍは整数）およびデータ入出力回路１６０を含む。入力バッファ１１０は、外部アドレス信号ＡＤＤまたはコマンド信号ＣＭＤ１、ＣＭＤ２およびＣＭＤ３のいずれか一つ）を受信して制御論理回路１２０に出力する。制御論理回路１２０は、チップイネーブル信号ＣＥｂと制御信号ＲＥｂ、ＷＥｂ、ＡＬＥ、ＣＬＥに応答して、コマンド信号ＣＭＤ１、ＣＭＤ２およびＣＭＤ３のいずれか一つまたは外部アドレス信号ＡＤＤを受信する。好ましくは、チップイネーブル信号ＣＥｂは、ビットＢ１〜ＢＭ（Ｍは整数）を含む。制御論理回路１２０は、コマンド信号ＣＭＤ１、ＣＭＤ２およびＣＭＤ３のいずれか一つに応答して、プログラム命令ＰＧＭ、読出し命令ＲＥＡＤおよび消去命令ＥＲＳのいずれか一つを発生する。好ましくは、制御論理回路１２０は、ページプログラムセットアップコード（例えば８０ｈ）を含むコマンド信号ＣＭＤ１に応答して、プログラム命令ＰＧＭを発生する。また、読出しコード（例えば、００ｈまたは０１ｈ）を含むコマンド信号ＣＭＤ３に応答して、制御論理回路１２０が読出し命令ＲＥＡＤを発生する。制御論理回路１２０は、プログラム命令ＰＧＭを発生した後、確認コード（例えば、１０ｈ）を含むコマンド信号ＣＭＤ２を受信すると、レディー／ビジーバー信号Ｒ／Ｂｂを設定された時間（Ｔ４、図４参照）にディスエーブルさせる。その結果、メモリコントローラ（図示せず）などの外部制御装置がレディー／ビジーバー信号Ｒ／Ｂｂを受信し、フラッシュメモリ装置１００がプログラム動作状態であることを認識する。また、制御論理回路１２０は、読出し命令ＲＥＡＤを発生した後、外部アドレス信号ＡＤＤを受信すると、レディー／ビジーバー信号Ｒ／Ｂｂを設定された時間（Ｄ２、図５参照）にディスエーブルさせる。その結果、外部制御装置がレディー／ビジーバー信号Ｒ／Ｂｂを受信し、フラッシュメモリ装置１００が読出し動作状態であることを認識する。
また、制御論理回路１２０は、コマンド信号ＣＭＤ１、ＣＭＤ２とチップイネーブル信号ＣＥｂのビットＢ１〜ＢＭに応答して、キャッシュ入力制御信号ＣＩＳ１〜ＣＩＳＭ（Ｍは整数）とキャッシュ出力制御信号ＣＯＳ１〜ＣＯＳＭ（Ｍは整数）を発生する。これをより詳しく説明すると、制御論理回路１２０がコマンド信号ＣＭＤ１に応答してプログラム命令ＰＧＭを発生した後、ビットＢ１〜ＢＭが一つずつ連続的に設定の時間（Ｔ２、図４を参照）に設定された論理値に変更されるとき、キャッシュ入力制御信号ＣＩＳ１〜ＣＩＳＭを一つずつ連続的に設定された時間Ｔ２にイネーブルさせる。例えば、設定された論理値は、「０」に設定することができる。プログラムＰＧＭを発生した後、コマンド信号ＣＭＤ２を受信し、ビットＢ１〜ＢＭが同時に設定された時間（Ｔ３、図４を参照）に前記設定された論理値に変更されるとき、制御論理回路１２０は、キャッシュ出力制御信号ＣＯＳ１〜ＣＯＳＭを設定された時間Ｔ４に同時にイネーブルさせる。
制御論理回路１２０は、コマンド信号ＣＭＤ３に応答して読出し命令ＲＥＡＤを発生した後、レディー／ビジーバー信号Ｒ／Ｂｂがディスエーブルされる間（Ｄ２）に、キャッシュ出力制御信号ＣＯＳ１〜ＣＯＳＭを同時にイネーブルさせる。好ましくは、制御論理回路１２０がコマンド信号ＣＤＭ３を受信するとき、ビットＢ１〜ＢＭが設定された論理値に変更され、レディー／ビジーバー信号Ｒ／Ｂｂがディスエーブルされる間、設定された論理値に維持される。また、制御論理回路１２０は、読出し命令ＲＥＡＤを発生した後、ビットＢ１〜ＢＭが一つずつ連続的に設定された時間（Ｄ３、図５参照）に設定された論理値に変更されるとき、キャッシュ出力制御信号ＣＯＳ１〜ＣＯＳＭを一つずつ連続的に設定された時間Ｄ３にイネーブルさせる。
高電圧発生器１３０は、プログラム命令ＰＧＭ、読出し命令ＲＥＡＤおよび消去命令ＥＲＳのいずれか一つに応答して、バイアス電圧ＶＤ、ＶＳ、ＶＷ１〜ＶＷＫ（Ｋは整数）を発生する。ＶＤは、ドレイン選択ライン（図示せず）に供給される電圧であり、ＶＳは、ソース選択ライン（図示せず）に供給される電圧であり、ＶＷ１〜ＶＷＫは、ワードライン（図示せず）に供給される電圧である。Ｘデコーダ１４０は、ロウアドレス信号ＲＡＤＤに基づいて、複数のプレーンＰＬ１〜ＰＬＭそれぞれのメモリセルブロックＭＢ１〜ＭＢｎのいずれか一つを選択し、その選択されたメモリセルブロックにバイアス電圧ＶＤ、ＶＳ、ＶＷ１〜ＶＷＫを供給する。図３に示していないが、Ｘデコーダ１４０は、ロウアドレス信号ＲＡＤＤをデコードしてロウデコーディング信号を発生し、ロウデコーディング信号に基づいて複数のプレーンＰＬ１〜ＰＬＭそれぞれのメモリセルブロックＭＢ１〜ＭＢｎのいずれか一つを選択する。Ｙデコーダ１５０は、カラムアドレス信号ＣＡＤＤをデコードしてカラムデコーディング信号ＣＤＥＣを発生し、カラムデコーディング信号ＣＤＥＣをページバッファＰＢ１〜ＰＢＭにそれぞれ出力する。
ページバッファＰＢ１〜ＰＢＭは、プレーンＰＬ１〜ＰＬＭにそれぞれ一つずつ対応するように配置され、キャッシュバッファＣＢ１〜ＣＢＭにそれぞれ連結される。ページバッファＰＢ１〜ＰＢＭそれぞれは、対応するキャッシュバッファＣＢ１〜ＣＢＭのいずれか一つから受信される入力データＤｉ１〜ＤｉＭのいずれか一つ（Ｍは整数）をラッチしまたはカラムデコーディング信号ＣＤＥＣに応答して対応するプレーンＰＬ１〜ＰＬＭのいずれか一つのビットライン（図示せず）の一部または全体を選択し、その選択されたビットラインから受信される出力データＤｏ１〜ＤｏＭのいずれか一つ（Ｍは整数）をラッチする。ページバッファＰＢ１〜ＰＢＭのそれぞれは、カラムデコーディング信号ＣＤＥＣに応答して、対応するプレーンＰＬ１〜ＰＬＭのいずれか一つのビットライン（図示せず）の一部または全体を選択し、その選択されたビットラインにラッチされたデータを出力し、またはラッチされたデータを対応するキャッシュバッファＣＢ１〜ＣＢＭのいずれか一つに出力する。
キャッシュバッファＣＢ１〜ＣＢＭは、キャッシュ入力制御信号ＣＩＳ１〜ＣＩＳＭにそれぞれ応答して、データ入出力回路１６０を介して受信される入力データＤｉ１〜ＤｉＭをそれぞれ記憶し、またはページバッファＰＢ１〜ＰＢＭから受信される出力データＤｏ１〜ＤｏＭをそれぞれ記憶する。好ましくは、キャッシュ入力制御信号ＣＩＳ１〜ＣＩＳＭがイネーブルされるとき、キャッシュバッファＣＢ１〜ＣＢＭが入力データＤｉ１〜ＤｉＭまたは出力データＤｏ１〜ＤｏＭをそれぞれ記憶する。また、キャッシュバッファＣＢ１〜ＣＢＭは、キャッシュ出力制御信号ＣＯＳ１〜ＣＯＳＭにそれぞれ応答して、自分にそれぞれ記憶されたデータＤｉ１〜ＤｉＭまたはＤｏ１〜ＤｏＭをページバッファＰＢ１〜ＰＢＭまたはデータ入出力回路１６０を介して外部装置（図示せず）にそれぞれ出力する。好ましくは、キャッシュバッファＣＢ１〜ＣＢＭは、キャッシュ出力制御信号ＣＯＳ１〜ＣＯＳＭがイネーブルされるとき、自己にそれぞれ記憶されているデータＤｉ１〜ＤｉＭまたはＤｏ１〜ＤｏＭを出力する。
次に、図３および図４を参照して、フラッシュメモリ装置１００のプログラム動作を詳細に説明する。図４は、図３に示したフラッシュメモリ装置のプログラム動作に関連する信号のタイミング波形図である。まず、初期にチップイネーブル信号ＣＥｂのビットＢ１〜ＢＭの論理値が設定された時間Ｔ１に論理「０」に変更され、制御信号ＣＬＥ、ＡＬＥが連続的にイネーブルされ、制御信号ＷＥｂがトグルされる。制御論理回路１２０は、制御信号ＣＬＥ、ＷＥｂに応答してコマンド信号ＣＭＤ１を受信し、プログラム命令ＰＧＭを発生する。また、制御論理回路１２０は、制御信号ＡＬＥ、ＷＥｂに応答して外部アドレス信号ＡＤＤを受信し、外部アドレス信号ＡＤＤに基づいてロウアドレス信号ＲＡＤＤとカラムアドレス信号ＣＡＤＤを発生する。
その後、ビットＢ１〜ＢＭの論理値が一つずつ連続的に、設定された時間Ｔ２に論理「０」に変更される。すなわち、ビットＢ１〜ＢＭのいずれか一つの論理値が論理「０」のとき、残りの論理値は論理「１」に維持される。
制御論理回路１２０は、ビットＢ１〜ＢＭに応答して、キャッシュ入力制御信号ＣＩＳ１〜ＣＩＳＭを一つずつ連続的に設定された時間Ｔ２にイネーブルさせる。例えば、制御論理回路１２０は、ビットＢ１が論理「０」に変更されるとき、キャッシュ入力制御信号ＣＩＳ１を設定された時間Ｔ２にイネーブルさせる。キャッシュ入力制御信号ＣＩＳ１〜ＣＩＳＭに応答して、キャッシュバッファＣＢ１〜ＣＢＭが一つずつ連続的に入力データＤｉ１〜ＤｉＭを記憶する。例えば、キャッシュ入力制御信号ＣＩＳ１がイネーブルされるとき、キャッシュバッファＣＢ１が入力データＤｉ１を記憶する。キャッシュバッファＣＢ１と同様に、キャッシュバッファＣＢ２〜ＣＢＭは、キャッシュ入力制御信号ＣＩＳ２〜ＣＩＳＭがそれぞれイネーブルされるとき、入力データＤｉ２〜ＤｉＭをそれぞれ記憶する。キャッシュバッファＣＢ１〜ＣＢＭ全てに入力データＤｉ１〜ＤｉＭが記憶された後、ビットＢ１〜ＢＭの論理値が設定された時間Ｔ３に同時に論理「０」に変更される。また、制御論理回路１２０が制御信号ＣＬＥ、ＷＥｂに応答してコマンド信号ＣＭＤ２を受信し、コマンド信号ＣＭＤ２に応答してレディー／ビジーバー信号Ｒ／Ｂｂを設定された時間Ｔ４にディスエーブルする。制御論理回路１２０は、ビットＢ１〜ＢＭが論理「０」になり、レディー／ビジーバー信号Ｒ／Ｂｂがディスエーブルされる間、キャッシュ出力制御信号ＣＯＳ１〜ＣＯＳＭを同時にイネーブルする。キャッシュ出力制御信号ＣＯＳ１〜ＣＯＳＭに応答して、キャッシュバッファＣＢ１〜ＣＢＭが自己に記憶された入力データＤｉ１〜ＤｉＭを同時にページバッファＰＢ１〜ＰＢＭにそれぞれ出力する。その結果、ページバッファＰＢ１〜ＰＢＭが入力データＤｉ１〜ＤｉＭをそれぞれラッチする。
高電圧発生器１３０は、プログラム命令ＰＧＭに応答して、プログラム動作のためのバイアス電圧ＶＤ、ＶＳ、ＶＷ１〜ＶＷＫを発生する。Ｘデコーダ１４０は、ロウアドレス信号ＲＡＤＤに基づいて、プレーンＰＬ１〜ＰＬＭそれぞれのメモリセルブロックＭＢ１〜ＭＢｎのいずれか一つを選択する。例えば、Ｘデコーダ１４０がプレーンＰＬ１〜ＰＬＭそれぞれのメモリセルブロックＭＢ１を選択した場合、Ｘデコーダ１４０は、プレーンＰＬ１〜ＰＬＭのメモリセルブロックＭＢ１ｓにバイアス電圧ＶＤ、ＶＳ、ＶＷ１〜ＶＷＫを供給する。Ｙデコーダ１５０は、カラムアドレス信号ＣＡＤＤをデコードし、カラムデコーディング信号ＣＤＥＣをページバッファＰＢ１〜ＰＢＭにそれぞれ出力する。ページバッファＰＢ１〜ＰＢＭそれぞれは、カラムデコーディング信号ＣＤＥＣに応答して、プレーンＰＬ１〜ＰＬＭそれぞれのビットラインの一部または全体を選択し、その選択されたビットラインにラッチされた入力データＤｉ１〜ＤｉＭをそれぞれ出力する。その結果、プレーンＰＬ１〜ＰＬＭのメモリセルブロックＭＢ１ｓのロウアドレス信号ＲＡＤＤに対応するページが同時にプログラムされる。
次に、図３および図５を参照してフラッシュメモリ装置１００の読出し動作を詳細に説明する。図５は、図３に示したフラッシュメモリ装置の読出し動作に関連する信号のタイミング波形図である。図５を参照すると、まず、初期にチップイネーブル信号ＣＥｂのビットＢ１〜ＢＭの論理値が設定された時間Ｄ１に論理「０」に変更され、制御信号ＣＬＥ、ＡＬＥが連続的にイネーブルされ、制御信号ＷＥｂがトグルされる。制御論理回路１２０は、制御信号ＣＬＥ、ＷＥｂに応答して、コマンド信号ＣＭＤ３を受信し、読出し命令ＲＥＡＤを発生する。また、制御論理回路１２０は、制御信号ＡＬＥ、ＷＥｂに応答して外部アドレス信号ＡＤＤを受信し、外部アドレス信号ＡＤＤに基づいてロウアドレス信号ＲＡＤＤとカラムアドレス信号ＣＡＤＤを発生する。
高電圧発生器１３０は、読出し命令ＲＥＡＤに応答して、読出し動作のためのバイアス電圧ＶＤ、ＶＳ、ＶＷ１〜ＶＷＫを発生する。Ｘデコーダ１４０は、ロウアドレス信号ＲＡＤＤに基づいて、プレーンＰＬ１〜ＰＬＭそれぞれのメモリセルブロックＭＢ１〜ＭＢｎのいずれか一つを選択する。例えば、Ｘデコーダ１４０がプレーンＰＬ１〜ＰＬＭそれぞれのメモリセルブロックＭＢ２を選択した場合、Ｘデコーダ１４０は、プレーンＰＬ１〜ＰＬＭのメモリセルブロックＭＢ２ｓにバイアス電圧ＶＤ、ＶＳ、ＶＷ１〜ＶＷＫを供給する。Ｙデコーダ１５０は、カラムアドレス信号ＣＡＤＤをデコードし、カラムデコーディング信号ＣＤＥＣをページバッファＰＢ１〜ＰＢＭにそれぞれ出力する。ページバッファＰＢ１〜ＰＢＭそれぞれは、カラムデコーディング信号ＣＤＥＣにそれぞれ応答して、プレーンＰＬ１〜ＰＬＭそれぞれのビットラインの一部または全体を選択し、その選択されたビットラインから受信される出力データＤｏ１〜ＤｏＭのいずれか一つをラッチする。結果として、ページバッファＰＢ１〜ＰＢＭがプレーンＰＬ１〜ＰＬＭのメモリセルブロックＭＢ２ｓのロウアドレス信号ＲＡＤＤに対応するページの出力データＤｏ１〜ＤｏＭをそれぞれラッチする。したがって、プレーンＰＬ１〜ＰＬＭのメモリセルブロックＭＢ２のロウアドレス信号ＲＡＤＤに対応するページのデータを同時に読み出す。
一方、制御論理回路１２０は、外部アドレス信号ＡＤＤを受信すると、設定された時間Ｄ２にレディー／ビジーバー信号Ｒ／Ｂｂをディスエーブルさせる。この際、制御信号ＲＥｂがトグルされる。制御論理回路１２０は、レディー／ビジーバー信号Ｒ／Ｂｂがディスエーブルされる間、キャッシュ入力制御回路ＣＩＳ１〜ＣＩＳＭを同時にイネーブルする。その結果、キャッシュバッファＣＢ１〜ＣＢＭが同時にキャッシュ入力制御信号ＣＩＳ１〜ＣＩＳＭに応答して、ページバッファＰＢ１〜ＰＢＭによってそれぞれラッチされた出力データＤｏ１〜ＤｏＭをそれぞれ記憶する。
その後、ビットＢ１〜ＢＭの論理値が一つずつ連続的に、設定された時間Ｄ３に論理「０」に変更される。すなわち、ビットＢ１〜ＢＭのいずれか一つの論理値が論理「０」のとき、残りの論理値は論理「１」に維持される。
制御論理回路１２０は、ビットＢ１〜ＢＭに応答して、キャッシュ出力制御信号ＣＯＳ１〜ＣＯＳＭを一つずつ連続的に、設定された時間Ｄ３にイネーブルする。例えば、制御論理回路１２０は、ビットＢ１が論理「０」に変更されるとき、キャッシュ出力制御信号ＣＯＳ１を設定された時間Ｄ３にイネーブルする。キャッシュ出力制御信号ＣＯＳ１〜ＣＯＳＭに応答して、キャッシュバッファＣＢ１〜ＣＢＭが、一つずつ連続的に、自己に記憶された出力データＤｏ１〜ＤｏＭのいずれか一つをデータ入出力回路１６０を介して外部装置に出力する。結果として、データ入出力回路１６０から出力データＤｏ１〜ＤｏＭが連続的に出力される。
図６は、この発明に係るフラッシュメモリ装置のプログラム動作によるデータ処理量とシングルプレーン型フラッシュメモリ装置のプログラム動作によるデータ処理量を示すグラフである。グラフＡ１は、この発明に係るフラッシュメモリ装置のプログラム動作によるデータ処理量を示す。グラフＡ２は、キャッシュバッファを含むシングルプレーン型フラッシュメモリ装置のプログラム動作によるデータ処理量を示す。また、グラフＡ３は、キャッシュバッファを含まないシングルプレーン型フラッシュメモリ装置のプログラム動作によるデータ処理量を示す。また、前記グラフＡ１〜Ａ３は、プログラム時間ｔＰＲＯＧが２００μｓのときの各フラッシュメモリ装置のデータ処理量を示す。図６に示すように、この発明に係るフラッシュメモリ装置のデータ処理量がシングルプレーン型フラッシュメモリ装置のデータ処理量より一層大きいことが分かる。これを詳しく説明すると、この発明に係るフラッシュメモリ装置のプログラム動作によるデータ処理量Ｔ１とキャッシュバッファを含まないシングルプレーン型フラッシュメモリ装置のプログラム動作によるデータ処理量Ｔ２は、下記の式［数１］で表現できる。
Figure 2011192385
式［数１］によれば、この発明のフラッシュメモリ装置のプログラム動作によるデータ処理量Ｔ１が前記シングルプレーン型フラッシュメモリ装置のプログラム動作によるデータ処理量Ｔ２より大きいことが分かる。
上述したこの発明の技術的思想は、好適な実施例で具体的に述べられたが、これらの実施例は、この発明を説明するためのものであって、制限するものではないことに注意すべきである。また、当該技術分野で通常の知識を有する者であれば、この発明は、この発明の技術的思想の範囲内で様々な形態の実施が可能であることを理解できるであろう。
１００ … フラッシュメモリ装置
１１０ … 入力バッファ
１２０ … 制御論理回路
１３０ … 高電圧発生器
１４０ … Ｘデコーダ
１５０ … Ｙデコーダ
１６０ … データ入出力回路
ＰＬ１〜ＰＬＭ … プレーン
ＰＢ１〜ＰＢＭ … ページバッファ
ＣＢ１〜ＣＢＭ … キャッシュバッファ
ＭＢ１〜ＭＢｎ … メモリセルブロック

Claims (10)

  1. マルチプレーン型フラッシュメモリ装置のプログラム動作制御方法であって、
    コマンド信号に応答してプログラム命令を発生する段階と、
    複数のプレーンにそれぞれ対応するように配置されるキャッシュバッファに一つずつ連続的に入力データを記憶する段階と、
    前記プログラム命令に応答してプログラム動作のためのバイアス電圧を発生し、ロウアドレス信号とカラムアドレス信号に基づいて前記複数のプレーンそれぞれのメモリセルブロックのいずれか一つを選択し、その選択されたメモリセルブロックに前記バイアス電圧を印加する段階と、
    前記キャッシュバッファに記憶されたデータを同時に前記複数のプレーンに出力する段階と
    を含んでなるプログラム動作制御方法。
  2. 請求項１に記載のフラッシュメモリ装置のプログラム動作制御方法において、
    前記記憶する段階は、
    チップイネーブル信号に応答して、キャッシュ入力制御信号を一つずつ連続的に設定の時間にイネーブルさせる段階と、
    前記キャッシュ入力制御信号のうちイネーブルされる一つに応答して、対応するキャッシュバッファに前記入力データを記憶する段階と、
    前記キャッシュバッファのうち最後のキャッシュバッファに前記入力データが記憶されるまで、前記イネーブル段階と前記記憶段階を繰り返し行う段階とを含む
    ことを特徴とするプログラム動作制御方法。
  3. 請求項２に記載のフラッシュメモリ装置のプログラム動作制御方法において、
    前記イネーブルさせる段階は、前記プログラム命令が発生した後、チップイネーブル信号のビットを一つずつ連続的に前記設定の時間に設定の論理値に変更させる段階を含む
    ことを特徴とするプログラム動作制御方法。
  4. 請求項２に記載のフラッシュメモリ装置のプログラム動作制御方法において、
    前記記憶する段階は、前記キャッシュバッファのうち最後のキャッシュバッファに前記入力データが記憶された後、チップイネーブル信号のビットを同時に設定の時間に設定の論理値に変更させる段階をさらに含む
    ことを特徴とするプログラム動作制御方法。
  5. 請求項１に記載のフラッシュメモリ装置のプログラム動作制御方法において、
    前記出力する段階は、
    前記プログラム命令が発生した後、チップイネーブル信号のビットが同時に第１設定時間に設定の論理値に変更されるとき、キャッシュ出力制御信号を同時に第２設定時間にイネーブルさせる段階と、
    前記キャッシュ出力制御信号に応答して、前記複数のプレーンにそれぞれ対応するように配置され、前記キャッシュバッファにそれぞれ連結されるページバッファに、前記キャッシュバッファに記憶されたデータを同時に出力する段階と、
    前記ページバッファによって前記記憶されたデータをそれぞれラッチし、そのラッチされたデータを前記複数のプレーンにそれぞれ出力する段階とを含む
    ことを特徴とするプログラム動作制御方法。
  6. マルチプレーン型フラッシュメモリ装置の読出し動作制御方法であって、
    コマンド信号に応答して読出し命令を発生する段階と、
    前記読出し命令に応答して読出し動作のためのバイアス電圧を発生し、ローアドレス信号とカラムアドレス信号に基づいて複数のプレーンそれぞれのメモリセルブロックのいずれか一つを選択し、その選択されたメモリセルブロックに前記バイアス電圧を印加する段階と、
    前記複数のプレーンの出力データを前記複数のプレーンにそれぞれ対応するように配置されるキャッシュバッファに同時にそれぞれ記憶する段階と、
    前記キャッシュバッファに記憶されたデータを一つずつ連続的に外部装置に出力する段階と
    を含んでなる読出し動作制御方法。
  7. 請求項６に記載のフラッシュメモリ装置の読出し動作制御方法において、
    前記記憶する段階は、
    前記複数のプレーンにそれぞれ対応するように配置されるページバッファによって前記出力データをそれぞれラッチする段階と、
    前記読出し命令が発生した後、レディー／ビジーバー信号がディスエーブルされるとき、キャッシュ入力制御信号を同時にイネーブルさせる段階と、
    前記キャッシュ入力制御信号に応答して、前記ラッチされたデータを前記ページバッファにそれぞれ連結される前記キャッシュバッファに同時に記憶する段階とを含む
    ことを特徴とする読出し動作制御方法。
  8. 請求項７に記載のフラッシュメモリ装置の読出し動作制御方法において、
    前記イネーブルさせる段階は、前記読出し命令が発生するとき、チップイネーブル信号のビットを同時に設定の論理値に変更させ、前記レディー／ビジーバー信号がディスエーブルされる間、前記ビットの論理値を維持する段階を含む
    ことを特徴とする読出し動作制御方法。
  9. 請求項６に記載のフラッシュメモリ装置の読出し動作制御方法において、
    前記出力する段階は、
    チップイネーブル信号のビットに応答して、キャッシュ出力制御信号を一つずつ連続的に設定の時間にイネーブルさせる段階と、
    前記キャッシュ出力制御信号のうちイネーブルされる一つに応答して、対応するキャッシュバッファに記憶されたデータを前記外部装置に出力する段階と、
    前記キャッシュバッファのうち最後のキャッシュバッファに記憶されたデータが前記外部装置に出力されるまで、前記イネーブルさせる段階と前記出力する段階を繰り返し行う段階とを含む
    ことを特徴とする読出し動作制御方法。
  10. 請求項９に記載のフラッシュメモリ装置の読出し動作制御方法であって、
    さらに、前記イネーブルさせる段階は、前記出力データが前記キャッシュバッファに同時に記憶された後、前記チップイネーブル信号のビットを一つずつ連続的に前記設定の時間に設定の論理値に変更させる段階を含んでなる
    ことを特徴とする読出し動作制御方法。
JP2011151197A 2005-03-10 2011-07-07 マルチプレーン型フラッシュメモリのプログラム動作および読出し動作の制御方法 Pending JP2011192385A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050020169A KR100590388B1 (ko) 2005-03-10 2005-03-10 멀티-플레인 타입 플래쉬 메모리 장치와, 그 프로그램 동작및 리드 동작 제어 방법
KR10-2005-0020169 2005-03-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005352180A Division JP5052784B2 (ja) 2005-03-10 2005-12-06 マルチプレーン型フラッシュメモリ装置並びにそのプログラム動作および読出し動作の制御方法

Publications (1)

Publication Number Publication Date
JP2011192385A true JP2011192385A (ja) 2011-09-29

Family

ID=36914845

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005352180A Expired - Fee Related JP5052784B2 (ja) 2005-03-10 2005-12-06 マルチプレーン型フラッシュメモリ装置並びにそのプログラム動作および読出し動作の制御方法
JP2011151197A Pending JP2011192385A (ja) 2005-03-10 2011-07-07 マルチプレーン型フラッシュメモリのプログラム動作および読出し動作の制御方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005352180A Expired - Fee Related JP5052784B2 (ja) 2005-03-10 2005-12-06 マルチプレーン型フラッシュメモリ装置並びにそのプログラム動作および読出し動作の制御方法

Country Status (6)

Country Link
US (2) US20060203548A1 (ja)
JP (2) JP5052784B2 (ja)
KR (1) KR100590388B1 (ja)
CN (1) CN100468575C (ja)
DE (1) DE102005033662A1 (ja)
TW (1) TWI272616B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10867679B2 (en) 2018-09-18 2020-12-15 Toshiba Memory Corporation Semiconductor memory device

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669349B1 (ko) * 2005-12-02 2007-01-16 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 방법
KR100816148B1 (ko) * 2006-09-29 2008-03-21 주식회사 하이닉스반도체 플래시 메모리 소자 및 이의 독출 방법
US8560760B2 (en) * 2007-01-31 2013-10-15 Microsoft Corporation Extending flash drive lifespan
KR100819102B1 (ko) * 2007-02-06 2008-04-03 삼성전자주식회사 개선된 멀티 페이지 프로그램 동작을 갖는 불휘발성 반도체메모리 장치
US7657572B2 (en) * 2007-03-06 2010-02-02 Microsoft Corporation Selectively utilizing a plurality of disparate solid state storage locations
KR100833199B1 (ko) 2007-03-19 2008-05-28 삼성전자주식회사 프로그램 동작의 신뢰성을 향상시킬 수 있는 불휘발성메모리 장치 및 그 프로그램 방법
US7876638B2 (en) * 2007-09-11 2011-01-25 Micron Technology, Inc. Storing operational information in an array of memory cells
US7813212B2 (en) * 2008-01-17 2010-10-12 Mosaid Technologies Incorporated Nonvolatile memory having non-power of two memory capacity
US8724381B2 (en) * 2008-03-11 2014-05-13 Agere Systems Llc Methods and apparatus for storing data in a multi-level cell flash memory device with cross-page sectors, multi-page coding and per-page coding
KR100953062B1 (ko) * 2008-05-20 2010-04-13 주식회사 하이닉스반도체 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법
KR100949277B1 (ko) 2008-08-20 2010-03-25 주식회사 하이닉스반도체 데이터 입력 버퍼 인에이블 신호 발생 회로 및 방법
KR101004678B1 (ko) * 2008-12-12 2011-01-04 주식회사 하이닉스반도체 상변화 메모리 장치
KR101543433B1 (ko) 2009-02-02 2015-08-10 삼성전자주식회사 반도체 메모리 장치 및 그것을 포함하는 메모리 시스템
KR101201838B1 (ko) * 2009-12-24 2012-11-15 에스케이하이닉스 주식회사 프로그램 시간을 감소시킨 비휘발성 메모리 장치
CN103155044A (zh) 2010-07-21 2013-06-12 莫塞德技术公司 用于闪速存储器的多页编程方案
US9665507B2 (en) 2010-07-22 2017-05-30 Rambus Inc. Protocol including a command-specified timing reference signal
KR101131569B1 (ko) * 2010-10-29 2012-04-04 주식회사 하이닉스반도체 비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법
JP5416079B2 (ja) 2010-12-16 2014-02-12 株式会社日立製作所 半導体記憶装置、およびメモリモジュール
KR101212739B1 (ko) * 2010-12-21 2012-12-14 에스케이하이닉스 주식회사 비휘발성 메모리장치 및 이의 동작방법
US8578208B2 (en) 2011-01-13 2013-11-05 Micron Technology, Inc. Determining location of error detection data
KR101201662B1 (ko) * 2011-04-25 2012-11-14 에스케이하이닉스 주식회사 불휘발성 메모리 소자 및 이의 독출 방법
JP5323170B2 (ja) 2011-12-05 2013-10-23 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリおよびそのデータの読出し方法
US9093152B2 (en) 2012-10-26 2015-07-28 Micron Technology, Inc. Multiple data line memory and methods
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US10445229B1 (en) 2013-01-28 2019-10-15 Radian Memory Systems, Inc. Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies
US10642505B1 (en) 2013-01-28 2020-05-05 Radian Memory Systems, Inc. Techniques for data migration based on per-data metrics and memory degradation
US11249652B1 (en) 2013-01-28 2022-02-15 Radian Memory Systems, Inc. Maintenance of nonvolatile memory on host selected namespaces by a common memory controller
US9147493B2 (en) 2013-06-17 2015-09-29 Micron Technology, Inc. Shielded vertically stacked data line architecture for memory
WO2015025357A1 (ja) * 2013-08-19 2015-02-26 株式会社 東芝 メモリシステム
US9812196B2 (en) 2013-10-28 2017-11-07 Hewlett Packard Enterprise Development Lp Geometry dependent voltage biases for asymmetric resistive memories
US9691452B2 (en) 2014-08-15 2017-06-27 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory
US9542118B1 (en) 2014-09-09 2017-01-10 Radian Memory Systems, Inc. Expositive flash memory control
US10552085B1 (en) 2014-09-09 2020-02-04 Radian Memory Systems, Inc. Techniques for directed data migration
CN105590648B (zh) * 2014-10-22 2019-11-01 华邦电子股份有限公司 存储器读取方法以及数字存储器装置
US9799402B2 (en) 2015-06-08 2017-10-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof
KR20170008339A (ko) * 2015-07-13 2017-01-24 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10552058B1 (en) 2015-07-17 2020-02-04 Radian Memory Systems, Inc. Techniques for delegating data processing to a cooperative memory controller
US9910594B2 (en) 2015-11-05 2018-03-06 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
US10096366B2 (en) * 2016-01-28 2018-10-09 Toshiba Memory Corporation Memory system including multi-plane flash memory and controller
US9792995B1 (en) 2016-04-26 2017-10-17 Sandisk Technologies Llc Independent multi-plane read and low latency hybrid read
US9865357B1 (en) * 2016-12-30 2018-01-09 Intel Corporation Performing read operations on a memory device
JP6290468B1 (ja) * 2017-02-06 2018-03-07 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置およびデータセット方法
CN108735263A (zh) * 2017-04-19 2018-11-02 北京兆易创新科技股份有限公司 一种提高操作效率的方法和装置
US10497447B2 (en) * 2017-06-29 2019-12-03 SK Hynix Inc. Memory device capable of supporting multiple read operations
US10268407B1 (en) * 2017-09-29 2019-04-23 Intel Corporation Method and apparatus for specifying read voltage offsets for a read command
JP6881256B2 (ja) * 2017-11-27 2021-06-02 オムロン株式会社 制御装置、制御方法、およびプログラム
KR102576849B1 (ko) * 2018-07-13 2023-09-14 에스케이하이닉스 주식회사 메모리 장치
KR102675131B1 (ko) 2018-11-09 2024-06-13 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US11048571B2 (en) 2018-12-12 2021-06-29 International Business Machines Corporation Selectively performing multi-plane read operations in non-volatile memory
KR20210019874A (ko) * 2019-08-13 2021-02-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US11508746B2 (en) 2019-10-25 2022-11-22 Micron Technology, Inc. Semiconductor device having a stack of data lines with conductive structures on both sides thereof
US11175984B1 (en) 2019-12-09 2021-11-16 Radian Memory Systems, Inc. Erasure coding techniques for flash memory
US11605588B2 (en) 2019-12-20 2023-03-14 Micron Technology, Inc. Memory device including data lines on multiple device levels
US11037635B1 (en) * 2020-02-06 2021-06-15 Sandisk Technologies Llc Power management for multi-plane read operations
WO2021163945A1 (en) * 2020-02-20 2021-08-26 Yangtze Memory Technologies Co., Ltd. Method of programming multi-plane memory device
CN113312281A (zh) * 2020-02-27 2021-08-27 瑞昱半导体股份有限公司 用于多个存储设备的控制方法及相关的内存系统
KR20220050677A (ko) * 2020-10-16 2022-04-25 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11756644B2 (en) 2021-06-23 2023-09-12 International Business Machines Corporation Triage of multi-plane read requests
CN118343508A (zh) * 2024-05-14 2024-07-16 果栗智造(上海)技术股份有限公司 运动控制设备及方法、磁驱运输设备、物品运输系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0460997A (ja) * 1990-06-25 1992-02-26 Nec Corp 不揮発性半導体記憶装置
JPH07311708A (ja) * 1994-05-18 1995-11-28 Fuji Film Micro Device Kk メモリカード
JPH10232817A (ja) * 1997-12-26 1998-09-02 Hitachi Ltd 不揮発性記憶装置
JPH11144479A (ja) * 1997-11-10 1999-05-28 New Koa Technology Kk 不揮発性半導体多値メモリ装置
JP2000132981A (ja) * 1998-10-26 2000-05-12 Nec Corp 不揮発性半導体記憶装置の書込み装置とその書込み方法
JP2001167586A (ja) * 1999-12-08 2001-06-22 Toshiba Corp 不揮発性半導体メモリ装置
WO2002005285A2 (en) * 2000-07-07 2002-01-17 Lexar Media, Inc. Flash memory architecture implementing simultaneously programmable multiple flash memory banks that are host compatible
WO2003085676A1 (fr) * 2002-04-05 2003-10-16 Renesas Technology Corp. Dispositif de stockage non volatil

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3670041B2 (ja) * 1993-12-10 2005-07-13 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 不揮発性メモリチップイネーブル符号化方法、コンピュータシステム、およびメモリコントローラ
DE69521741T2 (de) * 1994-05-03 2002-05-23 Sun Microsystems Inc Direktzugriffspeicher und System für Rasterpuffer
US5696917A (en) * 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
KR100223614B1 (ko) * 1996-11-12 1999-10-15 윤종용 불휘발성 반도체 메모리 장치
US6101198A (en) * 1996-12-03 2000-08-08 Carrier Access Corporation Processor-based voice and data time slot interchange system
KR19990065224A (ko) * 1998-01-09 1999-08-05 윤종용 내부적으로 프로그램 패스/페일이 검출 가능한 플래시 메모리장치
DE10026993B4 (de) * 1999-06-03 2014-04-03 Samsung Electronics Co., Ltd. Flash-Speicherbauelement mit einer neuen Redundanzansteuerschaltung
US6240040B1 (en) * 2000-03-15 2001-05-29 Advanced Micro Devices, Inc. Multiple bank simultaneous operation for a flash memory
KR100422445B1 (ko) * 2001-06-01 2004-03-12 삼성전자주식회사 선택적 배속동작 모드를 갖는 불휘발성 반도체 메모리 장치
KR100463197B1 (ko) * 2001-12-24 2004-12-23 삼성전자주식회사 멀티-페이지 프로그램 동작, 멀티-페이지 읽기 동작,그리고 멀티-블록 소거 동작을 갖는 낸드 플래시 메모리장치
JP4068863B2 (ja) * 2002-03-08 2008-03-26 富士通株式会社 不揮発性多値半導体メモリ
JP4050548B2 (ja) * 2002-04-18 2008-02-20 株式会社ルネサステクノロジ 半導体記憶装置
KR100516301B1 (ko) * 2003-03-05 2005-09-21 주식회사 하이닉스반도체 플래시 메모리의 뱅크 분할 장치
US7284170B2 (en) * 2004-01-05 2007-10-16 Texas Instruments Incorporated JTAG circuit transferring data between devices on TMS terminals
US20050180337A1 (en) 2004-01-20 2005-08-18 Roemerman Steven D. Monitoring and reporting system and method of operating the same
JP4237648B2 (ja) * 2004-01-30 2009-03-11 株式会社東芝 不揮発性半導体記憶装置
JP2006065922A (ja) * 2004-08-25 2006-03-09 Toshiba Corp 半導体記憶装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0460997A (ja) * 1990-06-25 1992-02-26 Nec Corp 不揮発性半導体記憶装置
JPH07311708A (ja) * 1994-05-18 1995-11-28 Fuji Film Micro Device Kk メモリカード
JPH11144479A (ja) * 1997-11-10 1999-05-28 New Koa Technology Kk 不揮発性半導体多値メモリ装置
JPH10232817A (ja) * 1997-12-26 1998-09-02 Hitachi Ltd 不揮発性記憶装置
JP2000132981A (ja) * 1998-10-26 2000-05-12 Nec Corp 不揮発性半導体記憶装置の書込み装置とその書込み方法
JP2001167586A (ja) * 1999-12-08 2001-06-22 Toshiba Corp 不揮発性半導体メモリ装置
WO2002005285A2 (en) * 2000-07-07 2002-01-17 Lexar Media, Inc. Flash memory architecture implementing simultaneously programmable multiple flash memory banks that are host compatible
WO2003085676A1 (fr) * 2002-04-05 2003-10-16 Renesas Technology Corp. Dispositif de stockage non volatil

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10867679B2 (en) 2018-09-18 2020-12-15 Toshiba Memory Corporation Semiconductor memory device
US11386960B2 (en) 2018-09-18 2022-07-12 Kioxia Corporation Semiconductor memory device
US11727992B2 (en) 2018-09-18 2023-08-15 Kioxia Corporation Semiconductor memory device

Also Published As

Publication number Publication date
CN1832039A (zh) 2006-09-13
US8347042B2 (en) 2013-01-01
US20060203548A1 (en) 2006-09-14
JP2006252747A (ja) 2006-09-21
TWI272616B (en) 2007-02-01
JP5052784B2 (ja) 2012-10-17
CN100468575C (zh) 2009-03-11
US20090238005A1 (en) 2009-09-24
KR100590388B1 (ko) 2006-06-19
DE102005033662A1 (de) 2006-09-14
TW200632919A (en) 2006-09-16

Similar Documents

Publication Publication Date Title
JP5052784B2 (ja) マルチプレーン型フラッシュメモリ装置並びにそのプログラム動作および読出し動作の制御方法
KR100685638B1 (ko) 랜덤 프로그램 기능을 가지는 듀얼 플레인 타입 플래시메모리 장치 및 그 프로그램 동작 방법
KR101015731B1 (ko) 불휘발성 메모리 소자와 그 동작 방법 및 컨트롤러 장치
JP4563715B2 (ja) パーシャルコピーバック動作モードを有するフラッシュメモリ装置
JP2005196931A (ja) 不揮発性半導体メモリ装置及びそのプログラム方法
JP2009151910A (ja) 揮発性メモリ装置の頁バッファ及びそのプログラム方法
TWI775025B (zh) 半導體記憶裝置
US20110170360A1 (en) Method of programming nonvolatile memory device
US20080151657A1 (en) Semiconductor memory device
US20140056091A1 (en) Semiconductor memory device and method of operating the same
JP2006286048A (ja) 半導体記憶装置
ITRM20070382A1 (it) Attivazione di linee di parole in dispositivi di memoria.
US7623381B2 (en) Non-volatile memory device and method of erasing the same
US8842474B2 (en) Nonvolatile memory device and nonvolatile memory system including the same
US9159430B2 (en) Method for block-erasing a page-erasable EEPROM-type memory
US20090290433A1 (en) Method of inputting address in nonvolatile memory device and method of operating the nonvolatile memory device
US8531905B2 (en) Memory apparatus and refresh method thereof
JP3759707B2 (ja) 不揮発性メモリ、複数個の不揮発性メモリを備えたシステム、及びこのシステムのデータリード方法
JPWO2007023544A1 (ja) 記憶装置、記憶装置の制御方法、および記憶制御装置の制御方法
KR100560802B1 (ko) 파셜 카피 백 동작 모드를 갖는 플래시 메모리 장치
JP2008181596A (ja) 半導体記憶装置
JP2005190648A (ja) フラッシュメモリ素子
JP6035760B2 (ja) 半導体記憶装置及び半導体記憶装置の制御方法
KR20080038936A (ko) 비휘발성 메모리 장치의 소거 방법
KR20080084024A (ko) 불휘발성 메모리 장치의 카피백 프로그램 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110725

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130730