CN108735263A - 一种提高操作效率的方法和装置 - Google Patents

一种提高操作效率的方法和装置 Download PDF

Info

Publication number
CN108735263A
CN108735263A CN201710258345.0A CN201710258345A CN108735263A CN 108735263 A CN108735263 A CN 108735263A CN 201710258345 A CN201710258345 A CN 201710258345A CN 108735263 A CN108735263 A CN 108735263A
Authority
CN
China
Prior art keywords
operational order
plane
chosen
operating efficiency
nand flash
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710258345.0A
Other languages
English (en)
Inventor
苏志强
刘会娟
谢瑞杰
陈立刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GigaDevice Semiconductor Beijing Inc
Hefei Geyi Integrated Circuit Co Ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Hefei Geyi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc, Hefei Geyi Integrated Circuit Co Ltd filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201710258345.0A priority Critical patent/CN108735263A/zh
Publication of CN108735263A publication Critical patent/CN108735263A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明实施例提供一种提高操作效率的方法和装置,应用于NAND FLASH,NAND FLASH包括第一数量个plane,第一数量为大于或等于2的整数,方法包括以下步骤:接收第二数量个操作指令;第二数量个操作指令为相同类型的操作指令,第二数量小于或等于第一数量,且第二数量为大于或等于2的整数;根据第二数量个操作指令相应选中第二数量个plane;根据第二数量个操作指令同时对选中的第二数量个plane进行操作。本发明实施例可以极大节省NAND FLASH的操作时间,有效提高了NAND FLASH的操作效率。

Description

一种提高操作效率的方法和装置
技术领域
本发明涉及存储技术领域,特别是涉及一种提高操作效率的方法和一种提高操作效率的装置。
背景技术
现有技术中,对NAND FLASH进行操作时,一次只能对一个plane进行操作。
现有技术存在的缺陷是:对NAND FLASH进行操作时,数据在PDL(Page DataLatch,数据锁存器)与IO(Input/Output,输入/输出)口之间的传输时间典型值在ns数量级,一次erase(擦除)操作的时间典型值在ms量级,一次read(读)操作/program(编程)操作的时间典型值在us量级,与数据在PDL与IO口之间的传输时间相比,数据在cell(存储单元)与PDL之间的操作时间占一次完整读/编程/擦除操作时间的绝大部分,NAND FLASH的操作效率很低。
发明内容
鉴于上述问题,本发明实施例的目的在于提供一种提高操作效率的方法和相应的一种提高操作效率的装置,以解决现有技术中NAND FLASH的操作效率低的问题。
为了解决上述问题,本发明实施例公开了一种提高操作效率的方法,应用于NANDFLASH,所述NAND FLASH包括第一数量个plane,所述第一数量为大于或等于2的整数,所述提高操作效率的方法包括以下步骤:
接收第二数量个操作指令;所述第二数量个操作指令为相同类型的操作指令,所述第二数量小于或等于所述第一数量,且所述第二数量为大于或等于2的整数;
根据所述第二数量个操作指令相应选中第二数量个plane;
根据所述第二数量个操作指令同时对所述选中的第二数量个plane进行操作。
可选地,当所述第二数量个操作指令为第二数量个读操作指令时,所述根据所述第二数量个操作指令相应选中第二数量个plane包括:
根据所述第二数量个操作指令选中所述第二数量个plane中相应的page(页)。
可选地,当所述第二数量个操作指令为第二数量个编程操作指令时,所述根据所述第二数量个操作指令相应选中第二数量个plane包括:
根据所述第二数量个操作指令选中所述第二数量个plane中相应的page。
可选地,当所述第二数量个操作指令为第二数量个擦除操作指令时,所述根据所述第二数量个操作指令相应选中第二数量个plane包括:
根据所述第二数量个操作指令选中所述第二数量个plane中相应的block(块)。
为了解决上述问题,本发明实施例还公开了一种提高操作效率的装置,应用于NAND FLASH,所述NAND FLASH包括第一数量个plane,所述第一数量为大于或等于2的整数,所述提高操作效率的装置包括:
接收模块,用于接收第二数量个操作指令;所述第二数量个操作指令为相同类型的操作指令,所述第二数量小于或等于所述第一数量,且所述第二数量为大于或等于2的整数;
选中模块,用于根据所述第二数量个操作指令相应选中第二数量个plane;
操作模块,用于根据所述第二数量个操作指令同时对所述选中的第二数量个plane进行操作。
可选地,当所述第二数量个操作指令为第二数量个读操作指令时,所述选中模块包括:
第一选中单元,用于根据所述第二数量个操作指令选中所述第二数量个plane中相应的page。
可选地,当所述第二数量个操作指令为第二数量个编程操作指令时,所述选中模块包括:
第二选中单元,用于根据所述第二数量个操作指令选中所述第二数量个plane中相应的page。
可选地,当所述第二数量个操作指令为第二数量个擦除操作指令时,所述选中模块包括:
第三选中单元,用于根据所述第二数量个操作指令选中所述第二数量个plane中相应的block。
本发明实施例包括以下优点:在接收第二数量个操作指令后,根据第二数量个操作指令相应选中第二数量个plane,根据第二数量个操作指令同时对选中的第二数量个plane进行操作。这样,在一次对NAND FLASH进行操作时,实现同时对第二数量个plane进行操作,极大减小了数据在cell与PDL之间的操作时间占一次完整读/编程/擦除操作时间中的比例,有效提高了NAND FLASH的操作效率。
附图说明
图1是本发明的一种提高操作效率的方法实施例的步骤流程图;
图2是本发明的另一种提高操作效率的方法实施例的步骤流程图;
图3是本发明的一种提高操作效率的装置实施例的结构框图;
图4是本发明的另一种提高操作效率的装置实施例的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图1,其示出了本发明的一种提高操作效率的方法实施例的步骤流程图,该提高操作效率的方法可以应用于NAND FLASH,NAND FLASH包括第一数量个plane,第一数量为大于或等于2的整数。
如图1所示,提高操作效率的方法具体可以包括如下步骤:
步骤10,接收第二数量个操作指令;第二数量个操作指令为相同类型的操作指令,第二数量小于或等于第一数量,且第二数量为大于或等于2的整数。
第二数量个操作指令可以为第二数量个读操作指令,或第二数量个操作指令可以为第二数量个编程操作指令,或第二数量个操作指令为第二数量个擦除操作指令。
具体地,在本发明的一个实施例中,步骤10中接收第二数量个操作指令可以为:根据预设顺序依次接收第二数量个操作指令。其中,预设顺序可以为第二数量个操作指令的先后顺序。
步骤20,根据第二数量个操作指令相应选中第二数量个plane。
其中,每个第二数量个操作指令与一个plane对应。
步骤30,根据第二数量个操作指令同时对选中的第二数量个plane进行操作。
步骤30实现对NAND FLASH中选中的第二数量个plane进行并行操作。
这样,极大减小了数据在cell与PDL之间的操作时间占一次完整读/编程/擦除操作时间中的比例,有效提高了NAND FLASH的操作效率。
可选地,参照图2,当第二数量个操作指令为第二数量个读操作指令时,步骤20根据第二数量个操作指令相应选中第二数量个plane可以包括:
步骤21,根据第二数量个操作指令选中第二数量个plane中相应的page。
具体地,每个读操作指令相应可以包括读地址开始输入指令、读地址和读地址输入结束指令等,步骤21可以根据操作指令中的读地址选中第二数量个plane中相应的page。
此时,步骤30根据第二数量个操作指令,同时对选中的第二数量个plane中相同的page进行操作。
可选地,参照图2,当第二数量个操作指令为第二数量个编程操作指令时,步骤20根据第二数量个操作指令相应选中第二数量个plane包括:
步骤22,根据第二数量个操作指令选中第二数量个plane中相应的page。
此时,步骤30根据第二数量个操作指令,同时对选中的第二数量个plane中相同的page进行操作。
具体地,每个编程操作指令相应可以包括编程地址开始输入指令、编程地址、待编程数据和编程数据输入结束指令等,步骤22可以根据操作指令中的编程地址选中第二数量个plane中相应的page。
可选地,参照图2,当第二数量个操作指令为第二数量个擦除操作指令时,步骤20根据第二数量个操作指令相应选中第二数量个plane包括:
步骤23,根据第二数量个操作指令选中第二数量个plane中相应的block。
具体地,第二数量个plane中与第二数量个操作指令相应的block可以为全部相同的block或部分相同的block或完全不同的block。
此时,步骤30根据第二数量个操作指令,同时对选中的第二数量个plane中相应的block进行操作。
具体地,每个擦除操作指令相应可以包括擦除地址开始输入指令和擦除地址等,步骤23可以根据操作指令中的擦除地址选中第二数量个plane中相应的block。
本发明实施例的提高操作效率的方法包括以下优点:在接收第二数量个操作指令(读操作指令或编程操作指令或擦除操作指令)后,根据第二数量个操作指令相应选中第二数量个plane,最后根据第二数量个操作指令同时对选中的第二数量个plane进行操作。这样,在一次对NAND FLASH进行操作时,实现同时对第二数量个plane进行操作,极大减小了数据在cell与PDL之间的操作时间占一次完整读/编程/擦除操作时间中的比例,有效提高了NAND FLASH的操作效率。
需要说明的是,对于方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明实施例并不受所描述的动作顺序的限制,因为依据本发明实施例,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定是本发明实施例所必须的。
参照图3,其示出了本发明的一种提高操作效率的装置实施例的结构框图,该提高操作效率的装置可以应用于NAND FLASH,NAND FLASH包括第一数量个plane,第一数量为大于或等于2的整数。
如图3所示,提高操作效率的装置具体可以包括如下模块:
接收模块10,用于接收第二数量个操作指令;第二数量个操作指令为相同类型的操作指令,第二数量小于或等于第一数量,且第二数量为大于或等于2的整数。
选中模块20,用于根据第二数量个操作指令相应选中第二数量个plane。
操作模块30,用于根据第二数量个操作指令同时对选中的第二数量个plane进行操作。
可选地,参照图4,当第二数量个操作指令为第二数量个读操作指令时,选中模块20包括:
第一选中单元21,用于根据第二数量个操作指令选中第二数量个plane中相应的page。
可选地,参照图4,当第二数量个操作指令为第二数量个编程操作指令时,选中模块20包括:
第二选中单元22,用于根据第二数量个操作指令选中第二数量个plane中相应的page。
可选地,参照图4,当第二数量个操作指令为第二数量个擦除操作指令时,选中模块20包括:
第三选中单元23,用于根据第二数量个操作指令选中第二数量个plane中相应的block。
本发明实施例的提高操作效率的装置包括以下优点:在接收模块接收第二数量个操作指令后,选中模块根据第二数量个操作指令相应选中第二数量个plane,最后操作模块根据第二数量个操作指令同时对选中的第二数量个plane进行操作。这样,在一次对NANDFLASH进行操作时,实现同时对第二数量个plane进行操作,极大减小了数据在cell与PDL之间的操作时间占一次完整读/编程/擦除操作时间中的比例,有效提高了NAND FLASH的操作效率。
对于装置实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白,本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此,本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上,使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种提高操作效率的方法和一种提高操作效率的装置,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种提高操作效率的方法,应用于NAND FLASH,其特征在于,所述NAND FLASH包括第一数量个plane,所述第一数量为大于或等于2的整数,所述提高操作效率的方法包括以下步骤:
接收第二数量个操作指令;所述第二数量个操作指令为相同类型的操作指令,所述第二数量小于或等于所述第一数量,且所述第二数量为大于或等于2的整数;
根据所述第二数量个操作指令相应选中第二数量个plane;
根据所述第二数量个操作指令同时对所述选中的第二数量个plane进行操作。
2.根据权利要求1所述的方法,其特征在于,当所述第二数量个操作指令为第二数量个读操作指令时,所述根据所述第二数量个操作指令相应选中第二数量个plane包括:
根据所述第二数量个操作指令选中所述第二数量个plane中相应的page。
3.根据权利要求1所述的方法,其特征在于,当所述第二数量个操作指令为第二数量个编程操作指令时,所述根据所述第二数量个操作指令相应选中第二数量个plane包括:
根据所述第二数量个操作指令选中所述第二数量个plane中相应的page。
4.根据权利要求1所述的方法,其特征在于,当所述第二数量个操作指令为第二数量个擦除操作指令时,所述根据所述第二数量个操作指令相应选中第二数量个plane包括:
根据所述第二数量个操作指令选中所述第二数量个plane中相应的block。
5.一种提高操作效率的装置,应用于NAND FLASH,其特征在于,所述NAND FLASH包括第一数量个plane,所述第一数量为大于或等于2的整数,所述提高操作效率的装置包括:
接收模块,用于接收第二数量个操作指令;所述第二数量个操作指令为相同类型的操作指令,所述第二数量小于或等于所述第一数量,且所述第二数量为大于或等于2的整数;
选中模块,用于根据所述第二数量个操作指令相应选中第二数量个plane;
操作模块,用于根据所述第二数量个操作指令同时对所述选中的第二数量个plane进行操作。
6.根据权利要求5所述的装置,其特征在于,当所述第二数量个操作指令为第二数量个读操作指令时,所述选中模块包括:
第一选中单元,用于根据所述第二数量个操作指令选中所述第二数量个plane中相应的page。
7.根据权利要求5所述的装置,其特征在于,当所述第二数量个操作指令为第二数量个编程操作指令时,所述选中模块包括:
第二选中单元,用于根据所述第二数量个操作指令选中所述第二数量个plane中相应的page。
8.根据权利要求5所述的装置,其特征在于,当所述第二数量个操作指令为第二数量个擦除操作指令时,所述选中模块包括:
第三选中单元,用于根据所述第二数量个操作指令选中所述第二数量个plane中相应的block。
CN201710258345.0A 2017-04-19 2017-04-19 一种提高操作效率的方法和装置 Withdrawn CN108735263A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710258345.0A CN108735263A (zh) 2017-04-19 2017-04-19 一种提高操作效率的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710258345.0A CN108735263A (zh) 2017-04-19 2017-04-19 一种提高操作效率的方法和装置

Publications (1)

Publication Number Publication Date
CN108735263A true CN108735263A (zh) 2018-11-02

Family

ID=63924824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710258345.0A Withdrawn CN108735263A (zh) 2017-04-19 2017-04-19 一种提高操作效率的方法和装置

Country Status (1)

Country Link
CN (1) CN108735263A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832039A (zh) * 2005-03-10 2006-09-13 海力士半导体有限公司 多面型闪存以及控制其程序和读取操作的方法
CN102132351A (zh) * 2008-08-25 2011-07-20 桑迪士克公司 非易失性存储器和斜下降编程的方法
CN102763090A (zh) * 2010-01-28 2012-10-31 索尼爱立信移动通讯有限公司 用于利用nand存储器件同时读写的系统和方法
CN203241990U (zh) * 2013-01-06 2013-10-16 北京忆恒创源科技有限公司 存储设备
CN104036811A (zh) * 2013-03-06 2014-09-10 飞思卡尔半导体公司 基于温度的自适应擦除或编程并行性
CN104641418A (zh) * 2013-08-19 2015-05-20 株式会社东芝 存储系统
WO2016025173A1 (en) * 2014-08-15 2016-02-18 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory
CN106205693A (zh) * 2014-12-19 2016-12-07 爱思开海力士有限公司 半导体存储器件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832039A (zh) * 2005-03-10 2006-09-13 海力士半导体有限公司 多面型闪存以及控制其程序和读取操作的方法
CN102132351A (zh) * 2008-08-25 2011-07-20 桑迪士克公司 非易失性存储器和斜下降编程的方法
CN102763090A (zh) * 2010-01-28 2012-10-31 索尼爱立信移动通讯有限公司 用于利用nand存储器件同时读写的系统和方法
CN203241990U (zh) * 2013-01-06 2013-10-16 北京忆恒创源科技有限公司 存储设备
CN104036811A (zh) * 2013-03-06 2014-09-10 飞思卡尔半导体公司 基于温度的自适应擦除或编程并行性
CN104641418A (zh) * 2013-08-19 2015-05-20 株式会社东芝 存储系统
WO2016025173A1 (en) * 2014-08-15 2016-02-18 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory
CN106205693A (zh) * 2014-12-19 2016-12-07 爱思开海力士有限公司 半导体存储器件

Similar Documents

Publication Publication Date Title
CN108845936B (zh) 一种基于海量用户的ab测试方法及系统
US10705935B2 (en) Generating job alert
CN104978253B (zh) 一种目标文件校验的方法和装置
US8667245B2 (en) Spatial extent migration for tiered storage architecture
CN106776395B (zh) 一种共享集群的任务调度方法及装置
US8347052B2 (en) Initializing of a memory area
CN110457524A (zh) 模型生成方法、视频分类方法及装置
CN110493342A (zh) 文件传输方法、装置、电子设备及可读存储介质
CN106445418A (zh) 一种固态硬盘中读写服务自适应的方法和装置
CN110321545A (zh) 一种办公文档排版的方法和装置
CN105723410A (zh) 一种房产网房源显示方法及系统
CN108735263A (zh) 一种提高操作效率的方法和装置
CN106250992A (zh) 一种移动电子设备中的任务处理方法及装置
CN105740073A (zh) 一种动态控制操作系统进程数量的方法及装置
JP5400170B2 (ja) 異なる宛先のプラットフォームのためのメディアのポータビリティ及び互換性
US20210349817A1 (en) Method for releasing memory
CN108735265A (zh) 一种读操作方法和装置
US11366613B2 (en) Method and apparatus for writing data
CN114595047A (zh) 一种批量任务处理方法和装置
WO2016095681A1 (zh) 应用的后台运行方法及装置
CN110069493B (zh) 数据处理方法、装置、计算机设备及存储介质
CN106202262A (zh) 一种信息处理方法及电子设备
CN115599287A (zh) 一种数据处理方法、装置及电子设备和存储介质
CN105706051A (zh) 一种app操作方法及系统
WO2018228528A1 (zh) 一种批量化电路仿真方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20181102