JP2010171981A5

JP2010171981A5 -

Info

Publication number: JP2010171981A5
Application number: JP2010013190A
Authority: JP
Filing date: 2010-01-25
Publication date: 2012-05-31
Anticipated expiration: 2030-01-25

Claims

電流信号をサンプリングする電流モード回路であって、
前記電流信号が印加される第１ノードと、
それぞれ経路を通って前記第１ノードに導電的に接続され得るＸ個の第２ノードと、
前記第１ノードと前記第２ノード間の接続を、前記電流信号を構成する電荷の異なるパケットが、時間の経過により異なる前記経路を通ってステアされるように制御するステアリング手段と、を有し、
前記Ｘは、３以上の整数であり、
前記ステアリング手段は、
Ｘ個の時間インターリーブされた湾曲の制御信号を生成する制御信号生成手段と、
前記経路を通って分配され、前記Ｘ個の湾曲の制御信号に従って制御を実行するスイッチング手段と、を有することを特徴とする電流モード回路。
請求項１に記載の電流モード回路において、
前記制御信号は、ほぼ余弦信号になっていることを特徴とする電流モード回路。
請求項１または２に記載の電流モード回路において、
前記制御信号は、互いに関して、実質的に等しく時間インターリーブになっていることを特徴とする電流モード回路。
請求項１〜３のいずれか１項に記載の電流モード回路において、
前記Ｘは、４であることを特徴とする電流モード回路。
請求項１〜４のいずれか１項に記載の電流モード回路において、
前記ステアリング手段は、前記Ｘ個の経路の各々が前記Ｘ個の制御信号の異なる１つによって制御されるようになっていることを特徴とする電流モード回路。
請求項５に記載の電流モード回路において、
前記ステアリング手段は、前記Ｘ個の経路の各々が、当該経路の制御信号がその最大値またはその最大値に近いとき実質的に導電性であり、また、当該経路の制御信号がその最小値またはその最小値に近いとき実質的に非導電性である、ように構成されていることを特徴とする電流モード回路。
請求項５または６に記載の電流モード回路において、
前記ステアリング手段は、前記制御信号の２つが等しい値を有するとき、当該２つの制御信号に対応する経路が実質的に導電性の等しいレベルを有する、ように構成されていることを特徴とする電流モード回路。
請求項５〜７のいずれか１項に記載の電流モード回路において、
前記スイッチング手段は、経路毎にトランジスタを有し、
各経路に対し、前記トランジスタに関して、当該トランジスタのチャネルが当該経路の一部分を形成し、当該トランジスタが当該経路の前記制御信号によって制御されるようになっていることを特徴とする電流モード回路。
請求項８に記載の電流モード回路において、
前記トランジスタは、ゲート端子を有するＭＯＳＦＥＴであり、
各経路に対し、前記トランジスタに関して、当該トランジスタの前記ゲート端子が当該経路の前記制御信号を受け取るように接続されることを特徴とする電流モード回路。
請求項１〜９のいずれか１項に記載の電流モード回路において、さらに、
入力電圧信号を受け取り可能な入力ノードと、
前記入力ノードと前記第１ノード間に接続され、前記入力電圧信号を前記電流信号に変換する変換手段と、を有し、該変換手段は、その変換を実行するための抵抗を有する受動回路として構成されることを特徴とする電流モード回路。
請求項１０に記載の電流モード回路において、
前記変換手段は、前記抵抗を有する抵抗ネットワークとされ、前記入力ノードが実質的に周波数に対して一定の入力インピーダンスを有することを特徴とする電流モード回路。
請求項１１に記載の電流モード回路において、
前記第１ノードは、容量性入力インピーダンスを有し、
前記抵抗ネットワークは、前記第１ノードにおいて、前記容量性入力インピーダンスを補償するためのインダクタンスを有することを特徴とする電流モード回路。
請求項１１または１２に記載の電流モード回路において、
前記抵抗ネットワークは、前記入力電圧信号を前記電流信号に変換するときの前記第１ノードにおける電圧変動の影響が縮小されるようになっていることを特徴とする電流モード回路。
請求項１３に記載の電流モード回路において、
前記抵抗ネットワークは、前記電圧変動の影響の縮小を実行するための電位分割回路を有することを特徴とする電流モード回路。
請求項１〜１４のいずれか１項に記載の電流モード回路において、さらに、
前記第２ノードを介した前記電荷パケットのそれぞれの特性に基づいて、前記電荷パケットに関して対応する前記電流信号の値を示すサンプル値を生成する生成手段を有することを特徴とする電流モード回路。
請求項１５に記載の電流モード回路において、さらに、
前記第２ノードの１つ以上からのサンプル値を結合して、１つ以上の結合されたサンプル値を提供可能にすると共に、該結合されたサンプル値に従って該電流モード回路のキャリブレーション動作を可能にするキャリブレーション手段を有することを特徴とする電流モード回路。
請求項１６に記載の電流モード回路において、
前記キャリブレーション手段は、時間の経過により前記第２ノードのために、当該ノードの結合されたサンプル値を更新すべくサンプル値を結合可能にすると共に、前記結合されたサンプル値と基準値との比較結果に従って該電流モード回路のキャリブレーション動作を可能にすることを特徴とする電流モード回路。
請求項１６または１７に記載の電流モード回路において、
前記キャリブレーション手段は、時間の経過により前記第２ノードの１つのために、当該ノードの結合されたサンプル値を更新すべくサンプル値を結合可能にすると共に、時間の経過により前記第２ノードの他の１つのために、当該ノードの結合されたサンプル値を更新すべくサンプル値を結合可能にし、さらに、前記それらの結合されたサンプル値の比較結果に従って該電流モード回路のキャリブレーション動作を可能にすることを特徴とする電流モード回路。
請求項１６〜１８のいずれか１項に記載の電流モード回路において、
前記キャリブレーション手段は、前記第２ノードの各々に対して、時間の経過により前記各第２ノードのために、当該ノードの結合されたサンプル値をそれぞれ更新すべくサンプル値を結合可能にすると共に、前記それらの結合されたサンプル値の比較結果に従って該電流モード回路のキャリブレーション動作を可能にすることを特徴とする電流モード回路。
請求項１６〜１９のいずれか１項に記載の電流モード回路において、
前記キャリブレーション手段は、前記キャリブレーションを実行するために、前記制御信号生成手段の動作，および／または，前記スイッチング手段の動作に影響を及ぼし得るようになっていることを特徴とする電流モード回路。
請求項２０に記載の電流モード回路において、
前記キャリブレーション手段は、前記キャリブレーションを実行するために、前記制御信号の位相，および／または，大きさを制御することが可能になっていることを特徴とする電流モード回路。
請求項２１に記載の電流モード回路において、
前記ステアリング手段は、前記第２ノードの各々を前記第１ノードに導電的に接続するのが当該第２ノードの前記制御信号によって制御され、
前記キャリブレーション手段は、時間の経過により前記第２ノードの１つの候補のために、当該ノードの結合されたサンプル値を提供すべくサンプル値を結合可能にすると共に、時間の経過により前記第２ノードの他の１つの候補のために、当該ノードの結合されたサンプル値を提供すべくサンプル値を結合可能にし、そして、
前記キャリブレーション手段は、前記それらの候補のノードの前記結合されたサンプル値の間の差異を補償するために、一方または両方の前記候補のノードの前記制御信号の位相，および／または，大きさを制御することが可能になっていることを特徴とする電流モード回路。
請求項２０〜２２のいずれか１項に記載の電流モード回路において、
前記キャリブレーション手段は、前記キャリブレーションを実行するために、前記制御信号における前記スイッチング手段の依存性を制御可能になっていることを特徴とする電流モード回路。
請求項２３に記載の電流モード回路において、
前記スイッチング手段は、経路毎にトランジスタを有し、
各経路に対し、前記トランジスタに関して、当該トランジスタのチャネルが当該経路の一部分を形成し、当該トランジスタが当該経路の前記制御信号によって制御され、
前記キャリブレーション手段は、時間の経過により前記第２ノードの１つの候補のために、当該ノードの結合されたサンプル値を提供すべくサンプル値を結合可能にすると共に、時間の経過により前記第２ノードの他の１つの候補のために、当該ノードの結合されたサンプル値を提供すべくサンプル値を結合可能にし、そして、
前記キャリブレーション手段は、前記それらの候補のノードの前記結合されたサンプル値の間の差異を補償するために、一方または両方の前記候補のノードの前記経路を通って前記トランジスタのゲート電圧，および／または，バルク電圧を制御することが可能になっていることを特徴とする電流モード回路。
請求項１５〜２４のいずれか１項に記載の電流モード回路において、
前記サンプル値または該サンプル値の幾つかを分析可能なキャリブレーション手段を有し、その分析に従って該電流モード回路の動作を調整することを特徴とする電流モード回路。
請求項１〜２５のいずれか１項に記載の電流モード回路において、該電流モード回路は、３つのストラクチャを有し、
前記第１ノードは、前記３つのストラクチャのルートノードであり、
前記第２ノードは、前記３つのストラクチャの第１段ノードであり、前記３つのストラクチャのそれぞれは、前記ルートノードに対して導電的に直接接続可能であり、
該電流モード回路は、さらに、
第１段ノード毎の前記３つのストラクチャの複数の後続段ノードを有し、該後続段ノードの各々は、その前記第１段ノードを介したそれぞれの経路を通って前記ルートノードに対して導電的に間接接続可能であり、
前記ステアリング手段は、前記ルートノードおよび前記後続段ノード間の接続を制御可能になっており、前記電流信号を構成する電荷の異なるパケットが、時間の経過により異なる前記経路を通ってステアされることを特徴とする電流モード回路。
請求項２６に記載の電流モード回路において、
前記ステアリング手段は、前記湾曲の制御信号を、前記ルートノードおよび前記第１段ノード間の接続を制御するために使用可能にし、
前記制御信号生成手段は、複数の時間インターリーブされた切り替え論理制御信号を生成可能にし、そして、
前記ステアリング手段は、前記切り替え論理制御信号を、前記第１段ノードおよび前記後続段ノード間の接続を制御するために使用可能にすることを特徴とする電流モード回路。
請求項２７に記載の電流モード回路において、
前記第１段ノードおよび前記後続段ノード間の接続を制御するために使用される制御信号は、前記ルートノードおよび前記第１段ノード間の接続を制御するために使用される制御信号よりも大きいピークトゥピーク電圧，および／または，前記ルートノードおよび前記第１段ノード間の接続を制御するために使用される制御信号よりも長いオン時間を有していることを特徴とする電流モード回路。
請求項２６〜２８のいずれか１項に記載の電流モード回路において、
前記制御信号生成手段は、前記後続段ノードを介して前記電荷パケットのそれぞれの特性に基づき、前記電荷パケットに関して対応する前記電流信号の値を示すサンプル値を生成可能にすることを特徴とする電流モード回路。
請求項１〜２９のいずれか１項に記載の電流モード回路において、さらに、
前記第１ノード以外のノードに接続されたリセット手段を有し、該リセット手段は、当該ノードのパケット間の期間で、当該ノードの電圧値を予め定められた値にもって行くことを可能にすることを特徴とする電流モード回路。
請求項１〜３０のいずれか１項に記載の電流モード回路において、
前記リセット手段は、当該ノードの電圧値を、当該ノードの連続するパケット間と同じ値に復帰させ得るようにすることを特徴とする電流モード回路。
請求項３０または３１に記載の電流モード回路において、
異なる前記第１ノード以外のノードのそれぞれに対する複数の前記リセット手段を有することを特徴とする電流モード回路。
請求項１〜２９のいずれか１項に記載の電流モード回路において、
該電流モード回路は、第１および第２の相補の前記電流信号をサンプリングするように構成され、
該電流モード回路は、第１および第２の相補の回路部を有し、該第１回路部は前記第１電流信号をサンプリングし、該第２回路部は前記第２電流信号をサンプリングし、
前記各回路部は、それぞれ第１ノード，第２ノードおよびステアリング手段を有し、
該電流モード回路は、さらに、前記第１回路部の前記第２ノードの少なくとも１つ、および、前記第２回路部の前記相補のノードに接続されたリセット手段を有し、該リセット手段は、相補の一対のノードのパケット間の期間で、当該２つのノードの電圧値の差を予め定められた値にもって行くことを可能にすることを特徴とする電流モード回路。
請求項３３に記載の電流モード回路において、
前記リセット手段は、前記相補の一対のノードの両方に接続されていることを特徴とする電流モード回路。
請求項３３または３４に記載の電流モード回路において、
前記リセット手段は、前記電圧値の差を予め定められた値にもって行くために、前記相補の一対のノードまたはその両方を基準電位に接続可能にすることを特徴とする電流モード回路。
請求項３３〜３５のいずれか１項に記載の電流モード回路において、
前記リセット手段は、前記相補の一対のノードを互いに同じ電位にもって行くことを可能にすることを特徴とする電流モード回路。
請求項３６に記載の電流モード回路において、
前記リセット手段は、前記相補の一対のノード間に接続され、それらのノードを互いに同じ電位にもって行くために、当該ノードを一緒に接続可能にすることを特徴とする電流モード回路。
請求項３３〜３７のいずれか１項に記載の電流モード回路において、
前記リセット手段は、前記相補の一対のノードまたはその両方の電圧値を、前記連続するパケット間で同じ値に復帰させ得るようにすることを特徴とする電流モード回路。
請求項３３〜３８のいずれか１項に記載の電流モード回路において、
異なる前記相補の一対のノードのそれぞれに対する複数の前記リセット手段を有することを特徴とする電流モード回路。
請求項３３〜３９のいずれか１項に記載の電流モード回路において、
前記各回路部は、さらに、
当該回路部の前記第２ノードを介した前記電荷パケットのそれぞれの特性に基づいて、前記電荷パケットに関して対応する前記電流信号の値を示すサンプル値を生成する生成手段を有することを特徴とする電流モード回路。
請求項１〜２９のいずれか１項に記載の電流モード回路において、
該電流モード回路は、第１および第２の相補の前記電流信号をサンプリングするように構成され、
該電流モード回路は、第１および第２の相補の回路部を有し、該第１回路部は前記第１電流信号をサンプリングし、該第２回路部は前記第２電流信号をサンプリングし、
前記各回路部は、それぞれ第１ノード，第２ノードおよびステアリング手段を有し、
前記各回路部は、３つのストラクチャとして構成され、
前記各回路部において、前記第１ノードは、前記３つのストラクチャのルートノードであり、前記第２ノードは、前記３つのストラクチャの第１段ノードであり、前記３つのストラクチャのそれぞれは、前記ルートノードに対して導電的に直接接続可能であり、前記回路部は、さらに、第１段ノード毎の前記３つのストラクチャの複数の後続段ノードを有し、該後続段ノードの各々は、その前記第１段ノードを介したそれぞれの経路を通って前記ルートノードに対して導電的に間接接続可能であり、
前記各回路部において、前記ステアリング手段は、前記ルートノードおよび前記後続段ノード間の接続を制御可能になっており、前記電流信号を構成する電荷の異なるパケットが、時間の経過により異なる前記経路を通ってステアされ、
該電流モード回路は、さらに、前記第１回路部の前記第１ノードまたは前記後段ノードの少なくとも１つ、および、前記第２回路部の前記相補のノードに接続されたリセット手段を有し、該リセット手段は、相補の一対のノードのパケット間の期間で、当該２つのノードの電圧値の差を予め定められた値にもって行くことを可能にすることを特徴とする電流モード回路。
請求項４１に記載の電流モード回路において、
前記リセット手段は、前記相補の一対のノードの両方に接続されていることを特徴とする電流モード回路。
請求項４１または４２に記載の電流モード回路において、
前記リセット手段は、前記電圧値の差を予め定められた値にもって行くために、前記相補の一対のノードまたはその両方を基準電位に接続可能にすることを特徴とする電流モード回路。
請求項４１〜４３のいずれか１項に記載の電流モード回路において、
前記リセット手段は、前記相補の一対のノードを互いに同じ電位にもって行くことを可能にすることを特徴とする電流モード回路。
請求項４４に記載の電流モード回路において、
前記リセット手段は、前記相補の一対のノード間に接続され、それらのノードを互いに同じ電位にもって行くために、当該ノードを一緒に接続可能にすることを特徴とする電流モード回路。
請求項４１〜４５のいずれか１項に記載の電流モード回路において、
前記リセット手段は、前記相補の一対のノードまたはその両方の電圧値を、前記連続するパケット間で同じ値に復帰させ得るようにすることを特徴とする電流モード回路。
請求項４１〜４６のいずれか１項に記載の電流モード回路において、
異なる前記相補の一対のノードのそれぞれに対する複数の前記リセット手段を有することを特徴とする電流モード回路。
請求項４１〜４７のいずれか１項に記載の電流モード回路において、
前記各回路部は、さらに、
当該回路部の前記後続段ノードを介した前記電荷パケットのそれぞれの特性に基づいて、前記電荷パケットに関して対応する前記電流信号の値を示すサンプル値を生成する生成手段を有することを特徴とする電流モード回路。
電流信号をサンプリングする電流モード回路であって、
前記電流信号が印加される第１ノードと、
それぞれ経路を通って前記第１ノードに電気的に接続され得る複数の第２ノードと、
前記第１ノードと前記第２ノード間の接続を、前記電流信号を構成する電荷の異なるパケットが、時間の経過により異なる前記経路を通ってステアされるように制御するステアリング手段と、
前記第２ノードを介した前記電荷パケットのそれぞれの特性に基づいて、前記電荷パケットに関して対応する前記電流信号の値を示すサンプル値を生成する生成手段と、
前記第２ノードの１つ以上からのサンプル値を結合して、１つ以上の結合されたサンプル値を提供すると共に、該結合されたサンプル値に従って該電流モード回路のキャリブレーション動作を可能にするキャリブレーション手段と、を有することを特徴とする電流モード回路。
請求項４９に記載の電流モード回路において、
前記キャリブレーション手段は、時間の経過により前記第２ノードのために、当該ノードの結合されたサンプル値を更新すべくサンプル値を結合可能にすると共に、前記結合されたサンプル値と基準値との比較結果に従って該電流モード回路のキャリブレーション動作を可能にすることを特徴とする電流モード回路。
請求項４９または５０に記載の電流モード回路において、
前記キャリブレーション手段は、時間の経過により前記第２ノードの１つのために、当該ノードの結合されたサンプル値を更新すべくサンプル値を結合可能にすると共に、時間の経過により前記第２ノードの他の１つのために、当該ノードの結合されたサンプル値を更新すべくサンプル値を結合可能にし、さらに、前記それらの結合されたサンプル値の比較結果に従って該電流モード回路のキャリブレーション動作を可能にすることを特徴とする電流モード回路。
請求項４９〜５１のいずれか１項に記載の電流モード回路において、
前記キャリブレーション手段は、前記第２ノードの各々に対して、時間の経過により前記各第２ノードのために、当該ノードの結合されたサンプル値をそれぞれ更新すべくサンプル値を結合可能にすると共に、前記それらの結合されたサンプル値の比較結果に従って該電流モード回路のキャリブレーション動作を可能にすることを特徴とする電流モード回路。
請求項４９〜５２のいずれか１項に記載の電流モード回路において、
前記ステアリング手段は、１つが前記第２ノードのそれぞれに対応する、１組の時間インターリーブされた制御信号を生成する制御信号生成手段を有し、
前記ステアリング手段は、前記経路を通って分配され、前記制御信号に従って前記接続の制御を実行するスイッチング手段を有し、
前記キャリブレーション手段は、前記キャリブレーションを実行するために、前記制御信号生成手段の動作，および／または，前記スイッチング手段の動作に影響を及ぼし得るようになっていることを特徴とする電流モード回路。
請求項５３に記載の電流モード回路において、
前記キャリブレーション手段は、前記キャリブレーションを実行するために、前記制御信号の位相，および／または，大きさを制御することが可能になっていることを特徴とする電流モード回路。
請求項５４に記載の電流モード回路において、
前記ステアリング手段は、前記第２ノードの各々を前記第１ノードに導電的に接続するのが当該第２ノードの前記制御信号によって制御され、
前記キャリブレーション手段は、時間の経過により前記第２ノードの１つの候補のために、当該ノードの結合されたサンプル値を提供すべくサンプル値を結合可能にすると共に、時間の経過により前記第２ノードの他の１つの候補のために、当該ノードの結合されたサンプル値を提供すべくサンプル値を結合可能にし、そして、
前記キャリブレーション手段は、前記それらの候補のノードの前記結合されたサンプル値の間の差異を補償するために、一方または両方の前記候補のノードの前記制御信号の位相，および／または，大きさを制御することが可能になっていることを特徴とする電流モード回路。
請求項５３〜５５のいずれか１項に記載の電流モード回路において、
前記キャリブレーション手段は、前記キャリブレーションを実行するために、前記制御信号における前記スイッチング手段の依存性を制御可能になっていることを特徴とする電流モード回路。
請求項５６に記載の電流モード回路において、
前記スイッチング手段は、経路毎にトランジスタを有し、
各経路に対し、前記トランジスタに関して、当該トランジスタのチャネルが当該経路の一部分を形成し、当該トランジスタが当該経路の前記制御信号によって制御され、
前記キャリブレーション手段は、時間の経過により前記第２ノードの１つの候補のために、当該ノードの結合されたサンプル値を提供すべくサンプル値を結合可能にすると共に、時間の経過により前記第２ノードの他の１つの候補のために、当該ノードの結合されたサンプル値を提供すべくサンプル値を結合可能にし、そして、
前記キャリブレーション手段は、前記それらの候補のノードの前記結合されたサンプル値の間の差異を補償するために、一方または両方の前記候補のノードの前記経路を通って前記トランジスタのゲート電圧，および／または，バルク電圧を制御することが可能になっていることを特徴とする電流モード回路。
電流信号をサンプリングする電流モード回路であって、
前記電流信号が印加される第１ノードと、
それぞれ経路を通って前記第１ノードに電気的に接続され得る複数の第２ノードと、
前記第１ノードと前記第２ノード間の接続を、前記電流信号を構成する電荷の異なるパケットが、時間の経過により異なる前記経路を通ってステアされるように制御するステアリング手段と、
前記第２ノードを介した前記電荷パケットのそれぞれの特性に基づいて、前記電荷パケットに関して対応する前記電流信号の値を示すサンプル値を生成する生成手段と、を有し、
前記ステアリング手段は、実質的に湾曲の制御信号を生成する制御信号生成手段と、前記経路を通って分配され、前記湾曲の制御信号に従って制御を実行するスイッチング手段と、を有し、
該電流モード回路は、さらに、前記サンプル値または該サンプル値の幾つかを分析可能で、その分析に従って該電流モード回路の動作を調整するキャリブレーション手段を有することを特徴とする電流モード回路。
請求項５８に記載の電流モード回路において、
前記キャリブレーション手段は、前記キャリブレーションを実行するために、前記制御信号生成手段の動作，および／または，前記スイッチング手段の動作に影響を及ぼし得るようになっていることを特徴とする電流モード回路。
電流信号をサンプリングする電流モード回路であって、
前記電流信号が印加されるルートノードと、
それぞれが前記ルートノードに導電的に直接接続される複数の第１段ノードと、
前記第１段ノード毎の複数の後続段ノードであって、該後続段ノードの各々がその前記第１段ノードを介したそれぞれの経路を通って前記ルートノードに対して導電的に間接接続され得るものと、
前記ルートノードおよび前記後続段ノード間の接続を、前記電流信号を構成する電荷の異なるパケットが、時間の経過により異なる前記経路を通ってステアされるステアリング手段と、を有することを特徴とする電流モード回路。
請求項６０に記載の電流モード回路において、
前記ステアリング手段は、湾曲の制御信号を使用して前記ルートノードおよび前記第１段ノード間の接続を制御すると共に、切り替え論理制御信号を使用して前記第１段ノードおよび前記後続段ノード間の接続を制御することを特徴とする電流モード回路。
請求項６１に記載の電流モード回路において、
前記第１段ノードおよび前記後続段ノード間の接続を制御するために使用される制御信号は、前記ルートノードおよび前記第１段ノード間の接続を制御するために使用される制御信号よりも大きいピークトゥピーク電圧，および／または，前記ルートノードおよび前記第１段ノード間の接続を制御するために使用される制御信号よりも長いオン時間を有していることを特徴とする電流モード回路。
請求項６０〜６２のいずれか１項に記載の電流モード回路において、さらに、
前記後続段ノードを介した前記電荷パケットのそれぞれの特性に基づいて、前記電荷パケットに関して対応する前記電流信号の値を示すサンプル値を生成する生成手段を有することを特徴とする電流モード回路。
電流信号をサンプリングする電流モード回路であって、
前記電流信号が印加される第１ノードと、
それぞれ経路を通って前記第１ノードに電気的に接続され得る複数の第２ノードと、
前記第１ノードと前記第２ノード間の接続を、前記電流信号を構成する電荷の異なるパケットが、時間の経過により異なる前記経路を通ってステアされるように制御するステアリング手段と、
前記第２ノードに接続され、当該ノードのパケット間の期間で、当該ノードの電圧値を予め定められた値にもって行くことを可能にするリセット手段を有することを特徴とする電流モード回路。
請求項６４に記載の電流モード回路において、
前記リセット手段は、前記第２ノードの電圧値を、当該ノードの連続するパケット間と同じ値に復帰させ得るようにすることを特徴とする電流モード回路。
請求項６４または６５に記載の電流モード回路において、
異なる前記第２ノードのそれぞれに対する複数の前記リセット手段を有することを特徴とする電流モード回路。
第１および第２の相補の電流信号をサンプリングする電流モード回路であって、
第１および第２の相補の回路部を有し、前記第１回路部は前記第１電流信号をサンプリングし、前記第２回路部は前記第２電流信号をサンプリングし、
前記各回路部は、
前記電流信号が印加される第１ノードと、
それぞれ経路を通って当該回路部の前記第１ノードに導電的に接続され得る複数の第２ノードと、
当該回路部の前記第１ノードと前記第２ノード間の接続を、当該回路部の前記電流信号を構成する電荷の異なるパケットが、時間の経過により当該回路部の異なる前記経路を通ってステアされるように制御するステアリング手段と、
前記第１回路部の前記第２ノードの少なくとも１つ、および、前記第２回路部の前記相補のノードに接続され、相補の一対のノードのパケット間の期間で、当該２つのノードの電圧値の差を予め定められた値にもって行くことを可能にするリセット手段と、を有することを特徴とする電流モード回路。
請求項６７に記載の電流モード回路において、
前記リセット手段は、前記相補の一対のノードの両方に接続されていることを特徴とする電流モード回路。
請求項６７または６８に記載の電流モード回路において、
前記リセット手段は、前記電圧値の差を予め定められた値にもって行くために、前記相補の一対のノードまたはその両方を基準電位に接続可能にすることを特徴とする電流モード回路。
請求項６７〜６９のいずれか１項に記載の電流モード回路において、
前記リセット手段は、前記相補の一対のノードを互いに同じ電位にもって行くことを可能にすることを特徴とする電流モード回路。
請求項７０に記載の電流モード回路において、
前記リセット手段は、前記相補の一対のノード間に接続され、それらのノードを互いに同じ電位にもって行くために、当該ノードを一緒に接続可能にすることを特徴とする電流モード回路。
請求項６７〜７１のいずれか１項に記載の電流モード回路において、
前記リセット手段は、前記相補の一対のノードまたはその両方の電圧値を、前記連続するパケット間で同じ値に復帰させ得るようにすることを特徴とする電流モード回路。
請求項６７〜７２のいずれか１項に記載の電流モード回路において、
異なる前記相補の一対のノードのそれぞれに対する複数の前記リセット手段を有することを特徴とする電流モード回路。
請求項６７〜７３のいずれか１項に記載の電流モード回路において、
前記各回路部は、さらに、
当該回路部の前記第２ノードを介した前記電荷パケットのそれぞれの特性に基づいて、前記電荷パケットに関して対応する前記電流信号の値を示すサンプル値を生成する生成手段を有することを特徴とする電流モード回路。
第１および第２の相補の電流信号をサンプリングする電流モード回路であって、
第１および第２の相補の回路部を有し、前記第１回路部は前記第１電流信号をサンプリングし、前記第２回路部は前記第２電流信号をサンプリングし、
前記各回路部は、
前記電流信号が印加されるルートノードと、
それぞれが前記ルートノードに導電的に直接接続される複数の第１段ノードと、
当該回路部の前記第１段ノード毎の複数の後続段ノードであって、該後続段ノードの各々がその前記第１段ノードを介したそれぞれの経路を通って当該回路部の前記ルートノードに対して導電的に間接接続され得るものと、
当該回路部の前記ルートノードと前記後続段ノード間の接続を、当該回路部の前記電流信号を構成する電荷の異なるパケットが、時間の経過により当該回路部の異なる前記経路を通ってステアされるように制御するステアリング手段と、
前記第１回路部の前記第１段ノードまたは前記後続段ノードの少なくとも１つ、および、前記第２回路部の前記相補のノードに接続され、相補の一対のノードのパケット間の期間で、当該２つのノードの電圧値の差を予め定められた値にもって行くことを可能にするリセット手段と、を有することを特徴とする電流モード回路。
請求項７５に記載の電流モード回路において、
前記リセット手段は、前記相補の一対のノードの両方に接続されていることを特徴とする電流モード回路。
請求項７５または７６に記載の電流モード回路において、
前記リセット手段は、前記電圧値の差を予め定められた値にもって行くために、前記相補の一対のノードまたはその両方を基準電位に接続可能にすることを特徴とする電流モード回路。
請求項７５〜７７のいずれか１項に記載の電流モード回路において、
前記リセット手段は、前記相補の一対のノードを互いに同じ電位にもって行くことを可能にすることを特徴とする電流モード回路。
請求項７８に記載の電流モード回路において、
前記リセット手段は、前記相補の一対のノード間に接続され、それらのノードを互いに同じ電位にもって行くために、当該ノードを一緒に接続可能にすることを特徴とする電流モード回路。
請求項７５〜７９のいずれか１項に記載の電流モード回路において、
前記リセット手段は、前記相補の一対のノードまたはその両方の電圧値を、前記連続するパケット間で同じ値に復帰させ得るようにすることを特徴とする電流モード回路。
請求項７５〜８０のいずれか１項に記載の電流モード回路において、
異なる前記相補の一対のノードのそれぞれに対する複数の前記リセット手段を有することを特徴とする電流モード回路。
請求項７５〜８１のいずれか１項に記載の電流モード回路において、
前記各回路部は、さらに、
当該回路部の前記後続段ノードを介した前記電荷パケットのそれぞれの特性に基づいて、前記電荷パケットに関して対応する前記電流信号の値を示すサンプル値を生成する生成手段を有することを特徴とする電流モード回路。
請求項１〜８２のいずれか１項に記載の電流モード回路を有することを特徴とするアナログ／デジタル変換器。
請求項１〜８３のいずれか１項に記載の回路を有することを特徴とする集積回路。
請求項１〜８４のいずれか１項に記載の回路を有することを特徴とする集積回路チップ。
電流信号を電流モード回路でサンプリングする方法であって、
該電流モード回路は、前記電流信号が印加される第１ノードと、それぞれ経路を通って前記第１ノードに導電的に接続され得るＸ個の第２ノードと、を有し、
該方法は、
前記第１ノードと前記第２ノード間の接続を、Ｘ個の時間インターリーブされた湾曲の制御信号に従って制御し、前記電流信号を構成する電荷の異なるパケットが、時間の経過により異なる前記経路を通ってステアされるのを有し、
前記Ｘは、３以上の整数であることを特徴とすることを特徴とする方法。
電流信号を電流モード回路でサンプリングする方法であって、
該電流モード回路は、前記電流信号が印加される第１ノードと、それぞれ経路を通って前記第１ノードに導電的に接続され得る複数の第２ノードと、を有し、
該方法は、
前記第１ノードと前記第２ノード間の接続を制御し、前記電流信号を構成する電荷の異なるパケットが、時間の経過により異なる前記経路を通ってステアされ、
前記第２ノードを介した前記電荷パケットのそれぞれの特性に基づいて、前記電荷パケットに関して対応する前記電流信号の値を示すサンプル値を生成し、
前記第２ノードの１つ以上からのサンプル値を結合して、１つ以上の結合されたサンプル値を提供し、
前記結合されたサンプル値に従って該電流モード回路のキャリブレーション動作を行うことを特徴とする方法。
電流信号を電流モード回路でサンプリングする方法であって、
該電流モード回路は、前記電流信号が印加される第１ノードと、それぞれ経路を通って前記第１ノードに導電的に接続され得る複数の第２ノードと、を有し、
該方法は、
実質的に湾曲の制御信号を生成し、
前記第１ノードと前記第２ノード間の接続を前記湾曲の制御信号に従って制御し、前記電流信号を構成する電荷の異なるパケットが、時間の経過により異なる前記経路を通ってステアされ、
前記第２ノードを介した前記電荷パケットのそれぞれの特性に基づいて、前記電荷パケットに関して対応する前記電流信号の値を示すサンプル値を生成し、
前記サンプル値または該サンプル値の幾つかを分析し、
前記分析に従って該電流モード回路の動作を調整することを特徴とする方法。
電流信号を電流モード回路でサンプリングする方法であって、
該電流モード回路は、前記電流信号が印加されるルートノードと、それぞれが前記ルートノードに導電的に直接接続される複数の第１段ノードと、前記第１段ノード毎の複数の後続段ノードであって、該後続段ノードの各々がその前記第１段ノードを介したそれぞれの経路を通って前記ルートノードに対して導電的に間接接続され得るものと、を有し、
該方法は、
前記ルートノードおよび前記後続段ノード間の接続を制御し、前記電流信号を構成する電荷の異なるパケットが、時間の経過により異なる前記経路を通ってステアされることを特徴とする方法。
電流信号を電流モード回路でサンプリングする方法であって、
該電流モード回路は、前記電流信号が印加される第１ノードと、それぞれ経路を通って前記第１ノードに電気的に接続され得る複数の第２ノードと、を有し、
該方法は、
前記第１ノードと前記第２ノード間の接続を制御し、前記電流信号を構成する電荷の異なるパケットが、時間の経過により異なる前記経路を通ってステアされ、
前記第２ノードについて、当該ノードのパケット間の期間で、当該ノードの電圧値を予め定められた値にもって行くことを特徴とする方法。
第１および第２の相補の電流信号を電流モード回路でサンプリングする方法であって、
該電流モード回路は、第１および第２の相補の回路部を有し、前記第１回路部は前記第１電流信号をサンプリングし、前記第２回路部は前記第２電流信号をサンプリングし、前記各回路部は、前記電流信号が印加される第１ノードと、それぞれ経路を通って当該回路部の前記第１ノードに導電的に接続され得る複数の第２ノードと、を有し、
該方法は、
前記各回路部について、当該回路部の前記第１ノードと前記第２ノード間の接続を制御し、当該回路部の前記電流信号を構成する電荷の異なるパケットが、時間の経過により当該回路部の異なる前記経路を通ってステアされ、
前記第１回路部の前記第２ノードの少なくとも１つ、および、前記第２回路部の前記相補のノードについて、相補の一対のノードのパケット間の期間で、当該２つのノードの電圧値の差を予め定められた値にもって行くことを特徴とする方法。
第１および第２の相補の電流信号を電流モード回路でサンプリングする方法であって、
該電流モード回路は、第１および第２の相補の回路部を有し、前記第１回路部は前記第１電流信号をサンプリングし、前記第２回路部は前記第２電流信号をサンプリングし、前記各回路部は、前記電流信号が印加されるルートノードと、それぞれが前記ルートノードに導電的に直接接続される複数の第１段ノードと、当該回路部の前記第１段ノード毎の複数の後続段ノードであって、該後続段ノードの各々がその前記第１段ノードを介したそれぞれの経路を通って当該回路部の前記ルートノードに対して導電的に間接接続され得るものと、を有し、
該方法は、
前記各回路部について、当該回路部の前記ルートノードと前記後続段ノード間の接続を制御し、当該回路部の前記電流信号を構成する電荷の異なるパケットが、時間の経過により当該回路部の異なる前記経路を通ってステアされ、
前記第１回路部の前記第１段ノードまたは前記後続段ノードの少なくとも１つ、および、前記第２回路部の前記相補のノードについて、相補の一対のノードのパケット間の期間で、当該２つのノードの電圧値の差を予め定められた値にもって行くことを特徴とする方法。