JP2814928B2 - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JP2814928B2 JP2814928B2 JP21377794A JP21377794A JP2814928B2 JP 2814928 B2 JP2814928 B2 JP 2814928B2 JP 21377794 A JP21377794 A JP 21377794A JP 21377794 A JP21377794 A JP 21377794A JP 2814928 B2 JP2814928 B2 JP 2814928B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- stage
- circuit
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、カレントミラーを用い
て形成された階層的ツリー構造（木構造）を持つ電流モ
ードＡ／Ｄ変換器に関するものである。
て形成された階層的ツリー構造（木構造）を持つ電流モ
ードＡ／Ｄ変換器に関するものである。
【０００２】
【従来の技術】近年、低電源電圧でも動作できる電流モ
ードＡ／Ｄ変換器が有望視されているが、より高速に動
作することも要求されている。従来例として、図４に特
願平５−３３４１２８号明細書に記載されているＡ／Ｄ
変換器を示す。これは、入力信号電流をツリー状に分散
させ、信号がそれぞれの電流経路を伝搬していく途中
で、比較電流を減算／加算していくことを階層的に行
い、それらの結果得られる電流を、最終的に比較電流と
比較判定し、デジタル出力を得るものである。この場
合、図５のように、各段の信号伝搬遅延時間と比較器の
比較時間をそれぞれ等しくＴとすると、入力から比較器
の出力までに要する変換時間は、６Ｔとなる。
ードＡ／Ｄ変換器が有望視されているが、より高速に動
作することも要求されている。従来例として、図４に特
願平５−３３４１２８号明細書に記載されているＡ／Ｄ
変換器を示す。これは、入力信号電流をツリー状に分散
させ、信号がそれぞれの電流経路を伝搬していく途中
で、比較電流を減算／加算していくことを階層的に行
い、それらの結果得られる電流を、最終的に比較電流と
比較判定し、デジタル出力を得るものである。この場
合、図５のように、各段の信号伝搬遅延時間と比較器の
比較時間をそれぞれ等しくＴとすると、入力から比較器
の出力までに要する変換時間は、６Ｔとなる。
【０００３】
【発明が解決しようとする課題】上記のＡ／Ｄ変換器で
は、入力信号がツリー構造の信号経路を伝搬していくの
で、Ａ／Ｄ変換器の変換速度（スループット）は、主と
して、信号がツリーの全段を伝搬していく伝搬遅延時間
と比較器の判定時間の総和により制限されている。した
がって、比較器は、いくら速く動作しても、信号の伝搬
時間によって速度が律速される。
は、入力信号がツリー構造の信号経路を伝搬していくの
で、Ａ／Ｄ変換器の変換速度（スループット）は、主と
して、信号がツリーの全段を伝搬していく伝搬遅延時間
と比較器の判定時間の総和により制限されている。した
がって、比較器は、いくら速く動作しても、信号の伝搬
時間によって速度が律速される。
【０００４】本発明の目的は、従来よりも変換速度（ス
ループット）を高速化することができるＡ／Ｄ変換器を
提供することにある。
ループット）を高速化することができるＡ／Ｄ変換器を
提供することにある。
【０００５】
【課題を解決するための手段】本発明は、入力信号をサ
ンプルホールドするサンプルホールド手段と、このサン
プルホールド手段の出力信号を電流に変換する電圧−電
流変換手段を有し、入力端子と出力端子を有し、この出
力端子に、クロック信号でオン／オフするスイッチを介
して、複数の出力トランジスタのゲートが接続されたカ
レントミラー回路と、このカレントミラー回路の入力端
子に接続され、電流を加減算する電流源を有し、前記カ
レントミラー回路と前記電流源で単位回路を構成し、こ
の単位回路をツリー構造に接続して電流ツリー段とし、
この電流ツリー段の初段の入力端子に前記電圧−電流変
換回路の出力端子を接続し、電流ツリー段内では単位回
路の入力端子は前段の単位回路の出力トランジスタのド
レインに接続し、電流ツリー段の最終段のカレントミラ
ー回路の出力端子のそれぞれに、カレントミラー回路の
出力電流と電流ツリー段の最終段の電流源の比較電流と
の大小を比較する比較器を接続し、この比較器のデジタ
ル出力に所望のデジタルコードに変換するエンコード回
路を接続したことを特徴とするＡ／Ｄ変換器である。
ンプルホールドするサンプルホールド手段と、このサン
プルホールド手段の出力信号を電流に変換する電圧−電
流変換手段を有し、入力端子と出力端子を有し、この出
力端子に、クロック信号でオン／オフするスイッチを介
して、複数の出力トランジスタのゲートが接続されたカ
レントミラー回路と、このカレントミラー回路の入力端
子に接続され、電流を加減算する電流源を有し、前記カ
レントミラー回路と前記電流源で単位回路を構成し、こ
の単位回路をツリー構造に接続して電流ツリー段とし、
この電流ツリー段の初段の入力端子に前記電圧−電流変
換回路の出力端子を接続し、電流ツリー段内では単位回
路の入力端子は前段の単位回路の出力トランジスタのド
レインに接続し、電流ツリー段の最終段のカレントミラ
ー回路の出力端子のそれぞれに、カレントミラー回路の
出力電流と電流ツリー段の最終段の電流源の比較電流と
の大小を比較する比較器を接続し、この比較器のデジタ
ル出力に所望のデジタルコードに変換するエンコード回
路を接続したことを特徴とするＡ／Ｄ変換器である。
【０００６】
【作用】カレントミラーを主体に構成され、ツリー構造
を有するＡ／Ｄ変換器において、カレントミラーの内部
に挿入したスイッチによりカレントミラーは、伝搬信号
をサンプル／ホールドすることができる。各段のスイッ
チを交互にオン・オフすることにより、このＡ／Ｄ変換
器は、パイプライン動作を行うことができ、信号の伝搬
遅延時間は、見かけ上、１段分または数段分の伝搬時間
で済むようになる。したがって、見かけ上の変換速度
（スループット）は、ツリーの１段分または数段分の信
号伝搬遅延時間と比較器の判定時間の総和になり、従来
よりも高速な変換速度（スループット）が得られる。
を有するＡ／Ｄ変換器において、カレントミラーの内部
に挿入したスイッチによりカレントミラーは、伝搬信号
をサンプル／ホールドすることができる。各段のスイッ
チを交互にオン・オフすることにより、このＡ／Ｄ変換
器は、パイプライン動作を行うことができ、信号の伝搬
遅延時間は、見かけ上、１段分または数段分の伝搬時間
で済むようになる。したがって、見かけ上の変換速度
（スループット）は、ツリーの１段分または数段分の信
号伝搬遅延時間と比較器の判定時間の総和になり、従来
よりも高速な変換速度（スループット）が得られる。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１は、本発明のＡ／Ｄ変換器の一実施例
を示す図である。本実施例は、２進木で４段のツリー構
造を有する４ビットの電流モードＡ／Ｄ変換器であり、
入力信号をサンプルホールドするＳ／Ｈ（サンプルホー
ルド）回路ＳＨと、Ｓ／Ｈ回路ＳＨの出力信号を電流に
変換する電圧−電流変換器ＶＩと、電圧−電流変換器Ｖ
Ｉの出力端子に接続され電流を加減算する電流源と、前
段の出力端子から供給される電流を入力する入力端子
と、２出力の出力端子を有し、かつ入力側のトランジス
タのゲート端子と出力側のトランジスタのゲート端子の
間にスイッチを有する４段のツリー構造のカレントミラ
ー回路と、カレントミラー回路の出力端子のそれぞれに
接続され、電流を加減算する電流源と、ツリー構造の最
終段のカレントミラー回路の出力端子のそれぞれに接続
され、カレントミラー回路の出力電流と出力端子に接続
された比較電流源の比較電流との大小を比較する１６個
の比較器と、１６個の比較器のデジタル出力を所望のデ
ジタルコードに変換するエンコード回路とにより構成さ
れている。スイッチＳＷ（ｉ，ｊ）は、ｉ段目および下
からｊ番目のスイッチを示している。
を示す図である。本実施例は、２進木で４段のツリー構
造を有する４ビットの電流モードＡ／Ｄ変換器であり、
入力信号をサンプルホールドするＳ／Ｈ（サンプルホー
ルド）回路ＳＨと、Ｓ／Ｈ回路ＳＨの出力信号を電流に
変換する電圧−電流変換器ＶＩと、電圧−電流変換器Ｖ
Ｉの出力端子に接続され電流を加減算する電流源と、前
段の出力端子から供給される電流を入力する入力端子
と、２出力の出力端子を有し、かつ入力側のトランジス
タのゲート端子と出力側のトランジスタのゲート端子の
間にスイッチを有する４段のツリー構造のカレントミラ
ー回路と、カレントミラー回路の出力端子のそれぞれに
接続され、電流を加減算する電流源と、ツリー構造の最
終段のカレントミラー回路の出力端子のそれぞれに接続
され、カレントミラー回路の出力電流と出力端子に接続
された比較電流源の比較電流との大小を比較する１６個
の比較器と、１６個の比較器のデジタル出力を所望のデ
ジタルコードに変換するエンコード回路とにより構成さ
れている。スイッチＳＷ（ｉ，ｊ）は、ｉ段目および下
からｊ番目のスイッチを示している。
【０００９】次に、本実施例の動作について説明する。
なお、ここでは、説明を簡単にするために、Ａ／Ｄ変換
器の変換速度は、Ｓ／Ｈ回路とツリー部分と比較器で決
まるものとする。
なお、ここでは、説明を簡単にするために、Ａ／Ｄ変換
器の変換速度は、Ｓ／Ｈ回路とツリー部分と比較器で決
まるものとする。
【００１０】入力のＳ／Ｈ回路ＳＨは、スイッチにより
入力電圧信号をサンプル・ホールドする。Ｓ／Ｈ回路Ｓ
Ｈの出力は、電圧−電流変換器ＶＩにより電流に変換さ
れる。比較器は、クロック信号φＣＭＰに同期して比較
を行うとする。各段のスイッチＳＷ（ｋ，１）〜ＳＷ
（ｋ，２(k-1) ）（ｋはｋ段目を示す）は、各段ごとに
クロック信号でオン／オフする。Ｓ／Ｈ回路ＳＨのサン
プリング・クロック信号をφＳ、各段のクロック信号を
φ１〜φ４とする。
入力電圧信号をサンプル・ホールドする。Ｓ／Ｈ回路Ｓ
Ｈの出力は、電圧−電流変換器ＶＩにより電流に変換さ
れる。比較器は、クロック信号φＣＭＰに同期して比較
を行うとする。各段のスイッチＳＷ（ｋ，１）〜ＳＷ
（ｋ，２(k-1) ）（ｋはｋ段目を示す）は、各段ごとに
クロック信号でオン／オフする。Ｓ／Ｈ回路ＳＨのサン
プリング・クロック信号をφＳ、各段のクロック信号を
φ１〜φ４とする。
【００１１】各クロック信号は、図２のように与えると
し、φＳ，φ２，φ４をφＡで代表し、φ１，φ３，φ
ＣＭＰをφＢで代表する。各スイッチは、クロック信号
が“Ｈ”（デジタル出力で１に相当）のときにオン、
“Ｌ”のときにオフとする。比較器は、クロック信号が
“Ｈ”のときに比較を行うとする。
し、φＳ，φ２，φ４をφＡで代表し、φ１，φ３，φ
ＣＭＰをφＢで代表する。各スイッチは、クロック信号
が“Ｈ”（デジタル出力で１に相当）のときにオン、
“Ｌ”のときにオフとする。比較器は、クロック信号が
“Ｈ”のときに比較を行うとする。
【００１２】φＡが“Ｈ”のとき、入力信号がＳ／Ｈ回
路ＳＨにサンプリング（標本化）される。同時に、２段
目と４段目のカレントミラーのスイッチがオンし、これ
らのカレントミラーの出力トランジスタのゲートに入力
トランジスタのゲートと等しい電圧信号が伝搬し、サン
プリングされる。一方、このとき、φＢは“Ｌ”なの
で、１段目と３段目のカレントミラーのスイッチはオフ
し、これらのカレントミラーの出力トランジスタのゲー
トには、信号電圧がホールド（保持）され、カレントミ
ラーの出力電流もホールドされる。カレントミラーの出
力トランジスタのゲートには寄生容量があるので、電圧
が保持される。
路ＳＨにサンプリング（標本化）される。同時に、２段
目と４段目のカレントミラーのスイッチがオンし、これ
らのカレントミラーの出力トランジスタのゲートに入力
トランジスタのゲートと等しい電圧信号が伝搬し、サン
プリングされる。一方、このとき、φＢは“Ｌ”なの
で、１段目と３段目のカレントミラーのスイッチはオフ
し、これらのカレントミラーの出力トランジスタのゲー
トには、信号電圧がホールド（保持）され、カレントミ
ラーの出力電流もホールドされる。カレントミラーの出
力トランジスタのゲートには寄生容量があるので、電圧
が保持される。
【００１３】次に、φＡが“Ｌ”になると、入力信号
は、Ｓ／Ｈ回路ＳＨにホールドされる。同時に、１段目
と３段目のカレントミラーのスイッチがオンし、これら
のカレントミラーの出力トランジスタのゲートに、入力
トランジスタのゲートと等しい電圧信号が伝搬し、サン
プリングされる。一方、このとき、φＢは“Ｈ”なの
で、２段目と４段目のカレントミラーのスイッチはオフ
し、これらのカレントミラーの出力トランジスタのゲー
トには信号電圧がホールドされ、出力電流もホールドさ
れる。また、このとき、４段目のカレントミラーの出力
電流と比較電流を比較器は比較し、そのときのデジタル
出力を出力する。
は、Ｓ／Ｈ回路ＳＨにホールドされる。同時に、１段目
と３段目のカレントミラーのスイッチがオンし、これら
のカレントミラーの出力トランジスタのゲートに、入力
トランジスタのゲートと等しい電圧信号が伝搬し、サン
プリングされる。一方、このとき、φＢは“Ｈ”なの
で、２段目と４段目のカレントミラーのスイッチはオフ
し、これらのカレントミラーの出力トランジスタのゲー
トには信号電圧がホールドされ、出力電流もホールドさ
れる。また、このとき、４段目のカレントミラーの出力
電流と比較電流を比較器は比較し、そのときのデジタル
出力を出力する。
【００１４】以上の状態を交互に行うことで、見かけ上
の信号伝搬時間は、１段分Ｔとなり、φＡのクロック周
期２Ｔのスループットで変換を行うことができる。
の信号伝搬時間は、１段分Ｔとなり、φＡのクロック周
期２Ｔのスループットで変換を行うことができる。
【００１５】図３に、パイプライン動作させた場合の変
換のタイムチャートを示す。ここでは、簡単のため各段
の信号伝搬遅延時間と比較器の判定時間を等しくＴとす
る。パイプライン動作させたものは、２Ｔの時間のスル
ープットを示している。一方、従来の場合の変換のタイ
ムチャートは、図５のようになり、変換時間は６Ｔであ
る。よって、本発明により変換速度（スループット）
は、３倍の高速化がなされている。
換のタイムチャートを示す。ここでは、簡単のため各段
の信号伝搬遅延時間と比較器の判定時間を等しくＴとす
る。パイプライン動作させたものは、２Ｔの時間のスル
ープットを示している。一方、従来の場合の変換のタイ
ムチャートは、図５のようになり、変換時間は６Ｔであ
る。よって、本発明により変換速度（スループット）
は、３倍の高速化がなされている。
【００１６】なお、上記の例では、ホールド容量として
トランジスタのゲート寄生容量を利用しているが、それ
と並列に容量素子を入れてもよい。
トランジスタのゲート寄生容量を利用しているが、それ
と並列に容量素子を入れてもよい。
【００１７】また、上記の例では、２進木で４段のツリ
ー構造としたが、これに限るものではなく、任意のｎ段
であってもよい。一般に、ｎ段を有するツリー構造を有
するＡ／Ｄ変換器において、各段の信号遅延とＳ／Ｈ回
路と比較器とのそれぞれの遅延をＴとすると、従来の場
合、変換速度は（ｎ＋２）Ｔとなる。しかし、本発明を
適用することにより、１段ごとに交互にパイプライン動
作させた場合には、変換速度（スループット）は２Ｔ
に、２段ごとに交互にパイプライン動作させた場合には
４Ｔに、ｍ段ごとにパイプライン動作させた場合には２
ｍＴになる。
ー構造としたが、これに限るものではなく、任意のｎ段
であってもよい。一般に、ｎ段を有するツリー構造を有
するＡ／Ｄ変換器において、各段の信号遅延とＳ／Ｈ回
路と比較器とのそれぞれの遅延をＴとすると、従来の場
合、変換速度は（ｎ＋２）Ｔとなる。しかし、本発明を
適用することにより、１段ごとに交互にパイプライン動
作させた場合には、変換速度（スループット）は２Ｔ
に、２段ごとに交互にパイプライン動作させた場合には
４Ｔに、ｍ段ごとにパイプライン動作させた場合には２
ｍＴになる。
【００１８】
【発明の効果】以上説明したように、本発明は、ツリー
構造を有する電流モードＡ／Ｄ変換器において、ツリー
の各段を構成するカレントミラーの内部にスイッチを設
け、各段ごとに信号の伝搬をパイプライン動作させるこ
とにより、全体の信号の伝搬遅延を見かけ上小さくする
ことができ、上記のＡ／Ｄ変換器の変換速度（スループ
ット）を高速化することができる。
構造を有する電流モードＡ／Ｄ変換器において、ツリー
の各段を構成するカレントミラーの内部にスイッチを設
け、各段ごとに信号の伝搬をパイプライン動作させるこ
とにより、全体の信号の伝搬遅延を見かけ上小さくする
ことができ、上記のＡ／Ｄ変換器の変換速度（スループ
ット）を高速化することができる。
【図１】本発明のＡ／Ｄ変換器の一実施例を示す図であ
る。
る。
【図２】パイプライン動作するためのクロック信号の例
を示す図である。
を示す図である。
【図３】パイプライン動作させた場合の変換のタイムチ
ャートである。
ャートである。
【図４】従来の４ビット電流モードＡ／Ｄ変換器の一実
施例を示す図である。
施例を示す図である。
【図５】図４の従来例のタイムチャートである。
ＳＨ Ｓ／Ｈ（サンプルホールド）回路 ＶＩ 電圧−電流変換器 ＳＷ（ｉ，ｊ） スイッチ φ１〜φ４，φＣＭＰ クロック信号 φＳ サンプリング・クロック信号
Claims (3)
- 【請求項１】 入力信号をサンプルホールドするサンプ
ルホールド手段と、このサンプルホールド手段の出力信
号を電流に変換する電圧−電流変換手段とを有し、 入力端子と複数の出力端子を有し、入力側トランジスタ
のゲート端子と出力側トランジスタのゲート端子との間
にクロック信号でオン／オフするスイッチを有しその出
力端子に複数のトランジスタのゲートが接続されるカレ
ントミラー回路と、このカレントミラー回路の入力端子
に接続され、電流を加減算する電流源とを有し、 前記カレントミラー回路と前記電流源とで単位回路を構
成し、 この単位回路をツリー構造に接続して電流ツリー段と
し、この電流ツリー段の初段の入力端子に前記電圧−電
流変換回路の出力端子を接続し、電流ツリー段内では単
位回路の入力端子は前段の単位回路の出力トランジスタ
のドレインに接続し、電流ツリー段の最終段のカレント
ミラー回路の出力端子のそれぞれに、カレントミラー回
路の出力電流と電流ツリー段の最終段の電流源の比較電
流との大小を比較する比較器を接続し、この比較器のデ
ジタル出力に所望のデジタルコードに変換するエンコー
ド回路を接続したことを特徴とするＡ／Ｄ変換器。 - 【請求項２】前記出力トランジスタのゲートの寄生容量
に並列に容量素子を接続したことを特徴とする請求項１
に記載のＡ／Ｄ変換器。 - 【請求項３】電流ツリー段内の隣り合う段のクロック信
号に互いに反対の位相を持たせることで、カレントミラ
ー回路にサンプルホールド回路動作を兼ねさせ、パイプ
ライン動作をさせることを特徴とする請求項１または２
に記載のＡ／Ｄ変換器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21377794A JP2814928B2 (ja) | 1994-09-07 | 1994-09-07 | Ａ／ｄ変換器 |
| US08/358,320 US5579006A (en) | 1993-12-28 | 1994-12-19 | A/D converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21377794A JP2814928B2 (ja) | 1994-09-07 | 1994-09-07 | Ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0879080A JPH0879080A (ja) | 1996-03-22 |
| JP2814928B2 true JP2814928B2 (ja) | 1998-10-27 |
Family
ID=16644867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21377794A Expired - Lifetime JP2814928B2 (ja) | 1993-12-28 | 1994-09-07 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2814928B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4382040B2 (ja) * | 2003-10-21 | 2009-12-09 | 富士通マイクロエレクトロニクス株式会社 | Ｄ／ａ変換回路 |
| JP4137922B2 (ja) | 2005-06-23 | 2008-08-20 | 富士通株式会社 | Ａ／ｄ変換回路 |
| WO2010053070A1 (ja) | 2008-11-05 | 2010-05-14 | 日本電気株式会社 | 電子回路システム、トラックホールド回路モジュール、電子回路の動作制御方法及びそのプログラム |
| EP2267902B1 (en) * | 2009-01-26 | 2013-03-13 | Fujitsu Semiconductor Limited | Sampling |
| JP7050130B2 (ja) * | 2019-10-18 | 2022-04-07 | シャープ株式会社 | 固体撮像素子 |
-
1994
- 1994-09-07 JP JP21377794A patent/JP2814928B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0879080A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0281155B1 (en) | A/D Converter | |
| US5489904A (en) | Analog current mode analog/digital converter | |
| US4745393A (en) | Analog-to-digital converter | |
| EP0976198B1 (en) | A method and device to convert an analog current to a digital signal | |
| US7876253B2 (en) | A/D conversion circuit for use with low-potential and high-potential power supplies | |
| US5016014A (en) | High accuracy analog-to-digital converter with rail-to-rail reference and input voltage ranges | |
| US4560890A (en) | Autozeroed comparator | |
| US6031480A (en) | Method and apparatus for implementing a pipelined A/D converter with inter-stage amplifiers having no common mode feedback circuitry | |
| JP2000036746A (ja) | Ａ／ｄ変換器 | |
| JP2002526964A (ja) | アナログ・デジタルコンバータ | |
| KR101554369B1 (ko) | 전하영역 파이프라인의 아날로그 디지털 변환기 | |
| JP2814928B2 (ja) | Ａ／ｄ変換器 | |
| JP2612014B2 (ja) | アナログーディジタル変換器 | |
| US20120286986A1 (en) | A/d conversion circuit | |
| US6154165A (en) | Variable clock rate, variable bit-depth analog-to-digital converter | |
| US6154164A (en) | Variable clock rate analog-to-digital converter | |
| US20120092202A1 (en) | Analog to digital converter | |
| US8077070B2 (en) | Charge-domain pipelined charge-redistribution analog-to-digital converter | |
| JP2812169B2 (ja) | Ａ／ｄ変換装置 | |
| EP0346988B1 (fr) | Circuit semiconducteur intégré comprenant un circuit comparateur synchronisé | |
| JP4236519B2 (ja) | Ａ／ｄ変換器 | |
| JPH10163875A (ja) | パイプラインアナログ／デジタルコンバータ | |
| JP3106771B2 (ja) | 逐次比較型ａ／ｄ変換器 | |
| CN118694373A (zh) | 高速两步式时间域模数转换器 | |
| JP2775805B2 (ja) | Ｃｍｏｓで構成したａ／ｄ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980714 |