SE516675C2 - Förfarande och anordning för att omvandla en analog ström till en digital signal - Google Patents

Description

25 30 35 516 675 2 S/H 3-strömkrets, re/adderare 4, en strömjämförare 5 och strömreferenser 6. tar en en mellanstegsströmförstärka- Om inströmmen Ij är positiv, blir utsignalen från strömjäm- föraren ETT och den resterande strömmen till nästa steg blir (213- rens utsignal NOLL och restströmmen till nästa steg blir (2Ij Iæf). Om inströmmen Ij är negativ, blir strömjämföra- + Irfi). Restströmmen Iü4 matas sedan till nästa steg för att fastställa nästa bit. De samplade insignalerna kan följaktli- gen bli pipelined för att sekvensiellt bestämma dess digitala koder.

Vid praktisk realisering kan multiplikation med 2 utföras i S/H-kretsen genom att använda en strömspegel såsom hos re- ferensen "A CMOS transistor - only 8-b 4,5-Ms/s pipelined analog-to-digital converter using fully-differential current- mode circuit techniques". Emellertid innefattar strömspeglar- na extra kapacitiv last till S/H-kretsen, som begränsar has- tigheten. En annan nackdel är att varje steg behandlas lika och följaktligen kan inte effektförbrukningen optimeras.

Hos US-A-4,894,657: "Pipelined analog-to-digital architec- ture with parallel-autozero analog signal processing" avser uppfinningen en A/D-omvandlare för att omvandla analoga sig- naler till digitala signaler och i synnerhet till en pipeli- ned A/D-omvandlare med en respektive kaskadkoppling med A/D- D/A-underblock för att bestämma parallella bitar hos en om- vandlad. utsignal. Den citerade uppfinningen baseras pà det traditionella tillvägagàngssättet med spänningsmod, och lig- ger följaktligen inte inom uppfinningens ram, där ett tillvä- gagångssätt med strömmod används.

§AMMANFATTNINQ AV QPPFINNINQEN För att förbättra hastigheten hos de pipelined strömmod- A/D-omvandlarna reducerar uppfinningen den kapacitiva lasten sett fràn varje stegs utgång. Genom att justera refe- c o o o ao lO 15 20 25 30 35 516 675 3 rensströmmarna reducerar förfarandet och anordningen i enlig- het med uppfinningen effektförbrukningen. Det är möjligt att åstadkomma en omvandlingsfrekvens om omkring 100 Msamplar/s och reducera effektförbrukningen flera gånger i. förhållande till existerande konstruktioner vid användning av de uppfin- ningsenliga konstruktionerna.

Elfiflšßäfišßlyfllflfi Fig. 1 visar en konstruktion i enlighet med teknikens ståndpunkt av en pipelined strömmod-A/D-omvandlare.

Fig. 2 visar en konstruktion av en pipelined strömmod-A/D- omvandlare i enlighet med uppfinningen.

Fig. 3 visar de steg som alstrar LSB för att reducera re- ferensströmmarnas spridning i fig. 2.

Fig. 4 visar ett förenklat kretsschema av ett steg motsva- rande konstruktionen i fig. 2.

Fig. 5 visar ett förenklat kretsschema av en sampla-och- lagra strömkrets.

Fig. 6 visar ett förenklat kretsschema av enbit-ström- kvantiseraren Fig. 7 visar ett förenklat kretsschema av enbit-D/A- omvandlaren.

DETALQERAD BESKRIVNINQ AV UPPFINNINQEN För att öka drifthastigheten och åstadkomma medel för att reducera effektförbrukningen föreslås en pipelined strömmod- A/D-omvandlarkonstruktion, sàsom visas i fig. 2. a no nu: 10 15 20 25 4 Den uppfunna konstruktionen består av en S/H-krets 7 vid ingången och N pipelined steg 8. Varje steg 8 innefattar en. inre làgupplösande A/D-omvandlare 9, en D/A-omvandlare 10, en S/H-krets ll, re/subtraherare 13. en referensströmkälla. 12 och. en strömaddera- Varje steg 8 behöver inte vara identiskt med de andra stegen. De næst särskiljande egenskaperna hos konstruktionen i enlighet med uppfinningen är: 1) insignaler- na till den inre A/D-omvandlaren (det kan endast vara en och till mellansteget S/H-kretsen är tidsin- (det i varje steg kan vara strömjämförare) terfolierade; 2) referensströmmen till D/A-omvandlaren kan endast vara en 1-bitsomvandlare) olika. Omvandlaren erfordrar endast tvà klockfaser. Driften av de tre successiva stegen visas i tabell l, där den automa- tiska nollställningen av den inre A/D-omvandlaren är valfri.

Fas 1 Fas 2 steg j -1 S/H-krets sampla lagra A/D-omvandlare auto-noll kvantisiera D/A-omvandlare ändra utsignal lagra utsignal Steg j S/H-krets lagra sampla A/D-omvandlare kvantisiera auto-noll D/A-omvandlare lagra utsignal ändra utsignal steg j+1 S/H-krets sampla lagra A/D-omvandlare auto-noll kvantisiera D/A-omvandlare ändra utsignal lagra utsignal Tabell 1: Driften av tre successiva steg Inströmmen matas först till den inre .A/D-omvandlaren 9, som vanligtvis har en làg upplösning, varefter inströmmen om- kopplas till S/H-kretsen 11 och samtidigt matar den inre D/A- omvandlaren 10 strömmen till strömadderaren/subtraheraren 13. till Följaktligen omfattar utströmmen summan av ut- Utsignalen från strömadderaren/subtraheraren 13 matas nästa steg. strömmen från D/A-omvandlaren 10 och utströmmen fràn S/H- kretsen 11. Den ges av: 10 15 20 25 30 .516 675 5 1141:11. -((b, +2-b2...+2*f" -b,,j)-1.

Jfßf ' där den inre A/D-omvandlaren 9 har kj utbitar.

I syfte att ästadkomma den korrekta kvantifieringen måste referensströmmen hos följande steg ha samma skala, dvs: [ff-f I(j+|)ref = 2/9.

Hos den nya konstruktionen behöver inte en multiplikation med faktor 2 genomföras för att reducera inställningstiden.

Noggrannheten bestäms huvudsakligen av natchningen av refe- rensströmkällorna, som är jämförbar med andra konstruktioner, där noggrannhet bestäms av matchningen av strömkällor och re- aliseringen av koefficienter.

Hos den nya konstruktionen är inställningarna av D/A- omvandlaren 10 och S/H-kretsen 11 hos det föregående steget direkt kopplade med inställningen hos A/D-omvandlaren 9 hos det aktuella steget, varvid drifthastigheten begränsas. In- ställningstiden hos en välkonstruerad A/D-omvandlare (med låg upplösning) är vanligtvis endast 1/5~l/10 av inställningsti- den hos en S/H-krets, och D/A-omvandlaren stabiliseras van- ligtvis mycket fortare än andra kretsar. I jämförelse med kretsar i enlighet med teknikens ståndpunkt är den kapacitiva lasten hos S/H-kretsarna ll i den nya konstruktionen mycket lägre. Följaktligen kan den uppfinningsenliga A/D-omvandlaren drivas mycket fortare än existerande. En datafrekvens av om- kring 100 Msamplar/s är möjlig, i enlighet med simulering på transistornivà.

Pà grund av skalan hos referensströmkällorna minskar den största strömsvängningen genom de pipelined stegen. Följakt- o o; oc: 10 15 20 25 30 35 516 675 2:a- 6 ligen kan förspänningarna successivt reduceras genom de pipelined stegen. Effektförbrukningen kan följaktligen påtag- ligt reduceras.

Skalningen behöver inte ha en negativ effekt pà prestandan i det att det första steget erfordrar den största upplösning- en (ekvivalent med upplösningen hos hela den pipelined A/D- omvandlaren) och de efterföljande stegen erfordrar lägre och lägre upplösning genom hela pipelinen. Exempelvis erfordrar det andra steget endast en bits upplösning (upplösningen spe- cificerad i antalet bitar) ekvivalent med bit-upplösningen hos hela A/D-omvandlaren minus bitupplösningen för det första steget.

För att reducera referensströmmarnas spridning kan vi in- föra multiplikation i S/H-kretsen hos de steg som alstrar de (LSB). minst signifikanta bitarna De kan också anta de tvá former som visas i fig. 3.

Utströmmen ges av: IM = 2*-1,.-((b,+2-b2 +...+2'°f"' -bkj )-1,E,) I detta fall har följande steg samma referensvärde Ing? Pà grund av extra kapacitiv last minskar stabiliseringsti- den. Emellertid har de steg som alstrar LSB inte samma nog- grannhetskrav' och förhållandevis stora stabiliseringsfel är acceptabla.

Konstruktionen i enlighet med uppfinningen har realiserats i den företagstillverkade CMOS-processorn. I denna sektion visas en förenklad kretslösning. I fig. 4 visas den förenkla- de kretslösningen av ett steg motsvarande fig. 2. Inströmmen Iin matas till sampla-och-lagra-strömkretsen S_HO pá den udda 10 15 20 25 30 35 n n n ø a en a klockfasen Clk_o genom omkopplingstransistorn M7, och matas till strömkvantiseraren Quantizer_I på den jämna klockfasen Clk_e genom transistorn M6. Utsignalen från strömkvantisera- ren Quantizer_I inverteras av en inverterare och låses vid en àterställbar flip-flop av signalen Set_b. Den digitala utsig- nalen Out_Dig används för att styra D/A-omvandlaren DAO_1b.

Inströmmen till nästa steg är Iout, som alstras genom att binda ihop utgången hos sampla-och-lagra-kretsen S_HO och ut- gången hos D/A-omvandlaren DAO_lb. Det bör observeras att subtraktionen i fig. 2 implicit realiseras i D/A-omvandlaren genom att på lämpligt sätt sätta referensströmriktningarna.

VbiasO~2 är förspänningarna för de analoga blocken S_HO och DAco_1b.

I fig. 5 visas det förenklade kretsschemat av sampla-och- lagra-strömkretsen. Sampla-och-lagra-strömkretsen är egentli- gen en kaskadkopplad strömspegel med en styrswitch. Transis- torerna M0 och Ml6 åstadkommer respektive förströmmar för in- signalen och utsignalen. Transistorerna M1 och M15 är kaskad- kopplade transistorer för att öka ut-impedansen hos strömkäl- lorna. Transistorerna Ml7 och M5 åstadkommer, tillsammans med de kaskadkopplade transistorerna M3 och M4, strömspeglingen.

Transistorn M6 används i en switch som styrs av den digitala insignalen Clk_S. Iin och Iout är in- respektive utströmmar, och VbiasO~2 är förspänningarna.

När den digitala insignalen Clk_S är hög, är utströmmen Iout lika med inströmmen Iin, pà grund av samma grindkäll- spänning för transistorerna Ml7 och M5. När Clk_S är låg iso- leras transistorns M5 grind och följaktligen hålls utströmmen Iout konstant. För olika steg kan förströmmarna skalas.

I fig. 6 visas det förenklade kretsschemat av 1- bitsströmkvantiseraren. 1-bitsströmkvantiseraren används i en lågimpedanskvantiserare. Transistorerna MO och M1 är in- gàngstransistorerna. Transistorerna M2 och M3 bildar en för- stärkare. När inströmmen Iin ändrar riktning förstärks varje 10 15 20 25 30 516 675 8 potentiell förändring av förstärkaren för att göra ändringen vid grindarna hos M0 och M1 påfallande stor. Denna stora spänningsändring förstärks vidare av en annan förstärkare be- stående av transistorer M4 och M5, och en inverterare används för att driva utgången. För att åstadkomma en multibitsström- kvantiserare behöver endast referensström vid ingången till- handahållas.

I fig. 7 visas det förenklade kretsschemat för en 1-bits D/A-omvandlare. D/A-omvandlaren är egentligen en kaskadkopp- lad strömkälla bestående av transistorer M22 och M20, och de- M21. bestående av transistorer M0, M1, MlO och Ml8 används endast ras respektive kaskadkopplade transistorer M23, Grenen för att åstadkomma förspänningen för transistorn M20 för att garantera att kollektorströmmen vid M20 är lika med kollek- MSO, M36, som omkopplare. Beroende på den digitala insignalens In-Dig torströmmen vid M22. Transistorer M31, M37 används omkopplas antingen strömmen vid M22 eller strömmen vid M20 till utgången. Samtidigt omkopplas den andra strömmen, vilken inte omkopplas till utgången, till en last för att undvika plötslig spänningsförändring när en strömkälla går på tom- gång. Lasten är endast en strömspegel ästadkommande en lågim- pedans vid sin ingång. Vbias0~2 är förspänningarna.

Under det att föregående beskrivning innefattar ett antal detaljer och egenskaper bör det observeras att dessa är en- dast illustrativa för uppfinningen, och är inte avsedda att utgöra. begränsningar. Många. modifieringar inses lätt av' en fackman inom området, vilka inte avviker från uppfinningens ram och anda, såsom den definieras av de bifogade kraven och deras legala betydelse.

Claims (4)

10 15 20 25 30 9 P a t e n t k r a v

1. Förfarande för att omvandla en analog ström till en di- gital signal, i synnerhet där förfarandet avser höghastig- hets pipelined analog-till-digital (A/D) omvandling genom reducering av den kapacitiva lasten, varvid genom justering av referensströmmar reduceras också effektförbrukningen, med en S/H-krets vid en ingång och N pipelined steg, där var- je steg innefattar en inre làgupplösande A/D-omvandlare, en D/A-omvandlare, en S/H-krets, en referenströmkälla och en ad- derare/subtraherare, där i och för sig varje steg inte behö- ver vara identiskt med någon annat, k å n n e t e c k n a t av att i steget i mellansteg A/D-omvandlaren och S/H-kretsen tidsinterfolieras för att reducera den kapacitiva lasten för att åstadkomma hög hastighet.

2. Anordning för att omvandla en analog ström till en di- gital signal, i synnerhet där anordningen avser en konstruk- tion av höghastighets pipelined analog-till-digital (A/D) omvandlare innefattande en S/H-krets vid en ingång och N pipelined steg, där varje steg i och för sig innefattar en inre làgupplösande A/D-omvandlare, en D/A-omvandlare, en S/H- krets, en referensströmkälla och en adderare/subtraherare, där i och för sig varje steg inte behöver vara identiskt med någon annat, k ä n n e t e c k n a d av att i steget (8) är i mellansteg A/D-omvandlaren (9) och S/H-kretsen (ll) tidsin- terfolierade för att reducera den kapacitiva lasten för att åstadkomma hög hastighet.

3. Anordning enligt patentkrav 2, k ä n n e t e c k n a d 10 av att det i steget (8) finns anordnat en skalning av refe- rensströmmarna för att åstadkomma en skalning av förströmmar- na för varje steg för att reducera effektförbrukningen.

4. Anordning enligt patentkrav 2, k ä n n e t e c k n a d av att LSB-steg är anordnade för att användas för att redu- cera referensströmmarnas spridning.