JP2009157354A - 表示装置及びその作製方法 - Google Patents

表示装置及びその作製方法 Download PDF

Info

Publication number
JP2009157354A
JP2009157354A JP2008296460A JP2008296460A JP2009157354A JP 2009157354 A JP2009157354 A JP 2009157354A JP 2008296460 A JP2008296460 A JP 2008296460A JP 2008296460 A JP2008296460 A JP 2008296460A JP 2009157354 A JP2009157354 A JP 2009157354A
Authority
JP
Japan
Prior art keywords
semiconductor layer
film
conductive film
electrode
resist mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008296460A
Other languages
English (en)
Other versions
JP5292066B2 (ja
JP2009157354A5 (ja
Inventor
Kunio Hosoya
邦雄 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008296460A priority Critical patent/JP5292066B2/ja
Publication of JP2009157354A publication Critical patent/JP2009157354A/ja
Publication of JP2009157354A5 publication Critical patent/JP2009157354A5/ja
Application granted granted Critical
Publication of JP5292066B2 publication Critical patent/JP5292066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】高開口率を有し、容量の大きな保持容量を有する表示装置を得ることを課題とする。
【解決手段】第１導電膜によるゲート電極と、第１導電膜上の第１絶縁層によるゲート絶縁膜と、第１絶縁層上にゲート電極と重なる第１半導体層と、第１半導体層上かつゲート電極に重なる第２絶縁層によるチャネル保護膜と、第１半導体層と重なりソース領域及びドレイン領域に分離された導電性の第２半導体層と、第２半導体層上の第２導電膜によるソース電極及びドレイン電極とを含む薄膜トランジスタと、第２導電膜上に形成された第３絶縁層と、第３絶縁層上の第３導電膜により形成され、ソース電極またはドレイン電極の一方と接続する画素電極と、第１絶縁層上の容量配線と、容量配線上の第３絶縁層を挟んで、画素電極の重畳領域に形成される保持容量とを有する表示装置及びその作製方法に関する。
【選択図】図４

Description

本発明は、表示装置及びその作製方法に関する。
ノート型のパーソナルコンピュータやデスクトップ型のパーソナルコンピュータ用のモニタ、携帯電話、音楽再生装置、テレビ、携帯端末、デジタルスチルカメラ、ビデオカメラ、画像・動画閲覧専用のビューワ等の電子機器に、画像や文字情報を表示するためのアクティブマトリクス型表示装置は幅広く用いられている。
アクティブマトリクス型表示装置は、表示領域となる画素部において能動素子（例えば薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ））を個々の画素に対応してマトリクス状に配置して構成している。ＴＦＴはスイッチング素子として画素に印加される電圧を制御し所望の画像表示を行っている。
スイッチング素子として用いられるＴＦＴのうち、チャネルストッパ型（チャネル保護型、エッチストッパ型ともいう）の逆スタガ型ＴＦＴを有する素子基板は、５枚のフォトマスクを用いて画素電極までを作製していた（特許文献１参照）。
従来のチャネルストッパ型の逆スタガ型ＴＦＴ及びそれを含む画素部の例を図６、図７、図８（Ａ）〜図８（Ｃ）、図９（Ａ）〜図９（Ｂ）に示す。図６は一画素及びその周辺の上面図であり、図７は図６のＢ−Ｂ’における断面図である。図８（Ａ）〜図８（Ｃ）、図９（Ａ）〜図９（Ｂ）は、図７に至る作製工程を示す断面図である。
一画素には、ＴＦＴ領域１１４１、容量領域１１４２、配線領域１１４３が基板１１０１上に設けられている。ＴＦＴ領域１１４１には、ゲート配線１１０２、ゲート絶縁膜１１０４、チャネル形成領域を有するｉ型半導体層１１１３、絶縁膜からなるチャネル保護膜１１０８、一導電性を付与する不純物元素を有する半導体層からなるソース領域１１１８及びドレイン領域１１１７、ソース配線１１２２、ドレイン電極１１２１、保護膜１１２７、画素電極１１３１が設けられている。
容量領域１１４２には、容量配線１１５１、ゲート絶縁膜１１０４、保護膜１１２７、画素電極１１３１が設けられている。また配線領域１１４３には、ソース配線１１２２が設けられている。
容量領域１１４２は、ゲート配線１１０２と同じ材料及び同じ工程で形成された容量配線１１５１、並びに、画素電極１１３１を上下の電極とし、電極間に挟まれたゲート絶縁膜１１０４と保護膜１１２７とを誘電体とした構成であった。
従来のチャネルストッパ型の逆スタガ型ＴＦＴ及び画素部を作製するには、まず基板１１０１上に第１の導電膜１１６１を形成し、さらに第１の導電膜１１６１上にレジストマスク１１６２を形成する（図８（Ａ）参照）。
ここでレジストマスクは、レジスト材料を塗布し、フォトマスクを用いて露光し、さらに現像という工程を経ることにより形成される。塗布されたレジスト材料を上方から露光する場合には、レジストマスクを形成するには、フォトマスクが１枚必要になる。すなわち、レジストマスク１１６２を形成するには、第１のフォトマスクが必要である。
レジストマスク１１６２をマスクとして、第１の導電膜１１６１をエッチングし、ゲート配線１１０２及び容量配線１１５１を形成する。次いでレジストマスク１１６２を除去後、ゲート絶縁膜１１０４、半導体層１１０５、絶縁膜１１０６を成膜する。次いでチャネル保護膜１１０８を形成する領域に、レジストマスク１１０９を形成する（図８（Ｂ）参照）。すなわちレジストマスク１１０９を形成するために、第２のフォトマスクを用いる必要がある。
次いでレジストマスク１１０９をマスクとして、絶縁膜１１０６をエッチングして、チャネル保護膜１１０８を形成する。レジストマスク１１０９を除去後、半導体層１１０５及びチャネル保護膜１１０８上に、一導電性を付与する不純物元素を含む半導体層１１１１、第２の導電膜１１１２を成膜する。第２の導電膜１１１２上に、レジストマスク１１２５を形成する（図８（Ｃ）参照）。すなわち第３のフォトマスクが用いられる。
レジストマスク１１２５をマスクとして、第２の導電膜１１１２及び半導体層１１１１をエッチングする。このとき、チャネル保護膜１１０８及びゲート絶縁膜１１０４がエッチングストッパとして機能する。これにより第２の導電膜１１１２は分断されて、ソース配線１１２２及びドレイン電極１１２１が形成される。また一導電性を付与する不純物元素を含む半導体層１１１１も分断され、ソース領域１１１８及びドレイン領域１１１７に分断される。さらに半導体層１１０５もエッチングされ、その端部は、ドレイン領域１１１７及びドレイン電極１１２１の端部と一致する。次いでレジストマスク１１２５を除去後、保護膜１１２７を全面に成膜し、さらにレジストマスク１１２８を形成する（図９（Ａ）参照）。すなわち第４のフォトマスクが用いられる。
レジストマスク１１２８を用いて、保護膜１１２７をエッチングしてコンタクトホール１１７３を形成する。レジストマスク１１２８を除去後、第３の導電膜１１２９を成膜し、第３の導電膜１１２９上の、画素電極１１３１が形成される領域に、レジストマスク１１３４を形成する（図９（Ｂ）参照）。すなわち第５のフォトマスクが用いられる。
レジストマスク１１３４をマスクとして、第３の導電膜１１２９がエッチングされ、画素電極１１３１が形成される。次いでレジストマスク１１３４を除去すると、図７に示す画素部が完成する。
特開２００２−１４８６５８号公報
従来の画素部の作製には、フォトマスクが５枚必要であった。フォトマスクが１枚増えると、レジスト材料を塗布、フォトマスクを用いて露光、現像という工程の他に、露光前のプリベーク、露光後のポストベーク、レジスト剥離、レジスト剥離後の洗浄、洗浄後の乾燥等、様々な工程が増え、作製時間や作製コストが増大する。
また剥離できなかったレジスト材料が、素子の中に入り込み、不良の原因となる恐れもある。このため素子や装置の信頼性が低くなってしまう可能性もある。
また、図６及び図７に示す構成において、保持容量の誘電体膜は、ゲート絶縁膜１１０４と保護膜１１２７という二層の絶縁膜で構成される。そのため、誘電体膜が絶縁膜一層である場合と比べて、誘電体が絶縁膜二層であると保持容量は小さくなってしまう。
容量は誘電体膜の膜厚に反比例し、面積に比例する。従って、目的とする保持容量の値を確保するためには、容量領域１１４２の面積を大きく取る必要があった。
しかしながら容量領域１１４２の面積を大きくしてしまうと、画素部の開口率が低下してしまう。
そこで本発明は、フォトマスクの数を増やさず、かつ、画素部の開口率を低下させずに、誘電体膜の厚さを薄くして容量を増加させることを目的とする。
本発明は、チャネルストッパ型の逆スタガ型ＴＦＴにおいて、高開口率を得るため、保持容量を、画素電極、並びに、ソース電極及びドレイン電極と同様の材料及び同様の工程により形成される導電膜（以下、第２の導電膜という）を用いて形成する。画素電極と第２の導電膜の間の誘電体膜は保護膜一層のみとする。これにより、高開口率な画素部と容量の大きな保持容量を同時に得ることができる。
ソース配線もゲート配線と同様の材料及び同様の工程により形成される導電膜（以下、第１の導電膜という）で形成する。また、ソース配線とゲート配線の交差部については、いずれか一方の配線を交差する部分で分断し、第２の導電膜により中継する。
特に、第１の導電膜と第２の導電膜との中継において、画素電極の材料である透光性導電膜を使用する。第１の導電膜と第２の導電膜とを接続させる場合、従来ではゲート絶縁膜のコンタクトホール形成工程が必要となる。
しかし本発明においては、後述する構造とすることで、ゲート絶縁膜のコンタクトホール形成工程を行わなくてもよい。すなわち、第１の導電膜上のゲート絶縁膜、半導体層、第２の導電膜にコンタクトホールを形成し（第１のコンタクトホール）、さらに第１のコンタクトホールよりも広いコンタクトホールを保護膜に形成する（第２のコンタクトホール）。第２のコンタクトホールに接する透光性導電膜を、第２のコンタクトホール内に部分的に露出した第２の導電膜と、第１のコンタクトホール内に露出した第１の導電膜に接続させる。
第１のコンタクトホールを作製する際、ＴＦＴにはチャネル保護膜があるため、ｉ型半導体層のエッチングが阻害され、第１のコンタクトホールにおける半導体層だけを選択的にエッチングすることができる。
本発明は、第１の導電膜により形成されるゲート電極と、前記第１の導電膜上の第１の絶縁層で形成されるゲート絶縁膜と、前記第１の絶縁層上に、前記ゲート電極と重なる第１の半導体層と、前記第１の半導体層上に配置され、かつ、前記ゲート電極に重なる第２の絶縁層で形成されるチャネル保護膜と、前記第１の半導体層と重なり、一端がチャネル保護膜上に延び、ソース領域及びドレイン領域に分離された、一導電性を付与する不純物元素を有する第２の半導体層と、前記第２の半導体層上の第２の導電膜により形成され、前記ソース領域及びドレイン領域に対応して形成されたソース電極及びドレイン電極と、を含む薄膜トランジスタと、前記第２の導電膜上に形成された第３の絶縁層と、前記第３の絶縁層上の第３の導電膜により形成され、前記第３の絶縁層に形成されたコンタクトホールを介して前記ソース電極またはドレイン電極の一方と電気的に接続する画素電極と、前記第１の絶縁層上の、前記第１の半導体層、前記第２の半導体層及び前記第２の導電膜の積層体で形成される容量配線と、前記容量配線上の前記第３の絶縁層と、前記画素電極の重畳領域に形成される保持容量とを有する表示装置に関する。
また本発明は、第１の導電膜により形成されるゲート電極と、前記第１の導電膜上の第１の絶縁層で形成されるゲート絶縁膜と、前記第１の絶縁層上に、前記ゲート電極と重なる第１の半導体層と、前記第１の半導体層上に配置され、かつ、前記ゲート電極に重なる第２の絶縁層で形成されるチャネル保護膜と、前記第１の半導体層と重なり、一端がチャネル保護膜上に延び、ソース領域及びドレイン領域に分離された、一導電性を付与する不純物元素を有する第２の半導体層と、前記第２の半導体層上の第２の導電膜により形成され、前記ソース領域及びドレイン領域に対応して形成されたソース電極及びドレイン電極と、を含む薄膜トランジスタと、前記第２の導電膜上に形成された第３の絶縁層と、前記第３の絶縁層上の第３の導電膜により形成され、前記第３の絶縁層に形成されたコンタクトホールを介して前記ソース電極またはドレイン電極の一方と電気的に接続する画素電極と、前記第１の絶縁層上の、前記第１の半導体層、前記第２の半導体層及び前記第２の導電膜の積層体で形成される容量配線と、前記容量配線上の前記第３の絶縁層と、前記画素電極の重畳領域に形成される保持容量と、前記第１の導電膜により形成される配線と、前記配線上の前記第３の導電膜により形成され、前記ソース電極またはドレイン電極の他方の上面と側面に接する電極とを有する接続領域を有する表示装置に関する。
本発明において、前記第３の導電膜は、透光性導電膜である。
また本発明は、基板上に第１の導電膜を成膜し、前記第１の導電膜上に、第１のレジストマスクを形成し、前記第１のレジストマスクを用いて、前記第１の導電膜をエッチングして、ゲート配線及びソース配線を形成し、前記ゲート配線及びソース配線上に、ゲート絶縁膜となる第１の絶縁膜、ｉ型半導体層、第２の絶縁膜を成膜し、前記第２の絶縁膜上、第２のレジストマスクを形成し、前記第２のレジストマスクを用いて、前記第２の絶縁膜をエッチングして、チャネル保護膜を形成し、前記ｉ型半導体層及びチャネル保護膜上に、一導電性を付与する不純物元素を含む導電型半導体層、第２の導電膜を成膜し、前記第２の導電膜上に、第３のレジストマスクを形成し、前記第２の導電膜、前記導電型半導体層、前記ｉ型半導体層をエッチングして、前記チャネル保護膜を露出させ、前記第３のレジストマスクを用いた前記第２の導電膜のエッチングにより、ソース電極及びドレイン電極、並びに、容量配線の配線が形成され、前記第３のレジストマスクを用いた前記導電型半導体層のエッチングにより、ソース領域及びドレイン領域、並びに、前記容量配線の導電型半導体層が形成され、前記第３のレジストマスクを用いた前記ｉ型半導体層のエッチングにより、チャネル形成領域を含むｉ型半導体層、並びに、容量配線のｉ型半導体層が形成され、前記第３のレジストマスクを用いた、前記第２の導電膜、前記導電型半導体層、前記ｉ型半導体層のエッチングにより、前記ソース配線及び前記ゲート絶縁膜上に、第１のコンタクトホールを形成し、前記ソース電極及びドレイン電極、前記チャネル保護膜、前記容量配線の配線を覆って、保護膜を形成し、前記保護膜上に第４のレジストマスクを形成し、前記第４のレジストマスクを用いて、前記保護膜及び前記ゲート絶縁膜をエッチングし、前記第４のレジストマスクを用いた前記保護膜のエッチングにより、前記第１のコンタクトホールより径の大きい第２のコンタクトホールを形成し、かつ、前記ゲート絶縁膜のエッチングにより、前記第１のコンタクトホール中のゲート絶縁膜が除去され、前記ソース配線が露出し、前記ゲート絶縁膜が除去された第１のコンタクトホール及び第２のコンタクトホールにより、前記保護膜、前記ソース電極、前記ソース領域、前記ｉ型半導体層、前記ゲート絶縁膜中に、階段状コンタクトホールが形成され、前記第４のレジストマスクを用いた前記保護膜のエッチングにより、前記保護膜中に、前記ドレイン電極に達する第３のコンタクトホールが形成され、前記保護膜、前記階段状コンタクトホール、前記第３のコンタクトホールを覆って、第３の導電膜を成膜し、前記第３の導電膜上に、第５のレジストマスクを形成し、前記第５のレジストマスクを用いて、前記第３の導電膜をエッチングし、前記第３のコンタクトホールを介して前記ドレイン電極に電気的に接続され、前記容量配線上に延びる画素電極を形成し、前記第５のレジストマスクを用いた前記第３の導電膜のエッチングにより、前記階段状コンタクトホール中に、前記ソース配線及び前記ソース電極を電気的に接続する電極を形成することを特徴とする表示装置の作製方法に関するものである。
本発明において、前記第３の導電膜は、透光性導電膜である。
なお、半導体装置とは、半導体特性を利用することで機能する薄膜トランジスタ等の素子、及びそのような素子を有する装置全般を指し、例えば、薄膜トランジスタを用いた液晶表示装置や、薄膜トランジスタを用いた電子機器をその範疇に含む。
本発明により、フォトマスクの数を増やすことなく、保持容量の容量が大きく、また開口率の高い画素部を得ることが可能となる。このため、作製コスト及び作製時間が少なく、信頼性の高い表示装置及びそのような表示装置を有する電子機器を得ることが可能となる。
以下、本発明の実施の形態について図面を参照して説明する。ただし本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
［実施の形態１］
本実施の形態では、本発明のチャネルストッパ型の逆スタガ型ＴＦＴ及びそれを有する画素部の作製方法について、図１（Ａ）〜図１（Ｄ）、図２（Ａ）〜図２（Ｃ）、図３（Ａ）〜図３（Ｃ）、図４、図５、図２０、図２１、図２２、図２３を用いてを説明する。
本実施の形態により作製される画素部の上面図が図５であり、図５に示すＡ−Ａ’の断面図が図４である。図４及び図５において、ＴＦＴ領域１４１、容量領域１４２、中継領域１４３が基板１０１上に形成される。図４に至るまでの作製工程を図１（Ａ）〜図１（Ｄ）、図２（Ａ）〜図２（Ｃ）、図３（Ａ）〜図３（Ｃ）、図２０、図２１、図２２、図２３を用いて以下に説明する。
まず基板１０１上に、第１の導電膜１６１を形成し、さらにゲート配線１０２及びソース配線１０３を形成するためのレジストマスク１６２を形成する（図１（Ａ）参照）。
上述のように、レジストマスク１６２を形成するためには、フォトマスクが１枚必要となる。レジストマスク１６２を形成するためのフォトマスクを第１のフォトマスクとする。
基板１０１は透光性を有する絶縁性基板を用い、例えば基板１０１として、コーニング社の♯７０５９や♯１７３７、ＥＡＧＬＥ２０００などに代表されるバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどの透光性のガラス基板を用いることができる。その他に透光性を有する石英基板などを使用しても良い。
第１の導電膜１６１は、アルミニウム（Ａｌ）、などの低抵抗導電性材料で形成することが望ましいが、アルミニウム単体では耐熱性が劣り、また腐食しやすい等の問題があることから耐熱性導電性材料と組み合わせて積層膜を形成することが望ましい。
耐熱性導電性材料としては、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、クロム（Ｃｒ）から選ばれた元素、または前記元素を成分とする合金膜、または前記元素を成分とする窒化物で形成する。或いは、このような耐熱性導電性材料をのみを組み合わせて用いても良い。
またアルミニウムは純アルミニウムの他に、０．０１〜５ａｔｏｍｉｃ％のスカンジウム（Ｓｃ）、チタン（Ｔｉ）、シリコン（Ｓｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、モリブデン（Ｍｏ）等を含有するアルミニウムを使用してもよい。アルミニウムよりも質量の重い原子を添加することで、熱処理時のアルミニウム原子の移動を制限しヒロックを発生するのを防ぐ効果がある。
上記のアルミニウムと耐熱性導電性材料との組合せの例として、クロム（Ｃｒ）及びアルミニウム（Ａｌ）の積層膜、クロム（Ｃｒ）及びネオジムを含有するアルミニウム（Ａｌ−Ｎｄ）との積層膜、チタン（Ｔｉ）、アルミニウム（Ａｌ）及びチタン（Ｔｉ）の積層膜、チタン（Ｔｉ）、ネオジムを含有するアルミニウム（Ａｌ−Ｎｄ）及びチタン（Ｔｉ）の積層膜、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）及びモリブデン（Ｍｏ）の積層膜、モリブデン（Ｍｏ）、ネオジムを含有するアルミニウム（Ａｌ−Ｎｄ）及びモリブデン（Ｍｏ）の積層膜、モリブデン（Ｍｏ）及びアルミニウム（Ａｌ）の積層膜、モリブデン（Ｍｏ）及びネオジムを含有するアルミニウム（Ａｌ−Ｎｄ）の積層膜などを用いることができる。
次いでレジストマスク１６２をマスクとして、第１の導電膜１６１をエッチングし、ゲート配線１０２及びソース配線１０３を形成し、レジストマスク１６２を除去する（図１（Ｂ）参照）。
図１（Ｂ）は、上面図である図２１のＡ−Ａ’の断面を示している。
次いで、基板１０１、ゲート配線１０２、ソース配線１０３上に、第１の絶縁膜であるゲート絶縁膜１０４、ｉ型半導体層１０５、第２の絶縁膜１０６を、大気に触れないように真空状態を保ったまま、連続してＣＶＤ法にて成膜する。
ここで、ｉ型半導体層とは、真性半導体層ともいい、半導体層に含まれる一導電性を付与する不純物元素、すなわちｐ型もしくはｎ型を付与する不純物元素が１×１０２０ｃｍ−３以下の濃度であり、酸素及び窒素が９×１０１９ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である半導体を指す。この真性半導体には、周期表第１３族若しくは第１５族の不純物元素が含まれるものを含む。すなわち、微結晶半導体層は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、ｉ型微結晶半導体層においては、ｐ型を付与する不純物元素を成膜と同時に、或いは成膜後に、意図的若しくは非意図的に添加することがあるためである。
本実施の形態では、ｉ型半導体層１０５として、ノンドープアモルファスシリコン（ノンドープ非晶質珪素）膜を用いるが、半導体層としてシリコン（珪素）膜に限定されるものではなく、ゲルマニウム膜、シリコンゲルマニウム膜等を用いてもよい。
またゲート絶縁膜１０４及び第２の絶縁膜１０６は、酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化膜のいずれか１つあるいは２つ以上の積層膜を成膜すればよい。本実施の形態では、ゲート絶縁膜１０４及び第２の絶縁膜１０６として窒化珪素膜を成膜する。
次いで第２の絶縁膜１０６上にレジストマスク１０９を形成し（図１（Ｃ）参照）、レジストマスク１０９をマスクとしてエッチングし、チャネル保護膜１０８を形成する（図１（Ｄ）参照）。またこのエッチング工程において、ハーフトーンマスクやリフローを用いて、ｉ型半導体層１０５をエッチングして島状半導体層を形成してもよい。
図１（Ｄ）は、上面図である図２２のＡ−Ａ’の断面を示している。
レジストマスク１０９を形成する際には、第２のフォトマスクが用いられる。
また、エッチング方法によっては、チャネル保護膜１０８やレジストマスク１０９をマスクとして、ｉ型半導体層１０５をエッチングし、第２の絶縁膜１０６から形成されるチャネル保護膜１０８よりも緩やかなテーパー形状を持つ、島状半導体層形成することもできる。
ただしｉ型半導体層１０５から島状半導体層を形成する場合には、島状半導体層上に成膜される、一導電性を付与する不純物元素を有する半導体層（以下「導電型半導体層」という）と接続が可能な上面を有する必要がある。
ｉ型半導体層１０５、チャネル保護膜１０８を覆って、導電型半導体層１１１、第２の導電膜１１２を成膜する。導電型半導体層１１１に含まれる、一導電性を付与する不純物元素は、ｎ型を付与する不純物元素であればリン（Ｐ）またはヒ素（Ａｓ）を用いればよく、ｐ型であればホウ素（Ｂ）を用いればよい。本実施の形態では、ｎ型のチャネルストッパ型逆スタガ型ＴＦＴを形成するため、リンを含む非晶質珪素膜を導電型半導体層１１１として成膜する。また第２の導電膜１１２は、第１の導電膜１６１と同様の材料を用いて成膜すればよい。
次いで、第２の導電膜１１２上にレジストマスク１２５を形成し、レジストマスク１２５をマスクとして、ｉ型半導体層１０５、導電型半導体層１１１、第２の導電膜１１２をエッチングする（図２（Ａ）参照）。ｉ型半導体層１０５及び導電型半導体層１１１のエッチングはドライエッチングにより行うが、第２の導電膜１１２はウエットエッチングでもドライエッチングでもよい。エッチング終了後、レジストマスク１２５を除去する（図２（Ｂ）参照）。
レジストマスク１２５が形成されるためには、第３のフォトマスクが必要である。
ＴＦＴ領域１４１において、ｉ型半導体層１０５中のチャネル形成領域となる領域においては、チャネル保護膜１０８がエッチングストッパとして働き、導電型半導体層１１１及び第２の導電膜１１２のみがエッチングされ、ｉ型半導体層１０５はエッチングされない。エッチングされた導電型半導体層１１１及び第２の導電膜１１２はそれぞれ、ソース領域１１８とドレイン領域１１７、並びに、ソース電極１２２とドレイン電極１２１に分断される。
なお本実施の形態では、ソース領域１１８とドレイン領域１１７、ソース電極１２２とドレイン電極１２１、さらにソース配線１０３と、ソースとドレインを説明をわかりやすくするために区別しているが、電流の向きによってはソースとドレインが反転することもある。
中継領域１４３ではチャネル保護膜がないため、ｉ型半導体層１０５及び導電型半導体層１１１がエッチングされ、ｉ型半導体層１０５及び導電型半導体層１１１中に、第１のコンタクトホール１７１が形成される。
また、容量領域１４２には、本エッチング工程により、第２の導電膜からなる配線１２３、導電型半導体層１１６、ｉ型半導体層１１４の積層体からなる容量配線が形成される。
図２（Ｂ）は、上面図である図２３のＡ−Ａ’の断面を示している。
次いで第３の絶縁膜による保護膜１２７を全面に成膜する（図２（Ｃ）参照）。保護膜１２７は、ゲート絶縁膜１０４や第２の絶縁膜１０６と同様の材料で形成すればよく、本実施の形態では窒化珪素膜を用いる。
保護膜１２７を形成後、レジストマスク１２８を形成し、レジストマスク１２８をマスクとして保護膜１２７をエッチングする。本実施の形態では、保護膜１２７のエッチングはドライエッチングにより行う（図３（Ａ）参照）。
レジストマスク１２８を形成する際には、第４のフォトマスクが用いられる。
ＴＦＴ領域１４１においては、後の工程で形成する画素電極１３１と、ＴＦＴのドレイン電極１２１とを接続するための第３のコンタクトホール１７３を形成する。第３のコンタクトホール１７３形成のための保護膜１２７のエッチングの際には、第２の導電膜により形成されたドレイン電極１２１がエッチングストッパとして働く。
一方、中継領域１４３には、保護膜１２７とゲート絶縁膜１０４がエッチングされ、ソース配線１０３が露出する。また、このエッチングにより、ｉ型半導体層１０５及び導電型半導体層１１１がエッチングされて形成された第１のコンタクトホール１７１よりも広く、第１のコンタクトホール１７１を完全に覆う第２のコンタクトホール１７２を形成する。
第１のコンタクトホール１７１と第２のコンタクトホール１７２が重ならない領域では、第２の導電膜により形成されたソース電極１２２が存在するため、ドライエッチングはソース電極１２２、特にソース電極１２２の上面で止まる。すなわちソース電極１２２がエッチングストッパとして機能する。
また、第１のコンタクトホール１７１と第２のコンタクトホール１７２が重なる領域は、保護膜１２７の下のゲート絶縁膜１０４もエッチングされ、第１の導電膜で形成されたソース配線１０３が露出する。
このエッチング工程によって、中継領域１４３に階段状のコンタクトホールが形成される。上述のように第１のコンタクトホール１７１と第２のコンタクトホール１７２が重ならない領域ではソース電極１２２の上面と側面が露出する。ソース電極１２２が露出した領域が、後の工程で形成される透光性導電膜からなる接続電極１３２との接続領域となるため、接触抵抗を考慮した幅となるように設計する必要がある。即ち、露出面積が大きければ接触抵抗は下がる。一方、露出面積が小さければ、接触抵抗も増加する。このため、適宜設計する必要がある。
容量領域１４２においては、保護膜１２７が容量を形成する誘電体膜となるため、エッチングを行わずにそのまま残存させる。
次いでレジストマスク１２８を除去し、透光性導電膜１２９を成膜する（図３（Ｂ）参照）。透光性導電膜１２９として、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：略称ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、酸化インジウム酸化亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：略称ＩＺＯ）、酸化亜鉛等の等の金属酸化物や半導体酸化物が用いられる。本実施の形態では、インジウム錫酸化物を透光性導電膜１２９として用いる。
透光性導電膜１２９上にレジストマスク１３４を形成し、レジストマスク１３４をマスクとして、透光性導電膜１２９をエッチングし、画素電極１３１及び接続電極１３２を形成する（図３（Ｃ）参照）。
レジストマスク１３４を形成するには、第５のフォトマスクが必要である。
ＴＦＴ領域１４１では、保護膜１２７に形成されたコンタクトホールを介して、ドレイン電極１２１と画素電極１３１が電気的に接続される。
画素電極１３１は容量領域１４２まで延び、画素電極１３１が保護膜１２７を挟んで配線１２３と重なる領域に保持容量が形成される。
一方中継領域１４３においては、前述した階段状のコンタクトホール上に、第２のコンタクトホール１７２を完全に覆う広さを持ち、透光性導電膜１２９により形成された接続電極１３２が形成されるので、接続電極１３２、ソース配線１０３、ソース電極１２２は電気的に接続される。接続電極１３２とソース電極１２２は、露出していた表面および側面とで接続するため、確実な接触を行うことができる。
次いでレジストマスク１３４を除去し、本実施の形態の画素部が完成する（図４参照）。
５枚のフォトマスクを使用して、チャネルストッパ型の逆スタガ型ＴＦＴを含むＴＦＴ領域１４１、容量領域１４２、中継領域１４３完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画像表示部を構成する。これにより能動素子であるＴＦＴを用いたアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上、このような基板をＴＦＴ基板と呼ぶ。
また図２０に示すように、ｉ型半導体層１１３を、微結晶半導体層（「セミアモルファス半導体層」ともいう）１１３ａと非晶質半導体層１１３ｂの積層膜としてもよい。
なおセミアモルファス半導体（本明細書では「Ｓｅｍｉ−ａｍｏｒｐｈｏｕｓ Ｓｍｉｃｏｎｄｕｃｔｏｒ（ＳＡＳ）」ともいう）層とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）層の中間的な構造の半導体を含む層である。このセミアモルファス半導体層は、自由エネルギー的に安定な第３の状態を有する半導体層であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体膜中に分散させて存在せしめることが可能である。なお微結晶半導体層（マイクロクリスタル半導体膜）もセミアモルファス半導体層に含まれる。
セミアモルファス半導体層の１つの例として、セミアモルファス珪素層が挙げられる。セミアモルファス珪素層は、そのラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）を終端化させるために水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。本明細書では便宜上、このような珪素層をセミアモルファス珪素層と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体層が得られる。
またセミアモルファス珪素層は珪素（シリコン）を含む気体をグロー放電分解することにより得ることができる。代表的な珪素（シリコン）を含む気体としては、ＳｉＨ４であり、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪素（シリコン）を含む気体を希釈して用いることで、セミアモルファス珪素層の形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪素（シリコン）を含む気体を希釈することが好ましい。またさらに、珪素（シリコン）を含む気体中に、ＣＨ４、Ｃ２Ｈ６などの炭化物気体、ＧｅＨ４、ＧｅＦ４などのゲルマニウム化気体、Ｆ２などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
チャネル形成領域が微結晶半導体層１１３ａと非晶質半導体層１１３ｂの積層で形成されていると、オン状態の際に、キャリアが微結晶半導体層１１３ａを流れるので、オン電流が高くなり、ＴＦＴの移動度が高くなるという利点がある。
一方オフ状態の際には、リーク電流が微結晶半導体層を流れてしまうと、リーク電流が高くなってしまう恐れがある。しかしながら、チャネル形成領域が微結晶半導体層１１３ａと非晶質半導体層１１３ｂの積層では、リーク電流は非晶質半導体層１１３ｂを通るので、リーク電流を抑制することができる。
本実施の形態で形成された画素部と従来の画素部の比較を、それぞれ図４及び図５、並びに、図７及び図６を用いて以下に説明する。
保持容量は、面積に比例し、誘電体膜の膜厚に反比例する。そこで例えば、ゲート絶縁膜１０４及びゲート絶縁膜１１０４、並びに、保護膜１２７及び保護膜１１２７が、全て膜厚３００ｎｍの窒化珪素膜で形成されているとする。本発明の保持容量の誘電体膜の膜厚は、保護膜１２７の膜厚３００ｎｍであるのに対して、従来の保持容量の誘電体膜の膜厚は、ゲート絶縁膜１１０４及び保護膜１１２７の膜厚を合計した厚さである６００ｎｍとなる。
従って、本発明の保持容量は、従来の保持容量の２倍の容量を持つことができるということになる。
さらに、本発明の保持容量と従来の保持容量の容量が同じ場合には、本発明の保持容量では、従来の保持容量よりも面積が半分ですむということとなる。すると、遮光材料で形成される配線１２３の面積は、容量配線１１５１の半分の面積でよいことになり、従来の画素部よりも開口率を高くすることができる。
以上から、本発明のチャネルストッパ型の逆スタガ型ＴＦＴ及びそれを有する画素部は、フォトマスクの数を増やすことなく、保持容量の容量が大きく、かつ、開口率の高い画素部を作製することができる。
また本発明では、ｉ型半導体層１０５の膜厚を薄くすることができるので、ＣＶＤ法による成膜時間の短縮化や、光照射時のリーク電流の発生の低減が可能となる。
本発明の逆スタガ型ＴＦＴはチャネルストッパ型であるので、チャネル保護膜１０８により、ｉ型半導体層１１３中のチャネル形成領域は、大気に露出することがない。
また中継領域１４３において、階段状のコンタクトホールを介して、ソース配線１０３、ソース電極１２２、接続電極１３２が電気的に接続されている。一方、一般的に２つの異なる層からなる配線を他の配線で接続する場合、橋渡しのためにコンタクトホールは２つ必要となる。本発明の階段状のコンタクトホールは、橋渡しのために形成される２つのコンタクトホールの１つと比べ、若干サイズが大きくなる可能性はあるが、コンタクトホールを２つを併せた面積に比べれば十分小さい。このため開口率向上に有利である。さらにコンタクトホール数が減ることは、不良発生率の低下を意味する。
［実施の形態２］
本実施の形態では、実施の形態１で作製したＴＦＴ基板を用いて、液晶表示装置を完成させるまでの作製工程を、図１０、図１１（Ａ）〜図１１（Ｄ）、図１２、を用いて以下に説明する。
ＴＦＴ基板上の保護膜１２７及び画素電極１３１を覆うように、配向膜２０８を形成する。なお、配向膜２０８は、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜２０８の表面にラビング処理を行う。
そして、対向基板２１１には、着色層２１２、遮光層（ブラックマトリクス）２１３、及びオーバーコート層２１４からなるカラーフィルタを設け、さらに透光性導電膜を用いて形成された対向電極２１５と、その上に配向膜２１６を形成する（図１０参照）。対向電極２１５が透光性導電膜を用いて形成されることにより、本実施の形態の液晶表示装置は透過型液晶表示装置となる。なお対向電極２１５を反射電極で形成すると、本実施の形態の液晶表示装置は反射型液晶表示装置となる。
そして、シール材２２１をディスペンサにより画素部２３１と重なる領域を囲むように描画する。ここでは液晶２１８を滴下するため、シール材２２１を画素部２３１を囲むように描画する例を示すが、シール材で画素部２３１を囲みかつ開口部を有するように設け、ＴＦＴ基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい（図１１（Ａ）参照）。
次いで、気泡が入らないように減圧下で液晶２１８の滴下を行い（図１１（Ｂ）参照）、基板１０１及び対向基板２１１を貼り合わせる（図１１（Ｃ）参照）。シール材２２１に囲まれた領域内に液晶２１８を１回若しくは複数回滴下する。
液晶２１８の配向モードとしては、液晶分子の配列が光の入射から射出に向かって９０°ツイスト配向したＴＮモードを用いる場合が多い。ＴＮモードの液晶表示装置を作製する場合には、基板のラビング方向が直交するように貼り合わせる。
なお、一対の基板間隔は、球状のスペーサを散布することや、樹脂からなる柱状のスペーサを形成することや、シール材２２１にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも１つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。
次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、１面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる（図１１（Ｄ）参照）。
そして、異方性導電体層を介し、公知の技術を用いてＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）２２２を貼りつける（図１２参照）。以上の工程で液晶表示装置が完成する。また、必要があれば光学フィルムを貼り付ける。透過型液晶表示装置とする場合、偏光板は、ＴＦＴ基板と対向基板の両方に貼り付ける。以上により本実施の形態の液晶表示装置が作製される。
［実施の形態３］
本発明が適用される電子機器として、テレビ、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
それらの電子機器の具体例を、図１３、図１４、図１５（Ａ）〜図１５（Ｂ）、図１６（Ａ）〜図１６（Ｂ）、図１７、図１８（Ａ）〜図１８（Ｅ）、図１９（Ａ）〜図１９（Ｂ）に示す。
図１３は液晶表示パネル２００１と、回路基板２０１１を組み合わせた液晶モジュールを示している。回路基板２０１１には、コントロール回路２０１２や信号分割回路２０１３などが形成されており、接続配線２０１４によって本発明を用いて形成された液晶表示パネル２００１と電気的に接続されている。
この液晶表示パネル２００１には、複数の画素が設けられた画素部２００２と、走査線駆動回路２００３、選択された画素にビデオ信号を供給する信号線駆動回路２００４を備えている。画素部２００２は、実施の形態２に基づいて作製すればよく、走査線駆動回路２００３及び信号線駆動回路２００４は、チップで形成し、ＦＰＣ等を用いて、画素部２００２、並びに、走査線駆動回路２００３及び信号線駆動回路２００４を接続すればよい。
図１３に示す液晶モジュールにより液晶テレビ受像器を完成させることができる。図１４は、液晶テレビ受像機の主要な構成を示すブロック図である。チューナ２１０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路２１０２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路２１０３と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路２０１２により処理される。コントロール回路２０１２は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路２０１３を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
チューナ２１０１で受信した信号のうち、音声信号は音声信号増幅回路２１０５に送られ、その出力は音声信号処理回路２１０６を経てスピーカ２１０７に供給される。制御回路２１０８は受信局（受信周波数）や音量の制御情報を入力部２１０９から受け、チューナ２１０１や音声信号処理回路２１０６に信号を送出する。
図１５（Ａ）に示すように、液晶モジュールを筐体２２０１に組みこんで、テレビ受像機を完成させることができる。液晶モジュールにより、表示画面２２０２が形成される。また、スピーカ２２０３、操作スイッチ２２０４などが適宜備えられている。
また図１５（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体２２１２にはバッテリ及び信号受信器が内蔵されており、そのバッテリーで表示部２２１３やスピーカ部２２１７を駆動させる。バッテリは充電器２２１０で繰り返し充電が可能となっている。また、充電器２２１０は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することでができる。筐体２２１２は操作キー２２１６によって制御する。また、図１５（Ｂ）に示す装置は、操作キー２２１６を操作することによって、筐体２２１２から充電器２２１０に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー２２１６を操作することによって、筐体２２１２から充電器２２１０に信号を送り、さらに充電器２２１０が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示部２２１３に適用することができる。
本発明を図１３、図１４、図１５（Ａ）〜図１５（Ｂ）に示すテレビ受像器使用することにより、品質のよい表示装置を備えたテレビ受像器を得ることが可能となる。
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
図１６（Ａ）は本発明を用いて形成された液晶表示パネル２３０１とプリント配線基板２３０２を組み合わせたモジュールを示している。液晶表示パネル２３０１は、複数の画素が設けられた画素部２３０３と、第１の走査線駆動回路２３０４、第２の走査線駆動回路２３０５と、選択された画素にビデオ信号を供給する信号線駆動回路２３０６を備えている。
プリント配線基板２３０２には、コントローラ２３０７、中央処理装置（ＣＰＵ）２３０８、メモリ２３０９、電源回路２３１０、音声処理回路２３１１及び送受信回路２３１２などが備えられている。プリント配線基板２３０２と液晶表示パネル２３０１は、フレキシブル・プリント・サーキット（ＦＰＣ）２３１３により接続されている。プリント配線基板２３０２には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ２３０７、音声処理回路２３１１、メモリ２３０９、ＣＰＵ２３０８、電源回路２３１０などは、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式を用いて液晶表示パネル２３０１に実装することもできる。ＣＯＧ方式により、プリント配線基板２３０２の規模を縮小することができる。
プリント配線基板２３０２に備えられたインターフェース２３１４を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート２３１５が、プリント配線基板２３０２に設けられている。
図１６（Ｂ）は、図１６（Ａ）に示したモジュールのブロック図を示す。このモジュールは、メモリ２３０９としてＶＲＡＭ２３１６、ＤＲＡＭ２３１７、フラッシュメモリ２３１８などが含まれている。ＶＲＡＭ２３１６にはパネルに表示する画像のデータが、ＤＲＡＭ２３１７には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
電源回路２３１０は、液晶表示パネル２３０１、コントローラ２３０７、ＣＰＵ２３０８、音声処理回路２３１１、メモリ２３０９、送受信回路２３１２を動作させる電力を供給する。またパネルの仕様によっては、電源回路２３１０に電流源が備えられている場合もある。
ＣＰＵ２３０８は、制御信号生成回路２３２０、デコーダ２３２１、レジスタ２３２２、演算回路２３２３、ＲＡＭ２３２４、ＣＰＵ２３０８用のインターフェース２３１９などを有している。インターフェース２３１９を介してＣＰＵ２３０８に入力された各種信号は、一旦レジスタ２３２２に保持された後、演算回路２３２３、デコーダ２３２１などに入力される。演算回路２３２３では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方デコーダ２３２１に入力された信号はデコードされ、制御信号生成回路２３２０に入力される。制御信号生成回路２３２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路２３２３において指定された場所、具体的にはメモリ２３０９、送受信回路２３１２、音声処理回路２３１１、コントローラ２３０７などに送る。
メモリ２３０９、送受信回路２３１２、音声処理回路２３１１、コントローラ２３０７は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
入力手段２３２５から入力された信号は、インターフェース２３１４を介してプリント配線基板２３０２に実装されたＣＰＵ２３０８に送られる。制御信号生成回路２３２０は、ポインティングデバイスやキーボードなどの入力手段２３２５から送られてきた信号に従い、ＶＲＡＭ２３１６に格納してある画像データを所定のフォーマットに変換し、コントローラ２３０７に送付する。
コントローラ２３０７は、パネルの仕様に合わせてＣＰＵ２３０８から送られてきた画像データを含む信号にデータ処理を施し、液晶表示パネル２３０１に供給する。またコントローラ２３０７は、電源回路２３１０から入力された電源電圧やＣＰＵ２３０８から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、液晶表示パネル２３０１に供給する。
送受信回路２３１２では、アンテナ２３２８において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路２３１２において送受信される信号のうち音声情報を含む信号が、ＣＰＵ２３０８からの命令に従って、音声処理回路２３１１に送られる。
ＣＰＵ２３０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路２３１１において音声信号に復調され、スピーカ２３２７に送られる。またマイク２３２６から送られてきた音声信号は、音声処理回路２３１１において変調され、ＣＰＵ２３０８からの命令に従って、送受信回路２３１２に送られる。
コントローラ２３０７、ＣＰＵ２３０８、電源回路２３１０、音声処理回路２３１１、メモリ２３０９を、本実施の形態のパッケージとして実装することができる。本実施の形態は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
図１７は、図１６（Ａ）〜図１６（Ｂ）に示すモジュールを含む携帯電話機の一態様を示している。液晶表示パネル２３０１はハウジング２３３０に脱着自在に組み込まれる。ハウジング２３３０は液晶表示パネル２３０１のサイズに合わせて、形状や寸法を適宜変更することができる。液晶表示パネル２３０１を固定したハウジング２３３０はプリント基板２３３１に嵌着されモジュールとして組み立てられる。
液晶表示パネル２３０１はＦＰＣ２３１３を介してプリント基板２３３１に接続される。プリント基板２３３１には、スピーカ２３３２、マイクロフォン２３３３、送受信回路２３３４、ＣＰＵ及びコントローラなどを含む信号処理回路２３３５が形成されている。このようなモジュールと、入力手段２３３６、バッテリ２３３７、アンテナ２３４０を組み合わせ、筐体２３３９に収納する。液晶表示パネル２３０１の画素部は筐体２３３９に形成された開口窓から視認できように配置する。
本実施の形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、表示パネルを複数備えたり、筐体を適宜複数に分割して蝶番により開閉式とした構成としても、上記した作用効果を奏することができる。
本発明を図１６（Ａ）〜図１６（Ｂ）、図１７に示す携帯電話に使用することにより、品質のよい表示装置を備えた携帯電話を得ることが可能となる。
図１８（Ａ）は液晶ディスプレイであり、筐体２４０１、支持台２４０２、表示部２４０３などによって構成されている。本発明は表示部２４０３に適用が可能である。
本発明を使用することにより、品質のよい表示装置を備えた液晶ディスプレイを得ることが可能となる。
図１８（Ｂ）はコンピュータであり、本体２５０１、筐体２５０２、表示部２５０３、キーボード２５０４、外部接続ポート２５０５、ポインティングデバイス２５０６等を含む。本発明は表示部２５０３に適用することができる。
本発明を使用することにより、品質のよい表示装置を備えたコンピュータを得ることが可能となる。
図１８（Ｃ）は携帯可能なコンピュータであり、本体２６０１、表示部２６０２、スイッチ２６０３、操作キー２６０４、赤外線ポート２６０５等を含む。本発明は表示部２６０２に適用することができる。
本発明を使用することにより、品質のよい表示装置を備えたコンピュータを得ることが可能となる。
図１８（Ｄ）は携帯型のゲーム機であり、筐体２７０１、表示部２７０２、スピーカ部２７０３、操作キー２７０４、記録媒体挿入部２７０５等を含む。本発明は表示部２７０２に適用することができる。
本発明を使用することにより、品質のよい表示装置を備えたゲーム機を得ることが可能となる。
図１８（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２８０１、筐体２８０２、表示部Ａ２８０３、表示部Ｂ２８０４、記録媒体読込部２８０５、操作キー２８０６、スピーカ部２８０７等を含む。表示部Ａ２８０３は主として画像情報を表示し、表示部Ｂ２８０４は主として文字情報を表示する。本発明は表示部Ａ２８０３、表示部Ｂ２８０４及び制御用回路部等に適用することができる。なお、記憶媒体とは、ＤＶＤ等であり、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
本発明を使用することにより、品質のよい表示装置を備えた画像再生装置を得ることが可能となる。
図１９（Ａ）及び図１９（Ｂ）は、本発明の液晶表示装置をカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図１９（Ａ）は、デジタルカメラの前面方向から見た斜視図、図１９（Ｂ）は、後面方向から見た斜視図である。図１９（Ａ）において、デジタルカメラには、リリースボタン２９０１、メインスイッチ２９０２、ファインダ窓２９０３、フラッシュ２９０４、レンズ２９０５、鏡胴２９０６、筺体２９０７が備えられている。
また、図１９（Ｂ）において、ファインダ接眼窓２９１１、モニタ２９１２、操作ボタン２９１３が備えられている。
リリースボタン２９０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
メインスイッチ２９０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。
ファインダ窓２９０３は、デジタルカメラの前面のレンズ２９０５の上部に配置されており、図１９（Ｂ）に示すファインダ接眼窓２９１１から撮影する範囲やピントの位置を確認するための装置である。
フラッシュ２９０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタン２９０１が押下されてシャッターが開くと同時に補助光を照射する。
レンズ２９０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の撮像素子が設けられている。
鏡胴２９０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ２９０５を手前に移動させる。また、携帯時は、レンズ２９０５を沈銅させてコンパクトにする。なお、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体２９０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
ファインダ接眼窓２９１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
操作ボタン２９１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
本発明の液晶表示装置は、図１９（Ａ）及び図１９（Ｂ）に示すカメラのモニタ２９１２に組み込むことができる。これにより品質のよい表示装置を備えたデジタルカメラを得ることが可能となる。
なお、本実施の形態に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。
本発明の画素部の作製工程を説明する断面図。 本発明の画素部の作製工程を説明する断面図。 本発明の画素部の作製工程を説明する断面図。 本発明の画素部の作製工程を説明する断面図。 本発明の画素部の上面図。 従来の画素部の上面図。 従来の画素部の作製工程を説明する断面図。 従来の画素部の作製工程を説明する断面図。 従来の画素部の作製工程を説明する断面図。 本発明の液晶表示装置の作製工程を説明する断面図。 本発明の液晶表示装置の作製工程を説明する上面図。 本発明の液晶表示装置の作製工程を説明する上面図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 本発明の画素部の作製工程を説明する断面図。 本発明の画素部の作製工程を説明する上面図。 本発明の画素部の作製工程を説明する上面図。 本発明の画素部の作製工程を説明する上面図。
符号の説明
１０１ 基板
１０２ ゲート配線
１０３ ソース配線
１０４ ゲート絶縁膜
１０５ ｉ型半導体層
１０６ 絶縁膜
１０８ チャネル保護膜
１０９ レジストマスク
１１１ 導電型半導体層
１１２ 導電膜
１１３ ｉ型半導体層
１１３ａ 微結晶半導体層
１１３ｂ 非晶質半導体層
１１４ ｉ型半導体層
１１６ 導電型半導体層
１１７ ドレイン領域
１１８ ソース領域
１２１ ドレイン電極
１２２ ソース電極
１２３ 配線
１２５ レジストマスク
１２７ 保護膜
１２８ レジストマスク
１２９ 透光性導電膜
１３１ 画素電極
１３２ 接続電極
１３４ レジストマスク
１４１ ＴＦＴ領域
１４２ 容量領域
１４３ 中継領域
１６１ 導電膜
１６２ レジストマスク
１７１ コンタクトホール
１７２ コンタクトホール
１７３ コンタクトホール
２０８ 配向膜
２１１ 対向基板
２１２ 着色層
２１３ 遮光層（ブラックマトリクス）
２１４ オーバーコート層
２１５ 対向電極
２１６ 配向膜
２１８ 液晶
２２１ シール材
２２２ ＦＰＣ
２３１ 画素部
１１０１ 基板
１１０２ ゲート配線
１１０４ ゲート絶縁膜
１１０５ 半導体層
１１０６ 絶縁膜
１１０８ チャネル保護膜
１１０９ レジストマスク
１１１１ 半導体層
１１１２ 導電膜
１１１３ ｉ型半導体層
１１１７ ドレイン領域
１１１８ ソース領域
１１２１ ドレイン電極
１１２２ ソース配線
１１２５ レジストマスク
１１２７ 保護膜
１１２８ レジストマスク
１１２９ 導電膜
１１３１ 画素電極
１１３４ レジストマスク
１１４１ ＴＦＴ領域
１１４２ 容量領域
１１４３ 配線領域
１１５１ 容量配線
１１６１ 導電膜
１１６２ レジストマスク
１１７３ コンタクトホール
２００１ 液晶表示パネル
２００２ 画素部
２００３ 走査線駆動回路
２００４ 信号線駆動回路
２０１１ 回路基板
２０１２ コントロール回路
２０１３ 信号分割回路
２０１４ 接続配線
２１０１ チューナ
２１０２ 映像信号増幅回路
２１０３ 映像信号処理回路
２１０５ 音声信号増幅回路
２１０６ 音声信号処理回路
２１０７ スピーカ
２１０８ 制御回路
２１０９ 入力部
２２０１ 筐体
２２０２ 表示画面
２２０３ スピーカ
２２０４ 操作スイッチ
２２１０ 充電器
２２１２ 筐体
２２１３ 表示部
２２１６ 操作キー
２２１７ スピーカ部
２３０１ 液晶表示パネル
２３０２ プリント配線基板
２３０３ 画素部
２３０４ 走査線駆動回路
２３０５ 走査線駆動回路
２３０６ 信号線駆動回路
２３０７ コントローラ
２３０８ ＣＰＵ
２３０９ メモリ
２３１０ 電源回路
２３１１ 音声処理回路
２３１２ 送受信回路
２３１３ ＦＰＣ
２３１４ インターフェース
２３１５ アンテナ用ポート
２３１６ ＶＲＡＭ
２３１７ ＤＲＡＭ
２３１８ フラッシュメモリ
２３１９ インターフェース
２３２０ 制御信号生成回路
２３２１ デコーダ
２３２２ レジスタ
２３２３ 演算回路
２３２４ ＲＡＭ
２３２５ 入力手段
２３２６ マイク
２３２７ スピーカ
２３２８ アンテナ
２３３０ ハウジング
２３３１ プリント基板
２３３２ スピーカ
２３３３ マイクロフォン
２３３４ 送受信回路
２３３５ 信号処理回路
２３３６ 入力手段
２３３７ バッテリ
２３３９ 筐体
２３４０ アンテナ
２４０１ 筐体
２４０２ 支持台
２４０３ 表示部
２５０１ 本体
２５０２ 筐体
２５０３ 表示部
２５０４ キーボード
２５０５ 外部接続ポート
２５０６ ポインティングデバイス
２６０１ 本体
２６０２ 表示部
２６０３ スイッチ
２６０４ 操作キー
２６０５ 赤外線ポート
２７０１ 筐体
２７０２ 表示部
２７０３ スピーカ部
２７０４ 操作キー
２７０５ 記録媒体挿入部
２８０１ 本体
２８０２ 筐体
２８０３ 表示部Ａ
２８０４ 表示部Ｂ
２８０５ 記録媒体読込部
２８０６ 操作キー
２８０７ スピーカ部
２９０１ リリースボタン
２９０２ メインスイッチ
２９０３ ファインダ窓
２９０４ フラッシュ
２９０５ レンズ
２９０６ 鏡胴
２９０７ 筺体
２９１１ ファインダ接眼窓
２９１２ モニタ
２９１３ 操作ボタン

Claims (5)

  1. 第１の導電膜により形成されるゲート電極と、
    前記第１の導電膜上の第１の絶縁層で形成されるゲート絶縁膜と、
    前記第１の絶縁層上に、前記ゲート電極と重なる第１の半導体層と、
    前記第１の半導体層上に配置され、かつ、前記ゲート電極に重なる第２の絶縁層で形成されるチャネル保護膜と、
    前記第１の半導体層と重なり、一端がチャネル保護膜上に延び、ソース領域及びドレイン領域に分離された、一導電性を付与する不純物元素を有する第２の半導体層と、
    前記第２の半導体層上の第２の導電膜により形成され、前記ソース領域及びドレイン領域に対応して形成されたソース電極及びドレイン電極と、
    を含む薄膜トランジスタと、
    前記第２の導電膜上に形成された第３の絶縁層と、
    前記第３の絶縁層上の第３の導電膜により形成され、前記第３の絶縁層に形成されたコンタクトホールを介して前記ソース電極またはドレイン電極の一方と電気的に接続する画素電極と、
    前記第１の絶縁層上の、前記第１の半導体層、前記第２の半導体層及び前記第２の導電膜の積層体で形成される容量配線と、
    前記容量配線上の前記第３の絶縁層と、
    前記画素電極の重畳領域に形成される保持容量とを有する表示装置。
  2. 第１の導電膜により形成されるゲート電極と、
    前記第１の導電膜上の第１の絶縁層で形成されるゲート絶縁膜と、
    前記第１の絶縁層上に、前記ゲート電極と重なる第１の半導体層と、
    前記第１の半導体層上に配置され、かつ、前記ゲート電極に重なる第２の絶縁層で形成されるチャネル保護膜と、
    前記第１の半導体層と重なり、一端がチャネル保護膜上に延び、ソース領域及びドレイン領域に分離された、一導電性を付与する不純物元素を有する第２の半導体層と、
    前記第２の半導体層上の第２の導電膜により形成され、前記ソース領域及びドレイン領域に対応して形成されたソース電極及びドレイン電極と、
    を含む薄膜トランジスタと、
    前記第２の導電膜上に形成された第３の絶縁層と、
    前記第３の絶縁層上の第３の導電膜により形成され、前記第３の絶縁層に形成されたコンタクトホールを介して前記ソース電極またはドレイン電極の一方と電気的に接続する画素電極と、
    前記第１の絶縁層上の、前記第１の半導体層、前記第２の半導体層及び前記第２の導電膜の積層体で形成される容量配線と、
    前記容量配線上の前記第３の絶縁層と、
    前記画素電極の重畳領域に形成される保持容量と、
    前記第１の導電膜により形成される配線と、
    前記配線上の前記第３の導電膜により形成され、前記ソース電極またはドレイン電極の他方の上面と側面に接する電極と、
    を有する接続領域を有する表示装置。
  3. 請求項１または請求項２において、
    前記第３の導電膜は、透光性導電膜であることを特徴とする表示装置。
  4. 基板上に第１の導電膜を成膜し、
    前記第１の導電膜上に、第１のレジストマスクを形成し、前記第１のレジストマスクを用いて、前記第１の導電膜をエッチングして、ゲート配線及びソース配線を形成し、
    前記ゲート配線及びソース配線上に、ゲート絶縁膜となる第１の絶縁膜、ｉ型半導体層、第２の絶縁膜を成膜し、
    前記第２の絶縁膜上、第２のレジストマスクを形成し、前記第２のレジストマスクを用いて、前記第２の絶縁膜をエッチングして、チャネル保護膜を形成し、
    前記ｉ型半導体層及びチャネル保護膜上に、一導電性を付与する不純物元素を含む導電型半導体層、第２の導電膜を成膜し、
    前記第２の導電膜上に、第３のレジストマスクを形成し、前記第２の導電膜、前記導電型半導体層、前記ｉ型半導体層をエッチングして、前記チャネル保護膜を露出させ、
    前記第３のレジストマスクを用いた前記第２の導電膜のエッチングにより、ソース電極及びドレイン電極、並びに、容量配線の配線が形成され、
    前記第３のレジストマスクを用いた前記導電型半導体層のエッチングにより、ソース領域及びドレイン領域、並びに、前記容量配線の導電型半導体層が形成され、
    前記第３のレジストマスクを用いた前記ｉ型半導体層のエッチングにより、チャネル形成領域を含むｉ型半導体層、並びに、容量配線のｉ型半導体層が形成され、
    前記第３のレジストマスクを用いた、前記第２の導電膜、前記導電型半導体層、前記ｉ型半導体層のエッチングにより、前記ソース配線及び前記ゲート絶縁膜上に、第１のコンタクトホールを形成し、
    前記ソース電極及びドレイン電極、前記チャネル保護膜、前記容量配線の配線を覆って、保護膜を形成し、
    前記保護膜上に第４のレジストマスクを形成し、前記第４のレジストマスクを用いて、前記保護膜及び前記ゲート絶縁膜をエッチングし、
    前記第４のレジストマスクを用いた前記保護膜のエッチングにより、前記第１のコンタクトホールより径の大きい第２のコンタクトホールを形成し、かつ、前記ゲート絶縁膜のエッチングにより、前記第１のコンタクトホール中のゲート絶縁膜が除去され、前記ソース配線が露出し、
    前記ゲート絶縁膜が除去された第１のコンタクトホール及び第２のコンタクトホールにより、前記保護膜、前記ソース電極、前記ソース領域、前記ｉ型半導体層、前記ゲート絶縁膜中に、階段状コンタクトホールが形成され、
    前記第４のレジストマスクを用いた前記保護膜のエッチングにより、前記保護膜中に、前記ドレイン電極に達する第３のコンタクトホールが形成され、
    前記保護膜、前記階段状コンタクトホール、前記第３のコンタクトホールを覆って、第３の導電膜を成膜し、
    前記第３の導電膜上に、第５のレジストマスクを形成し、前記第５のレジストマスクを用いて、前記第３の導電膜をエッチングし、前記第３のコンタクトホールを介して前記ドレイン電極に電気的に接続され、前記容量配線上に延びる画素電極を形成し、
    前記第５のレジストマスクを用いた前記第３の導電膜のエッチングにより、前記階段状コンタクトホール中に、前記ソース配線及び前記ソース電極を電気的に接続する電極を形成することを特徴とする表示装置の作製方法。
  5. 請求項４において、
    前記第３の導電膜は、透光性導電膜であることを特徴とする表示装置の作製方法。
JP2008296460A 2007-12-05 2008-11-20 表示装置 Active JP5292066B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008296460A JP5292066B2 (ja) 2007-12-05 2008-11-20 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007314123 2007-12-05
JP2007314123 2007-12-05
JP2008296460A JP5292066B2 (ja) 2007-12-05 2008-11-20 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012237398A Division JP2013080228A (ja) 2007-12-05 2012-10-29 表示装置

Publications (3)

Publication Number Publication Date
JP2009157354A true JP2009157354A (ja) 2009-07-16
JP2009157354A5 JP2009157354A5 (ja) 2011-12-15
JP5292066B2 JP5292066B2 (ja) 2013-09-18

Family

ID=40720688

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008296460A Active JP5292066B2 (ja) 2007-12-05 2008-11-20 表示装置
JP2012237398A Withdrawn JP2013080228A (ja) 2007-12-05 2012-10-29 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012237398A Withdrawn JP2013080228A (ja) 2007-12-05 2012-10-29 表示装置

Country Status (4)

Country Link
US (2) US8039840B2 (ja)
JP (2) JP5292066B2 (ja)
CN (2) CN102683355B (ja)
TW (2) TWI567466B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011070981A1 (ja) 2009-12-09 2011-06-16 シャープ株式会社 半導体装置およびその製造方法
CN102983741A (zh) * 2011-09-06 2013-03-20 Lg电子株式会社 移动终端及其电源管理单元
US8405080B2 (en) 2010-03-19 2013-03-26 Samsung Display Co., Ltd. Transistor substrate and manufacturing method of the same
JP2013122580A (ja) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd 液晶表示装置、ｅｌ表示装置、及びその作製方法
KR20130139935A (ko) 2010-10-07 2013-12-23 샤프 가부시키가이샤 반도체 장치, 표시 장치, 및 반도체 장치 및 표시 장치의 제조 방법
JP2017038078A (ja) * 2011-12-23 2017-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101770969B1 (ko) * 2011-01-21 2017-08-25 삼성디스플레이 주식회사 터치 센싱 기판 및 이의 제조 방법
JP2019186568A (ja) * 2009-09-16 2019-10-24 株式会社半導体エネルギー研究所 トランジスタ

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101460868B1 (ko) 2009-07-10 2014-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103489871B (zh) 2009-07-31 2016-03-23 株式会社半导体能源研究所 半导体装置及其制造方法
TWI830077B (zh) * 2009-08-07 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置
KR101687311B1 (ko) * 2009-10-07 2016-12-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
US8187929B2 (en) * 2009-11-04 2012-05-29 Cbrite, Inc. Mask level reduction for MOSFET
US9129868B2 (en) * 2009-11-04 2015-09-08 Cbrite Inc. Mask level reduction for MOFET
US8053818B2 (en) * 2009-12-18 2011-11-08 Palo Alto Research Center Incorporated Thin film field effect transistor with dual semiconductor layers
US8603841B2 (en) * 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5848918B2 (ja) 2010-09-03 2016-01-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
JP5912467B2 (ja) * 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 光電変換回路及び表示装置
TWI489560B (zh) * 2011-11-24 2015-06-21 Au Optronics Corp 畫素結構及其製作方法
JP6306278B2 (ja) * 2012-04-09 2018-04-04 Jsr株式会社 半導体素子、半導体基板、感放射線性樹脂組成物、保護膜および表示素子
KR101938761B1 (ko) * 2012-05-23 2019-01-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
TWI493726B (zh) * 2012-06-05 2015-07-21 E Ink Holdings Inc 薄膜電晶體結構及其陣列基板
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
DE112013003841T5 (de) 2012-08-03 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
CN103219284B (zh) * 2013-03-19 2015-04-08 北京京东方光电科技有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
US9915848B2 (en) * 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
JP6168915B2 (ja) * 2013-08-22 2017-07-26 キヤノン株式会社 半導体装置の製造方法
TWI553835B (zh) * 2014-02-26 2016-10-11 友達光電股份有限公司 主動基板以及顯示面板
KR102503719B1 (ko) * 2016-05-03 2023-02-24 삼성디스플레이 주식회사 액정 표시 장치
KR102464900B1 (ko) * 2016-05-11 2022-11-09 삼성디스플레이 주식회사 디스플레이 장치
JP6873753B2 (ja) * 2017-03-09 2021-05-19 パナソニック液晶ディスプレイ株式会社 液晶表示装置
CN109256418A (zh) * 2017-07-14 2019-01-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN108280317B (zh) * 2018-04-27 2024-02-13 深圳市爱协生科技股份有限公司 显示驱动集成电路结构及制作方法
CN109087894A (zh) * 2018-07-17 2018-12-25 武汉华星光电半导体显示技术有限公司 柔性显示器
TWI819745B (zh) * 2022-08-11 2023-10-21 友達光電股份有限公司 近眼顯示裝置及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11194360A (ja) * 1997-10-31 1999-07-21 Seiko Epson Corp 液晶装置及び電子機器並びに投射型表示装置
JP2002148658A (ja) * 2000-11-15 2002-05-22 Casio Comput Co Ltd 薄膜トランジスタパネル
JP2009042630A (ja) * 2007-08-10 2009-02-26 Casio Comput Co Ltd 表示装置

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2668935B2 (ja) 1988-05-10 1997-10-27 松下電器産業株式会社 マトリクス型画像表示装置用半導体装置およびその製造方法
JPH03249735A (ja) 1990-02-28 1991-11-07 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JPH04369623A (ja) 1991-06-19 1992-12-22 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3286930B2 (ja) 1995-07-03 2002-05-27 富士通株式会社 薄膜トランジスタマトリクス基板
JP2803713B2 (ja) 1995-12-08 1998-09-24 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP3622934B2 (ja) 1996-07-31 2005-02-23 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ型液晶表示装置
TW379360B (en) 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100244447B1 (ko) 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
JP4302194B2 (ja) 1997-04-25 2009-07-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4027465B2 (ja) 1997-07-01 2007-12-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその製造方法
JP3390633B2 (ja) 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
US6294441B1 (en) 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4156115B2 (ja) 1998-12-25 2008-09-24 シャープ株式会社 マトリクス配線基板及び液晶表示装置用基板
WO2000059041A1 (en) 1999-03-30 2000-10-05 Seiko Epson Corporation Method of manufacturing thin-film transistor
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2001051303A (ja) * 1999-08-05 2001-02-23 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2002116712A (ja) 2000-10-04 2002-04-19 Advanced Display Inc 表示装置および表示装置の製造方法
JP2002151699A (ja) 2000-11-15 2002-05-24 Casio Comput Co Ltd アクティブマトリクス型液晶表示装置
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002289857A (ja) * 2001-03-23 2002-10-04 Toshiba Corp マトリクスアレイ基板の製造方法
KR100732877B1 (ko) * 2001-08-21 2007-06-27 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그의 제조 방법
CN1325984C (zh) * 2001-09-26 2007-07-11 三星电子株式会社 液晶显示器的薄膜晶体管阵列板
KR100835974B1 (ko) * 2001-12-24 2008-06-09 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP2003243327A (ja) 2002-02-20 2003-08-29 Seiko Epson Corp 電子デバイス、配線形成方法および配線形成装置
KR20030075046A (ko) 2002-03-15 2003-09-22 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US7167217B2 (en) * 2002-08-23 2007-01-23 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US20040174483A1 (en) 2003-03-07 2004-09-09 Yayoi Nakamura Liquid crystal display device having auxiliary capacitive electrode
JP4182779B2 (ja) * 2003-03-07 2008-11-19 カシオ計算機株式会社 表示装置およびその製造方法
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7211454B2 (en) * 2003-07-25 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a light emitting device including moving the source of the vapor deposition parallel to the substrate
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
TWI366701B (en) 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
CN101880859B (zh) * 2005-01-12 2013-03-27 出光兴产株式会社 溅射标靶
CN1743933A (zh) * 2005-09-27 2006-03-08 广辉电子股份有限公司 像素结构及其制造方法
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5121221B2 (ja) 2005-12-26 2013-01-16 株式会社半導体エネルギー研究所 半導体装置
CN101401031A (zh) * 2006-03-24 2009-04-01 夏普株式会社 液晶显示装置
TWI430234B (zh) * 2006-04-05 2014-03-11 Semiconductor Energy Lab 半導體裝置，顯示裝置，和電子裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11194360A (ja) * 1997-10-31 1999-07-21 Seiko Epson Corp 液晶装置及び電子機器並びに投射型表示装置
JP2002148658A (ja) * 2000-11-15 2002-05-22 Casio Comput Co Ltd 薄膜トランジスタパネル
JP2009042630A (ja) * 2007-08-10 2009-02-26 Casio Comput Co Ltd 表示装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186568A (ja) * 2009-09-16 2019-10-24 株式会社半導体エネルギー研究所 トランジスタ
WO2011070981A1 (ja) 2009-12-09 2011-06-16 シャープ株式会社 半導体装置およびその製造方法
RU2503085C1 (ru) * 2009-12-09 2013-12-27 Шарп Кабусики Кайся Полупроводниковое устройство и способ его изготовления
US8685803B2 (en) 2009-12-09 2014-04-01 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
US8405080B2 (en) 2010-03-19 2013-03-26 Samsung Display Co., Ltd. Transistor substrate and manufacturing method of the same
KR20130139935A (ko) 2010-10-07 2013-12-23 샤프 가부시키가이샤 반도체 장치, 표시 장치, 및 반도체 장치 및 표시 장치의 제조 방법
US9087752B2 (en) 2010-10-07 2015-07-21 Sharp Kabushiki Kaisha Semiconductor device, display device, and method for manufacturing semiconductor device and display device
KR101770969B1 (ko) * 2011-01-21 2017-08-25 삼성디스플레이 주식회사 터치 센싱 기판 및 이의 제조 방법
CN102983741A (zh) * 2011-09-06 2013-03-20 Lg电子株式会社 移动终端及其电源管理单元
JP2013122580A (ja) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd 液晶表示装置、ｅｌ表示装置、及びその作製方法
US9576982B2 (en) 2011-11-11 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, EL display device, and manufacturing method thereof
US9923000B2 (en) 2011-12-23 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017038078A (ja) * 2011-12-23 2017-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
CN101452176B (zh) 2012-06-20
TW201213993A (en) 2012-04-01
CN102683355A (zh) 2012-09-19
TW200947084A (en) 2009-11-16
TWI450008B (zh) 2014-08-21
JP5292066B2 (ja) 2013-09-18
CN101452176A (zh) 2009-06-10
CN102683355B (zh) 2015-01-28
JP2013080228A (ja) 2013-05-02
US8878184B2 (en) 2014-11-04
US20090146150A1 (en) 2009-06-11
TWI567466B (zh) 2017-01-21
US20120032177A1 (en) 2012-02-09
US8039840B2 (en) 2011-10-18

Similar Documents

Publication Publication Date Title
JP5292066B2 (ja) 表示装置
JP7018918B2 (ja) 半導体装置
US7993991B2 (en) Manufacturing method of thin film transistor and manufacturing method of display device
JP2015228504A (ja) 半導体装置
US8049221B2 (en) Liquid crystal display device
US8035107B2 (en) Method for manufacturing display device
JP2010004027A (ja) 薄膜トランジスタ及び該薄膜トランジスタを有する表示装置
JP2007199687A (ja) 半導体装置及びその作製方法
JP5210901B2 (ja) 液晶表示装置
JP2011040790A (ja) 半導体装置およびその作製方法
JP2011150372A (ja) フロント型プロジェクタ
JP2014089464A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R150 Certificate of patent or registration of utility model

Ref document number: 5292066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250