JP2002148658A - 薄膜トランジスタパネル - Google Patents
薄膜トランジスタパネルInfo
- Publication number
- JP2002148658A JP2002148658A JP2000347712A JP2000347712A JP2002148658A JP 2002148658 A JP2002148658 A JP 2002148658A JP 2000347712 A JP2000347712 A JP 2000347712A JP 2000347712 A JP2000347712 A JP 2000347712A JP 2002148658 A JP2002148658 A JP 2002148658A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- data signal
- thin film
- insulating film
- withstand voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 アクティブマトリクス型液晶表示装置の薄膜
トランジスタパネルにおいて、絶縁耐圧向上用絶縁膜上
におけるデータ信号ラインが断線し難いようにする。 【解決手段】 データ信号ライン３と補助容量電極６の
直線部６ａを含む延出部６ｂとの重合部間およびデータ
信号ライン３と走査信号ライン２との交差部間には、チ
ャネル保護膜１４形成用膜からなる絶縁耐圧向上用絶縁
膜７Ａ、７Ｂが設けられている。この場合、絶縁耐圧向
上用絶縁膜７Ａは、補助容量電極６の直線部６ａを含む
延出部６ｂの４辺部端面よりもある程度内側に設けられ
ている。絶縁耐圧向上用絶縁膜７Ｂは、走査信号ライン
２の幅方向両端面よりもある程度内側に設けられてい
る。この結果、絶縁耐圧向上用絶縁膜７Ａ、７Ｂに補助
容量電極６および走査信号ライン２の端部に起因する段
差が形成されず、したがって絶縁耐圧向上用絶縁膜７
Ａ、７Ｂ上におけるデータ信号ライン３が断線し難いよ
うにすることができる。
トランジスタパネルにおいて、絶縁耐圧向上用絶縁膜上
におけるデータ信号ラインが断線し難いようにする。 【解決手段】 データ信号ライン３と補助容量電極６の
直線部６ａを含む延出部６ｂとの重合部間およびデータ
信号ライン３と走査信号ライン２との交差部間には、チ
ャネル保護膜１４形成用膜からなる絶縁耐圧向上用絶縁
膜７Ａ、７Ｂが設けられている。この場合、絶縁耐圧向
上用絶縁膜７Ａは、補助容量電極６の直線部６ａを含む
延出部６ｂの４辺部端面よりもある程度内側に設けられ
ている。絶縁耐圧向上用絶縁膜７Ｂは、走査信号ライン
２の幅方向両端面よりもある程度内側に設けられてい
る。この結果、絶縁耐圧向上用絶縁膜７Ａ、７Ｂに補助
容量電極６および走査信号ライン２の端部に起因する段
差が形成されず、したがって絶縁耐圧向上用絶縁膜７
Ａ、７Ｂ上におけるデータ信号ライン３が断線し難いよ
うにすることができる。
Description
【０００１】
【発明の属する技術分野】この発明は薄膜トランジスタ
パネルに関する。
パネルに関する。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置に
は、薄膜トランジスタパネルと対向基板とを貼り合わ
せ、その間に液晶を封入したものがある。図４は従来の
このような液晶表示装置における薄膜トランジスタパネ
ルの一例の一部の透過平面図を示したものである。この
薄膜トランジスタパネルはガラス基板１を備えている。
ガラス基板１の上面側には走査信号ライン２とデータ信
号ライン３がマトリクス状に設けられ、その各交点近傍
には薄膜トランジスタ４、画素電極５および補助容量電
極６が設けられている。
は、薄膜トランジスタパネルと対向基板とを貼り合わ
せ、その間に液晶を封入したものがある。図４は従来の
このような液晶表示装置における薄膜トランジスタパネ
ルの一例の一部の透過平面図を示したものである。この
薄膜トランジスタパネルはガラス基板１を備えている。
ガラス基板１の上面側には走査信号ライン２とデータ信
号ライン３がマトリクス状に設けられ、その各交点近傍
には薄膜トランジスタ４、画素電極５および補助容量電
極６が設けられている。
【０００３】画素電極５はデルタ配列されている。すな
わち、１つの画素を構成するＲ（赤）、Ｇ（緑）、Ｂ
（青）の３つの画素電極５は二等辺三角形（ギリシャ文
字Δ）の各頂点に対応する位置に配置されている。この
ため、走査信号ライン２は上下の画素電極５間において
行方向に直線状に延びて設けられ、データ信号ライン３
は左右の画素電極５間および上下の画素電極５間におい
て列方向に蛇行して設けられている。
わち、１つの画素を構成するＲ（赤）、Ｇ（緑）、Ｂ
（青）の３つの画素電極５は二等辺三角形（ギリシャ文
字Δ）の各頂点に対応する位置に配置されている。この
ため、走査信号ライン２は上下の画素電極５間において
行方向に直線状に延びて設けられ、データ信号ライン３
は左右の画素電極５間および上下の画素電極５間におい
て列方向に蛇行して設けられている。
【０００４】補助容量電極６は、走査信号ライン２に平
行して配置された直線部６ａと、この直線部６ａからデ
ータ信号ライン３と重なる位置においてデータ信号ライ
ン３の配列方向に延出された延出部６ｂとからなってい
る。この場合、直線部６ａは画素電極５の上辺部と重ね
合わされている。延出部６ｂの幅はデータ信号ライン３
の幅よりも大きく、延出部６ｂの左辺部はデータ信号ラ
イン３の左側に配置された画素電極５の右辺部と重ね合
わされ、右辺部はデータ信号ライン３の右側に配置され
た画素電極５の左辺部と重ね合わされている。なお、図
４において符号７で示す絶縁耐圧向上用絶縁膜について
は後で説明する。
行して配置された直線部６ａと、この直線部６ａからデ
ータ信号ライン３と重なる位置においてデータ信号ライ
ン３の配列方向に延出された延出部６ｂとからなってい
る。この場合、直線部６ａは画素電極５の上辺部と重ね
合わされている。延出部６ｂの幅はデータ信号ライン３
の幅よりも大きく、延出部６ｂの左辺部はデータ信号ラ
イン３の左側に配置された画素電極５の右辺部と重ね合
わされ、右辺部はデータ信号ライン３の右側に配置され
た画素電極５の左辺部と重ね合わされている。なお、図
４において符号７で示す絶縁耐圧向上用絶縁膜について
は後で説明する。
【０００５】次に、この薄膜トランジスタパネルの具体
的な構造について、図４のＸ−Ｘ線に沿う断面図である
図５および図４のＹ−Ｙ線に沿う断面図である図６を参
照して説明する。この場合、図示の都合上、図５の平面
サイズは図４の平面サイズの２倍となっており、図６の
平面サイズは図４の平面サイズの４倍となっている。ガ
ラス基板１の上面の所定の箇所にはアルミニウム系金属
などからなるゲート電極１１を含む走査信号ライン２が
設けられ、他の所定の箇所には同じくアルミニウム系金
属などからなる補助容量電極６が設けられ、その上面全
体には窒化シリコンからなるゲート絶縁膜１２が設けら
れている。
的な構造について、図４のＸ−Ｘ線に沿う断面図である
図５および図４のＹ−Ｙ線に沿う断面図である図６を参
照して説明する。この場合、図示の都合上、図５の平面
サイズは図４の平面サイズの２倍となっており、図６の
平面サイズは図４の平面サイズの４倍となっている。ガ
ラス基板１の上面の所定の箇所にはアルミニウム系金属
などからなるゲート電極１１を含む走査信号ライン２が
設けられ、他の所定の箇所には同じくアルミニウム系金
属などからなる補助容量電極６が設けられ、その上面全
体には窒化シリコンからなるゲート絶縁膜１２が設けら
れている。
【０００６】ゲート電極１１上におけるゲート絶縁膜１
２の上面の所定の箇所には真性アモルファスシリコンか
らなる半導体薄膜１３が設けられている。半導体薄膜１
３の上面の所定の箇所には窒化シリコンからなるチャネ
ル保護膜１４が設けられている。チャネル保護膜１４の
上面の両側およびその両側における半導体薄膜１３の上
面にはｎ型アモルファスシリコンからなるオーミックコ
ンタクト層１５、１６が設けられている。
２の上面の所定の箇所には真性アモルファスシリコンか
らなる半導体薄膜１３が設けられている。半導体薄膜１
３の上面の所定の箇所には窒化シリコンからなるチャネ
ル保護膜１４が設けられている。チャネル保護膜１４の
上面の両側およびその両側における半導体薄膜１３の上
面にはｎ型アモルファスシリコンからなるオーミックコ
ンタクト層１５、１６が設けられている。
【０００７】一方のオーミックコンタクト層１５の上面
およびゲート絶縁膜１２の上面の所定の箇所にはドレイ
ン電極１７を含むデータ信号ライン３が設けられてい
る。この場合、データ信号ライン３は、ドレイン電極１
７形成用のクロムからなる金属膜３ａ下にｎ型アモルフ
ァスシリコン膜３ｂおよび真性アモルファスシリコン膜
３ｃが設けられ、実質的にはこれらの３層構造となって
いる。真性アモルファスシリコン膜３ｃは、半導体薄膜
１３を形成する際、半導体薄膜１３と同一の膜によって
同時に形成されている。ｎ型アモルファスシリコン膜３
ｂは、オーミックコンタクト層１５、１６を形成する
際、オーミックコンタクト層１５、１６と同一の膜によ
って同時に形成されている。
およびゲート絶縁膜１２の上面の所定の箇所にはドレイ
ン電極１７を含むデータ信号ライン３が設けられてい
る。この場合、データ信号ライン３は、ドレイン電極１
７形成用のクロムからなる金属膜３ａ下にｎ型アモルフ
ァスシリコン膜３ｂおよび真性アモルファスシリコン膜
３ｃが設けられ、実質的にはこれらの３層構造となって
いる。真性アモルファスシリコン膜３ｃは、半導体薄膜
１３を形成する際、半導体薄膜１３と同一の膜によって
同時に形成されている。ｎ型アモルファスシリコン膜３
ｂは、オーミックコンタクト層１５、１６を形成する
際、オーミックコンタクト層１５、１６と同一の膜によ
って同時に形成されている。
【０００８】また、データ信号ライン３と補助容量電極
６の直線部６ａを含む延出部６ｂとの重合部およびデー
タ信号ライン３と走査信号ライン２との交差部において
は、真性アモルファスシリコン膜３ｃとｎ型アモルファ
スシリコン膜３ｂとの間に、チャネル保護膜１４を形成
するためのチャネル保護膜形成用膜からなる絶縁耐圧向
上用絶縁膜７が設けられている。つまり、絶縁耐圧向上
用絶縁膜７は、チャネル保護膜１４を形成する際、チャ
ネル保護膜１４と同一の膜によって同時に形成されてい
る。
６の直線部６ａを含む延出部６ｂとの重合部およびデー
タ信号ライン３と走査信号ライン２との交差部において
は、真性アモルファスシリコン膜３ｃとｎ型アモルファ
スシリコン膜３ｂとの間に、チャネル保護膜１４を形成
するためのチャネル保護膜形成用膜からなる絶縁耐圧向
上用絶縁膜７が設けられている。つまり、絶縁耐圧向上
用絶縁膜７は、チャネル保護膜１４を形成する際、チャ
ネル保護膜１４と同一の膜によって同時に形成されてい
る。
【０００９】また、図４に示すように、絶縁耐圧向上用
絶縁膜７は、列方向に延びるデータ信号ライン３の配列
領域ほぼ全体にわたって同一の幅で設けられ、且つ、補
助容量電極６の延出部６ｂの３辺部からある程度食み出
すように設けられている。したがって、画素電極５の左
右辺部は絶縁耐圧向上用絶縁膜７と重ね合わされてい
る。なお、図６において、絶縁耐圧向上用絶縁膜７を強
調するため、この絶縁耐圧向上用絶縁膜７のみにハッチ
ングを記入している。
絶縁膜７は、列方向に延びるデータ信号ライン３の配列
領域ほぼ全体にわたって同一の幅で設けられ、且つ、補
助容量電極６の延出部６ｂの３辺部からある程度食み出
すように設けられている。したがって、画素電極５の左
右辺部は絶縁耐圧向上用絶縁膜７と重ね合わされてい
る。なお、図６において、絶縁耐圧向上用絶縁膜７を強
調するため、この絶縁耐圧向上用絶縁膜７のみにハッチ
ングを記入している。
【００１０】他方のオーミックコンタクト層１６の上面
にはクロムからなるソース電極１８が設けられている。
ここで、ゲート電極１１、ゲート絶縁膜１２、半導体薄
膜１３、チャネル保護膜１４、オーミックコンタクト層
１５、１６、ドレイン電極１７およびソース電極１８に
より、薄膜トランジスタ４が構成されている。薄膜トラ
ンジスタ４などを含むゲート絶縁膜１２の上面全体には
窒化シリコンからなるオーバーコート膜１９が設けられ
ている。オーバーコート膜１９の上面の所定の箇所には
ＩＴＯからなる画素電極５が設けられている。画素電極
５は、オーバーコート膜１９に設けられたコンタクトホ
ール２０を介してソース電極１８に接続されている。
にはクロムからなるソース電極１８が設けられている。
ここで、ゲート電極１１、ゲート絶縁膜１２、半導体薄
膜１３、チャネル保護膜１４、オーミックコンタクト層
１５、１６、ドレイン電極１７およびソース電極１８に
より、薄膜トランジスタ４が構成されている。薄膜トラ
ンジスタ４などを含むゲート絶縁膜１２の上面全体には
窒化シリコンからなるオーバーコート膜１９が設けられ
ている。オーバーコート膜１９の上面の所定の箇所には
ＩＴＯからなる画素電極５が設けられている。画素電極
５は、オーバーコート膜１９に設けられたコンタクトホ
ール２０を介してソース電極１８に接続されている。
【００１１】
【発明が解決しようとする課題】ところで、上記従来の
薄膜トランジスタパネルでは、上述したように、絶縁耐
圧向上用絶縁膜７を、列方向に延びるデータ信号ライン
３の配列領域ほぼ全体にわたって設け、且つ、補助容量
電極６の延出部６ｂの３辺部からある程度食み出すよう
に設けている。このため、図６に示すように、補助容量
電極６の延出部６ｂの延出端部、その反対側における直
線部６ａの端部および走査信号ライン２の幅方向両端部
にそれぞれ対応する各位置において、絶縁耐圧向上用絶
縁膜７に段差７ａが形成されている。一方、データ信号
ライン３は、下から順に、真性アモルファスシリコン膜
３ｃ、ｎ型アモルファスシリコン膜３ｂおよび金属膜３
ａの３層構造であり、このうちの真性アモルファスシリ
コン膜３ｃとｎ型アモルファスシリコン膜３ｂとの間に
絶縁耐圧向上用絶縁膜７が設けられている。しかるに、
窒化シリコンからなる絶縁耐圧向上用絶縁膜７とその上
に形成されたｎ型アモルファスシリコン膜３ｂとの密着
性があまり良くなく、このため絶縁耐圧向上用絶縁膜７
の段差７ａを乗り越える部分におけるｎ型アモルファス
シリコン膜３ｂがクロムからなる金属膜３ａの応力によ
り剥がれ易く、ひいてはデータ信号ライン３が断線し易
いという問題があった。この発明の課題は、絶縁耐圧向
上用絶縁膜上におけるデータ信号ラインが断線し難いよ
うにすることである。
薄膜トランジスタパネルでは、上述したように、絶縁耐
圧向上用絶縁膜７を、列方向に延びるデータ信号ライン
３の配列領域ほぼ全体にわたって設け、且つ、補助容量
電極６の延出部６ｂの３辺部からある程度食み出すよう
に設けている。このため、図６に示すように、補助容量
電極６の延出部６ｂの延出端部、その反対側における直
線部６ａの端部および走査信号ライン２の幅方向両端部
にそれぞれ対応する各位置において、絶縁耐圧向上用絶
縁膜７に段差７ａが形成されている。一方、データ信号
ライン３は、下から順に、真性アモルファスシリコン膜
３ｃ、ｎ型アモルファスシリコン膜３ｂおよび金属膜３
ａの３層構造であり、このうちの真性アモルファスシリ
コン膜３ｃとｎ型アモルファスシリコン膜３ｂとの間に
絶縁耐圧向上用絶縁膜７が設けられている。しかるに、
窒化シリコンからなる絶縁耐圧向上用絶縁膜７とその上
に形成されたｎ型アモルファスシリコン膜３ｂとの密着
性があまり良くなく、このため絶縁耐圧向上用絶縁膜７
の段差７ａを乗り越える部分におけるｎ型アモルファス
シリコン膜３ｂがクロムからなる金属膜３ａの応力によ
り剥がれ易く、ひいてはデータ信号ライン３が断線し易
いという問題があった。この発明の課題は、絶縁耐圧向
上用絶縁膜上におけるデータ信号ラインが断線し難いよ
うにすることである。
【００１２】
【課題を解決するための手段】請求項１に記載の発明
は、マトリクス状に設けられた走査信号ラインとデータ
信号ラインの各交点近傍に薄膜トランジスタ、画素電極
および補助容量電極が設けられた薄膜トランジスタパネ
ルにおいて、前記走査信号ラインおよび前記補助容量電
極と前記データ信号ラインとの間にゲート絶縁膜を設
け、前記データ信号ラインと前記補助容量電極との重合
部間に絶縁耐圧向上用絶縁膜を前記補助容量電極から食
み出さないように設けたものである。請求項２に記載の
発明は、請求項１に記載の発明において、前記走査信号
ラインと前記データ信号ラインとの交差部間に絶縁耐圧
向上用絶縁膜を前記走査信号ラインから食み出さないよ
うに設けたものである。請求項３に記載の発明は、請求
項１または２に記載の発明において、前記絶縁耐圧向上
用絶縁膜を前記ゲート絶縁膜上に設けたものである。請
求項４に記載の発明は、請求項１または２に記載の発明
において、前記ゲート絶縁膜上に前記データ信号ライン
に沿う半導体薄膜を設け、前記絶縁耐圧向上用絶縁膜を
前記半導体薄膜上に設けたものである。請求項５に記載
の発明は、請求項３または４に記載の発明において、前
記データ信号ライン下にｎ型半導体層を設け、前記絶縁
耐圧向上用絶縁膜を前記ｎ型半導体層下に設けたもので
ある。請求項６に記載の発明は、請求項１〜５のいずれ
かに記載の発明において、前記絶縁耐圧向上用絶縁膜を
前記薄膜トランジスタのチャネル保護膜を形成するため
のチャネル保護膜形成用膜と同一の材料によって形成し
たものである。請求項７に記載の発明は、請求項１〜６
のいずれかに記載の発明において、前記画素電極の側辺
部が前記データ信号ラインと前記補助容量電極との重合
部間に設けられた前記絶縁耐圧向上用絶縁膜と重合する
部分を有するものである。そして、請求項１に記載の発
明によれば、データ信号ラインと補助容量電極との重合
部間に絶縁耐圧向上用絶縁膜を補助容量電極から食み出
さないように設けているので、絶縁耐圧向上用絶縁膜に
補助容量電極の端部に起因する段差が形成されず、した
がって絶縁耐圧向上用絶縁膜上におけるデータ信号ライ
ンが断線し難いようにすることができる。
は、マトリクス状に設けられた走査信号ラインとデータ
信号ラインの各交点近傍に薄膜トランジスタ、画素電極
および補助容量電極が設けられた薄膜トランジスタパネ
ルにおいて、前記走査信号ラインおよび前記補助容量電
極と前記データ信号ラインとの間にゲート絶縁膜を設
け、前記データ信号ラインと前記補助容量電極との重合
部間に絶縁耐圧向上用絶縁膜を前記補助容量電極から食
み出さないように設けたものである。請求項２に記載の
発明は、請求項１に記載の発明において、前記走査信号
ラインと前記データ信号ラインとの交差部間に絶縁耐圧
向上用絶縁膜を前記走査信号ラインから食み出さないよ
うに設けたものである。請求項３に記載の発明は、請求
項１または２に記載の発明において、前記絶縁耐圧向上
用絶縁膜を前記ゲート絶縁膜上に設けたものである。請
求項４に記載の発明は、請求項１または２に記載の発明
において、前記ゲート絶縁膜上に前記データ信号ライン
に沿う半導体薄膜を設け、前記絶縁耐圧向上用絶縁膜を
前記半導体薄膜上に設けたものである。請求項５に記載
の発明は、請求項３または４に記載の発明において、前
記データ信号ライン下にｎ型半導体層を設け、前記絶縁
耐圧向上用絶縁膜を前記ｎ型半導体層下に設けたもので
ある。請求項６に記載の発明は、請求項１〜５のいずれ
かに記載の発明において、前記絶縁耐圧向上用絶縁膜を
前記薄膜トランジスタのチャネル保護膜を形成するため
のチャネル保護膜形成用膜と同一の材料によって形成し
たものである。請求項７に記載の発明は、請求項１〜６
のいずれかに記載の発明において、前記画素電極の側辺
部が前記データ信号ラインと前記補助容量電極との重合
部間に設けられた前記絶縁耐圧向上用絶縁膜と重合する
部分を有するものである。そして、請求項１に記載の発
明によれば、データ信号ラインと補助容量電極との重合
部間に絶縁耐圧向上用絶縁膜を補助容量電極から食み出
さないように設けているので、絶縁耐圧向上用絶縁膜に
補助容量電極の端部に起因する段差が形成されず、した
がって絶縁耐圧向上用絶縁膜上におけるデータ信号ライ
ンが断線し難いようにすることができる。
【００１３】
【発明の実施の形態】図１はこの発明の一実施形態にお
ける薄膜トランジスタパネルの要部の透過平面図を示
し、図２はそのＸ−Ｘ線に沿う断面図を示し、図３はそ
のＹ−Ｙ線に沿う断面図を示したものである。なお、こ
れらの図において、説明の便宜上、図４〜図６に示す従
来のものと同一名称部分には同一の符号を付して説明す
ることとする。
ける薄膜トランジスタパネルの要部の透過平面図を示
し、図２はそのＸ−Ｘ線に沿う断面図を示し、図３はそ
のＹ−Ｙ線に沿う断面図を示したものである。なお、こ
れらの図において、説明の便宜上、図４〜図６に示す従
来のものと同一名称部分には同一の符号を付して説明す
ることとする。
【００１４】図１に示すように、この薄膜トランジスタ
パネルはガラス基板１を備えている。ガラス基板１の上
面側には走査信号ライン２とデータ信号ライン３がマト
リクス状に設けられ、その各交点近傍には薄膜トランジ
スタ４、画素電極５および補助容量電極６が設けられて
いる。
パネルはガラス基板１を備えている。ガラス基板１の上
面側には走査信号ライン２とデータ信号ライン３がマト
リクス状に設けられ、その各交点近傍には薄膜トランジ
スタ４、画素電極５および補助容量電極６が設けられて
いる。
【００１５】画素電極５はデルタ配列されている。すな
わち、１つの画素を構成するＲ（赤）、Ｇ（緑）、Ｂ
（青）の３つの画素電極５は二等辺三角形の各頂点に対
応する位置に配置されている。このため、走査信号ライ
ン２は上下の画素電極５間において行方向に直線状に延
びて設けられ、データ信号ライン３は左右の画素電極５
間および上下の画素電極５間において列方向に蛇行して
設けられている。
わち、１つの画素を構成するＲ（赤）、Ｇ（緑）、Ｂ
（青）の３つの画素電極５は二等辺三角形の各頂点に対
応する位置に配置されている。このため、走査信号ライ
ン２は上下の画素電極５間において行方向に直線状に延
びて設けられ、データ信号ライン３は左右の画素電極５
間および上下の画素電極５間において列方向に蛇行して
設けられている。
【００１６】補助容量電極６は、走査信号ライン２に平
行して配置された直線部６ａと、この直線部６ａからデ
ータ信号ライン３と重なる位置においてデータ信号ライ
ン３の配列方向に延出された延出部６ｂとからなってい
る。この場合、直線部６ａは画素電極５の上辺部と重ね
合わされている。延出部６ｂの幅はデータ信号ライン３
の幅よりも大きく、延出部６ｂの左辺部はデータ信号ラ
イン３の左側に配置された画素電極５の右辺部と重ね合
わされ、右辺部はデータ信号ライン３の右側に配置され
た画素電極５の左辺部と重ね合わされている。なお、図
１において符号７Ａ、７Ｂで示す絶縁耐圧向上用絶縁膜
については後で説明する。
行して配置された直線部６ａと、この直線部６ａからデ
ータ信号ライン３と重なる位置においてデータ信号ライ
ン３の配列方向に延出された延出部６ｂとからなってい
る。この場合、直線部６ａは画素電極５の上辺部と重ね
合わされている。延出部６ｂの幅はデータ信号ライン３
の幅よりも大きく、延出部６ｂの左辺部はデータ信号ラ
イン３の左側に配置された画素電極５の右辺部と重ね合
わされ、右辺部はデータ信号ライン３の右側に配置され
た画素電極５の左辺部と重ね合わされている。なお、図
１において符号７Ａ、７Ｂで示す絶縁耐圧向上用絶縁膜
については後で説明する。
【００１７】次に、この薄膜トランジスタパネルの具体
的な構造について、図２および図３を参照して説明す
る。この場合、図示の都合上、図２の平面サイズは図１
の平面サイズの２倍となっており、図３の平面サイズは
図１の平面サイズの４倍となっている。ガラス基板１の
上面の所定の箇所にはアルミニウム系金属などからなる
ゲート電極１１を含む走査信号ライン２が設けられ、他
の所定の箇所には同じくアルミニウム系金属などからな
る補助容量電極６が設けられ、その上面全体には窒化シ
リコンからなるゲート絶縁膜１２が設けられている。
的な構造について、図２および図３を参照して説明す
る。この場合、図示の都合上、図２の平面サイズは図１
の平面サイズの２倍となっており、図３の平面サイズは
図１の平面サイズの４倍となっている。ガラス基板１の
上面の所定の箇所にはアルミニウム系金属などからなる
ゲート電極１１を含む走査信号ライン２が設けられ、他
の所定の箇所には同じくアルミニウム系金属などからな
る補助容量電極６が設けられ、その上面全体には窒化シ
リコンからなるゲート絶縁膜１２が設けられている。
【００１８】ゲート電極１１上におけるゲート絶縁膜１
２の上面の所定の箇所には真性アモルファスシリコンか
らなる半導体薄膜１３が設けられている。半導体薄膜１
３の上面の所定の箇所には窒化シリコンからなるチャネ
ル保護膜１４が設けられている。チャネル保護膜１４の
上面の両側およびその両側における半導体薄膜１３の上
面にはｎ型アモルファスシリコンからなるオーミックコ
ンタクト層１５、１６が設けられている。
２の上面の所定の箇所には真性アモルファスシリコンか
らなる半導体薄膜１３が設けられている。半導体薄膜１
３の上面の所定の箇所には窒化シリコンからなるチャネ
ル保護膜１４が設けられている。チャネル保護膜１４の
上面の両側およびその両側における半導体薄膜１３の上
面にはｎ型アモルファスシリコンからなるオーミックコ
ンタクト層１５、１６が設けられている。
【００１９】一方のオーミックコンタクト層１５の上面
およびゲート絶縁膜１２の上面の所定の箇所にはドレイ
ン電極１７を含むデータ信号ライン３が設けられてい
る。この場合、データ信号ライン３は、ドレイン電極１
７形成用のクロムからなる金属膜３ａ下にｎ型アモルフ
ァスシリコン膜３ｂおよび真性アモルファスシリコン膜
３ｃが設けられ、実質的にはこれらの３層構造となって
いる。真性アモルファスシリコン膜３ｃは、半導体薄膜
１３を形成する際、半導体薄膜１３と同一の膜によって
同時に形成されている。ｎ型アモルファスシリコン膜３
ｂは、オーミックコンタクト層１５、１６を形成する
際、オーミックコンタクト層１５、１６と同一の膜によ
って同時に形成されている。
およびゲート絶縁膜１２の上面の所定の箇所にはドレイ
ン電極１７を含むデータ信号ライン３が設けられてい
る。この場合、データ信号ライン３は、ドレイン電極１
７形成用のクロムからなる金属膜３ａ下にｎ型アモルフ
ァスシリコン膜３ｂおよび真性アモルファスシリコン膜
３ｃが設けられ、実質的にはこれらの３層構造となって
いる。真性アモルファスシリコン膜３ｃは、半導体薄膜
１３を形成する際、半導体薄膜１３と同一の膜によって
同時に形成されている。ｎ型アモルファスシリコン膜３
ｂは、オーミックコンタクト層１５、１６を形成する
際、オーミックコンタクト層１５、１６と同一の膜によ
って同時に形成されている。
【００２０】また、データ信号ライン３と補助容量電極
６の延出部６ｂとの重合部およびデータ信号ライン３と
走査信号ライン２との交差部においては、真性アモルフ
ァスシリコン膜３ｃとｎ型アモルファスシリコン膜３ｂ
との間に、チャネル保護膜１４を形成するためのチャネ
ル保護膜形成用膜とプロセスで形成された絶縁耐圧向上
用絶縁膜７Ａ、７Ｂが設けられている。つまり、絶縁耐
圧向上用絶縁膜７Ａ、７Ｂは、チャネル保護膜１４を形
成する際、チャネル保護膜１４と同一の材料によって同
時に形成されている。
６の延出部６ｂとの重合部およびデータ信号ライン３と
走査信号ライン２との交差部においては、真性アモルフ
ァスシリコン膜３ｃとｎ型アモルファスシリコン膜３ｂ
との間に、チャネル保護膜１４を形成するためのチャネ
ル保護膜形成用膜とプロセスで形成された絶縁耐圧向上
用絶縁膜７Ａ、７Ｂが設けられている。つまり、絶縁耐
圧向上用絶縁膜７Ａ、７Ｂは、チャネル保護膜１４を形
成する際、チャネル保護膜１４と同一の材料によって同
時に形成されている。
【００２１】また、図１に示すように、絶縁耐圧向上用
絶縁膜７Ａは、補助容量電極６の直線部６ａを含む延出
部６ｂの４辺部端面よりもある程度内側につまり当該４
辺部端面から食み出さないように設けられている。この
場合、画素電極５の左右辺部は絶縁耐圧向上用絶縁膜７
Ａと重ね合わされている。絶縁耐圧向上用絶縁膜７Ｂ
は、走査信号ライン２の幅方向両端面よりもある程度内
側につまり当該両端面から食み出さないように設けられ
ている。なお、図３において、絶縁耐圧向上用絶縁膜７
Ａ、７Ｂを強調するため、この絶縁耐圧向上用絶縁膜７
Ａ、７Ｂのみにハッチングを記入している。
絶縁膜７Ａは、補助容量電極６の直線部６ａを含む延出
部６ｂの４辺部端面よりもある程度内側につまり当該４
辺部端面から食み出さないように設けられている。この
場合、画素電極５の左右辺部は絶縁耐圧向上用絶縁膜７
Ａと重ね合わされている。絶縁耐圧向上用絶縁膜７Ｂ
は、走査信号ライン２の幅方向両端面よりもある程度内
側につまり当該両端面から食み出さないように設けられ
ている。なお、図３において、絶縁耐圧向上用絶縁膜７
Ａ、７Ｂを強調するため、この絶縁耐圧向上用絶縁膜７
Ａ、７Ｂのみにハッチングを記入している。
【００２２】ここで、絶縁耐圧向上用絶縁膜７Ａ、７Ｂ
およびチャネル保護膜１４を形成する場合、フォトレジ
ストを補助容量電極６およびゲート電極１１を含む走査
信号ライン２をマスクとした裏面露光および露光マスク
を用いた表面露光を含むフォトリソグラフィにより形成
すると、特に、絶縁耐圧向上用絶縁膜７Ａ、７Ｂを補助
容量電極６および走査信号ライン２から食み出さないよ
うに形成することができる。つまり、フォトレジストに
より形成されるマスクの外形の中、補助容量電極６およ
び走査信号ライン２に沿う部分は、裏面露光によって補
助容量電極６および走査信号ライン２の端縁から数μｍ
以内の領域に画定し、マスクの外形の残りの部分は表面
露光により画定することにより、絶縁耐圧向上用絶縁膜
７Ａ、７Ｂを正確に補助容量電極６および走査信号ライ
ン２の内側に配置することが可能である。
およびチャネル保護膜１４を形成する場合、フォトレジ
ストを補助容量電極６およびゲート電極１１を含む走査
信号ライン２をマスクとした裏面露光および露光マスク
を用いた表面露光を含むフォトリソグラフィにより形成
すると、特に、絶縁耐圧向上用絶縁膜７Ａ、７Ｂを補助
容量電極６および走査信号ライン２から食み出さないよ
うに形成することができる。つまり、フォトレジストに
より形成されるマスクの外形の中、補助容量電極６およ
び走査信号ライン２に沿う部分は、裏面露光によって補
助容量電極６および走査信号ライン２の端縁から数μｍ
以内の領域に画定し、マスクの外形の残りの部分は表面
露光により画定することにより、絶縁耐圧向上用絶縁膜
７Ａ、７Ｂを正確に補助容量電極６および走査信号ライ
ン２の内側に配置することが可能である。
【００２３】他方のオーミックコンタクト層１６の上面
にはクロムからなるソース電極１８が設けられている。
ここで、ゲート電極１１、ゲート絶縁膜１２、半導体薄
膜１３、チャネル保護膜１４、オーミックコンタクト層
１５、１６、ドレイン電極１７およびソース電極１８に
より、薄膜トランジスタ４が構成されている。薄膜トラ
ンジスタ４などを含むゲート絶縁膜１２の上面全体には
窒化シリコンからなるオーバーコート膜１９が設けられ
ている。オーバーコート膜１９の上面の所定の箇所には
ＩＴＯからなる画素電極５が設けられている。画素電極
５は、オーバーコート膜１９に設けられたコンタクトホ
ール２０を介してソース電極１８に接続されている。
にはクロムからなるソース電極１８が設けられている。
ここで、ゲート電極１１、ゲート絶縁膜１２、半導体薄
膜１３、チャネル保護膜１４、オーミックコンタクト層
１５、１６、ドレイン電極１７およびソース電極１８に
より、薄膜トランジスタ４が構成されている。薄膜トラ
ンジスタ４などを含むゲート絶縁膜１２の上面全体には
窒化シリコンからなるオーバーコート膜１９が設けられ
ている。オーバーコート膜１９の上面の所定の箇所には
ＩＴＯからなる画素電極５が設けられている。画素電極
５は、オーバーコート膜１９に設けられたコンタクトホ
ール２０を介してソース電極１８に接続されている。
【００２４】以上のように、この薄膜トランジスタパネ
ルでは、絶縁耐圧向上用絶縁膜７Ａを、補助容量電極６
の直線部６ａを含む延出部６ｂの４辺部端面よりもある
程度内側につまり当該４辺部端面から食み出さないよう
に設け、絶縁耐圧向上用絶縁膜７Ｂを、走査信号ライン
２の幅方向両端面よりもある程度内側につまり当該両端
面から食み出さないように設けているので、絶縁耐圧向
上用絶縁膜７Ａ、７Ｂに補助容量電極６および走査信号
ライン２の端部に起因する段差が形成されず、したがっ
て絶縁耐圧向上用絶縁膜７Ａ、７Ｂ上におけるデータ信
号ライン３が断線し難いようにすることができる。
ルでは、絶縁耐圧向上用絶縁膜７Ａを、補助容量電極６
の直線部６ａを含む延出部６ｂの４辺部端面よりもある
程度内側につまり当該４辺部端面から食み出さないよう
に設け、絶縁耐圧向上用絶縁膜７Ｂを、走査信号ライン
２の幅方向両端面よりもある程度内側につまり当該両端
面から食み出さないように設けているので、絶縁耐圧向
上用絶縁膜７Ａ、７Ｂに補助容量電極６および走査信号
ライン２の端部に起因する段差が形成されず、したがっ
て絶縁耐圧向上用絶縁膜７Ａ、７Ｂ上におけるデータ信
号ライン３が断線し難いようにすることができる。
【００２５】なお、上記実施形態では、絶縁耐圧向上用
絶縁膜７Ａ、７Ｂを、ゲート絶縁膜１２上に形成した真
性アモルファスシリコン膜３ｃ上に形成しているが、こ
れに限らず、ゲート絶縁膜１２上に直接形成してもよ
い。
絶縁膜７Ａ、７Ｂを、ゲート絶縁膜１２上に形成した真
性アモルファスシリコン膜３ｃ上に形成しているが、こ
れに限らず、ゲート絶縁膜１２上に直接形成してもよ
い。
【００２６】
【発明の効果】以上説明したように、この発明によれ
ば、データ信号ラインと補助容量電極との重合部間に絶
縁耐圧向上用絶縁膜を補助容量電極から食み出さないよ
うに設けているので、絶縁耐圧向上用絶縁膜に補助容量
電極の端部に起因する段差が形成されず、したがって絶
縁耐圧向上用絶縁膜上におけるデータ信号ラインが断線
し難いようにすることができる。
ば、データ信号ラインと補助容量電極との重合部間に絶
縁耐圧向上用絶縁膜を補助容量電極から食み出さないよ
うに設けているので、絶縁耐圧向上用絶縁膜に補助容量
電極の端部に起因する段差が形成されず、したがって絶
縁耐圧向上用絶縁膜上におけるデータ信号ラインが断線
し難いようにすることができる。
【図１】この発明の一実施形態における薄膜トランジス
タパネルの要部の透過平面図。
タパネルの要部の透過平面図。
【図２】図１のＸ−Ｘ線に沿う断面図。
【図３】図１のＹ−Ｙ線に沿う断面図。
【図４】従来の薄膜トランジスタパネルの一例の一部の
透過平面図。
透過平面図。
【図５】図４のＸ−Ｘ線に沿う断面図。
【図６】図４のＹ−Ｙ線に沿う断面図。
１ ガラス基板 ２ 走査信号ライン ３ データ信号ライン ４ 薄膜トランジスタ ５ 画素電極 ６ 補助容量電極 ７Ａ、７Ｂ 絶縁耐圧向上用絶縁膜 １４ チャネル保護膜
フロントページの続き Ｆターム(参考） 2H092 JA26 JA29 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB51 JB58 JB63 JB69 KA05 KA07 KA16 KA18 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA35 MA37 MA41 NA14 NA25 PA06 5C094 AA31 AA42 AA43 BA03 BA43 CA19 DA15 EA04 EA07 FB15 5F110 AA26 BB01 CC07 DD02 EE03 FF03 GG02 GG15 GG35 HK04 HK09 HK16 HK21 HL07 HM19 NN02 NN06 NN12 NN24 NN72 QQ12
Claims (7)
- 【請求項１】 マトリクス状に設けられた走査信号ライ
ンとデータ信号ラインの各交点近傍に薄膜トランジス
タ、画素電極および補助容量電極が設けられた薄膜トラ
ンジスタパネルにおいて、前記走査信号ラインおよび前
記補助容量電極と前記データ信号ラインとの間にゲート
絶縁膜が設けられ、前記データ信号ラインと前記補助容
量電極との重合部間に絶縁耐圧向上用絶縁膜が前記補助
容量電極から食み出さないように設けられていることを
特徴とする薄膜トランジスタパネル。 - 【請求項２】 請求項１に記載の発明において、前記走
査信号ラインと前記データ信号ラインとの交差部間に絶
縁耐圧向上用絶縁膜が前記走査信号ラインから食み出さ
ないように設けられていることを特徴とする薄膜トラン
ジスタパネル。 - 【請求項３】 請求項１または２に記載の発明におい
て、前記絶縁耐圧向上用絶縁膜は前記ゲート絶縁膜上に
設けられていることを特徴とする薄膜トランジスタパネ
ル。 - 【請求項４】 請求項１または２に記載の発明におい
て、前記ゲート絶縁膜上に前記データ信号ラインに沿う
半導体薄膜が設けられ、前記絶縁耐圧向上用絶縁膜は前
記半導体薄膜上に設けられていることを特徴とする薄膜
トランジスタパネル。 - 【請求項５】 請求項３または４に記載の発明におい
て、前記データ信号ライン下にｎ型半導体層が設けら
れ、前記絶縁耐圧向上用絶縁膜は前記ｎ型半導体層下に
設けられていることを特徴とする薄膜トランジスタパネ
ル。 - 【請求項６】 請求項１〜５のいずれかに記載の発明に
おいて、前記絶縁耐圧向上用絶縁膜は前記薄膜トランジ
スタのチャネル保護膜を形成するためのチャネル保護膜
形成用膜と同一の材料によって形成されていることを特
徴とする薄膜トランジスタパネル。 - 【請求項７】 請求項１〜６のいずれかに記載の発明に
おいて、前記画素電極の側辺部は前記データ信号ライン
と前記補助容量電極との重合部間に設けられた前記絶縁
耐圧向上用絶縁膜と重合する部分を有することを特徴と
する薄膜トランジスタパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000347712A JP4048711B2 (ja) | 2000-11-15 | 2000-11-15 | 薄膜トランジスタパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000347712A JP4048711B2 (ja) | 2000-11-15 | 2000-11-15 | 薄膜トランジスタパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002148658A true JP2002148658A (ja) | 2002-05-22 |
| JP4048711B2 JP4048711B2 (ja) | 2008-02-20 |
Family
ID=18821398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000347712A Expired - Fee Related JP4048711B2 (ja) | 2000-11-15 | 2000-11-15 | 薄膜トランジスタパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4048711B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093460A (ja) * | 2003-09-12 | 2005-04-07 | Casio Comput Co Ltd | 薄膜トランジスタ |
| JP2008268860A (ja) * | 2007-04-17 | 2008-11-06 | Beijing Boe Optoelectronics Technology Co Ltd | 液晶ディスプレイ及びその製造方法、修復方法 |
| JP2009157354A (ja) * | 2007-12-05 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| WO2011077607A1 (ja) | 2009-12-21 | 2011-06-30 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法 |
| US9177974B2 (en) | 2009-11-09 | 2015-11-03 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided |
| CN104220926B (zh) * | 2012-03-27 | 2016-10-05 | 夏普株式会社 | 半导体装置、半导体装置的制造方法和显示装置 |
-
2000
- 2000-11-15 JP JP2000347712A patent/JP4048711B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093460A (ja) * | 2003-09-12 | 2005-04-07 | Casio Comput Co Ltd | 薄膜トランジスタ |
| JP4507540B2 (ja) * | 2003-09-12 | 2010-07-21 | カシオ計算機株式会社 | 薄膜トランジスタ |
| JP2008268860A (ja) * | 2007-04-17 | 2008-11-06 | Beijing Boe Optoelectronics Technology Co Ltd | 液晶ディスプレイ及びその製造方法、修復方法 |
| US8654053B2 (en) | 2007-04-17 | 2014-02-18 | Beijing Boe Optoelectronics Technology Co., Ltd. | Liquid crystal display device, manufacturing method and repair method thereof |
| JP2009157354A (ja) * | 2007-12-05 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| US8039840B2 (en) | 2007-12-05 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US8878184B2 (en) | 2007-12-05 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US9177974B2 (en) | 2009-11-09 | 2015-11-03 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided |
| WO2011077607A1 (ja) | 2009-12-21 | 2011-06-30 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法 |
| CN104220926B (zh) * | 2012-03-27 | 2016-10-05 | 夏普株式会社 | 半导体装置、半导体装置的制造方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4048711B2 (ja) | 2008-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5371063B2 (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| US7259820B2 (en) | Active matrix type liquid crystal display device and method of manufacturing the same | |
| KR100333273B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
| JP4004672B2 (ja) | 液晶表示装置用基板及びその製造方法 | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| US8089068B2 (en) | Thin-film transistor panel having structure that suppresses characteristic shifts and method for manufacturing the same | |
| JP2002151699A (ja) | アクティブマトリクス型液晶表示装置 | |
| US6842199B2 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
| JP4370806B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| JP4048711B2 (ja) | 薄膜トランジスタパネル | |
| JP4114409B2 (ja) | 表示装置 | |
| KR950029822A (ko) | 액정 표시 장치 | |
| JP4182779B2 (ja) | 表示装置およびその製造方法 | |
| JP2001021916A (ja) | マトリクスアレイ基板 | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JP2002182239A (ja) | 反射型平面表示装置用アレイ基板 | |
| JPH11295760A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JPH0385530A (ja) | アクティブマトリクス表示装置 | |
| KR100381864B1 (ko) | 반사형액정표시장치및그제조방법 | |
| JP2001331124A (ja) | マトリクスアレイ基板 | |
| JP2001332742A (ja) | 薄膜トランジスタ基板 | |
| JP3982730B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| KR100679519B1 (ko) | 액정 표시 장치 | |
| JP2002182241A (ja) | アレイ基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060203 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |