JP2002182241A - アレイ基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 平面表示装置等に用いられるアレイ基板及
びその製造方法において、コンタクトホール形成の際の
ウェットエッチングに起因するＴＦＴの損傷を防止する
ことのできるアレイ基板を提供する。 【解決手段】ＴＦＴ７のチャネル部７１の縁からソース
−画素電極間コンタクトホール４２の縁までの距離、及
び、ＴＦＴ７のチャネル部７１の縁から信号線３１の冗
長配線用コンタクトホール４１の縁までの距離のいずれ
もが８μｍ以上となるようにする。特には、ソース−画
素電極間コンタクトホール４２をリペア回路６のソース
電極側端子部６２上に配置するとともに、冗長配線用コ
ンタクトホール４１をリペア回路６の信号線側端子部６
１上に配置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置等の
平面表示装置に用いられるアレイ基板及びその製造方法
に関する。

【０００２】

【従来の技術】近年、液晶表示装置は、薄型、軽量、低
消費電力の特徴を生かして、パーソナル・コンピュー
タ、ワードプロセッサあるいはＴＶ等の表示装置とし
て、更に投射型の表示装置として各種分野で利用されて
いる。

【０００３】中でも、各画素電極にスイッチ素子が電気
的に接続されて成るアクティブマトリクス型表示装置
は、隣接画素間でクロストークのない良好な表示画像を
実現できることから、盛んに研究・開発が行われてい
る。

【０００４】以下に、光透過型のアクティブマトリクス
型液晶表示装置を例にとり、その構成について簡単に説
明する。

【０００５】一般に、アクティブマトリクス型液晶表示
装置は、マトリクスアレイ基板（以下アレイ基板と呼
ぶ）と対向基板とが所定の間隔をなすよう近接配置さ
れ、この間隔中に、両基板の表層に設けられた配向膜を
介して液晶層が保持されて成っている。

【０００６】アレイ基板においては、ガラス等の透明絶
縁基板上に、上層の金属配線パターンとして例えば複数
本の信号線と、下層の金属配線パターンとして例えば複
数本の走査線とが絶縁膜を介して格子状に配置され、格
子の各マス目に相当する領域にＩＴＯ(Indium-Tin-Oxid
e)等の透明導電材料からなる画素電極が配される。そし
て、格子の各交点部分には、各画素電極を制御するスイ
ッチング素子が配されている。スイッチング素子が薄膜
トランジスタ（以下、ＴＦＴと略称する。）である場合
には、ＴＦＴのゲート電極は走査線に、ドレイン電極は
信号線にそれぞれ電気的に接続され、さらにソース電極
は画素電極に電気的に接続されている。このＴＦＴの半
導体活性層にはアモルファスシリコン（ａ-Ｓｉ:Ｈ）が
一般に用いられているが、近年では、画素電極等を配列
したアレイ基板上に、駆動回路を一体に形成することが
検討されており、この場合には、アモルファスシリコン
（ａ-Ｓｉ:Ｈ）よりも電子移動度の高いポリシリコン
（多結晶シリコン）をＴＦＴの半導体活性層として用い
ている。

【０００７】対向基板は、ガラス等の透明絶縁基板上に
ＩＴＯ等から成る対向電極が配置され、またカラー表示
を実現するのであればカラーフィルタ層が配置されて構
成されている。

【０００８】ここで、通常、上記ゲート電極及び走査線
の上には、その上方の半導体層等とを絶縁するために、
酸化シリコンからなる第１ゲート絶縁膜が配されてお
り、さらに窒化シリコンからなる第２ゲート絶縁膜が配
されている。また、上記透明導電材料の層と信号線等の
金属配線層との間には、窒化シリコンからなる層間絶縁
膜が配されている。

【０００９】このようなアクティブマトリクス液晶表示
装置の製造コストを低減する上で、アレイ基板製造のた
めの工程数が多く、そのためアレイ基板のコスト比率が
高いという問題があった。

【００１０】そこで、特願平８−２６０５７２号におい
ては、画素電極を最上層に配置し、これに伴い信号線、
ソース、ドレイン電極と共に、半導体被膜等を同一のマ
スクパターンに基づいて一括してパターニングを行った
後、ソース電極と画素電極とを接続するソース−画素電
極間コンタクトホールの作製と共に、信号線や走査線の
接続端を露出するための外周部コンタクトホールの作製
を同時に行うことが提案されている。

【００１１】また、このようなコンタクトホールを効率
的に製造する方法として、特願平１０−６３２５４にお
いては、フッ化水素−フッ化アンモニウム緩衝液（バッ
ファードフッ酸、ＢＨＦ）を用いてウェットエッチング
を行なうことが提案されている。さらに、特願平１１−
６８０３４においては、このようなウェットエッチング
とドライエッチングとを組み合わせることが提案されて
いる。バッファードフッ酸を用いる場合、層間絶縁膜を
なす窒化シリコン膜とゲート絶縁膜に含まれる酸化シリ
コン膜とを一括して効率良くエッチングすることができ
る。

【００１２】一方、特開平９−１０１５４１によれば、
信号線の断線不良を防止すべく、信号線について、絶縁
膜を介して重ね合わされる第１の導電層と第２の導電層
との冗長配線構造とし、これら第１の導電層と第２の導
電層とをコンタクトホールによって電気的に接続するこ
とが提案されている。そして、このような冗長配線用コ
ンタクトホールについても、上記のソース−画素電極間
コンタクトホール等と同時に同一のパターニング工程に
より作成している。

【００１３】特に、特願平１１−１９００８０では、画
素開口率を向上すべく、冗長配線用コンタクトホール
を、信号線からドレイン電極が枝分かれする個所に設け
ることが提案されている。特願平１１−１９００８０に
開示された従来技術のアレイ基板について図７に示す。

【００１４】図７に示すように、ＴＦＴ７のチャネル部
７１を挟んで、ソース電極３３上、及びドレイン電極３
２上に、それぞれ、ソース−画素電極間コンタクトホー
ル４２と、冗長配線用コンタクトホール３４とが配置さ
れる。このような構造であると、コンタクトホール４
１，４２を設けることに起因する画素開口率の損失を最
小限に抑えることができる。

【００１５】

【発明が解決しようとする課題】しかし、上記従来技術
のアレイ基板の構造であると、ＴＦＴ７のチャネル部７
１に近接して、コンタクトホール４１，４２が設けられ
る。

【００１６】そのため、ソース電極３３やドレイン電極
３２を構成する金属材料に、エッチング液が浸透可能な
欠陥が何らかの原因で生じた場合、コンタクトホールを
設けるためのウェットエッチング工程において、染み込
んだエッチング液によってＴＦＴ７が損傷を受けること
がある。特には、チャネル部７１（図７ではチャネル保
護膜２に覆われる個所）の両側にある、半導体層３６と
ソース及びドレイン電極３２，３３とのオーミックコン
タクト部７２において、これらコンタクト用の界面にエ
ッチング液が浸透してこれらの間の電気的な導通性能を
損なうことによりＴＦＴ７の特性不良を引き起こすこと
があった。

【００１７】特には、ソース電極３３やドレイン電極３
２を構成する金属材料として、近年、アルミニウム金属
又は合金が多く用いられることからエッチング液による
損傷を受け易くなっている。このような金属材料に欠陥
が生じる原因としては、ゴミ等によるピンホールの生成
や、コンタクトホール形成のためのフォトリソグラフィ
ー工程における静電破壊（ＥＳＤ; Electro Static Des
truction）による損傷などが挙げられる。

【００１８】本発明は、上記問題点に鑑みなされたもの
であり、平面表示装置等に用いられるアレイ基板におい
て、コンタクトホール形成の際のウェットエッチングに
起因するＴＦＴの損傷を防止することのできるアレイ基
板を提供するものである。

【００１９】

【課題を解決するための手段】請求項１記載のアレイ基
板は、基板上に略平行に配列される複数の走査線と、こ
れに略直交する複数の信号線と、マトリクス状に配列さ
れる複数の画素電極と、これら画素電極ごとに配置され
るスイッチング素子としての薄膜トランジスタとを備
え、前記走査線、及び前記薄膜トランジスタのゲート電
極を含む下層配線パターンと、この下層配線パターンを
被覆する第１絶縁膜と、この第１絶縁膜を介して前記ゲ
ート電極を覆うように配置されて前記薄膜トランジスタ
のチャネル部及びこの両側のコンタクト部をなす半導体
膜と、前記信号線、及び前記薄膜トランジスタのソース
及びドレイン電極を含む上層配線パターンと、少なくと
も前記薄膜トランジスタを覆う第２絶縁膜と、少なくと
もこの第２絶縁膜を貫くコンタクトホールと、前記画素
電極を含む第３導電層とを備え、前記コンタクトホール
には、前記第２絶縁膜を貫き前記画素電極を前記ソース
電極に電気的に接続するソース電極上のソース−画素電
極間コンタクトホールが含まれる、平面表示装置用のア
レイ基板において、前記チャネル部の縁から前記コンタ
クトホールの縁までの距離がいずれも８μｍ以上である
ことを特徴とする。

【００２０】上記構成により、コンタクトホール形成の
際のウェットエッチングに起因するＴＦＴの損傷を防止
することができる。

【００２１】請求項３のアレイ基板は、前記画素電極ご
とに、レーザー照射により画素表示不良を軽減するため
のリペア回路が設けられ、該リペア回路は、前記ソース
電極から延在されるソース電極側端子部と、前記信号線
から延在される信号線側端子部と、前記下層配線パター
ンに属し前記電極側及び信号線側端子部の間に掛け渡さ
れるように配される島状のブリッジ部とからなり、前記
ソース−画素電極間コンタクトホールが、前記ソース電
極側端子部に少なくとも部分的に重なるように配置され
ることを特徴とする。

【００２２】このような構成により、画素開口率の損失
を最小限とすることができる。

【００２３】

【発明の実施の形態】実施例のアレイ基板１０の構成に
ついて、図１〜３を用いて説明する。

【００２４】図１の平面図には、アレイ基板１０の画素
部分の構成を示す。また、図２には、ＴＦＴの個所（図
１のII−II断面）における平面表示装置の積層構造を示
し、図３には、リペア用回路の個所（図１のIII−III断
面）における平面表示装置の積層構造を示す。

【００２５】実施例の平面表示装置は、画像表示領域の
対角寸法が１３．３インチであってＸＧＡ仕様のノーマ
リホワイトモードの光透過型ＴＦＴ液晶表示装置であ
る。

【００２６】この平面表示装置のアレイ基板１０におい
ては、１０２４×３本の信号線１と、７６８本の走査線
１１が互いに直交するように配列される。走査線１１及
びゲート電極１１ａを含む下層の金属配線パターンは、
例えばモリブデン−タングステン(Mo-W)により形成さ
れ、全体がゲート絶縁膜１５により覆われる。

【００２７】信号線３１と走査線１１とにより区画され
る画素開口ごとにおいて、信号線３１と走査線１１との
交差部近傍に、スイッチング素子としてのＴＦＴ７が配
置される。ＴＦＴ７は、図３に示すように、走査線１１
の延在部１１ａをゲート電極とする逆スタガ型である。
ゲート電極１１ａを覆う個所に、ゲート絶縁膜１５を介
して、アモルファスシリコン(a-Si:H)層３６が配置され
る。この半導体層の上には、ゲート電極１１ａの略中央
の個所でチャネル保護膜２が配置され、チャネル保護膜
２の左右両側で低抵抗半導体層としてリンドープアモル
ファスシリコン(n⁺a-Si:H)層３７が積層配置される。n⁺
a-Si:H層３７の上には、アルミニウム(Al)層とこれを上
下から挟むモリブデン（Ｍｏ）層との三層金属膜（Mo／
Al／Mo）から成る、ソース電極３３及びドレイン電極３
２が配置される。

【００２８】本明細書においては、チャネル保護膜２に
より覆われる部分であって、サイドチャネル部７３を除
く領域、換言すれば半導体層とソース電極との接続端辺
と、半導体層とドレイン電極との接続端辺とに挟まれた
領域をチャネル部７１と呼ぶことにする。すなわち、ソ
ース及びドレイン電極３２，３３がn⁺a-Si:H層３７を介
してa-Si:H層３６と接触する領域をオーミックコンタク
ト部７２と呼び、両側のオーミックコンタクト部７２に
挟まれた領域をチャネル部７１と呼ぶことにする。サイ
ドチャネル部７３は、チャネル部７１の長手方向両端に
て、対応するソース及びドレイン電極３２，３３の両端
からはみ出す領域のことをいう。

【００２９】チャネル保護膜２を有しないＴＦＴにあっ
ては、ソース電極とドレイン電極に挟まれた領域が、本
明細書でいうところのチャネル部である。

【００３０】これらソース電極３３及びドレイン電極３
２を含む上層の金属配線パターンは、全体が、窒化シリ
コン膜から成る層間絶縁膜４により覆われる。

【００３１】ＴＦＴ７から少し離れた位置、詳しくは、
信号線３１に沿って走査線１１より遠ざかる側へと少し
離れた位置には、リペア回路が設けられている。リペア
回路は、ＴＦＴ７の不良が発見された場合に画素電極５
２に常に信号線３１の信号電圧が印加するようにするこ
とで表示不良を軽減させるためのものである。

【００３２】リペア回路６は、信号線３１から略直角に
延在される信号線側端子部６１と、ソース電極３３から
延在されたソース電極側端子部６２と、ゲート絶縁膜１
５を介してこれらの間に掛け渡されるように配置される
島状のブリッジ部６３とからなる。このブリッジ部６３
は、走査線１１及びゲート電極１１ａと同時に形成され
る独立の金属パターンである。点灯検査等の際に、ＴＦ
Ｔ７の不良による画素欠陥が発見された場合には、レー
ザー光線照射により、ソース電極側端子部６２及びソー
ス電極側端子部６２とブリッジ部６３とが導通される。

【００３３】層間絶縁膜４の上には画素開口ごとにＩＴ
Ｏ層からなる画素電極５２が配される。そして、画素電
極５２とソース電極３３とを接続するためのソース−画
素電極間コンタクトホール４２は、図１に示すように、
リペア回路６のソース電極側端子部６２の領域内に設け
られる。

【００３４】信号線３１には、画素電極３と同時に作成
される補助配線５１が重ねられて、冗長配線構造をなし
ている。層間絶縁膜４を貫いて信号線３１と補助配線５
１とを導通させるためのコンタクトホール４１は、画素
開口ごとに、信号線３１から、リペア回路６の信号線側
端子部６１が枝分かれする個所に設けられている。

【００３５】ＴＦＴ７の近傍において、チャネル部７１
のリペア回路側の縁７１ａから、コンタクトホール４
１，４２の縁までの距離は、いずれも、８μｍ以上、好
ましくは１０μｍ以上、より好ましくは１２μｍ以上に
設定される。通常は、８μｍ以上の距離があれば、コン
タクトホール４１，４２を形成するためのエッチング液
がＴＦＴ７のチャネル部７１近傍にまで達することがな
く、したがって、ＴＦＴ７に不良を引き起こすことがな
い。一方、この距離を大きく取りすぎると、ソース電極
３３から延在される端子部６２が引き延ばされる分だ
け、画素開口率を損なうこととなる。最も好ましい距離
は、図示のような構成において、例えば、約１４〜１６
μｍである。

【００３６】信号線３１は、画素開口率を向上すべく、
例えば５μｍとかなり細く形成されている。これに対し
て、コンタクトホール４１，４２の径はいずれも約８μ
ｍである。通常の露光精度の下では、レジストパターン
に設けるホールの径の下限が約３〜４μｍであり、ウェ
ットエッチングによる両側へのサイドエッチングの寸法
が約２μｍであるからである。さらに、コンタクトホー
ル４１，４２が下方の三層金属膜のパターンから「はみ
出さない」ようにするために、パターンずれを考慮した
マージンを設ける必要がある。

【００３７】しかし、リペア回路６の接続端子部６１，
６２の寸法が、リペアを確実にするための通常の設計に
おいてもかなり大きいものである。そのため、信号線３
１と信号線側接続端子部６１が合わさった矩形状の個所
についての概略の縦横寸法、及び、ソース電極側接続端
子部６２の先端部についての概略の縦横寸法は、例えば
１３μｍ以上である。

【００３８】したがって、リペア回路の接続端子部６
１，６２に重なるようにコンタクトホール４１，４２を
配置することにより、コンタクトホールの配置個所で信
号線３１やソース電極３３の延在部が画素電極５２の側
へと突き出す寸法を最小限に抑えることができる。図示
の例では、コンタクトホール４１の配置個所において信
号線３１が画素開口へといくぶん突き出すものとして描
いているが、接続個所の寸法等の条件によっては、画素
開口領域を全く損なわない構成とすることもできる。

【００３９】なお、チャネル部７１の縁からコンタクト
ホール４１，４２の中心までの寸法の方が、その縁まで
の距離よりも容易に把握できる場合には、コンタクトホ
ール４１，４２の半径が通常は約４μｍであるので、適
宜換算することができる。例えば、縁までの距離が８μ
ｍというのは、中心までの距離にすると約１２μｍとな
る。

【００４０】また、コンタクト部７２の幅が典型的には
約２μｍであるので、チャネル部７１の幅方向に遠ざか
る方向における、コンタクト部７２の縁からの距離また
はゲート電極１１ａの縁からの距離についても、上記の
チャネル部７１の縁からの距離より、約２μｍを減じて
算出することができる。

【００４１】次に図４〜６を用いて、アレイ基板１０の
製造工程の概略を説明する。また、併せて、アレイ基板
１０の、より詳細な構成について説明する。

【００４２】(1) 第１のパターニング（図４） ガラス基板１８上（図２〜３）上に、スパッタ法によ
り、例えばモリブデン−タングステン合金膜（ＭｏＷ
膜）を堆積させた後、走査線１１、及びゲート電極１１
ａを形成する。ゲート電極１１ａは、走査線１１から略
直角に延在された延在部からなる。同時に、ゲート電極
１１ａからその先端側に少し離れた位置に、走査線１１
に沿った方向に延びる短冊状のパターンが、リペア回路
６のブリッジ部６３として設けられる。

【００４３】なお、信号線細線部８ａの予定個所を左右
から挟むように、帯状のフロートパターン１３を形成す
る。このフロートパターン１３は、画素電極５２の縁と
重なり、遮光を行うとともに部分的に補助容量を形成す
るものである。

【００４４】(2) 第２のパターニング プラズマＣＶＤ法により、酸化シリコン膜からなる第１
ゲート絶縁膜１６、および、窒化シリコン膜からなる第
２ゲート絶縁膜１７を堆積させ、さらに、ＴＦＴ７の半
導体活性層をなすためのアモルファスシリコン(a-Si:H)
層３６、及び窒化シリコン膜を、連続して堆積させる。

【００４５】この後、窒化シリコン膜をパターニングし
てゲート電極１１ａの略中央部にチャネル保護膜２を形
成する。この際、通常は、ゲート電極１１ａ等をマスク
とする裏面露光技術が用いられるのであり、ゲート電極
１１ａの幅方向両側の縁からチャネル保護膜２の縁まで
の寸法は、一般に１．５〜２．５μｍであり、典型的に
は約２μｍである。

【００４６】(3) 第３のパターニング（図５） プラズマＣＶＤ法によりリンドープアモルファスシリコ
ン(n⁺a-Si:H)層３７を堆積し、さらに、スパッタリング
により、モリブデン（Ｍｏ）膜−アルミニウム（Ａｌ）
膜−モリブデン（Ｍｏ）膜の３層膜からなる金属層を堆
積させる。この金属層と半導体層３６，３７を一括して
パターニングすることにより、信号線３１と、この延在
部から成るドレイン電極３２、及びソース電極３３とを
形成する。

【００４７】また、上記ブリッジ部６３の一端部６１ａ
を覆うように、信号線３１から延在された、リペア回路
６の信号線側端子部６１を作成する。一方、上記ブリッ
ジ部６３の他端部６１ｂを覆うように、ソース電極３３
から延在された、リペア回路６のソース電極側端子部６
２を作成する。

【００４８】信号線３１は、信号線側端子部６１との接
続個所を除き、幅が５μｍである。

【００４９】(4) 第４のパターニング（図６） 窒化シリコンから成る層間絶縁膜４を堆積した後、レジ
ストの塗布、露光及び現像を経てレジストパターンを形
成し、フッ化水素−フッ化アンモニウム緩衝液（バッフ
ァードフッ酸、ＢＨＦ）を用いてウェットエッチングを
行なう。ここで用いたバッファードフッ酸は、フッ化水
素を６％、フッ化アンモニウムを２８％含有する水溶液
である。

【００５０】このエッチングにより、画素領域内で層間
絶縁膜４を貫く、信号線の冗長配線用コンタクトホール
４１とソース−画素電極間コンタクトホール４２とを設
ける。 同時に、画素領域を囲む外周部において、ゲー
ト絶縁膜１５及び層間絶縁膜４を貫く第１外周部コンタ
クトホールと、層間絶縁膜４を貫く第２外周部コンタク
トホールとを形成する。例えば、走査線１１及び信号線
３１から外周部への引き出し配線が、走査線１１と同時
に形成される下層配線と、信号線３１と同時に形成され
る上層配線との冗長配線構造を有する場合に、第１外周
部コンタクトホールが下層配線の一部を露出させ、第２
外周部コンタクトホールが上層配線の一部を露出させ
る。

【００５１】(5) 第５のパターニング 透明導電層として、例えばＩＴＯを堆積した後、パター
ニングにより、補助配線５１及び画素電極５２を作成す
る（図１）。補助配線５１は、コンタクトホール４１の
配置個所を除き、幅が４μｍである。

【００５２】また、外周部においては、例えば、上記の
第１及び第２外周部コンタクトホールを覆う導電層を形
成することにより、引き出し配線の上層配線と下層配線
とを互いに接続する。

【００５３】なお、画素電極５２には、画素開口におけ
るＴＦＴ７から見て対角側に、走査線１１を覆う延在部
５２ａが設けられ、走査線１１との間で補助容量（Ｃ
ｓ）を形成している（図１）。

【００５４】本実施例によると、冗長配線用コンタクト
ホール４１及びソース−画素電極間コンタクトホール４
２が、ＴＦＴのチャネル部７１から充分に離されてい
る。そのため、コンタクトホール４１，４２を形成する
エッチング工程において、エッチング液が該コンタクト
ホール４１，４２の個所から、三層金属膜に生じたピン
ホール等の欠陥を通じて浸透した場合にも、ＴＦＴ７が
損傷を受けることがない。

【００５５】また、冗長配線用コンタクトホール４１及
びソース−画素電極間コンタクトホール４２が、リペア
回路６の端子部６１，６２の個所に設けられるため、信
号線３１、走査線１１及びＴＦＴ７などにより画される
画素開口の有効面積は、コンタクトホール４１，４２を
配置することによってほとんど減少しない。

【００５６】上記実施例においては、ＴＦＴ７のチャネ
ル部７１にチャネル保護膜２が備えられるものとして説
明したが、アレイ基板上に備えられるＴＦＴがチャネル
保護膜２を有しないタイプであっても全く同様である。

【００５７】また、上記実施例においては透過型の平面
表示装置に用いるアレイ基板について説明したが、反射
型の平面表示装置に用いることも可能である。但し、厚
さ１μｍ以上といった低誘電率の樹脂膜を配置しこの上
に反射電極を載置する場合には、リペア回路の個所にコ
ンタクトホールを設けなくても光の利用率を低下させる
ことがない。なお、反射型である場合には、リペアのた
めのレーザー照射は、裏面側から行うことができる。

【００５８】

【発明の効果】平面表示装置等に用いられるアレイ基板
及びその製造方法において、コンタクトホール形成の際
のウェットエッチングに起因するＴＦＴの損傷を防止す
ることができる。

【図面の簡単な説明】

【図１】実施例のアレイ基板における画素部分の概略構
成を模式的に示す平面図である。

【図２】ＴＦＴの個所（図１のII−II断面）におけるア
レイ基板の積層構造を示す部分断面図である。

【図３】リペア回路の個所（図１のIII−III断面）にお
けるアレイ基板の積層構造を示す部分断面図である。

【図４】第１のパターニング後の様子を示す、図１に対
応する平面図である。

【図５】第３のパターニング後の様子を示す、図１に対
応する平面図である。

【図６】第４のパターニング後の様子を示す、図１に対
応する平面図である。

【図７】従来例のアレイ基板の概略構成を示す、図１に
対応する平面図である。

【符号の説明】

１０ アレイ基板 １１ 走査線 １１ａ ゲート電極 ２ チャネル保護膜 ３１ 信号線 ３２ ドレイン電極 ３３ ソース電極 ４１ 信号線の冗長配線用コンタクトホール ４２ ソース電極−画素電極間コンタクトホール ５１ 信号線の補助配線（ＩＴＯ） ５２ 画素電極（ＩＴＯ） ６ リペア回路 ６１ リペア回路の信号線側端子部 ６２ リペア回路のソース電極側端子部 ６３ ゲート電極と同時に形成される、リペア回路のブ
リッジ部 ７ ＴＦＴ ７１ チャネル部 ７２ オーミックコンタクト部

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA26 JA36 JA44 JA46 JB33 JB54 JB69 JB72 KA05 KA10 KA12 KA18 KA19 KB04 KB25 MA05 MA08 MA18 MA42 MA52 MA56 NA07 NA12 NA17 PA09 5C094 AA42 AA43 BA03 BA43 CA19 DA15 EA04 EA07 5F110 AA27 BB02 CC07 EE06 EE44 FF02 FF30 GG02 GG15 HK03 HK04 HK09 HK16 HK22 HK25 HK33 HK35 HL07 HM19 NN02 NN12 NN24 NN35 NN72 QQ05

Claims (5)

【特許請求の範囲】
1. 【請求項１】基板上に略平行に配列される複数の走査線
   と、これに略直交する複数の信号線と、マトリクス状に
   配列される複数の画素電極と、これら画素電極ごとに配
   置されるスイッチング素子としての薄膜トランジスタと
   を備え、 前記走査線、及び前記薄膜トランジスタのゲート電極を
   含む下層配線パターンと、この下層配線パターンを被覆
   する第１絶縁膜と、この第１絶縁膜を介して前記ゲート
   電極を覆うように配置されて前記薄膜トランジスタのチ
   ャネル部及びこの両側のコンタクト部をなす半導体膜
   と、前記信号線、及び前記薄膜トランジスタのソース及
   びドレイン電極を含む上層配線パターンと、少なくとも
   前記薄膜トランジスタを覆う第２絶縁膜と、少なくとも
   この第２絶縁膜を貫くコンタクトホールと、前記画素電
   極を含む第３導電層とを備え、 前記コンタクトホールには、前記第２絶縁膜を貫き前記
   画素電極を前記ソース電極に電気的に接続するソース電
   極上のソース−画素電極間コンタクトホールが含まれ
   る、平面表示装置用のアレイ基板において、 前記チャネル部の縁から前記コンタクトホールの縁まで
   の距離がいずれも８μｍ以上であることを特徴とするア
   レイ基板。
2. 【請求項２】前記第１絶縁膜が酸化シリコン層を含み、
   前記第２絶縁膜が窒化シリコン層を含み、前記コンタク
   トホールには、前記ソース−画素電極間コンタクトホー
   ルと同時に形成されて前記第１及び第２絶縁膜を貫く外
   周部コンタクトホールが含まれることを特徴とする請求
   項１記載のアレイ基板。
3. 【請求項３】前記画素電極ごとに、レーザー照射により
   画素表示不良を軽減するためのリペア回路が設けられ、 該リペア回路は、前記ソース電極から延在されるソース
   電極側端子部と、前記信号線から延在される信号線側端
   子部と、前記下層配線パターンに属し前記電極側及び信
   号線側端子部の間に掛け渡されるように配される島状の
   ブリッジ部とからなり、 前記ソース−画素電極間コンタクトホールが、前記ソー
   ス電極側端子部に少なくとも部分的に重なるように配置
   されることを特徴とする請求項１記載のアレイ基板。
4. 【請求項４】前記信号線に沿って該信号線に重ね合わさ
   れ、前記第３導電層に属する補助配線と、前記第２絶縁
   膜を貫き、前記信号線と前記補助配線とを互いに導通さ
   せる冗長配線用コンタクトホールを備え、 前記冗長配線用コンタクトホールが、前記信号線側端子
   部に少なくとも部分的に重なるように配置されることを
   特徴とする請求項３記載のアレイ基板。
5. 【請求項５】複数の走査線及びゲート電極と、これを覆
   う第１絶縁膜と、第１絶縁膜を介して前記ゲート電極に
   重ねられてチャネル部及びこの両側のコンタクト部をな
   すための半導体膜のパターンと、前記走査線に略直交す
   る複数の信号線、及びソース及びドレイン電極とを形成
   するための一連の工程と、 少なくとも前記ソース及びドレイン電極の近傍を被覆す
   る第２絶縁膜を形成する工程と、 エッチング液を用いて所定の個所で前記第２絶縁膜を除
   去することによりコンタクトホールを形成する工程と、 この後に画素電極を形成する工程とからなるアレイ基板
   の製造方法において、 前記コンタクトホールを形成する工程にて、前記チャネ
   ル部の縁から前記コンタクトホールの縁までの距離がい
   ずれも８μｍ以上になるように設定されることを特徴と
   するアレイ基板の製造方法。