TWI567466B - 顯示裝置及半導體裝置 - Google Patents

顯示裝置及半導體裝置 Download PDF

Info

Publication number
TWI567466B
TWI567466B TW097146801A TW97146801A TWI567466B TW I567466 B TWI567466 B TW I567466B TW 097146801 A TW097146801 A TW 097146801A TW 97146801 A TW97146801 A TW 97146801A TW I567466 B TWI567466 B TW I567466B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
film
conductive film
electrode
wiring
Prior art date
Application number
TW097146801A
Other languages
English (en)
Other versions
TW200947084A (en
Inventor
細谷邦雄
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW200947084A publication Critical patent/TW200947084A/zh
Application granted granted Critical
Publication of TWI567466B publication Critical patent/TWI567466B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

顯示裝置及半導體裝置
本發明關於一種顯示裝置及其製造方法。
近年來，用於顯示圖像或文字資訊的主動矩陣型顯示裝置廣泛地應用於如膝上型個人電腦或桌上型電腦的監視器、可攜式電話機、音樂再生裝置、電視機、可攜式終端、數位相機、攝像機、圖像和動畫閱覽專用的瀏覽器等的電子設備。
作為主動矩陣型顯示裝置，在成為顯示區域的像素部分中分別對應於各個像素並以矩陣形狀配置主動元件(例如，薄膜電晶體(TFT))而構成。TFT作為開關元件控制施加給像素的電壓，以進行所希望的圖像顯示。
在用作開關元件的TFT元件之中，具有通道停止型(也稱為通道保護型、蝕刻停止型)的反交錯型TFT的元件基板可以使用五個光掩模製造出像素電極(參照專利文獻1：日本專利申請公開2002-148658號公報)。
圖6、圖7、圖8A至8C、圖9A和9B示出習知的通道停止型的反交錯型TFT以及具有該TFT的像素部的例子。圖6是一個像素以及其周圍的俯視圖，圖7是沿著圖6的虛線B-B’切斷的截面圖。圖8A至8C、圖9A和9B是表示到圖7為止的製造製程的截面圖。
在一個像素中，在基板1101上設置有TFT區域1141、電容區域1142、以及佈線區域1143。TFT區域1141中設置有閘極佈線1102、閘極絕緣膜1104、具有通道形成區域的i型半導體層1113、由絕緣膜形成的通道保護膜1108、由具有賦予一種導電型的雜質元素的半導體層形成的源區1118和汲區1117、源極佈線1122、汲極電極1121、保護膜1127、以及像素電極1131。
電容區域1142中設置有電容佈線1151、閘極絕緣膜1104、保護膜1127、像素電極1131。另外，佈線區域1143中設置源極佈線1122。
電容區域1142具有以下結構：使用與閘極佈線1102相同的材料以及相同的製程形成之電容佈線1151是下電極，將像素電極1131用作上電極，並將夾在上下電極間的閘極絕緣膜1104和保護膜1127用作電介質。
在習知的通道停止型的反交錯型TFT及像素部的製造中，首先在基板1101上形成第一導電膜1161，然後在第一導電膜1161上形成抗蝕劑掩模1162(參照圖8A)。
這裏的抗蝕劑掩模是經過塗敷抗蝕劑材料並利用光掩模進行曝光然後進行顯影的製程而形成的。當對塗敷的抗蝕劑材料從上方進行曝光時，為形成抗蝕劑掩模需要一個光掩模。也就是說，為形成抗蝕劑掩模1162需要第一光掩模。
將抗蝕劑掩模1162用作掩模，對第一導電膜1161進行蝕刻來形成閘極佈線1102和電容佈線1151。然後，在去除抗蝕劑掩模1162之後形成閘極絕緣膜1104、半導體層1105、以及絕緣膜1106。接下來，在形成通道保護膜1108的區域中形成抗蝕劑掩模1109(參照圖8B)。也就是說，為形成抗蝕劑掩模1109需要第二光掩模。
接下來，將抗蝕劑掩模1109用作掩模，對絕緣膜1106進行蝕刻來形成通道保護膜1108。在去除抗蝕劑掩模1109之後，在半導體層1105及通道保護膜1108上形成具有賦予一種導電型的雜質元素的半導體層1111、以及第二導電膜1112。在第二導電膜1112上形成抗蝕劑掩模1125(參照圖8C)。也就是說，使用第三光掩模。
將抗蝕劑掩模1125用作掩模，對第二導電膜1112以及半導體層1111進行蝕刻。此時，通道保護膜1108以及閘極絕緣膜1104用作蝕刻停止層。由此第二導電膜1112被分斷而形成源極佈線1122以及汲極電極1121。另外，具有賦予一種導電型的雜質元素的半導體層1111也被分斷，分斷成源區1118以及汲區1117。此外，半導體層1105也被蝕刻，其端部與汲區1117以及汲極電極1121的端部相一致。接著，在去除抗蝕劑掩模1125之後，在整個面上形成保護膜1127並形成抗蝕劑掩模1128(參照圖9A)。也就是說，使用第四光掩模。
使用抗蝕劑掩模1128，對保護膜1127進行蝕刻來形成接觸孔1173。在去除抗蝕劑掩模1128之後，形成第三導電膜1129，並在第三導電膜1129上形成像素電極1131的區域上形成抗蝕劑掩模1134(參照圖9B)。也就是說，使用第五光掩模。
將抗蝕劑掩模1134用作掩模，第三導電膜1129被蝕刻而形成像素電極1131。然後去除抗蝕劑掩模1134，就可以完成圖7所示的像素部。
在習知的像素部的製造中需要五個光掩模。若增加一個光掩模，則除了塗敷抗蝕劑材料、使用光掩模進行曝光、顯像等製程之外，如曝光前的預烤、曝光後的後焙燒、剝離抗蝕劑、抗蝕劑剝離後的清洗、清洗後的乾燥等各種各樣的製程也增加，這樣就使製造時間和製造成本增加。
此外有可能沒能剝離的抗蝕劑材料進入到元件中，而成為產生缺陷的原因。因此有可能導致元件或裝置的可靠性降低。
此外，在圖6以及圖7所示的結構中，儲存電容器的介電薄膜是由閘極絕緣膜1104和保護膜1127兩層絕緣膜而構成。因此，與介電薄膜為一層絕緣膜的情況相比，介電薄膜為兩層絕緣膜時儲存電容器的電容量變小。
電容與介電薄膜的膜厚度成反比，並與面積成正比。因此，為確保得到目標的儲存電容器的電容值，需要使電容區域1142的面積為大。
但是若將電容區域1142的面積設置得較大，則像素部的開口率降低。
鑒於上述問題，本發明的目的在於在不增加光掩模個數並且不使開口率降低的情況下，藉由減薄介電薄膜的厚度來增加電容量。
在本發明中，為了在通道停止型的反交錯型TFT中獲得高開口率，使用像素電極和由與源極電極以及汲極電極相同的材料和相同的製程形成的導電膜(以下稱為第二導電膜)來形成儲存電容器。並且只由一層保護膜形成像素電極與第二導電膜之間的介電薄膜。因此，可以同時得到高開口率的像素部和電容量大的儲存電容器。
源極佈線也使用與閘極佈線相同的材料和相同的製程形成的導電膜(以下稱為第一導電膜)而形成。此外，在源極佈線和閘極佈線的交叉部，將任一者的佈線在交叉部分割斷並藉由第二導電膜連接上。
尤其是在第一導電膜和第二導電膜的連接中，使用用作像素電極的材料的透光性導電膜。當要連接第一導電膜和第二導電膜時，在習知的技術中需要形成閘極絕緣膜的接觸孔的製程。
但是在本發明中，藉由採用下述結構可以不進行形成閘極絕緣膜的接觸孔的製程。即，在第一導電膜上的閘極絕緣膜、半導體層、以及第二導電膜中形成接觸孔(第一接觸孔)，接著在保護膜中形成比第一接觸孔更大的接觸孔(第二接觸孔)。並將與第二接觸孔相接觸的透光性導電膜分別連接到部分露出在第二接觸孔內的第二導電膜和露出在第一接觸孔內的第一導電膜。
在形成第一接觸孔時，由於TFT具有通道保護膜，所以對i型半導體層的蝕刻受到阻礙，而只可以對在第一接觸孔中的半導體層選擇性地進行蝕刻。
本發明關於一種顯示裝置，其包括：薄膜電晶體，包括：由第一導電膜形成的閘電極，由所述第一導電膜上的第一絕緣層形成的閘極絕緣膜，所述第一絕緣層上的與所述閘電極重疊的第一半導體層，由設置在所述第一半導體層上的第二絕緣層形成通道保護膜，其中所述通道保護膜與所述閘電極重疊，與所述第一半導體層重疊且一端延伸到通道保護膜上且分離為源區和汲區並具有賦予一種導電型的雜質元素的第二半導體層，以及由所述第二半導體層上的第二導電膜形成且對應於所述源區及汲區而形成的源極電極及汲極電極；在所述第二導電膜上形成的第三絕緣層；由所述第三絕緣層上的第三導電膜形成，且透過在所述第三絕緣層中形成的接觸孔與所述源極電極或汲極電極其中一個電連接的像素電極；所述第一絕緣層上的由所述第一半導體層、所述第二半導體層以及所述第二導電膜的層疊體形成的電容佈線；以及形成在所述電容佈線上的所述第三絕緣層與所述像素電極重疊區域中的儲存電容器。
另外，本發明關於一種顯示裝置，其包括：薄膜電晶體，包括：由第一導電膜形成的閘電極，由所述第一導電膜上的第一絕緣層形成的閘極絕緣膜，所述第一絕緣層上的與所述閘電極重疊的第一半導體層，由設置在所述第一半導體層上的第二絕緣層形成的通道保護膜，其中所述通道保護膜與所述閘電極重疊，與所述第一半導體層重疊且一端延伸到通道保護膜上且分離為源區和汲區並具有賦予一種導電型的雜質元素的第二半導體層，以及由所述第二半導體層上的第二導電膜形成且對應於所述源區及汲區而形成的源極電極及汲極電極；在所述第二導電膜上形成的第三絕緣層；由所述第三絕緣層上的第三導電膜形成，且透過在所述第三絕緣層中形成的接觸孔與所述源極電極或汲極電極其中一個電連接的像素電極；所述第一絕緣層上的由所述第一半導體層、所述第二半導體層以及所述第二導電膜的疊層體形成的電容佈線；以及形成在所述電容佈線上的所述第三絕緣層與所述像素電極重疊區域中的儲存電容器；以及連接區域，包括：由所述第一導電膜形成的佈線；以及，由所述佈線上的所述第三導電膜形成，並與所述源極電極或汲極電極其中另一個的上表面和側面相接觸的電極。
在本發明中所述第三導電膜是透光性導電膜。
另外，本發明關於一種顯示裝置的製造方法，其步驟如下：在基板上形成第一導電膜；在所述第一導電膜上形成第一抗蝕劑掩模；使用所述第一抗蝕劑掩模對所述第一導電膜進行蝕刻而形成閘極佈線以及源極佈線；在所述閘極佈線以及源極佈線上，形成成為閘極絕緣膜的第一絕緣膜、i型半導體層、以及第二絕緣膜；在所述第二絕緣膜上形成第二抗蝕劑掩模；使用所述第二抗蝕劑掩模對所述第二絕緣膜進行蝕刻而形成通道保護膜；在所述i型半導體層以及通道保護膜上形成具有賦予一種導電型的雜質元素的導電型半導體層、以及第二導電膜；在所述第二導電膜上形成第三抗蝕劑掩模；並且使用所述第三抗蝕劑掩模對所述第二導電膜、所述導電型半導體層、所述i型半導體層進行蝕刻。從而，使所述通道保護膜露出；藉由對所述第二導電膜進行蝕刻形成源極電極、汲極電極、以及電容佈線；藉由對所述導電型半導體層進行蝕刻形成源區、汲區、以及所述電容佈線的導電型半導體層；藉由對所述i型半導體層進行蝕刻形成包含通道形成區域的i型半導體層、以及電容佈線的i型半導體層；並且藉由對所述第二導電膜、所述導電型半導體層、所述i型半導體層進行蝕刻，在所述源極佈線以及所述閘極絕緣膜上形成第一接觸孔。然後，形成保護膜，以覆蓋所述源極電極以及汲極電極、所述通道保護膜、所述電容佈線的佈線；在所述保護膜上形成第四抗蝕劑掩模；並且使用所述第四抗蝕劑掩模對所述保護膜以及所述閘極絕緣膜進行蝕刻。從而，藉由對所述保護膜進行蝕刻形成比所述第一接觸孔直徑更大的第二接觸孔；藉由對所述閘極絕緣膜進行蝕刻以去除所述第一接觸孔中的閘極絕緣膜而露出所述源極佈線；藉由所述去除了閘極絕緣膜的第一接觸孔以及第二接觸孔，在所述保護膜、所述源極電極、所述源區、所述i型半導體層、以及所述閘極絕緣膜中形成階梯狀接觸孔；並且藉由對所述保護膜進行蝕刻，在所述保護膜中形成到達所述汲極電極的第三接觸孔。然後，形成第三導電膜，以覆蓋所述保護膜、所述階梯狀接觸孔、所述第三接觸孔；在所述第三導電膜上形成第五抗蝕劑掩模；並且使用所述第五抗蝕劑掩模對所述第三導電膜進行蝕刻而形成透過所述第三接觸孔與所述汲極電極電連接且延伸到所述電容佈線上的像素電極，並且藉由對所述第三導電膜進行蝕刻，在所述階梯狀接觸孔中形成與所述源極佈線以及所述源極電極電連接的電極。
在本發明中所述第三導電膜是透光性導電膜。
注意，半導體裝置是指藉由利用半導體特性而發揮功能的如薄膜電晶體等的元件以及具有該種元件的所有裝置。例如，使用了薄膜電晶體的液晶顯示裝置、使用了薄膜電晶體的電子設備都包括在其範疇內。
根據本發明可以獲得儲存電容器的電容量大、開口率高的像素部而不增加光掩模的個數。為此，可以獲得製造成本低、所需製造時間少且可靠性高的顯示裝置以及具有該種顯示裝置的電子設備。
下面，關於本發明的實施模式將參照附圖給予說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明可以以多個不同形式來實施，其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在本實施模式所記載的內容中。
注意，在用來說明實施模式的所有附圖中，使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。
實施模式1
在本實施模式中使用圖1A至1D、圖2A至2C、圖3A至3C、圖4、圖5、圖20、圖21、圖22、圖23對本發明的通道停止型的反交錯型TFT以及具有該通道停止型的反交錯型TFT的像素部的製造方法進行說明。
圖5是根據本實施模式製造的像素部的俯視圖；圖4是沿著圖5中所示的A-A’切斷的截面圖。在圖4以及圖5中，在基板101上形成有TFT區域141、電容區域142、以及連接區域143。以下使用圖1A至1D、圖2A至2C、圖3A至3C、圖20、圖21、圖22、圖23對到圖4為止的製造製程進行說明。
首先在基板101上形成第一導電膜161，接著形成用來形成閘極佈線102以及源極佈線103的抗蝕劑掩模162(參照圖1A)。
如上所述，為形成抗蝕劑掩模162需要一個光掩模。將用來形成抗蝕劑掩模162的光掩模作為第一光掩模。
將具有透光性的絕緣基板用作基板，例如作為基板101，可以使用以康寧公司(Corning)的#7059、#1737、以及EAGLE 2000等為典型的鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、以及鋁矽酸鹽玻璃等的透光性玻璃基板。另外，還可以使用具有透光性的石英基板等。
第一導電膜161較佳由鋁(Al)等低電阻導電材料形成，然而，當僅採用鋁單質時耐熱性很低且有容易腐蝕等問題，所以較佳與耐熱性導電材料組合來形成疊層膜。
耐熱性導電材料由選自鉬(Mo)、鈦(Ti)、鉭(Ta)、鎢(W)、以及鉻(Cr)中的元素、以上述元素為成分的合金膜、或以上述元素為成分的氮化物形成。或者，也可以僅組合這樣的耐熱性導電材料來形成。
此外，除了純鋁以外，含有0.01atomic%至5atomic%的鈧(Sc)、鈦(Ti)、矽(Si)、銅(Cu)、鉻(Cr)、釹(Nd)、或鉬(Mo)等的鋁也可以用於這裏使用的鋁(Al)。若添加質量大於鋁的原子，就有抑制鋁原子當進行熱處理時的移動而防止產生小丘的效果。
作為上述的鋁和耐熱性導電材料的組合實例，可以使用鉻(Cr)及鋁(Al)的疊層膜；鉻(Cr)及含有釹的鋁(Al-Nd)的疊層膜；鈦(Ti)、鋁(Al)以及鈦(Ti)的疊層膜；鈦(Ti)、含有釹的鋁(Al-Nd)以及鈦(Ti)的疊層膜；鉬(Mo)、鋁(Al)以及鉬(Mo)的疊層膜；鉬(Mo)、含有釹的鋁(Al-Nd)以及鉬(Mo)的疊層膜；鉬(Mo)及鋁(Al)的疊層膜；鉬(Mo)及含有釹的鋁(Al-Nd)的疊層膜等。
接下來，將抗蝕劑掩模162用作掩模對第一導電膜161進行蝕刻而形成閘極佈線102以及源極佈線103，然後去除抗蝕劑掩模162(參照圖1B)。
圖1B示出沿著俯視圖圖21中的虛線A-A’切斷的截面。
接下來，將用作第一絕緣膜的閘極絕緣膜104、i型半導體層105、以及第二絕緣膜106在保持不與大氣接觸的真空狀態下，使用CVD法連續地形成在基板101、閘極佈線102、以及源極佈線103上。
這裏，i型半導體層也稱作本質半導體層，是指半導體層中含有的賦予一種導電型的雜質元素，即賦予p型、或n型的雜質元素的濃度在1×1020 cm-3 以下，且氧以及氮的濃度在9×1019 cm-3 以下，並且光導電率是暗導電率的一百倍以上的半導體。該本質半導體中含有包含週期表中第13族、或第15族的雜質元素的物質。也就是說，作為微晶半導體層，當不對其意圖性地添加用來控制價電子的雜質元素時其呈現弱的n型導電性，所以在i型微晶半導體膜中需要在進行成膜的同時或之後意圖性或非意圖性地添加賦予p型的雜質元素。
在本實施模式中，雖然使用無摻雜非晶矽膜作為i型半導體層105，但是作為半導體層不限定於矽膜，還可以使用鍺膜、矽鍺膜等。
另外，作為閘極絕緣膜104以及第二絕緣膜106可以使用氧化矽膜、氮化矽膜、含有氧的氮化矽膜、以及含有氮的氧化膜中的任一個或兩個以上的疊層膜而形成。在本實施模式中，形成氮化矽膜作為閘極絕緣膜104以及第二絕緣膜106。
接下來，在第二絕緣膜106上形成抗蝕劑掩模109(參照圖1C)，將抗蝕劑掩模109用作掩模進行蝕刻而形成通道保護膜108(參照圖1D)。另外，在該蝕刻製程中還可以使用半色調掩模、回流法對i型半導體層進行蝕刻來形成島狀半導體層。
圖1D示出沿著俯視圓圖22中的虛線A-A’切斷的截面。
另外，在形成抗蝕劑掩模109時使用第二光掩模。
另外，根據不同的蝕刻方法，還可以將通道保護膜108或抗蝕劑掩模109用作掩模而對i型半導體層105進行蝕刻來形成具有比由第二絕緣膜106形成的通道保護膜108更緩坡的錐形形狀的島狀半導體層。
但是當由i型半導體層105形成島狀半導體層時，島狀半導體層需要具有可以與在其上形成的含有賦予一種導電型的雜質元素的半導體層(以下稱作“導電型半導體層”)連接的上表面。
形成導電型半導體層111、以及第二導電膜112，以覆蓋i型半導體層105、通道保護層108。當包含在導電型半導體層111中的賦予一種導電型的雜質元素為賦予n型的雜質元素時，可以使用磷(P)、或砷(As)；當其為賦予p型的雜質元素時，可以使用硼(B)。在本實施模式中，因要形成n型的通道停止型反交錯型TFT，所以形成含有磷的非晶矽膜作為導電型半導體層111。另外，第二導電膜112可以使用與第一導電膜161相同的材料來形成。
接下來，在第二導電膜112上形成抗蝕劑掩模125，將抗蝕劑掩模125用作掩模對i型半導體層105、導電型半導體層111、第二導電膜112進行蝕刻(參照圖2A)。使用乾蝕刻法對i型半導體層105以及導電型半導體層111進行蝕刻，但第二導電膜112的蝕刻即可以利用乾蝕刻也可以利用濕蝕刻。蝕刻結束之後去除抗蝕劑掩模125(參照圖2B)。
為形成抗蝕劑掩模125需要第三光掩模。
在TFT區域141中，在i型半導體層105中的成為通道形成區域的區域中，通道保護膜108用作蝕刻停止層。因此，僅導電型半導體層111以及第二導電膜112被蝕刻，而i型半導體層105不被蝕刻。被蝕刻的導電型半導體層111以及第二導電膜112分別被分斷為源區118和汲區117、以及源極電極122和汲極電極121。
注意，在本實施模式中，為了容易理解，對源區118和汲區117、源極電極122和汲極電極121、以及源極佈線103、源和汲加以區分，但是根據電流的方向源極電極和汲極電極也有對調的情況。
由於在連接區域143中沒有通道保護膜，所以i型半導體層105以及導電型半導體層111被蝕刻而在i型半導體層105以及導電型半導體層111中形成第一接觸孔171。
另外，在電容區域142中藉由本蝕刻製程形成由第二導電膜形成的佈線123、導電型半導體層116、i型半導體層114的疊層體而形成電容佈線。
圖2B示出沿著俯視圖圖23的虛線A-A’切斷的截面。
接下來，在整個面上形成由第三絕緣膜形成的保護膜127(參照圖2C)。保護膜127可以使用與閘極絕緣膜104、第二絕緣膜106相同的材料來形成，在本實施模式中使用氮化矽膜。
在形成保護膜127之後形成抗蝕劑掩模128，將抗蝕劑掩模128用作掩模對保護膜127進行蝕刻。在本實施模式中，採用乾蝕刻法對保護膜127進行蝕刻(參照圖3A)。
當形成抗蝕劑掩模128時使用第四光掩模。
在TFT區域141中，形成用來連接在之後的製程中形成的像素電極131、TFT的汲極電極121的第三接觸孔173。當為了形成第三接觸孔173對保護膜127進行蝕刻時，由第二導電膜形成的汲極電極121用作蝕刻停止層。
另一方面，在連接區域143中，保護膜127和閘極絕緣膜104被蝕刻而使源極佈線103露出。另外，根據該蝕刻形成比藉由對i型半導體層105以及導電型半導體層111進行蝕刻而形成的第一接觸孔171更大且完全重疊第一接觸孔171的第二接觸孔172。
在第一接觸孔171和第二接觸孔172互不重疊的區域中，由於存在由第二導電膜形成的源極電極122，所以乾蝕刻停止於源極電極122尤其是源極電極122的上表面。也就是說，源極電極122用作蝕刻停止層。
另外，在第一接觸孔171和第二接觸孔172互相重疊的區域中，保護膜127下方的閘極絕緣膜104也被蝕刻而使由第一導電膜形成的源極佈線103露出。
藉由該蝕刻製程，在連接區域143中形成階梯狀的接觸孔。如上所述，在第一接觸孔171和第二接觸孔172互不重疊的區域中源極電極122的上表面和側面露出。由於源極電極122露出的區域將成為與在之後的製程中形成的由透光性導電膜形成的連接電極132的連接區域，所以需要考慮接觸電阻地來設計其寬度。也就是說，若露出面積大則接觸電阻減小；另一方面，若露出面積小則接觸電阻增大。為此，需要適當地對其進行設計。
在電容區域142中，由於保護膜127將成為形成電容器的介電薄膜，所以不對其進行蝕刻而將其殘留。
接下來，去除抗蝕劑掩模128之後形成透光性導電膜129(參照圖3B)。作為透光性導電膜129，可以使用銦錫氧化物(簡稱ITO)、含氧化矽的氧化銦鋅、氧化銦鋅(簡稱IZO)、氧化鋅等的金屬氧化物或半導體氧化物。在本實施模式中，將銦錫氧化物用作透光性導電膜129。
在透光性導電膜129上形成抗蝕劑掩模134，將抗蝕劑掩模134用作掩模對透光性導電膜129進行蝕刻而形成像素電極131以及連接電極132(參照圖3C)。
為形成抗蝕劑掩模134需要第五光掩模。
在TFT區域141中，汲極電極121與像素電極131透過形成在保護膜127中的接觸孔電連接。
像素電極131延伸到電容區域142，並且在像素電極131夾著保護膜127與佈線123重疊的區域中形成儲存電容器。
另一方面，在連接區域143中，因為在所述階梯狀的接觸孔上形成有具有將第二接觸孔172完全覆蓋的面積的由透光性導電膜129形成的連接電極132，所以連接電極132、源極佈線103、源極電極122電連接。並且連接電極132和源極電極122由於在露出的表面以及側面互相連接，所以可以進行確實地接觸。
接下來去除抗蝕劑掩模134，來完成本實施模式的像素部(參照圖4)。
使用五個光掩模可以形成含有通道停止型的反交錯型TFT的TFT區域141、電容區域142、以及連接區域143。並將這些分別對應每個像素以矩陣形狀地設置而構成圖像顯示部。由此可以形成用於製造使用有主動元件TFT的主動矩陣型顯示裝置的基板。在本說明書中為方便起見將該種基板稱為TFT基板。
另外如圖20所示，也可以將微晶半導體層(也稱為「半非晶半導體層」)113a和非晶半導體層113b的疊層膜用作i型半導體層113。
注意，半非晶半導體(在本說明書中也稱為「Semi-amorphous Smiconductor(SAS)」)層是指具有非晶半導體和晶體結構的半導體(包括單晶、多晶)層之間的中間結構的半導體的層。該半非晶半導體層為具有在自由能方面上很穩定的第三狀態的半導體層，並且具有短程有序且具有晶格畸變的結晶，可以以其粒徑為0.5nm至20nm使它分散存在於非單晶半導體膜中。注意，微晶半導體層(Micro Crystal Semiconductor Film)也包括在半非晶半導體層內。
作為半非晶半導體層的一個例子，可以舉出半非晶矽層。在半非晶矽層中，其拉曼光譜轉移到比520cm-1 更低頻率一側。此外，在進行X射線繞射時，觀測到Si晶格所導致的(111)、(220)的繞射峰值。此外，包含有至少1原子%或更多的氫或鹵素，以便終結懸空鍵。在本說明書中，為方便起見，將這種矽層稱為半非晶矽層。另外，可以藉由將氦、氬、氪、氖等的稀有氣體元素包含在半非晶半導體層而進一步促進晶格畸變來提高穩定性以獲得良好的半非晶半導體層。
此外，可以藉由對包含矽的氣體進行輝光放電分解來獲得非晶矽層。作為包含矽的氣體典型地可舉出SiH4 ，此外還可以使用Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等。另外，藉由用氫或將選自氦、氬、氪、氖中的一種或多種稀有氣體元素添加到氫中的氣體稀釋該包含矽的氣體來使用，可以容易地形成非晶矽層。較佳在稀釋比率為2倍至1000倍的範圍內稀釋包含矽的氣體。另外，可以將CH4 、C2 H6 等的碳化物氣體、GeH4 、GeF4 等的鍺化氣體、F2 等混入在包含矽的氣體中，以將能帶寬度調節為1.5eV至2.4eV或者0.9eV至1.1eV。
當通道形成區域由微晶半導體層113a和非晶半導體層113b的疊層形成時，具有以下優點：當處於導通狀態時，載流子流過微晶半導體層113a，所以導通電流增大，TFT的遷移率提高。
另一方面當處於截止狀態時，若洩漏電流流過微晶半導體層，則洩漏電流有可能增大。但是，當通道形成區域為微晶半導體層113a和非晶半導體層113b的疊層時，因為洩漏電流流過非晶半導體層113b，所以可以抑制洩漏電流。
以下分別參照圖4、圖5、以及圖7、圖6對使用本實施模式形成的像素部和習知的像素部進行比較說明。
儲存電容器的電容量與面積成正比，並與介電薄膜的膜厚度成反比。例如，假設閘極絕緣膜104、閘極絕緣膜1104、以及保護膜127、保護膜1127全由膜厚度為300nm的氮化矽膜形成。本發明的儲存電容器的介電薄膜的膜厚度，即保護膜127的膜厚度為300nm，而習知的儲存電容器的介電薄膜的膜厚度，即閘極絕緣膜1104以及保護膜1127的膜厚度的總和為600nm。
因此，本發明的儲存電容器可以具有習知儲存電容器的兩倍的電容量。
再者，當本發明的儲存電容器與習知的儲存電容器的電容量相同時，與習知的儲存電容器相比本發明的儲存電容器的面積僅為其一半。如此一來，由遮光材料形成的佈線123的面積為電容佈線1151的面積的一半即可，由此可以比習知的像素部更大地提高開口率。
由上所述，根據本發明的通道停止型的反交錯型TFT以及具有該TFT的像素部，可以製造儲存電容器電容量大且開口率高的像素部，而不需增加光掩模的個數。
另外，在本發明中，因為可以將i型半導體層105的膜厚度形成得較薄，所以可以縮短藉由CVD法的成膜時間、並減少光照射時洩漏電流的發生。
因為本發明的反交錯型TFT為通道停止型TFT，由於有通道保護膜108，所以i型半導體層中的通道形成區域不會暴露在大氣中。
另外，在連接區域143中，源極佈線103、源極電極122、以及連接電極132透過階梯狀接觸孔電連接。另一方面，一般來說將由兩個不同的層而形成的佈線與其它的佈線連接時，需要兩個接觸孔用來進行連接。而在本發明中的階梯狀接觸孔雖然與用來進行連接而形成的兩個接觸孔中的一個相比大小可能會略微大一些，但是與兩個接觸孔所占的總面積相比則要小得多，因此有利於提高開口率。此外，接觸孔個數的減少也意味著故障發生率的降低。
實施模式2
在本實施模式中，參照圖10、圖11A至11D、以及圖12對使用實施模式1製造的TFT基板來完成液晶顯示裝置的製造製程進行說明。
形成取向膜208，以覆蓋TFT基板上的保護膜127及像素電極131。注意，藉由使用液滴噴出法或絲網印刷法或膠版印刷來形成取向膜208即可。之後，對取向膜208的表面進行摩擦處理。
在相對基板211上，提供由著色層212、遮光層(黑矩陣)213、以及外罩層214構成的彩色濾光片，並且形成由透光性導電膜形成的相對電極215，在其上形成取向膜216(參照圖10)。藉由由透光性導電膜形成相對電極215，本實施模式的液晶顯示裝置成為透過型液晶顯示裝置。注意，若由反射電極形成相對電極215，則本實施模式的液晶顯示裝置成為反射型液晶顯示裝置。
然後使用分配器描畫密封材料221，並使其包圍與像素部分231重疊的區域。此處，為了滴下液晶218，示出了描畫密封材料221，並使其包圍像素部分231的方式。然而，還可以使用浸漬法(泵浦方式)，該方法在使用密封材料包圍像素部分231且提供開口部分，並在貼合TFT基板之後，利用毛細現象來注入液晶(參照圖11A)。
其次，在減壓下不使氣泡進入地滴落液晶218(參照圖11B)，並且將基板101及相對基板211貼合在一起(參照圖11C)。在被密封材料221包圍的區域內一次或多次滴落液晶218。
在很多情況下，使用TN模式作為液晶218的取向模式，其中，液晶分子的排列從其入口到出口以90度扭轉取向。在製造TN模式的液晶顯示裝置的情況下，使基板的摩擦方向正交地貼合基板和相對基板。
注意，可以藉由散佈球狀間隔物、形成由樹脂構成的柱狀間隔物或將填料包含在密封材料221中來維持一對基板之間的間隔。上述柱狀間隔物是以丙烯、聚醯亞胺、聚醯亞胺醯胺、環氧中的至少一個為主要成分的有機樹脂材料；氧化矽、氮化矽、含氮的氧化矽中的任何一種的材料；或由這些的疊層膜構成的無機材料。
接著進行基板的分斷。在利用一個基板製造多個面板的情況下，將各個面板彼此分斷。此外，在利用一個基板製造一個面板的情況下，藉由將預先分斷了的相對基板貼合在基板上，可以省略分斷步驟(參照圖11D)。
然後，中間夾著各向異性導電體層，使用已知的技術貼合FPC(撓性印刷電路)222(參照圖12)。藉由上述步驟來完成液晶顯示裝置。此外，如果需要，可以貼合光學薄膜。在形成透過型液晶顯示裝置時，將偏光板貼合在TFT基板和相對基板兩者上。藉由上述步驟製造本發明的液晶顯示裝置。
實施模式3
作為應用本發明的電子設備，可以舉出電視機、攝像機、數位相機等、眼鏡型顯示器、導航系統、聲音再生裝置(汽車音響元件等)、電腦、遊戲機、可攜式資訊終端(移動電腦、可攜式電話機、可攜式遊戲機或電子書籍等)、以及具有記錄媒體的圖像重放裝置(具體地說，能夠再生數位通用光碟(DVD)等的記錄媒體並具有能夠顯示該再生圖像的顯示器的裝置)等。
將這種電子設備的具體實例示出於圖13、圖14、圖15A和15B、圖16A和16B、圖17、圖18A至18E、以及圖19A和19B。
圖13示出組合了液晶顯示面板2001和電路板2011的液晶模組。在電路板2011上形成有控制電路2012、信號分割電路2013等，並且該電路板2011藉由連接佈線2014與使用本發明而形成的液晶顯示面板2001電連接。
所述液晶顯示面板2001具有提供有多個像素的像素部分2002、掃描線驅動電路2003、以及向選擇的像素供應視頻信號的信號線驅動電路2004。像素部2002根據實施模式2來製造即可。掃描線驅動電路2003以及信號線驅動電路2004由晶片形成並使用FPC等與像素部2002、以及掃描線驅動電路2003及信號線驅動電路2004連接即可。
藉由採用圖13所示的液晶模組，可以完成液晶電視接收機。圖14為示出液晶電視接收機的主要結構的方塊圖。調諧器2101接收視頻信號和音頻信號。由視頻信號放大電路2102、視頻信號處理電路2103、以及控制電路2012處理視頻信號，其中視頻信號處理電路2103將從視頻信號放大電路2102輸出的信號轉換成對應於紅、綠、藍每個顏色的彩色信號，控制電路2012將視頻信號轉換成驅動器IC的輸入規格。控制電路2012將信號輸出至掃描線一側和信號線一側。在進行數位驅動的情況下，可以採用如下結構，即，將信號分割電路2013設置在信號線一側，從而將輸入數位信號分割成m個。
將由調諧器2101接收的信號中的音頻信號發送給音頻信號放大電路2105，將輸出藉由音頻信號處理電路2106提供給揚聲器2107。控制電路2108從輸入部分2109接收接收站(接收頻率)或者音量的控制資料，並且將信號發送到調諧器2101和音頻信號處理電路2106。
如圖15A所示，藉由將液晶模組嵌入到框體2201中，可以完成電視接收機。使用液晶模組來形成顯示螢幕2202。此外，適當地設置揚聲器2203、操作開關2204等。
另外，在圖15B中示出可攜式電視接收機，其顯示器為無線可攜式。在框體2212中內裝有電池及信號接收器，由該電池驅動顯示部分2213及揚聲器部分2217。電池可以由充電器2210重複充電。另外，充電器2210可以收發視頻信號，並且可以將該視頻信號發送到顯示器的信號接收器。框體2212由操作鍵2216控制。另外，圖15(B)所示的裝置，由於也可以藉由對操作鍵2216進行操作來從框體2212將信號發送到充電器2210，所以也可以稱為圖像聲音雙向通信裝置。另外，藉由對操作鍵2216進行操作，可以將信號從框體2212發送到充電器2210，並且藉由由其他電子設備接收充電器2210可以發送的信號，也可以控制其他電子設備的通信，也可以說是通用遙控單元。本發明可以應用於顯示部分2213。
藉由在圖13、圖14、以及圖15A和15B所示的電視接收機中使用本發明，可以獲得具有品質好的顯示裝置的電視接收機。
當然，本發明不局限於電視接收機，並且可以應用於各種各樣的用途，如個人電腦的監視器、尤其是大面積的顯示媒體如火車站或機場的資訊顯示板或者街頭的廣告顯示板等。
圖16A示出了藉由組合液晶顯示面板2301和印刷線路板2302而形成的模組，所述液晶顯示面板2301和印刷線路板2302是使用本發明而形成的。液晶顯示面板2301具有提供有多個像素的像素部分2303、第一掃描線驅動電路2304、第二掃描線驅動電路2305、以及向被選擇了的像素供應視頻信號的信號線驅動電路2306。
在印刷線路板2302上配置有控制器2307、中央處理單元(CPU)2308、記憶體2309、電源電路2310、聲音處理電路2311、以及收發電路2312等。印刷線路板2302和液晶顯示面板2301藉由撓性印刷電路(FPC)2313連接。印刷線路板2302還可以具有如下結構，即，設置電容元件和緩衝電路等，以防止噪音對電源電壓或信號的干擾或使信號的啟動延遲。另外，可以藉由COG(玻璃上載晶片)方式在液晶顯示面板2301上安裝控制器2307、聲音處理電路2311、記憶體2309、CPU 2308、電源電路2310等。藉由COG方式，可以縮小印刷線路板2302的規模。
透過提供在印刷線路板2302上的介面2314進行各種控制信號的輸入輸出。另外，在印刷線路板2302上提供有天線用埠2315，該天線用埠被用於進行與天線之間的信號的收發。
圖16(B)示出圖16(A)所示的模組的方塊圖。該模組包括VRAM 2316、DRAM 2317、以及快閃記憶體2318等作為記憶體2309。在VRAM 2316中儲存有顯示在顯示板上的圖像的資料，在DRAM 2317中儲存有圖像資料或聲音資料，而在快閃記憶體中儲存有各種程式。
電源電路2310供應使液晶顯示面板2301、控制器2307、CPU 2308、聲音處理電路2311、記憶體2309、以及收發電路2312工作的電功率。另外，根據顯示板的規格，也有在電源電路2310中設置電流源的情況。
CPU 2308具有控制信號生成電路2320、解碼器2321、暫存器2322、運算電路2323、RAM 2324、以及用於CPU 2308的介面2319等。經過介面2319輸入到CPU 2308的各種信號，在臨時保持於暫存器2322之後，輸入到運算電路2323及解碼器2321等。在運算電路2323中基於被輸入的信號進行運算，並且指定發送各種指令的地點。另一方面，輸入到解碼器2321中的信號被解碼，並且該被解碼的信號輸入到控制信號生成電路2320。控制信號生成電路2320基於被輸入的信號而生成包含各種指令的信號，並且將它發送到在運算電路2323中指定的地點，具體說是記憶體2309、收發電路2312、聲音處理電路2311、以及控制器2307等。
記憶體2309、收發電路2312、聲音處理電路2311、以及控制器2307分別按照接收到的指令工作。下面對其工作進行簡單的說明。
從輸入單元2325輸入的信號，經過介面2314發送到安裝在印刷線路板2302上的CPU 2308。控制信號生成電路2320按照從指向設備或鍵盤等輸入單元2325發送來的信號，將儲存於VRAM 2316中的圖像資料變換為預定的格式，並且將該變換了的圖像資料送交到控制器2307。
控制器2307根據面板的規格對從CPU 2308發送來的包含圖像資料的信號實施資料處理，並且將該信號提供給液晶顯示面板2301。此外，控制器2307，基於從電源電路2310輸入的電源電壓及從CPU 2308輸入的各種信號，生成Hsync信號、Vsync信號、時鐘信號CLK、交流電壓(AC Cont)、以及切換信號L/R，並且將它們供給到液晶顯示面板2301。
在收發電路2312中，在天線2328中作為電波被收發的信號被處理，具體言之，包括隔離器、帶通濾波器、VCO(電壓控制振盪器；Voltage Controlled Oscillator)、LPF(低通濾波器；Low Pass Filter)、耦合器、平衡不平衡轉換器等的高頻電路。在收發電路2312中被收發的信號中包含聲音資訊的信號，按照來自CPU 2308的指令而發送到聲音處理電路2311。
按照CPU 2308的指令發送來的包含聲音資訊的信號在聲音處理電路2311中被解調為聲音信號，然後被發送到揚聲器2327。此外，從麥克風2326發送來的聲音信號，在聲音處理電路2311中被調變，按照CPU 2308的指令，發送到收發電路2312。
控制器2307、CPU 2308、電源電路2310、聲音處理電路2311、以及記憶體2309等可以作為本實施模式的封裝進行安裝。除了高頻電路，例如隔離器、帶通濾波器、VCO、LPF、耦合器或平衡不平衡轉換器等以外，本實施模式還可以應用於任何電路。
圖17示出包括圖16A和16B所示的模組的可攜式電話機的一種方式。液晶顯示面板2301，以可自由裝卸的方式被組合到外殼2330中。外殼2330可按照液晶顯示面板2301的大小適當地改變其形狀和尺寸。固定液晶顯示面板2301的外殼2330被嵌裝在印刷板2331中，而被組裝為模組。
液晶顯示面板2301透過FPC 2313連接到印刷板2331。在印刷板2331上形成揚聲器2332、麥克風2333、收發電路2334、以及包括CPU及控制器等的信號處理電路2335。這種模組與輸入單元2336、電池2337和天線2340組合，然後將其收容於框體2339中。液晶顯示面板2301所包括的像素部分被佈置成使其從框體2339中提供的開孔視窗可以看見。
本實施模式的可攜式電話機根據其功能和用途可以被改變為各種方式。例如，若採用具有多個顯示面板的結構，或將框體適當地分割成多個並使用鉸鏈而使其成為開閉式的結構，也可以獲得上述的作用和效果。
藉由在圖16A和16B、以及圖17所示的可攜式電話機中使用本發明，可以獲得具有品質好的顯示裝置的可攜式電話。
圖18A是液晶顯示器，由框體2401、支撐台2402、顯示部分2403等構成。本發明可以應用於顯示部分2403。
藉由使用本發明，可以獲得具有品質好的顯示裝置的液晶顯示器。
圖18B是電腦，包括主體2501、框體2502、顯示部分2503、鍵盤2504、外部連接埠2505、以及指向設備2506等。本發明可以應用於顯示部分2503。
藉由使用本發明，可以獲得具有品質好的顯示裝置的電腦。
圖18C是可攜式電腦、包括主體2601、顯示部分2602，開關2603、操作鍵2604、以及紅外線埠2605等。本發明可以應用於顯示部分2602。
藉由使用本發明，可以獲得具有品質好的顯示裝置的電腦。
圖18D是可攜式遊戲機，包含框體2701、顯示部分2702、揚聲器部分2703、操作鍵2704、以及記錄媒體插入部分2705等。本發明可以應用於顯示部分2702。
藉由使用本發明，可以獲得具有品質好的顯示裝置的遊戲機。
圖18E是具有記錄媒體的可攜式圖像重放裝置(具體說是DVD重放裝置)，包括主體2801、框體2802、顯示部分A 2803、顯示部分B 2804、記錄媒體讀取部分2805、操作鍵2806、以及揚聲器部分2807等。顯示部分A 2803主要顯示圖像資訊，顯示部分B 2804主要顯示文字資訊。本發明可以應用於顯示部分A 2803、顯示部分B 2804以及控制用電路部分等。注意，記錄媒體是指DVD等，具有記錄媒體的圖像重放裝置中也包括家用遊戲機等。
藉由使用本發明，可以獲得具有品質好的顯示裝置的圖像重放裝置。
圖19A和19B示出了將本發明的液晶顯示裝置安裝在拍攝裝置中例如數位相機中的實例。圖19A是當從正面看時的數位相機的透視圖，而圖19B是當從背面看時的數位相機的透視圖。圖19A中，該數位相機具有釋放按鈕2901、主開關2902、取景器視窗2903、閃光部分2904、透鏡2905、照相機鏡筒2906、以及框體2907。
此外，圖19B中，提供取景器目鏡視窗2911、監視器2912以及操作按鈕2913。
當釋放按鈕2901按到一半位置時，聚焦機制和曝光機制工作，當釋放按鈕按到最低位置時，快門按鈕開啟。
藉由按下主開關2902或使主開關2902旋轉，來切換數位相機的電源的ON/OFF。
取景器視窗2903配置在數位相機的前透鏡2905的上部，它是用於從圖19B所示的取景器目鏡視窗2911確認照相範圍或焦點位置的裝置。
閃光部分2904配置在數位相機的前表面的上部，當目標亮度低時，藉由按下釋放按鈕2901，在快門按鈕開啟的同時發射輔助光。
透鏡2905配置在數位相機的正面。透鏡由聚焦透鏡、變焦透鏡等構成，並與未圖示的快門按鈕和光圈一起構成照相光學系統。此外，在透鏡的後面提供圖像拍攝元件，例如CCD(電荷耦合裝置；Charge Coupled Device)等。
照相機鏡筒2906移動透鏡位置以調節聚焦透鏡、變焦透鏡等的焦點。當攝影時，藉由將照相機鏡筒滑出，使透鏡2905向前移動。此外，當攜帶時，將透鏡2905向後移動成緊縮狀態。注意，本實施例中採用可以藉由滑出照相機鏡筒來縮放拍攝目標的結構，然而，本發明的結構不限於此，還可以為藉由框體2907內部的照相光學系統的結構，不滑出照相機鏡筒也可以縮放拍攝的數位相機的結構。
取景器目鏡視窗2911提供在數位相機背面的上部，該取景器目鏡視窗是為了當檢查拍攝範圍或焦點時藉由它進行查看而提供的視窗。
操作按鈕2913是提供在數位相機的背面的各種功能按鈕，由調整按鈕、功能表按鈕、顯示按鈕、功能按鈕、以及選擇按鈕等構成。
本發明的液晶顯示裝置可以安裝到圖19A和19B所示的照相機的監視器2912中。因此，可以獲得具有品質好的顯示裝置的數位相機。
注意，本實施模式所示的例子僅僅是一個例子，本發明的用途不局限於此。
本說明書根據2007年12月05日在日本專利局申請的日本專利申請編號2007-314123而製作，所述申請內容包括在本說明書中。
101．．．基板
102．．．閘極佈線
103．．．源極佈線
104．．．閘極絕緣膜
105．．．i型半導體層
106．．．絕緣膜
108．．．通道保護膜
109．．．抗蝕劑掩模
111．．．導電型半導體層
112．．．導電膜
113．．．i型半導體層
113a．．．微晶半導體層
113b．．．非晶半導體層
114．．．i型半導體層
116．．．導電型半導體層
117．．．汲區
118．．．源區
121．．．汲極電極
122．．．源極電極
123．．．佈線
125．．．抗蝕劑掩模
127．．．保護膜
128．．．抗蝕劑掩模
129．．．透光性導電膜
131．．．像素電極
132．．．連接電極
134．．．抗蝕劑掩模
141．．．TFT區域
142．．．電容區域
143．．．連接區域
161．．．導電膜
162．．．抗蝕劑掩模
171．．．接觸孔
172．．．接觸孔
173．．．接觸孔
208．．．取向膜
211．．．相對基板
212．．．著色層
213．．．遮光層(黑矩陣)
214．．．外罩層
215．．．相對電極
216．．．取向膜
218．．．液晶
221．．．密封材料
222．．．FPC
231．．．像素部
1101．．．基板
1102．．．閘極佈線
1104．．．閘極絕緣膜
1105．．．半導體層
1106．．．絕緣膜
1108．．．通道保護膜
1109．．．抗蝕劑掩模
1111．．．半導體層
1112．．．導電膜
1113．．．i型半導體層
1117．．．汲區
1118．．．源區
1121．．．汲極電極
1122．．．源極佈線
1125．．．抗蝕劑掩模
1127．．．保護膜
1128．．．抗蝕劑掩模
1129．．．導電膜
1131．．．像素電極
1134．．．抗蝕劑掩模
1141．．．TFT區域
1142．．．電容區域
1143．．．佈線區域
1151．．．電容佈線
1161．．．導電膜
1162．．．抗蝕劑掩模
1173．．．接觸孔
2001．．．液晶顯示面板
2002．．．像素部
2003．．．掃描線驅動電路
2004．．．信號線驅動電路
2011．．．電路板
2012．．．控制電路
2013．．．信號分路電路
2014．．．連接佈線
2101．．．調諧器
2102．．．視頻信號放大電路
2103．．．視頻信號處理電路
2105．．．音頻信號放大電路
2106．．．音頻信號處理電路
2107．．．揚聲器
2108．．．控制電路
2109．．．輸入部分
2201．．．框體
2202．．．顯示螢幕
2203．．．揚聲器
2204．．．操作開關
2210．．．充電器
2212．．．框體
2213．．．顯示部分
2216．．．操作鍵
2217．．．揚聲器部分
2301．．．液晶顯示面板
2302．．．印刷線路板
2303．．．像素部分
2304．．．掃描線驅動電路
2305．．．掃描線驅動電路
2306．．．信號線驅動電路
2307．．．控制器
2308．．．CPU
2309．．．記憶體
2310．．．電源電路
2311．．．聲音處理電路
2312．．．收發電路
2313．．．FPC
2314．．．介面
2315．．．天線用埠
2316．．．VRAM
2317．．．DRAM
2318．．．快閃記憶體
2319．．．介面
2320．．．控制信號生成電路
2321．．．解碼器
2322．．．暫存器
2323．．．運算電路
2324．．．RAM
2325．．．輸入單元
2326．．．麥克風
2327．．．揚聲器
2328．．．天線
2330．．．外殼
2331．．．印刷板
2332．．．揚聲器
2333．．．麥克風
2334．．．收發電路
2335．．．信號處理電路
2336．．．輸入單元
2337．．．電池
2339．．．框體
2340．．．天線
2401．．．框體
2402．．．支撐台
2403．．．顯示部分
2501．．．主體
2502．．．框體
2503．．．顯示部分
2504．．．鍵盤
2505．．．外部連接埠
2506．．．指向設備
2601．．．主體
2602．．．顯示部分
2603．．．開關
2604．．．操作鍵
2605．．．紅外線埠
2701．．．框體
2702．．．顯示部分
2703．．．揚聲器部分
2704．．．操作鍵
2705．．．記錄媒體插入部分
2801．．．主體
2802．．．框體
2803．．．顯示部分A
2804．．．顯示部分B
2805．．．記錄媒體讀取部分
2806．．．操作鍵
2807．．．揚聲器部分
2901．．．釋放按鈕
2902．．．主開關
2903．．．取景器窗口
2904‧‧‧閃光部分
2905‧‧‧透鏡
2906‧‧‧照相機鏡筒
2907‧‧‧框體
2911‧‧‧取景器目鏡窗口
2912‧‧‧監視器
2913‧‧‧操作按鈕
在附圖中：
圖1A至1D是說明本發明的像素部的製造製程的截面圖；
圖2A至2C是說明本發明的像素部的製造製程的截面圖；
圖3A至3C是說明本發明的像素部的製造製程的截面圖；
圖4是說明本發明的像素部的製造製程的截面圖；
圖5是本發明的像素部的俯視圖；
圖6是習知的像素部的俯視圖；
圖7是說明習知的像素部的製造製程的截面圖；
圖8A至8C是說明習知的像素部的製造製程的截面圖；
圖9A和9B是說明習知的像素部的製造製程的截面圖；
圖10是說明本發明的液晶顯示裝置的製造製程的截面圖；
圖11A至11D是說明本發明的液晶顯示裝置的製造製程的俯視圖；
圖12是說明本發明的液晶顯示裝置的製造製程的俯視圖；
圖13是示出應用有本發明的電子設備的例子的圖；
圖14是示出應用有本發明的電子設備的例子的方塊圖；
圖15A和15B是示出應用有本發明的電子設備的例子的圖；
圖16A是示出應用有本發明的電子設備的例子，16B是其方塊圖；
圖17是示出應用有本發明的電子設備的例子的圖；
圖18A至18E是示出應用有本發明的電子設備的例子的圖；
圖19A和19B是示出應用有本發明的電子設備的例子的圖；
圖20是說明本發明的像素部的製造製程的截面圖；
圖21是說明本發明的像素部的製造製程的俯視圖；
圖22是說明本發明的像素部的製造製程的俯視圖；
圖23是說明本發明的像素部的製造製程的俯視圖。
131‧‧‧像素電極
132‧‧‧連接電極
141‧‧‧TFT區域
142‧‧‧電容區域
143‧‧‧連接區域

Claims (14)

  1. 一種顯示裝置，包括：薄膜電晶體，包括：由第一導電膜形成的閘電極；由該閘電極上的第一絕緣層形成的閘極絕緣膜；該第一絕緣層上的第一半導體層，其中該第一半導體層與該閘電極重疊；由設置在該第一半導體層上的第二絕緣層形成的通道保護膜，其中該通道保護膜與該閘電極重疊；具有賦予一種導電型的雜質元素的第二半導體層，其中該第二半導體層與該第一半導體層重疊，其中該第二半導體層被分離為源區和汲區，其中在該通道保護膜上設置該源區的一端部和該汲區的一端部；以及該源區上的源極電極和該汲區上的汲極電極，其中該源極電極和該汲極電極由第二導電膜形成；在該源極電極和該汲極電極上形成的第三絕緣層；由該第三絕緣層上的第三導電膜形成的像素電極，其中該像素電極透過在該第三絕緣層中形成的接觸孔與該源極電極及該汲極電極其中一個電連接；在該第一絕緣層上由該第一半導體層、該第二半導體層以及該第二導電膜的層疊體形成的電容佈線；以及由該電容佈線、該第三絕緣層、該像素電極的層疊體形成的儲存電容器。
  2. 一種顯示裝置，包括： 薄膜電晶體，包括：由第一導電膜形成的閘電極；由該閘電極上的第一絕緣層形成的閘極絕緣膜；該第一絕緣層上的第一半導體層，其中該第一半導體層與該閘電極重疊；由設置在該第一半導體層上的第二絕緣層形成的通道保護膜，其中該通道保護膜與該閘電極重疊；具有賦予一種導電型的雜質元素的第二半導體層，其中該第二半導體層與該第一半導體層重疊，其中該第二半導體層被分離為源區和汲區，其中在該通道保護膜上設置該源區的一端部和該汲區的一端部；以及該源區上的源極電極和該汲區上的汲極電極，其中該源極電極和該汲極電極由第二導電膜形成；在該源極電極和該汲極電極上形成的第三絕緣層；由該第三絕緣層上的第三導電膜形成的像素電極，其中該像素電極透過在該第三絕緣層中形成的接觸孔與該源極電極及該汲極電極其中一個電連接；在該第一絕緣層上由該第一半導體層、該第二半導體層以及該第二導電膜的層疊體形成的電容佈線；由該電容佈線、該第三絕緣層、該像素電極的層疊體形成的儲存電容器；以及連接區域，包括：由該第一導電膜形成的佈線；以及由該佈線上的該第三導電膜形成，並與該源極電極 及該汲極電極其中另一個的上表面和側面相接觸的電極。
  3. 如申請專利範圍第1項之顯示裝置，其中該第三導電膜是透光性導電膜。
  4. 如申請專利範圍第2項之顯示裝置，其中該第三導電膜是透光性導電膜。
  5. 一種顯示裝置的製造方法，包括如下步驟：在基板上形成第一導電膜；在該第一導電膜上形成第一抗蝕劑掩模；使用該第一抗蝕劑掩模對該第一導電膜進行蝕刻而形成閘極佈線以及源極佈線；在該閘極佈線以及源極佈線上形成成為閘極絕緣膜的第一絕緣膜、i型半導體層、以及第二絕緣膜；在該第二絕緣膜上形成第二抗蝕劑掩模；使用該第二抗蝕劑掩模對該第二絕緣膜進行蝕刻而形成通道保護膜；在該i型半導體層以及該通道保護膜上形成具有賦予一種導電型的雜質元素的導電型半導體層、以及第二導電膜；在該第二導電膜上形成第三抗蝕劑掩模；使用該第三抗蝕劑掩模對該第二導電膜、該導電型半導體層、該i型半導體層進行蝕刻，使得藉由對該第二導電膜和該導電型半導體層進行蝕刻而使該通道保護膜露出，使得藉由對該第二導電膜進行蝕刻來形成源極電 極、汲極電極、以及電容佈線的佈線，使得藉由對該導電型半導體層進行蝕刻來形成源區、汲區、以及該電容佈線的導電型半導體層，以及使得藉由對該i型半導體層進行蝕刻來形成包含通道形成區域的i型半導體層、以及該電容佈線的i型半導體層；形成保護膜，以覆蓋該源極電極、該汲極電極、該通道保護膜、以及該電容佈線的佈線；在該保護膜上形成第四抗蝕劑掩模；使用該第四抗蝕劑掩模對該保護膜進行蝕刻，在該保護膜中形成到達該汲極電極的第三接觸孔；形成第三導電膜，以覆蓋該保護膜和該第三接觸孔；在該第三導電膜上形成第五抗蝕劑掩模；以及使用該第五抗蝕劑掩模對該第三導電膜進行蝕刻，使得形成藉由該第三接觸孔與該汲極電極電連接且延伸到該電容佈線上的像素電極。
  6. 一種顯示裝置的製造方法，包括如下步驟：在基板上形成第一導電膜；在該第一導電膜上形成第一抗蝕劑掩模；使用該第一抗蝕劑掩模對該第一導電膜進行蝕刻而形成閘極佈線以及源極佈線；在該閘極佈線以及源極佈線上形成成為閘極絕緣膜的第一絕緣膜、i型半導體層、以及第二絕緣膜；在該第二絕緣膜上形成第二抗蝕劑掩模； 使用該第二抗蝕劑掩模對該第二絕緣膜進行蝕刻而形成通道保護膜；在該i型半導體層以及該通道保護膜上形成具有賦予一種導電型的雜質元素的導電型半導體層、以及第二導電膜；在該第二導電膜上形成第三抗蝕劑掩模；使用該第三抗蝕劑掩模對該第二導電膜、該導電型半導體層、該i型半導體層進行蝕刻，使得藉由對該第二導電膜和該導電型半導體層進行蝕刻而使該通道保護膜露出，使得藉由對該第二導電膜進行蝕刻來形成源極電極、汲極電極、以及電容佈線的佈線，使得藉由對該導電型半導體層進行蝕刻來形成源區、汲區、以及該電容佈線的導電型半導體層，使得藉由對該i型半導體層進行蝕刻來形成包含通道形成區域的i型半導體層、以及該電容佈線的i型半導體層，以及使得藉由對該第二導電膜、該導電型半導體層、該i型半導體層進行蝕刻，在該源極佈線以及該閘極絕緣膜上形成第一接觸孔；形成保護膜，以覆蓋該源極電極、該汲極電極、該通道保護膜、以及該電容佈線的佈線；在該保護膜上形成第四抗蝕劑掩模；使用該第四抗蝕劑掩模對該保護膜以及該閘極絕緣膜 進行蝕刻，使得藉由對該保護膜進行蝕刻形成比該第一接觸孔直徑更大的第二接觸孔，使得藉由對該閘極絕緣膜進行蝕刻以去除該第一接觸孔中的閘極絕緣膜並露出該源極佈線，使得藉由去除了該閘極絕緣膜的該第一接觸孔以及該第二接觸孔，在該保護膜、該源極電極、該源區、該i型半導體層、以及該閘極絕緣膜中形成階梯狀接觸孔，以及使得藉由對該保護膜進行蝕刻，在該保護膜中形成到達該汲極電極的第三接觸孔；形成第三導電膜，以覆蓋該保護膜、該階梯狀接觸孔、以及該第三接觸孔；在該第三導電膜上形成第五抗蝕劑掩模；以及使用該第五抗蝕劑掩模對該第三導電膜進行蝕刻，使得形成藉由該第三接觸孔與該汲極電極電連接，且延伸到該電容佈線上的像素電極，以及使得藉由對該第三導電膜進行蝕刻，在該階梯狀接觸孔中形成與該源極佈線以及該源極電極電連接的電極。
  7. 如申請專利範圍第5項之顯示裝置的製造方法，其中該第三導電膜是透光性導電膜。
  8. 如申請專利範圍第6項之顯示裝置的製造方法，其中該第三導電膜是透光性導電膜。
  9. 一種半導體裝置，包括： 薄膜電晶體，包括：由第一導電膜形成的閘電極；由該閘電極上的第一絕緣層形成的閘極絕緣膜；該第一絕緣層上的第一半導體層，其中該第一半導體層與該閘電極重疊；以及該第一半導體層上的源極電極和汲極電極，其中該源極電極和該汲極電極由第二導電膜形成，以及其中該源極電極和該汲極電極電連接至該第一半導體層；在該源極電極和該汲極電極上形成的第三絕緣層；由該第三絕緣層上的第三導電膜形成的第一電極，其中該第一電極透過在該第三絕緣層中形成的接觸孔與該源極電極及該汲極電極其中一個電連接；在該第一絕緣層上包含該第二導電膜的電容佈線；以及由包含該電容佈線、該第三絕緣層及該第一電極的層疊體形成的儲存電容器，其中該電容佈線進一步包含該第一半導體層。
  10. 如申請專利範圍第9項之半導體裝置，進一步包含：連接區域，該連接區域包括：由該第一導電膜形成的佈線；以及第二電極，由該第三導電膜形成，並與該源極電極及該汲極電極其中另一個及該佈線相接觸。
  11. 如申請專利範圍第9或10項之半導體裝置，進一 步包含：在該第一半導體層與該源極電極之間的源區；以及在該第一半導體層與該汲極電極之間的汲區。
  12. 如申請專利範圍第11項之半導體裝置，其中該源區及該汲區由具有賦予一種導電型的雜質元素的第二半導體層所形成。
  13. 如申請專利範圍第9或10項之半導體裝置，其中該第一半導體層包含非晶矽。
  14. 如申請專利範圍第9或10項之半導體裝置，其中該第三導電膜是透光性導電膜。
TW097146801A 2007-12-05 2008-12-02 顯示裝置及半導體裝置 TWI567466B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007314123 2007-12-05

Publications (2)

Publication Number Publication Date
TW200947084A TW200947084A (en) 2009-11-16
TWI567466B true TWI567466B (zh) 2017-01-21

Family

ID=40720688

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100143555A TWI450008B (zh) 2007-12-05 2008-12-02 顯示裝置及其製造方法
TW097146801A TWI567466B (zh) 2007-12-05 2008-12-02 顯示裝置及半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW100143555A TWI450008B (zh) 2007-12-05 2008-12-02 顯示裝置及其製造方法

Country Status (4)

Country Link
US (2) US8039840B2 (zh)
JP (2) JP5292066B2 (zh)
CN (2) CN101452176B (zh)
TW (2) TWI450008B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101460868B1 (ko) 2009-07-10 2014-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102215941B1 (ko) 2009-07-31 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TW202420563A (zh) * 2009-08-07 2024-05-16 日商半導體能源研究所股份有限公司 半導體裝置
CN105679766A (zh) * 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
KR101687311B1 (ko) * 2009-10-07 2016-12-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20170143023A (ko) 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
US8187929B2 (en) * 2009-11-04 2012-05-29 Cbrite, Inc. Mask level reduction for MOSFET
US9129868B2 (en) * 2009-11-04 2015-09-08 Cbrite Inc. Mask level reduction for MOFET
KR101273831B1 (ko) * 2009-12-09 2013-06-11 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
US8053818B2 (en) * 2009-12-18 2011-11-08 Palo Alto Research Center Incorporated Thin film field effect transistor with dual semiconductor layers
KR101042957B1 (ko) 2010-03-19 2011-06-20 삼성모바일디스플레이주식회사 트랜지스터 기판, 및 이의 제조 방법
US8603841B2 (en) * 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5848918B2 (ja) 2010-09-03 2016-01-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR101640293B1 (ko) 2010-10-07 2016-07-15 샤프 가부시키가이샤 반도체 장치, 표시 장치, 및 반도체 장치 및 표시 장치의 제조 방법
JP5912467B2 (ja) 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 光電変換回路及び表示装置
KR101770969B1 (ko) * 2011-01-21 2017-08-25 삼성디스플레이 주식회사 터치 센싱 기판 및 이의 제조 방법
KR20130026891A (ko) * 2011-09-06 2013-03-14 엘지전자 주식회사 이동 단말기 및 그것의 전력 관리 장치
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
TWI489560B (zh) * 2011-11-24 2015-06-21 Au Optronics Corp 畫素結構及其製作方法
JP6033071B2 (ja) * 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
JP6306278B2 (ja) * 2012-04-09 2018-04-04 Jsr株式会社 半導体素子、半導体基板、感放射線性樹脂組成物、保護膜および表示素子
KR101938761B1 (ko) * 2012-05-23 2019-01-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
TWI493726B (zh) * 2012-06-05 2015-07-21 E Ink Holdings Inc 薄膜電晶體結構及其陣列基板
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN108054175A (zh) 2012-08-03 2018-05-18 株式会社半导体能源研究所 半导体装置
CN103219284B (zh) * 2013-03-19 2015-04-08 北京京东方光电科技有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
US9915848B2 (en) * 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
JP6168915B2 (ja) * 2013-08-22 2017-07-26 キヤノン株式会社 半導体装置の製造方法
TWI553835B (zh) * 2014-02-26 2016-10-11 友達光電股份有限公司 主動基板以及顯示面板
KR102503719B1 (ko) * 2016-05-03 2023-02-24 삼성디스플레이 주식회사 액정 표시 장치
KR102464900B1 (ko) 2016-05-11 2022-11-09 삼성디스플레이 주식회사 디스플레이 장치
JP6873753B2 (ja) * 2017-03-09 2021-05-19 パナソニック液晶ディスプレイ株式会社 液晶表示装置
CN109256418A (zh) * 2017-07-14 2019-01-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN108280317B (zh) * 2018-04-27 2024-02-13 深圳市爱协生科技股份有限公司 显示驱动集成电路结构及制作方法
CN109087894A (zh) * 2018-07-17 2018-12-25 武汉华星光电半导体显示技术有限公司 柔性显示器
TWI819745B (zh) * 2022-08-11 2023-10-21 友達光電股份有限公司 近眼顯示裝置及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200304576A (en) * 2002-03-15 2003-10-01 Lg Philips Lcd Co Ltd Liquid crystal display and fabrication method thereof
US20040036816A1 (en) * 2002-08-23 2004-02-26 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same
TW591315B (en) * 2000-11-15 2004-06-11 Casio Computer Co Ltd Liquid crystal display apparatus
JP2005077822A (ja) * 2003-09-01 2005-03-24 Casio Comput Co Ltd トランジスタアレイ基板の製造方法及びトランジスタアレイ基板

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2668935B2 (ja) 1988-05-10 1997-10-27 松下電器産業株式会社 マトリクス型画像表示装置用半導体装置およびその製造方法
JPH03249735A (ja) 1990-02-28 1991-11-07 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JPH04369623A (ja) 1991-06-19 1992-12-22 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3286930B2 (ja) 1995-07-03 2002-05-27 富士通株式会社 薄膜トランジスタマトリクス基板
JP2803713B2 (ja) 1995-12-08 1998-09-24 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP3622934B2 (ja) 1996-07-31 2005-02-23 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ型液晶表示装置
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100244447B1 (ko) 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
JP4302194B2 (ja) * 1997-04-25 2009-07-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6307214B1 (en) * 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6452211B1 (en) * 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4027465B2 (ja) * 1997-07-01 2007-12-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその製造方法
JP3390633B2 (ja) * 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JP4050377B2 (ja) * 1997-10-31 2008-02-20 セイコーエプソン株式会社 液晶装置及び電子機器並びに投射型表示装置
US6294441B1 (en) * 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4156115B2 (ja) 1998-12-25 2008-09-24 シャープ株式会社 マトリクス配線基板及び液晶表示装置用基板
WO2000059041A1 (en) 1999-03-30 2000-10-05 Seiko Epson Corporation Method of manufacturing thin-film transistor
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2001051303A (ja) * 1999-08-05 2001-02-23 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2002116712A (ja) 2000-10-04 2002-04-19 Advanced Display Inc 表示装置および表示装置の製造方法
JP4048711B2 (ja) * 2000-11-15 2008-02-20 カシオ計算機株式会社 薄膜トランジスタパネル
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002289857A (ja) * 2001-03-23 2002-10-04 Toshiba Corp マトリクスアレイ基板の製造方法
KR100732877B1 (ko) * 2001-08-21 2007-06-27 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그의 제조 방법
JP2005506575A (ja) * 2001-09-26 2005-03-03 サムスン　エレクトロニクス　カンパニー　リミテッド 薄膜トランジスタ基板及びその製造方法と液晶表示装置
KR100835974B1 (ko) * 2001-12-24 2008-06-09 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP2003243327A (ja) 2002-02-20 2003-08-29 Seiko Epson Corp 電子デバイス、配線形成方法および配線形成装置
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) * 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US20040174483A1 (en) 2003-03-07 2004-09-09 Yayoi Nakamura Liquid crystal display device having auxiliary capacitive electrode
JP4182779B2 (ja) * 2003-03-07 2008-11-19 カシオ計算機株式会社 表示装置およびその製造方法
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7211454B2 (en) * 2003-07-25 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a light emitting device including moving the source of the vapor deposition parallel to the substrate
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
CN101880859B (zh) * 2005-01-12 2013-03-27 出光兴产株式会社 溅射标靶
CN1743933A (zh) * 2005-09-27 2006-03-08 广辉电子股份有限公司 像素结构及其制造方法
KR100818887B1 (ko) 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
JP5121221B2 (ja) 2005-12-26 2013-01-16 株式会社半導体エネルギー研究所 半導体装置
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20090207329A1 (en) * 2006-03-24 2009-08-20 Sharp Kabushiki Kaisha Liquid crystal display
TWI430234B (zh) * 2006-04-05 2014-03-11 Semiconductor Energy Lab 半導體裝置，顯示裝置，和電子裝置
JP4862777B2 (ja) * 2007-08-10 2012-01-25 カシオ計算機株式会社 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW591315B (en) * 2000-11-15 2004-06-11 Casio Computer Co Ltd Liquid crystal display apparatus
TW200304576A (en) * 2002-03-15 2003-10-01 Lg Philips Lcd Co Ltd Liquid crystal display and fabrication method thereof
US20040036816A1 (en) * 2002-08-23 2004-02-26 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP2005077822A (ja) * 2003-09-01 2005-03-24 Casio Comput Co Ltd トランジスタアレイ基板の製造方法及びトランジスタアレイ基板

Also Published As

Publication number Publication date
CN101452176A (zh) 2009-06-10
US20090146150A1 (en) 2009-06-11
TW200947084A (en) 2009-11-16
US20120032177A1 (en) 2012-02-09
JP2009157354A (ja) 2009-07-16
US8039840B2 (en) 2011-10-18
TWI450008B (zh) 2014-08-21
CN102683355A (zh) 2012-09-19
JP5292066B2 (ja) 2013-09-18
JP2013080228A (ja) 2013-05-02
TW201213993A (en) 2012-04-01
US8878184B2 (en) 2014-11-04
CN102683355B (zh) 2015-01-28
CN101452176B (zh) 2012-06-20

Similar Documents

Publication Publication Date Title
TWI567466B (zh) 顯示裝置及半導體裝置
JP7018918B2 (ja) 半導体装置
US7993991B2 (en) Manufacturing method of thin film transistor and manufacturing method of display device
TWI483049B (zh) 液晶顯示裝置和其製造方法，以及電子裝置
US8035107B2 (en) Method for manufacturing display device
JP5394126B2 (ja) 薄膜トランジスタ及び該薄膜トランジスタを有する表示装置
US9178071B2 (en) Method for manufacturing semiconductor device