CN101452176B - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN101452176B
CN101452176B CN200810186986.0A CN200810186986A CN101452176B CN 101452176 B CN101452176 B CN 101452176B CN 200810186986 A CN200810186986 A CN 200810186986A CN 101452176 B CN101452176 B CN 101452176B
Authority
CN
China
Prior art keywords
semiconductor layer
film
electrode
forms
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810186986.0A
Other languages
English (en)
Other versions
CN101452176A (zh
Inventor
细谷邦雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101452176A publication Critical patent/CN101452176A/zh
Application granted granted Critical
Publication of CN101452176B publication Critical patent/CN101452176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的目的在于提供一种具有高开口率且具有大容量的存储电容器的显示装置。本发明涉及一种显示装置及其制造方法，所述显示装置包括：包括栅电极；栅极绝缘膜；第一半导体层；沟道保护膜；分离为源区和漏区，以及源电极和漏电极的导电性第二半导体层的薄膜晶体管；在所述第二导电膜上形成的第三绝缘层；形成在所述第三绝缘层上且与源电极或漏电极的一方电连接的像素电极；夹着电容布线上的第三绝缘层形成在第一绝缘层上的电容布线与像素电极的重叠区域中的存储电容器。

Description

显示装置及其制造方法
技术领域
本发明涉及一种显示装置及其制造方法。
背景技术
用于显示图像或文字信息的有源矩阵型显示装置广泛地应用于如笔记本个人计算机或台式计算机的监视器、便携式电话机、音乐再生装置、电视机、便携式终端、数码相机、摄像机、图像和动画阅览专用的浏览器等的电子设备。
作为有源矩阵型显示装置，在成为显示区域的像素部分中分别对应于各个像素并以矩阵形状配置有源元件(例如，薄膜晶体管(TFT))而构成。TFT作为开关元件控制施加给像素的电压，以进行所希望的图像显示。
在用作开关元件的TFT元件之中，具有沟道停止型(也称为沟道保护型、蚀刻停止型)的反交错型TFT的元件衬底可以使用五个光掩模制造出像素电极(参照专利文献1)。
图6、图7、图8A至8C、图9A和9B示出现有的沟道停止型的反交错型TFT以及具有该TFT的像素部的例子。图6是一个像素以及其周围的俯视图，图7是沿着图6的虚线B-B’切断的截面图。图8A至8C、图9A和9B是表示到图7为止的制作工序的截面图。
在一个像素中，在衬底1101上设置有TFT区域1141、电容区域1142、以及布线区域1143。TFT区域1141中设置有栅极布线1102、栅极绝缘膜1104、包含沟道形成区域的i型半导体层1113、由绝缘膜形成的沟道保护膜1108、由包含赋予一种导电型的杂质元素的半导体层形成的源区1118和漏区1117、源极布线1122、漏电极1121、保护膜1127、以及像素电极1131。
电容区域1142中设置有电容布线1151、栅极绝缘膜1104、保护膜1127、像素电极1131。另外，布线区域1143中设置有源极布线1122。
电容区域1142具有以下结构：使用与栅极布线1102相同的材料以及相同的工序形成电容布线1151，将像素电极1131用作上下的电极，并将夹在电极间的栅极绝缘膜1104和保护膜1127用作电介质。
在现有的沟道停止型的反交错型TFT及像素部的制造中，首先在衬底1101上形成第一导电膜1161，然后在第一导电膜1161上形成抗蚀剂掩模1162(参照图8A)。
这里的抗蚀剂掩模是经过涂敷抗蚀剂材料并利用光掩模进行曝光然后进行显影的工序而形成的。当对涂敷的抗蚀剂材料从上方进行曝光时，为形成抗蚀剂掩模需要一个光掩模。也就是说，为形成抗蚀剂掩模1162需要第一光掩模。
将抗蚀剂掩模1162用作掩模，对第一导电膜1161进行蚀刻来形成栅极布线1102和电容布线1151。然后，在去除抗蚀剂掩模1162之后形成栅极绝缘膜1104、半导体层1105、以及绝缘膜1106。接下来，在形成沟道保护膜1108的区域中形成抗蚀剂掩模1109(参照图8B)。也就是说，为形成抗蚀剂掩模1109需要第二光掩模。
接下来，将抗蚀剂掩模1109用作掩模，对绝缘膜1106进行蚀刻来形成沟道保护膜1108。在去除抗蚀剂掩模1109之后，在半导体层1105及沟道保护膜1108上形成包含赋予一种导电型的杂质元素的半导体层1111、以及第二导电膜1112。在第二导电膜1112上形成抗蚀剂掩模1125(参照图8C)。也就是说，使用第三光掩模。
将抗蚀剂掩模1125用作掩模，对第二导电膜1112以及半导体层1111进行蚀刻。此时，沟道保护膜1108以及栅极绝缘膜1104用作蚀刻停止层。由此第二导电膜1112被分断而形成源极布线1122以及漏电极1121。另外，包含赋予一种导电型的杂质元素的半导体层1111也被分断，分断成源区1118以及漏区1117。此外，半导体层1105也被蚀刻，其端部与漏区1117以及漏电极1121的端部相一致。接着，在去除抗蚀剂掩模1125之后，在整个面上形成保护膜1127并形成抗蚀剂掩模1128(参照图9A)。也就是说，使用第四光掩模。
使用抗蚀剂掩模1128，对保护膜1127进行蚀刻来形成接触孔1173。在去除抗蚀剂掩模1128之后，形成第三导电膜1129，并在第三导电膜1129上形成像素电极1131的区域上形成抗蚀剂掩模1134(参照图9B)。也就是说，使用第五光掩模。
将抗蚀剂掩模1134用作掩模，第三的导电膜1129被蚀刻而形成像素电极1131。然后去除抗蚀剂掩模1134，就可以完成图7所示的像素部。
[专利文献1]
日本专利申请公开2002-148658号公报
发明内容
在现有的像素部的制造中需要五个光掩模。若增加一个光掩模，则除了涂敷抗蚀剂材料、使用光掩模进行曝光、显像等工序之外，如曝光前的预烤、曝光后的后焙烧、剥离抗蚀剂、抗蚀剂剥离后的清洗、清洗后的干燥等各种各样的工序也增加，这样就使制造时间和制造成本增加。
此外有可能没能剥离的抗蚀剂材料进入到元件中，而成为产生缺陷的原因。因此有可能导致元件或装置的可靠性降低。
此外，在图6以及图7所示的结构中，存储电容器的介电薄膜是由栅极绝缘膜1104和保护膜1127两层绝缘膜而构成。因此，与介电薄膜为一层绝缘膜的情况相比，介电薄膜为两层绝缘膜时存储电容器的电容量变小。
电容与介电薄膜的膜厚度成反比，并与面积成正比。因此，为确保得到目标的存储电容器的电容值，需要使电容区域1142的面积为大。
但是若将电容区域1142的面积设置得较大，则像素部的开口率降低。
鉴于上述问题，本发明的目的在于在不增加光掩模个数并且不使开口率降低的情况下，通过减薄介电薄膜的厚度来增加电容量。
在本发明中，为了在沟道停止型的反交错型TFT中获得高开口率，使用像素电极和由与源电极以及漏电极相同的材料和相同的工序形成的导电膜(以下称为第二导电膜)来形成储存电容器。并且只由一层保护膜形成像素电极与第二导电膜之间的介电薄膜。因此，可以同时得到高开口率的像素部和电容量大的存储电容器。
源极布线也使用与栅极布线相同的材料和相同的工序形成的导电膜(以下称为第一导电膜)而形成。此外，在源极布线和栅极布线的交叉部，将任一方的布线在交叉部分割断并通过第二导电膜连接上。
尤其是在第一导电膜和第二导电膜的连接中，使用用作像素电极的材料的透光性导电膜。当要连接第一导电膜和第二导电膜时，在现有的技术中需要形成栅极绝缘膜的绝触孔的工序。
但是在本发明中，通过采用下述结构可以不进行形成栅极绝缘膜的接触孔的工序。即，在第一导电膜上的栅极绝缘膜、半导体层、以及第二导电膜中形成接触孔(第一接触孔)，接着在保护膜中形成比第一接触孔更大的接触孔(第二接触孔)。并将与第二接触孔相接触的透光性导电膜分别连接到部分露出在第二接触孔内的第二导电膜和露出在第一接触孔内的第一导电膜。
在形成第一接触孔时，由于TFT具有沟道保护膜，所以对i型半导体层的蚀刻受到阻碍，而只可以对在第一接触孔中的半导体层选择性地进行蚀刻。
本发明涉及一种显示装置，其包括：薄膜晶体管，包括：由第一导电膜形成的栅电极，由所述第一导电膜上的第一绝缘层形成的栅极绝缘膜，所述第一绝缘层上的与所述栅电极重叠的第一半导体层，由设置在所述第一半导体层上的第二绝缘层形成沟道保护膜，其中所述沟道保护膜与所述栅电极重叠，与所述第一半导体层重叠且一端延伸到沟道保护膜上且分离为源区和漏区并包含赋予一种导电型的杂质元素的第二半导体层，以及由所述第二半导体层上的第二导电膜形成且对应于所述源区及漏区而形成的源电极及漏电极；在所述第二导电膜上形成的第三绝缘层；由所述第三绝缘层上的第三绝缘膜形成，且通过在所述第三绝缘层中形成的接触孔与所述源电极或漏电极的一方电连接的像素电极；所述第一绝缘层上的由所述第一半导体层、所述第二半导体层以及所述第二导电膜的层叠体形成的电容布线；以及形成在所述电容布线上的所述第三绝缘层与所述像素电极重叠区域中的存储电容器。
另外，本发明涉及一种显示装置，其包括：薄膜晶体管，包括：由第一导电膜形成的栅电极，由所述第一导电膜上的第一绝缘层形成的栅极绝缘膜，所述第一绝缘层上的与所述栅电极重叠的第一半导体层，由设置在所述第一半导体层上的第二绝缘层形成的沟道保护膜，其中所述沟道保护膜与所述栅电极重叠，与所述第一半导体层重叠且一端延伸到沟道保护膜上且分离为源区和漏区并包含赋予一种导电型的杂质元素的第二半导体层，以及由所述第二半导体层上的第二导电膜形成且对应于所述源区及漏区而形成的源电极及漏电极；在所述第二导电膜上形成的第三绝缘层；由所述第三绝缘层上的第三绝缘膜形成，且通过在所述第三绝缘层中形成的接触孔与所述源电极或漏电极的一方电连接的像素电极；所述第一绝缘层上的由所述第一半导体层、所述第二半导体层以及所述第二导电膜的叠层体形成的电容布线；以及形成在所述电容布线上的所述第三绝缘层与所述像素电极重叠区域中的存储电容器；以及连接区域，包括：由所述第一导电膜形成的布线；以及，由所述布线上的所述第三导电膜形成，并与所述源电极或漏电极的另一方的上表面和侧面相接触的电极。
在本发明中所述第三导电膜是透光性导电膜。
另外，本发明涉及一种显示装置的制造方法，其步骤如下：在衬底上形成第一导电膜；在所述第一导电膜上形成第一抗蚀剂掩模；使用所述第一抗蚀剂掩模对所述第一导电膜进行蚀刻而形成栅极布线以及源极布线；在所述栅极布线以及源极布线上，形成成为栅极绝缘膜的第一绝缘膜、i型半导体层、以及第二绝缘膜；在所述第二绝缘膜上形成第二抗蚀剂掩模；使用所述第二抗蚀剂掩模对所述第二绝缘膜进行蚀刻而形成沟道保护膜；在所述i型半导体层以及沟道保护膜上形成包含有赋予一种导电型的杂质元素的导电型半导体层、以及第二导电膜；在所述第二导电膜上形成第三抗蚀剂掩模；并且使用所述第三抗蚀剂掩模对所述第二导电膜、所述导电型半导体层、所述i型半导体层进行蚀刻，从而使所述沟道保护膜露出；通过对所述第二导电膜进行蚀刻形成源电极、漏电极、以及电容布线；通过对所述导电型半导体层进行蚀刻形成源区、漏区、以及所述电容布线的导电型半导体层；通过对所述i型半导体层进行蚀刻形成包含沟道形成区域的i型半导体层、以及电容布线的i型半导体层；并且通过对所述第二导电膜、所述导电型半导体层、所述i型半导体层进行蚀刻，在所述源极布线以及所述栅极绝缘膜上形成第一接触孔。然后，以覆盖所述源电极以及漏电极、所述沟道保护膜、所述电容布线的布线的方式形成保护膜；在所述保护膜上形成第四抗蚀剂掩模；并且使用所述第四抗蚀剂掩模对所述保护膜以及所述栅极绝缘膜进行蚀刻。从而，通过对所述保护膜进行蚀刻形成比所述第一接触孔直径更大的第二接触孔；通过对所述栅极绝缘膜进行蚀刻以去除所述第一接触孔中的栅极绝缘膜而露出所述源极布线；通过所述去除了栅极绝缘膜的第一接触孔以及第二接触孔，在所述保护膜、所述源电极、所述源区、所述i型半导体层、以及所述栅极绝缘膜中形成阶梯状接触孔；并且通过对所述保护膜进行蚀刻，在所述保护膜中形成到达所述漏电极的第三接触孔。然后，以覆盖所述保护膜、所述阶梯状接触孔、所述第三接触孔的方式形成第三导电膜；在所述第三导电膜上形成第五抗蚀剂掩模；并且使用所述第五抗蚀剂掩模对所述第三导电膜进行蚀刻而形成通过所述第三接触孔与所述漏电极电连接，且延伸到所述电容布线上的像素电极，并且通过对所述第三导电膜进行蚀刻，在所述阶梯状接触孔中形成与所述源极布线以及所述源电极电连接的电极。
在本发明中所述第三导电膜是透光性导电膜。
注意，半导体装置是指通过利用半导体特性而发挥功能的如薄膜晶体管等的元件以及具有该种元件的所有装置。例如，使用了薄膜晶体管的液晶显示装置、使用了薄膜晶体管的电子设备都包括在其范畴内。
根据本发明可以获得存储电容器的电容量大、开口率高的像素部而不增加光掩模的个数。为此，可以获得制造成本低、所需制造时间少且可靠性高的显示装置以及具有该种显示装置的电子设备。
附图说明
图1A至1D是说明本发明的像素部的制造工序的截面图；
图2A至2C是说明本发明的像素部的制造工序的截面图；
图3A至3C是说明本发明的像素部的制造工序的截面图；
图4是说明本发明的像素部的制造工序的截面图；
图5是本发明的像素部的俯视图；
图6是现有的像素部的俯视图；
图7是说明现有的像素部的制造工序的截面图；
图8A至8C是说明现有的像素部的制造工序的截面图；
图9A和9B是说明现有的像素部的制造工序的截面图；
图10是说明本发明的液晶显示装置的制造工序的截面图；
图11A至11D是说明本发明的液晶显示装置的制造工序的俯视图；
图12是说明本发明的液晶显示装置的制造工序的俯视图；
图13是示出应用有本发明的电子设备的例子的图；
图14是示出应用有本发明的电子设备的例子的图；
图15A和15B是示出应用有本发明的电子设备的例子的图；
图16A和16B是示出应用有本发明的电子设备的例子的图；
图17是示出应用有本发明的电子设备的例子的图；
图18A至18E是示出应用有本发明的电子设备的例子的图；
图19A和19B是示出应用有本发明的电子设备的例子的图；
图20是说明本发明的像素部的制造工序的截面图；
图21是说明本发明的像素部的制造工序的俯视图；
图22是说明本发明的像素部的制造工序的俯视图；
图23是说明本发明的像素部的制造工序的俯视图。
[选择图]图4。
具体实施方式
下面，关于本发明的实施方式将参照附图给予说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是本发明可以以多个不同形式来实施，其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。
注意，在用来说明实施方式的所有附图中，使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。
实施方式1
在本实施方式中使用图1A至1D、图2A至2C、图3A至3C、图4、图5、图20、图21、图22、图23对本发明的沟道停止型的反交错型TFT以及具有该沟道停止型的反交错型TFT的像素部的制造方法进行说明。
图5是根据本实施方式制造的像素部的俯视图；图4是沿着图5中所示的A-A’切断的截面图。在图4以及图5中，在衬底101上形成有TFT区域141、电容区域142、以及连接区域143。以下使用图1A至1D、图2A至2C、图3A至3C、图20、图21、图22、图23对到图4为止的制造工序进行说明。
首先在衬底101上形成第一导电膜161，接着形成用来形成栅极布线102以及源极布线103的抗蚀剂掩模162(参照图1A)。
如上所述，为形成抗蚀剂掩模162需要一个光掩模。将用来形成抗蚀剂掩模162的光掩模作为第一光掩模。
将具有透光性的绝缘衬底用作衬底，例如作为衬底101，可以使用以康宁公司(Coming)的#7059、#1737、以及EAGLE 2000等为典型的钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、以及铝硅酸盐玻璃等的透光性玻璃衬底。另外，还可以使用具有透光性的石英衬底等。
第一导电膜161优选由铝(Al)等低电阻导电材料形成，然而，当仅采用铝单质时耐热性很低且有容易腐蚀等问题，所以优选与耐热性导电材料组合来形成叠层膜。
耐热性导电材料由选自钼(Mo)、钛(Ti)、钽(Ta)、钨(W)、以及铬(Cr)中的元素、以上述元素为成分的合金膜、或以上述元素为成分的氮化物形成。或者，也可以仅组合这样的耐热性导电材料来形成。
此外，除了纯铝以外，含有0.01atomic％至5atomic％的钪(Sc)、钛(Ti)、硅(Si)、铜(Cu)、铬(Cr)、钕(Nd)、或钼(Mo)等的铝也可以用于这里使用的铝(Al)。若添加质量大于铝的原子，就有抑制铝原子当进行热处理时的移动而防止产生小丘的效果。
作为上述的铝和耐热性导电材料的组合实例，可以使用铬(Cr)及铝(Al)的叠层膜；铬(Cr)及含有钕的铝(Al-Nd)的叠层膜；钛(Ti)、铝(Al)以及钛(Ti)的叠层膜；钛(Ti)、含有钕的铝(Al-Nd)以及钛(Ti)的叠层膜；钼(Mo)、铝(Al)以及钼(Mo)的叠层膜；钼(Mo)、含有钕的铝(Al-Nd)以及钼(Mo)的叠层膜；钼(Mo)及铝(Al)的叠层膜；钼(Mo)及含有钕的铝(Al-Nd)的叠层膜等。
接下来，将抗蚀剂掩模162用作掩模对第一导电膜161进行蚀刻而形成栅极布线102以及源极布线103，然后去除抗蚀剂掩模162(参照图1B)。
图1B示出沿着俯视图图21中的虚线A-A’切断的截面。
接下来，将用作第一绝缘膜的栅极绝缘膜104、i型半导体层105、以及第二绝缘膜106在保持不与大气接触的真空状态下，使用CVD法连续地形成在衬底101、栅极布线102、以及源极布线103上，。
这里，i型半导体层也称作本征半导体层，是指半导体层中含有的赋予一种导电型的杂质元素，即赋予p型、或n型的杂质元素的浓度在1×1020cm-3以下，且氧以及氮的浓度在9×1019cm-3以下，并且光导电率是暗导电率的一百倍以上的半导体。该本征半导体中含有包含周期表中第13族、或第15族的杂质元素的物质。也就是说，作为微晶半导体层，当不对其意图性地添加用来控制价电子的杂质元素时其呈现弱的n型导电性，所以在i型微晶半导体膜中需要在进行成膜的同时或之后意图性或非意图性地添加赋予p型的杂质元素。
在本实施方式中，虽然使用无掺杂非晶硅膜作为i型半导体层105，但是作为半导体层不限定于硅膜，还可以使用锗膜、硅锗膜等。
另外，作为栅极绝缘膜104以及第二绝缘膜106可以使用氧化硅膜、氮化硅膜、含有氧的氮化硅膜、以及含有氮的氧化膜中的任一个或两个以上的叠层膜而形成。在本实施方式中，形成氮化硅膜作为栅极绝缘膜104以及第二绝缘膜106。
接下来，在第二绝缘膜106上形成抗蚀剂掩模109(参照图1C)，将抗蚀剂掩模109用作掩模进行蚀刻而形成沟道保护膜108(参照图1D)。另外，在该蚀刻工序中还可以使用半色调掩模、回流法对i型半导体层进行蚀刻来形成岛状半导体层。
图1D示出沿着俯视图图22中的虚线A-A’切断的截面。
另外，在形成抗蚀剂掩模109时使用第二光掩模。
另外，根据不同的蚀刻方法，还可以将沟道保护膜108、抗蚀剂掩模109用作掩模而对i型半导体层105进行蚀刻来形成具有比由第二绝缘膜106形成的沟道保护膜108更缓坡的锥形形状的岛状半导体层。
但是当由i型半导体层105形成岛状半导体层时，岛状半导体层需要具有可以与在其上形成的含有赋予一种导电型的杂质元素的半导体层(以下称作“导电型半导体层”)连接的上表面。
覆盖i型半导体层105、沟道保护层108地形成导电型半导体层111、以及第二导电膜112。当包含在导电型半导体层111中的赋予一种导电型的杂质元素为赋予n型的杂质元素时，可以使用磷(P)、或砷(As)；当其为赋予p型的杂质元素时，可以使用硼(B)。在本实施方式中，因要形成n型的沟道停止型反交错型TFT，所以形成含有磷的非晶硅膜作为导电型半导体层111。另外，第二导电膜112可以使用与第一导电膜161相同的材料来形成。
接下来，在第二导电膜112上形成抗蚀剂掩模125，将抗蚀剂掩模125用作掩模对i型半导体层105、导电型半导体层111、第二导电膜112进行蚀刻(参照图2A)。使用干蚀刻法对i型半导体层105以及导电型半导体层111进行蚀刻，但第二导电膜112的蚀刻即可以利用干蚀刻也可以利用湿蚀刻。蚀刻结束之后去除抗蚀剂掩模125(参照图2B)。
为形成抗蚀剂掩模125需要第三光掩模。
在TFT区域141中，在i型半导体层105中的成为沟道形成区域的区域中，沟道保护膜108用作蚀刻停止层，仅导电型半导体层111以及第二导电膜112被蚀刻，而i型半导体层105不被蚀刻。被蚀刻的导电型半导体层111以及第二导电膜112分别被分断为源区118和漏区117、以及源电极122和漏电极121。
注意，在本实施方式中，为了容易理解，对源区118和漏区117、源电极122和漏电极121、以及源极布线103、源和漏加以区分，但是根据电流的方向源电极和漏电极也有对调的情况。
由于在连接区域143中没有沟道保护膜，所以i型半导体层105以及导电型半导体层111被蚀刻而在i型半导体层105以及导电型半导体层111中形成第一接触孔171。
另外，在电容区域142中通过本蚀刻工序形成由第二导电膜形成的布线123、导电型半导体层116、i型半导体层114的叠层体而形成电容布线。
图2B示出沿着俯视图图23的虚线A-A’切断的截面。
接下来，在整个面上形成由第三绝缘膜形成的保护膜127(参照图2C)。保护膜127可以使用与栅极绝缘膜104、第二绝缘膜106相同的材料来形成，在本实施方式中使用氮化硅膜。
在形成保护膜127之后形成抗蚀剂掩模128，将抗蚀剂掩模128用作掩模对保护膜127进行蚀刻。在本实施方式中，采用干蚀刻法对保护膜127进行蚀刻(参照图3A)。
当形成抗蚀剂掩模128时使用第四光掩模。
在TFT区域141中，形成用来连接在之后的工序中形成的像素电极131、TFT的漏电极121的第三接触孔173。当为了形成接触孔173对保护膜127进行蚀刻时，由第二导电膜形成的漏电极121用作蚀刻停止层。
另一方面，在连接区域143中，保护膜127和栅极绝缘膜104被蚀刻而使源极布线103露出。另外，根据该蚀刻形成比通过对i型半导体层105以及导电型半导体层111进行蚀刻而形成的第一接触孔171更大且将第一接触孔171完全覆盖的第二接触孔172。
在第一接触孔171和第二接触孔172互不重叠的区域中，由于存在由第二导电膜形成的源电极122，所以干蚀刻停止于源电极122尤其是源电极122的上表面。也就是说，源电极122用作蚀刻停止层。
另外，在第一接触孔171和第二接触孔172互相重叠的区域中，保护膜127下方的栅极绝缘膜104也被蚀刻而使由第一导电膜形成的源极布线103露出。
通过该蚀刻工序，在连接区域143中形成阶梯状的接触孔。如上所述，在第一接触孔171和第二接触孔172互不重叠的区域中源电极122的上表面和侧面露出。由于源电极122露出的区域将成为与在之后的工序中形成的由透光性导电膜形成的连接电极132的连接区域，所以需要考虑接触电阻地来设计其宽度。也就是说，若露出面积大则接触电阻减小；另一方面，若露出面积小则接触电阻增大。为此，需要适当地对其进行设计。
在电容区域142中，由于保护膜127将成为形成电容器的介电薄膜，所以不对其进行蚀刻而将其残留。
接下来，去除抗蚀剂掩模128之后形成透光性导电膜129(参照图3B)。作为透光性导电膜129，可以使用铟锡氧化物(简称ITO)、含氧化硅的氧化铟锌、氧化铟锌(简称IZO)、氧化锌等的金属氧化物或半导体氧化物。在本实施方式中，将铟锡氧化物用作透光性导电膜129。
在透光性导电膜129上形成抗蚀剂掩模134，将抗蚀剂掩模134用作掩模对透光性导电膜129进行蚀刻而形成像素电极131以及连接电极132(参照图3C)。
为形成抗蚀剂掩模134需要第五光掩模。
在TFT区域141中，漏电极121与像素电极131通过形成在保护膜127中的接触孔电连接。
像素电极131延伸到电容区域142，并且在像素电极131夹着保护膜127与布线123重叠的区域中形成存储电容器。
另一方面，在连接区域143中，因为在所述阶梯状的接触孔上形成有具有将第二接触孔172完全覆盖的面积的由透光性导电膜129形成的连接电极132，所以连接电极132、源极布线103、源电极122电连接。并且连接电极132和源电极122由于在露出的表面以及侧面互相连接，所以可以进行确实地接触。
接下来去除抗蚀剂掩模134，来完成本实施方式的像素部(参照图4)。
使用五个光掩模可以形成含有沟道停止型的反交错型TFT的TFT区域141、电容区域142、以及连接区域143。并将这些分别对应每个像素以矩阵形状地设置而构成图像显示部。由此可以形成用于制造使用有有源元件TFT的有源矩阵型显示装置的一方的衬底。在本说明书中为方便起见将该种衬底称为TFT衬底。
另外如图20所示，也可以将微晶半导体层(也称为「半非晶半导体层」)113a和非晶半导体层113b的叠层膜用作i型半导体层113。
注意，半非晶半导体(在本说明书中也称为「Semi-amorphousSmiconductor(SAS)」)层是指具有非晶半导体和晶体结构的半导体(包括单晶、多晶)层之间的中间结构的半导体的层。该半非晶半导体层为具有在自由能方面上很稳定的第三状态的半导体层，并且具有短程有序且具有晶格畸变的结晶，可以以其粒径为0.5nm至20nm使它分散存在于非单晶半导体膜中。注意，微晶半导体层(Micro CrystalSemiconductor Film)也包括在半非晶半导体层内。
作为半非晶半导体层的一个例子，可以举出半非晶硅层。在半非晶硅层中，其拉曼光谱转移到比520cm-1更低频率一侧。此外，在进行X射线衍射时，观测到Si晶格所导致的(111)、(220)的衍射峰值。此外，包含有至少1原子％或更多的氢或卤素，以便终结悬空键。在本说明书中，为方便起见，将这种硅层称为半非晶硅层。另外，可以通过将氦、氩、氪、氖等的稀有气体元素包含在半非晶半导体层而进一步促进晶格畸变来提高稳定性以获得良好的半非晶半导体层。
此外，可以通过对包含硅的气体进行辉光放电分解来获得非晶硅层。作为包含硅的气体典型地可举出SiH4，此外还可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，通过用氢或将选自氦、氩、氪、氖中的一种或多种稀有气体元素添加到氢中的气体稀释该包含硅的气体来使用，可以容易地形成非晶硅层。优选在稀释比率为2倍至1000倍的范围内稀释包含硅的气体。另外，可以将CH4、C2H6等的碳化物气体、GeH4、GeF4等的锗化气体、F2等混入在包含硅的气体中，以将能带宽度调节为1.5eV至2.4eV或者0.9eV至1.1eV。
当沟道形成区域由微晶半导体层113a和非晶半导体层113b的叠层形成时，具有以下优点：当处于导通状态时，载流子流过微晶半导体层113a，所以导通电流增大，TFT的迁移率提高。
另一方面当处于截止状态时，若泄漏电流流过微晶半导体层，则泄漏电流有可能增大。但是，当沟道形成区域为微晶半导体层113a和非晶半导体层113b的叠层时，因为泄漏电流流过非晶半导体层113b，所以可以抑制泄漏电流。
以下分别参照图4、图5、以及图7、图6对使用本实施方式形成的像素部和现有的像素部进行比较说明。
存储电容器的电容量与面积成正比，并与介电薄膜的膜厚度成反比。例如，假设栅极绝缘膜104、栅极绝缘膜1104、以及保护膜127、保护膜1127全由膜厚度为300nm的氮化硅膜形成。本发明的存储电容器的介电薄膜的膜厚度，即保护膜127的膜厚度为300nm，而现有的存储电容器的介电薄膜的膜厚度，即栅极绝缘膜1104以及保护膜1127的膜厚度的总和为600nm。
因此，本发明的存储电容器可以具有现有存储电容器的两倍的电容量。
再者，当本发明的存储电容器与现有的存储电容器的电容量相同时，与现有的存储电容器相比本发明的存储电容器的面积仅为其一半。如此一来，由遮光材料形成的布线123的面积为电容布线1151的面积的一半即可，由此可以比现有的像素部更大地提高开口率。
由上所述，根据本发明的沟道停止型的反交错型TFT以及具有该TFT的像素部，可以制造存储电容器电容量大且开口率高的像素部，而不需增加光掩模的个数。
另外，在本发明中，因为可以将i型半导体层105的膜厚度形成得较薄，所以可以缩短通过CVD法的成膜时间、并减少光照射时泄漏电流的发生。
因为本发明的反交错型TFT为沟道停止型TFT，由于有沟道保护膜108，所以i型半导体层中的沟道形成区域不会暴露在大气中。
另外，在连接区域143中，源极布线103、源电极122、以及连接电极132通过阶梯状接触孔电连接。另一方面，一般来说将由两个不同的层而形成的布线与其它的布线连接时，需要两个接触孔用来进行连接。而在本发明中的阶梯状接触孔虽然与用来进行连接而形成的两个接触孔中的一个相比大小可能会略微大一些，但是与两个接触孔所占的总面积相比则要小得多，因此有利于提高开口率。此外，接触孔个数的减少也意味着故障发生率的降低。
实施方式2
在本实施方式中，参照图10、图11A至11D、以及图12对使用实施方式1制造的TFT衬底来完成液晶显示装置的制造工序进行说明。
覆盖TFT衬底上的保护膜127及像素电极131地形成取向膜208。注意，通过使用液滴喷出法或丝网印刷法或胶版印刷来形成取向膜208即可。之后，对取向膜208的表面进行摩擦处理。
在相对衬底211上，提供由着色层212、遮光层(黑矩阵)213、以及外罩层214构成的彩色滤光片，并且形成由透光性导电膜形成的相对电极215，在其上形成取向膜216(参照图10)。通过由透光性导电膜形成相对电极215，本实施方式的液晶显示装置成为透过型液晶显示装置。注意，若由反射电极形成相对电极215，则本实施方式的液晶显示装置成为反射型液晶显示装置。
然后使用分配器描画密封剂221，并使其包围与像素部分231重叠的区域。此处，为了滴下液晶218，示出了描画密封剂221，并使其包围像素部分231的方式。然而，还可以使用浸渍法(泵浦方式)，该方法在使用密封剂包围像素部分231且提供开口部分，并在贴合TFT衬底之后，利用毛细现象来注入液晶(参照图11A)。
其次，在减压下不使气泡进入地滴落液晶218(参照图11B)，并且将衬底101及相对衬底211贴合在一起(参照图11C)。在被密封剂221包围的区域内一次或多次滴落液晶218。
在很多情况下，使用TN模式作为液晶218的取向模式，其中，液晶分子的排列从其入口到出口以90度扭转取向。在制造TN模式的液晶显示装置的情况下，使衬底的摩擦方向正交地贴合衬底和相对衬底。
注意，可以通过散布球状间隔物、形成由树脂构成的柱状间隔物或将填料包含在密封剂221中来维持一对衬底之间的间隔。上述柱状间隔物是以丙烯、聚酰亚胺、聚酰亚胺酰胺、环氧中的至少一个为主要成分的有机树脂材料；氧化硅、氮化硅、含氮的氧化硅中的任何一种的材料；或由这些的叠层膜构成的无机材料。
接着进行衬底的分断。在利用一个衬底制造多个面板的情况下，将各个面板彼此分断。此外，在利用一个衬底制造一个面板的情况下，通过将预先分断了的相对衬底贴合在衬底上，可以省略分断步骤(参照图11D)。
然后，中间夹着各向异性导电体层，使用已知的技术贴合FPC(柔性印刷电路)222(参照图12)。通过上述步骤来完成液晶显示装置。此外，如果需要，可以贴合光学薄膜。在形成透过型液晶显示装置时，将偏振片贴合在TFT衬底和相对衬底两者上。通过上述步骤制造本发明的液晶显示装置。
实施方式3
作为应用本发明的电子设备，可以举出电视机、摄像机、数码相机等、眼镜型显示器、导航系统、声音再生装置(汽车音响组件等)、计算机、游戏机、便携式信息终端(移动计算机、便携式电话机、便携式游戏机或电子书籍等)、以及具有记录媒体的图像重放装置(具体地说，能够再生数字通用光盘(DVD)等的记录媒体并具有能够显示该再生图像的显示器的装置)等。
将这种电子设备的具体实例示出于图13、图14、图15A和15B、图16A和16B、图17、图18A至18E、以及图19A和19B。
图13示出组合了液晶显示面板2001和电路衬底2011的液晶模块。在电路衬底2011上形成有控制电路2012、信号分割电路2013等，并且该电路衬底2011通过连接布线2014与使用本发明而形成的液晶显示面板2001电连接。
所述液晶显示面板2001具有提供有多个像素的像素部分2002、扫描线驱动电路2003、以及向选择的像素供应视频信号的信号线驱动电路2004。像素部2002根据实施方式2来制造即可。扫描线驱动电路2003以及信号线驱动电路2004由芯片形成并使用FPC等与像素部2002、以及扫描线驱动电路2003及信号线驱动电路2004连接即可。
通过采用图13所示的液晶模块，可以完成液晶电视接收机。图14为示出液晶电视接收机的主要结构的框图。调谐器2101接收图像信号和音频信号。由图像信号放大电路2102、图像信号处理电路2103、以及控制电路2102处理图像信号，其中图像信号处理电路2103将从图像信号放大电路2102输出的信号转换成对应于红、绿、蓝每个颜色的彩色信号，控制电路2102将图像信号转换成驱动器IC的输入规格。控制电路2102将信号输出至扫描线一侧和信号线一侧。在进行数字驱动的情况下，可以采用如下结构，即，将信号分割电路2013设置在信号线一侧，从而将输入数字信号分割成m个。
将由调谐器2101接收的信号中的音频信号发送给音频信号放大电路2105，将输出通过音频信号处理电路2106提供给扬声器2107。控制电路2108从输入部分2109接收接收站(接收频率)或者音量的控制数据，并且将信号发送到调谐器2101和音频信号处理电路2106。
如图15A所示，通过将液晶模块嵌入到框体2201中，可以完成电视接收机。使用液晶模块来形成显示屏幕2202。此外，适当地设置扬声器2203、操作开关2204等。
另外，在图15B中示出无线方式的可以只将显示器移动的电视接收机。在框体2212中内装有电池及信号接收器，由该电池驱动显示部分2213及扬声器部分2217。电池可以由充电器2210重复充电。另外，充电器2210可以收发图像信号，并且可以将该图像信号发送到显示器的信号接收器。框体2212由操作键2216控制。另外，图15(B)所示的装置，由于也可以通过对操作键2216进行操作来从框体2212将信号发送到充电器2210，所以也可以称为图像声音双向通信装置。另外，通过对操作键2216进行操作，可以将信号从框体2212发送到充电器2210，并且通过由其他电子设备接收充电器2210可以发送的信号，也可以控制其他电子设备的通信，也可以说是通用遥控装置。本发明可以应用于显示部分2213。
通过在图13、图14、以及图15A和15B所示的电视接收机中使用本发明，可以获得具有质量好的显示装置的电视接收机。
当然，本发明不局限于电视接收机，并且可以应用于各种各样的用途，如个人计算机的监视器、尤其是大面积的显示媒体如火车站或机场的信息显示板或者街头的广告显示板等。
图16A示出了通过组合液晶显示面板2301和印刷线路板2302而形成的模块，所述液晶显示面板2301和印刷线路板2302是使用本发明而形成的。液晶显示面板2301具有提供有多个像素的像素部分2303、第一扫描线驱动电路2304、第二扫描线驱动电路2305、以及向被选择了的像素供应视频信号的信号线驱动电路2306。
在印刷线路板2302上配置有控制器2307、中央处理装置(CPU)2308、存储器2309、电源电路2310、声音处理电路2311、以及收发电路2312等。印刷线路板2302和液晶显示面板2301通过柔性印刷线路板(FPC)2313连接。印刷线路板2313还可以具有如下结构，即，设置电容元件和缓冲电路等，以防止噪音对电源电压或信号的干扰或使信号的启动延迟。另外，可以通过COG(玻璃上载芯片)方式在液晶显示面板2301上安装控制器2307、声音处理电路2311、存储器2309、CPU 2308、电源电路2310等。通过COG方式，可以缩小印刷线路板2302的规模。
通过提供在印刷线路板2302上的接口2314进行各种控制信号的输入输出。另外，在印刷线路板2302上提供有天线用端口2315，该天线用端口被用于进行与天线之间的信号的收发。
图16(B)示出图16(A)所示的模块的方块图。该模块包括VRAM2316、DRAM 2317、以及闪存2318等作为存储器2309。在VRAM 2316中存储有显示在显示板上的图像的数据，在DRAM 2317中存储有图像数据或声音数据，而在闪存中存储有各种程序。
电源电路2310供应使液晶显示面板2301、控制器2307、CPU2308、声音处理电路2311、存储器2309、以及收发电路2312工作的电功率。另外，根据显示板的规格，也有在电源电路2310中设置电流源的情况。
CPU 2308具有控制信号生成电路2320、译码器2321、寄存器2322、运算电路2323、RAM 2324、以及用于CPU 2308的接口2319等。经过接口2319输入到CPU 2308的各种信号，在临时保持于寄存器2322之后，输入到运算电路2323及译码器2321等。在运算电路2323中基于被输入的信号进行运算，并且指定发送各种指令的地点。另一方面，输入到译码器2321中的信号被译码，并且该被译码的信号输入到控制信号生成电路2320。控制信号生成电路2320基于被输入的信号而生成包含各种指令的信号，并且将它发送到在运算电路2323中指定的地点，具体说是存储器2309、收发电路2312、声音处理电路2311、以及控制器2307等。
存储器2309、收发电路2312、声音处理电路2311、以及控制器2307分别按照接收到的指令工作。下面对其工作进行简单的说明。
从输入单元2325输入的信号，经过接口2314发送到安装在印刷线路板2302上的CPU 2308。控制信号生成电路2320按照从定位设备或键盘等输入单元2325发送来的信号，将存储于VRAM 2316中的图像数据变换为预定的格式，并且将该变换了的图像数据送交到控制器2307。
控制器2307根据面板的规格对从CPU 2308发送来的包含图像数据的信号实施数据处理，并且将该信号提供给液晶显示面板2301。此外，控制器2307，基于从电源电路2310输入的电源电压及从CPU 2308输入的各种信号，生成Hsync信号、Vsync信号、时钟信号CLK、交流电压(AC Cont)、以及切换信号L/R，并且将它们供给到液晶显示面板2301。
在收发电路2312中，在天线2328中作为电波被收发的信号被处理，具体言之，包括隔离器、带通滤波器、VCO(电压控制振荡器；Voltage Controlled Oscillator)、LPF(低通滤波器；Low PassFilter)、耦合器、平衡不平衡转换器等的高频电路。在收发电路2312中被收发的信号中包含声音信息的信号，按照来自CPU 2308的指令而发送到声音处理电路2311。
按照CPU 2308的指令发送来的包含声音信息的信号在声音处理电路2311中被解调为声音信号，然后被发送到扬声器2327。此外，从麦克风2326发送来的声音信号，在声音处理电路2311中被调制，按照CPU 2308的指令，发送到收发电路2312。
控制器2307、CPU 2308、电源电路2310、声音处理电路2311、以及存储器2309等可以作为本实施方式的封装进行安装。除了高频电路，例如隔离器、带通滤波器、VCO、LPF、耦合器或平衡不平衡转换器等以外，本实施方式还可以应用于任何电路。
图17示出包括图16A和16B所示的模块的便携式电话机的一种方式。液晶显示面板2301，以可自由装卸的方式被组合到外壳2330中。外壳2330可按照液晶显示面板2301的大小适当地改变其形状和尺寸。固定液晶显示面板2301的外壳2330被嵌装在印刷衬底2331中，而被组装为模块。
液晶显示面板2301通过FPC 2313连接到印刷衬底2331。在印刷衬底2331上形成扬声器2332、麦克风2333、收发电路2334、以及包括CPU及控制器等的信号处理电路2335。这种模块与输入单元2336、电池2337和天线2340组合，然后将其收容于框体2339中。液晶显示面板2301所包括的像素部分被布置成使其从框体2339中提供的开孔窗口可以看见。
本实施方式的便携式电话机根据其功能和用途可以被改变为各种方式。例如，若采用具有多个显示面板的结构，或将框体适当地分割成多个并使用铰链而使其成为开闭式的结构，也可以获得上述的作用和效果。
通过在图16A和16B、以及图17所示的便携式电话机中使用本发明，可以获得具有质量好的显示装置的便携式电话。
图18A是液晶显示器，由框体2401、支撑台2402、显示部分2403等构成。本发明可以应用于显示部分2403。
通过使用本发明，可以获得具有质量好的显示装置的液晶显示器。
图18B是计算机，包括主体2501、框体2502、显示部分2503、键盘2504、外部连接端口2505、以及定位设备2506等。本发明可以应用于显示部分2503。
通过使用本发明，可以获得具有质量好的显示装置的计算机。
图18C是便携式计算机，包括主体2601、显示部分2602、开关2603、操作键2604、以及红外线端口2605等。本发明可以应用于显示部分2602。
通过使用本发明，可以获得具有质量好的显示装置的计算机。
图18D是便携式游戏机，包含框体2701、显示部分2702、扬声器部分2703、操作键2704、以及记录媒体插入部分2705等。本发明可以应用于显示部分2702。
通过使用本发明，可以获得具有质量好的显示装置的游戏机。
图18E是具有记录媒体的便携式图像重放装置(具体说是DVD重放装置)，包括主体2801、框体2802、显示部分A2803、显示部分B2804、记录媒体(DVD等)读取部分2805、操作键2806、以及扬声器部分2807等。显示部分A2803主要显示图像信息，显示部分B2804主要显示文字信息。本发明可以应用于显示部分A 2803、显示部分B 2804以及控制用电路部分等。注意，记录媒体是指DVD等，具有记录媒体的图像重放装置中也包括家用游戏机等。
通过使用本发明，可以获得具有质量好的显示装置的图像重放装置。
图19A和19B示出了将本发明的液晶显示装置安装在拍摄装置中例如数码相机中的实例。图19A是当从正面看时的数码相机的透视图，而图19B是当从背面看时的数码相机的透视图。图19A中，该数码相机具有释放按钮2901、主开关2902、取景器窗口2903、闪光部分2904、透镜2905、照相机镜筒2906、以及框体2907。
此外，图19B中，提供取景器目镜窗口2911、监视器2912以及操作按钮2913。
当释放按钮2901按到一半位置时，聚焦机制和曝光机制工作，当释放按钮按到最低位置时，快门按钮开启。
通过按下主开关2902或使主开关2902旋转，来切换数码相机的电源的ON/OFF。
取景器窗口2903配置在数码相机的前透镜2905的上部，它是用于从图19B所示的取景器目镜窗口2911确认照相范围或焦点位置的装置。
闪光部分2904配置在数码相机的前表面的上部，当目标亮度低时，通过按下释放按钮2901，在快门按钮开启的同时发射辅助光。
透镜2905配置在数码相机的正面。透镜由聚焦透镜、变焦透镜等构成，并与未图示的快门按钮和光圈一起构成照相光学系统。此外，在透镜的后面提供图像拍摄元件，例如CCD(电荷耦合装置；ChargeCouoled Device)等。
照相机镜筒2906移动透镜位置以调节聚焦透镜、变焦透镜等的焦点。当摄影时，通过将照相机镜筒滑出，使透镜2905向前移动。此外，当携带时，将透镜2905向后移动成紧缩状态。注意，本实施例中采用可以通过滑出照相机镜筒来缩放拍摄目标的结构，然而，本发明的结构不限于此，还可以为通过框体2907内部的照相光学系统的结构，不滑出照相机镜筒也可以缩放拍摄的数码相机的结构。
取景器目镜窗口2911提供在数码相机背面的上部，该取景器目镜窗口是为了当检查拍摄范围或焦点时通过它进行查看而提供的窗口。
操作按钮2913是提供在数码相机的背面的各种功能按钮，由调整按钮、菜单按钮、显示按钮、功能按钮、以及选择按钮等构成。
本发明的液晶显示装置可以安装到图19A和19B所示的照相机的监视器2912中。因此，可以获得具有质量好的显示装置的数码相机。
注意，本实施方式所示的例子仅仅是一个例子，本发明的用途不局限于此。
本说明书根据2007年12月05日在日本专利局受理的日本专利申请编号2007-314123而制作，所述申请内容包括在本说明书中。

Claims (8)

1.一种显示装置，包括：
薄膜晶体管，包括：
由第一导电膜形成的栅电极；
由所述栅电极上的第一绝缘层形成的栅极绝缘膜；
所述第一绝缘层上的第一半导体层，其中所述第一半导体层与所述栅电极重叠；
由设置在所述第一半导体层上的第二绝缘层形成的沟道保护膜，其中所述沟道保护膜与所述栅电极重叠；
包含赋予一种导电型的杂质元素的第二半导体层，其中所述第二半导体层与所述第一半导体层重叠，且所述第二半导体层被分离为源区和漏区，并且在所述沟道保护膜上设置所述源区的一端部和所述漏区的一端部；以及
所述源区上的源电极和所述漏区上的漏电极，其中所述源电极和所述漏电极由第二导电膜形成；
在所述源电极和所述漏电极上形成的第三绝缘层；
由所述第三绝缘层上的第三导电膜形成的像素电极，其中所述像素电极通过在第三绝缘层中形成的接触孔与所述源电极和所述漏电极其中一方电连接；
在所述第一绝缘层上由所述第一半导体层、所述第二半导体层以及所述第二导电膜的层叠体形成的电容布线；以及
由所述电容布线、所述第三绝缘层、所述像素电极的层叠体形成的存储电容器。
2.根据权利要求1所述的显示装置，其中所述第三导电膜是透光性导电膜。
3.一种显示装置，包括：
薄膜晶体管，包括：
由第一导电膜形成的栅电极；
由所述栅电极上的第一绝缘层形成的栅极绝缘膜；
所述第一绝缘层上的第一半导体层，其中所述第一半导体层与所述栅电极重叠；
由设置在所述第一半导体层上的第二绝缘层形成的沟道保护膜，其中所述沟道保护膜与所述栅电极重叠；
包含赋予一种导电型的杂质元素的第二半导体层，其中所述第二半导体层与所述第一半导体层重叠，且所述第二半导体层被分离为源区和漏区，并且在所述沟道保护膜上设置所述源区的一端部和所述漏区的一端部；以及
所述源区上的源电极和所述漏区上的漏电极，其中所述源电极和所述漏电极由第二导电膜形成；
在所述源电极和所述漏电极上形成的第三绝缘层；
由所述第三绝缘层上的第三导电膜形成的像素电极，其中所述像素电极通过在第三绝缘层中形成的接触孔与所述源电极和所述漏电极其中一方电连接；
在所述第一绝缘层上由所述第一半导体层、所述第二半导体层以及所述第二导电膜的层叠体形成的电容布线；
由所述电容布线、所述第三绝缘层、所述像素电极的层叠体形成的存储电容器；以及
连接区域，包括：
由所述第一导电膜形成的布线；以及
由所述布线上的所述第三导电膜形成，并与所述源电极和所述漏电极其中另一方的上表面和侧面相接触的电极。
4.根据权利要求3所述的显示装置，其中所述第三导电膜是透光性导电膜。
5.一种显示装置的制造方法，包括如下步骤：
在衬底上形成第一导电膜；
在所述第一导电膜上形成第一抗蚀剂掩模；
使用所述第一抗蚀剂掩模对所述第一导电膜进行蚀刻而形成栅极布线以及源极布线；
在所述栅极布线以及源极布线上形成成为栅极绝缘膜的第一绝缘膜、i型半导体层、以及第二绝缘膜；
在所述第二绝缘膜上形成第二抗蚀剂掩模；
使用所述第二抗蚀剂掩模对所述第二绝缘膜进行蚀刻而形成沟道保护膜；
在所述i型半导体层以及沟道保护膜上形成包含有赋予一种导电型的杂质元素的导电型半导体层、以及第二导电膜；
在所述第二导电膜上形成第三抗蚀剂掩模；
使用所述第三抗蚀剂掩模对所述第二导电膜、所述导电型半导体层、所述i型半导体层进行蚀刻，
通过对所述第二导电膜和所述导电型半导体层进行蚀刻而使所述沟道保护膜露出，
通过对所述第二导电膜进行蚀刻来形成源电极、漏电极、以及电容布线的布线，
通过对所述导电型半导体层进行蚀刻来形成源区、漏区、以及所述电容布线的导电型半导体层，以及
通过对所述i型半导体层进行蚀刻来形成包含沟道形成区域的i型半导体层、以及电容布线的i型半导体层；
以覆盖所述源电极、所述漏电极、所述沟道保护膜、以及所述电容布线的布线的方式形成保护膜；
在所述保护膜上形成第四抗蚀剂掩模；
使用所述第四抗蚀剂掩模对所述保护膜进行蚀刻，在所述保护膜中形成到达所述漏电极的第三接触孔；
以覆盖所述保护膜和所述第三接触孔的方式形成第三导电膜；
在所述第三导电膜上形成第五抗蚀剂掩模；以及
使用所述第五抗蚀剂掩模对所述第三导电膜进行蚀刻，
形成通过所述第三接触孔与所述漏电极电连接，且延伸到所述电容布线上的像素电极。
6.根据权利要求5所述的显示装置的制造方法，其中所述第三导电膜是透光性导电膜。
7.一种显示装置的制造方法，包括如下步骤：
在衬底上形成第一导电膜；
在所述第一导电膜上形成第一抗蚀剂掩模；
使用所述第一抗蚀剂掩模对所述第一导电膜进行蚀刻而形成栅极布线以及源极布线；
在所述栅极布线以及源极布线上形成成为栅极绝缘膜的第一绝缘膜、i型半导体层、以及第二绝缘膜；
在所述第二绝缘膜上形成第二抗蚀剂掩模；
使用所述第二抗蚀剂掩模对所述第二绝缘膜进行蚀刻而形成沟道保护膜；
在所述i型半导体层以及沟道保护膜上形成包含有赋予一种导电型的杂质元素的导电型半导体层、以及第二导电膜；
在所述第二导电膜上形成第三抗蚀剂掩模；
使用所述第三抗蚀剂掩模对所述第二导电膜、所述导电型半导体层、所述i型半导体层进行蚀刻，
通过对所述第二导电膜和所述导电型半导体层进行蚀刻而使所述沟道保护膜露出，
通过对所述第二导电膜进行蚀刻来形成源电极、漏电极、以及电容布线的布线，
通过对所述导电型半导体层进行蚀刻来形成源区、漏区、以及所述电容布线的导电型半导体层，
通过对所述i型半导体层进行蚀刻来形成包含沟道形成区域的i型半导体层、以及电容布线的i型半导体层，以及
通过对所述第二导电膜、所述导电型半导体层、所述i型半导体层进行蚀刻，在所述源极布线以及所述栅极绝缘膜上形成第一接触孔；
以覆盖所述源电极、所述漏电极、所述沟道保护膜、所述栅极绝缘膜以及所述电容布线的布线的方式形成保护膜；
在所述保护膜上形成第四抗蚀剂掩模；
使用所述第四抗蚀剂掩模对所述保护膜以及所述栅极绝缘膜进行蚀刻，
通过对所述保护膜进行蚀刻形成比所述第一接触孔直径更大的第二接触孔，
通过对所述栅极绝缘膜进行蚀刻以去除所述第一接触孔中的栅极绝缘膜而露出所述源极布线，
通过所述去除了栅极绝缘膜的第一接触孔以及第二接触孔，在所述保护膜、所述源电极、所述源区、所述i型半导体层、以及所述栅极绝缘膜中形成阶梯状接触孔，以及
通过对所述保护膜进行蚀刻，在所述保护膜中形成到达所述漏电极的第三接触孔；
以覆盖所述保护膜、所述阶梯状接触孔、所述第三接触孔的方式形成第三导电膜；
在所述第三导电膜上形成第五抗蚀剂掩模；以及
使用所述第五抗蚀剂掩模对所述第三导电膜进行蚀刻，
形成通过所述第三接触孔与所述漏电极电连接，且延伸到所述电容布线上的像素电极，以及
通过对所述第三导电膜进行蚀刻，在所述阶梯状接触孔中形成与所述源极布线以及所述源电极电连接的电极。
8.根据权利要求7所述的显示装置的制造方法，其中所述第三导电膜是透光性导电膜。
CN200810186986.0A 2007-12-05 2008-12-05 显示装置及其制造方法 Active CN101452176B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-314123 2007-12-05
JP2007314123 2007-12-05
JP2007314123 2007-12-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210133227.4A Division CN102683355B (zh) 2007-12-05 2008-12-05 显示装置及其制造方法

Publications (2)

Publication Number Publication Date
CN101452176A CN101452176A (zh) 2009-06-10
CN101452176B true CN101452176B (zh) 2012-06-20

Family

ID=40720688

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200810186986.0A Active CN101452176B (zh) 2007-12-05 2008-12-05 显示装置及其制造方法
CN201210133227.4A Active CN102683355B (zh) 2007-12-05 2008-12-05 显示装置及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210133227.4A Active CN102683355B (zh) 2007-12-05 2008-12-05 显示装置及其制造方法

Country Status (4)

Country Link
US (2) US8039840B2 (zh)
JP (2) JP5292066B2 (zh)
CN (2) CN101452176B (zh)
TW (2) TWI567466B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101791370B1 (ko) 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101799252B1 (ko) 2009-07-31 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI746064B (zh) * 2009-08-07 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR102111264B1 (ko) * 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101687311B1 (ko) * 2009-10-07 2016-12-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101812683B1 (ko) 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
US9129868B2 (en) * 2009-11-04 2015-09-08 Cbrite Inc. Mask level reduction for MOFET
US8187929B2 (en) * 2009-11-04 2012-05-29 Cbrite, Inc. Mask level reduction for MOSFET
BR112012013851A2 (pt) * 2009-12-09 2019-09-24 Sharp Kk dispositivo semicondutor e método para produzir o mesmo
US8053818B2 (en) * 2009-12-18 2011-11-08 Palo Alto Research Center Incorporated Thin film field effect transistor with dual semiconductor layers
KR101042957B1 (ko) 2010-03-19 2011-06-20 삼성모바일디스플레이주식회사 트랜지스터 기판, 및 이의 제조 방법
US8603841B2 (en) * 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5848918B2 (ja) * 2010-09-03 2016-01-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
WO2012046658A1 (ja) 2010-10-07 2012-04-12 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法
JP5912467B2 (ja) * 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 光電変換回路及び表示装置
KR101770969B1 (ko) * 2011-01-21 2017-08-25 삼성디스플레이 주식회사 터치 센싱 기판 및 이의 제조 방법
KR20130026891A (ko) * 2011-09-06 2013-03-14 엘지전자 주식회사 이동 단말기 및 그것의 전력 관리 장치
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
TWI489560B (zh) * 2011-11-24 2015-06-21 Au Optronics Corp 畫素結構及其製作方法
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
JP6306278B2 (ja) * 2012-04-09 2018-04-04 Jsr株式会社 半導体素子、半導体基板、感放射線性樹脂組成物、保護膜および表示素子
KR101938761B1 (ko) * 2012-05-23 2019-01-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
TWI493726B (zh) * 2012-06-05 2015-07-21 E Ink Holdings Inc 薄膜電晶體結構及其陣列基板
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103219284B (zh) * 2013-03-19 2015-04-08 北京京东方光电科技有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
US9915848B2 (en) * 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
JP6168915B2 (ja) * 2013-08-22 2017-07-26 キヤノン株式会社 半導体装置の製造方法
TWI553835B (zh) * 2014-02-26 2016-10-11 友達光電股份有限公司 主動基板以及顯示面板
KR102503719B1 (ko) * 2016-05-03 2023-02-24 삼성디스플레이 주식회사 액정 표시 장치
KR102464900B1 (ko) 2016-05-11 2022-11-09 삼성디스플레이 주식회사 디스플레이 장치
JP6873753B2 (ja) * 2017-03-09 2021-05-19 パナソニック液晶ディスプレイ株式会社 液晶表示装置
CN109256418A (zh) * 2017-07-14 2019-01-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN108280317B (zh) * 2018-04-27 2024-02-13 深圳市爱协生科技股份有限公司 显示驱动集成电路结构及制作方法
CN109087894A (zh) * 2018-07-17 2018-12-25 武汉华星光电半导体显示技术有限公司 柔性显示器
TWI819745B (zh) * 2022-08-11 2023-10-21 友達光電股份有限公司 近眼顯示裝置及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1488083A (zh) * 2001-09-26 2004-04-07 三星电子株式会社 液晶显示器的薄膜晶体管阵列板及其制造方法
CN1707343A (zh) * 2004-06-05 2005-12-14 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
CN1743933A (zh) * 2005-09-27 2006-03-08 广辉电子股份有限公司 像素结构及其制造方法
CN1983002A (zh) * 2005-12-14 2007-06-20 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
WO2007111044A1 (ja) * 2006-03-24 2007-10-04 Sharp Kabushiki Kaisha 液晶表示装置

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2668935B2 (ja) 1988-05-10 1997-10-27 松下電器産業株式会社 マトリクス型画像表示装置用半導体装置およびその製造方法
JPH03249735A (ja) 1990-02-28 1991-11-07 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JPH04369623A (ja) 1991-06-19 1992-12-22 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3286930B2 (ja) 1995-07-03 2002-05-27 富士通株式会社 薄膜トランジスタマトリクス基板
JP2803713B2 (ja) 1995-12-08 1998-09-24 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP3622934B2 (ja) 1996-07-31 2005-02-23 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ型液晶表示装置
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100244447B1 (ko) 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
JP4302194B2 (ja) * 1997-04-25 2009-07-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6307214B1 (en) * 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6452211B1 (en) * 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4027465B2 (ja) * 1997-07-01 2007-12-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその製造方法
JP3390633B2 (ja) * 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JP4050377B2 (ja) * 1997-10-31 2008-02-20 セイコーエプソン株式会社 液晶装置及び電子機器並びに投射型表示装置
US6294441B1 (en) * 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4156115B2 (ja) 1998-12-25 2008-09-24 シャープ株式会社 マトリクス配線基板及び液晶表示装置用基板
JP4075308B2 (ja) 1999-03-30 2008-04-16 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2001051303A (ja) * 1999-08-05 2001-02-23 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2002116712A (ja) 2000-10-04 2002-04-19 Advanced Display Inc 表示装置および表示装置の製造方法
JP2002151699A (ja) * 2000-11-15 2002-05-24 Casio Comput Co Ltd アクティブマトリクス型液晶表示装置
JP4048711B2 (ja) * 2000-11-15 2008-02-20 カシオ計算機株式会社 薄膜トランジスタパネル
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002289857A (ja) * 2001-03-23 2002-10-04 Toshiba Corp マトリクスアレイ基板の製造方法
KR100732877B1 (ko) * 2001-08-21 2007-06-27 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그의 제조 방법
KR100835974B1 (ko) * 2001-12-24 2008-06-09 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP2003243327A (ja) 2002-02-20 2003-08-29 Seiko Epson Corp 電子デバイス、配線形成方法および配線形成装置
KR20030075046A (ko) * 2002-03-15 2003-09-22 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) * 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US7167217B2 (en) * 2002-08-23 2007-01-23 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US20040174483A1 (en) 2003-03-07 2004-09-09 Yayoi Nakamura Liquid crystal display device having auxiliary capacitive electrode
JP4182779B2 (ja) * 2003-03-07 2008-11-19 カシオ計算機株式会社 表示装置およびその製造方法
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7211454B2 (en) * 2003-07-25 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a light emitting device including moving the source of the vapor deposition parallel to the substrate
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
WO2006075483A1 (ja) * 2005-01-12 2006-07-20 Idemitsu Kosan Co., Ltd. ＴＦＴ基板及びその製造方法、及び、Ａｌ配線を備えた透明導電膜積層基板及びその製造方法、及び、Ａｌ配線を備えた透明導電膜積層回路基板及びその製造方法、及び、酸化物透明導電膜材料
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5121221B2 (ja) 2005-12-26 2013-01-16 株式会社半導体エネルギー研究所 半導体装置
TWI603307B (zh) * 2006-04-05 2017-10-21 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
JP4862777B2 (ja) * 2007-08-10 2012-01-25 カシオ計算機株式会社 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1488083A (zh) * 2001-09-26 2004-04-07 三星电子株式会社 液晶显示器的薄膜晶体管阵列板及其制造方法
CN1707343A (zh) * 2004-06-05 2005-12-14 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
CN1743933A (zh) * 2005-09-27 2006-03-08 广辉电子股份有限公司 像素结构及其制造方法
CN1983002A (zh) * 2005-12-14 2007-06-20 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
WO2007111044A1 (ja) * 2006-03-24 2007-10-04 Sharp Kabushiki Kaisha 液晶表示装置

Also Published As

Publication number Publication date
CN101452176A (zh) 2009-06-10
JP5292066B2 (ja) 2013-09-18
TW200947084A (en) 2009-11-16
JP2013080228A (ja) 2013-05-02
CN102683355A (zh) 2012-09-19
US8878184B2 (en) 2014-11-04
CN102683355B (zh) 2015-01-28
JP2009157354A (ja) 2009-07-16
TW201213993A (en) 2012-04-01
US8039840B2 (en) 2011-10-18
TWI567466B (zh) 2017-01-21
US20120032177A1 (en) 2012-02-09
US20090146150A1 (en) 2009-06-11
TWI450008B (zh) 2014-08-21

Similar Documents

Publication Publication Date Title
CN101452176B (zh) 显示装置及其制造方法
KR102471142B1 (ko) 표시 장치
CN101521182B (zh) 显示装置的制造方法
US8039842B2 (en) Thin film transistor and display device including thin film transistor
US8049221B2 (en) Liquid crystal display device
US7993991B2 (en) Manufacturing method of thin film transistor and manufacturing method of display device
CN101540342B (zh) 薄膜晶体管及显示装置
CN101533781B (zh) 薄膜晶体管的制造方法、以及显示装置的制造方法
CN101533780B (zh) 薄膜晶体管的制造方法及显示装置的制造方法
JP2009239276A (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
CN101419987A (zh) 半导体装置以及其制造方法
CN101527284A (zh) El显示装置的制造方法
TW201000995A (en) Display device
JP5963414B2 (ja) トランジスタの作製方法
JP2017188626A (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant