JP2007538263A

JP2007538263A - 速い製作サイクルを有する高密度の相互接続システム

Info

Publication number: JP2007538263A
Application number: JP2007527504A
Authority: JP
Inventors: フーシンチョウ; アンドリューエスカオ; ダグラスマッケイ; アンナリッツア; ダグラスモドリン; モック　サミー; ニティンエスパレック; フランクジョンスウィートウィック; チャオホイシャン
Original assignee: NanoNexus Inc
Current assignee: NanoNexus Inc
Priority date: 2004-05-20
Filing date: 2005-05-20
Publication date: 2007-12-27
Also published as: WO2005115068A8; US7382142B2; WO2005115068A2; US7884634B2; US20090153165A1; KR20070085122A; US7872482B2; WO2005115068A3; US20080246500A1; US20050275418A1

Abstract

【課題】改善された製作サイクルを提供する、コネクタ用、ソケットアゼンブリ用および／またはプローブカード・システム用などの改善された相互接続システムおよび方法を提供すること。
【解決手段】コネクタ用、ソケットアゼンブリ用および／またはプローブカード・システム用などの改善された相互接続システムおよび方法が、記載される。典型的なシステムは、プローバー内に搭載された半導体ウェハに対する電気的接続を確立するためのプローブカード・インタフェース・アゼンブリ(PCIA)を有する。PCIAは、上面および対向する下部平らな搭載面を有する、半導体ウェハに平行なマザーボード、マザーボードの下面とウェハ間に設置される少なくとも3つのポイントにより定義される基準平面、マザーボード搭載面の下に設置される少なくとも1つのコンポーネント、およびウェハに対する基準平面の平面性を調整するためのメカニズムを有する。そこから延在する複数のスプリングプローブを有するプローブチップは、さらなる平面性の調整を必要とせずに、搭載可能かつPCIAから取り外し可能である。相互接続構造および方法は、改善された製作サイクルを提供することが好ましい。
【選択図】図5

Description

本発明は、一般に、ウェハ上の1つ以上のダイをテストするためのプローブカード・アセンブリ・システムを利用する半導体ウェハテストの分野に関する。さらに詳細には、本発明は、性能、使用しやすさを改善し、かつ所有コストを下げる、微細作製されたプローブ先端およびそれらの改良を組み入れたプローブカード・アセンブリ・システムに関する。

プローブカード・アセンブリ・システムは、電気信号経路を、IC上の密接に離隔配置された電気的相互接続パッドから、ICテストシステムにインタフェースするプリント回路基板上の粗く隔離配置された電気的相互接続パッドに変換するために、集積回路(IC)製造において使用される。

半導体集積回路ウェハ設計、処理、および実装技術における進歩は、各ダイ上の入出力(I/O)パッドの数の増加、並びにデバイス製作において使用されるシリコンウェハの直径の増大をもたらした。ウェハ当りのテストすべきダイが多くなり、かつ各ダイが有するI/Oパッドが多くなったため、各ダイをテストするコストは、全体のデバイスコストのますます大きな部分を占めるようになってきている。この望ましくない傾向は、各ダイに要求されるテスト時間を減少させる、または多数のダイを、同時に、テストする、の何れかの場合のみ、逆転することが可能である。多数のダイを、同時に、テストする場合、プローブ先端の全てが、ウェハ上の大きなエリアにわたって、同時に、良好な電気的コンタクトをとる必要があるので、プローブ先端および半導体ウェハ間の平行度とプローブ先端の同一平面性に対する要求は、ますます厳しくなる。

従来技術において、プローブカード・アセンブリ・システムには、ウェハ上のプローブされるデバイスの全てに対して、十分な電気的コンタクトをとることを保証するために、半導体ウェハに対するプローブ先端のインシトゥ( in-situ)平行度調整に影響を及ぼすように設計された、様々なタイプの機械的メカニズムが設けられてきた。

Evansら（特許文献１）は、メンブレンプローブカード上のプローブ先端とテスト中の半導体ウェハ間の平行度誤差を修正する方法を教示する。Evansらは、そのブロックが、それ自身を、テストされているICデバイスの平面に平行に方向付け、かつコンタクタにより担持されるプローブ・コンタクト上に均一に制御された力を課すことを可能にする、2つの自由度を有する硬い圧力ブロックにより圧力を受ける、フレキシブルな、薄膜コンタクタを含むテストプローブカードを教示する。Evansらは、彼らの発明の重要な利点は、テストプローブカードのフレキシブルなフィルムコンタクタにより担持されるプローブ・コンタクトが、全て、共通の平面内に在り、かつテスト手順の経過中、この平面内に、維持されることであると、請求する。

Eldridgeらによるプローブカード・アセンブリ・システム（例えば、特許文献２および特許文献３）において、それらのプローブ先端と半導体ウェハ間の平行度誤差は、多数のボールを先端部に付けたリニアアクチュエータを使用してスペース変換器の向きを調整することにより、修正される。スペース変換器は、さらに、特許の明細書に記載されたように製作された複合プローブエレメント用の支持基板として機能する。複合プローブエレメントの各々は、このスペース変換器上に個別に搭載されている。Eldridgeらは、彼らの発明の目的は、スペース変換器、従って、細長い弾力のあるプローブエレメントの先端を、「プローブカードの位置を変えることなく、正しい位置に置く」ことができることであると述べる。

上記EvansおよびEldridgeの具体例は、プローブ先端の平面とそれらが搭載されているプローブカードの基準面との間の平行度誤差を修正するための典型的な方法として示される。半導体ウェハプローバーが、ウェハ基準面(WRS)である、ウェハ・チャックの面が移動する平面に平行なように、（機械的に）正確に位置を調整されるプローブカード搭載面を有するヘッドプレートを提供することは、その分野における当業者に周知である。したがって、プローブカード搭載面に対するプローブカードの先端間の平行度誤差が、許容可能な許容値範囲内である場合、プローブカードは、ウェハプローバーヘッドプレート上に、プローブ先端が、ウェハ・チャックの移動の平面、すなわちWRSに平行であり、それゆえにテスト中の半導体ウェハの面に平行であるだろう高い信頼度で、搭載可能である。

半導体ウェハプローバーにおける、半導体ウェハ上の集積回路（ダイ）の電気的テストのプロセス中に、ウェハ・チャックは、WRSに平行な平面によって、テスト中のウェハの面を平行移動する。上記のように、WRSは、ウェハプローバーヘッドプレートにおけるプローブカード・インタフェース・アゼンブリ搭載面の平面に平行なように、予め調整される。テスト中の半導体ウェハは、静電手段により、または適用される真空などにより、ウェハ・チャックのWRS上に、可逆的に、しかも、正確に搭載され、このことにより、ウェハがWRSに機械的に一致することを必要とする。従って、半導体ウェハの面は、正確に、ウェハ・チャックのWRSに平行な平面内にあるように、貼り付けられ、かつ位置を決めされる。

半導体ウェハ上の2つ以上のダイをテストするために、同時の低抵抗電気的コンタクトは、テストされるべき各ダイに対して、限定的ではないが応力金属スプリング(SMS)プローブ先端などの、位置的に整合したスプリングプローブのセットを用いて、確立されなければならない。同時にテストされるべきダイが多いほど、スプリングプローブと半導体ウェハの面、すなわち、WRSとの間に要求される平行度の程度は、プローブ先端のこすれ、従って、電気的コンタクトが、ウェハにわたって一様であることを保証するために、大きくなる。しかしながら、より大きな数のダイが、同時にテストされるので、ICからプローブカード・アゼンブリへICテスターへの同時の相互接続の数は、増加する（ピンの多重を想定しない）。ICウェハ上のボンディングパッドとコンタクトをとるためのプローブ先端が、信頼できる低抵抗接続を保証するために、接続毎に十分な機械的力を必要とするので、プローブカード・アゼンブリとウェハ間の全体の力は、接続の数に比例して増加する。ポゴ(pogo)ピンが、電気的インタフェースとして使用される時、しかしながら、プローブカードとICテスター間の力を減少させるために、ICテスターとプローブカード・アゼンブリ間の力もまた、ピン毎に増加するが、ZIFコネクタ(zero insertion force connector)の使用の高まる傾向にある。

Applied Precision, LLC, of Issaquah, WAにより利用可能なPrecision Point VXプローブカード測定ツールは、プローブ先端およびいわゆるチェックプレートの高度に研磨された導電性のタングステン面との間の導電率の測定により、プローブカード上の各個々のプローブ先端の相対的な「Z高さ」を測定することにより、プローブ先端およびプローブカードの搭載面の間の平行度誤差を測定することができる。チェックプレートの全XおよびY寸法にわたって0.1 mils（2.5 ミクロン）の製造業者仕様の範囲内で正確であるPrecision Point VXを用いて平面性測定を得るために、チェックプレートおよびプローブカード「マザーボード」を保持する「支持プレート(Support Plate)」間の平行度は、製造業者により規定されかつ「精密水平化補正手段(Fine Leveling calibration procedure)」と呼ばれる手順に従って、機械的に調整されなければならない。「マザーボード」上の基準面が、Precision Point VX とウェハプローバーとに対して、異なる可能性があるので、精密水平化手順を実施することが必要である、さもなければ、重要な誤差が、平面性測定に導入される可能性がある。

プローブ先端の全てが同一平面上にある場合、プローブカードの搭載面を基準としたプローブ先端の任意の平行度誤差を、Precision Point VXの使用などにより、測定することができる。必要とされる平行度修正の量を、チェックプレートに接触する1番目から最後までのプローブ先端の高さを詳述するデータから推定することができる。平行度誤差は、次に、修正可能であり、かつその結果は、Precision Point VXで、検証される。

しかしながら、平行度修正およびPrecision Point VXを使用する検証のこの方法には、いくつかの制限がある。第1に、それは、時間がかかる。検証は、4時間以上かかる可能性がある。第2に、この測定が、シミュレートされたテスターインタフェース力の負荷条件のもとで行われる場合、それは、ウェハプローバーにおける実際の動作中に加えられた力と関連する機械的たわみの全ての側面は含まない可能性がある。第3に、測定は、室温で行われる可能性があり、かつプローブカード・アゼンブリにおける様々な材料の熱係数に起因する機械的変更を含むであろう、実際の動作温度を示さない可能性がある。

ウェハプローバー上のプローブ先端の平行度を調整することもまた、可能である。しかしながら、ウェハプローバーが、一般に、製造環境で使用され、かつこのような行為が望ましくない場合があるので、このことは、問題が多い。さらに、追加の複雑化および誤差の可能性をもたらすかもしれない、特殊な装置または道具が、必要とされるかもしれない。いずれにせよ、プローブカードが、1つのウェハプローバーから別のものへ、またはPrecision Point VX などの品質管理テスト機材(quality control (QC) test instrument)からウェハプローバーへ移動する毎に、プローブ先端の平面性を調整することが必要とされる場合、それは、ユーザのさらなる負担となる。

半導体ウェハに対するプローブ先端の平行度が、工場で、予め設定され、かつプローブ先端アゼンブリを変更した後でさえ、インシトゥ調整が必要でない、プローブカード・アセンブリ・システムの要求がある。このようなシステムがあれば、プローブ先端の平行度を再調整する必要なく、洗浄、修理、または取替えのためにプローブ先端アゼンブリを変更すること、またはワークフローの変更に対応することは、可能であろう。予め設定された平行度調整を有するプローブカード・アゼンブリがあれば、顧客は、この時、予備のプローブ先端アゼンブリの十分な在庫を、手元においておくことが可能であろうし、かつそれらのピーク時のスループット要求を維持するのに必要だったのと同程度の数だけのプローブカード・アゼンブリを購入すればよいであろう。

プローブ先端が、テスト中に圧縮される時に発生する力、すなわち、プローブ先端がウェハ面に接触する点を超えたウェハプローバーチャクの上向きの変位に起因する力のもとでのたわみに耐えるプローブカード・アセンブリ・システムを提供することは、有利であろう。このようなプローブカード・アセンブリ・システムは、主要な技術的進歩を構成するであろう。

さらに、高いまたは低い動作温度の何れかで、テスト中のデバイスに対して低抵抗電気的接続を維持する、プローブカード・アセンブリ・システムを提供することは、有利であろう。このようなプローブカード・アセンブリ・システムは、さらなる技術的進歩を構成するであろう。

同様に、お互いに十分に平坦かつ平行な機械的面を有するコンポーネントを有し、それらが、プローブカード・アセンブリ・システムの範囲内で他のコンポーネントの基準面として作用することができる、またはプローブカード・アセンブリ・システムのインタフェースとなるプローブカード・アセンブリ・システムを提供することは、有利であろう。このようなプローブカード・アセンブリ・システムは、さらなる主要な技術的進歩を構成するであろう。

高I/O数ICおよびテスターと関連する大きな力を、さらに均一に分配し、かつ垂直に伝え、プローブカード・アセンブリ・システムの範囲内でピークツーピークの機械的たわみを減少させる、このような、相対的に平坦かつ平行なコンポーネント面を有する、プローブカード・アセンブリ・システムを提供することは、さらに有利であろう。ここで、この力は、様々なスプリングプレロードメカニズム、またはウェハテスト中のスプリングプローブの圧縮のいずれかにより発生させられる。このようなプローブカード・アセンブリ・システムは、さらなる主要な技術的進歩を構成するであろう。

このような面が、コンポーネントおよびサブアゼンブリを、予め位置を調整され、容易に取り替えることを可能にするので、互いに載置することができる、改善された平坦度および平行度を有するコンポーネントを有する、プローブカード・アセンブリ・システムの必要もある。同一平面性からのより小さいずれを有する、相対的に平坦かつ平行な面およびプローブ先端アレイは、平面性調整の必要性を減少させる。さらに、相対的に平坦かつ平行な基準面は、また、非常に小さい力のインターポーザの使用、例えば、コンタクト当り0.05g〜5gも可能にし、大きなエリア、例えば、300 mmウェハに対して、1,000 sq cmにわたって低抵抗高密度の電気的接続を作る。さらに、平坦かつ平行な基準および支持面と組み合わされた小さい力のインターポーザは、平面性を固定し、達成し、かつ維持するより簡単な方法を可能にする。これに代えて、平坦な面を有する、マザーボード、Zブロック等のような、大きなエリアコンポーネントは、真空駆動のシステムの使用が、高レベルの面平行度を達成することを可能にする。さらに、ハンダ、金ワイヤーボンドバンプ、めっきしたバンプ、または接着剤などの材料で製作される大きなエリアの堅固な電気的インタフェース接続は、全て、より高い製造歩留りを有し、かつより平坦かつより平行な相互接続支持面を用いて、より良くかつ高い信頼性で機能する。

同様に、時間は、半導体製造業者および検査者などのプローブカード・アゼンブリのユーザにとって、しばしば、重要なファクタである。しかしながら、従来のプローブカード・アゼンブリは、典型的には、多層セラミックコンポーネントに対するような長いリードタイムを有する、1つ以上の主要なコンポーネントを有する。従来のアゼンブリ構造および製造方法が、このように長いリードタイムコンポーネントを含むので、1つ以上のアゼンブリに対する生じる製作サイクルは、長い。

それゆえに、プローブカード・アゼンブリの一部を、製作し、組み立て、および／または予め平坦化可能であり、一方、複合体、カスタム、またはセミカスタムコンポーネントなどの長いリードタイムコンポーネントが、容易に搭載可能および／または他のコンポーネントおよびアゼンブリから再搭載可能である、改善された、すなわち速い、製作サイクルを有するプローブカード・アゼンブリ構造および方法を提供することは、さらに有利であろう。このようなプローブカード・アセンブリ・システムは、さらなる主要な技術的進歩を構成するであろう。

米国特許第4,975,638号明細書米国特許第6,624,648号明細書米国特許第5,974,662号明細書米国仮出願番号第60/136,636号(NNEX0001PR)、タイトル「高密度プローブカードのためにウェハインタフェース(Wafer Interface for High Density Probe Card)」（出願日1999年5月27日）米国仮出願番号第60/146,241号(NNEX0003PR)、タイトル「回路の大規模並列処理テストの方法(Method of Massively Parallel Testing of Circuits)（出願日1999年7月28日）米国仮出願番号第60/573,541号(NNEX0019PR)、タイトル「クイックチェンジ・プローブチップ(Quick-Change Probe Chip)」（出願日2004年5月20日）米国仮出願番号第60/592,908号(NNEX0021PR)、タイトル「速い製作サイクルのプローブカード・アゼンブリ(Probe Card Assembly with Rapid Fabrication Cycle)」（出願日2004年7月29日）米国仮出願番号第60/651,294号(NNEX0015PR)、タイトル「ICパッケージおよび相互接続コンポーネントのためのナノコンタクタ実施例(Nano-Contactor Embodiments for IC Packages and Interconnect Components)（出願日2005年2月08日）米国特許出願シリアル番号第10/870,095号(NNEX0001CIP2)、タイトル「強化された平面性を有する強化されたコンプライアントなプローブカード・システム(Enhanced Compliant Probe Card Systems Having Improved Planarity)」（米国の出願日2004年6月16日）米国特許出願シリアル番号第10/178,103号(NNEX0001CIP)、タイトル「ウェハレベルスプリングを有するプローブカード・アセンブリおよびパッケージのための構成構造および製造プロセス(Construction Structures and Manufacturing Processes for Probe Card Assemblies and Packages Having Wafer Level Springs)」（米国の出願日2002年6月24日）米国特許出願シリアル番号09/980040号(NNEX0003)、タイトル「集積回路ウェハプローブカードアゼンブリのための構成構造および製造プロセス(Construction Structures and Manufacturing Processes for Integrated Circuit Wafer Probe Card Assemblies)」（米国の出願日2001年11月27日） PCT特許出願シリアル番号第PCT/US00/21012号(NNEX0003P)（出願日2000年7月27日） PCT特許出願シリアル番号第PCT/US00/14164号(NNEX0001P)、タイトル「集積回路ウェハプローブカードアゼンブリのための構成構造および製造プロセス(Construction Structures and Manufacturing Processes for Integrated Circuit Wafer Probe Card Assemblies)」（米国の出願日2000年5月23日）米国特許出願シリアル番号第10/069,902号(NNEX0004)、タイトル「集積回路のテストおよびパッケージングのためのシステム(Systems for Testing and Packaging Integrated Circuits)」（出願日2002年6月28日）

コネクタ用、ソケットアゼンブリ用および／またはプローブカード・システム用などの改善された相互接続システムおよび方法が、記載される。典型的なシステムは、半導体ウェハプローバーにおける搭載された半導体ウェハに対して電気的接続を確立するためのプローブカード・インタフェース・アゼンブリを有する。プローブカード・インタフェース・アゼンブリは、上面、およびこの上面の反対側かつ半導体ウェハに平行な下部平らな搭載面を有するマザーボードと、マザーボードの下面と半導体ウェハ間に設置される少なくとも3つのポイントにより定義される基準平面と、マザーボード搭載面の下に設置される上部搭載面およびこの上部搭載面の反対側の下部搭載面を有する少なくとも1つのコンポーネントと、半導体ウェハに対する基準平面の平面性を調整するためのメカニズムとを有する。そこから延在する複数のスプリングプローブを有するプローブチップは、さらなる平面性の調整を必要とせずに、搭載可能かつプローブカード・インタフェース・アゼンブリから取り外し可能である。相互接続構造および方法は、改善された製作サイクルを提供することが好ましい。

本明細書で開示される構造、プロセス、およびシステムに関する紹介の開示は、その全体が参照によって本明細書に組み込まれている、特許文献4、特許文献5、特許文献6、特許文献7、特許文献8、特許文献９、特許文献10、特許文献11、特許文献12、特許文献13および特許文献14に示される。

図1は、ICテスター14とウェハプローバー12内に組み付けられたプローブカード・アゼンブリ24とを含む、半導体ウェハ20をテストするためのシステム10のシステム図である。ウェハプローバーは、X-Y-Zステージ22と、X-Y-Zステージ22上の半導体ウェハ20を設置するまたは取り除くためのウェハ・ハンドラー18とを含む。システム10における相対的な位置および動きは、X軸23と、Y軸25と、Z軸27とに関連する。プローブカード・アゼンブリ24は、取り外し可能なテストヘッド・インタフェース26により、ICテスター14のテストヘッド16に取り付け可能である。テストヘッド16は、典型的には、ピンエレクトロニクス28を含む。

図2は、ウェハプローバー12内に組み付けられたプローブカード・アゼンブリ24のシステム図である。ウェハプローバー12内のヘッドプレート46の搭載面48上に搭載されたプローブカード・アゼンブリ24は、マザーボード32と、プローブ先端搭載システム34と、プローブ先端アゼンブリ36とを有する。

ヘッドプレート46の搭載面48は、ウェハ・チャック40の移動の平面に平行になるように予め較正される。上方監視カメラおよび下方監視カメラ50、52、並びに他のタイプのセンサーは、スプリングプローブ180（図3）が、X-Y-Zステージ、X-Yステージ22、42の移動にわたって、半導体ウェハ20上の1つ以上の集積回路(IC)ダイ56上のテストパッド58に対して正確に位置決めされることを保証するソフトウェア・ルーチンを可能にするために、ウェハ20およびプローブ先端アゼンブリ36の位置に関するデータを提供する。

図3は、半導体ウェハプローバー12内に組み付けられたクイックチェンジ・プローブチップ・プローブカード・アゼンブリ64を示すシステム図60である。クイックチェンジ・プローブカード・アゼンブリ64は、プローブカード・インタフェース・アゼンブリ(PCIA)62と、プローブチップ68とを有し、このプローブカード・インタフェース・アゼンブリ(PCIA)62は、マザーボード32と、集積されたプローブチップ搭載システム34とを有する。

プローブチップ68上のスプリングプローブ180のプローブ先端181は、PCIA62の平面に平行になるように、予め位置を調整することが好ましく、このことは、プローブ先端181もまた、ウェハ・チャック40の面54に平行になり、したがって、ウェハ・チャック40にアタッチされた半導体ウェハ20の面にもまた平行になることを保証する。スプリングプローブ180は、応力金属スプリング、フレキシブルなスプリング、コンプライアントなスプリング、および細長い弾力のあるプローブエレメントの何れかを有することができる。

図4は、API Precision Point VXプローブカード・テストシステム10a内に組み付けられた、プローブカード・インタフェース・アゼンブリ(PCIA)62を有するクイックチェンジ・プローブカード・アゼンブリ64を示す線図である。APIシステム10aは、平面性較正および機能性検証テストのために使用される測定を実行する典型的なシステムである。

図5は、プローブカード・アゼンブリ64の詳細な線図90である。プローブカード・アゼンブリ64は、プローブカード・インタフェース・アゼンブリ(PCIA)62と、プローブ面93aおよびこのプローブ面93aの反対側の搭載面93bを有するプローブチップ68とを有する。プローブカード・インタフェース・アゼンブリ(PCIA)62は、マザーボード32および集積されたプローブチップ搭載システム34を有する。マザーボード32の下面とウェハプローバー12内の搭載された半導体ウェハ20との間の少なくとも3つのポイント95、例えば、95a、95b、95cにより定義された、プローブチップ・アゼンブリ搭載基準平面92は、各個々のPCIA 62に関して取得された測定データを使用することなどにより、PCIA 62 内でPCIA搭載面94aに平行に確立される。所定のPCIA 62の特定の設計実施に依存して、データ収集および較正データの方法は、異なる形を取る可能性がある。しかしながら、その結果は、データ、例えば、平面性データは、PCIA 62内にプローブチップ・アゼンブリ搭載基準平面92を確立するために使用されるということになる。

プローブチップ68は、プローブチップ・アゼンブリ搭載面66に搭載される。プローブチップ・アゼンブリ搭載システム34の中間のコンポーネントの搭載面は、平面性調整の必要性を最小にするようにシステムの機械的許容値が与えられる、プローブチップ68上のプローブ先端181の平面が、PCIA搭載面94aに十分に平行であることを保証するために、互いに十分平行になるように製作される。プローブカード・アゼンブリ64におけるプローブチップ68のプローブ先端181は、互いに最小限非同一平面上であるように、かつプローブチップ・アゼンブリ搭載面66の平面に平行になるように、予め位置を調整され、したがって、プローブ先端181が、さらに、ウェハ・チャック40の面およびウェハプローバー12においてウェハ・チャック40に取り付けられた半導体ウェハ20の面にも平行であることを保証する。スプリングプローブ180 は、応力金属スプリング、フレキシブルなスプリング、コンプライアントなスプリング、および細長い弾力のあるプローブエレメントの何れかを有することが可能である。

図6は、プローブカード・アゼンブリ64の詳細な線図100である。図5に見られるように、クイックチェンジ・プローブカード・アゼンブリ64は、プローブカード・インタフェース・アゼンブリ(PCIA)62と、プローブチップ68とを有する。このプローブカード・インタフェース・アゼンブリ(PCIA)62は、そこを通って延在する電気的接続169（図9）を有するマザーボード32と、集積されたプローブチップ搭載システム34とを有する。電気トレース・パス107は、半導体ウェハ20上の1つ以上のIC 56上のパッド 58とコンタクトを確立するなどのために、マザーボード32、プローブチップ搭載システム34、およびプローブチップ68を通ってスプリングプローブ180まで延在する。ファン・アウト111は、例えば、プローブチップ68などの小さなピッチのコンポーネントまたは例えばエレメントと、マザーボード32上のテスター・コンタクトパッド164などの大きなピッチのコンポーネントまたはエレメントとの間の変換を提供するなどのために、プローブカード・アゼンブリ64における電気トレース・パス107に対して任意のポイントに設けられることが好ましい。例えば、ファン・アウトは、典型的には、マザーボード32、プローブチップ68を経由して、Zブロック134を経由して、マザーボードZブロックを経由して、または下部インタフェース102および／または上部インタフェース104の範囲内のどこにでも、設けることが可能である。

図6に見られるように、プローブチップ搭載システム34は、典型的には、Zブロック134、Zブロック134とプローブチップ68との間の下部インタフェース102、およびZブロック134とマザーボード32との間の上部インタフェースを有する。幾つかのクイックチェンジ・プローブカード・アゼンブリ64において、下部インタフェース102は、複数のハンダ接合138を有する。同様に、幾つかのクイックチェンジ・プローブカード・アゼンブリ64において、上部インタフェース102は、インターポーザ136（図8）、ハンダ接合152（図8）、ハンダ接合142（図8）、および／またはマザーボードMBZブロック132などの、構成要素と接続の組み合わせを有する。

プローブチップ・アゼンブリ搭載基準平面92は、マザーボード32のPCIA搭載面94aより下の任意の位置で、例えば、マザーボード32のPCIA搭載面94aとプローブチップ68の上部接続面93bの間で垂直に、またはマザーボード32のPCIA搭載面94aと半導体ウェハ20との間で垂直に、定義される。

幾つかの実施例において、プローブチップ・アゼンブリ搭載基準平面92は、マザーボード32のPCIA搭載面94aとプローブチップ68の上部接続面93bの間で垂直に、或るポイントで、定義される。プローブチップ・アゼンブリ搭載基準平面92は、プローブチップ搭載システム34の範囲内の現実の面と一致することが可能である、または、PCIA搭載面94aに平行な、仮想の定義された平面92を有することが可能である。例えば、マザーボード32のPCIA搭載面94aに最初は平行でない、プローブチップ搭載システム34の場合、測定されたデータは、調整可能なネジ、シム、スペーサ、ワッシャー、ハンダ接合、およびスプリング166の何れかを有するような、平面性調整メカニズム166（図9）により提供可能である、平面性補償、例えば空間の3つ以上ポイントを提供するために使用可能である。

図7は、以下の重要な寸法を有するクイックチェンジ・プローブカード・システム110の詳細な線図である：
・ウェハ基準面(WRS)54とプローブ先端との間の寸法112；
・ウェハ基準面(WRS)54とプローブチップ前面との間の寸法111；
・ウェハ基準面(WRS)54とプローブチップ・アゼンブリ搭載面66との間の寸法113；
・ウェハ基準面(WRS)54とプローブチップ・アゼンブリ搭載基準平面92との間の寸法114；
・ウェハ基準面(WRS)54とPCIA搭載面94aとの間の寸法115；および
・プローブチップ・アゼンブリ搭載基準平面92とPCIA搭載面94aとの間の寸法116。

ヘッドプレート46およびウェハ基準面(WRS)54間の平行度は、WRSとPCIAとの間の寸法115が、X-Yステージ42の移動にわたって特定の許容値範囲内である時、保証される。PCIA 62のWRS 54に対すPCIA平行度は、基準寸法116が、マザーボード32の面にわたって特定の許容値範囲内である時、保証される。この時、プローブ先端181のWRS 54に対する平行度は、プローブチップ68を直接または間接的にプローブチップ・アゼンブリ搭載基準平面92に搭載することにより、本質的に保証される。

図5、図6、および図7に示されるプローブカード・インタフェース・アゼンブリPCIA 62は、マザーボード32とプローブチップ68を搭載するために必要とされる他のコンポーネントとを有する。搭載基準平面(MRS)92は、クイックチェンジ・プローブカード・アゼンブリ64の範囲内に確立され、このことにより、プローブチップ68は、必要に応じて、プローブチップ・アゼンブリ搭載面66に対して、容易に、搭載かつ取り外し可能である。

クイックチェンジ・プローブカード・システム110は、プローブチップ搭載基準面92をプローブカード・インタフェース・アゼンブリ62の範囲内に位置を調整するための構造および方法を提供する。この結果、プローブチップ搭載基準平面92が、プローブカード・インタフェース・アゼンブリ搭載面48と正確に平行になり、それゆえに、さらに、半導体ウェハプローバー12内のウェハ・チャック40の(WRS)54にも平行になる。

クイックチェンジ・プローブカード・システム110および関連した方法は、プローブチップ68上のSMSプローブ先端181が、プローブチップ・アゼンブリ搭載面66の面と平行であることを保証する。プローブチップ68をプローブカード・インタフェース・アゼンブリ62内のプローブカード・インタフェース・アゼンブリ搭載面66に容易に搭載し、かつプローブチップ68をそれから取り外すための手段が、設けられ、従って、プローブチップ68上のスプリングプローブ180のプローブ先端181が、プローブカード・インタフェース・アゼンブリ搭載面48の同じ平面に平行であり、それゆえに、ウェハ基準面WRS54の平面に、その結果として、テスト中の半導体ウェハ20の面に平行であることを保証する。

図 8は、上部アゼンブリ 131と下部プローブチップ・アゼンブリ 146、例えば、146a、146bとの間のアゼンブリ線図 130である。上部アゼンブリ 131 は、マザーボード Zブロック・アゼンブリ132にハンダ接合142されたマザーボード 32を有する。例えば、片面インターポーザ 136bまたは両面インターポーザ136aの何れかを組み入れた146a、146bなどの下部プローブチップ・アゼンブリ146は、下部Zブロック134の裏側にハンダ付け138される。

マザーボード(MB)Zブロック132は、固定冶具560（図30）を使用して、プローブカード・マザーボード32にハンダ接合142される、これによって、マザーボードZブロック132の前面133aは、プローブカード搭載面94aに平行になるように製作される。プローブチップ68は、プローブ先端181、プローブチップ68の前面93a、および／または後面93bが、プローブチップ・アゼンブリ146aにおけるZブロック134の後面109b（図6）、またはプローブチップ・アゼンブリ146bにおけるZブロック134の裏側にハンダ付けされた片面インターポーザ136bの上面204a（図11）の何れかに平行になることを保証する、固定冶具300（図19、図20）を使用して、下部Zブロック134にハンダ接合138される。プローブチップ・アゼンブリ146aまたは146bをプローブカード・インタフェース・アゼンブリ62内のプローブカード・インタフェース・アゼンブリ搭載面66に容易に搭載し、かつプローブチップ・アゼンブリ146aまたは146bをそれから取り外すための手段が、設けられ、従って、プローブチップ68上のSMSプローブ先端181が、プローブカード・インタフェース・アゼンブリ搭載面48の平面に平行であり、それゆえに、ウェハ基準面WRS 54の平面に、その結果として、ウェハテスト中の半導体20の面に平行であることを保証する。

図9は、両面上部インターポーザ136aを有する半田付けされたプローブチップ・プローブカード68を有するクイックチェンジ・プローブカード・システム64の詳細な部分線図160である。図10は、片面上部インターポーザ136bを有する半田付けされたプローブチップ・プローブカード実施例を有するクイックチェンジ・プローブカード・システム64の詳細な部分線図190である。1つ以上の移動止め192は、上部インターポーザ136bが、プローブカード・マザーボード32に当たる場合、プローブ172がダメージを受けることを防ぐために、含まれることが好ましい。上部インターポーザ136bは、インターポーザスプリングプローブ172のプローブ力を増すために、めっきをすることが可能である。プレロードのための手段452は、図26に見られるように、プローブカード・アゼンブリ64において、提供される。

外側アライメントピン168は、典型的には、プローブカード・インタフェース・アゼンブリ62を通っているように、プローブカード・アゼンブリ64を通って、トップ・スチフナ162から延在する。外側アライメントピン168は、マザーボード32とZブロックフランジ178などのプローブカード・アゼンブリ64における、コンポーネント内で形が定められるノッチ、スロット、および／またはホール、またはそれらの任意の組み合わせなどの、機械的位置決め機能169と嵌合する。位置決め機能169の使用は、広い温度範囲にわたってテストすることを可能にするために、プローブカード・アゼンブリ64におけるコンポーネント間の熱膨張の差を好ましくは可能にする。

図11は、両面インターポーザ136a用、または両面下部インターポーザ474用（図27）などのインターポーザ構造136の部分断面図196である。同様の構成詳細が、片面インターポーザ136bにおいて、設けられることが好ましい。

フォトリソグラフィ技法で形成されたプローブスプリング172などのインターポーザスプリング172は、複数の標準接続を提供するために、一般に、インターポーザグリッド・アレイの範囲内に配置される。例えば、図9に示される両面インターポーザ136aにおいて、インターポーザスプリング172は、マザーボード32とZブロック134との間に接続を提供する。同様に、図27に示される下部インターポーザ474において、インターポーザスプリング172は、Zブロック134とプローブチップ68との間に接続を提供する。

インターポーザビア173は、第1面204aから第2面204bへインターポーザ基板175を通って延在する。インターポーザビア173は、インターポーザ136、474の製造歩留りを上げるように、および／または特に、電力トレースに対する電気的伝導を促進するように、冗長ビア対内に配置されることが好ましい。

対抗する面204a、204bは、典型的には、例えば、チタンを有するリリース層198および異なる固有レベルの応力の複数の導電性の層197a〜197nを典型的に有する複合層197、198から構成される。例えば、CuWまたは金などが充填される、インターポーザビア173は、中心の基板175、典型的には、セラミックを通って延在し、かつリリース層198間の導電性の接続を提供する。複合層197、198は、典型的には、インターポーザプローブスプリング172が、パターン化され、その後、リリース領域203の範囲内で後でリリースされることになる、MoCrを有する。

0.5〜1 um 厚の金層などのシード層200は、複合層197、199を覆って形成されることが好ましい。幾つかの実施例において、ロジウムまたはパラジウム合金などの先端コーティング205は、耐摩耗性および／またはコンタクト信頼性を提供するように、少なくとも、スプリングフィンガー172の先端を覆って、制御可能に形成される。典型的には、銅を有するトレース201は、減少された抵抗を提供するように、図示されるように、構造196を覆ってめっきすることにより選択可能に形成される。同様に、ポリイミドPMID層202は、図示されるように、スプリングフィンガーリフト領域を定義するために、典型的には、構造196を覆って形成される。厚い金層200は、フィンガー172のシート抵抗を減少させるように、持ち上げられたフィンガー172上に残ったままである。

図 12はZブロック134にハンダ付けされた裏側パッド278（図14）を有するプローブチップ68を有するクイックチェンジ・プローブカード・システム110の斜視図である。Zブロック134は、インターポーザ136、例えば、136a、136bなどの中間のコネクタ136を通して、プローブカード・マザーボード32と電気的コンタクトをとった状態に維持される。Zブロック134基板163（図9）は、セラミック、多層セラミック、および／または同時焼成セラミックなどの高い弾性率かつ良好な電気的絶縁特性の材料を有することが好ましい。フランジ178は、典型的には、Zブロック基板163に整合する良好な熱膨張係数(TCE)を有する任意の金属などの金属を有する。典型的なZブロック134基板163において、候補のフランジ材料は、チタン、チタン合金、Invar（登録商標）、またはCovar（登録商標）を含む。

図 13は、標準の構造およびプロセス221、マザーボードPCBZブロック134をマザーボード32にハンダ付けするためのオプションの構造およびサブプロセス243、片面インターポーザ136bをZブロック134の上面にハンダ付けするためのオプションの構造およびサブプロセス231、または両面インターポーザ136aを使用するオプションの構造およびサブプロセス239を含む、クイックチェンジ・プローブカード・アゼンブリプロセス220に対するフローチャートである。

標準の構造およびプロセス221において、典型的には、応力金属スプリング180を有する複数のフレキシブルなスプリングプローブ180を有するプローブチップ68が、製作される222。応力金属スプリング180は、最初は、例えば、複数の層197a〜197n（図11）などのMoCrスプリング構造197の範囲内に応力勾配を作ることにより形成される。ニッケルなどの第1の金属層286（図16）は、厚さ2〜10ミクロン程度に、コーティングされる284（図16）。この時点では、プローブチップ68の応力金属スプリング180の先端は、加熱またはアニーリングのプロセス292（図17）などにおいて、同一平面上とされることが好ましい292（図17）。続いて、追加の金属層298（図18）が、応力金属スプリング180上に、好ましくは、5〜50ミクロンの厚さにコーティングされる。

図14は、プローブチップ68のSMSプローブ先端108の同一平面性を保証するための固定冶具254の線図である。プローブチップ基板272（図15）は、例えば、真空または静電チャック262などの標準チャック262の平坦な面に対して平坦に保持される。精度シム266は、プローブチップ基板272の周縁の面上に置かれ、かつ下部平坦な基準面260上に設置されている平坦な基板258、例えば、ガラス258上に載っている。平坦な基準面264は、上部標準チャック262およびシム266の上部に置かれ、従って、プローブ先端181がプローブチップ基板272の裏側を基準として正確に同じ高さに設置されるように、SMSスプリングプローブ180を圧縮する。プローブチップ68は、次に、スプリングプローブ180がアニール化し、かつ平坦かつ平らな基準面258、260に一致することができるように、オーブン256内で、175〜225℃で、1〜3時間の間、加熱される。システム254は、次に、ゆっくりと、冷却され、セラミック基板272とプローブチップ金属皮膜層197a〜197n（図11）との間の熱膨張係数の差により発生した応力を最適に緩和する。

別の実施例において、プローブ先端281は、ガラス基板258を、平坦な面と、スプリングプローブ180に対して、凹部が、正確な深さで製作される図19に示される凹部303と同様の1つ以上の凹部と、を有するチャク258と取り替えることにより、プローブチップ基板272の前面93aに平行にされる。プローブチップ68の前面93aは、次に、チャック平坦面258に対して、平坦に保持され、かつスプリングプローブ180は、凹部の下面に対して圧縮される。平坦化のこの方法は、基板272の厚さの変化とスプリングプローブ180の圧縮との影響を最小にする。この方法は、さらに、次の処理ステップの後、プローブ先端181の共平面性を維持することを助ける。例えば、基板厚さ272の変化は、プローブチップ68が、接合中、その前面93aに対して平坦に保持される場合、仮に、それが、プローブ先端平坦化中、その後面93aに対して平坦に保持されたならば、ハンダ接合後、プローブ先端の平面性を減少させる可能性がある。

プローブチップ平坦化
図 15は、最適のプローブ先端平面性の平面280が、製作される時のプローブチップ68に対して決定される、プローブチップ平坦化プロセス275における第1のステップ270を示す。図15に示されるように、プローブチップ68は、プローブ面93およびこのプローブ面93aの反対側のボンディング面93bを有するプローブチップ基板272、集積回路20のボンディングパッドに対応するように配置され273、かつ複数のプローブ先端181を定義するようにプローブ面93aから延在するこのプローブ面93a上の複数のスプリングプローブ180、ボンディング面93b上に設置されかつ第2の標準構成275に配置される対応する第2の複数のボンディングパッド278、およびスプリングプローブ180の各々から対応する第2の複数のボンディングパッド278の各々へ延在する電気的接続274を有する。

図16は、プローブチップ上に設置されたスプリングプローブ180の平らでない部分が、めっきされる286、プローブチップ平坦化プロセスにおける第2のステップ284を示す。図17は、プローブチップ上に設置された、めっきされたスプリングプローブ180の平らでない部分が、平坦化される292、プローブチップ平坦化プロセスの第3のステップ290を示す。図18は、スプリングプローブ180の平らでない部分が、平坦化292後、めっきされ296、外側めっき層298を形成する、プローブチップ平坦化プロセスの第4のステップ294を示す。

図19は、プローブチップのZブロックへのハンダ付け固定冶具300の線図である。プローブチップ68の前面93aは、下部標準チャック302、例えば、真空または静電チャック302に対して、平坦に保持される。標準チャック302における面内の1つ以上の凹部303は、プローブチップ68上のスプリングプローブ180にクリアランスを提供する。X-Yアライメントは、プローブチップ68において、ノッチまたはホールなどの、機械的位置決め機能と嵌合する、アライメントピン304、例えば、2つのピン304を使用して達成される。真空または静電チャック262などの上部標準チャック262は、熱コンタクトを保証するために、セラミックZブロック310の上面に取り付けられる。Zブロック310に対するX-Yアライメントは、下部標準チャック302からZブロックフランジ178内へ延在するピン306により提供されることが好ましい。下部標準チャック302は、典型的には、加熱手段261を含むことが好ましい、下部平坦な基準面エレメント260上に設置される。上部標準チャック262は、典型的には、これもまた加熱手段263を含むことが好ましい、上部平坦な基準面エレメント264上に設置される。ここで、これらの加熱手段261、263が、典型的には、制御される267。

上部標準チャック262および上部平坦な基準面エレメント264は、Z移動メカニズム268などにより、固定冶具300に対して垂直に制御可能である。プローブチップ68とZブロック310との間のハンダボール312は、固定冶具300内のZブロック310とプローブチップ68とを制御可能に貼り付け、かつヒーター261、263により熱を加えることにより、リフロー可能である。

図20は、プローブ・アゼンブリ68およびZブロック・アゼンブリ310が、固定冶具300内で平行な配置に保持されながら、熱261、263（図19）が、ハンダボール312に加えられる時の、プローブチップのZブロックへのハンダリフロー330を示す。図21は、完成したプローブチップおよびZブロック・アゼンブリ350を示す。図22は、ハンダボールリフロー330前のプローブチップ68とZブロック310との詳細な図370である。図23は、ハンダボールリフロー330後の、プローブチップ68とZブロック310との詳細な図380である。ハンダボール312のリフロー330はZブロック310とプローブチップ68とを有する形成されたアゼンブリ350が、プローブチップ68のプローブ面93aとZブロック・アゼンブリ310の上面109b（図6）との間に、高度の平面性352を提供するように、ハンダ接合138を形成する。

図24は、プローブチップのZブロック・アゼンブリ310へのハンダ取り付け前の、クイックチェンジ・プローブカード・アゼンブリ64の拡張されたアゼンブリ図400である。図25は、プローブチップのZブロック・アゼンブリ310へのハンダ取り付け138後の、プローブカード・アゼンブリの拡張されたアゼンブリ図430である。図25に見られるように、プローブチップ68、Zブロック134、およびインターポーザ136を有する、組み合わされたプローブチップ・アゼンブリ146は、マザーボード32およびトップ・スチフナ162に容易に搭載可能かつ取り外し可能である、本質的に平行な構造を提供する。

クイックチェンジ・プローブカード・アゼンブリ64は、プローブカード・インタフェース・アゼンブリ(PCIA)62とプローブチップ68とから構成される。クイックチェンジ・プローブカード装置64および手法220は、クイックチェンジ・プローブカード・アゼンブリ64をプローバー12から取り除く、プローブチップ68および関連したコンポーネントをプローブチップ・アゼンブリ搭載基準面66から取り外す、同じ（または、代替の）プローブチップ68および関連したコンポーネントをプローブチップ・アゼンブリ搭載基準面66に再び搭載する、およびクイックチェンジ・プローブカード・アゼンブリ64をプローバー12内に再び組み付けることなどにより、予め較正されたプローブチップ・アゼンブリ68が、工場でまたは現場で、互換性があるプローブカードインタフェース・アゼンブリ(PCIA)62に／から、便利に交換されることを可能にする。

PCIA搭載面94aは、ウェハプローバーヘッドプレート46上のプローブカード搭載面48に物理的に対応する、マザーボード32の周辺の領域として定義される。ウェハプローバーヘッドプレート搭載面48は、ウェハプローバー12内のウェハ・チャック40の運動の平面に平行になるように予め較正される。工業用ウェハプローバー12内のウェハ・チャック40の面は、ウェハ基準面(WRS)54であるように定義される。プローブチップ・アゼンブリ搭載基準平面92は、PCIA搭載面48に平行であるように、それゆえに、WRS 54に本質的に平行であるように、予め較正されることが好ましい。同様に、プローブチップ68は、プローブ先端181、例えば、応力金属スプリング(SMS)プローブ先端181が、許容可能な許容値の範囲内でお互いに対して、共通の平面280（図17）内に在ることを保証するように、製作されることが好ましい。

平行および非平行な、2つのタイプのプローブチップ・アゼンブリ68が存在する。平行なプローブチップ・アゼンブリは、プローブチップ・アゼンブリ搭載面48に平行なプローブ先端181の平面280を有する。非平行なプローブチップ・アゼンブリ68の場合、搭載面48は、プローブ先端181の平面280に平行でない。非平行なプローブチップ・アゼンブリ68は、PCIA平行度調整を再び較正するために、PCIA62に対する工場較正データとプローブチップ68の工場較正データとを組み合わせることにより、クイックチェンジ・プローブカード64の再平坦化無しで、変更することが可能である。

プローブカード較正データ
限定的ではないが、シム厚さおよび／または差動式ネジセッティングなどの機械的な平行度較正データは、PCIA62に対して、および非平行なプローブチップ・アゼンブリ68に対して、工場で取られることが好ましい。較正データは、データベース内に、またはPCIA62またはプローブチップ・アゼンブリ68に搭載された不揮発性メモリ・チップ内に、格納することが可能である。PCIA較正データは、PCIA搭載面48を基準としてプローブチップ搭載基準平面92を確立するために必要とされる情報を提供する。PCIA較正データと組み合わせたプローブチップ・アゼンブリ較正データは、プローブチップ68上の応力金属スプリング(SMS)プローブ先端181をPCIA搭載面48の平面に平行にするために、PCIA平面性調整を設定するために必要とされる情報を提供する。

Zブロック較正ツール
Zブロック較正ツールは、PCIA 62範囲内にプローブチップ・アゼンブリ搭載基準平面92を確立するために使用される。このツールは、プローブチップ・アゼンブリ搭載基準平面92の平行度調整パラメータを正確に決定するために、その面間に十分に高水準の平坦度および平行度を有する機械的参照標準として機能するように製作される。

インシトゥ較正プローブチップ・アゼンブリ
プローブチップ・アゼンブリ68のいくつかの実施例は、加速試験およびPCIAの検証のために、特定のウェハプローバー12、またはAPI Precision Point VX、またはそのツールがPCIA62におけるプローブチップ・アゼンブリ搭載基準平面92の平面性を調整するために使用可能である同様の機能を有する他のツールを使用し、組み付けられかつ使用されるように設計されることが好ましい。較正プローブチップ・アゼンブリは、PCIAおよび／またはプローブチップ技術の信頼性、精度、および診断テストを助けるテスト構造を含むように設計される。

図26は、片面プローブチップ68が、Zブロック134の下面にエリア接合され138、および片面上部インターポーザ136がZブロック134の上面にエリア接合される152（図8）、クイックチェンジ・プローブカード64を示す。エリア接合138、152は、典型的には、ハンダ、導電性接着剤、ワイヤー接続されたスタッド、またはそれらの任意の組み合わせの何れかにより形成される。プローブチップ68および上部インターポーザ136は、接合プロセス330中、限定的ではないが真空チャンネルおよび／またはホールなどによって、平坦な面、例えば、302（図19）に対して保持される。好ましい平面性調整メカニズムは、最適な負荷分布を提供し、かつZブロック134のたわみを最小にする。平面性調整メカニズムは、好ましくは、3つ以上の調整可能なネジ、例えば3つ以上の差動式ネジ166、シム、スペーサ、ワッシャー、ハンダ接合、例えば、ハンダ接合138、および／またはスプリング、およびこれらの任意の組み合わせの何れかを有することが可能である。

図7および図9に見られるように、マザーボード面32の下面94aを基準としたプローブチップ・アゼンブリ搭載基準平面92の位置は、3つ以上の基準参照位置などで、Zブロック134の何れかの面163a、163bからウェハ基準面WRS54（図7）までの距離の測定を使用する計算により決定されることが好ましい。しかしながら、この場合Zブロック較正ツールが、プローブチップ・アゼンブリ搭載基準平面92を決定するために使用される。Zブロック較正ツールは、機械的較正のみに使用され、かつ、プローブチップ68上のプローブ180の先端が、PCIA搭載面66に十分に平行であることを保証するように、ウェハプローバーチャク40に対する、そして最終的に、テスト中の半導体ウェハ20に対する平行度を保証するために、その面間に十分に高レベルの平行度を有する機械的参照標準を提供する。

平行度誤差の測定および修正
プローブチップ・インタフェース・アゼンブリ(PCIA)62に関するプローブチップ・アゼンブリ搭載基準平面(92)に対する平行度誤差は、下記参照により、測定かつ修正可能である：
・オプションで、製品ZブロックまたはZブロック較正ツール、またはオプションで、較正プローブチップ・アゼンブリを組み付けること；
・（API Precision Point VXまたは同等物、またはウェハプローバー（上方監視カメラカメラ、プローブマーク検査、コンタクト抵抗プロファイル、等）上などで）平行度誤差のインシトゥ測定を実行すること；
・テスト中のPCIA(62)と関連した、プローブチップ・アゼンブリ搭載基準平面(92)に対して平行度修正を決定すること；
・将来の使用のために、較正データを保存すること；および
・プローブカードを取り除くこと；および必要な時に、
・解体し、かつ適切な機械的オフセットで任意の平行度誤差を修正すること。

非平行なプローブチップ68の場合、典型的な平行度誤差測定および修正方法は、以下のステップを有する：
・予め較正されたプローブチップ・アゼンブリ搭載基準平面(92)を有するPCIA(62)内に非平行なプローブチップ(68)を組み付ける；
・（API、インハウスツール、またはウェハプローバー（上方監視カメラカメラ、プローブマーク検査、コンタクト抵抗プロファイル、等）上で）平行度誤差のインシトゥ測定を実行すること；
・テスト中の非平行なプローブチップに対して平行度修正を決定すること；
・将来の使用のためにデータを保存すること；
・プローブカードを取り除くこと；および
・解体し、かつ適切な機械的オフセットで任意の平行度誤差を修正すること。

図27は、ハンダ接合されたマザーボードPCB Zブロック134、およびマザーボードPCB Zブロック132と第1のZブロック134と間に設置されたインターポーザ136とを有するクイックチェンジ・プローブカード・アゼンブリ64の線図である。マザーボードPCB Zブロック132上のエリア接合142は、ハンダ、導電性接着剤、ワイヤー接続されたスタッド、またはそれらの任意の組み合わせにより形成可能である。好ましい平面性調整メカニズムは、最適な負荷分布を提供し、かつZブロック134のたわみを最小にする。平面性調整メカニズムは、好ましくは、3つ以上の調整可能なネジ、例えば3つ以上の差動式ネジ166、シム、スペーサ、ワッシャー、ハンダ接合、例えば、ハンダ接合138、および／またはスプリング166、およびこれらの任意の組み合わせの何れかを有することが可能である。

図28は、異なる厚さの基板272a、272bの、重ねずに並べられたプローブチップ68a、68bと、Zブロック134とを有する、クイックチェンジ・プローブカード・アゼンブリ64の線図である。プローブチップ68a、68bが、ハンダ付けプロセス300中に、同時に、平坦な標準チャック302、例えば、真空または静電チャック302に対して保持される（図19）場合、ハンダ接合374a、374bは、プローブチップ基板272a、272b間の厚さの差を補償する。インターポーザ136およびZブロック134は、各々、マザーボード32に対して位置を調整され、それゆえに、お互いに対して位置を調整される。

Zブロック134の上部のコンタクトパッドなどの機能の位置は、光学的に決定され、かつZブロック134に、またはフランジ178（図24）に直接接続されるようなアライメントピン170の位置が、決定される。このことによって、Zブロック134は、XおよびY平面において、インターポーザ136上の対応するコンタクトに対して、適切に、位置を調整される。

好ましい平面性調整メカニズムは、最適な負荷分布を提供し、かつZブロック134のたわみを最小にする。平面性調整メカニズムは、好ましくは、3つ以上の調整可能なネジ、例えば3つ以上の差動式ネジ166、シム、スペーサ、ワッシャー、ハンダ接合、例えば、ハンダ接合138、および／またはスプリング、およびこれらの任意の組み合わせの何れかを有することが可能である。

図29は、異なる厚さの基板272a、272bの重ねずに並べられたプローブチップ68a、68b、並びに、重ねずに並べられたインターポーザ136a、136bを有する、クイックチェンジ・プローブカード・アゼンブリ64の線図である。インターポーザ136a、136bは、マザーボード32にエリア接合された142、マザーボードZブロック132に対して、X-Y位置を調整される。同様に、インターポーザ136a、136bおよび第1のZブロック134は、各々、マザーボード32に対して、X-Y位置を調整され、それゆえに、お互いに対して、本質的にX-Y位置を調整される。好ましい平面性調整メカニズムは、最適な負荷分布を提供し、かつZブロック134のたわみを最小にする。平面性調整メカニズムは、好ましくは、3つ以上の調整可能なネジ、例えば、3つ以上の差動式ねじ166、シム、スペーサ、ワッシャー、ハンダ接合、例えば、ハンダ接合138、および／またはスプリング、およびこれらの任意の組み合わせに何れかを有することが可能である。

図30は、マザーボードZブロックハンダ付け固定冶具560に対するプローブカード・マザーボードの線図である。マザーボードZブロック132の前面は、プローブカード・マザーボード32の周囲で、1つ以上のシム566を用いて、例えば、真空または静電チャック562などの下部標準チャック562に対して、平坦に保持される。X-Yアライメントは、マザーボードZブロック132において、ホール569などの機械的位置決め機能569に嵌合する2つのアライメントピン568を使用して、達成される。真空または静電チャック570などの上部標準チャック570は、熱コンタクトを保証するために、プローブカード・マザーボード32の上面94bに、取り付けられる。プローブカード・マザーボード32のX-Yアライメントは、下部標準チャック562からプローブカード・マザーボード32に延在するピンにより、達成される。

図31は、プローブカード・マザーボードとマザーボードZブロック132とを有するアゼンブリにおける、ハンダリフロープロセス580を示す線図である。図32は、ハンダリフロー580を有する、プローブカード・マザーボード32とマザーボードZブロック132とを有する完成したアゼンブリ131を示す線図590である。

クイックチェンジ・プローブカード・アゼンブリ64における小さい力のインターポーザの使用、および関連した方法220は、各々がインターポーザ136上の小さい力のSMSプローブ先端の少なくとも1つと電気的コンタクトをとる、導電性領域、例えば、パッドを有する、2つの平坦かつ平行な面間に、複数の信頼できる電気的接続を提供する。小さい力のインターポーザ136は、SMSスプリングプローブ180を圧縮するために必要とされる全体の力、従って、システムの荷重支持コンポーネントの機械的たわみを減少させる。これに代えて、小さい力のインターポーザ136は、動作条件下で、インターポーザを支持する、または圧縮するために、より薄い構造および／またはより小さい弾性係数材料の使用を可能にする。

クイックチェンジ・プローブカード・アゼンブリ64および関連した方法220は、0.05グラム〜5グラム間の、コンタクト当りの力を有するような小さい力のインターポーザ136を使用して、高品質の電気的コンタクトを提供し、かつ冗長SMSスプリングプローブ180、すなわち、電気的コンタクト当り2つ以上のSMSスプリングプローブ180、例えば、コンタクト当り4つのSMSスプリングプローブ180が示されている、かつ非酸化プローブ先端181、例えば、清浄なロジウムコーティングされたプローブ先端181、および非酸化コンタクトパッド、例えば、インターポーザ136の両面上の清浄な金コンタクトパッドの使用により、強化されている。

別の実施例において、スプリングプローブ180およびコンタクトパッド278は、面汚染物を取り除き、かつ汚染物の無い金属面を露出する方法を使用して、洗浄される。例えば、機械的研磨、プラズマ洗浄、およびイオンミリングなどの面処理は、スプリングプローブ180および電気的コンタクトパッド278上に汚染物の無い面を露出することができる。

クイックチェンジ・プローブカード・アゼンブリ64および関連した方法220は、半導体ウェハ20をテストするための速い製作サイクル時間(rapid fabrication cycle time)を有する、カスタマイズ可能なプローブカード・アゼンブリ64の製造を可能にする。速い製作サイクル時間は、速い製作サイクル時間を有するセミカスタムコンポーネントを、非常に長いリードタイムを有する可能性がある標準コンポーネントと組み合わせて使用することにより、達成される。標準コンポーネントを、あらかじめ注文し、かつそれらが完成製品への組み立てに必要とされる時まで、在庫として持っておけるので、製作サイクル時間は、部分的にカスタマイズ可能なコンポーネントに対する製作サイクル時間にのみに依存する。

例えば、Zブロック134は、あらかじめ注文することができ、かつ在庫として保管できる標準コンポーネントである。プローブチップ68は、プローブカード・システム64に顧客の注文が出された時、開始される、固定された製造サイクル時間を有する、セミカスタムコンポーネントである。この時、全体のプローブカード製作サイクル時間は、主として、プローブチップ68の製作サイクル時間により決定される。

システムの利点
クイックチェンジ・プローブチップ・システム64および方法220は、プローブカード・アゼンブリ68全体を製造業者に送り返す必要なく、ユーザがプローブチップ・アゼンブリ68を容易に変更することを可能にすることにより、所有コストを下げる。クイックチェンジ・プローブチップ・システム64および方法220は、訓練されたユーザまたは現場のサービスエンジニアが、ユーザサイトで、プローブチップ68をすばやく変更することを可能にする。

同様に、顧客は、予備のプローブチップ・アゼンブリ68の在庫を手元に保管することができ、かつプローブカード・アゼンブリ、例えば64全体の代わりにプローブチップ・アゼンブリ68を交換することができる。この能力は、通常の定期的な洗浄、先端磨耗、先端破損、および／または不測の先端汚れなどのプローブチップ問題に関連したダウンタイムを最小にする。

本発明は、最終組み立てで、平面性調整の必要性を減少させる、またはなくす製作の方法を提供する。しかしながら、新しいプローブチップ・アゼンブリの組み付けの後、プローブカード機能は、API Precision Point VXまたは同等物上で容易に確認することができる。平面性測定は、必要に応じて、製造での使用前にプローブカードの適切なアライメントおよび機能を検査するために、現場の人員または顧客等により実行可能である。

クイックチェンジ・プローブチップ・システム64および方法220は、高いまたは低い動作温度の何れかでのテスト中のデバイスに対する低抵抗電気的接続を維持する。

同様に、クイックチェンジ・プローブチップ・システム64および方法220は、プローブカード・アセンブリ・システムの範囲内で、他のコンポーネントの基準面として作用することができる、またはプローブカード・アセンブリ・システムのインタフェースとなる、お互いに十分に平坦かつ平行な機械的面を持つコンポーネントを有する。

さらに、相対的に平坦かつ平行なコンポーネント面を有する、クイックチェンジ・プローブチップ・システム64および方法220は、高I/O数ICおよびテスターと関連する大きな力を、さらに均一に分配し、かつ垂直に伝え、プローブカード・アセンブリ・システムの範囲内でピークツーピークでの機械的たわみを減少させる。ここで、この力は、様々なスプリングプレロードメカニズム、またはウェハテスト中のスプリングプローブの圧縮のいずれかにより発生させられる。

さらに、クイックチェンジ・プローブチップ・システム64および方法220は、コンポーネントおよびサブアゼンブリを、予め位置を調整し、容易に取り替えることを可能にする、互いに載置することができる、改善された平坦度および平行度を有するコンポーネントを有する。同一平面性からのより小さいずれを有する、相対的に平坦かつ平行な面およびプローブ先端アレイは、平面性調整の必要性を減少させる。さらに、相対的に平坦かつ平行な基準面の使用は、非常に小さい力のインターポーザの使用、例えば、コンタクト当り、0.05g〜5gが、大きなエリア、例えば、300 mmウェハに対して、1,000 sq cmにわたって、低抵抗高密度の電気的接続を作ることを可能にする。さらに、平坦かつ平行な基準および支持面と組み合わされた小さい力のインターポーザは、平面性を固定し、達成し、かつ維持するより簡単な方法を可能にする。これに代えて、平坦な面を有する、マザーボード、Zブロック等のような、大きなエリアコンポーネントは、真空駆動のシステムの使用が、高レベルの面平行度を達成することを可能にする。さらに、ハンダ、金ワイヤーボンドバンプ、めっきしたバンプ、または接着剤などの材料で製作される大きなエリアの堅固な電気的インタフェース接続は、全て、より高い製造歩留りを有し、かつより平坦かつより平行な相互接続支持面を用いて、より良くかつ高い信頼性高で機能する。

同様に、時間は、半導体製造業者および検査者などのプローブカード・アゼンブリのユーザにとって、しばしば、重要なファクタである。従来のプローブカード・アゼンブリは、典型的には、多層セラミックコンポーネントのような長いリードタイムを有する、1つ以上の主要なコンポーネントを有する。従来のアゼンブリ構造および製造方法が、このように長いリードタイムコンポーネントを含むので、1つ以上のアゼンブリに対する生じる製作サイクルは、長い。

対照的に、プローブカード・アゼンブリの一部を、製作し、組み立て、および／または予め平坦化可能であり、一方、複合体、カスタム、またはセミカスタムコンポーネントなどの長いリードタイムコンポーネントが、容易に搭載可能および／または他のコンポーネントおよびアゼンブリから再搭載可能である、クイックチェンジ・プローブチップ・システム64および方法220は、改善された、すなわち速い、製作サイクルを有する。

本発明による方法は、フレキシブルなコネクタに圧力を加える、および／またはリニアアクチュエータを調整するための要求を減少させる、またはなくすことにより、プローブカード製作中の平面性の差を調整する。本教示による方法は、2つ以上のめっきステップを使用してプローブスプリングの同一平面上アレイを作ること、およびサブコンポーネント間の平面の差を補償するために、ハンダ接合部高さの変化をもたらすことにより、プローブチップ・アゼンブリを平坦化することを含む。両方の製造方法は、平坦な基準ツーリング面 (flat reference tooling surface) を作り、かつコンポーネントを基準ツーリング面に対して平坦なアゼンブリ状態に保持するために、真空または他の手段を使用する。プローブスプリングの場合、第1の層のめっきが、施され、かつ許容可能なサイクル寿命にわたって信頼できる電気的コンタクトを保証するために、十分なプロービング力を提供するために必要とされる追加のめっきを仕上げる前に、先端が、基準ツールリング面に対して先端を保持しながら、加熱により同一平面上に作られる。プローブスプリングアゼンブリに対するマザーボードの場合、これらのコンポーネントを、WRSに平行な基準ツールリング面に引っ張り平坦な状態とすることが可能であり、かつハンダを、平行度を保持するために、リフローすることが可能である。

本発明は、また、製造コストと製造時間の両方を減少させるための標準コンポーネントも使用する。

改善された同一平面性および平行度を有するスプリングプローブを有するプローブカード・アセンブリ・システム、および製造のための方法が、本明細書において、集積回路テストプローブ、プローブカード、および／またはパッケージと関連して記載されるが、システムおよび技法は、所望に応じて、電子コンポーネントまたはデバイス内の集積回路および基板間の相互接続、バーンインデバイスおよびMEMSデバイス、またはそれらの任意の組み合わせなど、様々なデバイスで実施可能である。

同様に、当業者は、様々な別のタイプのプローブ先端を、本明細書に記載される応力金属スプリング(SMS)プローブ先端に置き換えることが可能であろうこと、およびそれゆえに、本発明の方法および装置に関する教示を、本明細書に記載されるSMSプローブ先端の使用を制限するものとして解釈すべきでないこと、を容易に理解するであろう。

従って、本発明が、特定の好適実施例に関して詳細に記載されたが、本発明が関連している技術分野の通常の当業者は、特許請求の範囲の精神および範囲から逸脱することなく、様々な修正および強化を実施することができること、を理解するであろう。

ICテスターと、ウェハプローバー内に組み付けられたプローブカード・アゼンブリとを含む、半導体ウェハをテストするための完成したシステムのシステム図である。半導体ウェハプローバーシステム内に組み付けられたプローブカード・アゼンブリのシステム図である。半導体ウェハプローバー内に組み付けられたクイックチェンジ・プローブチップ・プローブカード・アゼンブリを示すシステム図である。 API Precision Point VXプローブカード・テストシステム内に組み付けられた、プローブカード・インタフェース・アゼンブリ(PCIA)を有するクイックチェンジ・プローブチップ・プローブカード・アゼンブリを示す図である。クイックチェンジ・プローブチップ・プローブカード・アゼンブリの線図である。クイックチェンジ・プローブチップ・プローブカード・アゼンブリの詳細な線図を示す。クイックチェンジ・プローブカード・システムの範囲内の基準測定の線図である。予め平坦化されたマザーボードおよび上部Zブロック・アゼンブリと、下部Zブロックの裏側にハンダ付けされた片面インターポーザまたは両面インターポーザの何れかを組み入れたプローブチップ・プローブカード・アゼンブリとの間のアゼンブリ線図である。両面上部インターポーザを有する半田付けされたプローブチップ・プローブカード実施例を示す。片面上部インターポーザを有する半田付けされたプローブチップ・プローブカード実施例を示す。インターポーザ構造の詳細な部分断面図である。 Zブロックにハンダ付けされた背面パッドを有するプローブチップを有するプローブカードの実施例の斜視図である。マザーボードPCBをマザーボードにハンダ付けするための、片面インターポーザをZブロックの上面にハンダ付けするための、または両面インターポーザを使用するためのオプションのプロセスを含むプローブカード・アゼンブリプロセスのためのフローチャートである。プローブチップのSMSプローブ先端の同一平面性を保証するための固定冶具を示す。製作時に、最適のプローブ先端平面性の平面が、プローブチップに対して決定される、プローブチップ平坦化プロセスの第1のステップを示す。プローブチップ上に設置されたプローブ先端の平らでない部分が、めっきされる、プローブチップ平坦化プロセスの第2のステップを示す。プローブチップ上に設置された、めっきされたプローブ先端の平らでない部分が、平坦化される、プローブチップ平坦化プロセスの第3のステップを示す。スプリングプローブの平らでない部分が、平坦化後、めっきされる、プローブチップ平坦化プロセスの第4のステップを示す。プローブチップのZブロックへのハンダ付け固定冶具の線図である。ハンダリフローを待っている、プローブチップのZブロックへのハンダ付け固定冶具内に置かれたプローブチップとZブロックを示す。ハンダリフローを有する、完成したプローブチップおよびZブロック・アゼンブリを示す。ハンダボールリフロー前の、プローブチップおよびZブロック・アゼンブリの詳細な線図である。ハンダボールリフロー後の、プローブチップおよびZブロック・アゼンブリの詳細な線図である。プローブチップのZブロックへのハンダによる取り付け前の、プローブカード・アゼンブリの拡張されたアゼンブリ図である。プローブチップのZブロックへのハンダ取り付け後の、プローブカード・アゼンブリの拡張されたアゼンブリ図である。片面プローブチップが、Zブロックにエリア接合される、クイックチェンジ両面インターポーザプローブカード設計の別の実施例の線図である。ハンダ接合されたPCB Zブロックを有するプローブカード・アゼンブリの線図である。複数のプローブチップの各々とZブロックとの間にモザイクのプローブチップ・アゼンブリ・エリア接合を有する、クイックチェンジ・プローブカード・アゼンブリの別の実施例の線図である。重ねずに並べられたプローブチップと、重ねずに並べられたインターポーザとを有する、プローブカード・アゼンブリの線図である。マザーボードZブロックハンダ付け固定冶具に対するプローブカード・マザーボードの線図である。ハンダリフローアゼンブリにおける、プローブカード・マザーボードとマザーボード(MB)Zブロック間のハンダリフロープロセスを示す線図である。ハンダリフローを有する、プローブカード・マザーボードとMB Zブロックとを有する完成したアゼンブリを示す線図である。

符号の説明

64 プローブカード・アゼンブリ
32 プローブカード・マザーボード
34 プローブチップ・アゼンブリ搭載システム
62 プローブカード・インタフェース・アゼンブリ(PCIA)
66 プローブチップ・アゼンブリ搭載面
68 プローブチップ
90 プローブカード・アゼンブリ64の詳細な線図
92 プローブチップ・アゼンブリ搭載基準平面（PCIA搭載面に平行）
93a プローブ面
93b プローブ面93aの反対側の搭載面

Claims

半導体ウェハ上に設置された、少なくとも1つの集積回路デバイス上の1つ以上のボンディングパッドへ接続を確立するためのプローブカード・インタフェース・アゼンブリであって：
上面、前記上面の反対側のかつ前記半導体ウェハに平行な下部平らな搭載面、および前記上面の反対側の前記下部平らな搭載面の間に延在する複数の電気的接続を有するマザーボード；
前記マザーボードの前記下部平らな搭載面と前記半導体ウェハとの間に設置された、少なくとも3つのポイントにより定義される基準平面；
上部搭載面と前記上部搭載面の反対側のプローブチップ・アゼンブリ搭載面とを有する、少なくとも1つのコンポーネントを有するプローブチップ・アゼンブリ搭載システム；および
前記半導体ウェハに対して前記基準面の前記平面性を調整するためのメカニズム、を有するプローブカード・インタフェース・アゼンブリ。
プローブ面および前記プローブ面の反対側の搭載面を有するプローブチップ基板と、前記プローブチップ・アゼンブリ搭載システムの前記プローブチップ・アゼンブリ搭載面に取り付けられた前記搭載面と、前記ボンディングパッドに対応するように配置された複数のプローブ先端を定義する、前記プローブ面から延在する、前記プローブ面上の複数のスプリングプローブと、前記搭載面上に設置された、対応する第2の複数の電気的コンタクトと、前記スプリングプローブの各々から前記対応する第2の複数の電気的コンタクトの各々へ延在する電気的接続を有する少なくとも1つのプローブチップと、をさらに有し；
前記プローブチップの前記プローブ面および前記搭載面のいずれかの平面性が、前記平面性メカニズムにより調整可能である、請求項1に記載のプローブカード・インタフェース・アゼンブリ。
前記プローブ先端が、前記プローブ先端を前記プローブチップ基板の前記プローブ面および前記搭載面のいずれかに平行な固定冶具内に制限し、かつ、前記プローブ先端が、前記固定冶具に一致するように、熱を前記プローブチップ・アゼンブリに加えることにより、平坦化される、請求項2に記載のプローブカード・インタフェース・アゼンブリ。
前記平面性調整メカニズムが、調整可能なネジ、差動式ネジ、シム、スペーサ、ワッシャー、スプリングワッシャー、ハンダ接合、接着剤接合、スプリング、およびこれらの任意の組み合わせのいずれかを有する請求項2に記載のプローブカード・インタフェース・アゼンブリ。
前記プローブチップ・アゼンブリを搭載することが、前記プローブチップの前記プローブ面および前記搭載面のいずれかと前記プローブチップ・アゼンブリの前記プローブ・アゼンブリ搭載面との間に、本質的に、平行度を提供する請求項2に記載のプローブカード・インタフェース・アゼンブリ。
前記プローブチップ・アゼンブリが、取り外し可能である請求項2に記載のプローブカード・インタフェース・アゼンブリ。
前記下部平らな搭載面と、前記プローブチップの前記プローブ面および前記搭載面のいずれかとの間の平行度を測定する、および調整する、のいずれかの手段を、さらに有する請求項2に記載のプローブカード・インタフェース・アゼンブリ。
プローブ面および前記プローブ面の反対側の搭載面を有するプローブチップ基板と、前記ボンディングパッドに対応するように配置された複数のプローブ先端を定義する、前記プローブ面から延在する、前記プローブ面上の複数のスプリングプローブと、前記搭載面上に設置された、対応する第2の複数の電気的コンタクトと、前記スプリングプローブの各々から前記対応する第2の複数の電気的コンタクトの各々へ延在する電気的接続とを有する代替のプローブチップをさらに有し；
前記代替のプローブチップ・アゼンブリの前記搭載面が、前記プローブカード・インタフェース・アゼンブリの前記下部平らな面に搭載可能である請求項1に記載のプローブカード・インタフェース・アゼンブリ。
前記代替のプローブチップ・アゼンブリが、さらなる較正無しに、平面性を提供するために、前記第1のプローブチップ・アゼンブリの代わりに、搭載可能である請求項8に記載のプローブカード・インタフェース・アゼンブリ。
前記下部平らな搭載面と、前記基準平面および前記プローブチップ・アゼンブリ搭載面のいずれかとの間の平行度を測定する、および調整する、のいずれかの手段を、さらに有する請求項1に記載のプローブカード・インタフェース・アゼンブリ。
前記プローブチップ・アゼンブリ搭載システムが：
インターポーザコンタクト面および前記インターポーザコンタクト面の反対側のプローブチップ搭載面を有する基板と、前記インターポーザコンタクト面上に配置された第1の複数の電気的コンタクトパッドと、前記プローブチップ搭載面上の対応する第2の複数のボンディングパッドと、前記第1の複数のボンディングパッド内の前記コンタクトパッドの各々から前記第2の複数のボンディングパッド内の前記対応するボンディングパッドの各々へ延在する電気的接続とを有する下部Zブロックと；
複数の電気的コンタクトを有する、前記下部Zブロックと前記マザーボードとの間に設置される上部インタフェースとを有し；
前記下部Zブロックが、前記ウェハプローバー搭載面と平行であるように方向付けられた前記インターポーザコンタクト面を用いて、前記マザーボードに取り付ける、請求項1に記載のプローブカード・インタフェース・アゼンブリ。
前記下部Zブロックの前記基板が、セラミック、多層セラミック、および同時焼成セラミックのいずれかを有する請求項11に記載のプローブカード・インタフェース・アゼンブリ。
プローブ面および前記プローブ面の反対側の搭載面を有するプローブチップ基板と、前記下部Zブロックの前記プローブチップ搭載面にハンダ付けされた前記搭載面と、前記ボンディングパッドに対応するように配置された複数のプローブ先端を定義する、前記プローブ面から延在する、前記プローブ面上の複数のスプリングプローブと、前記搭載面上に設置された、対応する第2の複数の電気的コンタクトと、前記スプリングプローブの各々から前記対応する第2の複数の電気的コンタクトの各々へ延在する電気的接続と、を有する少なくとも1つのプローブチップをさらに有し；
前記平面性メカニズムが、前記プローブ面および前記半導体ウェハ間の平面性に影響を及ぼすように、前記基準平面を調整するように制御可能であり、
前記プローブの前記プローブ面および前記搭載面のいずれかの平面性が、前記平面性メカニズムにより調整可能である請求項11に記載のプローブカード・インタフェース・アゼンブリ。
前記上部インタフェースが：
前記下部Zブロックと前記マザーボードとの間に設置される少なくとも1つのインターポーザであって、前記少なくとも1つのインターポーザの各々が、上面および前記上面の反対側の下面と、前記上面上の複数のコンプライアントな電気的コンタクトと、前記下面上の複数の電気的コンタクトと、前記複数のコンプライアントな電気的コンタクトおよび前記複数の電気的コンタクト間の複数の導電性の接続とを有するインターポーザと；
第1面および前記第1面の反対側の第2面と、前記第2面および前記マザーボード間の複数のハンダ接合とを有するマザーボードZブロックと、のいずれかを有する請求項13に記載のプローブカード・インタフェース・アゼンブリ。
前記マザーボードZブロックが、そこを通って延在するファン・アウト電気的接続を含む請求項14に記載のプローブカード・インタフェース・アゼンブリ。
前記コンプライアントな電気的コンタクトが、めっきされる請求項14に記載のプローブカード・インタフェース・アゼンブリ。
前記インターポーザの前記下面上の前記複数の電気的コンタクトが、ハンダボールおよびスプリングプローブのいずれかを有する請求項14に記載のプローブカード・インタフェース・アゼンブリ。
前記スプリングプローブが、めっきされる請求項17に記載のプローブカード・インタフェース・アゼンブリ。
前記プローブチップの前記プローブ面と、前記下部Zブロックの前記インターポーザコンタクト面および前記インターポーザの前記上面の何れかとの間の平行度を調整するための手段をさらに有する請求項14に記載のプローブカード・インタフェース・アゼンブリ。
前記下部平らな搭載面と前記マザーボードZブロックの前記第1面との間の平行度を調整する任意の手段をさらに有する請求項14に記載のプローブカード・インタフェース・アゼンブリ。
前記下部Zブロックの前記インターポーザコンタクト面上に配置された前記電気的コンタクトパッドが、前記下部Zブロックの前記プローブチップ搭載面上の前記対応する第2の複数のボンディングパッドの前記間隔より大きなピッチで間隔をあけられる請求項11に記載のプローブカード・インタフェース・アゼンブリ。
前記スプリングプローブが、応力金属スプリング、フレキシブルなスプリング、コンプライアントなスプリング、および細長い弾力のあるプローブエレメントのいずれかを有する請求項2に記載のプローブカード・インタフェース・アゼンブリ。
半導体ウェハ上に設置される少なくとも1つの集積回路デバイス上のボンディングパッドに接続を確立するためのプロセスであって：
上面、前記上面の反対側のかつ前記半導体ウェハに平行な下部平らな搭載面、および前記上面の反対側の前記下部平らな搭載面の間に延在する複数の電気的接続を有する基板を有するマザーボードを提供するステップと；
前記マザーボードの前記下面および前記半導体ウェハ間に設置される、少なくとも3つのポイントにより基準平面を定義するステップと；
上部搭載面および前記上部搭載面の反対側のプローブ・アゼンブリ搭載面を有する、少なくとも1つのコンポーネントを有するプローブチップ・アゼンブリ搭載システムを提供するステップと；
前記半導体ウェハに対する前記基準平面の前記平面性を調整するステップとを有する、プロセス。
プローブ面および前記プローブ面の反対側の搭載面を有するプローブチップ基板と、前記プローブチップ・アゼンブリ搭載システムの前記プローブチップ・アゼンブリ搭載面に取り付けられた前記搭載面と、前記ボンディングパッドに対応するように配置された複数のプローブ先端を定義する、前記プローブ面から延在する、前記プローブ面上の複数のスプリングプローブと、前記搭載面上に設置された、対応する第2の複数の電気的コンタクトと、前記スプリングプローブの各々から前記対応する第2の複数の電気的コンタクトの各々へ延在する電気的接続とを有するプローブチップを提供するステップと；
前記プローブ面、前記搭載面、および前記プローブチップの前記プローブ先端と前記半導体ウェハのいずれかの間の平面性に影響を及ぼすように、前記基準平面を調整するステップとをさらに有する請求項23に記載のプロセス。
前記マザーボードをプローバーに搭載するステップと；
半導体ウェハ上に設置される少なくとも1つの集積されたデバイスをテストするステップと、をさらに有し；
前記プローブ先端が、平面性のさらなる調整無しに、前記半導体ウェハに十分に平らである、請求項24に記載のプロセス。
前記プローブ面および前記プローブチップ基板の前記ボンディング面のいずれかに平行な固定冶具内の前記プローブ先端を制限するステップと、
前記プローブ先端が、前記固定冶具に一致するように、熱を前記プローブチップ・アゼンブリに加えるステップと、をさらに有する請求項24に記載のプロセス。
前記加熱ステップの前および後のいずれかで前記プローブ先端をめっきするステップをさらに有する請求項26に記載のプロセス。
前記プローブチップを前記プローブ・アゼンブリ搭載面から取り除くステップと；
さらなる較正無しに平面性を提供するために、前記同じプローブチップおよび代替のプローブチップのいずれかを、前記プローブ・アゼンブリ搭載面に搭載するステップと、をさらに有する請求項24に記載のプロセス。
前記基準平面と前記下部平らな搭載面との間の平行度を測定すること、および調整することのいずれかを、さらに有する請求項23に記載のプロセス。
インターポーザコンタクト面および前記インターポーザコンタクト面の反対側のプローブチップ搭載面を有する基板と、前記インターポーザコンタクト面上に配置された第1の複数の電気的コンタクトパッドと、前記プローブチップ搭載面上の対応する第2の複数のボンディングパッドと、前記第1の複数のボンディングパッド内の前記コンタクトパッドの各々から前記第2の複数のボンディングパッド内の前記対応するボンディングパッドの各々へ延在する電気的接続とを有する下部Zブロックを提供するステップと；
複数の電気的コンタクトを有する、前記下部Zブロックと前記マザーボードとの間に設置される上部インタフェースを提供するステップと；
前記下部Zブロックが、前記下部平らな搭載面と平行であるように方向付けられた前記インターポーザコンタクト面を用いて、前記マザーボードに取り付けるステップと、をさらに有する請求項23に記載のプロセス。
プローブ面および前記プローブ面の反対側の搭載面を有するプローブチップ基板と、前記下部Zブロックの前記プローブチップ搭載面にハンダ付けされた前記搭載面と、前記ボンディングパッドに対応するように配置された複数のプローブ先端を定義する、前記プローブ面から延在する、前記プローブ面上の複数のスプリングプローブと、前記搭載面上に設置された、対応する第2の複数の電気的コンタクトと、前記スプリングプローブの各々から前記対応する第2の複数の電気的コンタクトの各々へ延在する電気的接続と、を有する、少なくとも1つのプローブチップを提供するステップと；
前記プローブ面および前記半導体ウェハ間の平面性に影響を及ぼすように、前記基準平面を調整するステップと、をさらに有する請求項30に記載のプロセス。
前記上部インタフェースが：
前記下部Zブロックと前記マザーボードとの間に設置される少なくとも1つのインターポーザであって、前記少なくとも1つのインターポーザの各々が、上面および前記上面の反対側の下面と、前記上面上の複数のコンプライアントな電気的コンタクトと、前記下面上の複数の電気的コンタクトと、前記複数のコンプライアントな電気的コンタクトと、前記複数の電気的コンタクトとの間の複数の導電性の接続とを有するインターポーザと；
Zブロックの第1面および前記第1面の反対側の第2面と、前記第2面および前記マザーボード間の複数のハンダ接合とを有するマザーボードと、のいずれかを有する請求項30に記載のプロセス。
半導体ウェハをテストするための、速いサイクル時間のカスタマイズ可能なプローブカードの製造方法が：
速い設計および製作プロセスサイクル時間を有する、カスタマイズ可能なコンポーネントを提供すること、
前記標準コンポーネントの少なくとも1つの前記設計および製作プロセスサイクル時間が、前記カスタマイズ可能なコンポーネントの前記速いサイクル時間より長い、標準コンポーネントを提供すること、および
前記カスタマイズ可能なコンポーネントおよび前記標準コンポーネントからプローブカードを組み立てかつテストすることを有し、前記プローブカードを組み立て、かつテストする前記時間が、前記カスタマイズ可能なコンポーネントの前記最も長い時間に等しい、製造方法。
速いサイクル時間を有する、前記カスタマイズ可能なコンポーネントが、マザーボードおよびプローブチップ・アゼンブリのいずれかを有し；かつ
前記マザーボードおよびプローブチップのそれらより長い可能性があるサイクル時間を有する、前記標準コンポーネントが、プローブ先端支持基板および少なくとも1つのインターポーザのいずれかを有する請求項33に記載の方法。
積層された複数の構造を有する相互接続アゼンブリを製作する方法であって：
複数の構造を提供するステップと；
組み立て前の前記構造少なくとも1つの前記平面性を改善すること、および少なくとも2つの前記構造の間で1つ以上の接続の前記間隔を変化させることにより、組み立て中に、前記構造の非平面性を補償すること、のいずれかにより、前記相互接続アゼンブリの前記平面性を改善するステップと、を有する方法。
前記相互接続アゼンブリが、半導体ウェハへの接続のためのプローブカード・アゼンブリであり、前記プローブカード・アゼンブリZブロック、マザーボード、およびインターポーザのいずれかであり、かつ前記接続が、ハンダ接合、スプリングプローブ、および機械的接続のいずれかを有する、請求項35に記載の方法。
前記平面性の改善が：
プローブチップ基板から延在するスプリングプローブを平坦化するステップと；
前記少なくとも2つの構造の間で前記複数の接続の少なくとも1つの前記間隔を変化させることにより、前記複数の構造の少なくとも2つの間で複数のハンダ接合を制御可能に確立するステップと、のいずれかを有する請求項35に記載の方法。
プロセスであって：
プローブ面および前記プローブ面の反対側の搭載面を有するプローブチップ基板と、前記プローブ面上の、かつ複数のプローブ先端を定義する前記プローブ面から延在する、複数のスプリングプローブと、前記搭載面上に設置された対応する複数の電気的コンタクトと、前記スプリングプローブの各々から前記対応する複数の電気的コンタクトの各々へ延在する電気的接続とを有するプローブチップを提供するステップと；
前記プローブ面および前記プローブチップ基板の前記ボンディング面のいずれかに平行な、固定冶具内の前記プローブ先端を制限するステップと、
前記プローブ先端が、前記固定冶具に一致するように、前記プローブチップに熱を加えるステップと、を有するプロセス。
前記加熱ステップの前および後のいずれかで、前記プローブ先端をめっきするステップをさらに有する請求項38に記載のプロセス。
前記スプリングプローブが、応力金属スプリング、フレキシブルなスプリング、コンプライアントなスプリング、および細長い弾力のあるプローブエレメントのいずれかを有する請求項38に記載のプロセス。