WO2022180700A1 - 半導体ウェハ試験装置、半導体ウェハ試験システム、平坦度測定装置、及び、配線板の平坦度の調整方法 - Google Patents

半導体ウェハ試験装置、半導体ウェハ試験システム、平坦度測定装置、及び、配線板の平坦度の調整方法 Download PDF

Info

Publication number
WO2022180700A1
WO2022180700A1 PCT/JP2021/006926 JP2021006926W WO2022180700A1 WO 2022180700 A1 WO2022180700 A1 WO 2022180700A1 JP 2021006926 W JP2021006926 W JP 2021006926W WO 2022180700 A1 WO2022180700 A1 WO 2022180700A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor wafer
wiring board
flatness
connector
wafer testing
Prior art date
Application number
PCT/JP2021/006926
Other languages
English (en)
French (fr)
Inventor
祐人 森
Original Assignee
株式会社アドバンテスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンテスト filed Critical 株式会社アドバンテスト
Priority to CN202180094351.1A priority Critical patent/CN117043921A/zh
Priority to PCT/JP2021/006926 priority patent/WO2022180700A1/ja
Priority to JP2023501728A priority patent/JPWO2022180700A1/ja
Priority to KR1020237026684A priority patent/KR20230127344A/ko
Publication of WO2022180700A1 publication Critical patent/WO2022180700A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Definitions

  • the present invention relates to a semiconductor wafer testing apparatus for testing an electronic component under test (DUT: Device Under Test) such as an integrated circuit element formed on a semiconductor wafer, a semiconductor wafer testing system equipped with the semiconductor wafer testing apparatus, and a semiconductor wafer test.
  • the present invention relates to a flatness measuring device for measuring the flatness of a wiring board provided in the device, and a method of adjusting the flatness of the wiring board.
  • a conventional probe card assembly consists of a space transformer having a resilient contact structure on its bottom surface that contacts the pads of a semiconductor device formed on a semiconductor wafer, a printed wiring board, and between the space transformer and the printed wiring board. and a dedicated flattening device for adjusting the flatness of the spatial transformer (see Patent Document 1, for example).
  • the printed wiring board is bent or otherwise deformed, contact failure may occur between the printed wiring board and the interposer, or the elastic contact structure may be displaced with respect to the pads of the semiconductor device. may affect the test.
  • the probe card assembly is provided with a dedicated flattening device as described above, there is a problem that the space on the printed wiring board in which connectors and the like can be mounted is limited.
  • the problem to be solved by the present invention is to provide a semiconductor wafer testing apparatus capable of adjusting the flatness of the wiring board without limiting the space on the wiring board. Further, the problems to be solved by the present invention are a semiconductor wafer test system including the semiconductor wafer test apparatus, a flatness measuring apparatus for measuring the flatness of the wiring board provided in the semiconductor wafer test apparatus, and the wiring board. is to provide a method for adjusting the flatness of
  • a semiconductor wafer testing apparatus is a semiconductor wafer testing apparatus for testing DUTs formed on a semiconductor wafer, and is electrically connectable to a probe card having probes that contact the DUTs.
  • a first wiring board having a plurality of first connectors; a plurality of second wiring boards each having a second connector fitted to the first connector; the first connector and the By changing the position of the second wiring board along the first direction, which is the normal direction of the first wiring board, while the second connector is engaged, and a plurality of adjusting mechanisms for adjusting the flatness of the wiring board.
  • the first direction may be a direction substantially parallel to the vertical direction.
  • the first wiring board extends along a second direction substantially orthogonal to the first direction
  • the second wiring board extends along the first direction.
  • the first connector and the second connector are mated in a direction substantially parallel to the first direction. good.
  • the plurality of second wiring boards are arranged at intervals along a second direction, which is the direction in which the first wiring boards extend, and are arranged parallel to each other.
  • each of the second wiring boards may have a plurality of the second connectors.
  • the first connector is a straight type connector mounted on a second main surface of the first wiring board opposite to the first main surface on the probe card side.
  • the second connector may be a right angle type connector mounted on the third or fourth main surface of the second wiring board.
  • the adjustment mechanism includes a support to which the first wiring board is fixed, and a support on the side of the second wiring board opposite to the first edge on the side of the first wiring board.
  • a holding member arranged along a second edge and supported by the support, a fixing member fixed to the second wiring board and having a female screw portion, and the female screw of the fixing member.
  • an adjusting screw having a male threaded portion screwed to the portion, inserted through the through hole of the holding member and held by the holding member, and rotating the adjusting screw, A relative position of the second wiring board with respect to the holding member along the first direction may be changed.
  • the semiconductor wafer testing apparatus may include a driving device that drives the adjusting mechanism, and a control device that controls the driving device.
  • the semiconductor wafer testing apparatus includes a flatness measuring device for measuring flatness of a first main surface on the probe card side of the first wiring board, and the control device comprises , the driving device may be controlled based on the flatness measured by the flatness measuring device.
  • the flatness measuring device includes a coordinate measuring unit that measures coordinate values along the first direction at a plurality of locations on the first main surface of the first wiring board; and a calculating unit that calculates the difference of the coordinate values with respect to the reference plane as the flatness.
  • a semiconductor wafer test system includes the semiconductor wafer test apparatus described above, and probes for contacting a DUT formed on a semiconductor wafer, and electrically connecting a first wiring board of the semiconductor wafer test apparatus with a probe. and a prober that faces the semiconductor wafer to the probe card and presses the semiconductor wafer against the probe card.
  • a flatness measuring apparatus measures the flatness of a first wiring board electrically connected to a probe card having probes that contact DUTs formed on a semiconductor wafer. wherein the first wiring board has a plurality of first connectors to which second connectors of the plurality of second wiring boards are fitted, and the flatness measuring device is and a flatness measuring device for measuring flatness of a first main surface of the first wiring board on the side of the probe card in a state in which the first connector and the second connector are fitted together. .
  • the flatness measuring device includes: a coordinate measuring unit for measuring coordinate values along a first direction at a plurality of locations on the first main surface of the first wiring board; and a calculating unit that calculates the difference of the coordinate values with respect to the plane as the flatness, and the first direction may be a normal direction of the first wiring board.
  • the first direction may be a direction substantially parallel to the vertical direction.
  • a semiconductor wafer test system includes the above semiconductor wafer test apparatus, the above flatness measurement apparatus, and a probe that contacts a DUT formed on a semiconductor wafer.
  • a semiconductor wafer testing system comprising: a probe card electrically connected to a first wiring board; and a prober that faces the semiconductor wafer to the probe card and presses the semiconductor wafer against the probe card.
  • a flatness adjusting method is an adjusting method for adjusting the flatness of a first wiring board electrically connected to a probe card having probes that contact DUTs formed on a semiconductor wafer. preparing a first wiring board having a plurality of first connectors and a plurality of second wiring boards each having a second connector fitted to the first connector; and a position of the second wiring board along a first direction that is a normal direction of the first wiring board in a state where the first connector and the second connector are fitted together. and adjusting the flatness of the first wiring board by changing .
  • the adjusting method includes a measuring step of measuring the flatness of the first main surface on the probe card side of the first wiring board, and the adjusting step comprises:
  • the method may include changing a position of the second wiring board along the first direction based on the measurement result.
  • a method for adjusting flatness according to the present invention is a method for adjusting flatness of a first wiring board in the above semiconductor wafer testing apparatus, wherein the first wiring board has a plurality of first connectors. and a plurality of second wiring boards each having the second connector fitted to the first connector; and a step of fitting the first connector and the second connector.
  • an adjusting step of adjusting the flatness of the first wiring board by changing the position of the second wiring board along the first direction in the mated state The adjusting step is an adjusting method including changing the position of the second wiring board relative to the holding member along the first direction by rotating the adjusting screw.
  • the adjusting step rotates the adjusting screw until the fixing member abuts against the front holding member or an intermediate member interposed between the holding member and the fixing member.
  • the first direction may be a direction substantially parallel to the vertical direction.
  • the semiconductor wafer testing apparatus includes a plurality of adjusting mechanisms for changing the position of the second wiring board along the first direction while the first and second connectors are engaged. It is possible to adjust the flatness of the first wiring board using the first connector mounted on the first wiring board. Therefore, the flatness of the first wiring board can be adjusted without limiting the space on the first wiring board.
  • FIG. 1 is a schematic diagram showing a semiconductor wafer testing system according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view showing a connecting portion between a test head and a prober according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view showing the internal structure of the test head according to the first embodiment of the present invention, viewed along direction A in FIG.
  • FIG. 4A is a plan view showing the motherboard according to the first embodiment of the present invention;
  • FIG. FIG. 4B is a bottom view showing the motherboard according to the first embodiment of the present invention, showing measurement points on the motherboard.
  • FIG. 1 is a schematic diagram showing a semiconductor wafer testing system according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view showing a connecting portion between a test head and a prober according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view showing the internal structure of the test head according to the first embodiment
  • FIG. 5A is a cross-sectional view showing the connectors mounted on the mother board and the daughter board according to the first embodiment of the present invention, and shows the state before the connectors are fitted.
  • FIG. 5B is a cross-sectional view showing the connectors mounted on the motherboard and the daughterboard according to the first embodiment of the present invention, and shows a state in which the connectors are fitted.
  • FIG. 6 is an enlarged cross-sectional view corresponding to the VI section of FIG. 3, and is a cross-sectional view taken along the longitudinal direction of the daughter board.
  • FIG. 7 is a cross-sectional view showing a first modified example of the adjustment mechanism in the first embodiment of the invention.
  • FIG. 8 is a cross-sectional view showing a second modification of the adjustment mechanism in the first embodiment of the invention.
  • FIG. 9 is a cross-sectional view showing a flatness measuring device according to the first embodiment of the present invention.
  • FIG. 10 is a flow chart showing a flatness adjusting method according to the first embodiment of the present invention.
  • FIG. 11 is a diagram showing a flatness measuring device included in the semiconductor wafer testing device according to the second embodiment of the present invention.
  • FIG. 12A is a cross-sectional view showing an adjustment mechanism of a semiconductor wafer test system according to a second embodiment of the present invention;
  • FIG. 12B is a plan view showing the adjustment mechanism of the semiconductor wafer test system according to the second embodiment of the present invention;
  • FIG. 13 is a bottom view showing the motherboard according to the third embodiment of the invention.
  • FIG. 1 is a schematic diagram showing a semiconductor wafer testing system according to a first embodiment of the present invention.
  • the semiconductor wafer test system 1 in this embodiment is a system for testing DUTs such as IC devices formed on a semiconductor wafer 200 (see FIG. 2).
  • the semiconductor wafer testing apparatus 10, a probe card 80, and a prober 90 are provided.
  • the semiconductor wafer testing apparatus 10 has a tester 20 and a test head 30 , and the tester 20 is electrically connected to the test head 30 via a cable 21 .
  • the test head 30 is turned over by the manipulator 96 from the maintenance position (the position indicated by the dashed line in FIG. 1 ) and placed above the prober 90 .
  • FIG. 2 is a cross-sectional view showing the connecting portion between the test head and the prober in this embodiment
  • FIG. 3 is a cross-sectional view showing the internal structure of the test head in this embodiment
  • 4A and 4B are plan and bottom views showing the motherboard in this embodiment
  • FIGS. 5A and 5B are cross-sectional views showing connectors mounted on the motherboard and daughterboard in this embodiment
  • FIG. 4] is an enlarged sectional view corresponding to the VI part of FIG. 3.
  • the test head 30 includes a motherboard 40 and a plurality of (10 in this embodiment) daughterboards 50 for exchanging test signals with the DUTs on the semiconductor wafer 200.
  • the motherboard 40 is fixed to the frame 31 of the test head 30 with bolts (not shown) or the like.
  • a plurality of daughterboards 50 are connected to the motherboard 40 via connectors 41 , 51 .
  • the motherboard 40 in this embodiment corresponds to an example of the "first wiring board” in the present invention
  • the connector 41 in the present embodiment corresponds to an example of the "first connector” in the present invention
  • the daughterboard 50 in this embodiment corresponds to an example of the "second wiring board” in the present invention
  • the connector 51 in the present embodiment corresponds to an example of the "second connector” in the present invention.
  • the motherboard 40 is a printed wiring board having a base material made of, for example, glass epoxy resin.
  • the mother board 40 is arranged below the test head 30 with its upper and lower main surfaces 401 and 402 extending in the horizontal direction (XY directions in the figure).
  • the Z direction in the drawings of this embodiment corresponds to an example of the "first direction” in the present invention
  • the X direction in the drawings of this embodiment corresponds to an example of the "second direction” in the present invention.
  • a plurality of connectors 41 are mounted in a matrix on the top surface 401 of the motherboard 40 .
  • 320 connectors 41 are arranged in 16 rows and 20 columns on the upper surface 401 of the motherboard 40 so as to correspond to the connectors 51 of the daughterboard 50 .
  • Each connector 41 is a receptacle-type connector including a female terminal 411 and a housing 412 holding the female terminal 411, as shown in FIGS. 5A and 5B.
  • this connector 41 has a mating direction (insertion/removal direction) with the mating connector 51 that is substantially parallel to the normal direction (Z direction in the figure) of the mounting surface 401 of the mother board 40 (the Z direction in the figure).
  • Z direction is a straight type connector.
  • a large number of pads are formed in the pad forming area 42 on the lower surface 402 of the motherboard 40.
  • the pads are arranged so as to correspond to contacts 851 of an interposer 85 (described later) that electrically connect the motherboard 40 and the probe card 80 .
  • other pads such as ground may be formed on the lower surface 402 of the mother board 40 in an area other than the pad forming area 42 .
  • the connector 41 mounted on the upper surface 401 of the motherboard 40 and the pads formed on the lower surface 402 of the motherboard 40 are electrically connected via conductive paths such as wiring patterns and through holes formed on the motherboard 40. It is
  • Each daughter board 50 is a printed wiring board having a base material made of, for example, glass epoxy resin. As shown in FIGS. 2 and 3, the daughterboard 50 is arranged above the mother board 40 in the test head 30 with main surfaces 501 and 502 extending in the vertical direction (the Z direction in the drawings). It is The plurality of daughterboards 50 are arranged at substantially equal intervals along the X direction in the drawing and arranged parallel to each other.
  • a plurality of connectors 51 are mounted on both sides 501 and 502 of this daughter board 50 .
  • 16 connectors 51 are mounted on one main surface 501 of the daughterboard 50 at substantially equal intervals along an edge 503 on the lower side of the daughterboard 50 (the side facing the motherboard 40). ing.
  • 16 connectors 51 are mounted along the lower edge 503 of the daughterboard 50 at substantially equal intervals.
  • Each connector 51 is a plug-type connector comprising a male terminal 511 and a housing 512 holding the male terminal 511, as shown in FIGS. 5A and 5B.
  • this connector 51 is configured such that the mating direction (insertion/removal direction) with the mating connector 41 is substantially orthogonal to the normal direction (X direction in the drawing) of the mounting surfaces 501 and 502 of the daughter board 50 ( Z direction in the figure) is a right angle type connector.
  • 5A and 5B show only the connector 51 mounted on one main surface 501 of the daughterboard 50, and the connector 51 mounted on the other main surface 502 of the daughterboard 50. FIG. are omitted.
  • the connector 51 mounted on the daughter board 50 may be a connector having female terminals.
  • the connector 41 mounted on the motherboard 40 becomes a connector having male terminals.
  • the motherboard 40 and the plurality of daughterboards 50 are electrically connected by fitting the connectors 41 and 51 together. Specifically, the male terminal 411 of one connector 41 is inserted into the female terminal 511 of the other connector 51, and the terminals 411, 511 are brought into contact with each other, whereby the connectors 41, 51 are electrically connected to each other. ing. As long as the terminals 411, 511 are in contact with each other within the effective mating length ML (see FIG. 5B), the electrical connection between the connectors 41, 51 is maintained.
  • the connectors 41 and 51 of this embodiment are LIF (Low Insertion Force) connectors, but are not particularly limited to this, and ZIF (Zero Insertion Force) connectors may be used as the connectors 41 and 51 .
  • the number of daughterboards 50 connected to the motherboard 40 is not particularly limited to the above as long as it is plural, and can be set arbitrarily.
  • the number of connectors 51 that the daughter board 50 has is not particularly limited to the above, and can be set arbitrarily.
  • the connector 51 may be mounted on only one of the main surfaces 501 and 502 of the daughter board 50 .
  • the number and arrangement of the connectors 41 mounted on the motherboard 40 are not particularly limited to the above, and are set according to the number and arrangement of the connectors 51 on the daughterboard 50 .
  • the probe card 80 includes a plurality of probes 81 electrically contacting DUT pads formed on a semiconductor wafer 200, and a wiring board 82 on which the probes 81 are mounted. .
  • the probe 81 is a probe needle formed from a semiconductor substrate such as a silicon substrate using MEMS (Micro Electro Mechanical Systems) technology. Each probe 81 is mounted on the lower surface of the wiring board 82 so that the tip of the probe 81 faces the pad of the semiconductor wafer 200 .
  • MEMS Micro Electro Mechanical Systems
  • the wiring board 82 is a printed wiring board having a base material made of a material with a relatively small coefficient of thermal expansion, such as ceramics. Although not shown, a wiring pattern is formed on the lower surface of the wiring board 82, and the probes 81 are mounted on the wiring board 82 by connecting to the wiring pattern by soldering or the like. On the other hand, a large number of pads are formed on the upper surface of the wiring board 82 so as to correspond to the contacts 851 of the interposer 85 . The pads formed on the upper surface of the wiring board 82 and the wiring patterns formed on the lower surface of the wiring board 82 are electrically connected through the wiring patterns formed on the wiring board 82 and conductive paths such as through holes. It is connected.
  • the configuration of the probe card 80 described above is only an example, and the configuration of the probe card is not particularly limited to the above as long as it is a structure having probes (contactors that come into contact with pads of a DUT formed on a semiconductor wafer).
  • the probe card may include a wiring board or a relay member other than the wiring board 82 .
  • the configuration of the probe is not particularly limited to the above.
  • a vertical type such as a pogo pin or a membrane type in which bumps are formed on an insulating film may be used.
  • the interposer 85 includes a large number of conductive contacts 851 and a holder 852 that holds the contacts 851 and has insulation.
  • Each contact 851 is a pin with a centrally bent shape. Due to the elastic force of the contactor 851, the upper end of the contactor 851 is in contact with the pad on the lower surface 402 of the motherboard 40, and the lower end of the contactor 851 is in contact with the pad on the upper surface of the wiring board 82 of the probe card 80. is doing.
  • the pads of the motherboard 40 and the pads of the wiring board 82 are electrically connected through the contacts 851 .
  • the configuration of the interposer is not particularly limited to the above as long as it has a function of electrically relaying between the motherboard 40 and the probe card 80 .
  • the interposer 85 may have so-called pogo pins instead of the contacts 851 described above.
  • the interposer 85 may be an anisotropically conductive rubber sheet that conducts electricity in the vertical direction when pressure is applied in the thickness direction.
  • the interposer 85 may be divided into a plurality of parts.
  • the probe card 80 and the motherboard 40 are electrically connected, in addition to the interposer 85 or instead of the interposer 85, a wiring board or the like is provided between the motherboard 40 and the probe card 80. may intervene. Alternatively, the probe card 80 may be directly connected to the motherboard 40 without the interposer 85 interposed.
  • the probe card 80 is held by an annular holder 92 with the probes 81 facing downward.
  • the holder 92 is held by an annular adapter 93
  • the adapter 93 is held by an opening 911 of the top plate 91 of the prober 90 .
  • This adapter 93 is for fitting probe cards 80 of different sizes to openings 911 of the prober 90 .
  • the probe card 80 and the motherboard 40 are mechanically connected by engaging the hooks 43 provided on the bottom of the motherboard 40 with the hooks 931 provided on the adapter 93 .
  • An interposer 85 is interposed between the probe card 80 and the motherboard 40 , and the probe card 80 and the motherboard 40 are electrically connected via the interposer 85 .
  • the prober 90 has a transfer arm 95 capable of moving the semiconductor wafer 200 sucked and held by the suction stage 94 in the XYZ directions and rotating ⁇ about the Z axis.
  • the transfer arm 95 causes the semiconductor wafer 200 to face the probe card 80 facing the inside of the prober 90 through the opening 911 , and presses the semiconductor wafer 200 against the probe card 80 to form the semiconductor wafer 200 .
  • Probes 81 are brought into contact with pads of a plurality of DUTs.
  • the tester 20 inputs a test signal to the DUT via the test head 30, receives a response signal from the DUT, and compares the response signal with a predetermined expected value to determine the electrical properties of the DUT. Evaluate the properties.
  • test head 30 of this embodiment includes a plurality of adjustment mechanisms 60, as shown in FIGS.
  • the mother board 40 to which the plurality of daughterboards 50 are connected via the connectors 41 and 51 may be bent downward due to the pressure of the daughterboards 50 .
  • the adjusting mechanism 60 by changing the position of the daughter board 50 in the height direction with the adjusting mechanism 60 in a state where the connectors 41 and 51 are fitted together, deformation such as bending occurring in the mother board 40 is corrected. It is possible.
  • Each adjusting mechanism 60 includes a holding member 61, a pair of fixing members 63, and a pair of adjusting screws 64, as shown in FIGS.
  • the holding member 61 is a flat bar-shaped member that spans the frame 31 of the test head 30 so as to face the upper surface 401 of the motherboard 40 via the daughterboard 50 .
  • the holding member 61 has a flat rectangular cross-sectional shape, but is not particularly limited to this.
  • the holding member 61 may have a substantially U-shaped cross-sectional shape with ribs standing on both sides.
  • the holding member 61 extends substantially parallel to the daughterboard 50 and is arranged along the upper edge 504 of the daughterboard 50 . Therefore, the daughterboard 50 is interposed between the motherboard 40 and the holding member 61 in the vertical direction.
  • Fixing holes 611 are formed at both ends of the holding member 61 so as to pass through the holding member 61 in the vertical direction.
  • This holding member 61 is fixed to the frame 31 by a fixing screw 62 inserted through the fixing hole 611 .
  • the frame 31 of the test head 30 is used as a support for fixing the holding member 61, but instead of the frame 31, the mother board 40 is relatively (directly or indirectly)
  • Other fixed members may be used as supports.
  • the holding member 61 is formed with a holding hole 612 penetrating through the holding member 61 in the vertical direction.
  • This holding hole 612 is formed at a position corresponding to the fixing member 63 fixed to the daughterboard 50 .
  • the fixing members 63 are members fixed to the daughterboard 50 using rivets or the like, and are arranged in the vicinity of the left and right ends (both ends in the Y direction in the figure) of the upper edge 504 on one main surface 501 of the daughterboard 50 . It is Each fixing member 63 is formed with a fixing hole 631 opening at the top thereof along the vertical direction (the Z direction in the drawing), and a female screw portion 632 is formed on the inner peripheral surface of the fixing hole 631 . ing.
  • the adjusting screw 64 is a so-called hexagon socket bolt (cap bolt).
  • the adjusting screw 64 is inserted into the holding hole 612 of the holding member 61 and screwed into the fixing member 63 .
  • each adjusting screw 64 has a head portion 641 and a shaft portion 643 .
  • a head 641 of the adjusting screw 64 has an outer diameter larger than the inner diameter of the holding hole 612 of the holding member 61 .
  • the shaft portion 643 of the adjusting screw 64 has an outer diameter smaller than the inner diameter of the holding hole 612 . Therefore, while the shaft portion 643 of the adjusting screw 64 is inserted into the holding hole 612 of the holding member 61, the bearing surface 642 of the head portion 641 of the adjusting screw 64 is in contact with the holding member 61. The screw 64 is held by the holding member 61 .
  • the male screw portion 644 of the shaft portion 643 of the adjustment screw 64 is inserted into the fixing hole 631 of the fixing member 63 and screwed with the female screw portion 632 .
  • the fixing member 63 approaches the holding member 61 holding the adjusting screw 64 and the daughter board 50 rises relative to the holding member 61 .
  • the mother board 40 is also pulled up through the daughter board 50 by the rotation of the adjusting screw 64 .
  • deformation such as bending occurring in the motherboard 40 can be corrected.
  • the mating of the connectors 41 and 51 is maintained while the adjusting screw 64 rotates. (the force required to pull out the connector 41 from the connector 51). Therefore, by rotating the adjusting screw 64 , the connector 51 of the daughterboard 50 can be raised relative to the connector 41 of the motherboard 40 while also pulling up the motherboard 40 via the daughterboard 50 . As a result, the weight of the daughterboard 50 can be released to the frame 31 via the holding member 61, so that the flatness of the motherboard 40 can be further improved. At this time, in order to ensure electrical connection between the connectors 41 and 51, it is preferable that the amount of rise of the daughter board 50 due to the rotation of the adjusting screw 64 is smaller than the effective mating length ML of the connectors 41 and 51.
  • the pull-out force of the connectors 41 and 51 may be equal to or greater than the pull-up force of the daughter board 50 due to the rotation of the adjusting screw 64 .
  • the configuration of the adjustment mechanism 60 described above is not particularly limited as long as it is a mechanism capable of raising and/or lowering the daughterboard 50 .
  • the adjustment mechanism may have a configuration as shown in FIG. 7 or FIG.
  • FIG. 7 is a cross-sectional view showing a first modified example of the adjusting mechanism according to this embodiment
  • FIG. 8 is a cross-sectional view showing a second modified example of the adjusting mechanism according to this embodiment.
  • the adjustment mechanism 60 described above only has the function of raising the daughterboard 50, whereas the adjustment mechanism 60B shown in FIG. 7 only has the function of lowering the daughterboard 50.
  • the fixing member 63 is not formed with a female screw portion, but the female screw portion 613 is formed on the inner peripheral surface of the holding hole 612 of the holding member 61, and the tip of the adjusting screw 64 is attached to the fixing member. 63.
  • the tip of the adjusting screw 64 pushes down the daughter board 50 via the fixing member 63 .
  • the adjustment mechanism 60C shown in FIG. 8 has both functions of raising and lowering the daughterboard 50.
  • the adjustment mechanism 60C includes a coil spring 65 interposed between the holding member 61 and the fixing member 63.
  • a coil spring 65 interposed between the holding member 61 and the fixing member 63.
  • another elastic member such as a spring washer, a wave washer, or a disc spring washer may be interposed between the holding member 61 and the fixing member 63.
  • the adjusting mechanism 60 is provided with an adjusting nut instead of the adjusting screw 64, and a shaft having a male thread formed thereon protrudes upward from the fixing member 63 and extends through the holding hole 612 of the holding member 61. and an adjusting nut is screwed onto the shaft.
  • FIG. 9 is a cross-sectional view showing a flatness measuring device according to this embodiment.
  • the semiconductor wafer testing system 1 of this embodiment includes a flatness measuring device 100 independent of the semiconductor wafer testing device 10 and the prober 90 .
  • This flatness measuring apparatus 100 is an apparatus for measuring the flatness of the mother board 40 with the mother board 40 mounted on the test head 30 . Note that the flatness measuring apparatus 100 may not be included in the semiconductor wafer test system 1, and may be installed alone in the factory, for example.
  • the motherboard 40 when the motherboard 40 is attached to the test head 30, the plurality of daughterboards 50 are already connected to the motherboard 40 via the connectors 41 and 51, and the motherboard 40 is connected to the motherboard 40 by pressing the daughterboards 50. A downward deflection may occur. Therefore, in this embodiment, before connecting the test head 30 to the prober 90, the flatness of the motherboard 40 mounted on the test head 30 is measured by the flatness measuring device 100, and the adjustment mechanism 60 is used to measure the flatness. to flatten the motherboard 40 .
  • a specific timing for flattening the motherboard 40 is not particularly limited, but may be, for example, the time when the test head 30 is shipped or the time when the motherboard 40 is replaced.
  • the flatness of the motherboard 40 is the amount of deviation of the bottom surface 402 of the motherboard 40 from a geometrically correct reference plane. Specifically, the flatness in this embodiment is represented by a set of differences in the Z direction of the lower surface 402 of the motherboard 40 with respect to the approximate plane (reference plane) at the specific points SP 1 to SP 17 , as will be described later. .
  • the flatness measuring device 100 includes a frame 110, a measuring section 120, a moving device 130, and a computing section 140, as shown in FIG.
  • the frame 110 can hold the test head 30 with the lower surface 402 of the motherboard 40 facing downward.
  • the measuring unit 120 and the moving device 130 are arranged within this frame 110 .
  • the measurement unit 120 irradiates specific points SP 1 to SP 17 on the lower surface 402 of the motherboard 40 with laser light, and acquires the coordinate values of the specific points SP 1 to SP 17 in the Z direction from the reflected light. It is a laser displacement meter that Note that the measuring unit 120 is not limited to a laser displacement gauge as long as it can measure the coordinate values of the specific points SP 1 to SP 17 on the bottom surface 402 of the motherboard 40 in the height direction.
  • the moving device 130 is a device that moves the measuring section 120 in the XY directions, and is composed of, for example, a linear guide, a ball screw mechanism, a motor, and the like.
  • the measuring unit 120 is moved by the moving device 130 to a position facing the specific points SP 1 to SP 17 of the mother board 40 in the XY directions.
  • the moving device 130 is not particularly limited to the above as long as it can move the measuring unit 120 in the XY directions.
  • a robot arm may be used as the moving device 130 .
  • the computing unit 140 is composed of, for example, a computer. This calculation unit 140 calculates the flatness of the lower surface 402 of the motherboard 40 based on the measurement result of the measurement unit 120 . A specific method of calculating the flatness by the calculation unit 140 will be described later.
  • FIG. 10 is a flow chart showing a flatness adjusting method according to the present embodiment.
  • the flatness calculation method described below is merely an example, and is not particularly limited to this.
  • the method described in the third embodiment, which will be described later, may be used, or the flatness may be calculated by another method.
  • step S10 of FIG. 10 the test head 30 with the mother board 40 attached is prepared. Specifically, in this test head 30 , the mother board 40 is fixed to the frame 31 of the test head 30 , and the connector 41 of the mother board 40 is fitted with the connector 51 of the daughter board 50 .
  • step S20 of FIG. 10 coordinate values in the Z direction of 17 specific points SP 1 to SP 17 on the bottom surface 402 of the motherboard 40 are measured.
  • pads are present at these specific points SP 1 to SP 17 , respectively . It is a coordinate value in the Z direction.
  • the test head 30 prepared in step S ⁇ b>10 described above is supported by the frame 110 of the flatness measuring apparatus 100 .
  • the moving device 130 moves the measuring unit 120 to a position facing the specific point SP1, and the measuring unit 120 acquires the Z coordinate value of this specific point SP1.
  • the moving device 130 sequentially moves the measuring unit 120 to positions facing the next specific points SP 2 to SP 17 , and the measuring unit 120 sequentially acquires the Z coordinate values of the specific points SP 2 to SP 17 .
  • the Z-coordinate values of the specific points SP 1 to SP 17 are sequentially output from the measurement section 120 to the calculation section 140 .
  • the positions of the specific points on the lower surface 402 of the motherboard 40 are not limited to the specific points SP 1 to SP 17 described above. Also, the number of specific points on the lower surface 402 of the motherboard 40 is not particularly limited to the above. For example, a position corresponding to the connector 41 on the bottom surface 402 of the motherboard 40 may be the specific point measured by the measuring unit 120 .
  • step S40 of FIG. An approximate plane is created, and in step S50 of FIG. 10, the calculation unit 140 calculates the amount of deformation in the Z direction at each of the specific points SP 1 to SP 17 .
  • the X-coordinate value and Y-coordinate value of the specific points SP 1 to SP 17 are preset known coordinate values.
  • the calculation unit 140 calculates an approximate plane passing through the specific points SP 1 to SP 17 using the method of least squares or the like (step S40). Next, the calculation unit 140 extracts Z-direction coordinate values of positions corresponding to the specific points SP 1 to SP 17 on the approximate plane. Next, the calculation unit 140 calculates the difference (deformation amount) between the actual Z-coordinate value of the lower surface 402 of the motherboard 40 and the Z-coordinate value on the approximate plane for all of the specific points SP 1 to SP 17 as the degree of flatness. (step S50).
  • step S60 of FIG. 10 the motherboard 40 is flattened by the adjustment mechanism 60 based on the amount of deformation described above.
  • the operator pulls up the daughter board 50 by rotating the adjusting screw 64 of the adjusting mechanism 60 in the tightening direction (clockwise).
  • a shim 66 (a member indicated by a broken line in FIG. 6) is interposed between the holding member 61 and the fixing member 63 , and the operator continues to rotate the adjusting screw 64 until the fixing member 63 contacts the shim 66 . to rotate.
  • This shim 66 is selected to have a thickness such that the amount of pulling up is an amount that eliminates the amount of deformation. selected individually for
  • the relationship between the amount of deformation at the specific points SP 1 to SP 17 and the amount of lifting of the daughterboard 50 (thickness of shim 66) by each adjustment mechanism 60 required to eliminate the amount of deformation is shown.
  • the table may be created in advance through experiments or the like.
  • a table is created in advance showing the correspondence between the amount of deformation at the specific points SP 1 to SP 17 and the amount of rotation of the adjustment screw 64 of each adjustment mechanism 60 required to eliminate the amount of deformation.
  • the adjustment mechanism 60 may be operated without the shim 66.
  • the operator operates the adjustment mechanism 60 while measuring the deformation amounts at the specific points SP 1 to SP 17 with the flatness measuring device 100, so that the deformation amounts at the specific points SP 1 to SP 17 are substantially zero.
  • the operator may rotate the adjusting screw 64 until the
  • a shim may be interposed between the holding member 61 and the frame 31 to increase the distance between the holding member 61 and the fixed member 63 .
  • the test head 30 includes a plurality of adjustment mechanisms 60 that change the position of the daughterboard 50 in the height direction while the connectors 41 and 51 are engaged.
  • the motherboard 40 can be flattened by using the connector 41 mounted on the . Therefore, the flatness of the motherboard 40 can be adjusted without limiting the space on the motherboard 40 .
  • FIG. 11 is a diagram showing a flatness measuring device included in the semiconductor wafer testing apparatus according to this embodiment
  • FIGS. 12A and 12B are cross-sectional and plan views showing an adjusting mechanism of the semiconductor wafer testing system according to this embodiment.
  • This embodiment differs from the above-described first embodiment in that (1) the flatness measuring apparatus 100B is incorporated in the semiconductor wafer testing apparatus 10B and (2) the operation of the adjusting mechanism 60 is automated.
  • other configurations are the same as those of the first embodiment.
  • the semiconductor wafer test system of the second embodiment will be described only with respect to the differences from the first embodiment, and the same reference numerals will be given to the parts having the same configuration as in the first embodiment, and the description thereof will be omitted. do.
  • the semiconductor wafer testing apparatus 10B in this embodiment includes a flatness measuring apparatus 100B in addition to the tester 20 and the test head 30.
  • This flatness measuring apparatus 100B includes a measuring section 120, a robot arm 130B, and a computing section 140 (not shown in FIG. 11).
  • the measurement unit 120 is attached to the tip of the robot arm 130B.
  • the robot arm 130B is connected, for example, to the side of the test head 30, and is capable of moving the measuring section 120 in the XYZ directions.
  • the robot arm 130B sequentially moves the measurement unit 120 to positions facing the specific points SP 1 to SP 17 .
  • the measuring unit 120 sequentially acquires the Z coordinate values of the specific points SP 1 to SP 17 and sequentially outputs the Z coordinate values of the specific points SP 1 to SP 17 to the computing unit 140.
  • the calculation unit 140 calculates the amount of deformation in the Z direction at each of the specific points SP 1 to SP 17 .
  • the flatness measuring apparatus 100B may be provided with another moving device capable of moving the measuring section 120 at least in the XY directions instead of the robot arm 130B. Further, although the flatness measuring device 100B is attached to the test head 30 in this embodiment, the flatness measuring device 100B may be provided in the prober 90. FIG. In this case, the prober 90 is equipped with the flatness measuring device 100B.
  • the semiconductor wafer testing apparatus 10B in this embodiment includes a driving device 70 that drives the adjusting mechanism 60 and a control device 75 that controls the driving device 70. .
  • the driving device 70 includes a worm wheel 71, a worm gear 72, and a motor 73.
  • the worm wheel 71 is fixed to the head 641 of the adjusting screw 64 .
  • a worm gear 72 meshes with the worm wheel 71 and is connected to a drive shaft of a motor 73 via a shaft 74 .
  • the drive device 70 may be provided individually for each adjustment mechanism 60 .
  • multiple adjusting mechanisms 60 may be driven by the same driving device 70 .
  • a plurality of adjustment screws 64 arranged at one end (+Y direction side in the drawing) of the plurality of daughterboards 50 are driven by one driving device 70, and the other (-Y direction side in the drawing) of the daughterboard 50 is driven.
  • a plurality of adjusting screws 64 arranged at the end (direction side) may be driven by another driving device 70 .
  • the configuration of the driving device 70 is not particularly limited to the above as long as the adjustment screw 64 is automatically operated. Also, the configuration of the adjusting mechanism and the driving device is not particularly limited as long as the daughter board 50 can be automatically raised and/or lowered.
  • a ball screw mechanism and a motor coupled to the daughterboard 50 may constitute the adjusting mechanism and the driving device.
  • the control device 75 is composed of, for example, a computer.
  • the control device 75 calculates, for each adjustment mechanism 60, the lifting amount (rotation amount of the adjusting screw 64) of the daughter board 50 that eliminates the deformation amount calculated by the calculation unit 140 of the flatness measuring device 100B.
  • the driving device 70 is controlled so that the adjustment mechanism 60 is driven by the amount.
  • the test head 30 has a plurality of adjustment mechanisms for changing the position of the daughter board 50 in the height direction while the connectors 41 and 51 are engaged. 60 , and the motherboard 40 can be flattened using the connector 41 mounted on the motherboard 40 . Therefore, the flatness of the motherboard 40 can be adjusted without limiting the space on the motherboard 40 .
  • the flattening work of the motherboard 40 is entirely automated, but it is not particularly limited to this.
  • the semiconductor wafer testing apparatus 10B includes the flatness measuring apparatus 100B, the driving device 70 and the control device 75 may not be provided, and the adjustment mechanism 60 may be operated manually.
  • the semiconductor wafer testing apparatus 10B includes the driving apparatus 70 and the control apparatus 75, it may not include the flatness measuring apparatus 100B.
  • the semiconductor wafer test apparatus 10B of the present embodiment includes the adjustment mechanism 60 shown in FIG. 6, but is not particularly limited to this.
  • an adjustment mechanism 60B shown in FIG. 8 or an adjustment mechanism 60C shown in FIG. 8 may be provided.
  • FIG. 13 is a bottom view showing the motherboard in this embodiment.
  • the method of calculating the flatness of the mother board 40 is different from that of the above-described first embodiment, but the rest of the configuration is the same as that of the first embodiment.
  • the semiconductor wafer testing system of the third embodiment will be described only with respect to the points of difference from the first embodiment. do.
  • the flatness of the motherboard 40 is measured using the strain gauges 120a to 120j instead of the coordinate values of the specific points SP 1 to SP 17 on the bottom surface 402 of the motherboard 40 in the Z direction.
  • strain gauges 120a to 120j are attached to specific points on the lower surface 402 of the motherboard 40 mounted on the test head 30.
  • the strain gauges 120a to 120j include a plurality of sets arranged point-symmetrically with respect to the center of the pad forming region 42 of the motherboard 40.
  • the resistance values of the strain gauges 120a to 120j are measured, the difference between the resistance value and the reference value is calculated, and the flatness of the lower surface 402 of the motherboard 40 is calculated from the difference and the direction of each strain. do.
  • the strain gauges 120a to 120j themselves may be formed on the motherboard 40 in advance.
  • the reference values to be compared with the resistance values of the strain gauges 120a to 120j are the resistance values measured by the strain gauges 120a to 120j attached to the motherboard 40 before the motherboard 40 is attached to the test head 30. Therefore, the flatness of the motherboard 40 in this embodiment is represented by a set of differences between the distortion (reference resistance value) when flat at a specific point and the actual distortion (measured resistance value).
  • this reference value is not particularly limited to the above, and can be obtained by measuring the motherboard 40 when the motherboard 40 is sufficiently flattened with the motherboard 40 attached to the test head 30. You may use the resistance value obtained as a reference value.
  • the operator operates the adjusting mechanism 60 based on the flatness calculated using the strain gauges 120a to 120j.
  • a shim is interposed between the holding member 61 and the fixing member 63, and the operator rotates the adjusting screw 64 until the fixing member 63 contacts the shim.
  • a table showing the correspondence relationship between the difference in the resistance values of the strain gauges 120a to 120j and the lifting amount (shim thickness) of the daughterboard 50 by each adjustment mechanism 60 required to eliminate the difference is It may be created in advance by experiment or the like.
  • a table showing the correspondence relationship between the difference in the resistance values of the strain gauges 120a to 120j and the amount of rotation of the adjustment screw 64 of each adjustment mechanism 60 required to eliminate the difference is created in advance,
  • the adjustment mechanism 60 may be operated without using shims.
  • the operator operates the adjusting mechanism 60 while measuring the resistance values of the strain gauges 120a to 120j, and the operator tightens the adjusting screw 64 until the difference in the resistance values of the strain gauges 120a to 120j becomes substantially zero. You can rotate it.
  • the test head 30 has a plurality of adjustment mechanisms for changing the position of the daughter board 50 in the height direction while the connectors 41 and 51 are engaged. 60 , and the motherboard 40 can be flattened using the connector 41 mounted on the motherboard 40 . Therefore, the flatness of the motherboard 40 can be adjusted without limiting the space on the motherboard 40 .
  • the test head 30 is held with the main surface 402 of the motherboard 40 facing downward during flattening, but the orientation of the test head 30 is not particularly limited to this.
  • the test head 30 may be held in such a posture that the main surface 402 of the motherboard 40 faces the lateral direction during flattening.
  • the configuration of the semiconductor wafer test system 1 described above is merely an example, and is not particularly limited to this.
  • the mechanical connection structure between the test head 30 and the prober 90 described above is merely an example, and is not particularly limited to this.
  • test head 30 may incorporate the functionality of tester 20, ie, tester 20 and test head 30 may be integrated.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

半導体ウェハ試験装置１０は、半導体ウェハ２００に形成されたＤＵＴに接触するプローブ８１を有するプローブカード８０と電気的に接続可能であると共に、複数のコネクタ４１を有するマザーボード４０と、コネクタ４１に嵌合しているコネクタ５１をそれぞれ有する複数のドータボード５０と、コネクタ４１とコネクタ５１が嵌合している状態でドータボード５０の高さ方向の位置を変化させることで、マザーボード４０の平坦度を調整する複数の調整機構６０と、を備えている。

Description

半導体ウェハ試験装置、半導体ウェハ試験システム、平坦度測定装置、及び、配線板の平坦度の調整方法
　本発明は、半導体ウェハに形成された集積回路素子等の被試験電子部品（ＤＵＴ：Device Under Test）を試験する半導体ウェハ試験装置、その半導体ウェハ試験装置を備えた半導体ウェハ試験システム、半導体ウェハ試験装置が備える配線板の平坦度を測定する平坦度測定装置、及び、その配線板の平坦度の調整方法に関するものである。
　従来のプローブカードアッセンブリは、半導体ウェハに形成された半導体デバイスのパッドに接触する弾性接触構造体が底面に設けられた空間変換器と、プリント配線ボードと、空間変換器とプリント配線ボードとの間に配置されたインタポーザと、空間変換器の平坦性を調整するための専用の平坦化装置と、を備えている（例えば特許文献１参照）。
特表２００３－５２８４５９号公報
　上記のプリント配線ボードに撓み等の変形が生じていると、プリント配線ボードとインタポーザとの間に接触不良が発生したり、半導体デバイスのパッドに対して弾性接触構造体がずれてしまい、半導体ウェハの試験に影響を与えてしまう場合がある。一方で、上記のような平坦化に特化した専用の装置をプローブカードアッセンブリに設けると、プリント配線ボード上のコネクタ等を実装可能なスペースが制限されてしまう、という問題がある。
　本発明が解決しようとする課題は、配線板上のスペースを制限することをなく、当該配線板の平坦度を調整することが可能な半導体ウェハ試験装置を提供することである。また、本発明が解決しようとする課題は、その半導体ウェハ試験装置を備えた半導体ウェハ試験システム、その半導体ウェハ試験装置が備える配線板の平坦度を測定する平坦度測定装置、及び、その配線板の平坦度の調整方法を提供することである。
　［１］本発明に係る半導体ウェハ試験装置は、半導体ウェハに形成されたＤＵＴを試験する半導体ウェハ試験装置であって、前記ＤＵＴに接触するプローブを有するプローブカードと電気的に接続可能であると共に、複数の第１のコネクタを有する第１の配線板と、前記第１のコネクタに嵌合している第２のコネクタをそれぞれ有する複数の第２の配線板と、前記第１のコネクタと前記第２のコネクタが嵌合している状態で、前記第１の配線板の法線方向である第１の方向に沿った前記第２の配線板の位置を変化させることで、前記第１の配線板の平坦度を調整する複数の調整機構と、を備えた半導体ウェハ試験装置である。
　［２］上記発明において、前記第１の方向は、鉛直方向に対して実質的に平行な方向であってもよい。
　［３］上記発明において、前記第１の配線板は、前記第１の方向に実質的に直交する第２の方向に沿って延在し、前記第２の配線板は、前記第１の方向に実質的に平行な方向に沿って延在しており、前記第１のコネクタと前記第２のコネクタとの嵌合方向は、前記第１の方向に実質的に平行な方向であってもよい。
　［４］上記発明において、前記複数の第２の配線板は、前記第１の配線板の延在方向である第２の方向に沿って間隔を空けて並べられており、相互に平行に配置されていてもよい。
　［５］上記発明において、それぞれの前記第２の配線板は、複数の前記第２のコネクタを有していてもよい。
　［６］上記発明において、前記第１のコネクタは、前記第１の配線板において前記プローブカード側の第１の主面とは反対側の第２の主面に実装されたストレートタイプのコネクタであり、前記第２のコネクタは、前記第２の配線板の第３の主面又は第４の主面に実装されたライトアングルタイプのコネクタであってもよい。
　［７］上記発明において、前記調整機構は、前記第１の配線板が固定された支持体と、前記第２の配線板において前記第１の配線板側の第１の縁とは反対側の第２の縁に沿うように配置され、前記支持体に支持された保持部材と、前記第２の配線板に固定されていると共に雌ネジ部を有する固定部材と、前記固定部材の前記雌ネジ部に螺合している雄ネジ部を有し、前記保持部材の貫通孔に挿通されていると共に前記保持部材に保持されている調整ネジと、を含み、前記調整ネジを回転させることで、前記保持部材に対する前記第２の配線板の前記第１の方向に沿った相対的な位置を変化させてもよい。
　［８］上記発明において、前記半導体ウェハ試験装置は、前記調整機構を駆動させる駆動装置と、前記駆動装置を制御する制御装置と、を備えていてもよい。
　［９］上記発明において、前記半導体ウェハ試験装置は、前記第１の配線板において前記プローブカード側の第１の主面の平坦度を測定する平坦度測定装置を備えており、前記制御装置は、前記平坦度測定装置により測定された前記平坦度に基づいて前記駆動装置を制御してもよい。
　［１０］上記発明において、前記平坦度測定装置は、前記第１の配線板の前記第１の主面における複数の個所の前記第１の方向に沿った座標値を測定する座標測定部と、基準平面に対する前記座標値の差分を前記平坦度として算出する算出部と、を備えていてもよい。
　［１１］本発明に係る半導体ウェハ試験システムは、上記の半導体ウェハ試験装置と、半導体ウェハに形成されたＤＵＴに接触するプローブを有し、前記半導体ウェハ試験装置の第１の配線板に電気的に接続されたプローブカードと、前記半導体ウェハを前記プローブカードに対向させ、前記半導体ウェハをプローブカードに押し付けるプローバと、を備えた半導体ウェハ試験システムである。
　［１２］本発明に係る平坦度測定装置は、半導体ウェハに形成されたＤＵＴに接触するプローブを有するプローブカードと電気的に接続される第１の配線板の平坦度を測定する平坦度測定装置であって、前記第１の配線板は、複数の第２の配線板がそれぞれ有する第２のコネクタが嵌合している複数の第１のコネクタを有しており、前記平坦度測定装置は、前記第１のコネクタと前記第２のコネクタが嵌合している状態で、前記第１の配線板において前記プローブカード側の第１の主面の平坦度を測定する平坦度測定装置である。
　［１３］上記発明において、前記平坦度測定装置は、前記第１の配線板の前記第１の主面における複数の個所の第１の方向に沿った座標値を測定する座標測定部と、基準平面に対する前記座標値の差分を前記平坦度として算出する算出部と、を備えており、前記第１の方向は、前記第１の配線板の法線方向であってもよい。
　［１４］上記発明において、前記第１の方向は、鉛直方向に対して実質的に平行な方向であってもよい。
　［１５］本発明に係る半導体ウェハ試験システムは、上記の半導体ウェハ試験装置と、上記の平坦度測定装置と、半導体ウェハに形成されたＤＵＴに接触するプローブを有し、前記半導体ウェハ試験装置の第１の配線板に電気的に接続されたプローブカードと、前記半導体ウェハを前記プローブカードに対向させ、前記半導体ウェハをプローブカードに押し付けるプローバと、を備えた半導体ウェハ試験システムである。
　［１６］本発明に係る平坦度の調整方法は、半導体ウェハに形成されたＤＵＴに接触するプローブを有するプローブカードと電気的に接続される第１の配線板の平坦度を調整する調整方法であって、複数の第１のコネクタを有する前記第１の配線板と、前記第１のコネクタに嵌合している第２のコネクタをそれぞれ有する複数の第２の配線板と、を準備する準備工程と、前記第１のコネクタと前記第２のコネクタが嵌合している状態で、前記第１の配線板の法線方向である第１の方向に沿った前記第２の配線板の位置を変化させることで、前記第１の配線板の平坦度を調整する調整工程と、を備えた調整方法である。
　［１７］上記発明において、前記調整方法は、前記第１の配線板において前記プローブカード側の第１の主面の平坦度を測定する測定工程を備え、前記調整工程は、前記測定工程での測定結果に基づいて、前記第１の方向に沿った前記第２の配線板の位置を変化させることを含んでいてもよい。
　［１８］本発明に係る平坦度の調整方法は、上記の半導体ウェハ試験装置における第１の配線板の平坦度の調整方法であって、複数の第１のコネクタを有する前記第１の配線板と、前記第１のコネクタに嵌合している前記第２のコネクタをそれぞれ有する複数の第２の配線板と、を準備する準備工程と、前記第１のコネクタと前記第２のコネクタが嵌合している状態で、前記第１の方向に沿った前記第２の配線板の位置を変化させることで、前記第１の配線板の平坦度を調整する調整工程と、を備えており、前記調整工程は、前記調整ネジを回転させることで、前記保持部材に対する前記第２の配線板の前記第１の方向に沿った相対的な位置を変化させることを含む調整方法である。
　［１９］上記発明において、前記調整工程は、前前記保持部材、又は、前記保持部材と前記固定部材との間に介装された介在部材に前記固定部材が当接するまで前記調整ネジを回転させることを含んでいてもよい。
　［２０］上記発明において、前記第１の方向は、鉛直方向に対して実質的に平行な方向であってもよい。
　本発明によれば、半導体ウェハ試験装置が、第１及び第２のコネクタが嵌合している状態で第２の配線板の第１の方向に沿った位置を変化させる複数の調整機構を備えており、第１の配線板に実装されている第１のコネクタを利用して当該第１の配線板の平坦度を調整することが可能となっている。このため、第１の配線板上のスペースを制限することをなく、当該第１の配線板の平坦度を調整することができる。
図１は、本発明の第１実施形態における半導体ウェハ試験システムを示す概略図である。 図２は、本発明の第１実施形態におけるテストヘッドとプローバの接続部を示す断面図である。 図３は、本発明の第１実施形態におけるテストヘッドの内部構造を示す断面図であり、図２のＡ方向に沿って視た図である。 図４Ａは、本発明の第１実施形態におけるマザーボードを示す平面図である。 図４Ｂは、本発明の第１実施形態におけるマザーボードを示す底面図であり、当該マザーボード上の測定点を示す図である。 図５Ａは、本発明の第１実施形態におけるマザーボード及びドータボードに実装されたコネクタを示す断面図であり、コネクタが嵌合する前の状態を示す図である。 図５Ｂは、本発明の第１実施形態におけるマザーボード及びドータボードに実装されたコネクタを示す断面図であり、コネクタが嵌合した状態を示す図である。 図６は、図３のVI部に対応した拡大断面図であり、ドータボードの長手方向に沿って切断した断面図である。 図７は、本発明の第１実施形態における調整機構の第１変形例を示す断面図である。 図８は、本発明の第１実施形態における調整機構の第２変形例を示す断面図である。 図９は、本発明の第１実施形態における平坦度測定装置を示す断面図である。 図１０は、本発明の第１実施形態における平坦度の調整方法を示すフローチャートである。 図１１は、本発明の第２実施形態における半導体ウェハ試験装置が備える平坦度測定装置を示す図である。 図１２Ａは、本発明の第２実施形態における半導体ウェハ試験システムの調整機構を示す断面図である。 図１２Ｂは、本発明の第２実施形態における半導体ウェハ試験システムの調整機構を示す平面図である。 図１３は、本発明の第３実施形態におけるマザーボードを示す底面図である。
　以下、本発明の実施形態を図面に基づいて説明する。
　＜＜第１実施形態＞＞
　図１は本発明の第１実施形態における半導体ウェハ試験システムを示す概略図である。
　図１に示すように、本実施形態における半導体ウェハ試験システム１は、半導体ウェハ２００（図２参照）に形成されたＩＣデバイス等のＤＵＴの試験を行うシステムである。この半導体ウェハ試験装置１０と、プローブカード８０と、プローバ９０と、を備えている。そして、半導体ウェハ試験装置１０は、テスタ２０とテストヘッド３０を備えており、テスタ２０は、ケーブル２１を介してテストヘッド３０に電気的に接続されている。半導体ウェハ２００に形成されたＤＵＴの試験を行う際には、テストヘッド３０は、マニピュレータ９６によってメンテナンス位置（図１にて破線で示す位置）から反転されてプローバ９０の上方に配置される。
　図２は本実施形態におけるテストヘッドとプローバの接続部を示す断面図であり、図３は本実施形態におけるテストヘッドの内部構造を示す断面図である。また、図４Ａ及び図４Ｂは本実施形態におけるマザーボードを示す平面図及び底面図であり、図５Ａ及び図５Ｂは本実施形態におけるマザーボード及びドータボードに実装されたコネクタを示す断面図であり、図６は図３のVI部に対応した拡大断面図である。
　テストヘッド３０は、図２及び図３に示すように、半導体ウェハ２００のＤＵＴと試験信号を授受するために、マザーボード４０と、複数（本実施形態では１０枚）のドータボード５０と、を備えている。マザーボード４０は、ボルト（不図示）等により、テストヘッド３０のフレーム３１に固定されている。複数のドータボード５０は、コネクタ４１，５１を介してマザーボード４０に接続されている。
　本実施形態におけるマザーボード４０が本発明における「第１の配線板」の一例に相当し、本実施形態におけるコネクタ４１が本発明における「第１のコネクタ」の一例に相当する。また、本実施形態におけるドータボード５０が本発明における「第２の配線板」の一例に相当し、本実施形態におけるコネクタ５１が本発明における「第２のコネクタ」の一例に相当する。
　マザーボード４０は、例えばガラスエポキシ樹脂等から構成される基材を備えたプリント配線板である。このマザーボード４０は、上下の主面４０１，４０２が水平方向（図中のＸＹ方向）に沿って延在した姿勢で、テストヘッド３０の下部に配置されている。
　本実施形態における図中のＺ方向が本発明における「第１の方向」の一例に相当し、本実施形態における図中のＸ方向が本発明における「第２の方向」の一例に相当する。
　このマザーボード４０の上面４０１には複数のコネクタ４１がマトリクス状に実装されている。具体的には、図４Ａに示すように、本実施形態では、ドータボード５０のコネクタ５１に対応するように、マザーボード４０の上面４０１に３２０個のコネクタ４１が１６行２０列に配置されている。
　それぞれのコネクタ４１は、図５Ａ及び図５Ｂに示すように、メス端子４１１と、当該メス端子４１１を保持しているハウジング４１２と、を備えたレセプタクル型のコネクタである。また、このコネクタ４１は、相手方のコネクタ５１との嵌合方向（挿抜方向）がマザーボード４０の実装面４０１の法線方向（図中のＺ方向）に対して実質的に平行な方向（図中のＺ方向）であるストレートタイプのコネクタである。
　これに対し、図４Ｂに示すように、マザーボード４０の下面４０２のパッド形成領域４２には多数のパッドが形成されている。このパッドは、マザーボード４０とプローブカード８０とを電気的に接続するインタポーザ８５（後述）の接触子８５１に対応するように配置されている。なお、特に図示しないが、このマザーボード４０の下面４０２におけるパッド形成領域４２以外の領域に、グランド等の他のパッドが形成されていてもよい。マザーボード４０の上面４０１に実装されたコネクタ４１と、当該マザーボード４０の下面４０２に形成されたパッドとは、当該マザーボード４０に形成された配線パターンやスルーホール等の導電路を介して電気的に接続されている。
　それぞれのドータボード５０は、例えばガラスエポキシ樹脂等から構成される基材を備えたプリント配線板である。図２及び図３に示すように、このドータボード５０は、主面５０１、５０２が鉛直方向（図中のＺ方向）に沿って延在した姿勢で、テストヘッド３０内においてマザーボード４０の上方に配置されている。複数のドータボード５０は、図中のＸ方向に沿って実質的に等間隔に並べられており、相互に平行に配置されている。
　このドータボード５０の両面５０１，５０２に複数のコネクタ５１が実装されている。具体的には、ドータボード５０の一方の主面５０１に、１６個のコネクタ５１が、当該ドータボード５０の下側（マザーボード４０に対向する側）の縁５０３に沿って実質的に等間隔に実装されている。同様に、当該ドータボード５０の他方の主面５０２にも、１６個のコネクタ５１が、当該ドータボード５０の下側の縁５０３に沿って実質的に等間隔に実装されている。
　それぞれのコネクタ５１は、図５Ａ及び図５Ｂに示すように、オス端子５１１と、当該オス端子５１１を保持しているハウジング５１２と、を備えたプラグ型のコネクタである。また、このコネクタ５１は、相手方のコネクタ４１との嵌合方向（挿抜方向）がドータボード５０の実装面５０１，５０２の法線方向（図中のＸ方向）に対して実質的に直交する方向（図中のＺ方向）であるライトアングルタイプのコネクタである。なお、便宜上、図５Ａ及び図５Ｂには、ドータボード５０の一方の主面５０１に実装されたコネクタ５１のみを図示しており、当該ドータボード５０の他方の主面５０２に実装されたコネクタ５１の図示は省略している。
　なお、ドータボード５０に実装されたコネクタ５１が、メス端子を有するコネクタであってもよい。この場合には、マザーボード４０に実装されたコネクタ４１は、オス端子を有するコネクタとなる。
　マザーボード４０と複数のドータボード５０は、コネクタ４１，５１が嵌合することで電気的に接続されている。具体的には、一方のコネクタ４１のオス端子４１１が他方のコネクタ５１のメス端子５１１に挿入されて、当該端子４１１，５１１同士が接触することで、コネクタ４１，５１同士が電気的に接続されている。端子４１１，５１１が有効嵌合長ＭＬ（図５Ｂ参照）の範囲内で相互に接触している限り、コネクタ４１，５１同士の電気的な接続は維持される。本実施形態のコネクタ４１，５１は、ＬＩＦ（Low Insertion Force）コネクタであるが、特にこれに限定されず、ＺＩＦ（Zero Insertion Force）コネクタをコネクタ４１，５１として用いてもよい。
　なお、マザーボード４０に接続されるドータボード５０の枚数は、複数であれば特に上記に限定されず、任意に設定することができる。また、ドータボード５０が有するコネクタ５１の数も、特に上記に限定されず、任意に設定することができる。また、ドータボード５０の主面５０１，５０２のいずれか一方のみにコネクタ５１を実装してもよい。さらに、マザーボード４０に実装されるコネクタ４１の数や配置も、特に上記に限定されず、ドータボード５０が有するコネクタ５１の数や配置に応じて設定される。
　図２に示すように、プローブカード８０は、半導体ウェハ２００に形成されたＤＵＴのパッドに電気的に接触する複数のプローブ８１と、当該プローブ８１が実装された配線板８２と、を備えている。
　プローブ８１は、ＭＥＭＳ（Micro Electro Mechanical Systems）技術を利用してシリコン基板等の半導体基板から形成したプローブ針である。それぞれのプローブ８１は、当該プローブ８１の先端が半導体ウェハ２００のパッドに対向するように、配線板８２の下面に実装されている。
　配線板８２は、例えばセラミックス等の熱膨張率が比較的小さな材料から構成された基材を備えたプリント配線板である。特に図示しないが、この配線板８２の下面には、配線パターンが形成されており、プローブ８１が半田接続等によりこの配線パターンに接続されることで、配線板８２に実装されている。これに対し、この配線板８２の上面には、インタポーザ８５の接触子８５１に対応するように配置された多数のパッドが形成されている。配線板８２の上面に形成されたパッドと、当該配線板８２の下面に形成された配線パターンとは、当該配線板８２に形成された配線パターンやスルーホール等の導電路を介して電気的に接続されている。
　なお、上述したプローブカード８０の構成は一例に過ぎず、プローブ（半導体ウェハに形成されたＤＵＴのパッドに接触する接触子）を有する構造体であれば、プローブカードの構成は特に上記に限定されない。例えば、プローブカードが、配線板８２とは別の配線板や中継部材を備えていてもよい。また、プローブの構成も、特に上記に限定されない。例えば、プローブ８１として、ポゴピン等の垂直タイプや、絶縁膜にバンプを形成したメンブレンタイプを用いてもよい。
　インタポーザ８５は、導電性を有する多数の接触子８５１と、当該接触子８５１を保持していると共に絶縁性を有する保持体８５２と、を備えている。それぞれの接触子８５１は、中央で屈曲した形状を有するピンである。この接触子８５１の弾性力により、当該接触子８５１の上端がマザーボード４０の下面４０２のパッドに接触していると共に、当該接触子８５１の下端がプローブカード８０の配線板８２の上面のパッドに接触している。この接触子８５１を介して、マザーボード４０のパッドと配線板８２のパッドとが電気的に接続されている。
　なお、マザーボード４０とプローブカード８０との間を電気的に中継する機能を有していれば、インタポーザの構成は、特に上記に限定されない。例えば、インタポーザ８５が、上述の接触子８５１に代えて、所謂、ポゴピンを備えていてもよい。或いは、インタポーザ８５として、厚み方向に圧力を印加するとその印加部分で上下方向に電気的に導通する異方導電性ゴムシートを用いてもよい。また、インタポーザ８５が複数に分割されていてもよい。
　また、プローブカード８０とマザーボード４０とが電気的に接続されているのであれば、インタポーザ８５に加えて、又は、インタポーザ８５に代えて、マザーボード４０とプローブカード８０との間に配線板等の他の構成要素が介在していてもよい。或いは、インタポーザ８５を介さずに、プローブカード８０がマザーボード４０に直接接続されていてもよい。
　プローブカード８０は、プローブ８１が下方を向いた姿勢で、環状のホルダ９２に保持されている。そして、このホルダ９２は環状のアダプタ９３に保持されており、さらに、このアダプタ９３がプローバ９０のトッププレート９１の開口９１１に保持されている。このアダプタ９３は、サイズの異なるプローブカード８０をプローバ９０の開口９１１に適合されるためのものである。プローブカード８０とマザーボード４０とは、マザーボード４０の下部に設けられたフック４３と、アダプタ９３に設けられたフック９３１とを係合させることで、機械的に連結されている。また、プローブカード８０とマザーボード４０との間にはインタポーザ８５が介在しており、当該インタポーザ８５を介してプローブカード８０とマザーボード４０とが電気的に接続されている。
　プローバ９０は、吸着ステージ９４により吸着保持している半導体ウェハ２００をＸＹＺ方向に移動させると共に、Ｚ軸を中心としてθ回転させることが可能な搬送アーム９５を有している。試験に際して、搬送アーム９５は、開口９１１を介してプローバ９０内に臨んでいるプローブカード８０に半導体ウェハ２００を対向させ、当該半導体ウェハ２００をプローブカード８０に押し付け、当該半導体ウェハ２００に形成された複数のＤＵＴのパッドにプローブ８１を接触させる。この状態で、テスタ２０がテストヘッド３０を介してＤＵＴにテスト信号を入力すると共に、当該ＤＵＴからの応答信号を受信し、この応答信号を所定の期待値と比較することで、ＤＵＴの電気的特性を評価する。
　さらに、本実施形態のテストヘッド３０は、図２及び図３に示すように、複数の調整機構６０を備えている。
　ここで、コネクタ４１，５１を介して複数のドータボード５０が接続されたマザーボード４０には、当該ドータボード５０の押圧によって下方向への撓みが生じている場合がある。本実施形態では、コネクタ４１，５１が嵌合している状態で、この調整機構６０によりドータボード５０の高さ方向の位置を変化させることで、マザーボード４０に生じている撓み等の変形を矯正することが可能となっている。
　一枚のドータボード５０に対して１つの調整機構６０が割り当てられている。従って、本実施形態のテストヘッド３０は、１０個の調整機構６０を備えている。それぞれの調整機構６０は、図３及び図６に示すように、保持部材６１と、一対の固定部材６３と、一対の調整ネジ６４と、を備えている。
　保持部材６１は、ドータボード５０を介してマザーボード４０の上面４０１に対向するように、テストヘッド３０のフレーム３１に架け渡された平板棒状の部材である。この保持部材６１は、扁平矩形状の断面形状を有しているが、特にこれに限定されない。例えば、保持部材６１が、両側部に立設されたリブを持つ略Ｕ字状の断面形状を有していてもよい。
　この保持部材６１は、ドータボード５０に実質的に平行に延在しており、当該ドータボード５０の上側の縁５０４に沿うように配置されている。従って、ドータボード５０は、鉛直方向において、マザーボード４０と保持部材６１との間に介在している。
　そして、この保持部材６１の両端には、当該保持部材６１を上下方向に貫通する固定孔６１１が形成されている。この保持部材６１は、当該固定孔６１１に挿通された固定ネジ６２によってフレーム３１に固定されている。
　なお、保持部材６１がフレーム３１に相対的（直接的又は間接的）に固定されているのであれば、保持部材６１とフレーム３１との間に他の部材が介在していてもよい。また、本実施形態では、保持部材６１を固定するための支持体としてテストヘッド３０のフレーム３１を利用しているが、フレーム３１に代えて、マザーボード４０が相対的（直接的又は間接的）に固定された他の部材を、支持体として用いてもよい。
　また、この保持部材６１には、当該保持部材６１を上下方向に貫通する保持孔６１２が形成されている。この保持孔６１２は、ドータボード５０に固定された固定部材６３に対応する位置に形成されている。
　固定部材６３は、リベット等を用いてドータボード５０に固定された部材であり、当該ドータボード５０の一方の主面５０１において上側の縁５０４の左右両端（図中のＹ方向の両端）の近傍に配置されている。それぞれの固定部材６３には、上部で開口した固定孔６３１が鉛直方向（図中のＺ方向）に沿って形成されており、この固定孔６３１の内周面には雌ネジ部６３２が形成されている。
　調整ネジ６４は、所謂、六角穴付ボルト(キャップボルト)である。この調整ネジ６４は、保持部材６１の保持孔６１２に挿入されていると共に、固定部材６３に螺合している。
　具体的には、それぞれの調整ネジ６４は、頭部６４１と、軸部６４３と、を備えている。この調整ネジ６４の頭部６４１は、保持部材６１の保持孔６１２の内径よりも大きな外径を有している。一方、当該調整ネジ６４の軸部６４３は、保持孔６１２の内径よりも小さな外径を有している。従って、調整ネジ６４の軸部６４３が保持部材６１の保持孔６１２に挿入されているのに対し、当該調整ネジ６４の頭部６４１の座面６４２が保持部材６１に当接しており、この調整ネジ６４は保持部材６１に保持されている。そして、この調整ネジ６４の軸部６４３の雄ネジ部６４４が、固定部材６３の固定孔６３１に挿入されて雌ネジ部６３２と螺合している。
　この調整ネジ６４を締める方向（時計回り）に回転させると、調整ネジ６４を保持している保持部材６１に固定部材６３が接近し、保持部材６１に対してドータボード５０が相対的に上昇する。この際、マザーボード４０のコネクタ４１とドータボード５０のコネクタ５１は相互に嵌合しているので、調整ネジ６４の回転動作によりドータボード５０を介してマザーボード４０も引き上げられる。これにより、マザーボード４０に生じている撓み等の変形を矯正することができる。
　また、本実施形態では、調整ネジ６４の回転動作の間、コネクタ４１，５１の嵌合が維持されるが、調整ネジ６４の回転動作によるドータボード５０の引上力がコネクタ４１，５１の引抜力（コネクタ５１からコネクタ４１を引き抜くのに要する力）を上回るように設定されている。このため、調整ネジ６４の回転動作によって、ドータボード５０を介してマザーボード４０も引き上げつつ、マザーボード４０のコネクタ４１に対してドータボード５０のコネクタ５１を相対的に上昇させることができる。これにより、ドータボード５０の重量を保持部材６１を介してフレーム３１に逃がすことができるので、マザーボード４０の平坦度を一層改善することができる。この際、コネクタ４１，５１の電気的接続を確実にするために、調整ネジ６４の回転動作によるドータボード５０の上昇量がコネクタ４１，５１の有効嵌合長ＭＬよりも小さいことが好ましい。
　なお、コネクタ４１，５１の引抜力が、調整ネジ６４の回転動作によるドータボード５０の引上力以上であってもよい。
　上述の調整機構６０の構成は、ドータボード５０を上昇及び／又は下降させることが可能な機構であれば、特に上記に限定されない。特に限定されないが、例えば、調整機構が、図７或いは図８に示すような構成を有していてもよい。図７は本実施形態における調整機構の第１変形例を示す断面図であり、図８は本実施形態における調整機構の第２変形例を示す断面図である。
　上述の調整機構６０はドータボード５０を上昇させる機能のみを備えているのに対し、図７に示す調整機構６０Ｂはドータボード５０を下降させる機能のみを備えている。
　この調整機構６０Ｂでは、固定部材６３に雌ネジ部が形成されておらず、保持部材６１の保持孔６１２の内周面に雌ネジ部６１３が形成されており、調整ネジ６４の先端が固定部材６３に当接している。この第１変形例では、調整ネジ６４を締める方向（時計回り）に回転させると、当該調整ネジ６４の先端が固定部材６３を介してドータボード５０を押し下げる。こうした調整機構６０Ｂにより、マザーボード４０に反り等の上方向への変形が生じている場合に当該変形を矯正することができる。
　また、図８に示す調整機構６０Ｃはドータボード５０を上昇及び下降させる両方の機能を備えている。具体的には、この調整機構６０Ｃは、保持部材６１と固定部材６３との間に介在しているコイルスプリング６５を備えている。なお、コイルスプリング６５に代えて、ばね座金、ウェーブワッシャ（波座金）、皿ばね座金等の他の弾性部材を、保持部材６１と固定部材６３との間に介在させてもよい。
　この第２変形例では、調整ネジ６４を締める方向（時計回り）に回転させると、コイルスプリング６５の弾性力を抗して固定部材６３が上昇し、ドータボード５０が引き上げられる。一方、調整ネジ６４を緩める方向（反時計回り）に回転させると、コイルスプリング６５の弾性力により、調整ネジ６４の頭部６４１が保持部材６１に当接した状態が維持されたまま、固定部材６３が下降してドータボード５０が押し下げられる。こうした調整機構６０Ｃにより、ドータボード５０の押圧によりマザーボード４０に下方向への撓みが生じている場合と、当該マザーボード４０に反り等の上方向への変形が生じている場合の両方に対処することができる。
　また、特に図示しないが、調整機構６０において、雄ネジ部と雌ネジ部の配置が上述した配置とは逆になっていてもよい。この場合には、調整機構６０が調整ネジ６４に代えて調整ナットを備えていると共に、雄ネジ部が形成されたシャフトが、固定部材６３から上方に向かって突出して保持部材６１の保持孔６１２に挿通されており、当該シャフトに調整ナットが螺合している。
　図９は本実施形態における平坦度測定装置を示す断面図である。
　本実施形態の半導体ウェハ試験システム１は、半導体ウェハ試験装置１０及びプローバ９０とは独立した平坦度測定装置１００を備えている。この平坦度測定装置１００は、テストヘッド３０にマザーボード４０を装着した状態で、当該マザーボード４０の平坦度を測定する装置である。なお、この平坦度測定装置１００が半導体ウェハ試験システム１に含まれておらず、例えば、当該平坦度測定装置１００が単体で工場内に設置されていてもよい。
　ここで、上述のように、テストヘッド３０にマザーボード４０を装着した状態では、コネクタ４１，５１を介して複数のドータボード５０がマザーボード４０に既に接続されており、このドータボード５０の押圧によりマザーボード４０に下方向への撓みが生じている場合がある。そこで、本実施形態では、テストヘッド３０をプローバ９０と連結する前に、当該テストヘッド３０に装着されたマザーボード４０の平坦度をこの平坦度測定装置１００によって測定し、上述の調整機構６０を用いてマザーボード４０を平坦化する。マザーボード４０の平坦化の具体的なタイミングとしては、特に限定されないが、テストヘッド３０の出荷時やマザーボード４０の交換時等を例示することができる。
　なお、マザーボード４０の平坦度とは、幾何学的に正しい基準平面からのマザーボード４０の下面４０２の狂いの大きさのことである。具体的には、本実施形態における平坦度は、後述するように、特定点ＳＰ１～ＳＰ１７での近似平面（基準平面）に対するマザーボード４０の下面４０２のＺ方向の差分の集合で表現される。
　この平坦度測定装置１００は、図９に示すように、フレーム１１０と、測定部１２０と、移動装置１３０と、演算部１４０と、を備えている。
　フレーム１１０は、マザーボード４０の下面４０２が下方を向いた姿勢でテストヘッド３０を保持することが可能となっている。測定部１２０と移動装置１３０は、このフレーム１１０内に配置されている。
　測定部１２０は、例えば、マザーボード４０の下面４０２の特定点ＳＰ１～ＳＰ１７に対してレーザ光を照射して、その反射光により当該特定点ＳＰ１～ＳＰ１７のＺ方向の座標値を取得するレーザ変位計である。なお、この測定部１２０は、マザーボード４０の下面４０２における特定点ＳＰ１～ＳＰ１７の高さ方向の座標値を測定可能であれば、レーザ変位計に限定されない。
　移動装置１３０は、測定部１２０をＸＹ方向に移動させる装置であり、例えば、リニアガイド、ボールネジ機構、及びモータ等から構成されている。測定部１２０は、この移動装置１３０によって、ＸＹ方向においてマザーボード４０の特定点ＳＰ１～ＳＰ１７に対向する位置に移動する。なお、移動装置１３０は、測定部１２０をＸＹ方向に移動させることが可能であれば、特に上記に限定されず、例えばロボットアームを移動装置１３０として用いてもよい。
　演算部１４０は、例えばコンピュータから構成されている。この演算部１４０は、測定部１２０の測定結果に基づいてマザーボード４０の下面４０２の平坦度を算出する。この演算部１４０による平坦度の具体的な算出方法については後述する。
　本実施形態におけるマザーボードの平坦度の調整方法について、図１０を参照しながら説明する。図１０は本実施形態における平坦度の調整方法を示すフローチャートである。なお、以下に説明する平坦度の算出方法は、一例に過ぎず、特にこれに限定されない。例えば、後述の第３実施形態で説明する方法を用いてもよいし、或いは、別の方法により平坦度を算出してもよい。
　先ず、図１０のステップＳ１０において、マザーボード４０が装着されたテストヘッド３０を準備する。具体的には、このテストヘッド３０では、マザーボード４０がテストヘッド３０のフレーム３１に固定されていると共に、当該マザーボード４０のコネクタ４１にドータボード５０のコネクタ５１が嵌合している。
　次いで、図１０のステップＳ２０において、マザーボード４０の下面４０２における１７の特定点ＳＰ１～ＳＰ１７のＺ方向の座標値を測定する。なお、本実施形態では、この特定点ＳＰ１～ＳＰ１７にはパッドがそれぞれ存在しており、厳密には、当該特定点ＳＰ１～ＳＰ１７のＺ方向の座標値は、当該パッドの表面のＺ方向の座標値である。
　具体的には、先ず、上述のステップＳ１０で準備されたテストヘッド３０を平坦度測定装置１００のフレーム１１０に支持させる。次いで、移動装置１３０が測定部１２０を特定点ＳＰ１に対向する位置に移動させて、測定部１２０はこの特定点ＳＰ１のＺ座標値を取得する。次いで、移動装置１３０は測定部１２０を次の特定点ＳＰ２～ＳＰ１７に対向する位置に順次移動させ、測定部１２０は当該特定点ＳＰ２～ＳＰ１７のＺ座標値を順次取得する。特定点ＳＰ１～ＳＰ１７のＺ座標値は、測定部１２０から演算部１４０に順次出力される。
　なお、マザーボード４０の下面４０２における特定点の位置は、上記の特定点ＳＰ１～ＳＰ１７に限定されない。また、マザーボード４０の下面４０２における特定点の数も、上記に特に限定されない。例えば、マザーボード４０の下面４０２においてコネクタ４１に対応した位置を、測定部１２０によって測定される特定点としてもよい。
　全ての特定点ＳＰ１～ＳＰ１７のＺ座標値の測定が完了したら（ステップＳ３０にてＹＥＳ）、図１０のステップＳ４０において、演算部１４０は、特定点ＳＰ１～ＳＰ１７のＸＹＺ座標値から近似平面を作成し、図１０のステップＳ５０において、演算部１４０は、それぞれの特定点ＳＰ１～ＳＰ１７でのＺ方向の変形量を算出する。なお、特定点ＳＰ１～ＳＰ１７のＸ座標値及びＹ座標値は、予め設定された既知の座標値である。
　具体的には、先ず、演算部１４０は、最小二乗法等を用いて特定点ＳＰ１～ＳＰ１７を通過する近似平面を算出する（ステップＳ４０）。次いで、演算部１４０は、近似平面において特定点ＳＰ１～ＳＰ１７に相当する位置のＺ方向の座標値を抽出する。次いで、演算部１４０は、全ての特定点ＳＰ１～ＳＰ１７について、マザーボード４０の下面４０２の実際のＺ座標値と近似平面上のＺ座標値との差分（変形量）を、平坦度として算出する（ステップＳ５０）。
　次いで、図１０のステップＳ６０において、上記の変形量に基づいて、調整機構６０によりマザーボード４０の平坦化を行う。
　具体的には、作業者が調整機構６０の調整ネジ６４を締める方向（時計回り）に回転させることで、ドータボード５０を引き上げる。この際、保持部材６１と固定部材６３との間にシム６６（図６にて破線で示す部材）を介在させておき、固定部材６３が当該シム６６に当接するまで、作業者は調整ネジ６４を回転させる。これにより、保持部材６１と固定部材６３との間の間隔が狭まり、ドータボード５０が保持部材６１に対して引き上げられ、特定点ＳＰ１～ＳＰ１７での上述の変形量が解消（キャンセル）される。このシム６６は、引上量が変形量を解消する量となるような厚さを有するものが選択されており、特定点ＳＰ１～ＳＰ１７での変形量に応じてそれぞれの調整機構６０に対して個別に選択される。
　なお、特定点ＳＰ１～ＳＰ１７での変形量と、その変形量を解消するために必要なそれぞれの調整機構６０によるドータボード５０の引上量（シム６６の厚さ）との対応関係を示すテーブルを、実験等によって予め作成しておいてもよい。
　或いは、特定点ＳＰ１～ＳＰ１７での変形量と、その変形量を解消するために必要なそれぞれの調整機構６０の調整ネジ６４の回転量との対応関係を示すテーブルを予め作成しておいて、シム６６を用いずに調整機構６０を操作してもよい。
　或いは、特定点ＳＰ１～ＳＰ１７での変形量を平坦度測定装置１００により測定しながら作業者が調整機構６０を操作し、特定点ＳＰ１～ＳＰ１７での変形量が実質的にゼロとなるまで、作業者が調整ネジ６４を回転させてもよい。
　また、調整機構６０の引上量が不足する場合には、保持部材６１とフレーム３１との間にシムを介在させて、保持部材６１と固定部材６３の間の間隔を広げてもよい。
　以上のように、本実施形態では、テストヘッド３０が、コネクタ４１，５１が嵌合している状態でドータボード５０の高さ方向の位置を変化させる複数の調整機構６０を備えており、マザーボード４０に実装されているコネクタ４１を利用して当該マザーボード４０を平坦化することが可能となっている。このため、マザーボード４０上のスペースを制限することをなく、当該マザーボード４０の平坦度を調整することができる。
　＜＜第２実施形態＞＞
　図１１は本実施形態における半導体ウェハ試験装置が備える平坦度測定装置を示す図であり、図１２Ａ及び図１２Ｂは本実施形態における半導体ウェハ試験システムの調整機構を示す断面図及び平面図である。
　本実施形態では、（１）平坦度測定装置１００Ｂが半導体ウェハ試験装置１０Ｂに組み込まれている点と（２）調整機構６０の操作が自動化されている点で、上述の第１実施形態と相違するが、それ以外の構成は第１実施形態と同様である。以下に、第２実施形態における半導体ウェハ試験システムについて第１実施形態との相違点についてのみ説明し、第１実施形態と同様の構成である部分については同一の符号を付してその説明を省略する。
　図１１に示すように、本実施形態における半導体ウェハ試験装置１０Ｂは、テスタ２０及びテストヘッド３０に加えて、平坦度測定装置１００Ｂを備えている。この平坦度測定装置１００Ｂは、測定部１２０と、ロボットアーム１３０Ｂと、演算部１４０（図１１において不図示）と、を備えている。測定部１２０はロボットアーム１３０Ｂの先端に装着されている。ロボットアーム１３０Ｂは、例えば、テストヘッド３０の側部に接続されており、測定部１２０をＸＹＺ方向に移動させることが可能となっている。
　ロボットアーム１３０Ｂは、測定部１２０を特定点ＳＰ１～ＳＰ１７に対向する位置に順次移動させる。測定部１２０は当該特定点ＳＰ１～ＳＰ１７のＺ座標値を順次取得し、当該特定点ＳＰ１～ＳＰ１７のＺ座標値を演算部１４０に順次出力する。演算部１４０は、それぞれの特定点ＳＰ１～ＳＰ１７でのＺ方向の変形量を算出する。
　なお、平坦度測定装置１００Ｂは、ロボットアーム１３０Ｂに代えて、測定部１２０を少なくともＸＹ方向に移動させることが可能な他の移動装置を備えてもよい。また、本実施形態では、平坦度測定装置１００Ｂをテストヘッド３０に取り付けたが、平坦度測定装置１００Ｂをプローバ９０内に設けてもよい。この場合には、プローバ９０が平坦度測定装置１００Ｂを備えることとなる。
　また、図１２Ａ及び図１２Ｂに示すように、本実施形態における半導体ウェハ試験装置１０Ｂは、調整機構６０を駆動させる駆動装置７０と、当該駆動装置７０を制御する制御装置７５と、を備えている。
　駆動装置７０は、ウォームホイール７１と、ウォームギア７２と、モータ７３と、を備えている。ウォームホイール７１は、調整ネジ６４の頭部６４１に固定されている。ウォームギア７２は、このウォームホイール７１に咬合していると共に、シャフト７４を介してモータ７３の駆動軸に連結されている。
　この駆動装置７０は、それぞれの調整機構６０に個別に設けられていてもよい。或いは、複数の調整機構６０を同一の駆動装置７０により駆動させてもよい。例えば、複数のドータボード５０の一方（図中の＋Ｙ方向側）の端部に配置されている複数の調整ネジ６４を一つの駆動装置７０により駆動し、当該ドータボード５０の他方（図中の－Ｙ方向側）の端部に配置されている複数の調整ネジ６４を他の一つの駆動装置７０により駆動してもよい。
　なお、駆動装置７０の構成は、調整ネジ６４を自動的に操作するものであれば、特に上記に限定されない。また、調整機構と駆動装置の構成も、ドータボード５０を自動的に上昇及び／又は下降させることが可能なものであれば、特に上記に限定されない。例えば、ドータボード５０に連結されたボールネジ機構とモータで、調整機構及び駆動装置を構成してもよい。
　制御装置７５は、例えばコンピュータから構成されている。この制御装置７５は、平坦度測定装置１００Ｂの演算部１４０によって算出された変形量を解消するドータボード５０の引上量（調整ネジ６４の回転量）を調整機構６０毎に算出し、当該引上量だけ調整機構６０が駆動するように駆動装置７０を制御する。
　以上のように、本実施形態でも、第１実施形態と同様に、テストヘッド３０が、コネクタ４１，５１が嵌合している状態でドータボード５０の高さ方向の位置を変化させる複数の調整機構６０を備えており、マザーボード４０に実装されているコネクタ４１を利用して当該マザーボード４０を平坦化することが可能となっている。このため、マザーボード４０上のスペースを制限することをなく、当該マザーボード４０の平坦度を調整することができる。
　なお、本実施形態では、マザーボード４０の平坦化作業が全て自動化されているが、特にこれに限定されない。半導体ウェハ試験装置１０Ｂが平坦度測定装置１００Ｂを備えているが、駆動装置７０と制御装置７５を備えておらず、調整機構６０の操作を手動で主なってもよい。或いは、半導体ウェハ試験装置１０Ｂが駆動装置７０と制御装置７５を備えているが、平坦度測定装置１００Ｂを備えていなくてもよい。
　また、本実施形態の半導体ウェハ試験装置１０Ｂは図６に示す調整機構６０を備えているが、特にこれに限定されず、半導体ウェハ試験装置１０Ｂが、当該調整機構６０に代えて、図７に示す調整機構６０Ｂ、或いは、図８に示す調整機構６０Ｃを備えていてもよい。
　＜＜第３実施形態＞＞
　図１３は本実施形態におけるマザーボードを示す底面図である。
　本実施形態では、マザーボード４０の平坦度の算出方法が上述の第１実施形態と相違するが、それ以外の構成は第１実施形態と同様である。以下に、第３実施形態における半導体ウェハ試験システムについて第１実施形態との相違点についてのみ説明し、第１実施形態と同様の構成である部分については同一の符号を付してその説明を省略する。
　本実施形態では、マザーボード４０の下面４０２における特定点ＳＰ１～ＳＰ１７のＺ方向の座標値に代えて、歪みゲージ１２０ａ～１２０ｊを用いてマザーボード４０の平坦度を測定する。
　具体的には、図１３に示すように、テストヘッド３０に装着されたマザーボード４０の下面４０２の特定点に、歪みゲージ１２０ａ～１２０ｊが貼り付けられている。特に限定されないが、本実施形態では、歪みゲージ１２０ａ～１２０ｊは、マザーボード４０のパッド形成領域４２の中心に対して点対称に配置された複数の組を含んでいる。そして、それぞれの歪みゲージ１２０ａ～１２０ｊの抵抗値を測定し、この抵抗値と基準値との差分を算出し、当該差分とそれぞれの歪みの方向とから、マザーボード４０の下面４０２の平坦度を算出する。なお、歪みゲージ１２０ａ～１２０ｊ自体をマザーボード４０に予め形成しておいてもよい。
　歪みゲージ１２０ａ～１２０ｊの抵抗値と比較される基準値は、マザーボード４０をテストヘッド３０に装着する前に、当該マザーボード４０に貼り付けられた歪みゲージ１２０ａ～１２０ｊにより測定された抵抗値である。従って、本実施形態におけるマザーボード４０の平坦度は、特定点での平坦時の歪み（基準抵抗値）に対する実際の歪み（実測抵抗値）の差分の集合で表現される。
　なお、この基準値は、特に上記に限定されず、このマザーボード４０をテストヘッド３０に装着した状態でマザーボード４０が十分に平坦化されている場合には、当該マザーボード４０を測定することで得られた抵抗値を基準値として用いてもよい。
　そして、作業者が、歪みゲージ１２０ａ～１２０ｊを用いて算出された平坦度に基づいて、調整機構６０を操作する。この際、保持部材６１と固定部材６３との間にシムを介在させておき、作業者は固定部材６３が当該シムに当接するまで調整ネジ６４を回転させる。
　なお、歪みゲージ１２０ａ～１２０ｊの抵抗値の差分と、当該差分を解消するために必要なそれぞれの調整機構６０によるドータボード５０の引上量（シムの厚さ）との対応関係を示すテーブルを、実験等によって予め作成しておいてもよい。
　或いは、歪みゲージ１２０ａ～１２０ｊの抵抗値の差分と、当該差分を解消するために必要なそれぞれの調整機構６０の調整ネジ６４の回転量との対応関係を示すテーブルを予め作成しておいて、シムを用いずに調整機構６０を操作してもよい。
　或いは、歪みゲージ１２０ａ～１２０ｊの抵抗値を測定しながら作業者が調整機構６０を操作し、歪みゲージ１２０ａ～１２０ｊの抵抗値の差分が実質的にゼロとなるまで、作業者が調整ネジ６４を回転させてもよい。
　以上のように、本実施形態でも、第１実施形態と同様に、テストヘッド３０が、コネクタ４１，５１が嵌合している状態でドータボード５０の高さ方向の位置を変化させる複数の調整機構６０を備えており、マザーボード４０に実装されているコネクタ４１を利用して当該マザーボード４０を平坦化することが可能となっている。このため、マザーボード４０上のスペースを制限することをなく、当該マザーボード４０の平坦度を調整することができる。
　なお、本実施形態で説明した平坦度の算出方法を、第２実施形態の半導体ウェハ試験システムに適用してもよい。
　なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
　例えば、上述の実施形態では、平坦化の際にマザーボード４０の主面４０２が下方を向く姿勢でテストヘッド３０が保持されているが、テストヘッド３０の姿勢は特にこれに限定されない。例えば、平坦化の際にマザーボード４０の主面４０２が横方向を向くような姿勢でテストヘッド３０が保持されていてもよい。
　上述した半導体ウェハ試験システム１の構成は、一例に過ぎず、特にこれに限定されない。例えば、上述したテストヘッド３０とプローバ９０の機械的な連結構造は、一例に過ぎず、特にこれに限定されない。
　同様に、上述した半導体ウェハ試験装置１０の構成は、一例に過ぎず、特にこれに限定されない。例えば、テストヘッド３０にテスタ２０の機能を組み込んでもよく、すなわち、テスタ２０とテストヘッド３０とが一体化されていてもよい。
１…半導体ウェハ試験システム
　１０…半導体ウェハ試験装置
　　２０…テスタ
　　３０…テストヘッド
　　　３１…フレーム
　　　４０…マザーボード
　　　　４１…コネクタ
　　　　ＳＰ１～ＳＰ１７…特定点
　　　５０…ドータボード
　　　　５１…コネクタ
　　　６０…調整機構
　　　６１…保持部材
　　　６２…固定ネジ
　　　６３…固定部材
　　　　６３２…雌ネジ部
　　　６４…調整ネジ
　　　　６４４…雄ネジ部
　７０…駆動装置
　　７１…ウォームホイール
　　７２…ウォームギア
　　７３…モータ
　７５…制御装置
　　８０…プローブカード
　　　８１…プローブ
　　　８２…配線板
　　８５…インタポーザ
　　９０…プローバ
　１００…平坦度測定装置
　　１２０…測定部
　　１３０…移動装置
　　１４０…演算部
２００…半導体ウェハ

Claims (16)

  1. 　半導体ウェハに形成されたＤＵＴを試験する半導体ウェハ試験装置であって、
    　前記ＤＵＴに接触するプローブを有するプローブカードと電気的に接続可能であると共に、複数の第１のコネクタを有する第１の配線板と、
    　前記第１のコネクタに嵌合している第２のコネクタをそれぞれ有する複数の第２の配線板と、
    　前記第１のコネクタと前記第２のコネクタが嵌合している状態で、前記第１の配線板の法線方向である第１の方向に沿った前記第２の配線板の位置を変化させることで、前記第１の配線板の平坦度を調整する複数の調整機構と、を備えた半導体ウェハ試験装置。
  2. 　請求項１に記載の半導体ウェハ試験装置であって、
    　前記第１の方向は、鉛直方向に対して実質的に平行な方向である半導体ウェハ試験装置。
  3. 　請求項１又は２に記載の半導体ウェハ試験装置であって、
    　前記第１の配線板は、前記第１の方向に実質的に直交する第２の方向に沿って延在し、
    　前記第２の配線板は、前記第１の方向に実質的に平行な方向に沿って延在しており、
    　前記第１のコネクタと前記第２のコネクタとの嵌合方向は、前記第１の方向に実質的に平行な方向である半導体ウェハ試験装置。
  4. 　請求項１～３のいずれか一項に記載の半導体ウェハ試験装置であって、
    　前記複数の第２の配線板は、前記第１の配線板の延在方向である第２の方向に沿って間隔を空けて並べられており、相互に平行に配置されている半導体ウェハ試験装置。
  5. 　請求項１～４のいずれか一項に記載の半導体ウェハ試験装置であって、
    　それぞれの前記第２の配線板は、複数の前記第２のコネクタを有している半導体ウェハ試験装置。
  6. 　請求項１～５のいずれか一項に記載の半導体ウェハ試験装置であって、
    　前記第１のコネクタは、前記第１の配線板において前記プローブカード側の第１の主面とは反対側の第２の主面に実装されたストレートタイプのコネクタであり、
    　前記第２のコネクタは、前記第２の配線板の第３の主面又は第４の主面に実装されたライトアングルタイプのコネクタである半導体ウェハ試験装置。
  7. 　請求項１～６のいずれか一項に記載の半導体ウェハ試験装置であって、
    　前記調整機構は、
    　前記第１の配線板が固定された支持体と、
    　前記第２の配線板において前記第１の配線板側の第１の縁とは反対側の第２の縁に沿うように配置され、前記支持体に支持された保持部材と、
    　前記第２の配線板に固定されていると共に雌ネジ部を有する固定部材と、
    　前記固定部材の前記雌ネジ部に螺合している雄ネジ部を有し、前記保持部材の貫通孔に挿通されていると共に前記保持部材に保持されている調整ネジと、を含み、
    　前記調整ネジを回転させることで、前記保持部材に対する前記第２の配線板の前記第１の方向に沿った相対的な位置を変化させる半導体ウェハ試験装置。
  8. 　請求項１～７のいずれか一項に記載の半導体ウェハ試験装置であって、
    　前記半導体ウェハ試験装置は、
    　前記調整機構を駆動させる駆動装置と、
    　前記駆動装置を制御する制御装置と、を備えた半導体ウェハ試験装置。
  9. 　請求項８に記載の半導体ウェハ試験装置であって、
    　前記半導体ウェハ試験装置は、前記第１の配線板において前記プローブカード側の第１の主面の平坦度を測定する平坦度測定装置を備えており、
    　前記制御装置は、前記平坦度測定装置により測定された前記平坦度に基づいて前記駆動装置を制御する半導体ウェハ試験装置。
  10. 　請求項１～９のいずれか一項に記載の半導体ウェハ試験装置と、
    　半導体ウェハに形成されたＤＵＴに接触するプローブを有し、前記半導体ウェハ試験装置の第１の配線板に電気的に接続されたプローブカードと、
    　前記半導体ウェハを前記プローブカードに対向させ、前記半導体ウェハをプローブカードに押し付けるプローバと、を備えた半導体ウェハ試験システム。
  11. 　半導体ウェハに形成されたＤＵＴに接触するプローブを有するプローブカードと電気的に接続される第１の配線板の平坦度を測定する平坦度測定装置であって、
    　前記第１の配線板は、複数の第２の配線板がそれぞれ有する第２のコネクタが嵌合している複数の第１のコネクタを有しており、
    　前記平坦度測定装置は、前記第１のコネクタと前記第２のコネクタが嵌合している状態で、前記第１の配線板において前記プローブカード側の第１の主面の平坦度を測定する平坦度測定装置。
  12. 　請求項１１に記載の平坦度測定装置であって、
    　前記平坦度測定装置は、
    　前記第１の配線板の前記第１の主面における複数の個所の第１の方向に沿った座標値を測定する座標測定部と、
    　基準平面に対する前記座標値の差分を前記平坦度として算出する算出部と、を備えており、
    　前記第１の方向は、前記第１の配線板の法線方向である平坦度測定装置。
  13. 　請求項１～７のいずれか一項に記載の半導体ウェハ試験装置と、
    　請求項１１又は１２に記載の平坦度測定装置と、
    　半導体ウェハに形成されたＤＵＴに接触するプローブを有し、前記半導体ウェハ試験装置の第１の配線板に電気的に接続されたプローブカードと、
    　前記半導体ウェハを前記プローブカードに対向させ、前記半導体ウェハをプローブカードに押し付けるプローバと、を備えた半導体ウェハ試験システム。
  14. 　半導体ウェハに形成されたＤＵＴに接触するプローブを有するプローブカードと電気的に接続される第１の配線板の平坦度を調整する調整方法であって、
    　複数の第１のコネクタを有する前記第１の配線板と、前記第１のコネクタに嵌合している第２のコネクタをそれぞれ有する複数の第２の配線板と、を準備する準備工程と、
    　前記第１のコネクタと前記第２のコネクタが嵌合している状態で、前記第１の配線板の法線方向である第１の方向に沿った前記第２の配線板の位置を変化させることで、前記第１の配線板の平坦度を調整する調整工程と、を備えた調整方法。
  15. 　請求項１４に記載の調整方法であって、
    　前記調整方法は、前記第１の配線板において前記プローブカード側の第１の主面の平坦度を測定する測定工程を備え、
    　前記調整工程は、前記測定工程での測定結果に基づいて、前記第１の方向に沿った前記第２の配線板の位置を変化させることを含む調整方法。
  16. 　請求項７に記載の半導体ウェハ試験装置における第１の配線板の平坦度の調整方法であって、
    　複数の第１のコネクタを有する前記第１の配線板と、前記第１のコネクタに嵌合している前記第２のコネクタをそれぞれ有する複数の第２の配線板と、を準備する準備工程と、
    　前記第１のコネクタと前記第２のコネクタが嵌合している状態で、前記第１の方向に沿った前記第２の配線板の位置を変化させることで、前記第１の配線板の平坦度を調整する調整工程と、を備えており、
    　前記調整工程は、前記調整ネジを回転させることで、前記保持部材に対する前記第２の配線板の前記第１の方向に沿った相対的な位置を変化させることを含む調整方法。
PCT/JP2021/006926 2021-02-24 2021-02-24 半導体ウェハ試験装置、半導体ウェハ試験システム、平坦度測定装置、及び、配線板の平坦度の調整方法 WO2022180700A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180094351.1A CN117043921A (zh) 2021-02-24 2021-02-24 半导体晶片试验装置、半导体晶片试验系统、平坦度测定装置以及布线板的平坦度的调整方法
PCT/JP2021/006926 WO2022180700A1 (ja) 2021-02-24 2021-02-24 半導体ウェハ試験装置、半導体ウェハ試験システム、平坦度測定装置、及び、配線板の平坦度の調整方法
JP2023501728A JPWO2022180700A1 (ja) 2021-02-24 2021-02-24
KR1020237026684A KR20230127344A (ko) 2021-02-24 2021-02-24 반도체 웨이퍼 시험 장치, 반도체 웨이퍼 시험 시스템,평탄도 측정 장치 및 배선판의 평탄도 조정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/006926 WO2022180700A1 (ja) 2021-02-24 2021-02-24 半導体ウェハ試験装置、半導体ウェハ試験システム、平坦度測定装置、及び、配線板の平坦度の調整方法

Publications (1)

Publication Number Publication Date
WO2022180700A1 true WO2022180700A1 (ja) 2022-09-01

Family

ID=83047864

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/006926 WO2022180700A1 (ja) 2021-02-24 2021-02-24 半導体ウェハ試験装置、半導体ウェハ試験システム、平坦度測定装置、及び、配線板の平坦度の調整方法

Country Status (4)

Country Link
JP (1) JPWO2022180700A1 (ja)
KR (1) KR20230127344A (ja)
CN (1) CN117043921A (ja)
WO (1) WO2022180700A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007538263A (ja) * 2004-05-20 2007-12-27 ナノネクサス インク 速い製作サイクルを有する高密度の相互接続システム
WO2011064847A1 (ja) * 2009-11-25 2011-06-03 株式会社アドバンテスト 基板装着装置、テストヘッド、及び電子部品試験装置
JP2020009978A (ja) * 2018-07-12 2020-01-16 東京エレクトロン株式会社 回路装置、テスタ、検査装置及び回路基板の反り調整方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001071779A2 (en) 2000-03-17 2001-09-27 Formfactor, Inc. Method and apparatus for planarizing a semiconductor contactor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007538263A (ja) * 2004-05-20 2007-12-27 ナノネクサス インク 速い製作サイクルを有する高密度の相互接続システム
WO2011064847A1 (ja) * 2009-11-25 2011-06-03 株式会社アドバンテスト 基板装着装置、テストヘッド、及び電子部品試験装置
JP2020009978A (ja) * 2018-07-12 2020-01-16 東京エレクトロン株式会社 回路装置、テスタ、検査装置及び回路基板の反り調整方法

Also Published As

Publication number Publication date
JPWO2022180700A1 (ja) 2022-09-01
CN117043921A (zh) 2023-11-10
KR20230127344A (ko) 2023-08-31

Similar Documents

Publication Publication Date Title
US6762612B2 (en) Probe contact system having planarity adjustment mechanism
TWI413776B (zh) Probe card
US7511521B2 (en) Assembly for electrically connecting a test component to a testing machine for testing electrical circuits on the test component
US7382142B2 (en) High density interconnect system having rapid fabrication cycle
KR101337843B1 (ko) 프로브 장치 및 프로브 장치의 조정 방법
US6677771B2 (en) Probe contact system having planarity adjustment mechanism
US7791361B2 (en) Planarizing probe card
US20080048698A1 (en) Probe Card
US20110193583A1 (en) Methods for planarizing a semiconductor contactor
KR20040014211A (ko) 프로브 카드
JP2008134169A (ja) 電気的接続装置
US7382143B2 (en) Wafer probe interconnect system
JP4022518B2 (ja) 平面調整機構を有するプローブコンタクトシステム
JP2008541463A (ja) アクティブなプローブコンタクトアレイの管理
US20050057270A1 (en) Contactor assembly for testing electrical circuits
KR20200007659A (ko) 회로 장치, 테스터, 검사 장치 및 회로 기판의 휨 조정 방법
KR20050029215A (ko) 시험 장치를 피시험체에 연결하기 위한 조립체
KR100851392B1 (ko) 평탄화 수단을 구비한 프로브 카드
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
WO2022180700A1 (ja) 半導体ウェハ試験装置、半導体ウェハ試験システム、平坦度測定装置、及び、配線板の平坦度の調整方法
JPH048381Y2 (ja)
KR20100118780A (ko) 비주얼검사용 머니퓰레이터부 및 프로브블록부를 구비한 프로브 유닛
JP2010043957A (ja) プローブカード
KR101134662B1 (ko) 평탄 조절 수단을 구비하는 프로브 카드
TWI787636B (zh) 電性接觸件及電性連接裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21927803

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20237026684

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020237026684

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2023501728

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202180094351.1

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21927803

Country of ref document: EP

Kind code of ref document: A1