JP2007504594A - ダイナミック・メモリー、センス増幅器回路、ワード線駆動回路、制御信号ｐｘ駆動回路、信号センス又はリストア方法、及び漏れ電流低減方法 - Google Patents

ダイナミック・メモリー、センス増幅器回路、ワード線駆動回路、制御信号ｐｘ駆動回路、信号センス又はリストア方法、及び漏れ電流低減方法 Download PDF

Info

Publication number
JP2007504594A
JP2007504594A JP2006525512A JP2006525512A JP2007504594A JP 2007504594 A JP2007504594 A JP 2007504594A JP 2006525512 A JP2006525512 A JP 2006525512A JP 2006525512 A JP2006525512 A JP 2006525512A JP 2007504594 A JP2007504594 A JP 2007504594A
Authority
JP
Japan
Prior art keywords
transistor
coupled
potential
drain
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006525512A
Other languages
English (en)
Other versions
JP2007504594A5 (ja
Inventor
チェー，ミョン，チャン
Original Assignee
ズィーモス テクノロジー，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ズィーモス テクノロジー，インコーポレイテッド filed Critical ズィーモス テクノロジー，インコーポレイテッド
Publication of JP2007504594A publication Critical patent/JP2007504594A/ja
Publication of JP2007504594A5 publication Critical patent/JP2007504594A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Vehicle Body Suspensions (AREA)
  • Logic Circuits (AREA)

Abstract

ダイナミック・ランダム・アクセス・メモリー回路素子内で漏れ電流を減少させ、アクセスを高速化する回路及び方法を説明する。多数の有益な特長が説明される。センス及びリストア信号線と接続され、ＶＳＳからＶＤＤの電圧範囲以外のゲート電圧により駆動される相補型ドレイン・トランジスターを利用した改善されたセンス増幅器のための回路を説明する。ドレイン・トランジスターは、単独で自己逆バイアスされる。また、センス及びリストア・ゲート電圧を変更することにより、非相補型センス増幅器における漏れ電流を減少させる方法を説明する。本方法の別の特長は、多段プルダウン・トランジスター及び多段制御回路を利用した、新しい負のワード線方法である。更に、制御信号ＰＸを放電している間に、電源間の不要な電流を防ぐ、電位シフト方法を説明する。

Description

本発明は、一般的に半導体メモリーに関連し、より詳細にはダイナミック・ランダム・アクセス・メモリー内の制御回路に関連する。
本出願は２００３年９月５日に出願された米国仮出願Ｎｏ．６０／５００，６６２の利益を請求する。前記仮出願の全体が本出願に関する参照として本明細書に組み込まれる。
本願明細書の内容の一部は、米国及び他国の著作権法の下で著作権を保護されるものとする。米国特許商標局において公的に入手可能な書類又は記録であるので、著作権の所有者は、如何なるによる者本願明細書又は特許情報公開の複製に異議を有さない。しかし、その他の場合、全ての如何なる著作権も保護される。著作権者は、これにより、制限なく、３７ Ｃ．Ｆ．Ｒ． １．１４章に従った権利を含み、非公開に維持される本願明細書を有する如何なる権利も放棄しない。
ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリー）は、サーバー、パーソナル・コンピュータ、及び多様な他の電子装置の主記憶装置として用いられている。ＤＲＡＭの動作中に、メモリーセルからデータを読み出すコア・センス動作は、ＤＲＡＭのアクセス速度及び最小動作電圧を決定する主要因である。動作電圧の低減は、省電力及び素子の拡張性を達成するために、電流及び将来のアプリケーションにとって非常に重要である。しかしながら、低電圧における動作は、利用可能なゲート・ソース間の電圧（ＶＧＳ）が小さいために、必然的にトランジスターの性能（速度）低下を引き起こす。現在、このような性能低下を緩和する唯一の方法は、トランジスターの閾値電圧を低くすることである。しかしながら、閾値電圧の低下はまた、トランジスターがオフ状態であっても、トランジスターを通じてサブ・スレッショルド漏れ電流の急激な増加を引き起こす。
このサブ・スレッショルド漏れ電流は、全体の電力消費、特にスタンバイ状態時の電力消費の多くの部分を占める。一般的に、ＤＲＡＭのセルフ・リフレッシュ・モードにおける最大スタンバイ電流は、約１００μＡである。閾値電圧を低下したトランジスター（つまり、低Ｖｔトランジスター）が利用される場合、０．１３μｍ技術の一般的なサブ・スレッショルド漏れ電流は約１０ｎＡであり、１２５℃のような高温の状況下では約１μＡに達し得る。一般にセンス増幅器は、異なるブロックで２つのビット線により共有され、２５６個のセルが各ブロックでビット線に接続される（ビット線あたり２５６セル）。従って、１０２４×１０２４×１０２４個のセルを有する１ギガバイトのＤＲＡＭでは、２×１０２４×１０２４個のセンス増幅器がある。センス増幅器あたりのサブ・スレッショルド漏れ電流が１ｎＡ（１０―９Ａ）の場合、全サブ・スレッショルド漏れ電流は２×１０２４×１０２４×１０―９＝２ｍＡである。これはセルフ・リフレッシュ・モードにおいて許容されるスタンバイ電流の最大値より非常に大きい。
図１及び図２は、従来のＤＲＡＭコア構造及び関連するタイミング図を示す。一般に、ＤＲＡＭ素子は、図示されるように、折り返しビット線構造により実装されている。メモリー配列は複数のワード線とビット線を有する。図１では、２５６個のワード線及び２５６個のビット線の対がある。折り返しビット線構造のビット線対あたり１個のセルがあるので、メモリー配列の大きさは２５６×２５６＝６４ｋビットである。ビット線センス増幅器は、ビット線対毎に配置され、従って、このメモリー配列には２５６個のセンス増幅器がある。ＤＲＡＭで用いられる一般的なセンス増幅器の構造は、ＣＭＯＳラッチ・センス増幅器であり、例えばソース端子を有するトランジスターｍｎｓ１＿１、ｍｎｓ１＿２、ｍｐｓ１＿１、及びｍｐｓ１＿２から成る。ソース端子は、ＳＡＮ（ソース・ノード・センシング）及びＳＡＰ（ソース・ノード・リストアリング）を有し、他のセンス増幅器のＳＡＮ及びＳＡＰと接続される。つまり、図１に示されるように、第１のビット線対（ＢＬ１及びＢＬＢ１）のＳＡＮ及びＳＡＰ端子は、第２のビット線対（ＢＬ２及びＢＬＢ２）及び２５６番目のビット線対（ＢＬ２５６及びＢＬＢ２５６）のＳＡＮ及びＳＡＰ端子と接続される。ソース・トランジスターｍｐｓｒｃ及びｍｎｓｒｃは、一般に、図１に示されるように、２５６個のビット線対毎に置かれる。ソース・トランジスターが位置するビット線対の数は、ＤＲＡＭの設計に依存する。例えば、ソース・トランジスターは４ビット線対毎に配置でき、端子（ＳＡＮ及びＳＡＰ）は、２５６ビット線対毎と接続する等、より多くのビット線対と接続される。
従来のＤＲＡＭコアの動作は以下の通りである。プリチャージ状態では、ビット線対は第１のビット線対の等価トランジスターｍｎｅ１＿１、ｍｎｅ１＿２、ｍｎｅ１＿３を通じて、ＶＤＤの半分まで充電される。電位ＶＢＬは、ビット線対に電位ＶＤＤの半分を提供する内部電源である。
活性状態では、信号線ＰＥＱは低電位になり、全ての等価トランジスターはオフになる。メモリーブロック内のワード線は、ＶＤＤより高い電位ＶＰＰになり、少なくともＶＤＤ＋Ｖｔｎと同等の電位を提供する。ここでＶｔｎは、ビット線対のトランジスターｍｎｃ１＿１のようなセル・アクセス・トランジスターの閾値電圧である。入力アドレスに応じて、信号線ＷＬ１はＶＰＰになるとする。セル（ＣＳ１＿１）とビット線コンデンサ（ＣＢＬ＿１）の間には電荷共有が働く。ビット線コンデンサは、節点及び信号線の容量から成る寄生容量である。以下の説明では、セルに格納されたデータの論理値はＨｉｇｈであるとする。電荷共有の後、（ＣＳ１＿１／（ＣＳ１＿１＋ＣＢＬ＿１））×ＶＤＤ／２に等しい一定の電位がビット線ＢＬ１上に展開される。
次に、信号は論理値Ｈｉｇｈになり、ＮＭＯＳソース・トランジスターｍｎｓｒｃのドレインをオンにする。そして、ビット線に展開された信号は、ＮＭＯＳトランジスターｍｎｓ１＿１及びｍｎｓ１＿２のラッチ構成に応じて増幅される。その後、他のＰＭＯＳソース・トランジスターｍｐｓｒｃのドレインはオンになり、ＰＭＯＳトランジスターｍｐｓ１＿１及びｍｐｓ１＿２のラッチ構成に基づき、セル・データをリストアする。従って、信号ＳＡ＿ＢＬ１及びＳＡ＿ＢＬＢ１の電位は、センス動作が完了した時にそれぞれＶＤＤ及びＶＳＳとなる。ＮＭＯＳトランジスターはセンス増幅器を共有するブロックを分離するために用いられるので、ＰＩＳＯ信号はブースト電圧ＶＰＰになり、ＮＭＯＳトランジスターｍｎｉｓｏ１＿１によるＶｔ降下を回避する。
従って、論理値Ｈｉｇｈのデータは、信号を減衰させることなく信号線ＢＬ１へ転送され、再びセルにリストアされる。同様にして、センス動作はワード線により活性化されたセルを有する全てのビット線に対して行われる。
セル・データが読み出されリストアされた後、ワード線は遮断される。信号ＰＳＡＥ及びＰＳＡＥＢは、それぞれ論理値Lｏｗ及びＨｉｇｈになり、ビット線センス増幅器のソース・トランジスターをオフにする。次に、信号ＰＥＱはＨｉｇｈになり、ビット線の電位をＶＤＤの半分（ＶＤＤ／２）に等しくする。この素子は次に再び所謂プリチャージ状態に入る。
プリチャージ状態では、ビット線センス増幅器のソース・トランジスターは理論上、オフなので、ＶＤＤからＶＳＳへ電流は流れない。しかしながら、ＭＯＳトランジスターの素子特性によると、漏れ電流が存在し、上述のように素子を小型化した場合に、そのような漏れ電流は全電流の大きな割合を占める。
従来のダイナミック・メモリー・コア回路の別の欠点は、データ・アクセス回路内で高閾値電圧のトランジスターを用いた場合に、電荷共有により生じる遅延である。この欠点は、図３に示される負のワード線の方法を用いて部分的に対処される。この方法では、セルがアクセスされない場合は、ワード線の電位は電位ＶＳＳより低く設定される。
従来のダイナミック・メモリー・コア回路の更なる欠点は、不必要な電力消費又は必要以上に長いアクセス時間である。
サブ・スレッショルド漏れ電流を抑えると同時に速度を改善するメモリーの実現、及び過剰な電力消費に対する他の方法が必要とされる。本発明はこれらの必要及び他の必要を満たし、従来開発されたメモリー・アーキテクチャ及びセンス増幅器の欠陥を克服する。
本発明は、ダイナミック・メモリー素子の電力消費を低減する回路及び方法を説明する。本発明のこれらの特長は、個別に、又は場合によって相互に組み合わせて用いられてよい。
本発明のある実施例は、自己逆バイアス構成で構成されたトランジスターを用いるビット線対のセンス増幅器におけるラッチ方法を説明する。ＮＭＯＳドレインに結合されたＮＭＯＳセンス・ラッチ（Ｎラッチ）の従来の配置は、漏れ電流を低減するよう駆動されるＰＭＯＳドレインに結合されたＮＭＯＳセンス・ラッチと置き換えられる。同様に、ＮＭＯＳドレインに結合されたＰＭＯＳセンス・ラッチ（Ｐラッチ）の従来の配置は、ＰＭＯＳセンス・ラッチ及び漏れ電流を低減するよう駆動されるＮＭＯＳドレインと置き換えられる。本願明細書では、Ｎドレインを備えたＰラッチ、又はＰドレインを備えたＮラッチのこれらの配置は、相補型センストランジスタ配置と称される。本発明はまた、少なくとも１つのラッチは相補型ドレインに結合され、同時に他の残りのラッチは非相補型ドレインに結合されるよう、実施されて良い事が理解されるべきである。相補型ドレインはスタンバイ状態で自己逆バイアスであり、Ｎドレイン又はＰドレインが駆動されているかによって、ＶＳＳからＶＤＤの範囲外の電圧によりアクティブ状態に駆動される。本発明の相補型ドレインを利用した場合、トランジスターのバイアス条件は、スタンバイ状態の漏れ電流を有意に減少させる。この自己逆バイアス方法は、センス信号（ＳＡＮ）及びリストア信号（ＳＡＰ）と結合された集中型ドレイン又は分散型ドレインを用いるような、種々の変形において実施できる。
本発明の別の実施例では、従来のセンス増幅器の駆動方法は、ＶＢ＜ＶＳＳを満たす別の電源ＶＢを用いて説明される。この方法は、逆バイアスを増加させ、漏れ電流を抑制する。
本発明の更に別の実施例では、多段プルダウン・トランジスター及び望ましくはワード線電位の段階的制御を利用する、新しい負のワード線駆動方法が詳述される。
別の実施例では、２段階の放電行程を実行し、ＶＢ２で表される電源への不要な電流流入を制限する、低電力電位シフト方法が詳述される。
本発明は、多数の異なる実施例に従い実施されて良い。要約すると、これらは以下により説明される。本発明の実施例はダイナミック・メモリーとして説明され、（ａ）複数のセル状態を有する複数の記憶セルと、（ｂ）記憶セルに結合されるビット線構造を有するメモリー・コアと、（ｃ）複数の記憶セルのセンス、リストア、又は両方を実行するよう構成されたビット線センス増幅器と、（ｄ）相補型センス又はリストア・ドレイン・トランジスターに結合されるセンス増幅器内の少なくとも１つのラッチ、とを有する。一例として、センス増幅器は、１つのラッチを相補型ドレインと共に、２つのラッチを相補型ドレインを用いて、１つのラッチを相補型ドレインと共に、１つのラッチを相補型ドレインを伴わず、又は少なくとも１つのラッチが相補型ドレインを利用するような組合せで利用して良い。
ビット線センス増幅器は、望ましくはビット線対のビット線の間に結合され、前記記憶セルの電荷を共有する、又は選択的に他の端子間に結合されて良い。ラッチ及び相補型ドレイン・トランジスターは、Ｐドレインに結合されたＮラッチ、又はＮドレインに結合されたＰラッチ、又は両方を有する。センス及びリストアの特長は個別に又は組み合わせて実施されることが理解されるだろう。本発明は、スタンバイ状態の間、相補型ドレイン・トランジスターが漏れ電流を減少させるために逆バイアスに保持され、ＶＳＳとＶＤＤの範囲外のブースト電圧電位により、活性化されるようにする。Ｎラッチ、又はＰラッチ、又は両方は、望ましくは、デプリーション・モード・トランジスター又はリーキー・トランジスターとして構成される。
本発明は、センス増幅器回路として実施でき、（ａ）２つの回路端子の間に結合され、端子の電位をセンス又はリストア、又はセンスとリストア両方を行うよう構成された、少なくとも１つのラッチと、（ｂ）各ラッチ又は両方のラッチに結合され、スタンバイ状態の間、自己逆バイアスに構成された相補型ドレイン構造、とを有する。
相補型ドレイン構造は、ＶＳＳとＶＤＤの範囲外の電位により駆動される。２つの回路端子は、望ましくは、ダイナミック・メモリー回路内のビット線対を有する。ラッチ及び相補型ドレイン構造は、Ｐドレインに結合されたＮラッチ、又はＮドレインに結合されたＰラッチ、又は相補型構造の両方の型を有する。
本発明はまた、ダイナミック・メモリー素子内のワード線を駆動する回路として実施でき、（ａ）メモリー・ワード選択を行うようダイナミック・メモリー素子内で結合された信号線と、（ｂ）信号線と制御信号線ＰＸの間に結合されたプルアップ・トランジスターと、（ｃ）信号線とＶＳＳより低い電位の電源の間に結合された、少なくとも２つの多段プルダウン・トランジスターを有する。メモリー・ワード選択を行う信号線は、望ましくは、初めにＶＳＳ、次にＶＳＳより低い電位のように、２つの段階で活性化されるよう構成される。回路はまた、ライト線イネーブル信号とプルアップ・トランジスターとの間に結合された電圧シフト・トランジスターを有して良い。ここで電圧シフト・トランジスターのゲートは、供給電圧ＶＤＤより高い電源に結合される。
本発明はまた、ダイナミック・メモリー素子内のワード線駆動状態を制御するために利用される制御信号PXを駆動する回路として実施でき、（ａ）ダイナミック・メモリー素子内のメモリー・ワード選択を行うワード線制御回路と結合されるよう構成された制御信号出力線（ＰＸ）と、（ｂ）制御信号出力線（ＰＸ）の電位を、高電位ＶＰＰとＶＢ２＜ＶＳＳである２つの低電位ＶＳＳ及びＶＢ２との間で変換する手段、とを有し、（ｃ）前記手段は、ＶＰＰとＶＢ２の間の短絡を防ぐよう構成される。
本発明はまた、第１及び第２の端子の間の信号をセンス及び／又はリストアする方法として実施でき、（ａ）第１のトランジスター種類（Ｐ型又はＮ型）の少なくとも２つのソース・トランジスターを結合し、センスされている第１及び第２の端子の間にラッチを形成する段階と、（ｂ）第２のトランジスター種類（Ｎ型又はＰ型）の相補型ドレインを、ラッチのソース・トランジスターの間に結合し、信号をセンス又はリストアする段階と、（ｃ）スタンバイ状態の間、ラッチのソース・トランジスターを逆バイアス状態に保持し、漏れ電流を減少させる手段とを有する。本方法は、相補型ドレインのトランジスターを、ＶＤＤとＶＳＳの範囲外の電位に駆動する段階を更に有する。
本発明の技術は、種々の方法で実施できることが理解されるだろう。本発明はまた、以下の記述を含むがこれに制限されない種々の有利な特長を提供する。
本発明のある特長は、低消費電力水準を提供するＤＲＡＭアーキテクチャである。
本発明の別の特長は、改善されたデータ・センス速度を提供するＤＲＡＭアーキテクチャである。
本発明の別の特長は、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリー）内の改善されたセンス増幅器を提供する。
本発明の別の特長は、サブ・スレッショルド漏れ電流を低減する、簡単に実施できる手段を提供する。
本発明の別の特長は、ＤＲＡＭ素子の形状の小型化により生じる、ＤＲＡＭの速度低下を緩和する。
本発明の別の特長は、折り返しビット線構造により、ＤＲＡＭ構造内の漏れ電流を低減する方法である。
本発明の別の特長は、漏れ電流を低減するよう駆動される、Ｎドレインを備えるＰラッチ、又はＰドレインを備えるＮラッチ、又は両方の相補型構造を利用する、センス増幅器回路を提供する。
本発明の別の特長は、新しい駆動方法を利用することにより、非相補型センス増幅器内の漏れ電流を低減する方法を提供する。
本発明の別の特長は、２段階のワード線制御方法により駆動されるような、プルダウン・トランジスタ・アーキテクチャを利用する、新しい負のワード線方法を提供する。
本発明の別の特長は、１つ以上の電源への電流を最小化する、電位シフト方法を提供する。
本発明の更に別の特長は、現在の半導体プロセス技術に適合し、ＤＲＡＭ素子及び他の回路内に簡単に実装でき、センス速度を増加させ漏れ電流を低減する、回路及び方法を提供する。
本発明の更に別の特長は、以下の記述で明らかになるだろう。以下の詳細な説明は、本発明の好適な実施の形態の完全な開示を目的とするが、本発明がこれに制限されるものではない。
本発明は、説明のみを目的とする以下の図を参照することにより、より完全に理解されるだろう。
図をより具体的に参照すると、説明のため、本発明は一般に図４から図１１に示される装置で実施される。本発明の基本的概念から逸脱することなく、本装置は構成に応じ及び部分の詳細に応じて変化して良く、また本方法は特定の段階及び手順に応じて変化して良い。
自己逆バイアス相補型センス方法を説明する。
図４は、漏れ電流を抑制する新しいセンス増幅器の構造の例を示す。これは利用されるソース・トランジスターの型、並びにセンス及びリストア線の駆動方法において、従来構造と異なる。図１に示す従来のＤＲＡＭコアでは、ＰＭＯＳソース・トランジスターｍｐｓｒｃのドレインは、ＰＭＯＳトランジスターｍｐｓ１＿１及びｍｐｓ１＿２のソースに接続される。またＮＭＯＳソース・トランジスターｍｎｓｒｃのドレインは、ＮＭＯＳトランジスターｍｎｓ１＿１及びｍｎｓ１＿２のソースに接続される。ラッチ−ドレインの組合せのこの方法は、本願明細書では非相補型ドレインのラッチと称する。
しかしながら、本発明のこの特長では、ＮＭＯＳソース・トランジスターｚｎｓｒｃのドレインは、ｍｐｓ１＿１及びｍｐｓ１＿２のようなＰＭＯＳトランジスターのソースと接続される。またＰＭＯＳソース・トランジスターｚｐｓｒｃのドレインは、ｍｎｓ１＿１及びｍｎｓ１＿２のようなＮＭＯＳトランジスターのソースに接続される。本発明のこの特長では、ソース及びドレインは相補的であると称される事が理解されるだろう。ラッチと相補型ドレインは、新しい制御方法と共に用いられる。この新しい制御方法は、スタンバイ状態でこれらのトランジスターを自己逆バイアスさせ、スタンバイ状態では、漏れ電流が有意に抑制される。
図５は、新しいセンス増幅器の制御のタイミング図を示す。新しい構造のセンス手順は、信号ＺＳＡＥ及びＺＳＡＥＢを除いて、従来のセンス増幅器とほぼ同様である。自己バイアスを形成する本発明の特長は、タイミング図及び追加の電源電圧ＶＮ（ＶＮ＜ＶＳＳ）の利用で説明される。この場合、電荷共有動作の後、信号（ＺＳＡＥＢ）は、ＮＭＯＳトランジスターｍｎｓ１＿１及びｍｎｓ１＿２を有するラッチをイネーブルし、電位ＶＤＤから負の電位ＶＮへ移行し、Ｖｔ降下なしに、ＰＭＯＳソース・トランジスターｚｐｓｒｃのドレインをオンにする。例えば、ＶＮが−１Ｖの場合、動作電圧は１Ｖであり、ＰＭＯＳソース・トランジスターｚｐｓｒｃの閾値電圧は−０．５Ｖ（マイナス０．５Ｖ）であり、このソース・トランジスターのＶＧＳはＶＧＳ＝−１Ｖ−０．５Ｖ＝−１．５Ｖである（ＰＭＯＳトランジスターのソースは、プリチャージ状態でＶＤＤ／２にプリチャージされるＳＡＮ信号である）。このトランジスターのドレイン−ゲート電圧は、ＶＧＤ＝−１Ｖ−０Ｖ＝−１Ｖである（ＰＭＯＳトランジスターのドレインは、電位ＶＳＳである）。従って、電位ＶＧＳ及びＶＧＤは、ＰＭＯＳソース・トランジスターの閾値電圧より有意に小さく、このソース・トランジスターは完全にオンになる。従って、グランド電位（ＶＳＳ）は、ＳＡＮへ伝達され、ＳＡＮはＶｔ降下なしにＶＳＳに放電される。
ＮＭＯＳトランジスターｍｎｓ１＿１及びｍｎｓ１＿２を有するＮラッチ・センス増幅器が活性化された後、ＰＭＯＳトランジスターｍｐｓ１＿１及びｍｐｓ１＿２を有するＰラッチ・センス増幅器も活性化され、従来のセンス増幅器のようにセル・データをリストアする。ＮＭＯＳソース・トランジスターｚｎｓｒｃのドレインのゲート信号（ＺＳＡＥ）は、ブースト電圧にＶＰＰになり、信号線ＳＡＰへ電位ＶＤＤが完全に伝達される時に、降下Ｖｔが回避される。ブースト電圧が２Ｖで、ＮＭＯＳソース・トランジスターのＶｔが０．５Ｖの場合、ＮＭＯＳソース・トランジスターのＶＧＤ（ドレインは電源線ＶＤＤである）は、ＶＧＤ＝２Ｖ−１Ｖ＝１Ｖであり、ＶＧＳ＝２Ｖ−０．５Ｖ＝１．５Ｖである（ＳＡＰはプリチャージ状態でＶＤＤ／２である）。閾値ＶＧＤ及びＶＧＳは、従って電位Ｖｔを超え、このソース・トランジスターは完全にオンになり、完全なＶＤＤが降下Ｖｔなしに伝達できる。
これらのソース・トランジスターのプリチャージ状態におけるバイアス条件は、漏れ電流を有意に抑制する。従来のコア構造では、図１に示されるように、ソース・トランジスターｍｐｓｒｃ及びｍｎｓｒｃのドレインの電位ＶＧＳは、０である。しかしながら、新しい構造では、制御信号ＺＳＡＥＢ及びＺＳＡＥは、プリチャージ状態においてそれぞれＶＤＤ及びＶＳＳになる。ＰＭＯＳソース・トランジスターのゲート−ソース電圧ＶＧＳは、プリチャージ状態において、ＶＧＳ＝ＶＤＤ−１／２ＶＤＤ＝１Ｖ−０．５Ｖ＝０．５Ｖである（ＺＳＡＥＢはＨｉｇｈになり、ＶＤＤ及びＳＡＮは１／２ＶＤＤにプリチャージされる）。ドレイン−ゲート電圧は、ＶＧＤ＝１Ｖ−０Ｖ＝１Ｖである（ＺＳＡＥＢはＨｉｇｈになり、ＶＤＤ及びドレインはＶＳＳになる）。従って、電位ＶＧＳ及びＶＧＤは、正の値で、例えば電位ＶＧＳ及びＶＧＤは逆バイアスされ（ゲート電位は、ＰＭＯＳトランジスターをオンにするために、ソース及びドレイン電位より、ＰＭＯＳトランジスターのＶｔ分だけ又はそれ以上に低くなるべきである）、漏れ電流は有意に低減される。ＮＭＯＳソース・トランジスターｚｎｓｒｃの電位ＶＧＳは、ＶＧＳ＝０Ｖ−０．５Ｖ＝−０．５Ｖ（逆バイアス）であり、ＶＧＤ＝０Ｖ−１Ｖ＝―１Ｖである。従って、ＮＭＯＳソース・トランジスターは完全にオフになり、スタンバイ状態において、漏れ電流を有意に抑制できる。本発明のこの特長は、これらソース・トランジスターの型、構成、及び制御方法を教示する。
図４に示すように、これらのソース・トランジスターは複数のビット線により共有できることが理解されるだろう。この場合、集中型ソース構成が設けられ、ソース・トランジスターが２５６ビット線対により共有され、ソース・トランジスターは２，４，８等により共有される。
素子漏れ電流は、相補型ドレイン方法を利用して、８０ｍＶによるＧＶＳ逆バイアスの元々の漏れ電流の約１０分の１に減少できる。そしてこの新方法による漏れ電流は、大きさを少なくとも４桁減少できる。従って、１ＧＢのセルでは、漏れ電流は２ｍＡから０．２μＡに減少できる。
図６は代替え構成を示す。この構成では、各ビット線対はそれぞれソース・トランジスターを設ける。この構成を分散型ソース構成と称する。
逆バイアス非相補型センス方法を説明する。
図７は、波形の例である。図１及び図２に示されるように従来の非相補型のセンス増幅器の漏れ電流は、有意に減少する。従来のセンス増幅器の方法では、信号線ＰＳＡＥ及びＰＳＡＥＢは、スタンバイ状態において論理値Ｌｏｗ及びＨｉｇｈになる（図２を参照）。
しかしながら、本発明のこの特長によると、信号線ＰＳＡＥ及びＰＳＡＥＢは、図６に示されるように、スタンバイ状態において、ＶＢのようなＶＳＳより低い電位に、ＶＨのようなＶＤＤより高い電位に保持される。従って、ＰＭＯＳ及びＮＭＯＳソース・トランジスターｍｐｓｒｃ及びｍｎｓｒｃのＶＧＳは、逆バイアスされる。例えば、スタンバイ状態において、ブースト電圧が１．５ＶでＶＤＤが１Ｖの場合、ＰＭＯＳソース・トランジスターの電位ＶＧＳは、ＶＧＳ＝１．５Ｖ−１Ｖ＝０．５Ｖである。従って、ソース・トランジスターは０．５Ｖで逆バイアスされる。スタンバイ状態において、低電位が−０．５Ｖで、ＶＳＳが０Ｖの場合、ＮＭＯＳソース・トランジスターのＶＧＳは、０Ｖ−０．５Ｖ＝−０．５Ｖである。従って、ＮＭＯＳソース・トランジスターは０．５Ｖで逆バイアスされる。この制御方法では、ソース・トランジスターは逆バイアスされ、漏れ電流は有意に抑制される。活性状態では、信号線ＰＳＡＥ及びＰＳＡＥＢは、同様に高電位及び低電位になる。
非相補型ドレインに結合され、上記のように駆動される１つ以上のラッチは、本発明に従って、同様に駆動される相補型ドレインと結合された１つ以上のラッチと組み合わされて良い。
負のワード線駆動方法を説明する。
本発明の別の特長は、新しい負のワード線方法の記述である。ＤＲＡＭのセル・データを維持するために、アクセス・トランジスター（ｍｎｃ１＿１）の閾値電圧は、周辺のトランジスターの閾値電圧より有意に高い。しかしながら、セル・アクセス・トランジスターの閾値電圧が高い場合、セルからビット線に電荷を転送するために、またビット線からセルに充電するために、有意に高い電位が要求される。また電荷共有及びリストア動作の完了に長時間を要する。部分的な解決方法は図３を用いて説明され、背景技術で議論された。つまり、ワード線の電位は、セルがアクセスされない場合は、電位ＶＳＳより低く設定される。
図８及び図９は、多くの利点を提供する新しい負のワード線駆動方法を示す。本発明のこの特長は、図８の多段プルダウン・トランジスターｍｎ３及びｍｎ４の利用である。これにより、ソース−バルクの電位（ＶＳＢ）の上昇に伴い、プルダウン・トランジスターの有効な閾値電圧を上昇させる。
図９は、図８の新しい負のワード線方法のタイミング図である。スタンバイ状態において、信号線ＷＬ及びＰＸは、負のバイアス電位（ＶＢ２）を有し、セル・アクセス・トランジスターをより強力にオフにする。信号ＰＸはチップ上のブースト信号であり、ＷＬはアドレスによる復号されたブースト信号である。ＷＬＥＢは論理値Ｈｉｇｈであり、トランジスターｍｎ３及びｍｎ４はオンになり、信号線ＷＬ及びＰＸは電位ＶＢ２である。ＷＬＥがＬｏｗなので、端子Ａの電位はＶＳＳである。ワード線（ＷＬ）がアドレスによりイネーブルになった場合、ＰＸは電位ＶＳＳになる。ＷＬＥがＶＰＰになり、及び端子ＡがＶＰＰ−Ｖｔｎになり、Ｖｔｎがトランジスターｍｎ１の閾値電圧である時、トランジスターｍｎ２がオンになる。トランジスターｍｎ２がオンになると、信号線ＰＸがＶＳＳになったので、ＷＬは電位ＶＳＳになる。信号線ＰＸが電位ＶＰＰになると、端子Ａは電位ＶＰＰより高い電位ＶＰＰＨになり、ＰＸの電位はＶｔ降下なしにＷＬへ伝達される。ワード線が放電されると、端子Ａの電位がＶＰＰＨなので、信号線ＰＸは電位ＶＳＳになり、ＷＬはＶＳＳになる。ＷＬＥが電位ＶＳＳになると、端子ＡはＶＳＳになり、トランジスターｍｎ２はオフになる。次にＷＬＥＢはＶＤＤになり、トランジスターｍｎ３及びｍｎ４はオンになり、ＷＬは負の電位ＶＢ２になる。トランジスターｍｎ２はＷＬが電位ＶＢ２になるとオンになるので、ＰＸ信号はＶＢ２になり、ＰＸ（ＶＳＳ）からＶＢ２へ流れる電流を防ぐ。
本発明の別の特長は、２段階のワード線制御方法を用い、ＶＰＰからＶＢ２への直接（短絡）パスを除去することである。これはＶＰＰとＶＢ２の間に結合されたトランジスターを制御する別の制御線ＷＬＥ及びＷＬＥＢを有することにより実現する。電位ＶＢ２は、チップ内の電圧発生器により生成され、他の電源からの電荷の流れを引き出す機能を有する。より多くの電荷がＶＢ２に流れ、ＶＢ２を維持するためにより速い動作が必要になる。これは特にセルフ・リフレッシュ・モードのような特定の動作モードにおいて、余分な電力消費を生じる。
本発明の別の特長は、図８に示されるように、多段プルダウン・トランジスターに、ワード線駆動方法で利用される他のトランジスターより高い閾値電圧（Ｖｔ）のトランジスターを利用することである。
本発明の別の特長は、スタンバイ状態において、負の電位状態に達するよう、ワード線ディスエーブル信号（ＷＬＥＢ）を要求しないことである。これによりＶＢ２に流れる電荷の量を減少させる。
低電位シフト方法を説明する。
図１０及び図１１は、電荷の損失を最小化する低電位シフト方法の一例を示す。上記の説明のように、ＶＢ２への電荷損失の最小化は、負のワード線方法において重要である。これは、２段階の放電行程を利用する、本発明のこの特長により達成される。ＰＸ駆動装置のような制御信号駆動装置は、望ましくは、最初にＶＳＳに放電し、その後にＶＢ２に放電し、ＶＢ２への電荷の流入を最小化する機能を有するよう構成される。図１０はＰＸ駆動装置の実施例を示し、図１１はそのタイミング図を示す。ＰＸ端子を放電するために、ＩＮ１及びＩＮ２は電位ＶＰＰになり、信号線ＰＸはトランジスターｍｎＩを通じて電位ＶＳＳに降下する。次に、ＩＮ３は電位ＶＤＤ（又はＶＰＰ）になり、ＩＮ２は電位ＶＢ２になり、トランジスターｍｎＩを完全にオフにする。トランジスターｍｎ２はオンになるので、不要な電流がＶＢ２に流れることなく、ＰＸ端子は電位ＶＢ２に放電される。これらの信号のタイミングは図１１に示される。
以上を纏める。
本発明は、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリー）素子内での利用に特に良く適する、消費電力を低減する複数の回路及び方法を説明する。回路及び方法はまた、ＤＲＡＭ素子内のデータ・アクセス時間を減少させるように記述される。しかしながら、本願明細書に記載の回路は、本発明の教えから逸脱することなく、種々の低電圧制御回路に利用できる。
本発明のこれらの特長を実施する例を用いて、多数の構成及び波形が示された。本発明の教えが、本発明から逸脱することなく、当業者により種々の回路に適用できる事が、直ちに理解されるべきである。
上記の説明は、多くの詳細事項を含むが、これらは本発明の範囲を制限すると見なされるべきではなく、単に本発明の現在の好適な実施例の一部を示したものである。従って、当業者には明らかであろうが、本発明の範囲は他の実施例を完全に包含し、本発明の範囲は従って請求の範囲以外の何物にも制限されず、単数表記の要素の参照は明記されない限り「単一及び唯一」を意図するものではなく、むしろ「１つ以上」を意図する。以上に説明した好適な実施例の要素の、当業者に一般に既知の、全ての構造的及び機能的等価物は、言及することにより明らかに本願明細書に含まれ、本発明の請求項に含まれる。更に、本発明に包含されるので、装置又は方法に関し、本発明により解決されるべきそれぞれの及び全ての問題を記述する必要はない。更に、本開示の如何なる要素、部品、又は方法の段階も、前記要素、部品、又は方法の段階が請求項に明示的に引用されるか否かに関わらず、一般に適用されるとする。本願明細書の如何なる請求項も、要素が「の手段」という語を用いて明示的に引用されない限り、３５Ｕ．Ｓ．Ｃ．１１２、第６段落の定めるところに従う。
従来のＤＲＡＭコア構造の図である。 図１の従来のＤＲＡＭコア構造のタイミング図である。 従来の負のワード線方法のタイミング図である。 本発明の実施例による、相補型ドレイン構成のラッチ及びゲート制御方法を用いる、ＤＲＡＭコア構造の図である。 ＶＮ＜ＶＳＳを有する、図４のＤＲＡＭコア構造のタイミング図である。 本発明の実施例による、分散型センス及びリストアトランジスターを有する、ＤＲＡＭコア構造の図である。 本発明の特長の逆バイアス方法のタイミング図である。 本発明の特長のＤＲＡＭの負のワード線駆動方法の図である。 図８の負のワード線方法のタイミング図である。 本発明の特長のＰＸ駆動構造の図である。 図１０のＰＸ駆動構造のタイミング図である。

Claims (39)

  1. 複数のセル状態を有する複数の記憶セルと、
    前記記憶セルに結合されるビット線構造を有する、メモリー・コアと、
    前記複数の記憶セルのセンス及び／又はリストアを行うよう構成されたビット線センス増幅器と、
    相補型センス又はリストア・ドレイン・トランジスターと結合される前記センス増幅器内の少なくとも１つのラッチ、
    とを有する、ダイナミック・メモリー。
  2. 少なくとも２つのラッチは、前記センス増幅器内で接続され、前記ラッチの少なくとも１つは相補型ドレイン・トランジスターと結合される、請求項１記載のダイナミック・メモリー。
  3. 前記ビット線センス増幅器は、ビット線対のビット線の間に結合され、前記記憶セルの電荷を共有する、請求項１記載のダイナミック・メモリー。
  4. 前記ラッチ及び相補型ドレイン・トランジスターは、Ｐドレインに結合されるＮラッチ、又はＮドレインに結合されるＰラッチ、又は両方を有する、請求項１記載のダイナミック・メモリー。
  5. 前記Ｎラッチはセンス信号線（ＳＡＮ）上のＰドレインに結合され、前記Ｐラッチはリストア信号線（ＳＡＰ）上のＮドレインに結合される、請求項４記載のダイナミック・メモリー。
  6. 前記Ｎラッチは相互に結合されたＮＭＯＳトランジスターの対を有し、前記ＰドレインはＰＭＯＳソース・トランジスターを有する、請求項４記載のダイナミック・メモリー。
  7. 前記Ｎラッチはビット線対の間に結合され、前記Ｐドレインはセンス信号線（ＳＡＮ）に結合される、請求項６記載のダイナミック・メモリー。
  8. 前記Ｐラッチは相互に結合されたＰＭＯＳトランジスターの対を有し、前記ＮドレインはＮＭＯＳソース・トランジスターを有する、請求項４記載のダイナミック・メモリー。
  9. 前記Ｐラッチはビット線対の間に結合され、前記Ｎドレインはリストア信号線（ＳＡＰ）に結合される、請求項８記載のダイナミック・メモリー。
  10. 前記相補型ドレイン・トランジスターは、スタンバイ状態の間、逆バイアス状態に保たれ、漏れ電流を減少させる、請求項１記載のダイナミック・メモリー。
  11. 前記相補型ドレイン・トランジスターは、ブースト電圧電位により駆動され、
    前記ブースト電圧電位は、前記相補型ドレイン・トランジスターを電位ＶＳＳ以下で活性化する電位、又は前記相補型ドレイン・トランジスターを電位ＶＤＤ以上で活性化する電位を有する、請求項１記載のダイナミック・メモリー。
  12. 前記Ｎラッチ、又は前記Ｐラッチ、又は両方は、デプリーション・モード・トランジスター又はリーキー・トランジスターとして構成される、請求項４記載のダイナミック・メモリー。
  13. 前記ドレイン・トランジスターは、分散型構成で各ビット線対に結合される、又は集中型構成で複数のビット線による共有される、請求項１記載のダイナミック・メモリー。
  14. 多段プルダウン・トランジスターと２つの電位段階の制御方法を有する、負のワード線駆動装置を更に有する、請求項１記載のダイナミック・メモリー。
  15. ＶＳＳ及びＶＳＳより低い電位ＶB2への電流路を有する電位変換器を更に有する、請求項１記載のダイナミック・メモリー。
  16. ２つの回路端子の間に結合され、前記端子の電位をセンス、又はリストア、又はセンス及びリストアの両方を行うよう構成された、少なくとも１つのラッチと、
    前記ラッチのそれぞれに結合され、スタンバイ状態の間、逆バイアスするよう構成された、相補型ドレイン構造
    とを有する、センス増幅器回路。
  17. 前記相補型ドレイン構造は、ＶＳＳとＶDDの電圧範囲外の電位により駆動される、請求項１６記載のセンス増幅器回路。
  18. 前記２つの回路端子は、ダイナミック・メモリー回路内のビット線対を有する、請求項１６記載のセンス増幅器回路。
  19. 前記ラッチ及び前記相補型ドレイン構造は、Pドレインに結合されるNラッチ、又はNドレインに結合されるPラッチ、又は両方を有する、請求項１６記載のセンス増幅器回路。
  20. 前記ラッチは及び前記相補型ドレイン構造は、第１の信号線（ＳＡＮ）上のＰドレインに結合されるNラッチ、又は第２の信号線（ＳＡＰ）上のＮドレインに結合されるＰラッチ、又は両方を有する、請求項１６記載のセンス増幅器回路。
  21. 前記第１の信号線に結合されるＰＭＯＳソース・トランジスターを有する前記Ｐドレインは、活性状態で動作電圧ＶＳＳ以下の、スタンバイ状態で電位ＶＤＤ以下のゲート電圧を受信するよう構成される、請求項２０記載のセンス増幅器回路。
  22. 前記第２の信号線に結合されるＮＭＯＳソース・トランジスターを有する前記Ｎドレインは、活性状態で動作電圧ＶＤＤ以上の、スタンバイ状態で電位ＶＳＳ以上のゲート電圧を受信するよう構成される、請求項２０記載のセンス増幅器回路。
  23. 前記ドレイン構造は、デプリーション・モード・トランジスター又はリーキー・トランジスターとして構成される、請求項１６記載のセンス増幅器回路。
  24. 前記ドレイン構造は、各回路端子に結合される、又は複数の回路端子により共有される、請求項１６記載のセンス増幅器回路。
  25. 多段プルダウン・トランジスター及び２つの電位段階の制御方法を有する、負のワード線駆動装置を更に有する、請求項１６記載のセンス増幅器回路。
  26. ＶＳＳ及びＶＳＳより低い電位ＶB2への電流路を有する電位変換器を更に有する、請求項１記載のセンス増幅器回路。
  27. メモリー・ワードの選択を駆動するよう、ダイナミック・メモリー素子内で結合されるよう構成された信号線と、
    前記信号線と制御信号線ＰＸの間に結合される、プルアップ・トランジスターと、
    前記信号線とＶＳＳより低い電位の電源との間に結合される、少なくとも２つの多段プルダウン・トランジスター
    とを有する、ダイナミック・メモリー素子内のワード線駆動回路。
  28. 前記メモリー・ワード選択を駆動する前記信号線は、最初にＶＳＳに、次にＶＳＳより低い電位の２段階で活性化されるよう構成される、請求項２７記載のワード線駆動回路。
  29. ライト線イネーブル信号と前記プルアップ・トランジスターの間に結合される、電圧シフト・トランジスターを更に有し、
    前記電圧シフト・トランジスターのゲートは、電源電圧ＶＤＤより高い電源に結合される、請求項２７記載のワード線駆動回路。
  30. 第１のライト線イネーブル信号は、前記プルアップ・トランジスターのゲートに結合され、第２のライト線イネーブル信号は、前記多段プルダウン・トランジスターのゲートに結合される、請求項２７記載のワード線駆動回路。
  31. ダイナミック・メモリー素子内で、メモリー・ワード選択を駆動するワード線制御回路に結合されるよう構成される、制御信号出力線（ＰＸ）と、
    制御信号出力線（ＰＸ）の電位を、高電位ＶＰＰとＶＢ２＜ＶＳＳを有する２つの低電位ＶＳＳ及びＶＢ２の間で変換する電位変換手段とを有し、
    前記手段は、ＶＰＰとＶＢ２の間の短絡回路を防ぐよう構成される、
    ダイナミック・メモリー素子内のワード線駆動状態を制御するために利用される、制御信号ＰＸ駆動回路。
  32. 前記電位変換手段は、
    前記制御信号出力線（ＰＸ）の間に結合される、並列プルダウン・トランジスター対と、
    前記制御電圧信号出力線（ＰＸ）と電位ＶＤＤを超える高電位との間に結合される、プルアップ・トランジスターと、
    前記制御信号出力線（ＰＸ）を放電するために、電源ＶＢ２への過剰な電流を伴わず、制御信号ＩＮ１、ＩＮ２、及びＩＮ３上の電位を順序づける、順序付け手段
    とを有し、
    第１の並列プルダウン・トランジスターは、第１の電位ＶＳＳに結合され、ゲート上に信号ＩＮ２を受信し、
    第２の並列プルダウン・トランジスターは、ＶＢ２はＶＳＳより低い第２の電位ＶＢ２に結合され、ゲート上に信号ＩＮ３を受信し、
    前記プルアップ・トランジスターのゲートは制御信号ＩＮ１に結合される、
    請求項３１記載の制御信号ＰＸ駆動回路。
  33. 電位ＩＮ１、ＩＮ２、及びＩＮ３の前記順序付け手段は、ＩＮ１及びＩＮ２をＶＰＰに駆動し、制御信号（ＰＸ）をＶＳＳに降下させ、そしてＩＮ３をＶＤＤ又はＶＰＰに、ＩＮ２をＶＢ２に設定するよう構成される、請求項３２記載の制御信号ＰＸ駆動回路。
  34. Ｐ型又はＮ型の第１のトランジスターの型の少なくとも２つのソース・トランジスターを、センスされている第１及び第２の端子の間のラッチを形成するよう結合する段階と、
    Ｎ型又はＰ型の第２のトランジスターの型の相補型ドレインを、前記ラッチの前記ソース・トランジスターとセンス又はリストア信号の間に結合する段階と、
    前記ラッチの前記ソース・トランジスターを、スタンバイ状態の間、漏れ電流を低減するために、逆バイアスに維持する段階
    とを有する、第１及び第２端子の間の信号センス又はリストア方法。
  35. 非相補型ドレインを、前記第１及び第２の端子の間に結合され、センス又はリストア信号に接続される、第２のラッチに結合する段階を更に有する、請求項３４記載の信号センス又はリストア方法。
  36. 前記相補型ドレインの前記トランジスターを、ＶＤＤとＶＳＳの範囲外の電位で駆動する段階を更に有する、請求項３４記載の信号センス又はリストア方法。
  37. 前記ラッチはＮＭＯＳトランジスターを有し、前記相補型ドレインはＰＭＯＳトランジスターを有する、請求項３４記載の信号センス又はリストア方法。
  38. 前記ラッチはＰＭＯＳトランジスターを有し、前記相補型ドレインはＮＭＯＳトランジスターを有する、請求項３４記載の信号センス又はリストア方法。
  39. センス・ラッチ、リストア・ラッチ、又は両方を、メモリー回路内のビット線の間に結合する段階と、
    前記ラッチのそれぞれ、又はラッチから、センス信号、リストア信号、又は両方へ、非相補型ドレインを接続する段階と、
    それぞれのゲートを逆バイアスするために、スタンバイ状態の間、前記非相補型ドレイン上のゲート電位を、通常の動作電圧範囲ＶＳＳからＶＤＤの範囲外に維持する段階
    とを有する、メモリー回路のセンス増幅器内の漏れ電流低減方法。
JP2006525512A 2003-09-05 2004-09-03 ダイナミック・メモリー、センス増幅器回路、ワード線駆動回路、制御信号ｐｘ駆動回路、信号センス又はリストア方法、及び漏れ電流低減方法 Pending JP2007504594A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50066203P 2003-09-05 2003-09-05
PCT/US2004/029038 WO2005024834A2 (en) 2003-09-05 2004-09-03 Low voltage operation dram control circuits

Publications (2)

Publication Number Publication Date
JP2007504594A true JP2007504594A (ja) 2007-03-01
JP2007504594A5 JP2007504594A5 (ja) 2009-12-24

Family

ID=34272981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006525512A Pending JP2007504594A (ja) 2003-09-05 2004-09-03 ダイナミック・メモリー、センス増幅器回路、ワード線駆動回路、制御信号ｐｘ駆動回路、信号センス又はリストア方法、及び漏れ電流低減方法

Country Status (9)

Country Link
US (3) US7082048B2 (ja)
EP (1) EP1661137B1 (ja)
JP (1) JP2007504594A (ja)
KR (1) KR20060119934A (ja)
CN (1) CN1898744A (ja)
AT (1) ATE439672T1 (ja)
CA (1) CA2537632A1 (ja)
DE (1) DE602004022561D1 (ja)
WO (1) WO2005024834A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214218B2 (en) 2011-03-14 2015-12-15 Ps4 Luxco S.A.R.L. Semiconductor DRAM with non-linear word line discharge

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7287171B1 (en) * 2004-03-08 2007-10-23 Altera Corporation Systems and methods for reducing static and total power consumption in programmable logic device architectures
TW200721163A (en) * 2005-09-23 2007-06-01 Zmos Technology Inc Low power memory control circuits and methods
US7755964B2 (en) * 2006-10-25 2010-07-13 Qualcomm Incorporated Memory device with configurable delay tracking
KR100897282B1 (ko) * 2007-11-07 2009-05-14 주식회사 하이닉스반도체 리시버 회로
KR101096225B1 (ko) * 2008-08-21 2011-12-22 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
TWI457575B (zh) * 2012-04-06 2014-10-21 Ind Tech Res Inst 具有自我測試的像素陣列模組及其自我測試方法
CN103077739B (zh) * 2012-12-31 2015-07-29 清华大学 一种冗余结构动态随机访问存储单元
US8896344B1 (en) 2013-01-04 2014-11-25 Altera Corporation Heterogeneous programmable device and configuration software adapted therefor
CN103531229A (zh) * 2013-10-18 2014-01-22 上海工程技术大学 一种静态随机存储器
KR20170013488A (ko) * 2015-07-27 2017-02-07 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10656995B2 (en) * 2018-10-03 2020-05-19 Micron Technology, Inc. Copy-back operations in a memory device
KR102615012B1 (ko) 2018-11-12 2023-12-19 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
CN114400999A (zh) * 2020-12-21 2022-04-26 台湾积体电路制造股份有限公司 电路及其操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246089A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 半導体集積回路
JPH11328955A (ja) * 1998-05-14 1999-11-30 Mitsubishi Electric Corp 半導体回路装置
JPH11345488A (ja) * 1998-06-01 1999-12-14 Hitachi Ltd 半導体記憶装置
JP2001014846A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体集積回路および半導体記憶装置
JP2001101866A (ja) * 1999-09-02 2001-04-13 Samsung Electronics Co Ltd 半導体メモリ装置の感知増幅器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62252597A (ja) * 1986-04-24 1987-11-04 Sony Corp センスアンプ
US5187395A (en) * 1991-01-04 1993-02-16 Motorola, Inc. BIMOS voltage bias with low temperature coefficient
JP3306682B2 (ja) * 1993-08-18 2002-07-24 日本テキサス・インスツルメンツ株式会社 駆動回路
JP3667787B2 (ja) * 1994-05-11 2005-07-06 株式会社ルネサステクノロジ 半導体記憶装置
US5434822A (en) * 1994-07-07 1995-07-18 Intel Corporation Apparatus and method for adjusting and maintaining a bitline precharge level
JP3482020B2 (ja) * 1994-12-22 2003-12-22 松下電器産業株式会社 センスアンプ回路
TW306001B (ja) * 1995-02-08 1997-05-21 Matsushita Electric Ind Co Ltd
JP3260583B2 (ja) * 1995-04-04 2002-02-25 株式会社東芝 ダイナミック型半導体メモリおよびそのテスト方法
US5627487A (en) * 1995-06-28 1997-05-06 Micron Technology, Inc. Charge conserving driver circuit for capacitive loads
US5640350A (en) * 1996-05-01 1997-06-17 Iga; Adam Sempa Multi-bit dynamic random access memory cell storage
JPH10241361A (ja) * 1997-02-25 1998-09-11 Toshiba Corp 半導体記憶装置
JP3742191B2 (ja) * 1997-06-06 2006-02-01 株式会社東芝 半導体集積回路装置
US6043682A (en) * 1997-12-23 2000-03-28 Intel Corporation Predriver logic circuit
JP3853513B2 (ja) * 1998-04-09 2006-12-06 エルピーダメモリ株式会社 ダイナミック型ｒａｍ
US6525896B2 (en) * 1998-05-14 2003-02-25 International Business Machines Corporation Method and circuitry for high voltage application with MOSFET technology
US6573548B2 (en) 1998-08-14 2003-06-03 Monolithic System Technology, Inc. DRAM cell having a capacitor structure fabricated partially in a cavity and method for operating same
US6535415B2 (en) * 1999-02-22 2003-03-18 Hitachi, Ltd. Semiconductor device
JP2002074950A (ja) * 2000-08-29 2002-03-15 Toshiba Corp 半導体集積回路
JP2002298579A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体記憶装置
US6545923B2 (en) * 2001-05-04 2003-04-08 Samsung Electronics Co., Ltd. Negatively biased word line scheme for a semiconductor memory device
JP4439167B2 (ja) 2002-08-30 2010-03-24 株式会社ルネサステクノロジ 半導体記憶装置
KR100568544B1 (ko) * 2004-09-20 2006-04-07 삼성전자주식회사 계층적 비트 라인 구조를 가지는 반도체 메모리 장치 및반도체 메모리 장치의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246089A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 半導体集積回路
JPH11328955A (ja) * 1998-05-14 1999-11-30 Mitsubishi Electric Corp 半導体回路装置
JPH11345488A (ja) * 1998-06-01 1999-12-14 Hitachi Ltd 半導体記憶装置
JP2001014846A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体集積回路および半導体記憶装置
JP2001101866A (ja) * 1999-09-02 2001-04-13 Samsung Electronics Co Ltd 半導体メモリ装置の感知増幅器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214218B2 (en) 2011-03-14 2015-12-15 Ps4 Luxco S.A.R.L. Semiconductor DRAM with non-linear word line discharge

Also Published As

Publication number Publication date
CN1898744A (zh) 2007-01-17
DE602004022561D1 (de) 2009-09-24
EP1661137A4 (en) 2007-05-30
KR20060119934A (ko) 2006-11-24
US20080008018A1 (en) 2008-01-10
US20060227593A1 (en) 2006-10-12
US20050083769A1 (en) 2005-04-21
ATE439672T1 (de) 2009-08-15
CA2537632A1 (en) 2005-03-17
US7839701B2 (en) 2010-11-23
EP1661137A2 (en) 2006-05-31
WO2005024834A2 (en) 2005-03-17
US7324390B2 (en) 2008-01-29
EP1661137B1 (en) 2009-08-12
US7082048B2 (en) 2006-07-25
WO2005024834A3 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
US7839701B2 (en) Low voltage operation DRAM control circuits
US8675433B2 (en) Sense amplifier
US7259986B2 (en) Circuits and methods for providing low voltage, high performance register files
JP3856424B2 (ja) 半導体記憶装置
US7483287B2 (en) Semiconductor memory
US8339886B2 (en) Amplifier sensing
JPH0951042A (ja) 半導体装置
KR20030009096A (ko) 반도체 메모리 장치에 데이터를 기록하기 위한 방법 및반도체 메모리 장치
US9183921B2 (en) Circuit for reducing leakage current
US20080068915A1 (en) Semiconductor memory device
JP6308218B2 (ja) 半導体記憶装置
JP4519112B2 (ja) Ｓｒａｍのメモリシステムおよびその制御方法
US7535753B2 (en) Semiconductor memory device
US7697339B2 (en) Sense amplifier overdriving circuit and semiconductor device using the same
JP5260180B2 (ja) 半導体記憶装置
TW202405811A (zh) 具有位元單元功率升壓的記憶體
JP2937719B2 (ja) 半導体記憶装置
TWI699764B (zh) 記憶體寫入裝置及方法
US20190074054A1 (en) Data line control circuit using write-assist data line coupling and associated data line control method
JP2006221796A (ja) 半導体装置
JP2006040466A (ja) 半導体記憶装置
KR100765439B1 (ko) 이중 승압 셀 바이어스 기법을 이용한 스태틱 램
KR0170694B1 (ko) 반도체 메모리 장치의 센스 증폭기 풀다운 구동회로
TW201145275A (en) Memory cell and an associated memory device
JP2006179182A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070903

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101102

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110419