JP2007140467A5

JP2007140467A5 -

Info

Publication number: JP2007140467A5
Application number: JP2006173215A
Authority: JP
Filing date: 2006-06-22
Publication date: 2009-11-26
Anticipated expiration: 2026-06-22

Claims

第１ベース基板と、
前記第１ベース基板上に具備され、共通電圧が印加され、互いに離隔された複数のサブ共通電極を含む共通電極と、
前記第１ベース基板と向き合っており、複数の画素領域を有する第２ベース基板と、
前記画素領域各々に形成され、前記共通電圧に対して第１極性を有する第１データ電圧を受信する第１画素電極と、
前記各画素領域に形成され、前記第１画素電極と所定の離隔距離で離隔されて電気的に絶縁され、前記共通電圧に対して第２極性を有する第２データ電圧を受信する第２画素電極とを含むことを特徴とする表示装置。
前記共通電極と前記第１画素電極との間に介在した第１液晶層と、
前記共通電極と前記第２画素電極との間に介在した第２液晶層とをさらに含むことを特徴とする請求項１に記載の表示装置。
前記第１及び第２液晶層には互いに異なる極性を有する電圧が印加されることを特徴とする請求項２に記載の表示装置。
前記共通電極は、前記第１画素電極と前記第２画素電極との間に形成された離隔空間に対応して設けられることを特徴とする請求項１に記載の表示装置。
前記共通電極の幅は、前記隔離距離と同一、または前記隔離距離より小さいことを特徴とする請求項４に記載の表示装置。
前記共通電極の幅は、前記隔離距離より大きく、
前記第１共通電極に形成された開口部は、前記離隔空間の間に対応して設けられることを特徴とする請求項４に記載の表示装置。
前記第１画素電極と電気的に接続され前記第１データ電圧を印加するための第１スイッチング素子と、
前記第２画素電極と電気的に接続され前記第２データ電圧を印加するための第２スイッチング素子とをさらに含むことを特徴とする請求項１に記載の表示装置。
前記第１スイッチング素子のゲート電極に電気的に接続され、一画素が駆動される１Ｈ時間の初期Ｈ／２時間の間、第１ゲート電圧が印加される第１ゲートラインと、
前記第２スイッチング素子のゲート電極に電気的に接続され、前記１Ｈ時間の後期Ｈ／２時間の間、第２ゲート電圧が印加される第２ゲートラインと、
前記第１スイッチング素子のソース電極と前記第２スイッチング素子のソース電極とに電気的に接続され、前記初期Ｈ／２時間の間、前記第１データ電圧が印加され、前記後期Ｈ／２時間の間、前記第２データ電圧が印加されるデータラインとをさらに含むことを特徴とする請求項７に記載の表示装置。
前記第１スイッチング素子のゲート電極及び前記第２スイッチング素子のゲート電極に電気的に接続され、ゲート電圧が印加されるゲートラインと、
前記第１スイッチング素子のソース電極に電気的に接続され、一画素が駆動される１Ｈ時間の間、前記第１データ電圧が印加される第１データラインと、
前記第２スイッチング素子のソース電極に電気的に接続され、前記１Ｈ時間の間、前記第２データ電圧が印加される第２データラインとをさらに含むことを特徴とする請求項７に記載の表示装置。
前記第１及び第２画素電極と絶縁されるよう向き合っており、前記共通電圧が印加されるストレージラインをさらに含むことを特徴とする請求項１に記載の表示装置。
第１ベース基板と、
前記第１ベース基板上に形成され、共通電圧を受信し、第１開口部を有する共通電極と、
前記第１ベース基板と向き合っており、複数の画素領域に区別される第２ベース基板と、
前記第２ベース基板の前記各画素領域に形成され、前記共通電圧に対して第１極性を有する第１データ電圧が印加される第１画素電極と、
前記第２ベース基板の前記各画素領域に形成され、前記第１画素電極と所定の離隔距離で離隔されて電気的に絶縁され、前記共通電圧に対して第２極性を有する第２データ電圧が印加される第２画素電極を具備する第２表示基板とを含み、
前記第１画素電極と前記第２画素電極との間の離隔空間は第２開口部として定義され、前記第１開口部は互いに隣接する二つの前記第２開口部の間の空間に対応して位置することを特徴とする表示装置。
前記共通電極は、前記第１画素電極と前記第２画素電極との間に形成された離隔空間に対応して設けられることを特徴とする請求項１１に記載の表示装置。
前記共通電極の幅は、前記隔離距離と同一、または前記隔離距離より小さいことを特徴とする請求項１２に記載の表示装置。
前記共通電極の幅は、前記隔離距離より大きく、
前記第１共通電極に形成された開口部は、前記離隔空間の間に対応して設けられることを特徴とする請求項１２に記載の表示装置。
前記第１画素電極と電気的に接続され前記第１データ電圧を印加するための第１スイッチング素子と、
前記第２画素電極と電気的に接続され前記第２データ電圧を印加するための第２スイッチング素子とをさらに含むことを特徴とする請求項１１に記載の表示装置。
前記第１スイッチング素子のゲート電極に電気的に接続され、一画素が駆動される１Ｈ時間の初期Ｈ／２時間の間、第１ゲート電圧が印加される第１ゲートラインと、
前記第２スイッチング素子のゲート電極に電気的に接続され、前記１Ｈ時間の後期Ｈ／２時間の間、第２ゲート電圧が印加される第２ゲートラインと、
前記第１スイッチング素子のソース電極と前記第２スイッチング素子のソース電極とに電気的に接続され、前記初期Ｈ／２時間の間、前記第１データ電圧が印加され、前記後期Ｈ／２時間の間、前記第２データ電圧が印加されるデータラインとをさらに含むことを特徴とする請求項１５に記載の表示装置。
前記第１スイッチング素子は、前記初期Ｈ／２時間の間、前記第１ゲート電圧に応答して前記第１データ電圧を前記第１画素電極に供給し、
前記第２スイッチング素子は、前記後期Ｈ／２時間の間、前記第２ゲート電圧に応答して前記第２データ電圧を前記第２画素電極に供給することを特徴とする請求項１６に記載の表示装置。
前記第１及び第２画素電極は前記データラインと平行に延長されていることを特徴とする請求項１６に記載の表示装置。
前記第１スイッチング素子のゲート電極及び前記第２スイッチング素子のゲート電極に電気的に接続され、ゲート電圧が印加されるゲートラインと、
前記第１スイッチング素子のソース電極に電気的に接続され、一画素が駆動される１Ｈ時間の間、前記第１データ電圧が印加される第１データラインと、
前記第２スイッチング素子のソース電極に電気的に接続され、前記１Ｈ時間の間、第２データ電圧が印加される第２データラインとをさらに含むことを特徴とする請求項１５に記載の表示装置。
前記第１スイッチング素子は、前記１Ｈ時間の間、前記ゲート電圧に応答して前記第１データ電圧を前記第１画素電極に供給して、
前記第２スイッチング素子は、前記１Ｈ時間の間、前記ゲート電圧に応答して前記第２データ電圧を前記第２画素電極に供給することを特徴とする請求項１９に記載の表示装置。
前記第１及び第２画素電極は前記第１及び第２データラインに平行に延長されていることを特徴とする請求項１９に記載の表示装置。
前記第１及び第２画素電極と絶縁されるよう向き合っており、前記共通電圧が印加されるストレージラインをさらに含むことを特徴とする請求項１１に記載の表示装置。
前記第１ベース基板と前記第２ベース基板との間に介在し、複数の液晶分子を含む液晶層をさらに含むことを特徴とする請求項１１に記載の表示装置。
前記複数の液晶分子はネガティブタイプからなり、
前記第２ベース基板のラビング方向は、前記第１及び第２画素電極が延長されている方向に対して垂直であることを特徴とする請求項２３に記載の表示装置。
前記複数の液晶分子はポジティブタイプからなり、
前記第２ベース基板のラビング方向は、前記第１及び第２画素電極が延長されている方向に対して平行であることを特徴とする請求項２３に記載の表示装置。
第１ベース基板と、
前記第１ベース基板と向き合う第２ベース基板と、
前記第２ベース基板上に形成され、共通電圧が印加される共通電極と、
前記第２ベース基板上に形成され、前記共通電極と電気的に絶縁され、前記共通電圧より高い第１データ電圧が印加される第１画素電極と、
前記第２ベース基板上に形成され、前記共通電極及び前記第１画素電極と電気的に絶縁され、前記共通電圧より低い第２データ電圧が印加される第２画素電極と、
前記第１画素電極と前記共通電極との間に形成された第１フリンジフィールドによって回転する第１液晶分子及び前記第２画素電極と前記共通電極との間に形成された第２フリンジフィールドによって回転する第２液晶分子とを含むことを特徴とする表示装置。
前記共通電極と前記第１画素電極との間及び前記共通電極と前記第２画素電極との間に介在した層間絶縁膜をさらに含むことを特徴とする請求項２６に記載の表示装置。
前記第１画素電極と電気的に接続され、前記第１データ電圧を印加するための第１スイッチング素子と、
前記第２画素電極と電気的に接続され、前記第２データ電圧を印加するための第２スイッチング素子とをさらに含むことを特徴とする請求項２６に記載の表示装置。
前記第１及び第２画素電極と絶縁されるよう向き合っており、前記共通電圧が印加されるストレージラインをさらに含むことを特徴とする請求項２６に記載の表示装置。
前記第１画素電極と電気的に接続され前記第１データ電圧を印加するための第１スイッチング素子と、
前記第２画素電極と電気的に接続され前記第２データ電圧を印加するための第２スイッチング素子とをさらに含むことを特徴とする請求項２６に記載の表示装置。
前記第１スイッチング素子のゲート電極に電気的に接続され、一画素が駆動される１Ｈ時間の初期Ｈ／２時間の間、第１ゲート電圧が印加される第１ゲートラインと、
前記第２スイッチング素子のゲート電極に電気的に接続され、前記１Ｈ時間の後期Ｈ／２時間の間、第２ゲート電圧が印加される第２ゲートラインと、
前記第１スイッチング素子のソース電極と前記第２スイッチング素子のソース電極とに電気的に接続され、前記初期Ｈ／２時間の間、前記第１データ電圧が印加され、前記後期Ｈ／２時間の間、前記第２データ電圧が印加されるデータラインとをさらに含むことを特徴とする請求項３０に記載の表示装置。
前記第１スイッチング素子のゲート電極及び前記第２スイッチング素子のゲート電極に電気的に接続され、ゲート電圧が印加されるゲートラインと、
前記第１スイッチング素子のソース電極に電気的に接続され、一画素が駆動される１Ｈ時間の間、前記第１データ電圧が印加される第１データラインと、
前記第２スイッチング素子のソース電極に電気的に接続され、前記１Ｈ時間の間、前記第２データ電圧が印加される第２データラインとをさらに含むことを特徴とする請求項３０に記載の表示装置。