JP2007025701A5 - - Google Patents

Claims (12)

1. 行列形態に配列されていて、各々第１及び第２副画素を含む複数の画素を含む表示装置の駆動装置であって、
   デジタルデータを記憶するメモリ、
   前記デジタルデータを読み取って、読み取った前記デジタルデータと共にクロック信号及び少なくとも一つの選択信号を出力する制御部、そして
   集積回路からなって、前記制御部からの前記デジタルデータを受信して階調基準電圧の集合を生成する階調電圧生成部を含み、
   前記階調電圧生成部は、
   前記デジタルデータを記憶する第１及び第２レジスター、
   前記第１及び第２レジスターからの出力を受信する複数のマルチプレクサーを含む選択部、
   前記マルチプレクサーに各々連結されている複数のデジタルアナログ変換器を含む変換部を含む、表示装置の駆動装置。
2. 前記マルチプレクサーには、前記第１及び第２レジスターからの一対の出力が入力される、請求項１に記載の表示装置の駆動装置。
3. 前記デジタルアナログ変換器に連結されているバッファーをさらに含む、請求項２に記載の表示装置の駆動装置。
4. 前記選択信号は前記マルチプレクサーに入力される、請求項３に記載の表示装置の駆動装置。
5. 前記マルチプレクサーには、前記第１及び第２レジスターからの少なくとも二対以上の出力が入力される、請求項１に記載の表示装置の駆動装置。
6. 前記デジタルアナログ変換器に連結されている少なくとも二つのサンプル及びホールド回路をさらに含む、請求項５に記載の表示装置の駆動装置。
7. 前記選択信号のうちの一つは前記マルチプレクサーに入力され、残りは前記サンプル及びホールド回路に入力される、請求項６に記載の表示装置の駆動装置。
8. 前記階調基準電圧の集合を受信して複数の階調電圧を生成し、画像信号に該当する前記階調電圧をデータ信号として前記第１及び第２副画素に各々印加するデータ駆動部をさらに含む、請求項４または７に記載の表示装置の駆動装置。
9. 行列形態に配列されていて、各々第１及び第２副画素を含む複数の画素を含む表示装置の駆動装置であって、
   デジタルデータを記憶するメモリ、
   前記デジタルデータを読み取って、読み取った前記デジタルデータと共にクロック信号及び少なくとも一つの選択信号を出力する制御部、そして
   集積回路からなって、前記制御部からの前記デジタルデータを受信して階調基準電圧の集合を生成する階調電圧生成部を含み、
   前記階調電圧生成部は、
   複数の第１階調基準電圧を生成する抵抗列、
   前記デジタルデータを記憶するレジスター、
   前記レジスターからの出力を受信する複数のデジタルアナログ変換器を含む変換部、そして
   前記デジタルアナログ変換器及び前記抵抗列に連結されていて、前記デジタルアナログ変換器にはスイッチング素子を通じて連結されている演算増幅器を含む、表示装置の駆動装置。
10. 前記選択信号は前記スイッチング素子に入力される、請求項９に記載の表示装置の駆動装置。
11. 前記階調電圧生成部は、前記スイッチング素子が遮断される場合には、前記第１階調基準電圧を出力し、前記スイッチング素子が導通される場合には、前記第１階調基準電圧と所定の値の差がある前記デジタルアナログ変換器の出力を加えて、第２階調基準電圧を出力する、請求項１０に記載の表示装置の駆動装置。
12. 前記階調基準電圧の集合を受信して複数の階調電圧を生成し、画像信号に該当する前記階調電圧をデータ信号として前記第１及び第２副画素に各々印加するデータ駆動部をさらに含む、請求項１１に記載の表示装置の駆動装置。