〔実施形態1〕
(1−1.液晶表示装置1aの構成)
本発明の一実施形態について説明する。なお、本実施形態において、表示ムラ(表示斑あるいは色斑ともいう)とは、ピクセル(画素)毎の特性の相違やバックライトの特性の相違などに起因してピクセル毎の輝度や色度(計測される輝度や色度)にバラつきが生じる現象を意味する。また、輝度ムラとはバックライトの特性の相違に起因して表示画面の中央部から端部に近づくにつれて輝度(計測される輝度)が低くなる現象を意味する。
図1は、本実施形態にかかる液晶表示装置1aの概略構成を示す説明図である。この図に示すように、液晶表示装置1aは、液晶表示パネル10、ゲートドライバ(ゲート駆動手段、駆動部)11、ソースドライバ(ソース駆動手段、駆動部)12、液晶コントローラ(駆動部)13、補正演算部14、および記憶部15を備えている。
記憶部15には、液晶表示パネル10の表示ムラを視認されにくくするように入力映像信号を補正するための補正データが予め格納されている。本実施形態では、液晶表示パネル10を視角方向にかかわらず表示ムラを視認されにくくできる補正データ、すなわち液晶表示パネル10を正面(表示面法線方向)から見た場合だけでなく、斜め方向(表示面法線方向に対して傾斜した方向)から見た場合でも表示ムラを視認されにくくできる補正データを予め作成し、記憶部15に記憶させておく。補正データの生成方法については後述する。
補正演算部14は、入力映像信号に対して記憶部15から読み出した補正データに応じた補正処理を行って補正後映像信号を生成し、液晶コントローラ13に伝送する。
液晶コントローラ13は、補正演算部14から入力される補正後映像信号に基づいて液晶表示パネル10の動作を制御するための各種制御信号を生成し、ゲートドライバ11およびソースドライバ12に出力する。
ゲートドライバ11およびソースドライバ12は、液晶コントローラ13から入力される制御信号に基づいて液晶表示パネル10の各分割サブピクセルを駆動する。
液晶表示パネル10は、図1に示したように、多数のピクセル(画素)20を備えており、各ピクセル20は3つのサブピクセル(絵素)21を備えている。すなわち、ピクセル20は、R(赤)のサブピクセル21R、G(緑)のサブピクセル21G、およびB(青)のサブピクセル21Bの3つのサブピクセル21により構成されている。また、各サブピクセル21は、それぞれ2つの分割サブピクセル(分割絵素)22を備えている。すなわち、サブピクセル21Rは分割サブピクセル22Ra,22Rbを備えており、サブピクセル21Gは分割サブピクセル22Ga,22Gbを備えており、サブピクセル21Bは分割サブピクセル22Ba,22Bbを備えている。
なお、本実施形態では、液晶表示パネル10として、マルチピクセルを採用したパネルを用いている。マルチピクセルは、垂直電界方式のVAモードの視野角特性を改善するために、MVA(マルチドメインVA)あるいはCSP(円形構造あるいは円形の突起物。CIRCLE SHAPE PROJECTION。)のピクセルを、マルチピクセルガンマコントロールと呼ばれる駆動方法で駆動する。
(1−2.補正データの生成)
次に、補正データの生成方法について説明する。
(1−2−1.特定方向から見た場合の補正値の算出)
図2は、液晶表示パネル10の各分割サブピクセルにおける階調輝度比特性を示すグラフである。図2のグラフ中に示した各曲線は、異なる視角方向から見た場合に視認される階調を示しており、一番下の曲線は正面から見た場合を示しており、上側に位置する曲線ほど視角(液晶表示パネル10の表示面法線方向に対する傾斜角度)を示している。
図2からわかるように、液晶表示パネル10の視角が大きいほど、特に中間調の階調で輝度比が大きくなり、白っぽく視認される。このため、自然画を表示した場合などに、表示画面を斜め方向から見ると白っぽい画像に視認されやすくなる。なお、図2からわかるように、どの方位(表示画面に平行な面において所定方向を基準方位(0°)としたときの表示画面を見る方向の基準方位に対する角度)から見るかによって変化の度合いは異なる。これは、液晶表示パネル固有の特性である。
入力映像信号に対する輝度の特性をG(t,φ,θ)とする。ここで、tは入力映像信号の階調であり、t=0が黒(最も輝度が低い)を示し、tの数値が大きくなるほど輝度が明るくなることを示す。φおよびθは液晶表示パネル10をどの方向から見るかを極座標で表したものであり、φは液晶表示パネル10の表示面平行方向における方位(液晶表示パネル10における表示面に平行な面における所定方向を0とした時の当該所定方向に対する回転角度)を示し、θは液晶表示パネル10の表示面法線方向となす角度を示す。なお、以下の説明では、輝度を正規化した輝度比を用いて説明する。
tが最大値tmaxである時に輝度が最大となるので、輝度比Gnorm(t,φ,θ)は、
Gnorm(t,φ,θ)=G(t,φ,θ)/G(tmax,φ,θ)
で表される。
なお、上記式はモノクロパネルの場合のものであるが、カラーパネルの場合には構成する色毎に上記式に基づいて同様の処理を行えばよい。例えば、三色パネルの場合には通常は3原色である赤緑青のパラメータが、四色パネルの場合には赤緑青に加えて黄色等のパラメータが存在するが、それら各色について上記式に基づく同様の処理を行えばよい。
なお、正面の階調輝度比特性については、一般にγ=2.2が基準となっているので、
Gnorm(t,0,0)=Gnorm(0,0,0)+1/(Gnorm(tmax,0,0)−Gnorm(0,0,0))×(t/tmax)2.2
によって示される曲線を目標として設計を行う。
この液晶表示パネル10における、座標(x,y)の入力映像信号の階調をt(x,y)とすると、輝度比Lnormは、
Lnorm(x,y,φ,θ)=Gnorm(t(x,y),φ,θ)
となる。
図1に示したように、1つのサブピクセル21を2つの分割サブピクセル22a,22bに分割する場合、明るい側の分割サブピクセル(明分割サブピクセル)の輝度比LHnormと暗い側の分割サブピクセル(暗分割サブピクセル)の輝度比LLnormとの平均値と、分割前のサブピクセル21の輝度比Lnormとは、
Lnorm(x,y,φ,θ)=(LHnorm(x,y,φ,θ)+LLnorm(x,y,φ,θ))/2
となり、等しくなる。なお、サブピクセル内の明分割サブピクセルと暗分割サブピクセルとは定期的に入れ替えられる。
分割サブピクセルは、輝度に依存して視角特性が変化するので、明分割サブピクセルの輝度と暗分割サブピクセルの輝度との組み合わせを変えることにより、視角特性が変化する。このため、この組み合わせを最適化することによって視野角を改善させることができる。
また、LHnormおよびLLnormを階調輝度比の関数GHnormおよびGLnormに書き換えると、
LHnorm(x,y,φ,θ)=GHnorm(t(x,y),φ,θ)
LLnorm(x,y,φ,θ)=GLnorm(t(x,y),φ,θ)
となる。なお、GHnormおよびGLnormは、Gnormと同じくx,yに依存しないので、各ピクセルで同じ処理を行えばよい。
図3は、図1に示したようにサブピクセルを2つの分割サブピクセルに分割し、入力映像信号の階調に対する各分割サブピクセルの階調の組み合わせを最適化した場合に、表示画面を斜め方向から見たときの階調輝度比曲線(階調輝度比カーブ)の一例を示している。この図に示すように、各分割サブピクセルの階調の組み合わせを最適化することにより、斜めから見たときの階調輝度比曲線を正面から見た場合の階調輝度比曲線に近づけることができる。
なお、斜めから見たときの階調輝度比曲線と正面から見た場合の階調輝度比曲線とが同一にならないのは、各分割サブピクセルの階調値として選択できる値を、斜めから見たときの各分割サブピクセルの階調輝度値曲線の値から選択する必要があるためである。なお、各分割サブピクセルの階調の最適化方法は、分割サブピクセルの駆動方法によって異なる。各分割サブピクセルの階調の最適化方法および分割サブピクセルの駆動方法の具体例については、後述する実施形態2以降で説明する。
図4は、V127(画像データが8ビットの場合の画素値(階調値)127)のグレーのベタ画像を表示させた表示画面の一例を示している。この図に示すように、液晶表示装置の表示画面には、液晶表示パネルの製造上のばらつき等により、暗く表示される部分や明るく表示される部分などの斑状の表示ムラが生じる場合がある。
図5の(a)は、図4に示した表示画面の表示輝度値を特定方向から測定した結果のうちx方向の1ラインの輝度データを示している。輝度値の測定方法は特に限定されるものではなく、例えば、トプコン社製の輝度色度測定装置(UA−1000A等)、コニカミノルタ社製の2次元色彩輝度計(CA−2000等)の面輝度計を用いてもよく、ニコン社やソニー社などの高精細デジタルカメラまたは産業用カメラ等を用いてもよい。
図5の(b)は、図5の(a)の測定結果にローパスフィルタをかけたものである。ローパスフィルタと通すことにより、周波数の高い成分が無くなり、画面全体がなだらかな変化となる。なだらかな変化は人間の目に認識されにくいので、これによって斑を補正することができる。ローパスフィルタにするのは、液晶表示装置に備えられるバックライト(図示せず)は表示画面の中央が明るくなり、周縁部が暗くなるものが多いため、完全にフラットにしようとすると暗い方に合わせることになって中央の輝度が暗くなりすぎるためである。
本実施形態では、図5の(a)の輝度値と図5の(b)の輝度値との差分を補正値として算出する。これにより、入力映像信号に補正値を加えることにより、ローパスフィルタを通した後と同様のデータを得ることができる。
なお、液晶表示パネルに生じる表示ムラは、例えばセル厚のばらつきに起因する斑状の表示ムラのように、階調依存性を有する場合がある。このため、本実施形態では、複数の入力階調(具体的にはV31,V63,V95,V127,V159,V191,V223)について、輝度値の測定結果とそれにローパスフィルタをかけた結果との差分を用いて補正値を算出し、その他の階調の補正値については補間演算により算出する。これにより、階調毎に異なる補正を行うことができるので、階調依存性を有する表示ムラであっても適切に補正することができる。
(1−2−2.補正データの算出)
ところで、上述したマルチピクセルの場合、分割サブピクセルの輝度の組み合わせを調整することによって視角特性を改善しているので、入力映像信号におけるサブピクセルの輝度と当該サブピクセルを構成する各分割サブピクセルの輝度とが異なる。このため、階調依存性のある表示ムラを補正する場合、表示ムラの補正値がサブピクセルに対して生成されるのに対し、実際に液晶に印加される電圧は分割サブピクセル毎に異なる電圧になる。
その結果、特定方向から測定した結果に基づいて算出した補正値を用いて入力映像信号を補正すると、上記特定方向から見た場合には分割サブピクセルの輝度の合計値に対して補正を行うことになるのでサブピクセルを分割サブピクセルに分割することによって発生する差異も含めて補正を行うことができる。このため、測定を行った方向から見た場合の表示ムラの補正は適切に行われているかのように見える。
しかしながら、実際には分割サブピクセルでの表示ムラの補正は適切には行われておらず、例えば、明分割サブピクセルまたは暗分割サブピクセルの一方だけを点灯させると、特定方向から見た場合でも表示ムラが視認される。
分割サブピクセル駆動では、視角によって明分割サブピクセルの輝度と暗分割サブピクセルの輝度との視認される輝度に及ぼす比率が変化する。このため、補正値の算出のために測定を行った方向から見た場合には、明分割サブピクセルと暗分割サブピクセルとで相殺されて見えていなかった表示ムラが、測定を行った方向と異なる方向から見た場合には相殺されなくなって表示ムラが視認されてしまう。
この点について、具体的に説明すると、以下の通りである。まず、補正前の輝度比をLnorm_r(x,y,φ,θ)とする。例えば、Lnorm_r(222,320,0,0)は、座標(222,320)を正面(表示画面法線方向)から測定した輝度比を表す。また、補正後の輝度比、すなわちローパスフィルタを通した後の輝度比をLnorm’とする。
この場合、正面から測定した場合の補正前(測定結果)の輝度比Lnorm_r(x,y、0,0,t)と補正後の輝度比Lnorm’(x,y,0,0,t)との関係は、
Lnorm’(x,y,0,0,t)=Lnorm_r(x,y、0,0,t)+Lmura(x,y,t) ・・・(1)
で表される。ここで、Lmuraは表示ムラの補正値であり、tは入力映像信号の階調である。
上記の斑補正値は、
Lmura(x,y,t)=Lnorm’(x,y,0,0,t)−Lnorm_r(x,y,0,0,t) ・・・(2)
より求められる。
また、Lnorm’(x,y,0,0,t)は、
L’(x,y,c,t)=L(x,y,c,t+t_mura) ・・・(3)
と書き直すことができる。ここで、cはサブピクセルの色、t_muraは階調の補正値を表している。
また、マルチピクセルの場合は、1つのサブピクセルが2つの分割サブピクセルに分割されているので、L(x,y,c,t)は、下記式で表される。
ここで、mは分割サブピクセルの番号を表し、Mはサブピクセルの分割数(1サブピクセルに対する分割サブピクセルの数)を表す。
したがって、1つのサブピクセルを2つの分割サブピクセルに分割する場合、
L(x,y,c,t)=Lsub(x,y,c,t,0)+Lsub(x,y,c,t,1) ・・・(5)
となり、補正値は、
L(x,y,c,t+t_mura)=Lsub(x,y,c,t+t_mura,0)+Lsub(x,y,c,t+t_mura,1) ・・・(6)
となる。
このように算出した補正値は、正面から見た場合には上記式(4)を満たしているので上記式(3)と同じになる。
ところが、斜め方向から見た場合には、階調輝度比の曲線が正面から見た場合と異なるので、上記式(6)は成立しなくなる。そのため、上記補正値に基づいて入力映像信号を補正しても、斜めから見た場合には表示ムラが視認されてしまう。
そこで、本実施形態では、ベタ画像(測定用画像)が表示された液晶表示パネルの各部の輝度を複数方向から測定してそれぞれの測定方向に対応する補正値を算出し、それら各補正値に基づいて入力映像信号に適用すべき補正データを算出する。すなわち、斜め方向から見た場合であっても上記式(6)における左辺と右辺との差が小さくなるように補正値を算出する。
まず、ベタ画像(測定用画像)が表示された液晶表示パネルの各部の輝度を、表示画面に平行な面における基準方位に対する時計回りの方位φおよび表示画面法線方向に対する傾斜角(視角)θの組み合わせが異なる複数方向から測定する。
具体的には、本実施形態では、方位φと視角θとの組み合わせ(φ,θ)が、(0,0)、(0,0.25π)、(0.25π,0.25π)、(0.5π,0.25π)、(0.75π,0.25π)、(π,0.25π)、(1.25π,0.25π)、(1.5π,0.25π)、(1.75π,0.25π)である9方向から測定を行う。なお、φおよびθの値はラディアン単位で示している。
図6は複数方向から見た場合の輝度値を測定する際の測定方法の一例を示す説明図である。この図に示すように、液晶表示パネル10を可変スペーサ2・2上に載置するとともに、液晶表示パネル10に取り付けた水平儀3を見ながら液晶表示パネル10の表示面が水平になるように可変スペーサ2・2の高さを調整する。
また、水平方向(x方向およびy方向)および垂直方向(z方向)に移動可能なロボットアーム4に測定装置5を取り付けておく。また、測定装置5は、ロボットアーム4に対して、垂直方向に平行なα方向および水平方向に平行なβ方向に回転可能に取り付けておく。また、可変スペーサ2・2に載置された液晶表示パネル10と測定装置5との位置関係を事前に校正しておく。
そして、ロボットアーム4および測定装置5を移動させて、所望の測定方向から液晶表示パネル10の各部の輝度を測定する。
測定装置5としては、例えば、トプコン社製の輝度色度測定装置(UA−1000A等)やコニカミノルタ社製の2次元色彩輝度計(CA−2000等)などの面輝度計、あるいはニコン社やソニー社等の高精細デジタルカメラまたは産業用カメラ等を用いることができる。
そして、上記各方向の測定結果に基づいて算出した各方向の補正値(第1補正データ)に所定の重み付けを行って加算することにより、入力映像信号に適用すべき補正データ(第2補正データ)を算出する。重み付け方法については、斜め視角をどの程度受容するかによって適宜設定すればよく、特に限定されるものではないが、例えば、正面からを重視して、斜めから見ることを考慮するのであれば、下記式(7)のように設定すればよい。
Lmura(x,y,c,t)=
1/1.48×(Ls_mura(x,y,c,t,0,0)
+0.06×Ls_mura(x,y,c,t,0,0.25π)
+0.06×Ls_mura(x,y,c,t,0.25π,0.25π)
+0.06×Ls_mura(x,y,c,t,0.5π,0.25π)
+0.06×Ls_mura(x,y,c,t,0.75π,0.25π)
+0.06×Ls_mura(x,y,c,t,π,0.25π)
+0.06×Ls_mura(x,y,c,t,1.25π,0.25π)
+0.06×Ls_mura(x,y,c,t,1.5π,0.25π)
+0.06×Ls_mura(x,y,c,t,1.75π,0.25π))
・・・(7)
なお、Ls_muraは下記式で表される。
また、(i)記憶部15に上記第2補正データを記憶させておき、補正演算部14が記憶部15から第2補正データを読み出して補正を行うようにしてもよく、(ii)記憶部15に複数の上記第1補正データを記憶させておき、補正演算部14が記憶部15から各第1補正データを読み出し、それを組み合わせることより第2補正データを生成し、生成した第2補正データに基づいて補正を行うようにしてもよい。
以上の処理を各ピクセルについて色成分毎(サブピクセル毎)に行い、各サブピクセルについての補正データを生成する。なお、輝度ムラ補正の場合には、全てのピクセルの輝度成分毎に補正データを生成してもよい。
記憶部15には、このようにして算出した補正データが格納される。
(1−3.入力映像信号の補正)
補正演算部14は、記憶部15に格納された補正データに基づいて入力映像信号を補正し、補正後映像信号を生成する。
具体的には、液晶表示パネル10の正面から見た場合の階調輝度特性をganmaとすると、輝度L(t(x,y,c))は、
L(t(x,y,c))=ganma(t(x,y,c)) ・・・(8)
で表される。
また、補正後の輝度L’(t(x,y,c))は、
L’(t(x,y,c))=L(t(x,y,c))+L_mura(x,y,c,t(x,y,c)) ・・・(9)
で表される。
また、補正後映像信号は、t’(x,y,c)=ganma−1(L’(t(x,y,c))) ・・・(10)
で表される。
このため、液晶コントローラ13は、補正後映像信号t’(x,y,c)に基づいて液晶表示パネル10の各分割サブピクセルを制御する。
これにより、液晶表示パネル10を斜め方向から見た場合でも表示ムラを適切に補正することができる。すなわち、従来の技術では表示画面を斜め方向から見たときに明分割サブピクセルおよび暗分割サブピクセルのそれぞれの視角特性の違いによって表示ムラが視認されていたが、本実施形態では視角方向にかかわらず表示ムラを抑制することができる。
〔実施形態2〕
本発明の他の実施形態について説明する。なお、説明の便宜上、実施形態1と同じ機能を有する部材については同じ符号を付し、その説明を省略する。
(2−1.液晶表示装置1bの構成)
図7は、本実施形態にかかる液晶表示装置1bの概略構成を示す説明図である。この図に示すように、液晶表示装置1bは、実施形態1にかかる液晶表示装置1aの構成に加えて、サブピクセル分割部(絵素分割部)16、分割LUT(分割設定記憶部)17、疑似階調生成部18、およびサブピクセル並替部19を備えている。
サブピクセル分割部16は、分割LUT17に格納されている変換用のLUT(ルックアップテーブル、分割設定情報)を用いて、入力映像信号を液晶表示パネル10に備えられる各分割サブピクセルのそれぞれに対応する映像信号である分割映像信号に変換(分割)する。すなわち、サブピクセル分割部16は、入力映像信号における各サブピクセルのデータを、分割サブピクセルに対応するデータに分割する。なお、図7に示した構成では分割LUT17に格納されたLUTを用いて分割サブピクセル単位の映像信号への変換を行っているが、これに限らず、変換用の演算式(分割設定情報)を記憶させておき、演算により変換を行ってもよい。
記憶部15には、液晶表示パネル10の表示ムラを補正するための補正データが予め格納されている。補正データは、個々の液晶表示パネルによって異なるため、液晶表示パネル毎の表示ムラ情報(測定用画像を表示させた表示画面を複数の視角方向から測定した結果を示す情報)に基づいて補正データを生成し、外部から書き込みを行っておく。補正データはサブピクセル毎かつ階調毎に生成される。
補正演算部14は、分割サブピクセルの映像信号に対して、液晶表示パネル10の表示ムラを見えにくくするように補正を行う。具体的には、補正演算部14は、映像信号における補正対象のサブピクセルの階調値(あるいは輝度値)に対応する補正データを記憶部15から読み出し、読み出した補正データに基づいて各サブピクセルの階調を補正する。
疑似階調生成部18は、表示画像を映像信号の階調数よりも多い階調数で表現するための疑似階調生成処理を行う。例えば、疑似階調生成部18は、FRC(frame rate control)などの疑似階調技術を用いて疑似階調表現を行うように映像信号を補正する。
サブピクセル並替部19は、各分割サブピクセルのデータを、液晶表示パネル10の配線に合わせて並べ替える。
液晶コントローラ13は、サブピクセル並替部19から入力される映像信号に基づいて、液晶表示パネル10のゲートドライバ11およびソースドライバ12を動作させるための制御信号を生成し、ゲートドライバ11およびソースドライバ12に出力する。
ゲートドライバ11およびソースドライバ12は、液晶コントローラ13から入力される制御信号に基づいて液晶表示パネル10の各サブピクセルを駆動する。
図8は、液晶表示パネル10の断面図である。この図に示すように、液晶表示パネル10は、TFTガラス基板31、CFガラス基板32、液晶層33、画素電極34、対向電極(共通電極)35、カラーフィルタ(CF)36、TFT側偏光板37、およびCF側偏光板38、および光学シート群39を備えている。
具体的には、TFTガラス基板31とCFガラス基板32とは所定の間隔を隔てて対向配置されており、これら両ガラス基板間に液晶材料が封入されて液晶層33が形成されている。
図9はTFTガラス基板31の概略構成を示す説明図であり、図10は各分割サブピクセルの等価回路図である。
図9に示したように、TFTガラス基板31における液晶層33側の面には、多数のゲートバスラインgと多数のソースバスラインsとが互いに格子状に交差するように形成されており、ゲートバスラインgとソースバスラインsとの交差部毎にTFT(Thin Film Transistor;スイッチング素子)51および画素電極34が形成されている。
各ゲートバスラインgはゲートドライバ11に接続されており、各ソースバスラインsはソースドライバ12に接続されている。
ゲートバスラインgは、表示画面の横方向(矩形形状の表示画面の長手方向)に延伸するように配置されており、その本数は縦方向(矩形形状の表示画面の短手方向)に並ぶ表示ピクセル数の2倍になっている(例えば縦方向の表示ピクセル数が1080であるFHDの場合、ゲートバスラインgの数は1080×2=2160本である)。
ソースバスラインsは液晶表示パネル10の縦方向に延伸するように配線されており、その本数は横方向に並ぶ表示ピクセル数の3倍になっている(例えば横方向に並ぶ表示ピクセル数が1920であるFHDの場合、ソースバスラインsの数は1920×3=5760本である)。
また、図10に示したように、TFT51のゲート端子51gはゲートバスラインgに接続され、ソース端子51sはソースバスラインsに接続され、ドレイン端子51dは画素電極34に接続されている。なお、画素電極34およびTFT51は分割サブピクセル毎に設けられている。
TFT51は、各分割サブピクセルのスイッチング素子として使用される。TFT51のゲート端子51gの電位がソース端子51sの電位よりも高くなったときに、TFT51がONとなり、ドレイン端子51dに接続された画素電極34にソースバスラインsの電位が印加される。
また、図9、図10に示したように、CFガラス基板32における液晶層33側の面には、対向電極35、対向電極配線52、および補助容量配線(補助容量電極)CSが形成されている。対向電極35は、CFガラス基板32における表示領域の略全面に形成されている。補助容量配線CSは、画素電極34と容量接続して補助容量(CS;Capacity Storage)を形成するように配線されている。
また、図8に示したように、TFTガラス基板31における液晶層33とは反対側の面にはTFT側偏光板37が配置されており、CFガラス基板32における液晶層33とは反対側の面にはRGB各色のカラーフィルタ36およびCF側偏光板38が配置されている。TFT側偏光板37およびCF側偏光板38は、それぞれ、特定の偏光軸の光を通過させる。
カラーフィルタ36としては、分割サブピクセル毎に(各画素電極34に対応する位置に)、RGBいずれかの色のカラーフィルタ(RGBのいずれかに対応する波長域の光のみを通過させるカラーフィルタ)が形成されている。
また、TFTガラス基板31の裏面側に対向する位置には、拡散シート、レンズシート等の複数枚の光学機能シートからなる光学シート群39が配置されており、光学シート群39のさらに裏面側にはバックライト40が配置されている。
バックライト40は、複数のLED41と、各LED41から出射される光を液晶表示パネル10側へ反射させる反射板42とを備えている。なお、バックライト40の光源はLEDに限るものではなく、冷陰極管等の他の光源を用いてもよい。
これにより、バックライト40から出射された光は、光学シート群39によって拡散・集光されてTFT側偏光板37に入射する。TFT側偏光板37は特定の偏光軸の光のみを通過させ、TFT側偏光板37を通過した光はTFTガラス基板31を通過して液晶層33に入射する。
TFTガラス基板31に形成された各分割サブピクセルの画素電極には映像信号に応じた電位が印加され、CFガラス基板32に形成された対向電極35および補助容量配線CSには所定の共通電位(VCOM電圧)が印加される。
図11は、各分割サブピクセルに印加される電圧の波形を示す説明図である。この図に示すように、ゲートバスラインgの電位(ゲートバスライン電位)がローレベルからハイレベルに切り替えられると、当該ゲートバスラインgに接続されたTFT51がオン(導通状態)になり、ソースバスラインsの電位(ソースバスライン電位)がTFT51を介して画素電極34に印加される。これにより、画素電極34と対向電極35との間に形成される液晶容量CL(図10参照)、および画素電極34と補助容量配線CSとの間に形成される補助容量Cに電荷がチャージされる。補助容量Cの電荷はゲートバスラインgの電位がローレベルになってTFT51がオフ(遮断状態)になった後もTFT51がオフになる直前の電位に保持される。この液晶容量CLおよび補助容量Cにチャージされる電荷により発生する電界により、液晶分子が移動(あるいは回転)して液晶表示パネル10の表示が行われる。
すなわち、液晶層33に封入された液晶は、画素電極34と対向電極35との電位差によって液晶分子の配向方向が変化し、それによって液晶層33を通過する光の偏光軸(偏光量)が変化する。このため、画素電極34と対向電極35との電位差を映像信号に応じて変化させることにより、液晶層33を通過する光の偏光量を変化させ、CF側偏光板38を通過する光の光量を変化させることができる。これにより、各分割サブピクセルの表示階調を制御して映像信号に応じた表示を行うことができる。
図12はゲートドライバ11およびソースドライバ12の出力信号を示す説明図である。図中のS0,S1,S2,・・・S5759はソースバスラインsの番号を示しており、G0,G1,G2,・・・G1079はゲートバスラインgの番号を示している。
図12に示したように、ゲートドライバ11は、各ゲートバスラインgをG0からG1079に向かって順次ハイレベルに切り替える。これにより、ゲートバスラインgが1本ずつハイレベルになり、ハイレベルになったゲートバスラインgに接続された各分割サブピクセルにソースドライバ12から各ソースバスラインs(S0〜S5759)を介して表示階調に応じた電圧が印加される。このように、本実施形態では、各ゲートバスラインに対して1本ずつ順次書き込みを行う線順位駆動で表示を行う。
図13はソースドライバ12の入出力信号を示す説明図である。SSPはソーススタートパルスであり、1ゲートバスライン分のデータのスタート位置を表す制御信号である。R(x,y),G(x,y),B(x,y)は、それぞれ座標(x、y)のピクセルについての赤、緑、青の階調データを表す信号である。
図13に示したように、スタートパルスSSPが入力された後、ゲートバスラインyのデータが順次入力される。ソースドライバ12は入力された階調データを蓄積し、1ゲートバスライン分の階調データの入力が終了した後、ラッチ信号LSの立ち上がりに同期したタイミングで、各ソースバスラインsの電位を蓄えられているゲートバスラインyの階調に応じた電位に同時に切り替える。
図14の(a)はサブピクセル分割部16に入力されるサブピクセル毎の入力映像信号r(x,y)、g(x,y)、b(x,y)を示しており、(b)は補正演算部14によって補正された分割サブピクセル毎の補正映像信号RH(x,y)、RL(x,y)、GH(x,y)、GL(x,y)、BH(x,y)、BL(x,y)を示しており、(c)はサブピクセル並替部19から液晶コントローラ13への出力信号RH(x,y)、RL(x,y)、GH(x,y)、GL(x,y)、BH(x,y)、BL(x,y)を示している。
図14の(c)に示すように、本実施形態では、サブピクセル並替部19が、あるゲートバスラインgが選択されたときに当該ゲートバスラインgに接続された各明分割サブピクセルに映像信号に応じた電位が印加され、次のゲートバスラインgが選択されたときに当該ゲートバスラインgに接続された各暗分割サブピクセルに映像信号に応じた電位が印加されるように、各分割サブピクセルのデータを並び替えて液晶コントローラ13に出力する。
(2−2.分割サブピクセル駆動)
次に、液晶表示装置1bの動作について説明する。なお、ここでは、説明の便宜上、入力映像信号が単色である場合について説明する。液晶表示パネル10が複数色のカラー表示を行うものである場合には、単色の場合と同様の処理を色毎に行えばよい。例えば、赤、緑、青の3色のサブピクセルを有する場合には赤、緑、青の3色について同様の処理を行えばよく、赤、緑、青、黄の4色の場合にはそれら4色について同様の処理を行えばよい。
入力映像信号の階調をt(x,y)とする。ここで、変数xは入力画面のx座標を表し、変数yは入力画面のy座標を表す。階調tは、8ビットの入力映像信号の場合には0から255、10ビットの場合には0から1023の値を取る。例えば、t(0,0)=255であれば座標(0,0)の階調は255ということを意味する。
なお、本実施形態では8ビットの場合の例について説明する。また、本実施形態では、液晶表示装置1bの解像度がFHD(1920×1080ピクセル)の場合の例について説明する。したがって、液晶表示装置1bの表示ピクセル数は横1920×縦1080なので、1画面の映像信号は、xが0から1919の値を取り、yが0から1079の値を取る。
VAモードの液晶表示装置では、電圧が印加されていない時には図15の(a)に示すように、液晶分子は液晶表示パネル10の基板面平行方向に対して垂直になっている。
これに対して、画素電極34と対向電極35との間に電圧を印加して基板面法線方向に電圧をかけると、図15の(b)に示すように、液晶分子の長軸方向が傾く。この液晶分子の傾きにより、液晶層33を通過する光の偏光軸の回転量が変化する。このため、TFT側偏光板(裏偏光板)37とCF側偏光板(表偏光板)38の偏光軸を直角にクロスさせておくと、液晶層33に電圧が印加されていない時は光を通さず、電圧が印加されて偏光軸が回転した分だけ光を通すようになる。このように、液晶表示装置1bでは、印加電圧に応じて液晶表示パネル10を通過する光の量が変化することを利用して階調表示を行う。
ところが、VAモードの液晶表示装置では、液晶分子自体が細長い分子であり、光をその分子内で複屈折させることで偏光軸を回しているので、液晶分子が傾く方向とユーザが液晶表示パネル10を視る方向(視角方向)との関係によって表示特性が変化する。
このような視角方向による表示特性の変化を抑制するために、電極の表面に構造物を配置することにより液晶分子の傾く方向を制御する技術がある。これがMVA(マルチドメインVA)やCSP(円形構造)と呼ばれるものである。
図16はMVAにおいて電極表面に形成される構造物61の概略構成を示す説明図であり、(a)は基板面平行方向から見た断面図、(b)は基板面法線方向から見た平面図である。また、図17は、CSPにおいて電極表面に形成される構造物62の概略構成を示す説明図であり、(a)は基板面平行方向から見た断面図、(b)は基板面法線方向から見た平面図である。
図16および図17に示したように、電極表面に形成された構造物61,62により、液晶分子が傾く方向が複数方向に振り分けられる。このように液晶分子の傾く方向が複数方向に振り分けられることにより、液晶分子が傾くことによって生じる視角特性の変化の一部が相殺される。例えば図16および図17に示す例の場合、左側に傾く液晶分子の数と右側に傾く液晶分子の数とが等しくなり、それぞれの液晶分子が傾くことによる視角特性の変化が相殺される。
なお、MVAとCSPとでは、電極表面に形成される構造物の形状が異なっている。具体的には、MVAでは、図16の(b)に示したように4角錐形状の構造物61が形成され、液晶分子の傾く方向は4方向に振り分けられる。一方、CSPでは、図17の(b)に示したように、円錐形状の構造物62が形成され、液晶分子の傾く方向は連続的に変化する。MVAで用いられる構造物61は角と辺があるので、液晶表示パネル10をどの方位から見るかによって見え方が変わってくる。これに対して、CSPは、基板面法線方向から見ると円形になっているので、どの方位から見ても差は生じない。なお、本実施形態では、説明の便宜上、方位(実施形態1のφの項)を省略して説明を行うことのできるCSPモードの場合について説明する。MVAモードの場合には、方位を考慮に入れることで容易に拡張可能である。
このように、VAモードでは、MVAやCSPを採用することにより、正面から見た場合と斜めから見た場合との差を低減することができる。しかしながら、MVAやCSPを採用しても、正面から見た場合と斜めから見た場合との差を完全になくすことはできず、視角に応じて見え方が異なる。
図18は、分割サブピクセル駆動を行わない場合(同じサブピクセルを構成する分割サブピクセルに同じ電圧を印加した場合)に液晶表示パネル10を複数の視角方向から見た場合の、映像信号の階調と視認される輝度を正規化した輝度比との関係を示すグラフである。x軸は映像信号の階調を示しており、y軸は輝度比を示している。また、グラフ中の各曲線は、液晶表示パネル10の基板面法線方向の方位を0とした場合の基板面法線方向に対する視角方向の傾斜角度(ラディアン単位)を変化させた場合の映像信号の階調と視認される輝度比との関係を示している。図18のグラフから読み取れるように、基板面法線方向とのなす角度が大きくなるほど視認される輝度の誤差が大きくなる。なお、基板面法線方向に対して傾斜した方向から見た場合の輝度比の曲線は正面(基板面法線方向;θ=0)から見た場合よりもグラフの上方(輝度比が大きくなる方向)に浮き上がっているが、このような場合の表示は正面から見た場合よりも白っぽい画像に視認される。
入力映像信号の座標(x,y)の階調データをt(x,y)とし、液晶表示パネル10の基板面法線方向に対する視角方向の角度をθとすると、輝度比Lnormは、
Lnorm(x,y,θ)=Gnorm(t(x,y),θ)
で表される。
上述したように、本実施形態では、1つのサブピクセルを明分割サブピクセルと暗分割サブピクセルの2つの分割サブピクセルに2分割する。
暗分割サブピクセルと明分割サブピクセルの面積が等しい場合、輝度比は暗分割サブピクセルの輝度比LLnormと明分割サブピクセルLHnormの輝度比との平均値、すなわち、
Lnorm(x,y,θ)=(LLnorm(x,y,θ)+LHnorm(x,y,θ))/2
となる。
これを階調輝度比に書き直すと、
Gnorm(t,θ)=(GLnorm(t,θ)+GHnorm(t,θ))/2
となる。なお、Gnormはサブピクセルの階調輝度比、GLnormは暗分割サブピクセルの階調輝度比、GHnormは明分割サブピクセルの階調輝度比を表わしている。
また、サブピクセルの液晶の特性と個々の分割サブピクセルの液晶の特性とは同じなので、
Gnorm(t,θ)=(Gnorm(tL(t),θ)+Gnorm(tH(t),θ))/2
と表される。ここで、tL(t)は、入力階調がtのときに暗分割サブピクセルの階調tL(t)を出力することを意味する。同様に、tH(t)は、入力階調がtのときに明分割サブピクセルの階調tH(t)を出力することを意味する。
これらの関数tL,tHを最適に設定することにより、視角特性を改善することができる。
ここで、基板面法線方向から見た場合と基板面法線方向に対して角度θだけ傾いた角度から見た場合との階調輝度比の誤差を下記のように定義する。
図19は、この階調輝度比の誤差に基づいて分割サブピクセル駆動を行った場合(分割サブピクセルの輝度比を最適化した場合)に液晶表示パネル10を複数の視角方向から見た場合の、映像信号の階調と視認される輝度を正規化した輝度比との関係を示すグラフである。グラフ中の各曲線は、基板面法線方向に対する視角方向の角度を異ならせた場合の誤差を示している。
図18と図19とを比較すると明らかなように、分割サブピクセル駆動を行うことにより、分割サブピクセル駆動を行わない場合よりも、基板面法線方向から見た場合と基板面法線方向に対して傾いた方向から見た場合との階調輝度比曲線のずれを小さくすることができる。これにより、視角方向にかかわらず視角特性を改善することができる。なお、明暗の分割サブピクセルは、フレーム毎に入れ替える(1つの分割サブピクセルに着目すると、フレーム毎に明暗が入れ替わる)。
ところで、液晶表示パネルの表示ムラには、実施形態1に説明したように、階調に依存するものがある。このため、図20の(a)〜(g)に示すように、階調によって表示ムラの見え方が異なる。したがって、表示ムラを適切に補正するためには、階調毎に補正データを用意する必要がある。なお、全ての階調(例えば256階調)についての補正データを記憶させると変換テーブルのデータサイズが大きくなるため、代表的な階調の補正データを生成して記憶させておき、その他の階調の補正データについては記憶している代表的な階調の補正データを用いた補間演算(例えば線形補間等)により生成するようにしてもよい。
(1−3.補正データの生成方法)
次に、本実施形態における表示ムラの補正データの作成方法の一例を説明する。
まず、補正データ生成時には、サブピクセル分割部16が利用する分割LUT17を下式のように設定し、記憶部15の補正データをすべて0にして入力と出力とが同じになるようにする。
tH(t)=t
tL(t)=t
なお、階調輝度比については、γ=2.2を満たすように設定する。例えば、補正演算部14への入力信号が8ビットである場合、
Gnorm(t)=(t/255)2.2
を満たすように設定する。
そして、液晶表示装置1aに、V0からV255のべたデータ(全サブピクセルの階調を同一にした測定用データ)を入力し、それぞれの階調で各サブピクセルの輝度を測定する。この時の測定値(座標(x,y)の入力階調tのときの測定値)は、
Lmeasure(x,y,t)
で表される。
入力階調V0(V0べたデータ)の場合は、全ての座標(x,y)でt=0となる。同様に、入力階調V1ではt=1となり、入力階調V255ではt=255となる。
次に、入力階調V0の場合の測定輝度データを、下記の2次元フーリエ変換に代入する。
なお、f(x,y)=Lmeasure(x,y,0)であり、解像度FHD(1920×1080)の液晶表示装置の場合、M=1920、N=2160である。Nの値については、分割サブピクセル(分割数2)で処理を行うため、縦方向の表示ピクセル数に分割数2を乗算している。
上記の2次元フーリエ変換により、uがxの周波数成分、vがyの周波数成分にそれぞれ変換される。この時、u,vは0が直流成分であり、値が大きいほど高周波成分となる。
表示斑(表示ムラ)は、局所的な変化なので、高周波成分である。本実施形態ではこの表示斑(表示ムラ)の影響を取り除きたいので、その部分を0とする。例えば、この液晶表示パネル10の1/32の長さより短い変化を表示斑(表示ムラ)の場合、u≧1860とv≧2092.5のF(u,v)の値を0に置換することにより、高周波成分を除去する。
図21は、ここまでの処理を行列で表わしたものである。
上記のように高周波成分を除去した値に対して、下記の2次元逆フーリエ変換を行う。
この2次元逆フーリエ変換によって得られた結果を、
Llp(x,y,0)=f(x,y)
とする。
図22の(a)は階調V0のベタ画像を表示させた場合の表示画面の一例を示す説明図であり、(b)は(a)の表示画面の輝度を測定した測定データにおける横方向(x方向)に延伸する1ライン分のデータを抽出したグラフであり、(c)は(b)の測定データに対して2次元フーリエ変換を施し、高周波成分の除去を行い、2次元逆フーリエ変換を施して得られるデータを示すグラフである。図22の(c)に示されているように、上記の処理を施すことにより、ローパスフィルタをかけたようなデータが得られる。
図22の(b)および(c)では、簡単のためにx方向1ライン分のデータを示したが、これをx方向の各ラインおよびy方向の各ラインについて行うのが2次元フーリエ変換である。なお、本実施形態ではフーリエ変換を用いているが、これに限らず、例えばディジタルコサイン変換等の他の変換式を用いてもよい。
このような処理を行うことにより、斑成分(表示ムラ成分)を除いた液晶表示装置自身の表示画面内の分布を求めることができる。
同様の方法により、V255の測定データから、
Llp(x,y,255)
を求める。
ところで、液晶表示パネルの各ピクセルの輝度は、V0の輝度とV255の輝度との間の値しか取れないので、上記の方法により算出したLlpが、V0の輝度とV255の輝度との間の範囲外である場合には、算出したLlpを補正する必要がある。すなわち、全ての座標(x,y)において下式を満たすのであれば補正の必要はないが、下式を満たさない場合には算出したLlpを下式に収まるように補正する必要がある。
Llp(x,y,0)≧Lmeasure(x,y,0)
Llp(x,y,255)≦Lmeasure(x,y,255)
ここで、V0とV255のみで比較を行っているのは、階調輝度の関係は単調増加になるためである。
補正後の輝度比Llp’は、全ての座標(x,y)の最小値をMin(),最大値をMax()として、下記の値により算出する。
Llp’(x,y,0)=Max(Lmeasure(x,y,0)/Llp(x,y,0))×Llp(x,y,0)
Llp’(x,y,255)=Min(Lmeasure(x,y,255)/Llp(x,y,255))×Llp(x,y,255)
なお、階調輝度特性がγ=2.2となるように設計しているので、V0,V225以外の輝度比Llp’は下記のようになる。
Llp’(x,y,t)=Llp’(x,y,0)+(Llp’(x,y,255)−Llp’(x,y,0))×(t/255)2.2
また、斑補正(表示ムラ補正)を256階調で行うと、階調飛びの発生が懸念されること、および斑(表示ムラ)の輝度レベルが256階調よりも細かいことから、本実施形態では、疑似階調生成部18が、例えばFRC(frame rate control)などの疑似階調技術を用いて、階調のステップを疑似的に増加させる。
例えば、FRCにより256階調から1020階調に拡張する場合、拡張後の階調輝度比Lm_1020は下記の様になる。
tm=0,4,…,1020の場合、
Lm_1020(x,y,tm)= Lmeasure(x,y,tm/4)
tm=1,5,…,1017の場合、
Lm_1020(x,y,tm)= Lmeasure(x,y,(tm−1)/4)×0.75+ Lmeasure(x,y,(tm+3)/4)×0.25
tm=2,6,…,1018の場合、
Lm_1020(x,y,tm)= Lmeasure(x,y,(tm−2)/4)×0.5+ Lmeasure(x,y,(tm+2)/4)×0.5
t=3,7,…,1019の場合、
Lm_1020(x,y,tm)= Lmeasure(x,y,(tm−3)/4)×0.25+ Lmeasure(x,y,(tm+1)/4)×0.75
疑似階調生成部18は、補正演算部14から入力される補正データにおける座標(x,y)の階調tを、ローパスフィルタ処理された輝度値に最も近い値となる階調値になるように、下記の階調tmに変換させるための変換テーブル(補正データ)を生成する。
tm=Lm_1020−1(x,y,Llp’(x,y,t(x,y)))
ここで、Lm_1020−1()は、tmに関する逆関数である。
なお、分割サブピクセル単位で行っているので、yの最大値は1080×2=2160である。
例えば、上側に明分割サブピクセル、下側に暗分割サブピクセルを配置したときの測定データの場合、座標(x,y)に階調tを入力した時のデータの変換テーブルは、下式の通りとなる。
明分割サブピクセル側;
tm=Lm_1020−1(x,2y,Llp’(x,y,tH(x,y)))
暗分割サブピクセル側;
tm=Lm_1020−1(x,2y+1,Llp’(x,y,tL(x,y)))
また、上側に暗分割サブピクセル、下側に明分割サブピクセルを配置したときの測定データの場合、座標(x,y)に階調tを入力した時のデータの変換テーブルは、下式の通りとなる。
明分割サブピクセル側;
tm=Lm_1020−1(x,2y+1,Llp’(x,y,tH(x,y)))
暗分割サブピクセル側;
tm=Lm_1020−1(x,2y,Llp’(x,y,tL(x,y)))
なお、tからtmに変換するための変換テーブル(補正データ)は個々の液晶表示パネルによって異なる。このため、液晶表示パネル毎に生成した上記の変換テーブル(補正テーブル)を生成し、分割LUT17に記憶させる。すなわち、測定データの取得時には分割LUT17におけるtL(t)およびtH(t)をtH(t)=t、tL(t)=tに設定していたが、通常駆動時(表示ムラを補正した補正後映像信号に基づく表示を行う場合)には分割LUT17の変換テーブルを上記のように生成した表示ムラ補正用の変換テーブル(補正データ)に設定しておく。
その後、実施形態1で説明した方法と同様の方法により、視角θによらず表示ムラを軽減するための補正データ(補正値Lmura)を算出し、記憶部15に記憶させる。
(1−4.入力映像信号の補正)
上記のように生成した変換テーブルを用いて映像信号を補正して表示させる場合、まず、サブピクセル分割部16が分割LUT17に格納されている変換テーブルに基づいてサブピクセル毎の映像信号を分割サブピクセル毎の映像信号に分割し、補正演算部14に出力する。
補正演算部14は、サブピクセル分割部16から入力される映像信号を記憶部15に記憶している補正データに基づいて補正し、疑似階調生成部18に出力する。
疑似階調生成部18は、補正演算部14から入力される映像信号に対して疑似階調生成処理を行ってサブピクセル並替部19に出力する。
サブピクセル並替部19は、各分割サブピクセルのデータを液晶表示パネル10のTFTガラス側の配線に合わせて並べ替えて液晶コントローラ13に出力する。
以上の処理を全てのピクセルの各色成分について行う。なお、輝度斑(輝度ムラ)補正の場合は全てのピクセルの輝度成分について行う。
液晶コントローラ13は、サブピクセル並替部19から入力された分割サブピクセル毎のデータに基づいてゲートドライバ11およびソースドライバ12の動作を制御し、液晶表示パネル10に映像信号に応じた画像を表示させる。
これにより、本実施形態では、各分割サブピクセルの印加電圧を補正データに基づいて個別に制御することにより、液晶表示パネル10を斜め方向から見た場合でも表示ムラを適切に補正することができる。すなわち、従来の技術では表示画面を斜め方向から見たときに明分割サブピクセルおよび暗分割サブピクセルのそれぞれの視角特性の違いによって表示ムラが発生していたが、本実施形態ではそのような表示ムラを視角方向にかかわらず抑制することができる。
また、本実施形態では、各分割サブピクセルを同じ入力階調電圧で駆動したときの測定結果に基づいて補正データを生成しておき、生成した補正データを用いて入力映像信号を補正する。これにより、従来技術のように見かけ上の測定データから補正データを生成するのではなく、実際の動作に合わせて補正を行うことができるので、斜めから見た場合の補正の精度を向上させることができる。
〔実施形態3〕
本発明のさらに他の実施形態について説明する。なお、説明の便宜上、上述した実施形態と共通の機能を有する部材には同じ符号を付し、その説明を省略する。
本実施形態にかかる液晶表示装置1bは、液晶表示パネル10における配線構造が異なる以外は実施形態2と略同様の構成である。
図23は、本実施形態にかかる液晶表示パネル10におけるTFTガラス基板31の概略構成を示す説明図である。
実施形態2では、1つのサブピクセルに対して2本のゲートバスラインgと1本のソースバスラインsとが備えられており、1つのサブピクセルに対応する2つの分割サブピクセルが順に駆動される構成について説明した。
これに対して、本実施形態にかかる液晶表示パネル10は、図23に示すように、1つのサブピクセルに対して1本のゲートバスラインgと2本のソースバスラインsとが備えられており、1つのサブピクセルに対応する2つの分割サブピクセルを同時に駆動するとともに、それら各分割サブピクセルに別々のソースバスラインsを介して別々の電圧を印加する。
すなわち、本実施形態にかかる液晶表示パネル10は、図23に示すように、横方向(長手方向)の表示ピクセル数の6倍のソースバスラインsと、縦方向(短手方向)の表示ピクセル数と同数のゲートバスラインgとを備えている。例えば、液晶表示パネル10がFHD(表示ピクセル数:1920×1080)である場合、ソースバスラインsの本数は1920×3×2=11520本であり、ゲートバスラインgの本数は1080本である。
これにより、1本のゲートバスラインgが選択されることにより、1つのピクセルに含まれる6個の分割サブピクセル(22Ra,22Rb,22Ga,22Gb,22Ba,22Bb)が同時に駆動される。
図24の(a)はサブピクセル分割部16に入力されるサブピクセル毎の入力映像信号r(x,y)、g(x,y)、b(x,y)を示しており、(b)は補正演算部14によって補正された分割サブピクセル毎の補正映像信号RH(x,y)、RL(x,y)、GH(x,y)、GL(x,y)、BH(x,y)、BL(x,y)を示しており、(c)はサブピクセル並替部19から液晶コントローラ13への出力信号RH(x,y)、RL(x,y)、GH(x,y)、GL(x,y)、BH(x,y)、BL(x,y)を示している。
図24の(c)に示すように、本実施形態では、サブピクセル並替部19が、あるゲートバスラインgが選択されたときに当該ゲートバスラインgに対応するピクセルの各分割サブピクセル(RH、RL、GH、GL、BH、BL)に対して映像信号に応じた電位が印加されるように、各分割サブピクセルのデータを並び替えて液晶コントローラ13に出力する。
これにより、実施形態2で示した構成により得られる効果に加えて、以下の有利な効果が得られる。すなわち、実施形態2の構成では、上述した図14の(c)に示したように各分割サブピクセルのデータを並び替えるために、ラインメモリ等の記憶手段が必要であるのに対して、本実施形態ではラインメモリ等の記憶手段を必要としないので、回路構成を簡略化して装置コストを低減できる。
また、本実施形態はゲートバスラインgの本数を実施形態2の構成の半分にすることができるので、ゲートバスライン1本当たりの書き込み時間(ハイレベルのパルス幅)を実施形態2の構成よりも長くすることができる。上述したように、液晶容量CLおよび補助容量Cへの充電はゲートバスライン電位がハイレベルである期間に行われるので、この期間を長く取れることにより、TFT51がオンのときに流す電流値を少なくすることができる。そして、電流値を少なくできるので、TFT51のサイズを小さくできる。また、TFTは光を通さないので、TFT51のサイズを小さくすることにより、液晶表示パネル10の開口率を向上させることができる。
ただし、本実施形態の構成では、ソースドライバ12の出力本数(ソースバスラインsの本数)が実施形態2に示した構成の2倍になるので、ソースドライバ12のコストは実施形態2に示した構成よりも高くなる。なお、一般に、ソースドライバの方がゲートドライバよりも回路構成が複雑であり、1ゲートバスラインあたりのゲートドライバのコストよりも1ソースバスライン当たりのソースドライバのコストの方が高価である場合が多い。
〔実施形態4〕
本発明のさらに他の実施形態について説明する。なお、説明の便宜上、上述した実施形態と同じ機能を有する部材には同じ符号を付し、その説明を省略する。
図25は、本実施形態にかかる液晶表示装置1cの概略構成を示す説明図である。この図に示すように、本実施形態にかかる液晶表示装置1cは、実施形態2,3にかかる液晶表示装置1bの構成に加えて、補正データ伸長部71を備えている。また、本実施形態では、記憶部15に記憶させる表示ムラを補正するための補正データを圧縮して記憶させている。補正データ伸長部71は、記憶部15に記憶されている圧縮された補正データを伸長して補正演算部14に出力する。
分割サブピクセル駆動を行う際にサブピクセルの階調tを分割サブピクセルの階調tL,tHに分割するために用いる分割LUT17では、明分割サブピクセルの階調と暗分割サブピクセルの階調との組み合わせが、視角特性の悪い中間調部分の階調をできるだけ使わない組み合わせになるように設定される。このため、各分割サブピクセルにおいて使用しない階調が存在する。したがって、使用されない階調の補正データについては、記憶部15に記憶させる補正データ中に含まれていなくても問題がない。そこで、本実施形態では、実施形態1と同様の方法により作成した補正データのうち、分割サブピクセル駆動時に使用されない階調の補正データを省くことで補正データを圧縮し、圧縮した補正データを記憶部15に記憶させておく。
図26は、圧縮後の補正データにおいて用いられる階調の度数分布表の一例である。すなわち、図26は、サブピクセルの映像信号を分割サブピクセルの映像信号に分割した分割映像信号において分割サブピクセルの階調として利用される階調の頻度を示している。なお、この図に示されていない階調は分割サブピクセルの階調として使用されない。
図26の例の場合、tH,tLで使われる階調数の総和は246階調である。圧縮前の階調数が255階調なので、本実施形態のように各分割サブピクセルにおいて使用されない階調の補正データを省くことにより、補正データのデータサイズを低減できる。
これにより、上述した実施形態と同様の液晶表示パネルを斜め方向から見た場合でも表示ムラを適切に補正することができ、かつ、記憶部15に記憶させる補正データのデータサイズを低減することができる。また、補正データのデータサイズを低減することにより、補正データの転送に必要なデータバスを削減できる。
なお、暗分割サブピクセルと明分割サブピクセルとで使用する階調が異なるので、例えば2ピクセルの補正データを平均して使用する場合などには、隣接するピクセルにおける同色の明分割サブピクセル同士の階調および同色の暗分割サブピクセル同士の階調を平均した結果に対応する組み合わせを用いてもよい。
〔実施形態5〕
本発明のさらに他の実施形態について説明する。なお、説明の便宜上、上述した実施形態と同じ機能を有する部材には同じ符号を付し、その説明を省略する。
図27は、本実施形態にかかる液晶表示装置1dの概略構成を示す説明図である。この図に示すように、液晶表示装置1dは、液晶表示パネル10、ゲートドライバ11、ソースドライバ12、液晶コントローラ13、補正演算部14、記憶部15、疑似階調生成部18、階調DAC(階調デジタルアナログコンバータ)81、およびレギュレータ82を備えている。
記憶部15には、液晶表示パネル10の表示ムラを補正するための補正データが予め格納されている。補正データは個々の液晶表示パネルによって異なるので、各液晶表示パネルの表示ムラ情報から補正データを生成し、外部から記憶部15に書き込みを行う。なお、補正データはサブピクセル毎かつ階調毎に設定されている。
補正演算部14は、入力映像信号におけるサブピクセルのデータに対して、記憶部15に格納されている補正データに基づいて、液晶表示パネル10の表示ムラが視認されにくくなるように補正を行う。
疑似階調生成部18は、表示画像を映像信号の階調数よりも多い階調数で表現するための疑似階調生成処理を行う。
液晶コントローラ13は、補正後の映像信号に基づいて、液晶表示パネル10のゲートドライバ11、ソースドライバ12、および階調DAC81を動作させるための制御信号を生成し、それら各部に伝送する。
階調DAC81は、ソースドライバ12の出力電圧を決めるための基準となる電位(階調基準電位)を出力する。
レギュレータ82は階調DAC81の基準となる電位を生成する。
ソースドライバ12は、液晶コントローラ13からの入力信号と階調DAC81から供給される電圧値とに応じた電位を液晶表示パネル10の各ソースバスラインsに印加する。
ゲートドライバ11は、液晶表示パネル10の各ゲートバスラインgに液晶コントローラ13からの入力信号に応じたタイミングで順次電圧を印加する。
図28は、液晶表示パネル10におけるTFTガラス基板31の概略構成を示す説明図である。この図に示すように、本実施形態では、図9に示した構成と同様の液晶表示おパネル10を用いる。なお、本実施形態では、説明の便宜上、ソースバスラインsをゲートドライバ11に近い側(図中左側)から順にSZ0,SY0,SX0,SZ1,SY1,SX1,…,SZ1919,SY1919,SX1919と称し、ゲートバスラインgをソースドライバ12に近い側(図中上側)から順にG0,G1,G2,…,G2159と称する。
図29は、階調DAC81の構成例を示す説明図である。この図に示すように、階調DAC81は、2つの不揮発性メモリ(基準電位記憶部)BANK_AおよびBANK_Bと、切り替え器MUXと、メモリMと、D/A(デジタル/アナログ)コンバータDACと、アンプAとを備えている。
不揮発性メモリBANK_AおよびBANK_Bには、それぞれ18種類の出力電圧の設定情報が格納されている。図30の(a)は不揮発性メモリBANK_Aに格納されている出力電圧の設定情報を示しており、図30の(b)は不揮発性メモリBANK_Bに格納されている出力電圧の設定情報を示している。不揮発性メモリBANK_AおよびBANK_Bに格納される電位は、視角による誤差が小さくなるように予め測定用画像を表示させた表示画面の輝度を測定した結果に基づいて設定されている。
切り替え器MUXは、液晶コントローラ13から入力されるBANK_SEL信号に基づいて、出力電圧の設定に用いる不揮発性メモリをBANK_AまたはBANK_Bに切り替える。すなわち、暗分割サブピクセルの駆動時には不揮発性メモリBANK_Aを用い、明分割サブピクセルの駆動時には不揮発性メモリBANK_Bを用いるように、使用する不揮発性メモリを切り替える。
なお、分割サブピクセル数が2つである場合、不揮発性メモリBANKは少なくとも2個必要であるが、2個に限らず、3個以上備えてもよい。例えばソースバスライン毎あるいは複数のソースバスラインからなるソースバスライン群毎に不揮発性メモリBANKを備え、表示ムラの位置や程度に応じてγを調整するようにしてもよい。
メモリMは、切り替え器MUVで選択された情報DATA0〜DATA17を一次的に格納する。
D/AコンバータDACは、メモリMに格納された情報DATA0〜DATA17に応じた電圧を出力する。
具体的には、D/AコンバータDACには基準電圧となるVREFINがレギュレータ82から入力されており、D/AコンバータDACが10ビットのD/Aコンバータである場合、
OUTn=0(GND)+DATAn/1023×(VREFIN−0(GND))
に基づいて出力電圧を設定する。なお、n=0,1,2,…,17(0から17までの整数)である。
アンプAは、D/AコンバータDACからの出力電圧を増幅して出力する。
なお、不揮発性メモリBANKのデータを外部(例えば補正演算部14あるいは液晶コントローラ13)に設け、メモリMに情報DATA0〜DATA17を直接書き込むようにしてもよい。
図31は、ソースドライバ12と液晶表示パネル10との接続部の構成を示す説明図である。この図に示すように、ソースドライバ12は、複数のソースドライバ12a,12b,・・・12fから構成されている。
VH255,…,VH0,VL0,…,VL255は、階調の基準電源(階調基準電位)と呼ばれるものであり、階調DAC81の出力端子OUT0…OUT17から供給される。LV0,…,LV5は液晶コントローラ13から送られてくる画像データを表す信号である。LBRはソースドライバ12のシフト方向を設定する信号であり、シフト方向の左右反転等に使用される。本実施形態では、簡単のためにシフト方向は固定とし、LBRは常にハイレベルであるものとする。LSはソースドライバ12の出力タイミングを規定するラッチパルス信号であり、REVは極性反転を制御するための信号であり、CLKはクロック信号であり、SSPはデータの開始点を表すスタートパルス信号である。
ソースドライバ12は、上記階調基準電位と上記各信号とに応じた電圧を液晶表示パネル10のソースバスラインsに供給する。本実施形態では、ソースドライバ12a,12b・・・12fが、それぞれ960本のソースバスラインsに電圧を供給する。
図32は、ソースドライバ12a〜12fの構成を示す説明図である。この図に示すように、ソースドライバ12a〜12fは、コンパレータ91、データラッチ&シリアル/パラレル変換部92、シフトレジスタ93、サンプリングメモリ94、ホールドメモリ95、レベルシフタ96、基準電圧発生回路97、DAコンバータ98、および出力回路99を備えている。
コンパレータ91には、液晶コントローラ13からクロック信号CLKおよび画像データLV0,…,LV5が入力され、コンパレータ91は画像データLV0,…,LV5を低振幅の入力信号電圧から通常のディジタル入力信号電圧(CMOSレベル)に変換してデータラッチ&シリアル/パラレル変換部92に出力し、クロック信号CLKをデータラッチ&シリアル/パラレル変換部92およびシフトレジスタ93に出力する。なお、コンパレータ91は必須の構成ではなく、省略してもよい。
データラッチ&シリアル/パラレル変換部92は、入力された画像データを一次的にラッチし、画像データをシリアルからパラレルに変換してサンプリングメモリ94に出力する。
シフトレジスタ93は、双方向のシフトレジスタであり、クロック信号CLKに応じてシフト動作を行い、画像データをサンプリングするビットを選択する。
サンプリングメモリ94は、時分割して入力される画像データをサンプリングする。
ホールドメモリ95は、ラッチパルスLSに応じて、サンプリングメモリ94がサンプリングした画像データを一括してラッチする。
レベルシフタ96はホールドメモリ95がラッチした画像データをアナログ回路部電源レベルにシフトしてDAコンバータ98に送る。
基準電圧発生回路97は、階調DAC81から入力される階調基準電位(VH255,…,VH0,VL0,…,VL255;図30参照)に基づいて、図33に示す演算式に基づいて階調基準電位間の電位(本実施形態では256階調)の電位を算出する。なお、図33には246階調のうちの一部の演算式を抜粋して記載しているが、実際には256階調全てを算出する。
DAコンバータ98は、画像データに応じたアナログ信号を発生させ、出力回路99に送る。具体的には、DAコンバータ98は、REV信号を参照して図33のVHnあるいはVLn(n=0〜255)を選択し、基準電圧発生回路97で算出された電圧に基づいて画像データに応じた電圧を選択する。
出力回路99は、オペアンプと出力バッファとで構成されたボルテージフォロワであり、960本の液晶駆動出力端子に256階調×2種類のアナログ信号を出力する。図34は、分割サブピクセルに印加される電圧に対する輝度比を示した液晶の電圧輝度比曲線である。
図35は、分割サブピクセルに供給される電圧波形を示す説明図である。
ゲートバスライン電位は、分割サブピクセルのTFT51のゲートに接続されたゲートバスラインgの電位であり、この電位がソースバスラインsの電位より高くなった時にTFT51がオン(オープン)してソース端子とドレイン端子との間で電流が流れる。これにより、ソースバスライン電位が画素電極34に印加され、液晶容量CLおよび補助容量Cが充電される。補助容量Cの電位はTFT51がオフしている間も保持されて画素電極34とVCOMとの間の電位差は一定になり、その間に液晶にかかる電界が維持される。
TFT51がオフされた後、次にオンするのは次のフレームである。図35において次のフレームのソースバスライン電位および画素電極電位をVCOMより低くしているのは、液晶に一定の方向に電位をかけ続けると液晶材に含まれる不純物の影響で焼き付きが発生したり、沸騰したりするため、電界のかかる方向をフレーム毎に逆にする(反転させる)ためである。なお、以下の説明では、ソースバスラインsに印加されるVCOMよりも高い電位を階調毎にVH0,VH1,…,VH255とし、VCOMより低い電位を階調毎にVL0,VL1,…,VL255とする。
液晶コントローラ13からソースドライバ12a〜12fに入力される制御信号rev(図31,図32参照)は、このソースバスラインsに印加する電位の極性反転を制御するための信号であり、制御信号revをハイレベルとローレベルとに切り替えることにより、図36に示すように、各分割サブピクセルの極性(対向電極電位VCOMに対する極性)がフレーム毎に反転するように制御される。
図37は、液晶表示パネル10の駆動信号の波形を示す説明図である。なお、データの並びは上から順に入力されるものとする。
SSPは1ゲートバスラインの毎の画像データのスタートパルスであり、このスタートパルスが入力された直後から各ピクセルの画像データがソースドライバ12に入力される。
1ゲートバスライン分の画像データが入力された後、ラッチパルスLSが入力されると、直前に入力された画像データに基づいて各ソースバスラインsに対する出力が行われる。この時、液晶コントローラ13から階調DAC81に入力されるBANK_SELがラッチパルスLSと次のラッチパルスLSとの間で変化することで、BANK_Aに基づく出力とBANK_Bに基づく出力とが切り替えられる。これにより、暗分割サブピクセル用の出力DLnおよび明分割サブピクセル用の出力DHnの2種類の出力を行うことができる。一方、ゲートドライバ側では、DL,DHの変化にかかわらず、ハイレベルの信号を出力するゲートバスラインgを順次シフトさせていく。これにより、分割サブピクセル毎に表示を行うことができる。
図38は、本実施形態にかかる液晶表示装置1dの視角特性を示すグラフである。また、図39の(a)は液晶表示装置1dを図39の(b)に示すように階調DAC81の不揮発性メモリBANKを1種類のみとして駆動した比較例における視角特性を示すグラフである。なお、図38および図39は、いずれもCSP方式の液晶表示パネルを用いた場合の例を示している。MVA方式の液晶表示パネルの場合には、どの方位から見たかによって見え方が変化するので、実施形態1のようにどの方位から見たかを示すパラメータφを追加する必要がある。
図38に示したように、本実施形態の液晶表示装置1dでは、図39の(a)と比較して、正面と斜めとの階調輝度比曲線の差が小さくし、視角に対する影響を受けにくくすることができる。
次に、補正データを作成するための測定時の処理について説明する。
図40は、補正データを作成る際に行う測定用の表示に用いる階調DAC81の不揮発性メモリBANK_AとBANK_Bの設定データを示している。図40の(a)に示した不揮発性メモリBANK_AおよびBANK_Bのデータを用いて表示を行うことにより、全ての分割サブピクセルに暗分割サブピクセルの場合と同じ電圧が印加される。これにより、暗分割サブピクセルの測定を行うことができる。
同様に、図40の(b)に示した不揮発性メモリBANK_AおよびBANK_Bのデータを用いて表示を行うことにより、全ての分割サブピクセルに明分割サブピクセルの場合と同じ電圧が印加される。これにより、明分割サブピクセルの測定を行うことができる。
このようにして測定した測定データに基づいて、実施形態2と同様の方法(フーリエ変換を利用してローパスフィルタ処理を行う方法)により、補正値を生成する。
これにより、全てのサブピクセルについて明分割サブピクセルおよび暗分割サブピクセルの補正値を求める。
このように、本実施形態では、各分割サブピクセルを同じ入力階調電圧で駆動したときの測定結果に基づいて補正データを生成しておき、生成した補正データを用いて入力映像信号を補正する。これにより、従来技術のように見かけ上の測定データから補正データを生成するのではなく、実際の動作に合わせて補正を行うことができるので、斜めから見た場合の補正の精度を向上させることができる。
また、本実施形態では、階調DAC81の基準電圧を2種類用意しておき(不揮発性メモリBANK_AおよびBANK_B)、明分割サブピクセルと暗分割サブピクセルとで利用する基準電圧を切り替えることにより、暗分割サブピクセルと明分割サブピクセルに印加する電位を変える。また、上記2種類の基準電圧は、各階調に対応する明分割サブピクセルと暗分割サブピクセルの基準電圧を同じに設定して測定用の画像(ベタ画像)を表示させ、測定用の画像が表示されている表示画面を測定した結果に基づいて、視角特性を改善できるように設定しておく。これにより、入力映像データに応じた映像を表示する際の視角特性を改善させることができる。
〔実施形態6〕
本発明のさらに他の実施形態について説明する。なお、説明の便宜上、上述した実施形態と同じ機能を有する部材には同じ符号を付し、その説明を省略する。
図41は、本実施形態にかかる液晶表示装置1eの概略構成を示す説明図である。この図に示すように、液晶表示装置1eは、液晶表示パネル10、ゲートドライバ11、ソースドライバ12、液晶コントローラ13、補正演算部14、記憶部15、疑似階調生成部18、階調DAC(階調デジタルアナログコンバータ)81b、レギュレータ82、CS電源回路83、VCOM電源回路84、および切替回路(SW)85を備えている。
記憶部15には、液晶表示パネル10の表示ムラを補正するための補正データが予め格納されている。補正データは個々の液晶表示パネルによって異なるので、各液晶表示パネルの表示ムラ情報から補正データを生成し、外部から記憶部15に書き込みを行う。なお、補正データはサブピクセル毎、かつ階調毎に設定されている。
補正演算部14は、入力映像信号におけるサブピクセルのデータに対して、記憶部15に格納されている補正データに基づいて、液晶表示パネル10の表示ムラが視認されにくくなるように補正を行う。
疑似階調生成部18は、表示画像を映像信号の階調数よりも多い階調数で表現するための疑似階調生成処理を行う。
液晶コントローラ13は、補正後の映像信号に基づいて、液晶表示パネル10のゲートドライバ11、ソースドライバ12、およびCS電源回路83を動作させるための制御信号を生成し、それら各部に伝送する。
レギュレータ82は、階調DAC81b、VCOM電源回路84、およびCS電源回路83の基準となる電位を生成する。
階調DAC81bは、ソースドライバ12の出力電圧を決めるための基準となる電位(階調基準電位)を出力する。本実施形態では、階調DAC81bは、上述した図39の(b)と同様の18種類の階調基準電位を出力する。
ソースドライバ12は、液晶コントローラ13からの入力信号と階調DAC81bから供給される電圧値とに応じた電位を液晶表示パネル10の各ソースバスラインsに印加する。
VCOM電源回路84は、液晶表示パネル10のCFガラス基板32に設けられた対向電極35に印加する電圧を生成する回路である。この対向電極35に印加される電位は、ソースドライバ12を経由して液晶表示パネル10に供給される。
CS電源回路83は、液晶表示パネル10の分割サブピクセルの補助容量CにおけるCF側の電極(補助容量配線CS)に供給する電圧を生成する回路である。この補助容量配線CSに供給される電位は、切替回路85およびソースドライバ12を経由して液晶表示パネル10に供給される。
切替回路85は、出力電圧を、対向電極配線52に出力する電圧(VCOM電圧)と補助容量配線CSに出力する電圧(CS電圧)とに切り替えるスイッチである。
ゲートドライバ11は、液晶表示パネル10の各ゲートバスラインgに液晶コントローラ13からの入力信号に応じたタイミングで順次電圧を印加する。
図42は、液晶表示パネル10におけるTFTガラス基板31およびCFガラス基板32の配線構造を示す説明図である。また、図43は、液晶表示パネル10における各サブピクセル21の等価回路図である。
図42に示すように、TFTガラス基板31には、縦方向(y軸方向;矩形形状の液晶表示装置10の短手方向)に延伸する多数のソースバスラインsと、横方向(x軸方向;矩形形状の液晶表示装置10の長手方向)に延伸する多数のゲートバスラインgとが備えられている。各ゲートバスラインgはゲートドライバ11に接続され、各ソースバスラインsはソースドライバ12に接続されている。
ソースバスラインsの本数は横方向(x軸方向)の表示ピクセル数の3倍(FHDであれば1920×3=5760本)になっており、ゲートバスラインgの本数は縦方向(y軸方向)の表示ピクセル数と同数(FHDであれば1080)になっている。なお、本実施形態では、説明の便宜上、各ソースバスラインsを、ゲートドライバ11側から順にSZ0,SY0,SX0,SZ1,SY1,SX1,…,SZ1919,SY1919,SX1919と称する。また、各ゲートバスラインgを、ソースドライバ12側から順にG0,G1,G2,…,G1079と称する。
図42に破線で示したように、CFガラス基板32におけるゲートドライバ11側の端部には、一端がソースドライバ12に接続された、液晶表示パネル10の縦方向(y軸方向)に沿って延伸する複数(本実施形態では12本)の補助容量幹配線(補助容量配線の束)CStが配置されている。また、それら各補助容量幹配線CStには、液晶表示パネル10の横方向(x方向)に延伸する補助容量配線CSが接続されている。
なお、本実施形態では、補助容量幹配線CStをゲートドライバ11側から順にCSt0,CSt1,…,CSt11と称し、各補助容量配線CSをソースドライバ12側から順にCS0,CS1,…,CS11と称する。補助容量配線CS0,CS1,…,CS11は、それぞれ補助容量幹配線CSt0,CSt1,…,CSt11に接続されている。すなわち、補助容量配線CS0は補助容量幹配線CSt0に接続され、補助容量配線CS1は補助容量幹配線CSt1に接続され、補助容量配線CS11は補助容量幹配線CSt11に接続されている。また、12本の補助容量配線CS0,CS1,…,CS11を1組とする補助容量配線群が液晶表示パネル10の縦方向(y軸方向)に沿って複数配置されている。すなわち、ある組の補助容量配線群の補助容量配線CS11に対して縦方向に隣接する位置に次の補助容量配線群の補助容量配線CS0が配置されている。
ソースバスラインsとゲートバスラインgとは格子状に配置されており、それぞれの交点にはTFT51がゲートバスラインgを挟んで上下に2個ずつ配置されている。TFT51のソース端子51sはソースバスラインsに接続され、ゲート端子51gはゲートバスラインgに接続され、ドレイン端子51dは分割サブピクセル22aまたは22bの画素電極34に接続されている。すなわち、本実施形態では、各サブピクセル21の分割サブピクセル22a,22bが共通のゲートバスラインgに接続されている。
TFT51は各分割サブピクセルのスイッチング素子として備えられており、TFT51が接続されているソースバスラインsの電位よりもゲートバスラインgの電位が高くなった場合にスイッチがオンとなって画素電極34にソースバスラインsの電位が印加される。
また、図43に示したように、各分割サブピクセル22a,22bの対向電極35は対向電極配線52に接続されており、各対向電極35には対向電圧VCOMが印加される。また、CFガラス基板32における各分割サブピクセル22a,22bに対応する位置にはそれぞれ補助容量配線CSn,CSn+1が配置されており、分割サブピクセル22aでは画素電極34と補助容量配線CSnとの間に補助容量Cが形成され、分割サブピクセル22bでは画素電極34と補助容量配線CSn+1との間に補助容量Cが形成されている。
図44は、VCOM電源回路84の構成を示す説明図である。この図に示すように、VCOM電源回路84は、不揮発性メモリ101、DAC102、およびアンプ103を備えている。
不揮発性メモリ101は、液晶表示パネル毎に設定されるVCOM電位(対向電極電位)を示す電位設定情報VCOM_DATAを記憶する。
DAC(デジタルアナログコンバータ)102は、外部から入力される基準電圧VREFINと不揮発性メモリ101に記憶されている電位設定情報VCOM_DATAとに基づいてVCOM電位を生成する。具体的には、DAC102は、
VCOM=VREFIN×VCOM_DATA/1023
に基づいてVCOM電位を生成する。
アンプ103は、DAC102の出力電位を電流増幅し、ソースドライバ12、CS電源回路83、および切替回路85に出力する。
図45は、CS電源回路83の構成を示す説明図である。この図に示すように、CS電源回路83は、電源回路104とスイッチ105a〜105fとを備えている。
電源回路104は、外部から入力される基準電位VREFINとVCOM電源回路84から入力されるVCOM電位とに基づいて2種類の電源電圧A,Bを生成する。
CS電源回路83の出力は振動電源であり、上記の2種類の電源電圧A,Bのうちは、電源電圧Aは振動電源の上側(高電位側)の電位を作るための電源となり、電源電圧Bは下側(低電位側)の電位を作るための電源となる。なお、CS電源回路83の出力のDC成分はVCOM電位になるように設定する。また、電源電圧A,Bを印加する時間は特に限定されるものではなく、液晶表示パネル10の特性等に応じて適宜設定すればよい。
CS電源回路83の出力波形の振幅をCS_ACとすると電源電圧A,Bの電位は、
A=VCOM+CS_AC/2
B=VCOM−CS_AC/2
で表される。
なお、CS電源回路83の出力波形の振幅CS_ACは補助容量C等に依存するので、液晶表示パネル毎に最適な値に設定する。また、印加する時間についても視角特性が適切となるように設定する。
スイッチ105a〜105fは、電源回路104から出力される電源電圧A,Bが入力される2つの入力端子と、2つの出力端子OUTi−1,OUTi(iは1から11までの奇数)と、液晶コントローラ13から制御信号SEL0〜SEL5が入力される制御端子とを備えている。そして、スイッチ105a〜105fは、制御信号SEL0〜SEL5が0の時には、電源電圧Aを出力端子OUTi−1から出力し、電源電圧Bを出力端子OUTiから出力する。また、スイッチ105a〜105fは、制御信号SEL0〜SEL5が1の時には、電源電圧Aを出力端子OUTiから出力し、電源電圧Bを出力端子OUTi−1から出力する。これにより、明分割サブピクセルの補助容量配線CSには電源電圧Aが供給され、暗分割サブピクセルの補助容量配線CSには電源電圧Bが供給される。
また、スイッチ105a〜105fの出力端子OUT0〜OUT11と、液晶表示パネル10の各補助容量配線CS0〜CS11とは、
CS0=OUT0、CS1=OUT1、・・・CS11=OUT11
となるように接続されている。
図46は、階調DAC81bの構成例を示す説明図である。この図に示すように、階調DAC81は、不揮発性メモリ(基準電位記憶部)BANKと、メモリMと、D/A(デジタル/アナログ)コンバータDACと、アンプAとを備えている。
不揮発性メモリBANKには18種類の出力電圧の設定情報DATA0〜DATA17が格納されている。
メモリMは、不揮発性メモリに格納された情報DATA0〜DATA17を一次的に格納する。
D/AコンバータDACは、メモリMに格納された情報DATA0〜DATA17に応じた電圧を出力する。具体的には、D/AコンバータDACには基準電圧となるVREFINがレギュレータ82から入力されており、D/AコンバータDACが10ビットのD/Aコンバータである場合、
OUTn=0(GND)+DATAn/1023×(VREFIN−0(GND))
に基づいて出力電圧を設定する。なお、n=0,1,2,…,17(0から17までの整数)である。
アンプAは、D/AコンバータDACからの出力電圧を増幅して出力する。
なお、メモリBANKのデータを外部(例えば補正演算部14あるいは液晶コントローラ13)に設け、メモリMに情報DATA0〜DATA17を直接書き込むようにしてもよい。
切替回路85は、液晶表示パネル10の表示ムラを測定するときにはVCOM電源回路84から出力されるVCOM電圧をソースドライバ12に出力し、通常の画像表示時(入力映像信号を補正して表示させる時)にはCS電源回路83からの出力電圧をソースドライバ12に出力する。
ソースドライバ12は、実施形態5で説明した処理に加えて、液晶コントローラ13から入力される映像データと階調DAC81bから入力される階調基準電圧とに応じた電圧を各ソースバスラインsに出力する。ソースドライバ12から各ソースバスラインsに供給する電圧の生成方法は実施形態5と同様であるので、ここではその説明を省略する。
また、ソースドライバ12は、VCOM電源回路84から入力されるVCOM電圧を対向電極配線52を介して対向電極35に出力するとともに、切替回路85を介して入力されるCS電圧(表示ムラの測定時はVCOM電圧)を、補助容量幹配線CSt0〜CSt11を介して補助容量配線CS0〜CS11に出力する。
図47は、各補助容量配線CSにVCOM電圧を供給した時の分割サブピクセルの電圧波形を示している。ゲートバスライン電位がソースバスライン電位より高くなるとTFT51がオン(オープン)になり、ソース端子とドレイン端子との間を電流が流れる。これにより、ソースバスライン電位が画素電極34および補助容量CのTFTガラス基板31側(画素電極34)に印加され、分割サブピクセルの充電が行われる。TFT51がOFFしている間も補助容量Cの電位は保持されて画素電極34と対向電極35(VCOM電圧)との電位差は一定になり、液晶に印加された電界は維持される。TFT51がオフされた後、次にオンするのは次のフレームである。次のフレームにおけるソースバスライン電位が対向電極電圧VCOMより低くなっているのは、液晶に一定の方向に電位をかけ続けると、液晶材に含まれる不純物の影響で焼き付きが発生したり、沸騰したりするため、電界のかかる方向を逆方向にするためである。
ソースバスラインSに印加される電位について、VCOMよりも高い電位を階調毎にVH0,VH1,…,VH255とし、VCOMよりも低い電位を階調毎にVL0,VL1,…,VL255とする。
この時、ソースバスラインSに印加される電位は、VH(VH0,VH1,…,VH255)の場合もVL(VL0,VL1,…,VL255)の場合もグランド(GND)電位よりも高いので、図47に示したようにソースバスライン電位がグランド側に引き込まれるという現象が発生する。これにより、画素電極34に印加される電位がずれる。これを補正すために、CFガラス基板32に設けられた対向電極35に印加する電位(対向電極電位)を調整(対向電極電位調整)する。上記の引き込み現象は、グランド電位に対する浮遊容量によって引き起こされるため、液晶表示パネルの個体によるばらつきがある。そのため、個々の液晶表示パネル毎に対向電極電位VCOMの値を調整する。
上述したVCOM電源回路84の不揮発性メモリ101には、このような対向電極電位調整により設定されたVCOM電位(対向電極電位)を示す電位設定情報VCOM_DATAが格納される。
また、対向電極電位調整を行った後、切替回路85を制御して各補助容量配線CSにVCOM電圧を供給させるとともに、各分割ピクセルに測定用画像(ベタ画像)を表示させ、実施形態1と同様、測定用画像を表示させた表示画面の輝度を複数の視角方向から測定する。そして、その測定結果に基づいて、実施形態2と同様の方法により、補正データを生成して記憶部15に格納しておく。
図48は分割サブピクセルの駆動電圧波形を示す説明図であり、(a)は明分割サブピクセル、(b)は暗分割サブピクセルの駆動電圧波形を示している。上述したように、本実施形態では補助容量配線CSの電圧を振動電圧(振動電源)としている。また、補助容量Cの両極板のうち、TFTガラス基板31側(画素電極34側)の極板の電位は、補助容量配線CSの電位が変化したときに、当該補助容量Cの両極板間の電位差を維持するように変化する。したがって、補助容量配線CSの電位を変化させることによって画素電極34の電位が変化する。
なお、本実施形態では、CS電源回路83がクロススイッチになっているので、サブピクセル21を構成する各分割サブピクセル22a,22bの画素電極34の電位変化は同時に起こる。このため、両分割サブピクセル22a,22bを合わせた輝度は各分割サブピクセル22a,22bの画素電極34の電位変化が起こっても一定になる。
この動作により、ソースバスラインsに印加されるソースバスライン電位が同じであっても、液晶容量CLおよび補助容量Cに充電される電荷を分割サブピクセル22aと分割サブピクセル22bとで異ならせ、実施形態2と同様に分割サブピクセル駆動を実現することができる。
なお、各分割サブピクセル22a,22bに対する印加電圧の極性(対向電極電位VCOMに対する極性)は、上述した図36と同様に、フレーム毎に反転するように制御される。
図49は、CS電源回路83の出力波形の振幅CS_ACをCS_AC=0.2Vとした場合の、明分割サブピクセルおよび暗分割サブピクセルにおけるVL(ソースバスライン電位を対向電極電位VCOMに対して負極性に設定する場合の画素電極34と対向電極35との電位差)、VH(ソースバスライン電位を対向電極電位VCOMに対して正極性に設定する場合の画素電極34と対向電極35との電位差)、および(VH−VL)/2のうちの一部を示す説明図である。
また、図50の(a)は本実施形態のように補助容量配線CSの電位を変動させた場合の階調輝度比曲線を示すグラフであり、図50の(b)は補助容量配線CSの電位を対向電極電位で一定にした場合(比較例)の階調輝度比曲線を示すグラフである。
図50の(a)に示したように、本実施形態のように補助容量配線CSの電位を変化させることにより、入力映像データに応じた映像を表示する際の視角特性を改善させることができる。
また、本実施形態では、各分割サブピクセルを同じ入力階調電圧で駆動したときの測定結果に基づいて補正データを生成しておき、生成した補正データを用いて入力映像信号を補正する。これにより、従来技術のように見かけ上の測定データから補正データを生成するのではなく、実際の動作に合わせて補正を行うことができるので、斜めから見た場合の補正の精度を向上させることができる。
なお、図41に示した構成では、切替回路85にCS電源回路83およびVCOM電源回路84の出力を入力し、切替回路85が補助容量配線CSに出力する電圧をCS電源回路83からの出力電圧にするかVCOM電源回路84からの出力電圧にするかを切り替えているが、これに限るものではない。例えば、補正データを生成するための測定時に、CS電源回路83の電源回路104に入力される基準電位VREFINをVCOM電圧に切り替えるようにしてもよい。
〔まとめ〕
本発明の態様1にかかる液晶表示装置1a〜1eは、複数の分割絵素(分割サブピクセル22)からなる絵素(サブピクセル21)を複数備えた液晶表示パネル10と、入力映像信号の階調毎かつ前記分割絵素(分割サブピクセル22)毎に設定された補正データを記憶する記憶部15と、入力映像信号を前記補正データに基づいて補正して前記分割絵素(分割サブピクセル22)毎の補正後映像信号を生成する補正演算部14と、前記補正後映像信号に応じて前記各分割絵素(分割サブピクセル22)を駆動する駆動部(ゲートドライバ11、ソースドライバ12、液晶コントローラ13)とを備え、前記補正データは、所定の測定用画像を表示させた前記液晶表示パネル10の表示特性を複数の視角方向から測定した結果に基づいて、前記液晶表示パネル10の表示ムラを視角方向が異なる場合でも抑制できるように生成された補正データであることを特徴としている。
上記の構成によれば、測定用画像を表示させた前記液晶表示パネル10の表示特性を複数の視角方向から測定した結果に基づいて前記液晶表示パネル10の表示ムラを視角方向が異なる場合でも抑制できるように生成された補正データを用いて入力映像信号を補正し、補正後映像信号に基づいて各分割絵素を駆動する。これにより、視角方向にかかわらず表示ムラを適切に補正することができる。
本発明の態様2にかかる液晶表示装置1b〜1eは、上記態様1において、前記補正データは、前記各分割絵素(分割サブピクセル22)に同電位を印加したときの前記液晶表示パネル10の表示特性を複数の視角方向から測定した結果に基づいて分割絵素(分割サブピクセル22)毎に設定された補正データである構成である。
上記の構成によれば、各分割絵素(分割サブピクセル22)に同電位を印加したときの測定結果に基づいて生成された補正データを用いて各分割絵素(分割サブピクセル22)を個別に駆動することにより、絵素(サブピクセル21)を構成する2つの分割絵素(分割サブピクセル22)の視角特性の差を考慮しなくても、表示ムラの補正を視角方向にかかわらず適切に行うことができる。
本発明の態様3にかかる液晶表示装置1bは、上記態様2において、前記駆動部(ゲートドライバ11、ソースドライバ12、液晶コントローラ13)は、ゲートドライバ11とソースドライバ12とを備え、前記絵素(サブピクセル21)は2つの分割絵素(分割サブピクセル22)からなり、各絵素(サブピクセル21)を構成する2つの分割絵素(分割サブピクセル22)は互いに異なるゲートバスラインgに接続され、かつ互いに共通のソースバスラインsに接続されており、前記ゲートドライバ11は前記ゲートバスラインgを順次選択し、前記ソースドライバ12は、前記ゲートドライバ11により選択されたゲートバスラインgに接続されている各分割絵素(分割サブピクセル22)に対して前記ソースバスラインsを介して前記補正後映像信号における当該分割絵素(分割サブピクセル22)の階調に応じた電位を印加する構成である。
上記の構成によれば、絵素(サブピクセル21)が複数の分割絵素(分割サブピクセル22)で構成された液晶表示パネル10において、各分割絵素(分割サブピクセル22)を個別に駆動することができる。したがって、補正データを生成するための測定時には各分割絵素(分割サブピクセル22)に同電位を印加し、通常表示時(入力映像信号を補正データに応じて補正して表示させる時)には補正データに応じて各分割絵素を制御することができる。また、ソースバスラインsを分割絵素(分割サブピクセル22)毎に設ける場合に比べて、ソースバスラインsの数を低減し、コストダウンを図ることができる。
本発明の態様4にかかる液晶表示装置1cは、上記態様2において、前記駆動部(ゲートドライバ11、ソースドライバ12、液晶コントローラ13)は、ゲートドライバ11とソースドライバ12とを備え、前記絵素(サブピクセル21)は2つの分割絵素(分割サブピクセル22)からなり、各絵素(サブピクセル21)を構成する2つの分割絵素(分割サブピクセル22)は互いに共通のゲートバスラインgに接続され、かつ互いに異なるソースバスラインsに接続されており、前記ゲートドライバ11は前記ゲートバスラインgを順次選択し、前記ソースドライバ12は、前記ゲートドライバ11により選択されたゲートバスラインgに接続されている各分割絵素(分割サブピクセル22)に対して前記ソースバスラインsを介して前記補正後映像信号における当該分割絵素(分割サブピクセル22)の階調に応じた電位を印加する構成である。
上記の構成によれば、絵素(サブピクセル21)が複数の分割絵素(分割サブピクセル22)で構成された液晶表示パネルに10おいて、各分割絵素(分割サブピクセル22)を個別に駆動することができる。したがって、補正データを生成するための測定時には各分割絵素(分割サブピクセル22)に同電位を印加し、通常表示時(入力映像信号を補正データに応じて補正して表示させる時)には補正データに応じて各分割絵素(分割サブピクセル22)を制御することができる。
また、同じ絵素(サブピクセル21)を構成する2つの分割絵素(分割サブピクセル22)を共通のゲートバスラインgに接続することにより、それら各分割絵素(分割サブピクセル22)を異なるゲートバスラインgに接続する場合よりもゲートバスラインgの数を低減できる。これにより、各分割絵素(サブピクセル21)に対する液晶の書き込み時間を長くすることができるので、各分割絵素(分割サブピクセル22)に備えられるスイッチング素子のサイズを小さくできる。すなわち、書き込み時間が短い場合には書き込み時間内に補助容量の充電を完了させるためにスイッチング素子をオンしたときに大容量の電流を流す必要があり、スイッチング素子のサイズを大きくする必要があるが、書き込み時間を長くすることにより、スイッチング素子のサイズを低減できる。また、スイッチング素子のサイズを小さくすることによって生じる余剰スペースを利用して、配線を太くするなどの表示ムラ抑制対策を行うことができる。あるいは、スイッチング素子のサイズを小さくすることにより、液晶表示パネル10の開口率を向上させることができる。
本発明の態様5にかかる液晶表示装置1dは、上記態様3または4において、前記ソースドライバ12は、映像信号における複数の階調値に対応する前記ソースバスラインsに対する出力電圧の設定情報を2組記憶した基準電位記憶部(不揮発性メモリBANK_A、BANK_B)を備え、前記絵素(サブピクセル21)を構成する2つの分割絵素(分割サブピクセル22)に対して、2組の前記設定情報のうちの互いに異なる組の設定情報を用いて設定した出力電圧を出力する構成である。
上記の構成によれば、各分割絵素(分割サブピクセル22)の階調を明分割絵素と暗分割絵素とに容易に設定することができる。
本発明の態様6にかかる液晶表示装置1dは、上記態様5において、前記基準電位記憶部(不揮発性メモリBANK_A、BANK_B)は、前記2組の設定情報をソースバスラインs毎または複数のソースバスラインsからなるソースバスライン群毎に記憶しており、前記ソースドライバ12は、各分割絵素(分割サブピクセル22)に対する出力電圧を当該分割絵素(分割サブピクセル22)が接続されたソースバスラインsに対応する前記設定情報を用いて設定する構成である。
上記の構成によれば、各分割絵素(分割サブピクセル22)に対する出力電圧をソースバスラインs毎あるいはソースバスライン群毎に調整することができる。
本発明の態様7にかかる液晶表示装置1eは、上記態様2において、前記駆動部(ゲートドライバ11、ソースドライバ12、液晶コントローラ13)は、ゲートドライバ11とソースドライバ12とを備え、前記絵素(サブピクセル21)は2つの分割絵素(分割サブピクセル22)からなり、各絵素(サブピクセル21)を構成する2つの分割絵素(分割サブピクセル22)は互いに共通のゲートバスラインgに接続され、かつ互いに共通のソースバスラインsに接続されており、前記ゲートドライバ11は前記ゲートバスラインgを順次選択し、前記ソースドライバ12は、前記ゲートドライバ11により選択されたゲートバスラインgに接続されている各分割絵素(分割サブピクセル22)に対して前記ソースバスラインsを介して前記補正後映像信号における当該分割絵素(分割サブピクセル22)の階調に応じた電位を印加し、前記各絵素(サブピクセル21)は、画素電極34と、ゲート端子51gがゲートバスラインgに接続され、ソース端子51sがソースバスラインsに接続され、ドレイン端子51dが画素電極34に接続されたスイッチング素子(TFT51)と、前記画素電極34に対して液晶層33を介して対向配置された対向電極35と、前記画素電極34と容量結合する補助容量電極(補助容量配線CS)とを備え、前記補助容量電極(補助容量配線CS)は、絵素(サブピクセル21)を構成する2つの分割絵素(分割サブピクセル22)についてそれぞれ個別に設けられ、かつ前記2つの分割絵素(分割サブピクセル22)毎に異なる電位が印加される構成である。
上記の構成によれば、絵素(サブピクセル21)を構成する2つの分割絵素(分割サブピクセル22)に対する印加電圧を、各補助容量電極(補助容量配線CS)の電位を制御することによって異ならせることができる。これにより、各分割絵素(分割サブピクセル22)を共通のゲートバスラインgに接続し、かつ互いに共通のソースバスラインsに接続することができるので、ゲートバスラインgおよびソースバスラインsの数を低減することができる。したがって、ゲートドライバ11およびソースドライバ12の構成を簡略化し、コストダウンを図ることができる。また、補正データを生成するために各分割絵素(分割サブピクセル22)に同電位を印加する時には、各補助容量電極を(補助容量配線CS)共通の電源に接続するだけでよいので、測定用の電位を印加するための回路を安価に実現することができる。
本発明の態様8にかかる液晶表示装置(1b〜1e)は、上記態様1から7のいずれかにおいて、入力映像信号における絵素(サブピクセル21)の階調と当該絵素(サブピクセル21)を構成する2つの分割絵素(分割サブピクセル22)の階調の組み合わせとを対応付けた分割設定情報を記憶した分割設定記憶部(分割LUT17)と、前記分割設定情報に応じて入力映像信号における各絵素(サブピクセル21)を複数の分割絵素(分割サブピクセル22)に分割した分割映像信号を生成する絵素分割部(サブピクセル分割部16)とを備え、前記記憶部15は、前記分割映像信号の階調毎かつ前記分割絵素(分割サブピクセル22)毎に設定された補正データを記憶し、前記補正演算部14は、前記分割映像信号を前記補正データに基づいて補正して前記分割絵素(分割サブピクセル22)毎の補正後映像信号を生成し、前記分割映像信号の各分割絵素(分割サブピクセル22)で使用される階調数が前記入力映像信号の各絵素(サブピクセル21)で使用される階調数よりも少ない構成である。
上記の構成によれば、いずれの分割絵素(分割サブピクセル22)でも使用されない階調については補正データを前記記憶部15に記憶させておく必要がないので、前記記憶部15に記憶させる補正データのデータサイズを低減することができる。
本発明の態様9にかかる液晶表示装置(1a〜1e)は、上記態様1から8のいずれかにおいて、前記記憶部15は、前記補正データとして前記液晶表示パネル10を互いに異なる視角方向から見たときに視認される表示ムラを補正するように生成された複数の第1補正データを記憶しており、前記補正演算部14は、複数の前記第1補正データを組み合わせることによって生成した第2補正データに基づいて入力映像信号を補正し、前記補正後映像信号を生成する構成である。
上記の構成によれば、視角方向にかかわらず表示ムラを適切に補正することができる。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。