JPH07121141A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07121141A JPH07121141A JP26664293A JP26664293A JPH07121141A JP H07121141 A JPH07121141 A JP H07121141A JP 26664293 A JP26664293 A JP 26664293A JP 26664293 A JP26664293 A JP 26664293A JP H07121141 A JPH07121141 A JP H07121141A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- signal
- sampling
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】１０インチクラスの大画面ＴＦＴ−ＬＣＤパネ
ルの高品位表示を実現する。 【構成】ＲＯＭ１０７に書込んだガンマ補正データをＤ
／Ａコンバータ１０８に入れて、Ｄ／Ａコンバータ１０
８で生成される階段状のステップ電圧１２０を連続する
２つの水平期間でサンプル＆ホールドして、ＴＦＴ−Ｌ
ＣＤパネルの共通ソース線に印加する構成とする。
ルの高品位表示を実現する。 【構成】ＲＯＭ１０７に書込んだガンマ補正データをＤ
／Ａコンバータ１０８に入れて、Ｄ／Ａコンバータ１０
８で生成される階段状のステップ電圧１２０を連続する
２つの水平期間でサンプル＆ホールドして、ＴＦＴ−Ｌ
ＣＤパネルの共通ソース線に印加する構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に関し、
特に階調データ生成用のステップ電圧を有するアクティ
ブマトリックス型の液晶表示装置に関する。
特に階調データ生成用のステップ電圧を有するアクティ
ブマトリックス型の液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は、当初電卓やディジタル
時計の表示として登場し、現在、パーソナルコンピュー
タ、テレビまたはワードプロセッサ等の表示装置として
急速に普及しつつある。
時計の表示として登場し、現在、パーソナルコンピュー
タ、テレビまたはワードプロセッサ等の表示装置として
急速に普及しつつある。
【０００３】これら液晶表示装置のうちマトリックス配
置された液晶に一種の記憶動作をさせるトランジスタま
たはダイオードのアクティブ素子を含む各々の画素を有
するアクティブマトリックス型の液晶表示装置が、良好
なコントラスト比の高画質表示を実現できるため注目さ
れている。すなわち、上記アクティブ素子はオン／オフ
するスイッチとして動作し、走査信号により選択状態
（オン状態）にあるアクティブ素子を介して表示信号が
画素に伝達される。その後上述の選択されたアクティブ
素子が非選択状態（オフ状態）になると画素に印加され
た表示信号は電荷の状態で各画素に保持され常時液晶を
駆動し、その結果この液晶はそのスタティク特性を良好
に再現し、高画質を実現できる。
置された液晶に一種の記憶動作をさせるトランジスタま
たはダイオードのアクティブ素子を含む各々の画素を有
するアクティブマトリックス型の液晶表示装置が、良好
なコントラスト比の高画質表示を実現できるため注目さ
れている。すなわち、上記アクティブ素子はオン／オフ
するスイッチとして動作し、走査信号により選択状態
（オン状態）にあるアクティブ素子を介して表示信号が
画素に伝達される。その後上述の選択されたアクティブ
素子が非選択状態（オフ状態）になると画素に印加され
た表示信号は電荷の状態で各画素に保持され常時液晶を
駆動し、その結果この液晶はそのスタティク特性を良好
に再現し、高画質を実現できる。
【０００４】このようなアクティブマトリックス型の液
晶表示装置に関する技術は、例えば、特開平４−１７７
３２１号公報に開示されている。図４は、従来のこの種
の液晶表示装置の一例を示す構成図である。説明を簡単
にするために、２行×２列の液晶表示パネルを有する液
晶表示装置を示す。
晶表示装置に関する技術は、例えば、特開平４−１７７
３２１号公報に開示されている。図４は、従来のこの種
の液晶表示装置の一例を示す構成図である。説明を簡単
にするために、２行×２列の液晶表示パネルを有する液
晶表示装置を示す。
【０００５】図４を参照すると、従来の第１の液晶表示
装置は、スイッチ素子Ｑ１１および液晶表示素子Ｃ１１
から成る画素（１１０−１１）、スチッチ素子Ｑ１２お
よび液晶表示素子Ｃ１２から成る画素（１１０−１２）
スイッチ素子Ｑ２１および液晶素子Ｃ２１から成る画素
（１１０−２１）ならびにスイッチ素子Ｑ２２および液
晶表示素子Ｃ２２から成る画素（１１０−２２）を行お
よび列の両方向にアレイ状に配列し、画素（１１０−１
１〜１１０−２２）のスイッチ素子（Ｑ１１〜Ｑ２２）
のソース電極を列ごとに共通にそれぞれ接続するデータ
線３１および３２ならびにスイッチ素子（Ｑ１１〜Ｑ２
２）のゲート電極を行ごとに共通にそれぞれ接続する走
査線４１および４２を含む構成の液晶表示パネル１とを
有する。さらにこの液晶表示装置は、走査線４１および
４２を駆動する行デコーダ５１と、液晶表示パネル１に
表示するための画像信号５３を増巾し出力する画像信号
増巾回路５４と、この画像信号５３を走査線４１および
４２を介して行デコーダ５１により選択されオンする画
素（１１０−１１〜１１０−２２）に表示データとして
データ線３１および３２を駆動するための列デコーダ５
２とを有する。
装置は、スイッチ素子Ｑ１１および液晶表示素子Ｃ１１
から成る画素（１１０−１１）、スチッチ素子Ｑ１２お
よび液晶表示素子Ｃ１２から成る画素（１１０−１２）
スイッチ素子Ｑ２１および液晶素子Ｃ２１から成る画素
（１１０−２１）ならびにスイッチ素子Ｑ２２および液
晶表示素子Ｃ２２から成る画素（１１０−２２）を行お
よび列の両方向にアレイ状に配列し、画素（１１０−１
１〜１１０−２２）のスイッチ素子（Ｑ１１〜Ｑ２２）
のソース電極を列ごとに共通にそれぞれ接続するデータ
線３１および３２ならびにスイッチ素子（Ｑ１１〜Ｑ２
２）のゲート電極を行ごとに共通にそれぞれ接続する走
査線４１および４２を含む構成の液晶表示パネル１とを
有する。さらにこの液晶表示装置は、走査線４１および
４２を駆動する行デコーダ５１と、液晶表示パネル１に
表示するための画像信号５３を増巾し出力する画像信号
増巾回路５４と、この画像信号５３を走査線４１および
４２を介して行デコーダ５１により選択されオンする画
素（１１０−１１〜１１０−２２）に表示データとして
データ線３１および３２を駆動するための列デコーダ５
２とを有する。
【０００６】また、画像信号増巾回路５４は、列デコー
ダ５２により選択されオンするスイッチ素子Ｑ５１およ
びＱ５２のそれぞれにより画像信号５３がコンデンサＣ
５１およびＣ５２のそれぞれに充電される。この充電さ
れた画像信号５３はバッファアンプ６１および６２で増
巾されデータ線３１および３２を介して液晶パネル１の
画素（１１０−１１〜１１０−２２）の液晶表示素子
（Ｃ１１〜Ｃ２２）を充電し表示する。
ダ５２により選択されオンするスイッチ素子Ｑ５１およ
びＱ５２のそれぞれにより画像信号５３がコンデンサＣ
５１およびＣ５２のそれぞれに充電される。この充電さ
れた画像信号５３はバッファアンプ６１および６２で増
巾されデータ線３１および３２を介して液晶パネル１の
画素（１１０−１１〜１１０−２２）の液晶表示素子
（Ｃ１１〜Ｃ２２）を充電し表示する。
【０００７】しかしながら、上述の液晶表示装置は画像
信号５３を一度サンプリングして液晶パネルの共通デー
タ線３１および３２に印加しなければならないため、画
像信号増巾回路４のバッファアンプ６１および６２のそ
れぞれは精度の高いアナログ電圧を出力しなければなら
ない問題点があった。
信号５３を一度サンプリングして液晶パネルの共通デー
タ線３１および３２に印加しなければならないため、画
像信号増巾回路４のバッファアンプ６１および６２のそ
れぞれは精度の高いアナログ電圧を出力しなければなら
ない問題点があった。
【０００８】このような点を改善した従来の第２の液晶
表示装置の構成を示す図５を参照すると、この従来の第
２の液晶表示装置は、上述の従来の第１の液晶表示装置
と同一の構成の画素（１１０−１１〜１１０−２２）を
行および列の両方向にアレイ状に配列し、画素（１１０
−１１〜１１０−２２）のスイッチ素子（Ｑ１１〜Ｑ２
２）のゲート電極のゲート電極を列ごとに共通に接続す
るデータ線８１および８２ならびにスイッチ素子（Ｑ１
１〜Ｑ２２）のソース電極を行ごとに共通に接続する走
査線９１よおび９２を含む構成の液晶表示パネル１０１
とを有する。さらにこの液晶表示装置は、走査線９１お
よび９２を駆動する行デコーダ１５１と、ＲＯＭ７に記
憶されたデータをＤ／Ａコンバータ８により生成される
ステップ電圧を走査線９１および９２へスイッチするス
イッチトランジスタＱ９１およびＱ９２と、画像入力信
号のパルス巾変調信号を発生する転送レジスタ１５２と
ラッチ回路１７１および１７２とパルス巾変調回路１８
１および１８２とを有し、上記ステップ電圧をこれらパ
ルス巾変調信号のパルス巾に対応した時間でサンプリン
グした後、選択された走査線９１または９２に接続する
スチッチ素子（Ｑ１１〜Ｑ２２）を介して液晶表示素子
（Ｃ１１〜Ｃ２２）を充電する構成である。
表示装置の構成を示す図５を参照すると、この従来の第
２の液晶表示装置は、上述の従来の第１の液晶表示装置
と同一の構成の画素（１１０−１１〜１１０−２２）を
行および列の両方向にアレイ状に配列し、画素（１１０
−１１〜１１０−２２）のスイッチ素子（Ｑ１１〜Ｑ２
２）のゲート電極のゲート電極を列ごとに共通に接続す
るデータ線８１および８２ならびにスイッチ素子（Ｑ１
１〜Ｑ２２）のソース電極を行ごとに共通に接続する走
査線９１よおび９２を含む構成の液晶表示パネル１０１
とを有する。さらにこの液晶表示装置は、走査線９１お
よび９２を駆動する行デコーダ１５１と、ＲＯＭ７に記
憶されたデータをＤ／Ａコンバータ８により生成される
ステップ電圧を走査線９１および９２へスイッチするス
イッチトランジスタＱ９１およびＱ９２と、画像入力信
号のパルス巾変調信号を発生する転送レジスタ１５２と
ラッチ回路１７１および１７２とパルス巾変調回路１８
１および１８２とを有し、上記ステップ電圧をこれらパ
ルス巾変調信号のパルス巾に対応した時間でサンプリン
グした後、選択された走査線９１または９２に接続する
スチッチ素子（Ｑ１１〜Ｑ２２）を介して液晶表示素子
（Ｃ１１〜Ｃ２２）を充電する構成である。
【０００９】すなわち、従来技術の第２の液晶表示装置
は、画素（１１０−１１〜１１０−２２）に書込む電圧
のサンプリング時間と実際に画素（１１０−１１〜１１
０−２２）の電圧の書込時間を同一の水平期間内に行う
ことができ、そのタイミングおよび書込み電圧が正確に
充電されるため液晶表示装置のむらがなくなりその画質
をより向上できる。
は、画素（１１０−１１〜１１０−２２）に書込む電圧
のサンプリング時間と実際に画素（１１０−１１〜１１
０−２２）の電圧の書込時間を同一の水平期間内に行う
ことができ、そのタイミングおよび書込み電圧が正確に
充電されるため液晶表示装置のむらがなくなりその画質
をより向上できる。
【００１０】
【発明が解決しようとする課題】しかしながら、上述の
従来技術の液晶表示装置は、画素に書込み電圧のサンプ
リング時間と実際に画素の電圧の書込みを同一の水平期
間内に行うため画像入力信号の階調数の多い振巾の大き
いステップ電圧の場合、上記画素への書込み時間が非常
に長くなる問題点があった。
従来技術の液晶表示装置は、画素に書込み電圧のサンプ
リング時間と実際に画素の電圧の書込みを同一の水平期
間内に行うため画像入力信号の階調数の多い振巾の大き
いステップ電圧の場合、上記画素への書込み時間が非常
に長くなる問題点があった。
【００１１】すなわち、上記水平期間の長さは液晶表示
装置のパネルの画素数に反比例し、一般的に１０インチ
の大きさのパネルを使用するパーソナルコンピュータ用
の表示では６４０（行方向）×４８０（列方向）の画素
が用いられるており、この場合水平期間は約３０μｓｅ
ｃになる。
装置のパネルの画素数に反比例し、一般的に１０インチ
の大きさのパネルを使用するパーソナルコンピュータ用
の表示では６４０（行方向）×４８０（列方向）の画素
が用いられるており、この場合水平期間は約３０μｓｅ
ｃになる。
【００１２】一方、液晶表示装置のパネルの個々の画素
への書込み時間は、１０〜３０μｓｅｃ程度必要である
ための、振巾の小さなステップ電圧の場合は、画素へ書
込むことはできるが振巾の大きいステップ電圧は画素に
充分安定に書込めない問題点があった。
への書込み時間は、１０〜３０μｓｅｃ程度必要である
ための、振巾の小さなステップ電圧の場合は、画素へ書
込むことはできるが振巾の大きいステップ電圧は画素に
充分安定に書込めない問題点があった。
【００１３】したがって、本発明の目的は上記問題点に
鑑み、これら問題点を解決し振巾の大きいステップ電圧
においても充分安定な書込みができ安定した高品質の画
素を得ることができる液晶表示装置を提供することにあ
る。
鑑み、これら問題点を解決し振巾の大きいステップ電圧
においても充分安定な書込みができ安定した高品質の画
素を得ることができる液晶表示装置を提供することにあ
る。
【００１４】
【課題を解決するための手段】本発明の液晶表示装置
は、行および列の両方向にアレイ状に配置されスイッチ
素子と液晶表示素子とから成る複数の画素とこれら画素
を列ごとに共通にそれぞれ接続する複数のデータ線およ
び行ごとに共通にそれぞれ接続する複数の走査線とを含
む液晶表示パネルと、前記画素の前記列ごとに共通にそ
れぞれ接続する前記データ線を駆動する第１の駆動手段
と、前記画素の行ごとに共通にそれぞれ接続する前記走
査線を駆動する第２の駆動手段と、前記第１および第２
の駆動手段で前記素子を選択する手段と、前記選択され
た画素の前記スイッチ素子を介して前記液晶表示素子を
充電して前記液晶表示パネルを表示する表示信号の増巾
手段および出力手段と、前記記憶手段の出力を受け前記
階調特性データに対応する階段状にステップ電圧を生成
するＤ／Ａ変換手段とを備えるアクティブマトリックス
型の液晶表示装置において、外部より入力される入力階
調信号により前記ステップ電圧をサンプリングするサン
プリング手段と、前記ステップ電圧のサンプンリング手
段により生成されるサンプリング電圧をホールドするホ
ールド手段とを有し、前記サンプリング電圧を前記選択
された画素の前記スイッチ素子を介して前記液晶表示素
子に充電し、前記液晶パネルを表示するように構成され
る。
は、行および列の両方向にアレイ状に配置されスイッチ
素子と液晶表示素子とから成る複数の画素とこれら画素
を列ごとに共通にそれぞれ接続する複数のデータ線およ
び行ごとに共通にそれぞれ接続する複数の走査線とを含
む液晶表示パネルと、前記画素の前記列ごとに共通にそ
れぞれ接続する前記データ線を駆動する第１の駆動手段
と、前記画素の行ごとに共通にそれぞれ接続する前記走
査線を駆動する第２の駆動手段と、前記第１および第２
の駆動手段で前記素子を選択する手段と、前記選択され
た画素の前記スイッチ素子を介して前記液晶表示素子を
充電して前記液晶表示パネルを表示する表示信号の増巾
手段および出力手段と、前記記憶手段の出力を受け前記
階調特性データに対応する階段状にステップ電圧を生成
するＤ／Ａ変換手段とを備えるアクティブマトリックス
型の液晶表示装置において、外部より入力される入力階
調信号により前記ステップ電圧をサンプリングするサン
プリング手段と、前記ステップ電圧のサンプンリング手
段により生成されるサンプリング電圧をホールドするホ
ールド手段とを有し、前記サンプリング電圧を前記選択
された画素の前記スイッチ素子を介して前記液晶表示素
子に充電し、前記液晶パネルを表示するように構成され
る。
【００１５】また、本発明の他の液晶表示装置は、行お
よび列の両方向にアレイ状に配置されスイッチ素子と液
晶表示素子とから成る複数の画素とこれら画素を列ごと
に共通にそれぞれ接続する複数のデータ線および行ごと
に共通にそれぞれ接続する複数の走査線とを含む液晶表
示パネルと、前記画素の前記列ごとに共通にそれぞれ接
続する前記データ線を駆動する第１の駆動手段と、前記
画素の行ごとに共通にそれぞれ接続する前記走査線を駆
動する第２の駆動手段と、前記第１および第２の駆動手
段で前記素子を選択する手段と、前記選択された画素の
前記スイッチ素子を介して前記液晶表示素子を充電して
前記液晶表示パネルを表示する表示信号の増巾手段およ
び出力手段と、前記記憶手段の出力を受け前記階調特性
データに対応する階段状にステップ電圧を生成するアナ
ログスイッチ変換手段とを備えるアクティブマトリック
ス型の液晶表示装置において、外部より入力される入力
階調信号により前記ステップ電圧をサンプリングするサ
ンプリング手段と、前記ステップ電圧のサンプンリング
手段により生成されるサンプリング電圧をホールドする
ホールド手段とを有し、前記サンプリング電圧を前記選
択された画素の前記スイッチ素子を介して前記液晶表示
素子に充電し、前記液晶パネルを表示するように構成さ
れる。
よび列の両方向にアレイ状に配置されスイッチ素子と液
晶表示素子とから成る複数の画素とこれら画素を列ごと
に共通にそれぞれ接続する複数のデータ線および行ごと
に共通にそれぞれ接続する複数の走査線とを含む液晶表
示パネルと、前記画素の前記列ごとに共通にそれぞれ接
続する前記データ線を駆動する第１の駆動手段と、前記
画素の行ごとに共通にそれぞれ接続する前記走査線を駆
動する第２の駆動手段と、前記第１および第２の駆動手
段で前記素子を選択する手段と、前記選択された画素の
前記スイッチ素子を介して前記液晶表示素子を充電して
前記液晶表示パネルを表示する表示信号の増巾手段およ
び出力手段と、前記記憶手段の出力を受け前記階調特性
データに対応する階段状にステップ電圧を生成するアナ
ログスイッチ変換手段とを備えるアクティブマトリック
ス型の液晶表示装置において、外部より入力される入力
階調信号により前記ステップ電圧をサンプリングするサ
ンプリング手段と、前記ステップ電圧のサンプンリング
手段により生成されるサンプリング電圧をホールドする
ホールド手段とを有し、前記サンプリング電圧を前記選
択された画素の前記スイッチ素子を介して前記液晶表示
素子に充電し、前記液晶パネルを表示するように構成さ
れる。
【００１６】また、本発明の液晶表示装置の前記サンプ
リング手段は、前記入力階調信号をクロック入力信号に
同期して取り込むデータレジスタ回路と、前記入力信号
を保持するラッチ回路と、階調クロック信号に同期して
カウントするカウンタ回路と、前記ラッチ回路に保持さ
れた前記入力階調信号と前記カウンタ回路の値とを比較
する比較回路と、前記入力階調信号と前記カウンタ回路
の値が一致するとき前記ステップ電圧をサンプリングす
るサンプリングパルス発生回路とを備えることオでき
る。
リング手段は、前記入力階調信号をクロック入力信号に
同期して取り込むデータレジスタ回路と、前記入力信号
を保持するラッチ回路と、階調クロック信号に同期して
カウントするカウンタ回路と、前記ラッチ回路に保持さ
れた前記入力階調信号と前記カウンタ回路の値とを比較
する比較回路と、前記入力階調信号と前記カウンタ回路
の値が一致するとき前記ステップ電圧をサンプリングす
るサンプリングパルス発生回路とを備えることオでき
る。
【００１７】またさらに、本発明の液晶表示装置の前記
記憶手段は、リード・オンリー・メモリ（ＲＯＭ）を含
む構成とすることもできる。さらに、本発明の液晶表示
装置の前記スイッチ素子は、ソース電極を前記データ線
に接続しゲート電極を前記走査線に接続するＦＥＴトラ
ンジスタで構成することもできる。さらにまた、本発明
の液晶表示装置の前記入力階調信号はＭビット（Ｍは正
の整数）構成のディジタル信号とすることもできる。さ
らに、本発明の液晶表示装置は、前記表示信号は、色信
号Ｒ、色信号Ｇおよび色信号Ｂに対応する信号を有し、
前記記憶手段は、前記色信号Ｒおよび色信号および色信
号Ｂのそれぞれに対応する前記階調特性データごとのデ
ータを格納する構成とすることもできる。
記憶手段は、リード・オンリー・メモリ（ＲＯＭ）を含
む構成とすることもできる。さらに、本発明の液晶表示
装置の前記スイッチ素子は、ソース電極を前記データ線
に接続しゲート電極を前記走査線に接続するＦＥＴトラ
ンジスタで構成することもできる。さらにまた、本発明
の液晶表示装置の前記入力階調信号はＭビット（Ｍは正
の整数）構成のディジタル信号とすることもできる。さ
らに、本発明の液晶表示装置は、前記表示信号は、色信
号Ｒ、色信号Ｇおよび色信号Ｂに対応する信号を有し、
前記記憶手段は、前記色信号Ｒおよび色信号および色信
号Ｂのそれぞれに対応する前記階調特性データごとのデ
ータを格納する構成とすることもできる。
【００１８】
【実施例】次に、本発明の第１の実施例の液晶表示装置
について図面を参照して説明する。
について図面を参照して説明する。
【００１９】本発明の第１の実施例の液晶表示装置の構
成を示す図１を参照すると、この実施例の液晶表示装置
は、スイッチ素子Ｑ１１および液晶表示素子Ｃ１１から
成る画素（１１０−１１）スイッチ素子Ｑ１２および液
晶表示素子から成る画素（１１０−１２）ならびにスイ
ッチ素子Ｑ１ｋおよび液晶表示素子Ｃ１ｋから成る画素
（１１０−１ｋ）のｋ個の画素を列方向に有しこれらｋ
個の画素をｊ行に行方向に有してアレイ状に配列された
（ｋ×ｊ）個の画素と、これらの画素のスイッチ素子
（Ｑ１１〜Ｑｊｋ）を列ごとに共通にそれぞれ接続する
データ線（１３１−１〜１３１−ｋ）ならびにスイッチ
素子（Ｑ１１〜Ｑｊｋ）のゲート電極を行ごとに共通に
それぞれ接続する走査線（１４１−１〜１４１−ｊ）を
含む構成の液晶表示パネル１１１を有する。さらにこの
実施例の液晶表示装置は、走査線（１４１−１〜１４１
−ｊ）を駆動する行デコーダ１１２を有する。
成を示す図１を参照すると、この実施例の液晶表示装置
は、スイッチ素子Ｑ１１および液晶表示素子Ｃ１１から
成る画素（１１０−１１）スイッチ素子Ｑ１２および液
晶表示素子から成る画素（１１０−１２）ならびにスイ
ッチ素子Ｑ１ｋおよび液晶表示素子Ｃ１ｋから成る画素
（１１０−１ｋ）のｋ個の画素を列方向に有しこれらｋ
個の画素をｊ行に行方向に有してアレイ状に配列された
（ｋ×ｊ）個の画素と、これらの画素のスイッチ素子
（Ｑ１１〜Ｑｊｋ）を列ごとに共通にそれぞれ接続する
データ線（１３１−１〜１３１−ｋ）ならびにスイッチ
素子（Ｑ１１〜Ｑｊｋ）のゲート電極を行ごとに共通に
それぞれ接続する走査線（１４１−１〜１４１−ｊ）を
含む構成の液晶表示パネル１１１を有する。さらにこの
実施例の液晶表示装置は、走査線（１４１−１〜１４１
−ｊ）を駆動する行デコーダ１１２を有する。
【００２０】さらに、本発明の第１の実施例の液晶表示
装置は、それぞれ４ビットの画像入力信号（ＤＲ０〜Ｄ
Ｒ３，ＤＧ０〜ＤＧ３，ＤＢ０〜ＤＢ３）をクロック信
号に同期して入力するフリップフロップ１１４と、画像
入力信号（ＤＲ０〜ＤＲ３，ＤＧ０〜ＤＧ３，ＤＢ０〜
ＤＢ３）のすべての表示データが入力された後これらの
データをラッチするラッチ回路１１５と、４ビットのカ
ウンタを内蔵し上述の表示データとカウンタ値の比較を
行うコンパレータ１１６とを有する。
装置は、それぞれ４ビットの画像入力信号（ＤＲ０〜Ｄ
Ｒ３，ＤＧ０〜ＤＧ３，ＤＢ０〜ＤＢ３）をクロック信
号に同期して入力するフリップフロップ１１４と、画像
入力信号（ＤＲ０〜ＤＲ３，ＤＧ０〜ＤＧ３，ＤＢ０〜
ＤＢ３）のすべての表示データが入力された後これらの
データをラッチするラッチ回路１１５と、４ビットのカ
ウンタを内蔵し上述の表示データとカウンタ値の比較を
行うコンパレータ１１６とを有する。
【００２１】さらに、また、液晶表示パネル１１１の画
素（１１０−１１〜１１０−ｊｋ）の光の透過率と印加
電圧との関係を表わすガンマ特性のデータを記憶するＲ
ＯＭ１０７と、このＲＯＭ１０７の記憶データに応じて
上記ガンマ特性に合致したステップ電圧１２０を出力す
るＤ／Ａコンバータ１０８と、Ｄ／Ａコンバータ１０８
の出力ステップ電圧１２０の電圧振巾を増巾する非反転
オペレーショナルアンプ１０９と、三原色（Ｒ，Ｇ，
Ｂ）の画像入力信号に対応してオペレーショナルアンプ
１０９のそれぞれの出力ＶＲ，ＶＧおよびＶＢのそれぞ
れをサンプリング入力電圧としコンパレータ１１６の出
力で制御するサンプルアンドホールド回路１１７とを有
する構成である。
素（１１０−１１〜１１０−ｊｋ）の光の透過率と印加
電圧との関係を表わすガンマ特性のデータを記憶するＲ
ＯＭ１０７と、このＲＯＭ１０７の記憶データに応じて
上記ガンマ特性に合致したステップ電圧１２０を出力す
るＤ／Ａコンバータ１０８と、Ｄ／Ａコンバータ１０８
の出力ステップ電圧１２０の電圧振巾を増巾する非反転
オペレーショナルアンプ１０９と、三原色（Ｒ，Ｇ，
Ｂ）の画像入力信号に対応してオペレーショナルアンプ
１０９のそれぞれの出力ＶＲ，ＶＧおよびＶＢのそれぞ
れをサンプリング入力電圧としコンパレータ１１６の出
力で制御するサンプルアンドホールド回路１１７とを有
する構成である。
【００２２】ここで、画像入力信号のビット数はこの実
施例の場合４ビットとしたが、一般にＭビット画像入力
信号のときは、指定される前タイミングは２M 個（この
実施例の場合２4 ＝１６）であり、液晶表示パネル１１
１の画素（１１０−１１〜１１０−ｊｋ）は充電電圧の
コモン電位を中央にして上下同一の電圧振巾による充電
を行うＡＣ駆動が行われるため、上記Ｄ／Ａコンバータ
１０８から出力されるステップ電圧１２０のステップ数
は２M ×２個（この実施例の場合は２4 ×２＝３２）と
なる。
施例の場合４ビットとしたが、一般にＭビット画像入力
信号のときは、指定される前タイミングは２M 個（この
実施例の場合２4 ＝１６）であり、液晶表示パネル１１
１の画素（１１０−１１〜１１０−ｊｋ）は充電電圧の
コモン電位を中央にして上下同一の電圧振巾による充電
を行うＡＣ駆動が行われるため、上記Ｄ／Ａコンバータ
１０８から出力されるステップ電圧１２０のステップ数
は２M ×２個（この実施例の場合は２4 ×２＝３２）と
なる。
【００２３】また、ガンマ特性に一致するステップ電圧
１２０を出力するＤ／Ａコンバータ１０８の必要なビッ
ト数Ｎは ２N ≧２M ×２……（１） であり、この実施例のＤ／Ａコンバータ１０８のビット
数Ｎは５以上である。
１２０を出力するＤ／Ａコンバータ１０８の必要なビッ
ト数Ｎは ２N ≧２M ×２……（１） であり、この実施例のＤ／Ａコンバータ１０８のビット
数Ｎは５以上である。
【００２４】またさらに、サンプルアンドホールド回路
１１７のより詳細なブロック図を示す図８を参照する
と、この実施例の液晶表示装置のサンプルアンドホール
ド回路１１７は、サンプルアンドホールド回路Ａおよび
サンプルアンドホールド回路Ｂを含む２回路構成であ
る。すなわち、サンプルアンドボールド回路１１７は交
互にサンプリング動作とホールド動作を繰返す作用をす
る。
１１７のより詳細なブロック図を示す図８を参照する
と、この実施例の液晶表示装置のサンプルアンドホール
ド回路１１７は、サンプルアンドホールド回路Ａおよび
サンプルアンドホールド回路Ｂを含む２回路構成であ
る。すなわち、サンプルアンドボールド回路１１７は交
互にサンプリング動作とホールド動作を繰返す作用をす
る。
【００２５】次に、本発明の第１の実施例の液晶表示装
置の動作について説明する。
置の動作について説明する。
【００２６】表示データ、サンプリングパルス（ＳＰ０
〜ＳＰ１５）およびサンプルアンドホールド回路１１７
の出力（Ｓ／Ｈ０〜Ｓ／Ｈ１５）の関係を示す図２を参
照すると、この実施例の液晶表示装置は、Ｍ＝４すなわ
ち１６階調表示の場合であって、表示データが”０００
０”のときサンプリングパルスＳＰ０がハイレベルのタ
イミングでステップ０の電圧がサンプルアンドホールド
回路１１７の出力Ｓ／Ｈ０として出力する。同様に表示
データが”０００１”ときはサンプリングパルスＳＰ１
がステップ１の電圧を出力Ｓ／Ｈ１として出力し、表示
データが”１１１１”の場合にはサンプルアンドホール
ド出力Ｓ／Ｈ１５として出力する。
〜ＳＰ１５）およびサンプルアンドホールド回路１１７
の出力（Ｓ／Ｈ０〜Ｓ／Ｈ１５）の関係を示す図２を参
照すると、この実施例の液晶表示装置は、Ｍ＝４すなわ
ち１６階調表示の場合であって、表示データが”０００
０”のときサンプリングパルスＳＰ０がハイレベルのタ
イミングでステップ０の電圧がサンプルアンドホールド
回路１１７の出力Ｓ／Ｈ０として出力する。同様に表示
データが”０００１”ときはサンプリングパルスＳＰ１
がステップ１の電圧を出力Ｓ／Ｈ１として出力し、表示
データが”１１１１”の場合にはサンプルアンドホール
ド出力Ｓ／Ｈ１５として出力する。
【００２７】次に、図３を参照して、この実施例の液晶
表示装置の液晶パネル１１１の各水平ライン毎のサンプ
ルアンドホールド動作とステップ電圧１２０の液晶パネ
ル１１１の画素（１１０−１１〜１１０−ｊｋ）への書
込み動作について説明する。図３に示す水平期間１およ
び水平期間２は液晶パネル１１１の一水平ラインに構成
されている全画素のサンプリング期間または液晶パネル
１１１の画素（１１０−１１〜１１０−ｊｋ）への電圧
の書込み時間を表わしている。
表示装置の液晶パネル１１１の各水平ライン毎のサンプ
ルアンドホールド動作とステップ電圧１２０の液晶パネ
ル１１１の画素（１１０−１１〜１１０−ｊｋ）への書
込み動作について説明する。図３に示す水平期間１およ
び水平期間２は液晶パネル１１１の一水平ラインに構成
されている全画素のサンプリング期間または液晶パネル
１１１の画素（１１０−１１〜１１０−ｊｋ）への電圧
の書込み時間を表わしている。
【００２８】ステップ電圧１２は４ビットの表示信号に
対応するサンプリングタイミングで指定された１６種類
のうちの１種類のステップレベルが、水平期間１で（Ｎ
−１）ラインと表記されたタイミングで正ラインのサン
プリングが行なわれ、連続する水平期間２で上記サンプ
リング電圧がホールドされ正ラインデータ出力として液
晶表示パネル１１１のスイッチ素子（Ｑ１１〜Ｑ１ｋ）
の共通ソース電極からスイッチ素子（Ｑ１１〜Ｑ１ｋ）
を介して画素（Ｃ１１〜Ｃ１ｋ）を充電することにより
表示が行なわれる。
対応するサンプリングタイミングで指定された１６種類
のうちの１種類のステップレベルが、水平期間１で（Ｎ
−１）ラインと表記されたタイミングで正ラインのサン
プリングが行なわれ、連続する水平期間２で上記サンプ
リング電圧がホールドされ正ラインデータ出力として液
晶表示パネル１１１のスイッチ素子（Ｑ１１〜Ｑ１ｋ）
の共通ソース電極からスイッチ素子（Ｑ１１〜Ｑ１ｋ）
を介して画素（Ｃ１１〜Ｃ１ｋ）を充電することにより
表示が行なわれる。
【００２９】水平期間２においてはＮラインと表記され
たタイミングで次のスイッチ素子（Ｑ２１〜Ｑ２ｋ）共
通ソース電極からスイッチ素子（Ｑ２１〜Ｑ２ｋ）を介
して画素を充電するための表示信号の負ラインのサンプ
リングが（Ｎ−１）ラインの正ラインデータ出力と同時
に行なわれる。
たタイミングで次のスイッチ素子（Ｑ２１〜Ｑ２ｋ）共
通ソース電極からスイッチ素子（Ｑ２１〜Ｑ２ｋ）を介
して画素を充電するための表示信号の負ラインのサンプ
リングが（Ｎ−１）ラインの正ラインデータ出力と同時
に行なわれる。
【００３０】ここで正ラインおよび負ラインとは、コモ
ン電位より上側の電位レベルの正ライン，コモン電位よ
り下側の電位レベルを負ラインを定義している。また、
液晶表示装置のサプリングタイミングＳＰ０からＳＰ１
５の時間的なずれが有りサンプリング誤差を生ずるため
に、上記時間ずれに対して充分一定な電圧レベルを有す
るステップ電圧が必要である。
ン電位より上側の電位レベルの正ライン，コモン電位よ
り下側の電位レベルを負ラインを定義している。また、
液晶表示装置のサプリングタイミングＳＰ０からＳＰ１
５の時間的なずれが有りサンプリング誤差を生ずるため
に、上記時間ずれに対して充分一定な電圧レベルを有す
るステップ電圧が必要である。
【００３１】図３に示すステップ電圧１２は１水平期間
当たり、Ｍ＝４ビットの場合は１６ステップとなるが、
図では便ぎ上きょし状波として描いた。以降この実施例
の液晶装置は、図３のタイミングチャートに示す一連の
サンプルアンドホールド動作をくり返し、液晶表示パネ
ル１１１の画素（１１０−１１〜１１０ｊｋ）への書込
みが行なわれる。
当たり、Ｍ＝４ビットの場合は１６ステップとなるが、
図では便ぎ上きょし状波として描いた。以降この実施例
の液晶装置は、図３のタイミングチャートに示す一連の
サンプルアンドホールド動作をくり返し、液晶表示パネ
ル１１１の画素（１１０−１１〜１１０ｊｋ）への書込
みが行なわれる。
【００３２】サンプルアンドホールド回路１１７は交互
にサンプリングとホールド動作を繰返し、図８に示す回
路は本発明を最も効果的に実現できるサンプルアンドボ
ールド回路であり、図１に示すサンプルアンドホールド
回路１１７に内蔵されている。なおサンプリングが行な
われるステップ電圧１２は液晶表示パネル１１１の色信
号Ｒ，ＧおよびＢに対応する画素がそれぞれ異なるガン
マ特性を有するために色信号Ｒ，ＧおよびＢに対応する
画素それぞれに個別のデータが書込まれたＲＯＭ１０７
と色信号Ｒ，ＧおよびＢならびにそれぞれ同様のＤ／Ａ
コンバータ１０８とオペレーショナルアンプ回路１０９
から構成される。ステップ電圧はサンプルアンドホール
ド回路１１７のサンプリング入力となるため、サンプリ
ング電圧の配線本数は色信号Ｒ，ＧおよびＢの合計３本
で済む。
にサンプリングとホールド動作を繰返し、図８に示す回
路は本発明を最も効果的に実現できるサンプルアンドボ
ールド回路であり、図１に示すサンプルアンドホールド
回路１１７に内蔵されている。なおサンプリングが行な
われるステップ電圧１２は液晶表示パネル１１１の色信
号Ｒ，ＧおよびＢに対応する画素がそれぞれ異なるガン
マ特性を有するために色信号Ｒ，ＧおよびＢに対応する
画素それぞれに個別のデータが書込まれたＲＯＭ１０７
と色信号Ｒ，ＧおよびＢならびにそれぞれ同様のＤ／Ａ
コンバータ１０８とオペレーショナルアンプ回路１０９
から構成される。ステップ電圧はサンプルアンドホール
ド回路１１７のサンプリング入力となるため、サンプリ
ング電圧の配線本数は色信号Ｒ，ＧおよびＢの合計３本
で済む。
【００３３】次に、本発明の第２の実施例の液晶表示装
置について説明する。
置について説明する。
【００３４】図６を参照すると、この実施例の液晶表示
装置は、第１の実施例の液晶表示装置のステップ電圧１
１０が色信号Ｒ，ＧおよびＢのそれぞれ別個に構成して
いたのをステップ電圧２２０で共有化し、ＲＯＭ１０７
およびＤ／Ａコンバータ１０８をそれぞれ別個に構成し
ていたのを共有の構成としＲＯＭ２０７およびＤ／Ａコ
ンバータ２０８の構成とする以外は第１の実施例の液晶
表示装置と同じ構成で同一構成要素には同一参照符号を
付して図示するに留め詳細な構成および動作の説明は省
略する。
装置は、第１の実施例の液晶表示装置のステップ電圧１
１０が色信号Ｒ，ＧおよびＢのそれぞれ別個に構成して
いたのをステップ電圧２２０で共有化し、ＲＯＭ１０７
およびＤ／Ａコンバータ１０８をそれぞれ別個に構成し
ていたのを共有の構成としＲＯＭ２０７およびＤ／Ａコ
ンバータ２０８の構成とする以外は第１の実施例の液晶
表示装置と同じ構成で同一構成要素には同一参照符号を
付して図示するに留め詳細な構成および動作の説明は省
略する。
【００３５】この実施例の液晶表示装置は、色信号Ｒ，
ＧおよびＢのそれぞれ画素ごとにガンマ特性の補正は行
えないため表示画質は若干低下するがステップ電圧発生
回路が簡略化でき低価格で小型化をすることができる。
ＧおよびＢのそれぞれ画素ごとにガンマ特性の補正は行
えないため表示画質は若干低下するがステップ電圧発生
回路が簡略化でき低価格で小型化をすることができる。
【００３６】次に、本発明の第３の実施例の液晶表示装
置について説明する。
置について説明する。
【００３７】図７を参照すると、この実施例の液晶表示
装置は、第１の実施例の液晶表示装置のＤ／Ａコンバー
タ１０８をアナログスイッチ３０８に置替えＲＯＭ１０
７をＲＯＭ３０７に置替えた以外は第１の実施例の液晶
装置と同じ構成で同一構成要素には同一参照符号を付し
てある。
装置は、第１の実施例の液晶表示装置のＤ／Ａコンバー
タ１０８をアナログスイッチ３０８に置替えＲＯＭ１０
７をＲＯＭ３０７に置替えた以外は第１の実施例の液晶
装置と同じ構成で同一構成要素には同一参照符号を付し
てある。
【００３８】この第３の実施例の液晶表示装置はアナロ
グスイッチ３０８はガンマ特性を記憶するＲＯＭ３０７
により指定されるディジタルデータが外部階調電源３２
０より電源電圧（Ｖ１，Ｖ２，……，Ｖｎ）を選択し、
実質的にＤ／Ａ変換を行う構成である。
グスイッチ３０８はガンマ特性を記憶するＲＯＭ３０７
により指定されるディジタルデータが外部階調電源３２
０より電源電圧（Ｖ１，Ｖ２，……，Ｖｎ）を選択し、
実質的にＤ／Ａ変換を行う構成である。
【００３９】この実施例の液晶表示装置の動作は上述の
Ｄ／Ａ変換の動作以外は第１の実施例の液晶表示装置と
同一なので詳細な説明は省略する。
Ｄ／Ａ変換の動作以外は第１の実施例の液晶表示装置と
同一なので詳細な説明は省略する。
【００４０】
【発明の効果】以上の説明のとおり、本発明の液晶表示
装置はＲＯＭに書込んだ液晶表示パネルのガンマ特性デ
ータにより得られる色信号Ｒ，ＧおよびＢのそれぞれ異
なるステップ電圧により、色信号Ｒ，ＧおよびＢのそれ
ぞれを個別にガンマ補正を行なえるため、アクティブマ
トリクス液晶が本来有する色特性を損なうことなく安定
で高品位な表示行なえる効果がある。
装置はＲＯＭに書込んだ液晶表示パネルのガンマ特性デ
ータにより得られる色信号Ｒ，ＧおよびＢのそれぞれ異
なるステップ電圧により、色信号Ｒ，ＧおよびＢのそれ
ぞれを個別にガンマ補正を行なえるため、アクティブマ
トリクス液晶が本来有する色特性を損なうことなく安定
で高品位な表示行なえる効果がある。
【００４１】さらに、上記で得られたステップ電圧を連
続する２つの水平期間に亘り、サンプルアンドホールド
して液晶表示パネルの画素に電圧を書込むことができ表
示が行なえるため，液晶表示パネルの画素への書込み時
間が充分に確保出来、パーソナルコンピュータやＥＷＳ
などの大画面の液晶表示パネルの高品位駆動が可能とな
る効果もある。
続する２つの水平期間に亘り、サンプルアンドホールド
して液晶表示パネルの画素に電圧を書込むことができ表
示が行なえるため，液晶表示パネルの画素への書込み時
間が充分に確保出来、パーソナルコンピュータやＥＷＳ
などの大画面の液晶表示パネルの高品位駆動が可能とな
る効果もある。
【００４２】また、階調数には無関係に上記配線本数は
色信号Ｒ，ＧおよびＢの合計３本で済む。このため液晶
表示パネルの寸法が小さく且つ薄くなり、寸法性能が向
上し、アクティブマトリクス液晶の主な用途であるノー
トブックのパーソナルコンピュータへの搭載上有利とな
る効果もある。
色信号Ｒ，ＧおよびＢの合計３本で済む。このため液晶
表示パネルの寸法が小さく且つ薄くなり、寸法性能が向
上し、アクティブマトリクス液晶の主な用途であるノー
トブックのパーソナルコンピュータへの搭載上有利とな
る効果もある。
【図１】本発明の第１の実施例の液晶表示装置の構成を
示すブロック図である。
示すブロック図である。
【図２】図１に示す液晶表示装置のサンプリングパルス
とデータのタイミングの関係を示す図である。
とデータのタイミングの関係を示す図である。
【図３】図１に示す液晶表示装置のタイミングチャート
である。
である。
【図４】第１の従来技術の液晶表示装置の構成を示すブ
ロック図である。
ロック図である。
【図５】第２の従来技術の液晶表示装置の構成を示すブ
ロック図である。
ロック図である。
【図６】本発明の第２の実施例の液晶表示装置の構成を
示すブロック図である。
示すブロック図である。
【図７】本発明の第３の実施例の液晶表示装置の構成を
示すブロック図である。
示すブロック図である。
【図８】本発明の第１，第２および第３の実施例の液晶
表示装置のサンプルアンドホールド回路の詳細な構成を
示すブロック図である。
表示装置のサンプルアンドホールド回路の詳細な構成を
示すブロック図である。
１，１０１，１１１ 液晶パネル ７，１０７，２０７，３０７ ＲＯＭ ８，１０８，２０８ Ｄ／Ａコンバータ １２，１２０，２２０ ステップ電圧 ３１，３２，８１，８２，１３１−１〜１３１−ｋ
データ線 ４１，４２，９１，９２，１４１−１〜１４１−ｊ
走査線 ５１，１１２，１５１ 行デコーダ ５２ 列デコーダ ５３ 画像信号 ５４ 画像信号増巾回路 ６１，６２，１６１，１６２ バッファアンプ １０９ オペレーショナルアンプ １１０−１１〜１１０ｊｋ 画素 １１４ フリップフロップ １１５ ラッチ回路 １１６ コンパレータ １１７ サンプルアンドホールド回路 １５２ 転送レジスタ １７１，１７２ ラッチ回路 １８１，１８２ パルス巾変調回路 Ｃ１１〜Ｃｊｋ 液晶表示素子 ＤＲ０〜ＤＲ３，ＤＧ０〜ＤＧ３，ＤＢ０〜ＤＢ３
画像入力信号 Ｑ１１〜Ｑｊｋ，Ｑ５１，Ｑ５２，Ｑ９１，Ｑ９２
スイッチ素子 Ｒ，Ｇ，Ｂ 色信号 ＳＰ０〜ＳＰ１５ サンプリングパルス Ｓ／Ｈ０〜Ｓ／Ｈ１５ サンプリング出力 ＶＲ，ＶＧ，ＶＢ ステップ電圧
データ線 ４１，４２，９１，９２，１４１−１〜１４１−ｊ
走査線 ５１，１１２，１５１ 行デコーダ ５２ 列デコーダ ５３ 画像信号 ５４ 画像信号増巾回路 ６１，６２，１６１，１６２ バッファアンプ １０９ オペレーショナルアンプ １１０−１１〜１１０ｊｋ 画素 １１４ フリップフロップ １１５ ラッチ回路 １１６ コンパレータ １１７ サンプルアンドホールド回路 １５２ 転送レジスタ １７１，１７２ ラッチ回路 １８１，１８２ パルス巾変調回路 Ｃ１１〜Ｃｊｋ 液晶表示素子 ＤＲ０〜ＤＲ３，ＤＧ０〜ＤＧ３，ＤＢ０〜ＤＢ３
画像入力信号 Ｑ１１〜Ｑｊｋ，Ｑ５１，Ｑ５２，Ｑ９１，Ｑ９２
スイッチ素子 Ｒ，Ｇ，Ｂ 色信号 ＳＰ０〜ＳＰ１５ サンプリングパルス Ｓ／Ｈ０〜Ｓ／Ｈ１５ サンプリング出力 ＶＲ，ＶＧ，ＶＢ ステップ電圧
Claims (7)
- 【請求項１】 行および列の両方向にアレイ状に配置さ
れスイッチ素子と液晶表示素子とから成る複数の画素と
これら画素を列ごとに共通にそれぞれ接続する複数のデ
ータ線および行ごとに共通にそれぞれ接続する複数の走
査線とを含む液晶表示パネルと、前記画素の前記列ごと
に共通にそれぞれ接続する前記データ線を駆動する第１
の駆動手段と、前記画素の行ごとに共通にそれぞれ接続
する前記走査線を駆動する第２の駆動手段と、前記第１
および第２の駆動手段で前記素子を選択する手段と、前
記選択された画素の前記スイッチ素子を介して前記液晶
表示素子を充電して前記液晶表示パネルを表示する表示
信号の増巾手段および出力手段と、前記記憶手段の出力
を受け前記階調特性データに対応する階段状にステップ
電圧を生成するＤ／Ａ変換手段とを備えるアクティブマ
トリックス型の液晶表示装置において、外部より入力さ
れる入力階調信号により前記ステップ電圧をサンプリン
グするサンプリング手段と、前記ステップ電圧のサンプ
ンリング手段により生成されるサンプリング電圧をホー
ルドするホールド手段とを有し、前記サンプリング電圧
を前記選択された画素の前記スイッチ素子を介して前記
液晶表示素子に充電し、前記液晶パネルを表示するよう
に構成されることを特徴とする液晶表示装置。 - 【請求項２】 行および列の両方向にアレイ状に配置さ
れスイッチ素子と液晶表示素子とから成る複数の画素と
これら画素を列ごとに共通にそれぞれ接続する複数のデ
ータ線および行ごとに共通にそれぞれ接続する複数の走
査線とを含む液晶表示パネルと、前記画素の前記列ごと
に共通にそれぞれ接続する前記データ線を駆動する第１
の駆動手段と、前記画素の行ごとに共通にそれぞれ接続
する前記走査線を駆動する第２の駆動手段と、前記第１
および第２の駆動手段で前記素子を選択する手段と、前
記選択された画素の前記スイッチ素子を介して前記液晶
表示素子を充電して前記液晶表示パネルを表示する表示
信号の増巾手段および出力手段と、前記記憶手段の出力
を受け前記階調特性データに対応する階段状にステップ
電圧を生成するアナログスイッチ変換手段とを備えるア
クティブマトリックス型の液晶表示装置において、外部
より入力される入力階調信号により前記ステップ電圧を
サンプリングするサンプリング手段と、前記ステップ電
圧のサンプンリング手段により生成されるサンプリング
電圧をホールドするホールド手段とを有し、前記サンプ
リング電圧を前記選択された画素の前記スイッチ素子を
介して前記液晶表示素子に充電し、前記液晶パネルを表
示するように構成されることを特徴とする液晶表示装
置。 - 【請求項３】 前記サンプリング手段は、前記入力階調
信号をクロック入力信号に同期して取り込むデータレジ
スタ回路と、前記入力信号を保持するラッチ回路と、階
調クロック信号に同期してカウントするカウンタ回路
と、前記ラッチ回路に保持された前記入力階調信号と前
記カウンタ回路の値とを比較する比較回路と、前記入力
階調信号と前記カウンタ回路の値が一致するとき前記ス
テップ電圧をサンプリングするサンプリングパルス発生
回路とを備えることを特徴とする請求項１または２記載
の液晶表示装置。 - 【請求項４】 前記記憶手段は、リード・オンリー・メ
モリ（ＲＯＭ）を含むことを特徴とする請求項１，２ま
たは３記載の液晶表示装置。 - 【請求項５】 前記スイッチ素子は、ソース電極を前記
データ線に接続しゲート電極を前記走査線に接続するＦ
ＥＴトランジスタであることを特徴とする請求項１，
２，３または４記載の液晶表示装置。 - 【請求項６】 前記入力階調信号はＭビット（Ｍは正の
整数）構成のディジタル信号であることを特徴とする請
求項１，２，３，４または５記載の液晶表示装置。 - 【請求項７】 前記表示信号は、色信号Ｒ、色信号Ｇお
よび色信号Ｂに対応する信号を有し、前記記憶手段は、
前記色信号Ｒおよび色信号および色信号Ｂのそれぞれに
対応する前記階調特性データごとのデータを格納するこ
とを特徴とする請求項１，２，３，４，５または６記載
の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26664293A JPH07121141A (ja) | 1993-10-25 | 1993-10-25 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26664293A JPH07121141A (ja) | 1993-10-25 | 1993-10-25 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07121141A true JPH07121141A (ja) | 1995-05-12 |
Family
ID=17433668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26664293A Pending JPH07121141A (ja) | 1993-10-25 | 1993-10-25 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07121141A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154497B2 (en) | 2005-07-20 | 2012-04-10 | Samsung Electronics Co., Ltd. | Driving apparatus for display device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0192797A (ja) * | 1987-10-05 | 1989-04-12 | Hitachi Ltd | 中間調表示装置 |
-
1993
- 1993-10-25 JP JP26664293A patent/JPH07121141A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0192797A (ja) * | 1987-10-05 | 1989-04-12 | Hitachi Ltd | 中間調表示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154497B2 (en) | 2005-07-20 | 2012-04-10 | Samsung Electronics Co., Ltd. | Driving apparatus for display device |
| US8264446B2 (en) | 2005-07-20 | 2012-09-11 | Samsung Electronics Co., Ltd. | Driving apparatus for display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7825878B2 (en) | Active matrix display device | |
| US7508479B2 (en) | Liquid crystal display | |
| KR100564283B1 (ko) | 기준 전압 발생 회로, 표시 구동 회로, 표시 장치 및 기준 전압 발생 방법 | |
| JP3501939B2 (ja) | アクティブマトリクス型画像表示装置 | |
| US8102345B2 (en) | Method of driving a color liquid crystal display and driver circuit for driving the display as well as portable electronic device with the driver circuit | |
| KR100417572B1 (ko) | 표시장치 | |
| JP3422465B2 (ja) | アクティブマトリクス駆動回路 | |
| EP1551004A2 (en) | Reference voltage generation circuit, display drive circuit, and display device | |
| US7250888B2 (en) | Systems and methods for providing driving voltages to a display panel | |
| US7352314B2 (en) | Digital-to-analog converter circuit | |
| JP2003228339A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2002175040A (ja) | 表示装置及びその駆動方法 | |
| CN100476932C (zh) | 显示设备的驱动方法 | |
| JP2012150505A (ja) | マトリクス型ｌｃｄパネルを駆動するための装置及びそれに基づく液晶ディスプレイ | |
| JP2002318566A (ja) | 液晶駆動回路及び液晶表示装置 | |
| JP2002023705A (ja) | 液晶表示装置 | |
| US7675499B2 (en) | Display device | |
| JP2003036054A (ja) | 表示装置 | |
| US7948458B2 (en) | Amplifier circuit and display device | |
| JPH07121141A (ja) | 液晶表示装置 | |
| US20040070561A1 (en) | Active matrix display and switching signal generator of same | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2000338921A (ja) | 表示装置及びその駆動方法 | |
| JP2007206621A (ja) | 表示駆動装置及びそれを備える表示装置 | |
| JPH06149180A (ja) | 液晶表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970701 |