JP2006323403A - 液晶表示装置及びその駆動方法 - Google Patents

Abstract

【課題】 本発明は液晶表示装置の駆動方法に関し、特に液晶表示装置に印加される入力信号の有無検出及び周波数の範囲を検出する液晶表示装置及びその駆動方法に関する。
【解決手段】 本発明による液晶表示装置及びその駆動方法は水平同期信号と同一の周波数を有する基準クロックと、垂直同期信号と同一の周波数を有するリファレンス同期信号を発生する発振器と；外部から入力されるデータイネーブル信号と前記基準クロックを比較して検出の基準信号と前記リファレンス同期信号を利用して入力信号の周期を出力する周期検出器と；前記入力信号を所定の上限値と下限値で定義される周期範囲と比較する周期の比較器と；検出の基準信号が入力される間の前記周期範囲内で検出される入力信号のパルスの個数に基づいて入力信号の有無を判定する信号有無の比較手段とを具備する。
【選択図】 図３

Description

本発明は液晶表示装置の駆動方法に関し、特に液晶表示装置に印加される入力信号の有無を検出するための液晶表示装置及びその駆動方法に関するものである。

液晶表示装置は小型、薄型化及び低電力消耗である長所を有していることから、ノートブックＰＣ、ＯＡ機器、ビデオ機器に広く利用されている。特に、スイッチ素子として薄膜トランジスタ（「ＴＦＴ」という）を使用したアクティブマトリックスタイプの液晶表示装置は動的なイメージを表示するのに好適である。

図１は一般的な液晶表示装置のブロック構成図である。
図１に示したように、インターフェース（１０）は図示されていないパーソナルコンピュータのような駆動システムから入力されるデータ（ＲＧＢ Data）及び制御信号（入力クロック、水平同期信号、垂直同期信号、データイネーブル信号）を入力受けタイミングコントローラ（１２）に供給する。駆動システムへデータ及び制御信号の転送のために主にＬＶＤＳ（Low Voltage Differential Signal）インターフェースとＴＴＬ（Transistor Logic）インターフェースが使用されている。このようなインターフェース（１０）とタイミングコントローラ（１２）はそれらの各機能を集めて単一のチップ（Chip）に集積して使用される。

タイミングコントローラ（１２）はインターフェース（１０）を通して入力される制御信号を利用して（図示しない）複数個のデータドライバ集積回路で構成されたデータドライバ（１８）と（図示しない）複数個のゲートドライバ集積回路で構成されたゲートドライバ（２０）を駆動するための制御信号を発生する。また、タイミングコントローラ（１２）はインターフェース（１０）から入力されるデータ（ＲＧＢ）をデータドライバ（１８）に中継する。

基準電圧の発生部（１６）はデータドライバ（１８）で使用されるＤＡＣ（Digital to Analog Converter）の基準電圧を発生する。ＤＡＣの基準電圧はパネルの透過率−電圧特性に基づいて生産者によって決定される。

データドライバ（１８）はタイミングコントローラ（１２）から入力される制御信号に応答して入力データの基準電圧を選択して、選択された基準電圧を液晶パネル（２）に供給して液晶の回転角度を制御する。

ゲートドライバ（２０）はタイミングコントローラ（１２）から入力される制御信号に応答して液晶パネル（２）上に配列された薄膜トランジスタ（ＴＦＴ）のオン／オフを制御する。薄膜トランジスタがオンされるとデータドライバ（１８）から供給されたアナログ映像信号が薄膜トランジスタに接続されたピクセルに印加される。

電源電圧の発生部（１４）は各構成部に駆動電圧を供給すると共に共通電極電圧を発生して液晶パネル（２）に供給する。

図２は図１に図示されたタイミングコントローラの概念を示すブロック図である。

図２に示したように、タイミングコントローラ（１２）は制御信号発生部（２２）とデータ信号発生器（２４）とを具備する。タイミングコントローラ（１２）は水平同期信号、垂直同期信号、データイネーブル信号、クロック信号及びデータ（Ｒ、Ｇ、Ｂ）の供給を受ける。垂直同期信号は１つのフレームフィールドを表示するため必要な時間に対応する。垂直同期信号はフィールドの１ラインを表示するため必要な時間に対応する。従って、水平同期信号は１ラインに含まれている画素の数に当たるパルスを含む。データイネーブル信号は画素にデータを供給する時間を表す。

データ信号の発生部（２４）はデータを再整列し、インターフェース（１０）から入力されるデータ（Ｒ、Ｇ、Ｂ）毎のビットをデータドライバ（１８）へ供給する。制御信号発生部（２２）は水平同期信号、垂直同期信号、データイネーブル信号、クロック信号の入力を受けてデータドライバ（１８）及びゲートドライバ（２０）に供給する多様な制御信号を発生する。データドライバ（１８）とゲートドライバ（２０）が必要とする制御信号は以下に記載するようなものである。

データドライバ（１８）に必要な制御信号はソース・サンプリング・クロック（ＳＳＣ）、ソース・アウト・イネーブル（ＳＯＥ）、ソース・スタート・パルス（ＳＳＰ）と液晶極性反転（ＰＯＬ）信号である。ＳＳＣ信号はデータドライバ（１８）でデータをラッチするためのサンプリングクロックに対応しており、データドライバＩＣの駆動周波数を決定する。ＳＯＥ信号はＳＳＣ信号によりラッチされたデータの液晶パネルへの転送を制御する。ＳＳＰ信号は一つの水平同期期間におけるデータのラッチ又はサンプリングの始点を知らせる信号である。ＰＯＬ信号は液晶の反転駆動を起こすために、液晶に正または負の極性を付与する信号である。

ゲートドライバ（２０）のために必要な制御信号は、ゲート・シフト・クロック（ＧＳＣ）、ゲート・アウト・イネーブル（ＧＯＥ）及びゲート・スタート・パルス（ＧＳＰ）信号である。ＧＳＣ信号ＴＦＴのゲートがオン／オフされる時点を決定する信号である。ＧＯＥ信号はゲートドライバ（２０）の出力を制御する信号である。ＧＳＰ信号は１つの垂直同期信号でフィールドの１番目の駆動ラインに対応する信号である。

上述したデータドライバ（１８）とゲートドライバ（２０）に入力される制御信号はインターフェース（１０）から入力された制御信号により発生される。従って、インターフェース（１０）から制御信号が入力されないと、タイミングコントローラ（１２）は制御信号を発生させることができない。即ち、電源が入った状態でインターフェース（１０）から制御信号が入力されないと、画像は液晶パネル（２）に表示されない。電源が入っていて画像が液晶パネル（２）に表示されていない状態が持続すると、液晶は歪曲され痕跡を残し、液晶表示装置が正常な画像を表示すべき時にも歪曲された痕跡が残って見える問題点を起こす。

従って、液晶の歪曲を防止するために、入力信号の有無に基づいてタイミングコントローラを制御する必要がある。タイミングコントローラを制御するためには入力信号の有無を正確に判断する必要がある。

従って、本発明の目的は液晶表示装置に印加される入力信号の有無の検出及び周波数範囲の検出を行うことができる液晶表示装置及び駆動方法を提供することである。

上記の目的を達成するために、本発明による液晶表示装置は、インターフェースから入力される入力信号の有無を検出するための信号の有無判定部を具備する液晶表示装置のタイミングコントローラにおいて、
信号の有無の判定部は、水平同期信号と同一の周波数を有する基準クロックと、垂直同期信号と同一の周波数を有するリファレンス同期信号を発生する発振器と；
外部から入力されるデータイネーブル信号と前記基準クロックを比較して検出基準信号と前記リファレンス同期信号を利用して入力信号の周期を出力する周期検出器と；
入力信号を所定の上限値と下限値で定義される周期範囲と比較する周期の比較器と；
検出基準信号が入力される間に前記上限値と下限値の間の周期範囲内で検出される入力信号のパルスの個数に基づいて入力信号の有無を判定する信号有無の比較手段とを具備する。

本発明の好ましい実施態様では、前記上限値と前記下限値の間の周期範囲は使用者によって調節可能であることを特徴とする。

本発明による信号の有無の比較手段のパルスの数もまた使用者によって調整可能であることが好ましい。

本発明による液晶表示装置の駆動方法はインターフェースから入力される入力信号の有無を検出するための信号の有無判定部を具備する液晶表示装置のタイミングコントローラにおいて、
水平の同期信号と同一の周波数を有する基準クロックと、垂直の同期信号と同一の周波数を有するリファレンス同期信号を発生する段階と；
外部から入力されるデータイネーブル信号と前記基準クロックを比較して検出の基準信号と前記リファレンス同期信号を利用して入力信号の周期を出力する段階と；
入力信号を、所定の上限値と下限値で定義される周期範囲と比較する段階と；
検出基準信号が入力される間に前記上限値と下限値によって定義される周期範囲内で検出される入力信号のパルスの個数に基づいて入力信号の有無を判定する段階を含む。

本発明の液晶表示装置及びその駆動方法はタイミングコントローラの有無信号の判定部に周期検出器及び周期比較器とをさらに設けることでインターフェースから入力される入力信号の有無を検出することができる。また、入力信号の周波数の範囲を検出することでモニタ用ＬＣＭ（Liquid Crystal Module）の多様な周波数の範囲に対応することができる。

前記の目的以外に本発明の異なる目的及び利点は添付した図面を参照した本発明の好ましい実施例に対する説明を通して明らかにする。

以下、本発明の実施例を添付した図３乃至図１１を参照して詳細に説明する。

図３は本発明の実施例によるタイミングコントローラを表すブロック図である。
図３に示したように、タイミングコントローラ（３４）は水平同期信号、垂直同期信号、データイネーブル信号及びクロックパルスのタイミング同期信号の供給を受けてデータドライバ（１８）及びゲートドライバ（２０）に供給する制御信号を発生する制御信号発生部（３０）と、インターフェース（１０）から入力されるデータ（Ｒ、Ｇ、Ｂ）の供給を受けて整列してデータドライバ（１８）にこれを供給するデータ信号発生部（３２）と、インターフェース（１０）から入力される多様な制御信号の供給を検出する信号有無判定部（２８）と、タイミングコントローラまたは信号有無判定部（２８）に所定の周波数の基準信号を供給する発振器（２６）とを具備する。

制御信号発生部（３０）は水平同期信号、垂直同期信号、データイネーブル及びクロック信号の供給を受けて液晶パネルを駆動するための多様な制御信号を発生して、発生した制御信号をデータドライバ（１８）とゲートドライバ（２０）に供給する。垂直同期信号はフィールドの１フレームを表示するため必要な時間に対応する。水平同期信号はフィールドの１ラインを表示するため必要な時間に対応する。従って、水平同期信号は１ラインに含まれている画素の数に当たるパルスを含む。データイネーブル信号はデータを画素に供給する時間に対応する。

データ信号発生部（３２）はインターフェース（１０）からデータ（Ｒ、Ｇ、Ｂ）の供給を受けて、供給されたデータ（Ｒ、Ｇ、Ｂ）を再整列して液晶パネル（２）へ供給することができるようにした後、これをデータドライバ（１８）に供給する。発振器（２６）は所定の基準クロックを発生して基準クロックの周波数を分割して入力信号とし、同じ周波数のリファレンス同期信号を信号有無判定部（２８）へ供給する。

以下、図４を参照して、信号有無判定部（２８）の動作を説明する。
図４に示すように、信号有無判定部（２８）は入力信号（４２）及びリファレンス同期信号（４１）の供給を受ける周波数比較器（４４）と、比較された周波数信号に基づいて動作する有信号比較器（４６）及び無信号比較器（４８）とを具備する。

入力信号（４２）はインターフェース（１０）から供給されて、入力信号（４２）と同じ周波数を有するリファレンス同期信号（４１）は発振器（２６）から周波数比較器（４４）に入力される。周波数比較器（４４）はリファレンス同期信号（４１）の周波数と入力信号（４２）の周波数を比較する。即ち、周波数比較器（４４）は、リファレンス同期信号（４１）と入力信号（４２）の周波数の差を求める。この時、検出される周波数の範囲は、例えば、リファレンス同期信号（４１）のプラスマイナス５Ｈｚの範囲である。

従って、入力信号の周波数がリファレンス同期信号のプラスマイナス５Ｈｚ以内であれば、周波数比較器（４４）から入力信号が有信号比較器（４６）に供給される。有信号比較器（４６）は図５でのＡブロックのように入力信号（４２）とリファレンス同期信号（４１）を比較して入力信号（４２）のハイまたはロー状態の反復個数が設定された値‘Ｎ’より大きいとき、有効な信号入力であると判断して、そのことを表すロー状態の判断信号を制御信号発生部（３０）に供給する。この時、ロー状態の判断信号を受ける制御信号発生部（３０）は、インターフェース（１０）から供給される入力信号を供給される。以後の動作は一般的な制御信号の発生動作と同じである。

しかし、周波数比較器（４４）で比較された周波数がプラスマイナス５Ｈｚより大きいと、入力信号は無信号比較器（４８）に供給される。無信号比較器（４８）は入力信号（４２）とリファレンス同期信号（４１）を図５のＢブロックのように比較して、入力信号（４２）のハイまたはロー状態の反復個数が、予め設定された値‘Ｎ’より小さいとき、無効な信号入力であると判断して、そのことを表すハイ状態の判断信号を制御信号発生部（３０）に供給する。この時、ハイ状態の判断信号が入力される制御信号発生部（３０）は発振器（２６）からリファレンス同期信号（４１）の供給を受けて液晶パネル（２）上にフルブラック（Full Black）、フルホワイト（Full White）または任意の画像の情報を表示する。

このために、制御信号発生部（３０）は図６でのようにマルチプレクサ（以下″ＭＵＸ″という）（４０）を具備する。

図６に示すように、ＭＵＸ（４０）にリファレンス同期信号と入力信号及び判断信号が入力される。ＭＵＸ（４０）は判断信号の入力状態によりリファレンス同期信号及び入力信号の中の１つの信号を選択して出力する。

ＭＵＸ（４０）はロー状態の判断信号が信号有無判定部から入力されるとき、入力信号を出力して、ハイ状態の判断信号が入力されるときにはリファレンス同期信号を出力する。

制御信号発生部（３０）はＭＵＸ（４０）から出力される同期信号に基づいて制御信号を発生して、ゲートドライバ（２０）及びデータドライバ（１８）に供給する。この時、データ信号の発生部（３２）はすでに格納装置に格納されたデータ信号をデータドライバ（１８）に供給する。

図７は図３に図示された信号有無判定部の異なる動作の例を表す流れ図である。
図７に示すように、信号有無の判定部は入力信号（５０）とリファレンス同期信号（５２）の供給を受ける周期検出器（５４）と、検出された周期の範囲と設定された周期の範囲を比較するための周期比較器（５６）と、比較された周期の有無を比較するための有信号比較器（５８）及び無信号比較器（６０）と、最終的に信号に対する有無を決定するための有／無信号比較器（６２）とを具備する。

周期検出器（５４）は入力信号（５０）とリファレンス同期信号（５２）の供給を受けて双方の周期を比較することで周期信号（Pvsync）及び検出の基準信号（REFvsync）を出力する。

周期比較器（５６）は周期検出器（５４）から供給される周期信号（Pvsync）を、設定された上限（ＭＡＸ）値及び下限（ＭＩＮ）値と比較して出力信号（ＣＯＭ）を出力する。

無信号比較器（６０）及び有信号比較器（５８）は周期比較器（５６）から供給される比較器出力信号（ＣＯＭ）に基づいて入力信号（Vsync）の有無を判断して判断信号を出力する。

有無信号比較器（６２）は供給される判断信号の有無を最終的に判断して検出信号（ＤＥＴ）を出力する。

このような、信号有無判定部は図８に図示されたようにインターフェース（１０）から入力される入力信号（Vsync）と発振器（２６）から入力されるリファレンス同期信号（REFclk）を相互比較して検出信号（ＤＥＴ）を出力する。

これを図９乃至図１１を参照して以下に詳細に説明する。

図９において、周期検出器（５４）は２入力及び２出力端子で構成される。第１入力端子（Vsync）にはインターフェース（１０）から入力信号（Vsync）が供給されて、第２入力端子（REFclk）には発振器（２６）からリファレンス同期信号（REFclk）が供給される。第１及び第２入力端子（Vsync、REFclk）に供給された２つの信号を比較して入力信号（Vsync）に対する周期信号（Pvsync）及び検出の基準信号（REFvsync）を出力して周期比較器（５６）に供給する。

図１０に示すように、周期比較器（５６）は２入力１出力の第１比較器（７０）と２入力１出力の第２比較器（７２）で構成される。

第１比較器（７０）の第１入力端子（Pvsync）には周期検出器（５４）で検出された周期信号（Pvsync）が入力されて、第２入力端子（ＭＡＸ）には設定された上限（ＭＡＸ）値の周期を有する周期信号（ＭＡＸ）が入力される。

第２比較器（７２）の第１入力端子（ＭＩＮ）には設定された下限（ＭＩＮ）値の周期を有する周期信号（ＭＩＮ）が入力されて、第２入力端子（Pvsync）には周期検出器（５４）で検出された周期信号（Pvsync）が入力される。ここで、上限（ＭＡＸ）値及び下限（ＭＩＮ）値は使用者が調節することができる。

このような、周期比較器（５６）は周期検出器（５４）で検出された周期信号（Pvsync）と第１比較器（７０）及び第２比較器（７２）のＭＡＸ周期値とＭＩＮ周期値と比較して周期信号（Pvsync）の周期範囲を検出する。

この時、周期信号（Pvsync）の周期が上限周期（ＭＡＸ）より大きい場合には第１比較器（７０）で検出されて、下限周期（ＭＩＮ）より小さい場合には第２比較器（７２）で検出される。このように第１及び第２比較器（７０、７２）で検出された出力信号（ＣＯＭ）は無信号比較器（６０）及び有信号比較器（５８）で供給される。

この時、第１及び第２比較器（７０、７２）で上限及び下限周期（ＭＡＸ、ＭＩＮ）より範囲の外の周期信号（Pvsync）は無信号比較器（６０）に供給されて、上限及び下限周期（ＭＡＸ、ＭＩＮ）の範囲内の周期信号（Pvsync）は有信号比較器（５８）に供給される。

図１１を参照すると、無信号比較器（６０）及び有信号比較器（５８）は２入力端子と１出力端子で構成される。

有信号比較器（５８）の第１入力端子（ＣＯＭ）が供給されて、第２入力端子（REFvsync）には周期検出器（５４）から検出された検出基準信号（REFvsync）が供給される。

これに基づいて、有信号比較器（５８）は検出基準信号（REFvsync）が入力される間の出力信号（ＣＯＭ）の連続されるパルスの個数が設定されたＰ個の値より大きい場合には有信号（ＤＥＴ）と判断する。例えば、連続的な″１″の値を有するパルスが設定された５個より大きい場合には有信号であり、そうではない場合は無信号となる。このように判断された有信号（ＤＥＴ）は有無信号比較器（６２）に供給される。ここで、設定されたＰ個の値は使用者によって調整されることができる。

無信号比較器（６０）の第１入力端子（ＣＯＭ）には周期比較器（５６）での設定された範囲外の出力信号（ＣＯＭ）が供給されて、第２入力端子（REFvsync）には周期検出器（５４）から検出基準信号（REFvsync）が供給される。

無信号比較器（６０）は検出の基準信号（REFvsync）が入力される間、出力信号（ＣＯＭ）の連続されるパルスの個数が設定されたＰ個の値より小さい場合には無信号（ＤＥＴ）と判断する。このように判断された無信号（ＤＥＴ）は有無信号比較器（６２）に供給される。

有無信号比較器（６２）は有信号比較器（５８）と無信号比較器（６０）で有信号と判断された入力信号（５０）は正常的な動作に対応する信号を出力する。反面に無信号と判断された入力信号（５０）は制御信号発生部（３０）に供給されて発振器（２６）からリファレンス同期信号の入力を受けてフルブラック（Full Black）、フルホワイト（Full White）または既に格納された任意のデータを出力する。この時、任意のデータはブロックデータまたは無信号の入力状態を見せるテキストデータの液晶パネル（２）にディスプレーされるようにする。

上述したように、本発明による液晶表示装置及び駆動方法によるとタイミングコントローラの信号有無判定部に周期検出器及び周期比較器をさらに設けることでインターフェースから入力される入力信号の有無を検出することができる。また、入力信号の周波数の範囲を検出することでモニタ用ＬＣＭの多様な周波数の範囲に対応することができる。

以上説明した内容に基づいて当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正の可能であることを理解するであろう。本発明の技術的な範囲は明細書の詳細な説明に記載された内容に限らず特許請求の範囲によって定めなければならない。

図１は一般的な液晶表示装置を表すブロック図である。 図２は図１に図示されたタイミングコントローラの概念を表すブロック図である。 図３は本発明によるタイミングコントローラの概念を表すブロック図である。 図４は図３に図示された信号有無の判定部の動作例を表す流れ図である。 図５は図３に図示された信号有無の判定部から判定信号を発生させる過程を表す波形図である。 図６は図３に図示されたタイミングコントローラに設置されるマルチプレクサを表すブロック図である。 図７は図３に図示された信号有無の判定部による動作の例を示す流れ図である。 図８は図７に図示された信号有無の判定部から発生される判断信号の発生過程を表すタイミング図である。 図９は図７に図示された周期検出器を表すブロック図である。 図１０は図７に図示された周期比較器を表すブロック図である。 図１１は図７に図示された有無信号比較器を表すブロック図である。

符号の説明

２：液晶パネル
１０：インターフェース
１２、３４：タイミングコントローラ
１４：電源電圧の発生部
１６：基準電圧の発生部
１８：データドライバ
２０：ゲートドライバ
２２、３０：制御信号発生部
１４、３２：データ信号の発生部
２６：発振器
２８：信号有無の判定部
４０：マルチプレクサ
４２、５０：入力信号
４１、５２：リファレンス同期信号
４４：周波数比較器
４６、５８：有信号比較器
４８、６０：無信号比較器
５４：周期検出器
５６：周期比較器
６２：有無信号比較器
７０、７２：比較器

Claims (14)

1. インターフェースから第１周波数の入力信号を受信する第１段階と；
   前記入力信号の周期が所定の設定範囲内に属するか否かを判断する第２段階と；
   前記設定範囲内に属するか属しない周期を有する入力信号が連続に入力される個数が予め定められた個数より大きいか否かによってデータドライバまたはゲートドライバにパネルを駆動するための互いに異なる制御信号を供給する第３段階を含むことを特徴とする表示装置の駆動方法。
2. 前記所定の設定範囲は上限（ＭＡＸ）値と下限（ＭＩＮ）値の間の区間に定義されることを特徴とする請求項１に記載の表示装置の駆動方法。
3. 前記第１周波数と同一な周波数を有するリファランス同期信号（Ｒｅｆｃｌｋ）を生成する段階；
   及び前記入力信号に対する周期信号（Ｐｖｓｙｎｃ）を生成する段階を更に含み、
   前記第２段階は、前記リファランス同期信号（Ｒｅｆｃｌｋ）と前記入力信号に対する周期信号（Ｐｖｓｙｎｃ）を比較し、前記入力信号の周期が前記所定の上限（ＭＡＸ）値と下限（ＭＩＮ）値に定義される設定範囲内に属するか否かを表す比較器出力信号（ＣＯＭ）を生成することを特徴とする請求項２に記載の表示装置の駆動方法。
4. 前記第３段階は、
   前記検出基準信号（Ｒｅｆｖｓｙｎｃ）が入力される間に前記比較器出力信号（ＣＯＭ）の連続するパルスの個数によって前記入力信号の存在有/無を判断することを特徴とする請求項３に記載の表示装置の駆動方法。
5. 前記第３段階は、
   前記入力信号が存在すると判断される場合には、前記データドライバまたはゲートドライバに正常的な動作に対応する信号を出力することを特徴とする請求項４に記載の表示装置の駆動方法。
6. 前記第３段階は、
   前記入力信号が存在しないと判断される場合には、前記リファランス同期信号（Ｒｅｆｃｌｋ）を用いてフールブラック（Ｆｕｌｌ Ｂｌａｃｋ）、フールホワイト（Ｆｕｌｌ Ｗｈｉｔｅ）または予め貯蔵された任意のデータを出力することを特徴とする請求項４に記載の表示装置の駆動方法。
7. 前記入力信号は、水平同期信号、垂直同期信号、データイネーブル信号及びクロックパルスの中の少なくとも一つを含むことを特徴とする請求項１に記載の表示装置の駆動方法。
8. インターフェースから第１周波数の入力信号を受信する周期検出器と；
   前記入力信号の周期が所定の設定範囲内に属するか否かを判断する周期比較器と；
   前記設定範囲内に属するか属しない周期を有する入力信号が連続に入力される個数が予め定められた個数より大きいか否かによってデータドライバまたはゲートドライバにパネルを駆動するための互いに異なる制御信号を供給する有無信号比較器を含むことを特徴とする液晶表示装置。
9. 前記所定の設定範囲は上限（ＭＡＸ）値と下限（ＭＩＮ）値の間の区間に定義されることを特徴とする請求項８に記載の表示装置の駆動方法。
10. 前記第１周波数と同一な周波数を有するリファランス同期信号（Ｒｅｆｃｌｋ）を生成する発振器を更に含み、
    前記周期検出器は、前記入力信号に対する周期信号（Ｐｖｓｙｎｃ）を生成し、
    前記周期比較器は、前記リファランス同期信号（Ｒｅｆｃｌｋ）と前記入力信号に対する周期信号（Ｐｖｓｙｎｃ）を比較し、前記入力信号の周期が前記所定の上限（ＭＡＸ）値と下限（ＭＩＮ）値に定義される設定範囲内に属するか否かを表す比較器出力信号（ＣＯＭ）を生成することを特徴とする請求項９に記載の液晶表示装置。
11. 前記検出基準信号（Ｒｅｆｖｓｙｎｃ）が入力される間に前記比較器出力信号（ＣＯＭ）の連続するパルスの個数によって前記入力信号の存在有/無を判断する比較手段を更に含むことを特徴とする請求項１０に記載の液晶表示装置。
12. 前記有無信号比較器は、
    前記設定範囲内に属する周期を有する入力信号が連続に入力される個数が予め定められた個数より大きい場合、データドライバまたはゲートドライバに正常的な動作に対応する信号を出力することを特徴とする請求項１０に記載の表示装置の駆動方法。
13. 前記有無信号比較器は、
    前記設定範囲内に属する周期を有する入力信号が連続に入力される個数が予め定められた個数より小さい場合、前記リファランス同期信号（Ｒｅｆｃｌｋ）を用いてフールブラック（Ｆｕｌｌ Ｂｌａｃｋ）、フールホワイト（Ｆｕｌｌ Ｗｈｉｔｅ）または予め貯蔵された任意のデータを出力することを特徴とする請求項１０に記載の表示装置の駆動方法。
14. 前記入力信号は、水平同期信号、垂直同期信号、データイネーブル信号及びクロックパルスの中の少なくとも一つを含むことを特徴とする請求項８に記載の表示装置の駆動方法。

Images