JP2885179B2 - Ｌｃｄインターフェース信号検査方法及び装置 - Google Patents
Ｌｃｄインターフェース信号検査方法及び装置Info
- Publication number
- JP2885179B2 JP2885179B2 JP8102620A JP10262096A JP2885179B2 JP 2885179 B2 JP2885179 B2 JP 2885179B2 JP 8102620 A JP8102620 A JP 8102620A JP 10262096 A JP10262096 A JP 10262096A JP 2885179 B2 JP2885179 B2 JP 2885179B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- inspection
- value
- dot clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Controls And Circuits For Display Device (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、カラーＬＣＤ表示
回路から出力されるＬＣＤインターフェース信号の検査
方法とその装置に関し、特に、検査対象製品から出力さ
れるドットクロックを用いて他のＬＣＤインターフェー
ス各信号を検査することを特徴とするＬＣＤインターフ
ェース信号検査装置に関する。
回路から出力されるＬＣＤインターフェース信号の検査
方法とその装置に関し、特に、検査対象製品から出力さ
れるドットクロックを用いて他のＬＣＤインターフェー
ス各信号を検査することを特徴とするＬＣＤインターフ
ェース信号検査装置に関する。
【０００２】
【従来の技術】本発明のＬＣＤインターフェース信号検
査装置の検査対象となるカラーＬＣＤ表示回路は、予め
設定された水平同期信号，垂直同期信号、及びデジタル
量である映像信号を出力する。
査装置の検査対象となるカラーＬＣＤ表示回路は、予め
設定された水平同期信号，垂直同期信号、及びデジタル
量である映像信号を出力する。
【０００３】このＬＣＤ表示回路を含めた表示制御回路
を検査対象とした従来の表示制御回路検査装置では、検
査対象製品と同等の機能を有する表示制御回路を用意
し、検査対象表示制御回路と比較、良否判定するという
ものであった。
を検査対象とした従来の表示制御回路検査装置では、検
査対象製品と同等の機能を有する表示制御回路を用意
し、検査対象表示制御回路と比較、良否判定するという
ものであった。
【０００４】図１０はビデオ信号を発生するための表示
制御回路の動作検査装置、特開昭６０−２２９０９２号
公報の従来例を示すブロック図である。この従来例で
は、図中破線で囲んだ被検査表示制御装置より、プロー
ブで抽出したドットクロック１０１９、垂直同期信号１
０２０及びプリンタ信号１０２１を、それぞれキャラク
タクロック比較器１００２、垂直同期信号比較器１００
４、プリンタ信号比較器１００７に入力し、３段階の同
期合わせによって被検査表示制御装置と被検査表示制御
装置と同等の機能を備えた検査用表示制御装置の同期を
取り、双方の動作状態を全く同じにする。双方の同期が
取れた後、被検査表示制御装置と検査用表示制御装置に
表示制御装置本来の動作を行なわせ、ビデオ信号比較器
１０１８で表示制御回路Ａ１０１０、表示制御回路１０
１７双方のビデオ信号１０２３，１０２２をドットクロ
ック１０１９でサンプリングし、両者を比較し、双方が
同じかどうかを中央処理装置１００１で判定する。判定
中にドットクロック１０１９、垂直同期信号１０２０、
プリンタ信号１０２１のいずれかの同期が取れなくなっ
たとき、キャラクタクロック比較器１００２、垂直同期
信号比較器１００４、プリンタ信号比較器１００７は中
央処理装置１００１に対して割り込み信号を発生し、被
検査表示制御装置と検査用表示制御装置の同期が取れる
まで、中央処理装置１００１がビデオ信号比較器１０１
８の出力を判定するのを禁止する。この従来例では被検
査表示制御装置と同等の機能を備えた検査用表示制御装
置を動作検査装置内に持たなければならないので、被検
査表示制御装置の種類別に動作検査装置を用意しなけれ
ばならない。
制御回路の動作検査装置、特開昭６０−２２９０９２号
公報の従来例を示すブロック図である。この従来例で
は、図中破線で囲んだ被検査表示制御装置より、プロー
ブで抽出したドットクロック１０１９、垂直同期信号１
０２０及びプリンタ信号１０２１を、それぞれキャラク
タクロック比較器１００２、垂直同期信号比較器１００
４、プリンタ信号比較器１００７に入力し、３段階の同
期合わせによって被検査表示制御装置と被検査表示制御
装置と同等の機能を備えた検査用表示制御装置の同期を
取り、双方の動作状態を全く同じにする。双方の同期が
取れた後、被検査表示制御装置と検査用表示制御装置に
表示制御装置本来の動作を行なわせ、ビデオ信号比較器
１０１８で表示制御回路Ａ１０１０、表示制御回路１０
１７双方のビデオ信号１０２３，１０２２をドットクロ
ック１０１９でサンプリングし、両者を比較し、双方が
同じかどうかを中央処理装置１００１で判定する。判定
中にドットクロック１０１９、垂直同期信号１０２０、
プリンタ信号１０２１のいずれかの同期が取れなくなっ
たとき、キャラクタクロック比較器１００２、垂直同期
信号比較器１００４、プリンタ信号比較器１００７は中
央処理装置１００１に対して割り込み信号を発生し、被
検査表示制御装置と検査用表示制御装置の同期が取れる
まで、中央処理装置１００１がビデオ信号比較器１０１
８の出力を判定するのを禁止する。この従来例では被検
査表示制御装置と同等の機能を備えた検査用表示制御装
置を動作検査装置内に持たなければならないので、被検
査表示制御装置の種類別に動作検査装置を用意しなけれ
ばならない。
【０００５】図１１は、従来の表示制御回路検査装置の
別の実施例、特開昭６０−２８６８８号公報の従来例を
示すブロック図である。この従来例では、入力信号１４
１３の論理が“１”になると、表示開始信号１１１２
ａ、表示タイミング信号１１１２ｂ及び予め任意のパタ
ーンが設定されているシフトレジスタ１３１０によりタ
イミング信号１３６１が生成され、このタイミング信号
１３６１により予め正解表示パターンが格納されている
シフトレジスタ１３００から正解表示パターン１３０１
を読み出し、表示信号１１１１と正解表示パターン１３
０１とを比較手段１３８０で比較し、両者が一致すれば
論理“１”、不一致であれば論理“０”をシフトレジス
タ１３２０に格納する。シフトレジスタ１３２０に入力
された内容は多入力ＡＮＤ回路１３９０に出力され、全
入力が“１”の時のみ判定結果信号１１２１を“１”と
し、合格と判定する。
別の実施例、特開昭６０−２８６８８号公報の従来例を
示すブロック図である。この従来例では、入力信号１４
１３の論理が“１”になると、表示開始信号１１１２
ａ、表示タイミング信号１１１２ｂ及び予め任意のパタ
ーンが設定されているシフトレジスタ１３１０によりタ
イミング信号１３６１が生成され、このタイミング信号
１３６１により予め正解表示パターンが格納されている
シフトレジスタ１３００から正解表示パターン１３０１
を読み出し、表示信号１１１１と正解表示パターン１３
０１とを比較手段１３８０で比較し、両者が一致すれば
論理“１”、不一致であれば論理“０”をシフトレジス
タ１３２０に格納する。シフトレジスタ１３２０に入力
された内容は多入力ＡＮＤ回路１３９０に出力され、全
入力が“１”の時のみ判定結果信号１１２１を“１”と
し、合格と判定する。
【０００６】この従来例では、検査対象製品から出力さ
れている表示タイミング信号で表示信号を検査している
が、表示タイミング信号自身の検査は行っていないた
め、表示タイミング信号自身に欠陥があった場合、これ
を検出できないという欠点がある。また、この従来例で
は表示開始タイミング信号等、表示信号以外のインター
フェース信号を検査していないため、欠陥が検出された
場合、その原因が特定出来ない。
れている表示タイミング信号で表示信号を検査している
が、表示タイミング信号自身の検査は行っていないた
め、表示タイミング信号自身に欠陥があった場合、これ
を検出できないという欠点がある。また、この従来例で
は表示開始タイミング信号等、表示信号以外のインター
フェース信号を検査していないため、欠陥が検出された
場合、その原因が特定出来ない。
【０００７】
【発明が解決しようとする課題】前述のカラーＬＣＤ表
示回路を含めた表示制御回路を検査対象とした従来の表
示制御回路検査装置では、検査対象製品と同等の機能を
有する表示制御回路を用意し、検査対象表示制御回路と
比較、良否判定するというものであった。前述の従来例
特開昭６０−２２９０９２号公報に示されるように、検
査対象製品と同様の機能を有する装置を検査装置内に持
たせる構成上、検査対象製品の種類が変わるごとにこれ
に対応した装置を用意する必要が生じる。このためパー
ソナルコンピュータのような多機種を有する製品を検査
対象とする場合、コストパフォーマンスが悪くなり、検
査装置としては不向きである。
示回路を含めた表示制御回路を検査対象とした従来の表
示制御回路検査装置では、検査対象製品と同等の機能を
有する表示制御回路を用意し、検査対象表示制御回路と
比較、良否判定するというものであった。前述の従来例
特開昭６０−２２９０９２号公報に示されるように、検
査対象製品と同様の機能を有する装置を検査装置内に持
たせる構成上、検査対象製品の種類が変わるごとにこれ
に対応した装置を用意する必要が生じる。このためパー
ソナルコンピュータのような多機種を有する製品を検査
対象とする場合、コストパフォーマンスが悪くなり、検
査装置としては不向きである。
【０００８】また、特開昭６０−２８６８８号公報のよ
うな従来例の場合、検査対象製品から出力されているタ
イミング信号をクロックとして映像信号を検査するとい
う方式を取っているが、タイミング信号自身の検査は行
っていないため、タイミング信号自身に欠陥があった場
合、これを検出できないという欠点がある。また、この
従来例では、映像信号以外のインターフェース信号を検
査していないため、欠陥が検出された場合、その原因が
特定出来ない。
うな従来例の場合、検査対象製品から出力されているタ
イミング信号をクロックとして映像信号を検査するとい
う方式を取っているが、タイミング信号自身の検査は行
っていないため、タイミング信号自身に欠陥があった場
合、これを検出できないという欠点がある。また、この
従来例では、映像信号以外のインターフェース信号を検
査していないため、欠陥が検出された場合、その原因が
特定出来ない。
【０００９】
(1) 本発明のＬＣＤインターフェース信号検査装置は、
カラーＬＣＤを駆動する検査対象であるカラーＬＣＤ表
示回路から得られるロジック用電源、及びバックライト
用電源ＯＮ／ＯＦＦ信号の立ち上がり、立ち下がりタイ
ミングを監視し、タイミングが規格から外れていれば異
常信号を出力する電源監視回路と、カラーＬＣＤ表示回
路から得られるドットクロックの周波数をクロックパル
ス数としてカウントするドットクロックカウンタ回路
と、ドットクロックカウンタ回路での計測値を記憶する
第一のメモリ回路とを備えるドットクロック検査回路
と、周期，パルス幅がドットクロックパルス数で規定さ
れている水平同期信号，垂直同期信号をドットクロック
で計測する同期信号カウンタ回路と、同期信号カウンタ
回路での計測値を記憶する第二のメモリ回路とを備える
同期信号検査回路と、ドットクロックを任意に遅延させ
る可変遅延回路と、可変遅延回路から得られるドットク
ロックでカラーＬＣＤ表示回路から得られる映像信号を
ラッチするラッチ回路と、ラッチ回路でラッチされたデ
ータを記憶する第三のメモリ回路とを備えるドット検査
回路と、ドットクロック周波数の規格値、水平同期信
号，垂直同期信号各々の周期，パルス幅の規格値、映像
信号のドット検査用パターン指定値を予め記憶しておく
規格値メモリ回路と、規格値メモリ回路に記憶している
規格値を読み出す規格値読み出し信号，第一、第二、第
三のメモリ回路読み出し信号，ドットクロック検査回
路，同期信号検査回路，ドット検査回路への検査開始信
号とを含む複数の制御信号を出力すると共に、電源監視
回路からの異常信号判定、規格値と測定値との比較、良
否判定を行う中央処理部とを備えることを特徴としてい
る。 (2) 本発明の検査方法は、上記(1) のＬＣＤインターフ
ェース信号装置のカラーＬＣＤ表示回路から出力される
信号の検査方法で、中央処理部が、検査対象である前記
カラーＬＣＤ表示回路の電源投入時に得られるロジック
用電源ＯＮ／ＯＦＦ信号、バックライト用電源ＯＮ／Ｏ
ＦＦ信号の立上がりタイミングを電源監視回路から得ら
れる異常信号で判定する第一の検査工程と、第一のメモ
リ回路から読み出した計測値と規格値メモリ回路から読
み出したドットクロック周波数規格値とを比較し、計測
値がドットクロック周波数規格値を満足しているか否か
を判定する第二の検査工程と、第二のメモリ回路から読
み出した計測値と規格値メモリ回路から読み出した水平
同期信号，垂直同期信号各々の周期，パルス幅規格値と
を比較し、計測値が規格値を満足するか否かを判定する
第三の検査工程と、可変遅延回路に遅延量が“０”とな
るような遅延量制御信号を出力し、その時の測定値を前
記第三のメモリ回路から読み出し、規格値メモリ回路か
ら読み出したドット検査用パターン指定値とを比較し、
一致するか否かを判定する第四の検査工程と、可変遅延
回路に遅延量“ａ”（ａは任意の実数）となるような遅
延量制御信号を出力し、第四の検査工程と同様の検査を
行い、この時の測定値とドット検査用パターン指定値が
不一致になるまで遅延量“ａ”を増加させて第四の検査
工程を繰返し、測定値とドット検査用パターン指定値が
初めて不一致になった時の“ａ”の値と規格値メモリ回
路から読み出したデータホールド時間規格値とを比較
し、遅延量“ａ”がデータホールド時間規格値を満足す
るか否かを判定する第五の検査工程と、検査対象である
カラーＬＣＤ表示回路の電源ＯＦＦ時に得られるロジッ
ク用電源ＯＮ／ＯＦＦ信号、バックライト用電源ＯＮ／
ＯＦＦ信号の立ち下がりタイミングを電源監視回路から
得られる異常信号で判定する第六の検査工程と、第一か
ら第六の検査工程を順に行い、第一から第五の検査工程
各々の結果が合格の時のみ次の検査工程の検査開始信号
を出力し、全検査工程が合格の時のみ検査合格とし、途
中で不合格な検査工程があればその時点で検査不合格と
して検査を終了するという手順を含むことを特徴として
いる。 (3) 本発明のＬＣＤインターフェース信号検査装置は、
カラーＬＣＤを駆動する検査対象であるカラーＬＣＤ表
示回路から得られるロジック用電源、及びバックライト
用電源ＯＮ／ＯＦＦ信号の立ち上がり、立ち下がりタイ
ミングを監視し、タイミングが規格から外れていれば異
常信号を出力する電源監視回路と、カラーＬＣＤ表示回
路から得られるドットクロックの周波数をクロックパル
ス数としてカウントするドットクロックカウンタ回路
と、ドットクロックカウンタ回路での計測値を一時記憶
する第一のメモリ回路とを備えるドットクロック検査回
路と、第一のメモリ回路から読み込んだ計数値を予め設
定された期待値と比較、一致すれば一致信号を出力する
コンパレータと、周期，パルス幅がドットクロックパル
ス数で規定されている水平同期信号，垂直同期信号をド
ットクロックで計測する同期信号カウンタ回路と、同期
信号カウンタ回路での計測値を一時記憶する第二のメモ
リ回路とを備える同期信号検査回路と、第二のメモリ回
路から読み込んだ計数値を予め設定された期待値と比
較、一致すれば一致信号を出力するコンパレータと、ド
ットクロックを任意に遅延させる可変遅延回路と、可変
遅延回路から得られるドットクロックでカラーＬＣＤ表
示回路から得られる検査パターンである市松パターンの
映像信号をラッチするラッチ回路と、ラッチ回路でラッ
チされたデータを一時記憶する第三のメモリ回路とを備
えたドット検査回路と、第三のメモリ回路から読み込ん
だ計数値を予め設定された期待値と比較、一致すれば一
致信号を出力すると同時に、電源ＯＦＦ信号を出力する
コンパレータと、電源監視回路から出力される異常信
号、コンパレータから出力される一致信号を監視し、全
て合格の場合のみＬＥＤを点灯させる合否表示回路から
構成されることを特徴としている。
カラーＬＣＤを駆動する検査対象であるカラーＬＣＤ表
示回路から得られるロジック用電源、及びバックライト
用電源ＯＮ／ＯＦＦ信号の立ち上がり、立ち下がりタイ
ミングを監視し、タイミングが規格から外れていれば異
常信号を出力する電源監視回路と、カラーＬＣＤ表示回
路から得られるドットクロックの周波数をクロックパル
ス数としてカウントするドットクロックカウンタ回路
と、ドットクロックカウンタ回路での計測値を記憶する
第一のメモリ回路とを備えるドットクロック検査回路
と、周期，パルス幅がドットクロックパルス数で規定さ
れている水平同期信号，垂直同期信号をドットクロック
で計測する同期信号カウンタ回路と、同期信号カウンタ
回路での計測値を記憶する第二のメモリ回路とを備える
同期信号検査回路と、ドットクロックを任意に遅延させ
る可変遅延回路と、可変遅延回路から得られるドットク
ロックでカラーＬＣＤ表示回路から得られる映像信号を
ラッチするラッチ回路と、ラッチ回路でラッチされたデ
ータを記憶する第三のメモリ回路とを備えるドット検査
回路と、ドットクロック周波数の規格値、水平同期信
号，垂直同期信号各々の周期，パルス幅の規格値、映像
信号のドット検査用パターン指定値を予め記憶しておく
規格値メモリ回路と、規格値メモリ回路に記憶している
規格値を読み出す規格値読み出し信号，第一、第二、第
三のメモリ回路読み出し信号，ドットクロック検査回
路，同期信号検査回路，ドット検査回路への検査開始信
号とを含む複数の制御信号を出力すると共に、電源監視
回路からの異常信号判定、規格値と測定値との比較、良
否判定を行う中央処理部とを備えることを特徴としてい
る。 (2) 本発明の検査方法は、上記(1) のＬＣＤインターフ
ェース信号装置のカラーＬＣＤ表示回路から出力される
信号の検査方法で、中央処理部が、検査対象である前記
カラーＬＣＤ表示回路の電源投入時に得られるロジック
用電源ＯＮ／ＯＦＦ信号、バックライト用電源ＯＮ／Ｏ
ＦＦ信号の立上がりタイミングを電源監視回路から得ら
れる異常信号で判定する第一の検査工程と、第一のメモ
リ回路から読み出した計測値と規格値メモリ回路から読
み出したドットクロック周波数規格値とを比較し、計測
値がドットクロック周波数規格値を満足しているか否か
を判定する第二の検査工程と、第二のメモリ回路から読
み出した計測値と規格値メモリ回路から読み出した水平
同期信号，垂直同期信号各々の周期，パルス幅規格値と
を比較し、計測値が規格値を満足するか否かを判定する
第三の検査工程と、可変遅延回路に遅延量が“０”とな
るような遅延量制御信号を出力し、その時の測定値を前
記第三のメモリ回路から読み出し、規格値メモリ回路か
ら読み出したドット検査用パターン指定値とを比較し、
一致するか否かを判定する第四の検査工程と、可変遅延
回路に遅延量“ａ”（ａは任意の実数）となるような遅
延量制御信号を出力し、第四の検査工程と同様の検査を
行い、この時の測定値とドット検査用パターン指定値が
不一致になるまで遅延量“ａ”を増加させて第四の検査
工程を繰返し、測定値とドット検査用パターン指定値が
初めて不一致になった時の“ａ”の値と規格値メモリ回
路から読み出したデータホールド時間規格値とを比較
し、遅延量“ａ”がデータホールド時間規格値を満足す
るか否かを判定する第五の検査工程と、検査対象である
カラーＬＣＤ表示回路の電源ＯＦＦ時に得られるロジッ
ク用電源ＯＮ／ＯＦＦ信号、バックライト用電源ＯＮ／
ＯＦＦ信号の立ち下がりタイミングを電源監視回路から
得られる異常信号で判定する第六の検査工程と、第一か
ら第六の検査工程を順に行い、第一から第五の検査工程
各々の結果が合格の時のみ次の検査工程の検査開始信号
を出力し、全検査工程が合格の時のみ検査合格とし、途
中で不合格な検査工程があればその時点で検査不合格と
して検査を終了するという手順を含むことを特徴として
いる。 (3) 本発明のＬＣＤインターフェース信号検査装置は、
カラーＬＣＤを駆動する検査対象であるカラーＬＣＤ表
示回路から得られるロジック用電源、及びバックライト
用電源ＯＮ／ＯＦＦ信号の立ち上がり、立ち下がりタイ
ミングを監視し、タイミングが規格から外れていれば異
常信号を出力する電源監視回路と、カラーＬＣＤ表示回
路から得られるドットクロックの周波数をクロックパル
ス数としてカウントするドットクロックカウンタ回路
と、ドットクロックカウンタ回路での計測値を一時記憶
する第一のメモリ回路とを備えるドットクロック検査回
路と、第一のメモリ回路から読み込んだ計数値を予め設
定された期待値と比較、一致すれば一致信号を出力する
コンパレータと、周期，パルス幅がドットクロックパル
ス数で規定されている水平同期信号，垂直同期信号をド
ットクロックで計測する同期信号カウンタ回路と、同期
信号カウンタ回路での計測値を一時記憶する第二のメモ
リ回路とを備える同期信号検査回路と、第二のメモリ回
路から読み込んだ計数値を予め設定された期待値と比
較、一致すれば一致信号を出力するコンパレータと、ド
ットクロックを任意に遅延させる可変遅延回路と、可変
遅延回路から得られるドットクロックでカラーＬＣＤ表
示回路から得られる検査パターンである市松パターンの
映像信号をラッチするラッチ回路と、ラッチ回路でラッ
チされたデータを一時記憶する第三のメモリ回路とを備
えたドット検査回路と、第三のメモリ回路から読み込ん
だ計数値を予め設定された期待値と比較、一致すれば一
致信号を出力すると同時に、電源ＯＦＦ信号を出力する
コンパレータと、電源監視回路から出力される異常信
号、コンパレータから出力される一致信号を監視し、全
て合格の場合のみＬＥＤを点灯させる合否表示回路から
構成されることを特徴としている。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１１】図１は本発明のＬＣＤインターフェース信
号検査装置の一実施の形態を示すブロック図である。
号検査装置の一実施の形態を示すブロック図である。
【００１２】本実施の形態のＬＣＤインターフェース信
号検査装置は、カラーＬＣＤを駆動する検査対象である
カラーＬＣＤ表示回路から得られるロジック用電源ＯＮ
／ＯＦＦ信号１７、及びバックライト用電源ＯＮ／ＯＦ
Ｆ信号１８の立ち上がり、立ち下がりタイミングを監視
し、タイミングが規格から外れていれば異常信号９を出
力する電源監視回路１と、中央処理部８からドットクロ
ック検査開始信号１０を得て、カラーＬＣＤ表示回路か
ら得られるドットクロック１６の周波数をクロックパル
ス数としてカウントするドットクロックカウンタ回路２
と、ドットクロックカウンタ回路２での計測値４４を記
憶する第一のメモリ回路５とを備えるドットクロック検
査回路３０と、中央処理部８から同期信号検査開始信号
１１を得て、周期，パルス幅がドットクロックパルス数
で規定されている水平同期信号１４，垂直同期信号１５
をドットクロック１６で計測する同期信号カウンタ回路
３と、同期信号カウンタ回路での計測値４５を記憶する
第二のメモリ回路６とを備える同期信号検査回路３１
と、中央処理部８からドット検査開始信号１２を得て、
ドットクロック１６を任意に遅延させる可変遅延回路３
３と、可変遅延回路３３から得られるドットクロック３
６でカラーＬＣＤ表示回路から得られる映像信号１３を
ラッチするラッチ回路３４と、ラッチ回路３４でラッチ
されたデータ４６を記憶する第三のメモリ回路７とを備
えるドット検査回路３７と、ドットクロック周波数の規
格値、水平同期信号，垂直同期信号各々の周期，パルス
幅の規格値、映像信号のドット検査用パターン指定値を
予め記憶しておく規格値メモリ回路３８と、規格値読み
出し信号３９、第一、第二、第三のメモリ回路読み出し
信号４１，４２，４３、ドットクロック検査回路３０、
同期信号検査回路３１、ドット検査回路３７への検査開
始信号１０，１１，１２とを含む複数の制御信号を出力
すると共に、前記電源監視回路１からの異常信号判定、
規格値４０と測定値４７，４８，４９との比較、良否判
定を行う中央処理部８とから構成される。
号検査装置は、カラーＬＣＤを駆動する検査対象である
カラーＬＣＤ表示回路から得られるロジック用電源ＯＮ
／ＯＦＦ信号１７、及びバックライト用電源ＯＮ／ＯＦ
Ｆ信号１８の立ち上がり、立ち下がりタイミングを監視
し、タイミングが規格から外れていれば異常信号９を出
力する電源監視回路１と、中央処理部８からドットクロ
ック検査開始信号１０を得て、カラーＬＣＤ表示回路か
ら得られるドットクロック１６の周波数をクロックパル
ス数としてカウントするドットクロックカウンタ回路２
と、ドットクロックカウンタ回路２での計測値４４を記
憶する第一のメモリ回路５とを備えるドットクロック検
査回路３０と、中央処理部８から同期信号検査開始信号
１１を得て、周期，パルス幅がドットクロックパルス数
で規定されている水平同期信号１４，垂直同期信号１５
をドットクロック１６で計測する同期信号カウンタ回路
３と、同期信号カウンタ回路での計測値４５を記憶する
第二のメモリ回路６とを備える同期信号検査回路３１
と、中央処理部８からドット検査開始信号１２を得て、
ドットクロック１６を任意に遅延させる可変遅延回路３
３と、可変遅延回路３３から得られるドットクロック３
６でカラーＬＣＤ表示回路から得られる映像信号１３を
ラッチするラッチ回路３４と、ラッチ回路３４でラッチ
されたデータ４６を記憶する第三のメモリ回路７とを備
えるドット検査回路３７と、ドットクロック周波数の規
格値、水平同期信号，垂直同期信号各々の周期，パルス
幅の規格値、映像信号のドット検査用パターン指定値を
予め記憶しておく規格値メモリ回路３８と、規格値読み
出し信号３９、第一、第二、第三のメモリ回路読み出し
信号４１，４２，４３、ドットクロック検査回路３０、
同期信号検査回路３１、ドット検査回路３７への検査開
始信号１０，１１，１２とを含む複数の制御信号を出力
すると共に、前記電源監視回路１からの異常信号判定、
規格値４０と測定値４７，４８，４９との比較、良否判
定を行う中央処理部８とから構成される。
【００１３】次に、本実施の形態のＬＣＤインターフェ
ース信号検査装置の動作について図面を参照して説明す
る。
ース信号検査装置の動作について図面を参照して説明す
る。
【００１４】図２は本発明の検査方法の一実施の形態の
第二の検査工程を示す動作フロー図、図３は本発明の検
査方法の一実施の形態の第三の検査工程を示す動作フロ
ー図、図４は本発明の検査方法の一実施の形態の第四の
検査工程を示す動作フロー図、図５は本発明の検査方法
の一実施の形態の第五の検査工程を示す動作フロー図、
図６はの本発明の検査方法の一実施の形態の第一、第六
の検査工程でロジック用電源ＯＮ／ＯＦＦ信号及びバッ
クライト用電源ＯＮ／ＯＦＦ信号の出力タイミングを示
すタイミングチャート、図７は本発明の検査方法の一実
施の形態の第三の検査工程で測定される項目を示したタ
イミングチャート、図８は本発明の検査方法の一実施の
形態の第五の検査工程で測定される項目を示したタイミ
ングチャートである。
第二の検査工程を示す動作フロー図、図３は本発明の検
査方法の一実施の形態の第三の検査工程を示す動作フロ
ー図、図４は本発明の検査方法の一実施の形態の第四の
検査工程を示す動作フロー図、図５は本発明の検査方法
の一実施の形態の第五の検査工程を示す動作フロー図、
図６はの本発明の検査方法の一実施の形態の第一、第六
の検査工程でロジック用電源ＯＮ／ＯＦＦ信号及びバッ
クライト用電源ＯＮ／ＯＦＦ信号の出力タイミングを示
すタイミングチャート、図７は本発明の検査方法の一実
施の形態の第三の検査工程で測定される項目を示したタ
イミングチャート、図８は本発明の検査方法の一実施の
形態の第五の検査工程で測定される項目を示したタイミ
ングチャートである。
【００１５】検査対象製品であるカラーＬＣＤ表示回路
に電源が投入されると、ロジック用電源ＯＮ／ＯＦＦ信
号１７、バックライト用電源ＯＮ／ＯＦＦ信号１８の順
で信号がＯＮする。電源監視回路１は、電源ＯＮタイミ
ング５０を測定し、規格値と一致していれば、異常信号
９の論理“０”を出力する。
に電源が投入されると、ロジック用電源ＯＮ／ＯＦＦ信
号１７、バックライト用電源ＯＮ／ＯＦＦ信号１８の順
で信号がＯＮする。電源監視回路１は、電源ＯＮタイミ
ング５０を測定し、規格値と一致していれば、異常信号
９の論理“０”を出力する。
【００１６】中央処理部８は異常信号９を監視し、論理
“０”であればドットクロック検査開始信号１０をＯＮ
する。
“０”であればドットクロック検査開始信号１０をＯＮ
する。
【００１７】ドットクロック検査回路３０は、中央処理
部８のドットクロック検査開始信号１０を受け、任意の
パルス幅を持つ信号、例えばパルス幅１秒間のゲート信
号を生成（ステップ２０１）し、その間のドットクロッ
クパルス数を計数（ステップ２０２）する。計数値４４
は第一のメモリ回路５に格納される。その後、中央処理
部８は読み出し信号３９，４１を出力して規格値４０、
計数値４７を取り込み、両者を比較（ステップ２０
３）、一致（合格，ステップ２０４）すれば同期信号検
査開始信号１１を出力する。
部８のドットクロック検査開始信号１０を受け、任意の
パルス幅を持つ信号、例えばパルス幅１秒間のゲート信
号を生成（ステップ２０１）し、その間のドットクロッ
クパルス数を計数（ステップ２０２）する。計数値４４
は第一のメモリ回路５に格納される。その後、中央処理
部８は読み出し信号３９，４１を出力して規格値４０、
計数値４７を取り込み、両者を比較（ステップ２０
３）、一致（合格，ステップ２０４）すれば同期信号検
査開始信号１１を出力する。
【００１８】同期信号検査回路３１は、中央処理部８の
同期信号検査開始信号１１を受け、測定項目として垂直
同期信号周期１００、パルス幅１０１、バックポーチ１
０２、フロントポーチ１０３及び水平同期信号周期１０
４、パルス幅１０５、バックポーチ１０６、フロントポ
ーチ１０７の順で選択（ステップ３０１）し、ドットク
ロック１６にて計数（ステップ３０２）し、計数値４５
を第二のメモリ回路６に格納する。中央処理部８は読み
出し信号３９，４２を出力して規格値４０、計数値４８
を取り込み、両者を比較（ステップ３０３）、一致（合
格，ステップ３０４）すれば次の測定項目を選択し、同
様の手順で検査を行う。測定項目全てが終了（ステップ
３０５）したらドット検査検査開始信号１２を出力す
る。
同期信号検査開始信号１１を受け、測定項目として垂直
同期信号周期１００、パルス幅１０１、バックポーチ１
０２、フロントポーチ１０３及び水平同期信号周期１０
４、パルス幅１０５、バックポーチ１０６、フロントポ
ーチ１０７の順で選択（ステップ３０１）し、ドットク
ロック１６にて計数（ステップ３０２）し、計数値４５
を第二のメモリ回路６に格納する。中央処理部８は読み
出し信号３９，４２を出力して規格値４０、計数値４８
を取り込み、両者を比較（ステップ３０３）、一致（合
格，ステップ３０４）すれば次の測定項目を選択し、同
様の手順で検査を行う。測定項目全てが終了（ステップ
３０５）したらドット検査検査開始信号１２を出力す
る。
【００１９】検査対象のカラーＬＣＤ表示回路は検査パ
ターンである市松パターンを生成（ステップ４０１，５
０１）する。
ターンである市松パターンを生成（ステップ４０１，５
０１）する。
【００２０】可変遅延回路３３は中央処理部８から出力
される遅延量設定値３５により、ドットクロック１６を
遅延（ステップ４０６）させる。
される遅延量設定値３５により、ドットクロック１６を
遅延（ステップ４０６）させる。
【００２１】ラッチ回路３４は、中央処理部８のドット
検査開始信号１２を受け、可変遅延回路３３から得られ
るドットクロック３６により映像信号１３をラッチ（ス
テップ４０２，５０２）し、ラッチデータ４６を第三の
メモリ回路７に格納（ステップ４０３，５０３）する。
中央処理部８は読み出し信号３９，４３を出力して規格
値４０、ラッチデータ４９を取り込み、両者を比較（ス
テップ４０４）、一致（合格，ステップ４０５）すれば
第五の検査工程に入る。
検査開始信号１２を受け、可変遅延回路３３から得られ
るドットクロック３６により映像信号１３をラッチ（ス
テップ４０２，５０２）し、ラッチデータ４６を第三の
メモリ回路７に格納（ステップ４０３，５０３）する。
中央処理部８は読み出し信号３９，４３を出力して規格
値４０、ラッチデータ４９を取り込み、両者を比較（ス
テップ４０４）、一致（合格，ステップ４０５）すれば
第五の検査工程に入る。
【００２２】可変遅延回路３３に遅延量設定値３５とし
て“ａ”を設定し、同様のドット検査を実行する。ラッ
チデータと規格値との比較（ステップ５０４）が一致し
ていれば、更に遅延量設定値３５に“ａ”を加え（ステ
ップ５０８）、再度ドット検査を実行し（ステップ５０
９）、規格値との比較が一致しない所まで遅延量設定値
３５を増していく。比較結果が一致しなかった時点での
遅延量設定値３５の値をホールド時間５３（ｔH ）と
し、ドットクロック１６の周期Ｔとの差をセットアップ
時間５２（ｔS ）（ステップ５０５）とし、規格値と比
較（ステップ５０６）、一致（合格，ステップ５０７）
すれば検査対象のＬＣＤ表示回路の電源をＯＦＦする。
て“ａ”を設定し、同様のドット検査を実行する。ラッ
チデータと規格値との比較（ステップ５０４）が一致し
ていれば、更に遅延量設定値３５に“ａ”を加え（ステ
ップ５０８）、再度ドット検査を実行し（ステップ５０
９）、規格値との比較が一致しない所まで遅延量設定値
３５を増していく。比較結果が一致しなかった時点での
遅延量設定値３５の値をホールド時間５３（ｔH ）と
し、ドットクロック１６の周期Ｔとの差をセットアップ
時間５２（ｔS ）（ステップ５０５）とし、規格値と比
較（ステップ５０６）、一致（合格，ステップ５０７）
すれば検査対象のＬＣＤ表示回路の電源をＯＦＦする。
【００２３】電源監視回路は、電源ＯＦＦタイミング５
１を測定し、規格値と一致した場合、異常信号“０”を
出力する。
１を測定し、規格値と一致した場合、異常信号“０”を
出力する。
【００２４】中央処理部１で行う良否判定では、途中で
“不良”となった場合はその時点で試験を終了する（不
合格，ステップ２０５，３０６，４０７，５１０）。
“不良”となった場合はその時点で試験を終了する（不
合格，ステップ２０５，３０６，４０７，５１０）。
【００２５】次に、本発明のＬＣＤインターフェース信
号検査装置の第二の実施の形態について図面を参照して
説明する。
号検査装置の第二の実施の形態について図面を参照して
説明する。
【００２６】図９は本発明のＬＣＤインターフェース信
号検査装置の第二の実施の形態を示すブロック図であ
る。
号検査装置の第二の実施の形態を示すブロック図であ
る。
【００２７】検査対象製品であるカラーＬＣＤ表示回路
に電源が投入されると、ロジック用電源ＯＮ／ＯＦＦ信
号１７、バックライト用電源ＯＮ／ＯＦＦ信号１８の順
で信号がＯＮする。電源監視回路１は、電源ＯＮタイミ
ング５０を測定し、規格値と一致していれば、異常信号
１９の論理“０”を出力する。
に電源が投入されると、ロジック用電源ＯＮ／ＯＦＦ信
号１７、バックライト用電源ＯＮ／ＯＦＦ信号１８の順
で信号がＯＮする。電源監視回路１は、電源ＯＮタイミ
ング５０を測定し、規格値と一致していれば、異常信号
１９の論理“０”を出力する。
【００２８】ドットクロック検査回路３０は、電源監視
回路１の出力する異常信号１９を受け、任意のパルス幅
を持つ信号、例えばパルス幅１秒間のゲート信号を生成
し、その間のドットクロックパルス数を計数する。コン
パレータ２３は予め設定してある規格値と計数値４７を
比較、一致すれば一致信号２０を出力する。
回路１の出力する異常信号１９を受け、任意のパルス幅
を持つ信号、例えばパルス幅１秒間のゲート信号を生成
し、その間のドットクロックパルス数を計数する。コン
パレータ２３は予め設定してある規格値と計数値４７を
比較、一致すれば一致信号２０を出力する。
【００２９】同期信号検査回路３１は、コンパレータ２
３の出力する一致信号２０を受け、測定項目として垂直
同期信号周期１００、パルス幅１０１、バックポーチ１
０２、フロントポーチ１０３及び水平同期信号周期１０
４、パルス幅１０５、バックポーチ１０６、フロントポ
ーチ１０７の順で選択し、ドットクロック１６にて計数
する。コンパレータ２４は、予め設定してある規格値と
計数値４８を比較、測定全項目が一致すれば一致信号２
１を出力する。
３の出力する一致信号２０を受け、測定項目として垂直
同期信号周期１００、パルス幅１０１、バックポーチ１
０２、フロントポーチ１０３及び水平同期信号周期１０
４、パルス幅１０５、バックポーチ１０６、フロントポ
ーチ１０７の順で選択し、ドットクロック１６にて計数
する。コンパレータ２４は、予め設定してある規格値と
計数値４８を比較、測定全項目が一致すれば一致信号２
１を出力する。
【００３０】コンパレータ２４の出力する一致信号２１
を受け、検査対象のカラーＬＣＤ表示回路は検査パター
ンである市松パターンを生成する。
を受け、検査対象のカラーＬＣＤ表示回路は検査パター
ンである市松パターンを生成する。
【００３１】可変遅延回路３３は予め設定された遅延量
設定値により、ドットクロック１６を遅延させる。
設定値により、ドットクロック１６を遅延させる。
【００３２】ラッチ回路３４は可変遅延回路３３から得
られるドットクロック３６により映像信号１３をラッチ
する。コンパレータ２５は予め設定してある規格値とラ
ッチデータ４９を比較、一致すれば一致信号２２を出力
すると同時に電源ＯＦＦ信号６０を出力する。
られるドットクロック３６により映像信号１３をラッチ
する。コンパレータ２５は予め設定してある規格値とラ
ッチデータ４９を比較、一致すれば一致信号２２を出力
すると同時に電源ＯＦＦ信号６０を出力する。
【００３３】コンパレータ２５の出力する電源ＯＦＦ信
号を受け、検査対象のカラーＬＣＤ表示回路は電源をＯ
ＦＦする。
号を受け、検査対象のカラーＬＣＤ表示回路は電源をＯ
ＦＦする。
【００３４】コンパレータ２５の出力する一致信号２２
を受け、電源監視回路は、検査対象のＬＣＤ表示回路の
電源ＯＦＦタイミング５１を測定し、規格値と一致した
場合、異常信号“０”を出力する。
を受け、電源監視回路は、検査対象のＬＣＤ表示回路の
電源ＯＦＦタイミング５１を測定し、規格値と一致した
場合、異常信号“０”を出力する。
【００３５】合否表示回路６１は電源監視回路１の出力
する異常信号１９、コンパレータ２３から２５の出力す
る一致信号２０から２２を監視し、全て合格となった場
合のみＬＥＤを点灯させる。
する異常信号１９、コンパレータ２３から２５の出力す
る一致信号２０から２２を監視し、全て合格となった場
合のみＬＥＤを点灯させる。
【００３６】
【発明の効果】以上説明したように、本発明のＬＣＤイ
ンターフェース信号検査方法及び装置は、検査対象であ
るカラーＬＣＤ表示回路の電源ＯＮ／ＯＦＦ信号、水平
同期信号、垂直同期信号及び映像信号の出力タイミング
測定、各ドット毎の映像信号の発生の有無、セットアッ
プ時間及びホールド時間測定とを切り分けた一連の手順
で行うことによって、従来の試験装置に較べより精度の
高い検査が行えるという効果がある。
ンターフェース信号検査方法及び装置は、検査対象であ
るカラーＬＣＤ表示回路の電源ＯＮ／ＯＦＦ信号、水平
同期信号、垂直同期信号及び映像信号の出力タイミング
測定、各ドット毎の映像信号の発生の有無、セットアッ
プ時間及びホールド時間測定とを切り分けた一連の手順
で行うことによって、従来の試験装置に較べより精度の
高い検査が行えるという効果がある。
【００３７】本発明のＬＣＤインターフェース信号検査
方法及び装置は、計測用ドットクロックを検査対象製品
から出力されているドットクロックを用いる構成であ
り、検査装置にクロック発生回路を有する必要が無く、
検査装置を安価に実現出来るという効果がある。
方法及び装置は、計測用ドットクロックを検査対象製品
から出力されているドットクロックを用いる構成であ
り、検査装置にクロック発生回路を有する必要が無く、
検査装置を安価に実現出来るという効果がある。
【００３８】本発明のＬＣＤインターフェース信号検査
方法及び装置は、測定値をメモリに格納する構成上、検
査ラインでのＯＫ／ＮＧ判定のみならず、詳細なデータ
解析が行えるという効果がある。
方法及び装置は、測定値をメモリに格納する構成上、検
査ラインでのＯＫ／ＮＧ判定のみならず、詳細なデータ
解析が行えるという効果がある。
【００３９】また、本発明の第二の実施形態のＬＣＤイ
ンターフェース信号検査装置は、第一の実施形態では中
央処理部で行っていた良否判定をコンパレータを用い
て、ハード的に行うという形を取ることによって、検査
時間の短縮が図れる。
ンターフェース信号検査装置は、第一の実施形態では中
央処理部で行っていた良否判定をコンパレータを用い
て、ハード的に行うという形を取ることによって、検査
時間の短縮が図れる。
【図１】本発明のＬＣＤインターフェース信号検査装置
の第一の実施の形態を示すブロック図である。
の第一の実施の形態を示すブロック図である。
【図２】本発明の検査方法の一実施の形態の第二の検査
工程を示す動作フロー図である。
工程を示す動作フロー図である。
【図３】本発明の検査方法の一実施の形態の第三の検査
工程を示す動作フロー図である。
工程を示す動作フロー図である。
【図４】本発明の検査方法の一実施の形態の第四の検査
工程を示す動作フロー図である。
工程を示す動作フロー図である。
【図５】本発明の検査方法の一実施の形態の第五の検査
工程を示す動作フロー図である。
工程を示す動作フロー図である。
【図６】本発明の検査方法の一実施の形態の第一、第六
の検査工程でロジック用電源ＯＮ／ＯＦＦ信号及びバッ
クライト用電源ＯＮ／ＯＦＦ信号の出力タイミングを示
すタイミングチャートである。
の検査工程でロジック用電源ＯＮ／ＯＦＦ信号及びバッ
クライト用電源ＯＮ／ＯＦＦ信号の出力タイミングを示
すタイミングチャートである。
【図７】本発明の検査方法の一実施の形態の第三の検査
工程で測定される項目を示したタイミングチャートであ
る。
工程で測定される項目を示したタイミングチャートであ
る。
【図８】本発明の検査方法の一実施の形態の第五の検査
工程で測定される項目を示したタイミングチャートであ
る。
工程で測定される項目を示したタイミングチャートであ
る。
【図９】本発明のＬＣＤインターフェース信号検査装置
の第二の実施の形態を示すブロック図である。
の第二の実施の形態を示すブロック図である。
【図１０】従来のドットクロック発生回路を備えていな
い表示制御回路検査装置の一例を示すブロック図であ
る。
い表示制御回路検査装置の一例を示すブロック図であ
る。
【図１１】従来のドットクロック発生回路を備えていな
い表示制御回路検査装置の一例を示すブロック図であ
る。
い表示制御回路検査装置の一例を示すブロック図であ
る。
【符号の説明】 １ 電源監視回路 ２ ドットクロックカウンタ回路 ３ 同期信号カウンタ回路 ５ 第一のメモリ回路 ６ 第二のメモリ回路 ７ 第三のメモリ回路 ８ 中央処理部 ３３ 可変遅延回路 ３４ ラッチ回路 ３８ 規格値メモリ回路
Claims (3)
- 【請求項１】カラーＬＣＤを駆動する検査対象であるカ
ラーＬＣＤ表示回路から得られるロジック用電源、及び
バックライト用電源ＯＮ／ＯＦＦ信号の立ち上がり、立
ち下がりタイミングを監視し、タイミングが規格から外
れていれば異常信号を出力する電源監視回路と、 前記カラーＬＣＤ表示回路から得られるドットクロック
の周波数をクロックパルス数としてカウントするドット
クロックカウンタ回路と、前記ドットクロックカウンタ
回路での計測値を記憶する第一のメモリ回路とを備える
ドットクロック検査回路と、 周期，パルス幅がドットクロックパルス数で規定されて
いる水平同期信号，垂直同期信号を前記ドットクロック
で計測する同期信号カウンタ回路と、前記同期信号カウ
ンタ回路での計測値を記憶する第二のメモリ回路とを備
える同期信号検査回路と、 前記ドットクロックを任意に遅延させる可変遅延回路
と、前記可変遅延回路から得られるドットクロックで前
記カラーＬＣＤ表示回路から得られる映像信号をラッチ
するラッチ回路と、前記ラッチ回路でラッチされたデー
タを記憶する第三のメモリ回路とを備えるドット検査回
路と、 前記ドットクロック周波数の規格値、前記水平同期信
号，垂直同期信号各々の周期，パルス幅の規格値、映像
信号のドット検査用パターン指定値を予め記憶しておく
規格値メモリ回路と、 前記規格値メモリ回路に記憶している規格値を読み出す
規格値読み出し信号，前記第一、第二、第三のメモリ回
路読み出し信号，前記ドットクロック検査回路，同期信
号検査回路，ドット検査回路への検査開始信号とを含む
複数の制御信号を出力すると共に、前記電源監視回路か
らの異常信号判定、規格値と測定値との比較、良否判定
を行う中央処理部とを備えることを特徴とするＬＣＤイ
ンターフェース信号検査装置。 - 【請求項２】前記中央処理部が、検査対象である前記カ
ラーＬＣＤ表示回路の電源投入時に得られるロジック用
電源ＯＮ／ＯＦＦ信号、バックライト用電源ＯＮ／ＯＦ
Ｆ信号の立上がりタイミングを前記電源監視回路から得
られる異常信号で判定する第一の検査工程と、 前記第一のメモリ回路から読み出した前記計測値と前記
規格値メモリ回路から読み出した前記ドットクロック周
波数規格値とを比較し、前記計測値が前記ドットクロッ
ク周波数規格値を満足しているか否かを判定する第二の
検査工程と、 前記第二のメモリ回路から読み出した前記計測値と前記
規格値メモリ回路から読み出した前記水平同期信号，垂
直同期信号各々の周期，パルス幅規格値とを比較し、前
記計測値が前記規格値を満足するか否かを判定する第三
の検査工程と、 前記可変遅延回路に遅延量が“０”となるような遅延量
制御信号を出力し、その時の測定値を前記第三のメモリ
回路から読み出し、前記規格値メモリ回路から読み出し
た前記ドット検査用パターン指定値とを比較し、一致す
るか否かを判定する第四の検査工程と、 前記可変遅延回路に遅延量“ａ”（ａは任意の実数）と
なるような前記遅延量制御信号を出力し、前記第四の検
査工程と同様の検査を行い、この時の測定値と前記ドッ
ト検査用パターン指定値が不一致になるまで前記遅延量
“ａ”を増加させて前記第四の検査工程を繰返し、測定
値と前記ドット検査用パターン指定値が初めて不一致に
なった時の“ａ”の値と前記規格値メモリ回路から読み
出したデータホールド時間規格値とを比較し、前記遅延
量“ａ”が前記データホールド時間規格値を満足するか
否かを判定する第五の検査工程と、 検査対象である前記カラーＬＣＤ表示回路の電源ＯＦＦ
時に得られるロジック用電源ＯＮ／ＯＦＦ信号、バック
ライト用電源ＯＮ／ＯＦＦ信号の立ち下がりタイミング
を前記電源監視回路から得られる異常信号で判定する第
六の検査工程と、 前記第一から第六の検査工程を順に行い、前記第一から
第五の検査工程各々の結果が合格の時のみ次の検査工程
の検査開始信号を出力し、全検査工程が合格の時のみ検
査合格とし、途中で不合格な検査工程があればその時点
で検査不合格として検査を終了するという手順を含むこ
とを特徴とする請求項１記載のＬＣＤインターフェース
信号装置のカラーＬＣＤ表示回路から出力される信号の
検査方法。 - 【請求項３】カラーＬＣＤを駆動する検査対象であるカ
ラーＬＣＤ表示回路から得られるロジック用電源、及び
バックライト用電源ＯＮ／ＯＦＦ信号の立ち上がり、立
ち下がりタイミングを監視し、タイミングが規格から外
れていれば異常信号を出力する電源監視回路と、 前記カラーＬＣＤ表示回路から得られるドットクロック
の周波数をクロックパルス数としてカウントするドット
クロックカウンタ回路と、前記ドットクロックカウンタ
回路での計測値を一時記憶する第一のメモリ回路とを備
えるドットクロック検査回路と、 前記第一のメモリ回路から読み込んだ計数値を予め設定
された期待値と比較、一致すれば一致信号を出力するコ
ンパレータと、 周期，パルス幅がドットクロックパルス数で規定されて
いる水平同期信号，垂直同期信号を前記ドットクロック
で計測する同期信号カウンタ回路と、前記同期信号カウ
ンタ回路での計測値を一時記憶する第二のメモリ回路と
を備える同期信号検査回路と、 前記第二のメモリ回路から読み込んだ計数値を予め設定
された期待値と比較、一致すれば一致信号を出力するコ
ンパレータと、 前記ドットクロックを任意に遅延させる可変遅延回路
と、前記可変遅延回路から得られるドットクロックで前
記カラーＬＣＤ表示回路から得られる検査パターンであ
る市松パターンの映像信号をラッチするラッチ回路と、
前記ラッチ回路でラッチされたデータを一時記憶する第
三のメモリ回路とを備えたドット検査回路と、 前記第三のメモリ回路から読み込んだ計数値を予め設定
された期待値と比較、一致すれば一致信号を出力すると
同時に、電源ＯＦＦ信号を出力するコンパレータと、 前記電源監視回路から出力される異常信号、前記コンパ
レータから出力される一致信号を監視し、全て合格の場
合のみＬＥＤを点灯させる合否表示回路から構成される
ことを特徴とするＬＣＤインターフェース信号検査装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8102620A JP2885179B2 (ja) | 1996-04-24 | 1996-04-24 | Ｌｃｄインターフェース信号検査方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8102620A JP2885179B2 (ja) | 1996-04-24 | 1996-04-24 | Ｌｃｄインターフェース信号検査方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09288136A JPH09288136A (ja) | 1997-11-04 |
| JP2885179B2 true JP2885179B2 (ja) | 1999-04-19 |
Family
ID=14332300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8102620A Expired - Lifetime JP2885179B2 (ja) | 1996-04-24 | 1996-04-24 | Ｌｃｄインターフェース信号検査方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885179B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100365497B1 (ko) * | 2000-12-15 | 2002-12-18 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
| KR20070080720A (ko) * | 2006-02-08 | 2007-08-13 | 삼성전자주식회사 | 신호 처리 장치, 액정 표시 장치 및 액정 표시 장치의테스트 시스템 |
| DE102007048608A1 (de) | 2007-10-10 | 2009-04-16 | Robert Bosch Gmbh | Testeinrichtung, Anzeigevorrichtung und Verfahren zum Überprüfen einer Gültigkeit von Anzeigesignalen |
-
1996
- 1996-04-24 JP JP8102620A patent/JP2885179B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09288136A (ja) | 1997-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2004061465A1 (ja) | 半導体試験装置 | |
| JP2885179B2 (ja) | Ｌｃｄインターフェース信号検査方法及び装置 | |
| JPH10288653A (ja) | ジッタ測定方法及び半導体試験装置 | |
| US20030145268A1 (en) | Test pattern generator and test pattern generation | |
| KR100241648B1 (ko) | 셀프 타이밍 회로의 사이클 시간을 측정하는 회로와, 셀프 타이밍 시스템의 평균 사이클 시간 결정 방법 | |
| US5570383A (en) | Timing hazard detector accelerator | |
| JPH0997196A (ja) | Ｉｃ試験装置 | |
| JPH06324118A (ja) | 半導体集積回路の試験装置 | |
| JPH102937A (ja) | Ｉｃ試験装置 | |
| JP3084202B2 (ja) | 半導体集積回路の試験方法および装置 | |
| KR20060054888A (ko) | 테스트 장치 | |
| JP2937440B2 (ja) | 集積回路検査装置 | |
| JPH05134013A (ja) | 半導体検査装置 | |
| JPH10321800A (ja) | 集積回路 | |
| JP2002196054A (ja) | Ｉｃ測定装置 | |
| JP3598643B2 (ja) | 半導体集積回路測定装置および半導体集積回路装置 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPH1152015A (ja) | 高速半導体集積回路装置のテスト回路 | |
| JPS6136260B2 (ja) | ||
| JPH06123759A (ja) | 半導体集積回路用検査装置 | |
| JP2000075001A (ja) | 半導体試験装置 | |
| JPH10206504A (ja) | 回路機能検査装置 | |
| JPH06258395A (ja) | 自動同期試験方法及び自動同期試験回路 | |
| JP2002350502A (ja) | 半導体試験装置 | |
| JP2003302451A (ja) | バーンインテスト判定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990112 |