JP2003302451A - バーンインテスト判定装置 - Google Patents
バーンインテスト判定装置Info
- Publication number
- JP2003302451A JP2003302451A JP2002109381A JP2002109381A JP2003302451A JP 2003302451 A JP2003302451 A JP 2003302451A JP 2002109381 A JP2002109381 A JP 2002109381A JP 2002109381 A JP2002109381 A JP 2002109381A JP 2003302451 A JP2003302451 A JP 2003302451A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- test
- scan
- determination device
- toggle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】スキャンテスト機能を有する半導体集積回路の
バーンインテスト判定装置において、タイミング違反の
発生を回避し、期待値の設定を不要にする。 【解決手段】半導体集積回路のスキャンチェーン１１１
〜１１３に対してランダムデータを入力するランダムパ
ターン発生器１００と、信号のエッジ検出により前記ス
キャンチェーンの出力信号のトグル状態を検出するエッ
ジ検出部１３１〜１３３と、トグル状態の検出結果を保
持する状態保持部１４１〜１４３と、あらかじめ設定さ
れたカウント値をカウントすることにより前記トグル状
態の検出タイミングを指定するカウンタ部１６０とを具
備し、十分なトグル率を確保した後の任意のタイミング
でエッジ検出を行いトグル状態を検出する。
バーンインテスト判定装置において、タイミング違反の
発生を回避し、期待値の設定を不要にする。 【解決手段】半導体集積回路のスキャンチェーン１１１
〜１１３に対してランダムデータを入力するランダムパ
ターン発生器１００と、信号のエッジ検出により前記ス
キャンチェーンの出力信号のトグル状態を検出するエッ
ジ検出部１３１〜１３３と、トグル状態の検出結果を保
持する状態保持部１４１〜１４３と、あらかじめ設定さ
れたカウント値をカウントすることにより前記トグル状
態の検出タイミングを指定するカウンタ部１６０とを具
備し、十分なトグル率を確保した後の任意のタイミング
でエッジ検出を行いトグル状態を検出する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路のバ
ーンインテスト判定装置に関する。
ーンインテスト判定装置に関する。
【０００２】
【従来の技術】半導体集積回路のバーンインテストは、
半導体集積回路を一定時間加熱し、その間に内部素子に
ストレスを印加する加速試験であり、不良品を早い段階
で判別することが可能な優れた信頼性試験方法として広
く採用されている。
半導体集積回路を一定時間加熱し、その間に内部素子に
ストレスを印加する加速試験であり、不良品を早い段階
で判別することが可能な優れた信頼性試験方法として広
く採用されている。
【０００３】バーンインテストにおける生産性の向上を
図るために、パッケージされた完成品を対象とするバー
ンインテストのみならず、近年はウェハーレベルのバー
ンインテストも実施されている。ウェハーレベルのバー
インテストの効率をさらに上げるために従来さまざまな
工夫がなされており、有効な手法のひとつとして特開２
００１−１８３４２５号広報に記載されている技術があ
る。
図るために、パッケージされた完成品を対象とするバー
ンインテストのみならず、近年はウェハーレベルのバー
ンインテストも実施されている。ウェハーレベルのバー
インテストの効率をさらに上げるために従来さまざまな
工夫がなされており、有効な手法のひとつとして特開２
００１−１８３４２５号広報に記載されている技術があ
る。
【０００４】図６は、このような従来のバーンインテス
ト判定装置の構成を示すブロック図である。図６におい
て、６００はランダムパターン発生器、６１１、６１
２、６１３は複数のスキャンチェーン、６２１〜６２４
はスキャンチェーン６１１を構成するフリップフロッ
プ、６３０は出力データ圧縮器、６４０は比較器、６４
１は比較される期待値である。
ト判定装置の構成を示すブロック図である。図６におい
て、６００はランダムパターン発生器、６１１、６１
２、６１３は複数のスキャンチェーン、６２１〜６２４
はスキャンチェーン６１１を構成するフリップフロッ
プ、６３０は出力データ圧縮器、６４０は比較器、６４
１は比較される期待値である。
【０００５】以上のように構成されたバーインテスト判
定装置について、以下その動作を説明する。バーンイン
テストにおいては、ランダムパターン発生器６００から
複数のスキャンチェーン６１１、６１２、６１３に対し
てランダムなデータが入力され、各スキャンチェーンに
接続されたフリップフロップがスキャンシフト動作を行
う。
定装置について、以下その動作を説明する。バーンイン
テストにおいては、ランダムパターン発生器６００から
複数のスキャンチェーン６１１、６１２、６１３に対し
てランダムなデータが入力され、各スキャンチェーンに
接続されたフリップフロップがスキャンシフト動作を行
う。
【０００６】複数のスキャンチェーン６１１、６１２、
６１３の各最終段のフリップフロップからの出力データ
が出力データ圧縮器６３０に入力され、時間的に論理圧
縮された後に比較器６４０に入力される。スキャンチェ
ーンからの出力データを１サイクルに論理圧縮すること
により、比較器６４０で全スキャンチェーンに対して各
サイクル毎に期待値を設定して比較確認する代わりに、
全スキャンチェーンに対して１サイクル分のみの期待値
６４１を設定して比較確認することができる。
６１３の各最終段のフリップフロップからの出力データ
が出力データ圧縮器６３０に入力され、時間的に論理圧
縮された後に比較器６４０に入力される。スキャンチェ
ーンからの出力データを１サイクルに論理圧縮すること
により、比較器６４０で全スキャンチェーンに対して各
サイクル毎に期待値を設定して比較確認する代わりに、
全スキャンチェーンに対して１サイクル分のみの期待値
６４１を設定して比較確認することができる。
【０００７】このようにして、スキャンチェーンを利用
してランダムデータを伝播させ、その出力を期待値と比
較することにより、スキャンチェーンを構成するフリッ
プフロップがランダムデータにより正しくトグルされ、
内部素子に期待通りのストレスが印加されたかどうかを
確認することができ、ロジック部の良否判定を行うこと
ができる。
してランダムデータを伝播させ、その出力を期待値と比
較することにより、スキャンチェーンを構成するフリッ
プフロップがランダムデータにより正しくトグルされ、
内部素子に期待通りのストレスが印加されたかどうかを
確認することができ、ロジック部の良否判定を行うこと
ができる。
【０００８】
【発明が解決しようとする課題】しかしながら、バーン
インテストは製品規格外の高温高電圧で実施される試験
であるため、上記従来の構成による期待値比較の判定法
ではタイミング違反が生ずることがあった。図７は、従
来の構成による期待値比較での比較タイミングにおい
て、一部のスキャンチェーンからの出力データに遅れが
生じ、タイミングエラーとなっている例を示している。
インテストは製品規格外の高温高電圧で実施される試験
であるため、上記従来の構成による期待値比較の判定法
ではタイミング違反が生ずることがあった。図７は、従
来の構成による期待値比較での比較タイミングにおい
て、一部のスキャンチェーンからの出力データに遅れが
生じ、タイミングエラーとなっている例を示している。
【０００９】このように、従来の構成による期待値比較
の判定法では、正しくストレスが与えられているにもか
かわらず不良と判定してしまう場合があるという欠点を
有していた。また、期待値を設定する必要があるため、
１チェーン当りのフリップフロップ数が増減する度に期
待値の設定を変える必要がある欠点も有していた。
の判定法では、正しくストレスが与えられているにもか
かわらず不良と判定してしまう場合があるという欠点を
有していた。また、期待値を設定する必要があるため、
１チェーン当りのフリップフロップ数が増減する度に期
待値の設定を変える必要がある欠点も有していた。
【００１０】本発明は、上記従来の問題点を解決するも
ので、期待値比較判定法によるタイミング違反発生の可
能性を回避し、さらに、スキャンチェーン当りのフリッ
プフロップ数が増減する度に期待値の設定を変更するこ
とを不要にするバーンインテスト判定装置を提供するこ
とを目的とする。
ので、期待値比較判定法によるタイミング違反発生の可
能性を回避し、さらに、スキャンチェーン当りのフリッ
プフロップ数が増減する度に期待値の設定を変更するこ
とを不要にするバーンインテスト判定装置を提供するこ
とを目的とする。
【００１１】
【課題を解決するための手段】この課題を解決するため
に、本発明の請求項１に係るバーンインテスト判定装置
は、スキャンテスト機能を有する半導体集積回路のバー
ンインテスト判定装置であって、前記半導体集積回路の
スキャンチェーン対してランダムデータを入力するラン
ダムパターン発生器と、信号のエッジ検出により前記ス
キャンチェーンの出力信号のトグル状態を検出するエッ
ジ検出部と、前記トグル状態の検出結果を保持する状態
保持部とを具備するものである。
に、本発明の請求項１に係るバーンインテスト判定装置
は、スキャンテスト機能を有する半導体集積回路のバー
ンインテスト判定装置であって、前記半導体集積回路の
スキャンチェーン対してランダムデータを入力するラン
ダムパターン発生器と、信号のエッジ検出により前記ス
キャンチェーンの出力信号のトグル状態を検出するエッ
ジ検出部と、前記トグル状態の検出結果を保持する状態
保持部とを具備するものである。
【００１２】請求項１記載のバーンインテスト判定装置
によれば、ランダムデータを入力してトグルされるスキ
ャンチェーンの出力信号のエッジ検出によりトグル状態
を検出することができるので、従来のように期待値を設
定することが不要になり、また、従来のようにあるポイ
ントでの期待値比較ではないため、タイミング違反の発
生を回避することができる。
によれば、ランダムデータを入力してトグルされるスキ
ャンチェーンの出力信号のエッジ検出によりトグル状態
を検出することができるので、従来のように期待値を設
定することが不要になり、また、従来のようにあるポイ
ントでの期待値比較ではないため、タイミング違反の発
生を回避することができる。
【００１３】本発明の請求項２に係るバーンインテスト
判定装置は、請求項１記載のバーンインテスト判定装置
において、カウンタ部を具備し、あらかじめ設定された
カウント値をカウントすることにより前記トグル状態の
検出タイミングを指定するものである。
判定装置は、請求項１記載のバーンインテスト判定装置
において、カウンタ部を具備し、あらかじめ設定された
カウント値をカウントすることにより前記トグル状態の
検出タイミングを指定するものである。
【００１４】請求項２記載のバーンインテスト判定装置
によれば、ランダムデータを入力してトグルされるスキ
ャンチェーンの出力信号に対して、カウンタ部で検出タ
イミングを指定することにより、十分なトグル率を確保
した後の任意のタイミングでエッジ検出を行うことがで
きるので、従来のように期待値を設定することが不要に
なり、かつタイミング違反の発生を回避するとともに、
信頼度の高い良否判定を行うことができる。
によれば、ランダムデータを入力してトグルされるスキ
ャンチェーンの出力信号に対して、カウンタ部で検出タ
イミングを指定することにより、十分なトグル率を確保
した後の任意のタイミングでエッジ検出を行うことがで
きるので、従来のように期待値を設定することが不要に
なり、かつタイミング違反の発生を回避するとともに、
信頼度の高い良否判定を行うことができる。
【００１５】本発明の請求項３に係るバーンインテスト
判定装置は、請求項１または２記載のバーンインテスト
判定装置において、前記スキャンチェーンは複数であ
り、前記複数のスキャンチェーンに応じて複数のトグル
検出部と複数の状態保持部とを具備するものである。
判定装置は、請求項１または２記載のバーンインテスト
判定装置において、前記スキャンチェーンは複数であ
り、前記複数のスキャンチェーンに応じて複数のトグル
検出部と複数の状態保持部とを具備するものである。
【００１６】請求項３記載のバーンインテスト判定装置
によれば、複数のスキャンチェーンを備えたウェハーレ
ベルのバーインテスト等においても、請求項１または２
記載のバーンインテスト判定装置の効果を得ることがで
きる。
によれば、複数のスキャンチェーンを備えたウェハーレ
ベルのバーインテスト等においても、請求項１または２
記載のバーンインテスト判定装置の効果を得ることがで
きる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００１８】（実施の形態１）図１は本発明の実施の形
態１に係るバーンインテスト判定装置の構成を示すブロ
ック図である。図１において、３００はランダムパター
ン発生器、３１０はスキャンチェーン、３２１〜３２４
はスキャンチェーンを構成するフリップフロップ、３３
０はエッジ検出器、３４０は状態保持部である。
態１に係るバーンインテスト判定装置の構成を示すブロ
ック図である。図１において、３００はランダムパター
ン発生器、３１０はスキャンチェーン、３２１〜３２４
はスキャンチェーンを構成するフリップフロップ、３３
０はエッジ検出器、３４０は状態保持部である。
【００１９】ここで、エッジ検出器３３０は、例えばフ
リップフロップと排他的論理和回路で構成され、信号の
立ち上がりと立ち下りを検出してパルス信号を出力する
回路である。また、状態保持部３４０は、例えばカウン
タを用いて構成され、２回のパルス入力を得ると出力を
“Ｈ”に保持する回路である。
リップフロップと排他的論理和回路で構成され、信号の
立ち上がりと立ち下りを検出してパルス信号を出力する
回路である。また、状態保持部３４０は、例えばカウン
タを用いて構成され、２回のパルス入力を得ると出力を
“Ｈ”に保持する回路である。
【００２０】以上のように構成されたバーインテスト判
定装置について、以下その動作を説明する。バーンイン
テストにおいては、ランダムパターン発生器３００から
スキャンチェーン３１０に対してランダムにパターンが
入力され、スキャンチェーンに接続されたフリップフロ
ップがスキャンシフト動作を行い、スキャンチェーン３
１０の最終段のフリップフロップ３２４からの出力デー
タがエッジ検出器３３０に入力する。
定装置について、以下その動作を説明する。バーンイン
テストにおいては、ランダムパターン発生器３００から
スキャンチェーン３１０に対してランダムにパターンが
入力され、スキャンチェーンに接続されたフリップフロ
ップがスキャンシフト動作を行い、スキャンチェーン３
１０の最終段のフリップフロップ３２４からの出力デー
タがエッジ検出器３３０に入力する。
【００２１】エッジ検出器３３０においては、スキャン
チェーン３１０の出力データのエッジを検出することに
より、出力データが“Ｌ”から“Ｈ”、“Ｈ”から
“Ｌ”と２回トグルすることが確認され、エッジ検出器
３３０の出力を状態保持部３４０に入力することによ
り、その確認結果が状態保持部３４０にて“Ｈ”に保持
される。
チェーン３１０の出力データのエッジを検出することに
より、出力データが“Ｌ”から“Ｈ”、“Ｈ”から
“Ｌ”と２回トグルすることが確認され、エッジ検出器
３３０の出力を状態保持部３４０に入力することによ
り、その確認結果が状態保持部３４０にて“Ｈ”に保持
される。
【００２２】この方法によりロジック部のバーンインテ
ストの良否判定を行うことが可能である。このようにエ
ッジ検出を行いバーンインテストの良否判定を行うこと
により、従来のように期待値を設定することが不要にな
る。また、エッジ検出を行いバーンインテストの良否判
定を行うので、従来のようにあるポイントでの期待値比
較ではないため、タイミング違反の発生を回避すること
ができる。
ストの良否判定を行うことが可能である。このようにエ
ッジ検出を行いバーンインテストの良否判定を行うこと
により、従来のように期待値を設定することが不要にな
る。また、エッジ検出を行いバーンインテストの良否判
定を行うので、従来のようにあるポイントでの期待値比
較ではないため、タイミング違反の発生を回避すること
ができる。
【００２３】（実施の形態２）図２は本発明の実施の形
態２に係るバーンインテスト判定装置の構成を示すブロ
ック図である。図２において、４００はランダムパター
ン発生器、４１０はスキャンチェーン、４２１〜４２４
はスキャンチェーンを構成するフリップフロップ、４３
０はエッジ検出器、４４０は状態保持部、４６０はカウ
ンタ部である。ここで、エッジ検出器４３０、状態保持
部４４０はそれぞれ、実施の形態１におけるエッジ検出
器３３０、状態保持部３４０と同等の回路である。
態２に係るバーンインテスト判定装置の構成を示すブロ
ック図である。図２において、４００はランダムパター
ン発生器、４１０はスキャンチェーン、４２１〜４２４
はスキャンチェーンを構成するフリップフロップ、４３
０はエッジ検出器、４４０は状態保持部、４６０はカウ
ンタ部である。ここで、エッジ検出器４３０、状態保持
部４４０はそれぞれ、実施の形態１におけるエッジ検出
器３３０、状態保持部３４０と同等の回路である。
【００２４】以上のように構成されたバーインテスト判
定装置について、以下その動作を説明する。バーンイン
テストにおいては、ランダムパターン発生器４００から
スキャンチェーン４１０に対してランダムにパターンが
入力され、スキャンチェーンに接続されたフリップフロ
ップがスキャンシフト動作を行い、スキャンチェーン４
１０の最終段のフリップフロップ４２４からの出力デー
タがエッジ検出器４３０に入力する。
定装置について、以下その動作を説明する。バーンイン
テストにおいては、ランダムパターン発生器４００から
スキャンチェーン４１０に対してランダムにパターンが
入力され、スキャンチェーンに接続されたフリップフロ
ップがスキャンシフト動作を行い、スキャンチェーン４
１０の最終段のフリップフロップ４２４からの出力デー
タがエッジ検出器４３０に入力する。
【００２５】カウンタ部４６０は、あらかじめ設定され
た値をカウントするまではエッジ検出器４３０の出力を
抑制するように接続される。これにより、十分なトグル
率を確保した後に、意図したタイミングでトグル確認を
行う。
た値をカウントするまではエッジ検出器４３０の出力を
抑制するように接続される。これにより、十分なトグル
率を確保した後に、意図したタイミングでトグル確認を
行う。
【００２６】カウンタ部４６０からの出力によりエッジ
検出を行うタイミングが指定されると、エッジ検出器４
３０においては、スキャンチェーン４１０の出力データ
のエッジを検出することにより、出力データが“Ｌ”か
ら“Ｈ”、“Ｈ”から“Ｌ”と２回トグルすることが確
認され、エッジ検出器４３０の出力を状態保持部４４０
に入力することにより、その確認結果が状態保持部４４
０にて“Ｈ”に保持される。
検出を行うタイミングが指定されると、エッジ検出器４
３０においては、スキャンチェーン４１０の出力データ
のエッジを検出することにより、出力データが“Ｌ”か
ら“Ｈ”、“Ｈ”から“Ｌ”と２回トグルすることが確
認され、エッジ検出器４３０の出力を状態保持部４４０
に入力することにより、その確認結果が状態保持部４４
０にて“Ｈ”に保持される。
【００２７】この方法によりロジック部のバーンインテ
ストの良否判定を行うことが可能である。このように、
十分なトグル率を確保した後の任意のタイミングでエッ
ジ検出を行いバーンインテストの良否判定を行うことに
より、従来のように期待値を設定することが不要にな
り、また、従来のようにあるポイントでの期待値比較で
はないため、タイミング違反の発生を回避することがで
きる。
ストの良否判定を行うことが可能である。このように、
十分なトグル率を確保した後の任意のタイミングでエッ
ジ検出を行いバーンインテストの良否判定を行うことに
より、従来のように期待値を設定することが不要にな
り、また、従来のようにあるポイントでの期待値比較で
はないため、タイミング違反の発生を回避することがで
きる。
【００２８】（実施の形態３）図３は本発明の実施の形
態３に係るバーンインテスト判定装置の構成を示すブロ
ック図である。図３において、５００はランダムパター
ン発生器、５１１〜５１３は複数のスキャンチェーン、
５２１〜５２４はスキャンチェーン５１１を構成するフ
リップフロップ、５３１〜５３３はそれぞれスキャンチ
ェーン５１１〜５１３に対応するエッジ検出器、５４１
〜５４３はそれぞれエッジ検出器５３１〜５３３に対応
する状態保持部、５５０は論理積部である。ここで、エ
ッジ検出器５３１〜５３３、状態保持部５４１〜５４３
はそれぞれ、実施の形態１におけるエッジ検出器３３
０、状態保持部３４０と同等の回路である。
態３に係るバーンインテスト判定装置の構成を示すブロ
ック図である。図３において、５００はランダムパター
ン発生器、５１１〜５１３は複数のスキャンチェーン、
５２１〜５２４はスキャンチェーン５１１を構成するフ
リップフロップ、５３１〜５３３はそれぞれスキャンチ
ェーン５１１〜５１３に対応するエッジ検出器、５４１
〜５４３はそれぞれエッジ検出器５３１〜５３３に対応
する状態保持部、５５０は論理積部である。ここで、エ
ッジ検出器５３１〜５３３、状態保持部５４１〜５４３
はそれぞれ、実施の形態１におけるエッジ検出器３３
０、状態保持部３４０と同等の回路である。
【００２９】以上のように構成されたバーインテスト判
定装置について、以下その動作を説明する。バーンイン
テストにおいては、ランダムパターン発生器５００から
５１１〜５１３の各スキャンチェーンに対してランダム
にパターンが入力され、各スキャンチェーンに接続され
たフリップフロップがスキャンシフト動作を行い、各ス
キャンチェーンの最終段のフリップフロップからの出力
データがエッジ検出器５３１〜５３３に入力する。
定装置について、以下その動作を説明する。バーンイン
テストにおいては、ランダムパターン発生器５００から
５１１〜５１３の各スキャンチェーンに対してランダム
にパターンが入力され、各スキャンチェーンに接続され
たフリップフロップがスキャンシフト動作を行い、各ス
キャンチェーンの最終段のフリップフロップからの出力
データがエッジ検出器５３１〜５３３に入力する。
【００３０】エッジ検出器５３１〜５３３においては、
５１１〜５１３の各スキャンチェーンの出力データのエ
ッジを検出することにより、出力データが“Ｌ”から
“Ｈ”、“Ｈ”から“Ｌ”と２回トグルすることが確認
され、エッジ検出器５３１〜５３３の出力を状態保持部
５４１〜５４３に入力することにより、その確認結果が
各状態保持部にて“Ｈ”に保持される。その後、各状態
保持部の出力を論理積部５５０でまとめ、全スキャンチ
ェーンの確認を行う。
５１１〜５１３の各スキャンチェーンの出力データのエ
ッジを検出することにより、出力データが“Ｌ”から
“Ｈ”、“Ｈ”から“Ｌ”と２回トグルすることが確認
され、エッジ検出器５３１〜５３３の出力を状態保持部
５４１〜５４３に入力することにより、その確認結果が
各状態保持部にて“Ｈ”に保持される。その後、各状態
保持部の出力を論理積部５５０でまとめ、全スキャンチ
ェーンの確認を行う。
【００３１】この方法により複数のスキャンチェーンを
有するロジック部のバーンインテストの良否判定を行う
ことが可能である。このようにエッジ検出を行いバーン
インテストの良否判定を行うことにより、従来のように
期待値を設定することが不要になり、また、従来のよう
にあるポイントでの期待値比較ではないため、タイミン
グ違反の発生を回避することができる。
有するロジック部のバーンインテストの良否判定を行う
ことが可能である。このようにエッジ検出を行いバーン
インテストの良否判定を行うことにより、従来のように
期待値を設定することが不要になり、また、従来のよう
にあるポイントでの期待値比較ではないため、タイミン
グ違反の発生を回避することができる。
【００３２】（実施の形態４）図４は本発明の実施の形
態４に係るバーンインテスト判定装置の構成を示すブロ
ック図である。また、図５は実施の形態４に係るバーン
インテスト判定装置の動作例を示すタイミングチャート
である。
態４に係るバーンインテスト判定装置の構成を示すブロ
ック図である。また、図５は実施の形態４に係るバーン
インテスト判定装置の動作例を示すタイミングチャート
である。
【００３３】図４において、１００はランダムパターン
発生器、１１１〜１１３は複数のスキャンチェーン、１
２１〜１２４はスキャンチェーン１１１を構成するフリ
ップフロップ、１３１〜１３３はそれぞれスキャンチェ
ーン１１１〜１１３に対応するエッジ検出器、１４１〜
１４３はそれぞれエッジ検出器１３１〜１３３に対応す
る状態保持部、１５０は論理積部、１６０はカウンタ部
である。ここで、エッジ検出器１３１〜１３３、状態保
持部１４１〜１４３はそれぞれ、実施の形態１における
エッジ検出器３３０、状態保持部３４０と同等の回路で
ある。
発生器、１１１〜１１３は複数のスキャンチェーン、１
２１〜１２４はスキャンチェーン１１１を構成するフリ
ップフロップ、１３１〜１３３はそれぞれスキャンチェ
ーン１１１〜１１３に対応するエッジ検出器、１４１〜
１４３はそれぞれエッジ検出器１３１〜１３３に対応す
る状態保持部、１５０は論理積部、１６０はカウンタ部
である。ここで、エッジ検出器１３１〜１３３、状態保
持部１４１〜１４３はそれぞれ、実施の形態１における
エッジ検出器３３０、状態保持部３４０と同等の回路で
ある。
【００３４】以上のように構成されたバーインテスト判
定装置について、以下その動作を説明する。バーンイン
テストにおいては、ランダムパターン発生器１００から
１１１〜１１３の各スキャンチェーンに対してランダム
にパターンが入力され、各スキャンチェーンに接続され
たフリップフロップがスキャンシフト動作を行い、各ス
キャンチェーンの最終段のフリップフロップからの出力
データがエッジ検出器１３１〜１３３に入力する。
定装置について、以下その動作を説明する。バーンイン
テストにおいては、ランダムパターン発生器１００から
１１１〜１１３の各スキャンチェーンに対してランダム
にパターンが入力され、各スキャンチェーンに接続され
たフリップフロップがスキャンシフト動作を行い、各ス
キャンチェーンの最終段のフリップフロップからの出力
データがエッジ検出器１３１〜１３３に入力する。
【００３５】カウンタ部１６０は、あらかじめ設定され
た値をカウントするまではエッジ検出器１３１〜１３３
の出力を抑制するように接続される。これにより、十分
なトグル率を確保した後に、意図したタイミングでトグ
ル確認を行う。
た値をカウントするまではエッジ検出器１３１〜１３３
の出力を抑制するように接続される。これにより、十分
なトグル率を確保した後に、意図したタイミングでトグ
ル確認を行う。
【００３６】カウンタ部１６０からの出力によりエッジ
検出を行うタイミングが指定されると、エッジ検出器１
３１〜１３３においては、１１１〜１１３の各スキャン
チェーンの出力データのエッジを検出することにより、
出力データが“Ｌ”から“Ｈ”、“Ｈ”から“Ｌ”と２
回トグルすることが確認され、エッジ検出器１３１〜１
３３の出力を状態保持部１４１〜１４３に入力すること
により、その確認結果が各状態保持部にて“Ｈ”に保持
される。その後、各状態保持部の出力を論理積部１５０
でまとめ、全スキャンチェーンの確認を行う。
検出を行うタイミングが指定されると、エッジ検出器１
３１〜１３３においては、１１１〜１１３の各スキャン
チェーンの出力データのエッジを検出することにより、
出力データが“Ｌ”から“Ｈ”、“Ｈ”から“Ｌ”と２
回トグルすることが確認され、エッジ検出器１３１〜１
３３の出力を状態保持部１４１〜１４３に入力すること
により、その確認結果が各状態保持部にて“Ｈ”に保持
される。その後、各状態保持部の出力を論理積部１５０
でまとめ、全スキャンチェーンの確認を行う。
【００３７】この方法により複数のスキャンチェーンを
有するロジック部のバーンインテストの良否判定を行う
ことが可能である。このように、十分なトグル率を確保
した後の任意のタイミングでエッジ検出を行いバーンイ
ンテストの良否判定を行うことにより、従来のように期
待値を設定することが不要になり、また、従来のように
あるポイントでの期待値比較ではないため、タイミング
違反の発生を回避することができる。
有するロジック部のバーンインテストの良否判定を行う
ことが可能である。このように、十分なトグル率を確保
した後の任意のタイミングでエッジ検出を行いバーンイ
ンテストの良否判定を行うことにより、従来のように期
待値を設定することが不要になり、また、従来のように
あるポイントでの期待値比較ではないため、タイミング
違反の発生を回避することができる。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
ランダムデータを入力してトグルされるスキャンチェー
ンの出力信号のエッジ検出によりトグル状態を検出する
ことができるので、従来のように期待値を設定すること
が不要になり、また、従来のようにあるポイントでの期
待値比較ではないため、タイミング違反の発生を防ぐと
いう優れた効果を得ることができる。
ランダムデータを入力してトグルされるスキャンチェー
ンの出力信号のエッジ検出によりトグル状態を検出する
ことができるので、従来のように期待値を設定すること
が不要になり、また、従来のようにあるポイントでの期
待値比較ではないため、タイミング違反の発生を防ぐと
いう優れた効果を得ることができる。
【００３９】さらに本発明によれば、あらかじめ設定さ
れたカウント値によりトグル状態の検出タイミングを指
定するカウンタ部を備えることにより、十分なトグル率
を確保した後の任意のタイミングでエッジ検出を行いト
グル状態を検出することができるので、高い信頼度の良
否判定を行うことができる。
れたカウント値によりトグル状態の検出タイミングを指
定するカウンタ部を備えることにより、十分なトグル率
を確保した後の任意のタイミングでエッジ検出を行いト
グル状態を検出することができるので、高い信頼度の良
否判定を行うことができる。
【００４０】さらに本発明によれば、複数のスキャンチ
ェーンを有する半導体集積回路においても、複数のスキ
ャンチェーンに応じて複数のトグル検出部と複数の状態
保持部とを備えることにより上記と同様の効果が得られ
る。このように本発明によれば、従来の期待値設定が不
要で、タイミング違反による問題が改善され、素子に正
しくストレスがかけられていることを確認することがで
きる。
ェーンを有する半導体集積回路においても、複数のスキ
ャンチェーンに応じて複数のトグル検出部と複数の状態
保持部とを備えることにより上記と同様の効果が得られ
る。このように本発明によれば、従来の期待値設定が不
要で、タイミング違反による問題が改善され、素子に正
しくストレスがかけられていることを確認することがで
きる。
【図１】本発明の実施の形態１に係るバーンインテスト
判定装置の構成を示すブロック図である。
判定装置の構成を示すブロック図である。
【図２】本発明の実施の形態２に係るバーンインテスト
判定装置の構成を示すブロック図である。
判定装置の構成を示すブロック図である。
【図３】本発明の実施の形態３に係るバーンインテスト
判定装置の構成を示すブロック図である。
判定装置の構成を示すブロック図である。
【図４】本発明の実施の形態４に係るバーンインテスト
判定装置の構成を示すブロック図である。
判定装置の構成を示すブロック図である。
【図５】本発明の実施の形態４に係るバーンインテスト
判定装置の動作例を示すタイミングチャートである。
判定装置の動作例を示すタイミングチャートである。
【図６】従来のバーンインテスト判定装置の構成を示す
ブロック図である。
ブロック図である。
【図７】従来のバーンインテスト判定装置の動作例を示
すタイミングチャートである。
すタイミングチャートである。
１００、３００、４００、５００、６００ ランダムパ
ターン発生器 １１１、１１２、１１３、３１０、４１０、５１１、５
１２、５１３、６１１、６１２、６１３ スキャンチェ
ーン １２１〜１２４、３２１〜３２４、４２１〜４２４、５
２１〜５２４、６２１〜６２４ フリップフロップ １３１、１３２、１３３、３３０、４３０、５３１、５
３２、５３３ エッジ検出器 １４１、１４２、１４３、３４０、４４０、５４１、５
４２、５４３ 状態保持部 １５０、５５０ 論理積部 １６０、４６０ カウンタ部 ６３０ 出力データ圧縮器 ６４０ 比較器 ６４１ 期待値
ターン発生器 １１１、１１２、１１３、３１０、４１０、５１１、５
１２、５１３、６１１、６１２、６１３ スキャンチェ
ーン １２１〜１２４、３２１〜３２４、４２１〜４２４、５
２１〜５２４、６２１〜６２４ フリップフロップ １３１、１３２、１３３、３３０、４３０、５３１、５
３２、５３３ エッジ検出器 １４１、１４２、１４３、３４０、４４０、５４１、５
４２、５４３ 状態保持部 １５０、５５０ 論理積部 １６０、４６０ カウンタ部 ６３０ 出力データ圧縮器 ６４０ 比較器 ６４１ 期待値
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 21/66 Ｇ０１Ｒ 31/28 Ｇ
Claims (3)
- 【請求項１】 スキャンテスト機能を有する半導体集積
回路のバーンインテスト判定装置であって、 前記半導体集積回路のスキャンチェーン対してランダム
データを入力するランダムパターン発生器と、 信号のエッジ検出により前記スキャンチェーンの出力信
号のトグル状態を検出するエッジ検出部と、 前記トグル状態の検出結果を保持する状態保持部と、を
具備することを特徴とするバーンインテスト判定装置。 - 【請求項２】 あらかじめ設定されたカウント値をカウ
ントすることにより前記トグル状態の検出タイミングを
指定するカウンタ部を具備することを特徴とする請求項
１記載のバーンインテスト判定装置。 - 【請求項３】 前記スキャンチェーンは複数であり、前
記複数のスキャンチェーンに応じて複数のエッジ検出部
と複数の状態保持部とを具備することを特徴とする請求
項１または２記載のバーンインテスト判定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002109381A JP2003302451A (ja) | 2002-04-11 | 2002-04-11 | バーンインテスト判定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002109381A JP2003302451A (ja) | 2002-04-11 | 2002-04-11 | バーンインテスト判定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003302451A true JP2003302451A (ja) | 2003-10-24 |
Family
ID=29392870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002109381A Pending JP2003302451A (ja) | 2002-04-11 | 2002-04-11 | バーンインテスト判定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003302451A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006162257A (ja) * | 2004-12-02 | 2006-06-22 | Oki Electric Ind Co Ltd | 動作モード設定回路 |
| JP2007178255A (ja) * | 2005-12-28 | 2007-07-12 | Oki Electric Ind Co Ltd | 半導体集積回路およびその試験方法 |
-
2002
- 2002-04-11 JP JP2002109381A patent/JP2003302451A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006162257A (ja) * | 2004-12-02 | 2006-06-22 | Oki Electric Ind Co Ltd | 動作モード設定回路 |
| JP2007178255A (ja) * | 2005-12-28 | 2007-07-12 | Oki Electric Ind Co Ltd | 半導体集積回路およびその試験方法 |
| JP4703398B2 (ja) * | 2005-12-28 | 2011-06-15 | Ｏｋｉセミコンダクタ株式会社 | 半導体集積回路およびその試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070033468A1 (en) | System, apparatus and method of improving logical built-in self test (LBIST) AC fault isolations | |
| US7403058B2 (en) | Test clock generating apparatus | |
| JP6054597B2 (ja) | 半導体集積回路 | |
| JP2003332443A5 (ja) | ||
| US9234938B2 (en) | Monitoring on-chip clock control during integrated circuit testing | |
| JP4417955B2 (ja) | 集積回路のタイミング関連不良検証のためのイベント形式によるテスト方法 | |
| US20080052584A1 (en) | Test apparatus and test method | |
| JP2001311766A (ja) | 半導体デバイス試験装置及び試験方法 | |
| US20100251042A1 (en) | Double data rate memory physical interface high speed testing using self checking loopback | |
| JP2003302451A (ja) | バーンインテスト判定装置 | |
| JP2010096625A (ja) | 半導体集積回路及び半導体集積回路の試験方法 | |
| US6976199B2 (en) | AC LSSD/LBIST test coverage enhancement | |
| JP7169044B2 (ja) | 半導体集積回路、その設計方法、プログラム及び記憶媒体 | |
| US7308625B1 (en) | Delay-fault testing method, related system and circuit | |
| JP2985056B2 (ja) | Ｉｃ試験装置 | |
| TWI650566B (zh) | 積體電路測試裝置 | |
| JP3058130B2 (ja) | 高速半導体集積回路装置のテスト回路 | |
| US20060085708A1 (en) | Transition fault detection register with extended shift mode | |
| US11879939B2 (en) | System and method for testing clocking systems in integrated circuits | |
| JPH10319089A (ja) | 半導体試験装置 | |
| Liu et al. | Small delay fault simulation for sequential circuits | |
| JP2000227458A (ja) | 半導体集積回路のテスト回路装置 | |
| JP4644966B2 (ja) | 半導体試験方法 | |
| JP2010038818A (ja) | Ｉｃテスタ | |
| JPH07287052A (ja) | スキャンパスを有する論理集積回路 |