JP2006285950A

JP2006285950A - クロックのデューティ調整回路、これを用いた遅延固定ループ回路及びその方法

Info

Publication number: JP2006285950A
Application number: JP2005380645A
Authority: JP
Inventors: Hwang Hur; 晃許
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2005-03-31
Filing date: 2005-12-29
Publication date: 2006-10-19
Anticipated expiration: 2025-12-29
Also published as: JP4542032B2; KR20060104869A; US7605626B2; US7368966B2; US20060220714A1; US20080204099A1; TWI313468B; KR100696957B1; TW200636754A

Abstract

【課題】スキューによるクロックのデューティの偏差を減少させる。
【解決手段】立ち上がりクロック用ミキサーと下がりクロック用ミキサーとクロック選択器とを含むデューティー調整回路を提供し、立ち上がりクロック用ミキサーは、印加される第１及び第２位相固定状態信号を用いて、立ち上がりクロックのデューティ調整を行うためのデューティ調整イネーブル信号と、立ち上がりクロックと下がりクロックとの位相の混合率を決定するための比重選択信号とを用いて立ち上がりクロックと下がりクロックとの位相を混合し、下がりクロック用ミキサーは、デューティイネーブル信号と前記比重選択信号とを用いて前記立ち上がりクロックと下がりクロックとの位相を混合し、クロック選択器は、比重選択信号により、立ち上がりフィードバック前置クロック信号と下がりフィードバック前置クロック信号を選択する。
【選択図】図６

Description

本発明は、半導体装置に用いられるクロックのデューティを調整するための技術に関し、外部クロックと内部クロックとの間のスキュー（skew）を補償するクロック発生装置を必要とする全ての半導体装置及びコンピュータシステムに適用し得る。

一般に、遅延固定ループ（Delay Locked Loop、略して「ＤＬＬ」）とは、半導体記憶素子でクロックを用いる同期式メモリの内部クロックをエラーなしに外部クロックと一致するようにするために用いる回路である。すなわち、外部から入るクロックが内部で用いられる時、遅延時間が発生するが、この遅延時間を制御して内部で用いるクロックが外部から入るクロックと同様に同期されるようにするために用いる。

ところが、ＤＲＡＭの動作が高速化されるにしたがい、遅延固定ループの性能が、ＤＲＡＭのパフォーマンスに大きく影響を受けるようになった。これにより、ＤＬＬで用いられるクロックのデューティもまた、重要な問題として浮び上がるようになった。クロックのデューティ誤差が大きくなると、回路の設計において、設計余裕（Margin）が低下するようになる。したがって、設計余裕を十分に確保するために、クロックのデューティを調整する技術（例えば、特許文献１参照。）がＤＬＬに導入されている。

図１は、従来の技術に係るクロックのデューティを調整することができるＤＬＬ回路の全体のブロック構成図である。

従来の技術に係るクロックのデューティを調整することができるＤＬＬ回路は、クロックバッファ１１０、第１可変遅延ライン及びシフトレジスタを有する遅延制御部１２０、第２可変遅延ライン及びシフトレジスタを有する遅延制御部１３０、フリークロックのデューティ調整部１４０、クロックのデューティ調整部１５０、複製遅延モデル１６０、位相検出部１７０、モード発生器１８０、及び出力ドライバー１９０を含む。

クロックバッファ１１０は、外部クロックをバッファリングし、同位相の第１及び第２内部クロックｃｌｋｉｎ１、ｃｌｋｉｎ２と基準クロックｒｅｆｃｌｋとを出力する。

第１可変遅延ライン及びシフトレジスタを有する遅延制御部１２０は、位相検出部１７０から出力される位相検出信号ｆｉｎｅ、ｃｏａｒｓｅ及びモード発生器１８０から出力される第１固定状態信号ｌｏｃｋ＿ｓｔａｔｅに応答し、第１内部クロックｃｌｋｉｎ１の位相を遅延させ、第１内部遅延クロックｍｉｘｏｕｔ＿ｒを出力する。

第２可変遅延ライン及びシフトレジスタを有する遅延制御部１３０は、位相検出部１７０から出力される位相検出信号ｆｉｎｅｆ、ｃｏａｒｓｅｆ及びモード発生器１８０から出力される第２固定状態信号ｌｏｃｋ＿ｓｔａｔｅｆに応答し、第２内部クロックｃｌｋｉｎ２の位相を遅延させ、第２内部遅延クロックｍｉｘｏｕｔ＿ｆを出力する。

フリークロックのデューティ調整部１４０は、入力される第１内部遅延クロックｍｉｘｏｕｔ＿ｒをバッファリングし、立ち上がりクロックｒｃｌｋを出力し、第２内部遅延クロックｍｉｘｏｕｔ＿ｆをバッファリング及び反転させ、下がりクロックｆｃｌｋを出力する。ここで、立ち上がりクロックｒｃｌｋと下がりクロックｆｃｌｋとのデューティは、相補的な値を有する。すなわち、外部クロックのハイパルス幅が大きいと、立ち上がりクロックｒｃｌｋのハイパルス幅は、大きくなる反面、下がりクロックｆｃｌｋのハイパルス幅は、小さくなる。

クロックのデューティ調整部１５０は、クロックのデューティが相補的な立ち上がりクロックｒｃｌｋと下がりクロックｆｃｌｋとを受け取って、クロックのデューティｃｌｏｃｋｄｕｔｙを調整して、立ち上がりフィードバッククロックｉｆｂｃｌｋｒと下がりフィードバッククロックｉｆｂｃｌｋｆとを出力する。

複製遅延モデル１６０は、入力される内部の立ち上がりフィードバッククロックｉｆｂｃｌｋｒと内部の下がりフィードバッククロックｉｆｂｃｌｋｆとを、外部クロックｃｌｋが第一可変遅延ライン及びシフトレジスタを有する遅延制御部１２０と第二可変遅延ライン及びシフトレジスタを有する遅延制御部１３０との遅延ラインに入力される前と、クロックが第一可変遅延ライン及びシフトレジスタを有する遅延制御部１２０と第二可変遅延ライン及びシフトレジスタを有する遅延制御部１３０との遅延ラインから出力されてから出力ドライバー１９０の出力バッファを通して外部に出力されるまでとにおいて、発生する遅延要素をモデリングすることによって、外部クロックと実際内部クロックとの間の時間差が補償された、立ち上がりフィードバッククロックｆｂｃｌｋｒと、下がりフィードバッククロックｆｂｃｌｋｆとを出力する。

位相検出部１７０は、複製遅延モデル１６０から出力される補償された立ち上がりフィードバッククロックｆｂｃｌｋｒと補償された下がりフィードバッククロックｆｂｃｌｋｆとをそれぞれクロックバッファ１１０から出力される基準クロックｒｅｆｃｌｋと比べて、位相検出信号を出力する。

モード発生器１８０は、位相検出器１７０から出力される第１粗遅延制御信号ｃｏａｒｓｅ及び第１細遅延信号ｆｉｎｅを用いて、第１可変遅延ライン及びシフトレジスタを有する遅延制御部１２０でのクロックの遅延固定が行われることを示す第１固定状態信号ｌｏｃｋ＿ｓｔａｔｅを出力し、位相検出器１７０から出力される第２粗遅延制御信号ｃｏａｒｓｅｆ及び第２細遅延信号ｆｉｎｅｆを用いて、第２可変遅延ライン及びシフトレジスタを有する遅延制御部１３０でのクロックの遅延固定が行われることを示す第２固定状態信号ｌｏｃｋ＿ｓｔａｔｅｆを出力する。

出力ドライバー１９０は、クロックのデューティ調整部から出力される立ち上がりフィードバッククロックｉｆｂｃｌｋｒと下がりフィードバッククロックｉｆｂｃｌｋｆとをバッファリングして、出力する。

図２は、従来の技術に係るクロックのデューティ調整部の細部回路図である。

従来の技術に係るクロックのデューティ調整部は、位相比較器２１０、ＤＣＣ制御機２２０、ＤＣＣミキサー２３０及びＤＣＣダムミキサー２４０を含む。

位相比較器２１０は、立ち上がりクロックｒｃｌｋの下がりエッジｆａｌｌｉｎｇｅｄｇｅの位相と下がりクロックｆｃｌｋの下がりエッジｆａｌｌｉｎｇｅｄｇｅとの位相を比べる。

ＤＣＣ制御機２２０は、第１及び第２固定状態信号ｌｏｃｋ＿ｓｔａｔｅ、ｌｏｃｋ＿ｓｔａｔｅｆがアクティブされ、立ち上がりクロックｒｃｌｋと下がりクロックｆｃｌｋとの位相遅延が固定されると、ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂを「Ｌ」状態にアクティブさせる。また、位相比較信号ＰＣの論理状態を用いて、立ち上がりクロックｒｃｌｋと下がりクロックｆｃｌｋとの比重を異なるようにすることができる比重選択信号ｗｅｉｇｈｔ＿ｓｅｌを出力する。

ＤＣＣミキサー２３０は、ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂと比重選択信号ｗｅｉｇｈｔ＿ｓｅｌとを用いて印加される立ち上がりクロックと下がりクロックとの位相を混合する。ここで、ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂが「Ｈ」状態であると、立ち上がりクロックをそのまま出力し、ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂが「Ｌ」状態であると、立ち上がりクロックと下がりクロックとの位相を混合する。

図３は、従来の技術に係るＤＣＣミキサーの細部回路図である。

ＤＣＣミキサー２３０は、ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂが「Ｈ」状態であると、立ち上がりクロックｒｃｌｋをそのまま出力し、ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂが「Ｌ」状態であると、立ち上がりクロックｒｃｌｋと下がりクロックｆｃｌｋとの位相を混合して出力する。この時、ＤＣＣミキサー２３０は、外部クロックのハイパルス幅（high pulse width）が大きい場合、「Ｌ」状態であると比重選択信号ｗｅｉｇｈｔ＿ｓｅｌを用いて、クロックのデューティを調整して、外部クロックのハイパルス幅が小さい場合に「Ｈ」状態である比重選択信号ｗｅｉｇｈｔ＿ｓｅｌを用いて、クロックのデューティを調整する。

一方、図３のｎｏｄｅ１の電圧によって、デューティ調整性能が左右されるが、特に、外部クロックのハイパルス幅が小さい場合、デューティ調整性能がさらに劣化される。なぜなら、ｎｏｄｅ１が所定レベルに到達するのに、必要な時間が工程変数によって、または、トランジスタの駆動能力が変わることによって、変動するため、特に、ＰＭＯＳの場合、外部クロックのハイパルス幅が小さい場合、その影響が大きく現れるためである。

図４は、従来の技術に係るＤＣＣダムミキサーの細部回路図である。

ＤＣＣダムミキサー２４０は、ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂが「Ｈ」状態であると、下がりクロックをそのまま出力し、ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂが「Ｌ」状態であると出力を「Ｈ」に固定させる。

図５は、図３のＤＣＣミキサーから出力される信号のシミュレーション結果のタイミングチャートである。

外部クロックのハイパルス幅が小さい場合、スキューの影響によって、クロックのデューティは、４１％ＳＳ、ｓｌｏｗ、４４％ＴＴ、ｔｙｐｉｃａｌ、５２％ｆＦ、ｆａｓｔに約１１％くらいの偏差を有する。これに反し、外部クロックのハイパルス幅が大きい場合、クロックのデューティは、４７％ＳＳ、５０％ＴＴ、４９％ｆＦに約３％くらいの偏差を有する。このように、外部クロックのハイパルス幅が小さい場合にＤＣＣ性能が悪化する。
特開平５−１８１５６０号公報

本発明は、上述した従来の問題点を解決するためになされたものであって、その目的は、スキューによる外部クロックの偏差に対して、デューティ調整機能を向上させることにある。

また、本発明は、外部クロックのハイパルス幅が小さい場合、スキューによるクロックのデューティの偏差を減少させることを目的とする。

上記の目的を達成するために、本願の第１発明に係るクロックのデューティ調整回路は、外部から印加される外部クロックのデューティを調整するクロックのデューティー調整回路にであり、印加される立ち上がりクロックと下がりクロックとの位相を比べて、位相比較信号を出力するための位相比較器と、印加される第１及び第２位相固定状態信号を用いて、前記立ち上がりクロックのデューティ調整を行うためのクロックのデューティ調整イネーブル信号を出力し、前記位相比較器から出力される位相比較信号を用いて、前記立ち上がりクロックと下がりクロックとの位相の混合率を決定するための比重選択信号を出力できるクロックのデューティ調整制御機と、前記クロックのデューティイネーブル信号と前記比重選択信号とを用いて前記立ち上がりクロックと下がりクロックとの位相を混合した立ち上がりフィードバック前置クロック信号を出力するための立ち上がりクロック用ミキサーと、前記クロックのデューティイネーブル信号と前記比重選択信号とを用いて前記立ち上がりクロックと下がりクロックとの位相を混合した下がりフィードバック前置クロック信号を出力するための下がりクロック用ミキサーと、前記比重選択信号に制御され、前記立ち上がりフィードバック前置クロック信号と下がりフィードバック前置クロック信号のいずれかを選択して出力するためのクロック選択器とを含む。

好ましくは、前記クロック選択器は、前記立ち上がりクロックのデューティを調整する前には、前記立ち上がりフィードバック前置クロック信号と下がりフィードバック前置クロック信号とをそれぞれ立ち上がりフィードバッククロック信号と下がりフィードバッククロック信号とに出力する。

好ましくは、前記クロック選択器は、前記比重選択信号に制御され、前記外部クロックのハイパルス幅が小さければ、前記下がりフィードバック前置クロック信号が前記立ち上がりフィードバッククロック信号に出力されるようにし、前記外部クロックのハイパルス幅が大きければ、前記立ち上がりフィードバック前置クロック信号が立ち上がりフィードバッククロック信号に出力されるようにする。

また、本願の第２発明に係る遅延固定ループ回路は、上記のようなクロックのデューティ調整回路を用いて、前記外部クロックと内部クロックとの位相を固定させることができる。

また、本願の第３発明に係るクロックのデューティ調整方法は、外部から印加される外部クロックのデューティを調整する方法であり、印加される立ち上がりクロックと下がりクロックとの位相を比べて、位相比較信号を出力する第１ステップと、印加される第１及び第２位相固定状態信号を用いて、前記立ち上がりクロックのデューティ調整を行うためのクロックのデューティ調整イネーブル信号を出力し、前記位相比較信号を用いて、前記立ち上がりクロックと下がりクロックとの位相の混合率を決定するための比重選択信号を出力する第２ステップと、前記クロックのデューティイネーブル信号と前記比重選択信号とを用いて、前記立ち上がりクロックと下がりクロックとの位相を混合した立ち上がりフィードバック前置クロック信号を出力する第３ステップと、該クロックのデューティイネーブル信号と前記比重選択信号とを用いて、前記立ち上がりクロックと下がりクロックとの位相を混合した下がりフィードバック前置クロック信号を出力する第４ステップと、前記比重選択信号に制御され、前記立ち上がりフィードバック前置クロック信号と下がりフィードバック前置クロック信号とのいずれかを選択して出力する第５ステップとを含む。

好ましくは、前記第５ステップは、前記立ち上がりクロックのデューティを調整する前には、前記立ち上がりフィードバック前置クロック信号と下がりフィードバック前置クロック信号とをそれぞれ立ち上がりフィードバッククロック信号と下がりフィードバッククロックと信号とに出力できる。

好ましくは、前記第５ステップは、前記比重選択信号に制御され、前記外部クロックのハイパルス幅が小さければ、前記下がりフィードバック前置クロック信号が前記立ち上がりフィードバッククロック信号に出力されるようにし、前記外部クロックのハイパルス幅が大きければ、前記立ち上がりフィードバック前置クロック信号が立ち上がりフィードバッククロック信号に出力されるようにする。

また、本願の第４発明に係る遅延固定ループの制御方法は、前記のようなクロックのデューティ調整方法を用いて、前記外部クロックと内部クロックとの位相を固定させる。

本発明によれば、相互に反対されるクロックのデューティを有する遅延固定ループの内部クロックを用いて、ＤＣＣの比重選択信号によって２種類のＤＬＬクロックを生成して２種類のＤＬＬクロックのうち、外部クロックの偏差に対して、免疫性（immunity）が優れたクロックを選択することによって、スキューによるＤＣＣ性能の偏差を減少させることができる。

より具体的には、第一の発明においては、外部から印加される外部クロックのデューティを調整するクロックのデューティ調整回路であって、印加される立ち上がりクロックと下がりクロックとの位相を比べて、位相比較信号を出力するための位相比較器と、印加される第１及び第２位相固定状態信号を用いて、前記立ち上がりクロックのデューティ調整を行うためのクロックのデューティ調整イネーブル信号を出力し、前記位相比較器から出力される位相比較信号を用いて、前記立ち上がりクロックと下がりクロックとの位相の混合率を決定するための比重選択信号を出力できるクロックのデューティ調整制御機と、前記クロックのデューティイネーブル信号と前記比重選択信号とを用いて、前記立ち上がりクロックと下がりクロックとの位相を混合した立ち上がりフィードバック前置クロック信号を出力するための立ち上がりクロック用ミキサーと、前記クロックのデューティイネーブル信号と前記比重選択信号とを用いて前記立ち上がりクロックと下がりクロックとの位相を混合した下がりフィードバック前置クロック信号を出力するための下がりクロック用ミキサーと、前記比重選択信号に制御され、前記立ち上がりフィードバック前置クロック信号と下がりフィードバック前置クロック信号とのいずれか１つを選択して出力するためのクロック選択器とを含むことを特徴とするクロックのデューティ調整回路が提供される。

第二の発明においては、第一の発明のクロックのデューティ調整回路であって、前記クロックのデューティ調整制御機は、前記比重選択信号と該比重選択信号の反転信号を出力することを特徴とするクロックのデューティ調整回路が提供される。

第三の発明においては、第二の発明のクロックのデューティ調整回路であって、前記クロック選択器は、前記立ち上がりクロックのデューティを調整する前には、前記立ち上がりフィードバック前置クロック信号と下がりフィードバック前置クロック信号とをそれぞれ立ち上がりフィードバッククロック信号と下がりフィードバッククロック信号とに出力することを特徴とする記載のクロックのデューティ調整回路が提供される。

第四の発明においては、第三の発明のクロックのデューティ調整回路であって、前記クロック選択器は、前記比重選択信号に制御され、前記外部クロックのハイパルス幅が小さければ、前記下がりフィードバック前置クロック信号が前記立ち上がりフィードバッククロック信号に出力されるようにし、前記外部クロックのハイパルス幅が大きければ、前記立ち上がりフィードバック前置クロック信号が立ち上がりフィードバッククロック信号に出力されるようにすることを特徴とするクロックのデューティ調整回路が提供される。

第五の発明においては、第四の発明のクロックのデューティ調整回路であって、前記クロック選択器は、前記比重選択信号を反転させるための第１インバータと、該第１インバータの出力と前記クロックのデューティイネーブルバー信号とを入力とする第１ＮＯＲゲートと、該第１ＮＯＲゲートの出力を反転させるための第２インバータと、前記クロックのデューティイネーブルバー信号を反転させるための第３インバータと、前記第１ＮＯＲゲートの出力に制御され、前記立ち上がりフィードバック前置クロック信号を通過させるための第１伝達ゲートと、前記第２インバータの出力に制御され、前記下がりフィードバック前置クロック信号を通過させるための第２伝達ゲートと、前記クロックのデューティイネーブルバー信号に制御され、前記立ち上がりフィードバック前置クロック信号を通過させるための第３伝達ゲートと、前記第３インバータの出力に制御され、前記下がりフィードバック前置クロック信号を通過させるための第３伝達ゲートと含むことを特徴とするクロックのデューティ調整回路が提供される。

第六の発明においては、第一の発明のクロックのデューティ調整回路であって、前記下がりクロック用ミキサーは、前記比重選択信号を用いて、比重選択信号の反転信号を生成することを特徴とするクロックのデューティ調整回路が提供される。

第七の発明においては、第六の発明の発明のクロックのデューティ調整回路であって、前記クロック選択器は、前記立ち上がりクロックのデューティを調整する前には、前記立ち上がりフィードバック前置クロック信号と下がりフィードバック前置クロック信号とをそれぞれ立ち上がりフィードバッククロック信号と下がりフィードバッククロック信号とに出力することを特徴とするクロックのデューティ調整回路が提供される。

第八の発明においては、第七の発明のクロックのデューティ調整回路であって、前記クロック選択器は、前記比重選択信号に制御され、前記外部クロックのハイパルス幅が小さければ、前記下がりフィードバック前置クロック信号が前記立ち上がりフィードバッククロック信号に出力されるようにし、前記外部クロックのハイパルス幅が大きければ、前記立ち上がりフィードバック前置クロック信号が立ち上がりフィードバッククロック信号に出力されるようにすることを特徴とするクロックのデューティ調整回路が提供される。

第九の発明においては、第八の発明のクロックのデューティ調整回路であって、前記クロック選択器は、前記比重選択信号を反転させるための第１インバータと、
該第１インバータの出力と前記クロックのデューティイネーブルバー信号とを入力とする第１ＮＯＲゲートと、該第１ＮＯＲゲートの出力を反転させるための第２インバータと、前記クロックのデューティイネーブルバー信号を反転させるための第３インバータと、前記第１ＮＯＲゲートの出力に制御され、前記立ち上がりフィードバック前置クロック信号を通過させるための第１伝達ゲートと、前記第２インバータの出力に制御され、前記下がりフィードバック前置クロック信号を通過させるための第２伝達ゲートと、前記クロックのデューティイネーブルバー信号に制御され、前記立ち上がりフィードバック前置クロック信号を通過させるための第３伝達ゲートと、前記第３インバータの出力に制御され、前記下がりフィードバック前置クロック信号を通過させるための第３伝達ゲートとを含むことを特徴とするクロックのデューティ調整回路が提供される。

第十の発明においては、第一ないし第九９のいずれかの発明のクロックのデューティ調整回路を用いて、前記外部クロックと内部クロックとの位相を固定させることを特徴とする遅延固定ループ回路が提供される。

第十一の発明においては、外部から印加される外部クロックのデューティを調整することにおいて、印加される立ち上がりクロックと下がりクロックとの位相を比べて、位相比較信号を出力する第１ステップと、印加される第１及び第２位相固定状態信号を用いて、前記立ち上がりクロックのデューティ調整を行うためのクロックのデューティ調整イネーブル信号を出力し、前記位相比較信号を用いて、前記立ち上がりクロックと下がりクロックとの位相の混合率を決定するための比重選択信号を出力する第２ステップと、前記クロックのデューティイネーブル信号と前記比重選択信号とを用いて、前記立ち上がりクロックと下がりクロックとの位相を混合した立ち上がりフィードバック前置クロック信号を出力する第３ステップと、前記クロックのデューティイネーブル信号と前記比重選択信号とを用いて、前記立ち上がりクロックと下がりクロックとの位相を混合した下がりフィードバック前置クロック信号を出力する第４ステップと、前記比重選択信号に制御され、前記立ち上がりフィードバック前置クロック信号と下がりフィードバック前置クロック信号とのいずれか１つを選択して出力する第５ステップとを含むことを特徴とするクロックのデューティ調整方法が提供される。

第十二の発明においては、第十一の発明のクロックのデューティ調整方法であって、前記第５ステップは、前記立ち上がりクロックのデューティを調整する前には、前記立ち上がりフィードバック前置クロック信号と下がりフィードバック前置クロック信号とをそれぞれ立ち上がりフィードバッククロック信号と下がりフィードバッククロック信号とに出力することを特徴とするクロックのデューティ調整方法が提供される。

第十三の発明においては、第十二の発明のクロックのデューティ調整方法であって、前記第５ステップは、前記比重選択信号に制御され、前記外部クロックのハイパルス幅が小さければ、前記下がりフィードバック前置クロック信号が前記立ち上がりフィードバッククロック信号に出力されるようにし、前記外部クロックのハイパルス幅が大きければ、前記立ち上がりフィードバック前置クロック信号が立ち上がりフィードバッククロック信号に出力されるようにすることを特徴とするクロックのデューティ調整方法が提供される。

第十四の発明においては、第十一ないし第十三のいずれかの発明のクロックのデューティ調整方法を用いて、前記外部クロックと内部クロックとの位相を固定させることを特徴とする遅延固定ループの制御方法が提供される。

本発明によれば、外部クロックのハイパルス幅が小さい場合、スキューにともなうクロックのデューティの偏差を減少させることができる。また、本発明を適用する半導体記憶素子は、遅延固定ループが有するジッタ成分を減少させ、速いデータ処理速度を具現できる。

以下、本発明のもっとも好ましい実施の形態を添付する図面を参照して説明する。

図６は、本発明に係るクロックのデューティ調整部の細部回路図である。

本発明に係るクロックのデューティ調整部１５０は、位相比較器６１０、ＤＣＣ制御機６２０、立ち上がりクロック用ミキサー６３０、下がりクロック用ミキサー６４０、及びクロック選択器６５０を含む。

本発明に係る位相比較器６１０は、従来の技術のそれと同じ構成及び作用を行う。すなわち、本発明に係る位相比較器６１０は、立ち上がりクロックｒｃｌｋの下がりエッジの位相と下がりクロックｆｃｌｋの下がりエッジの位相を比べる。本発明の他の実施の形態によれば、立ち上がりクロックｒｃｌｋの下がりエッジが先行すると、「Ｈ」状態の位相比較信号ＰＣを出力し、下がりクロックｆｃｌｋの下がりエッジが先行すると、「Ｌ」状態の位相比較信号ＰＣを出力できる。また、これと反対の論理状態の信号を出力させて用いることができるということは、当業者に自明である。

本発明の一実施の形態に係るＤＣＣ制御機６２０は、比重選択信号ｗｅｉｇｈｔ＿ｓｅｌを反転させた比重選択反転信号ｗｅｉｇｈｔ＿ｓｅｌｂを出力できる。すなわち、本発明に係るＤＣＣ制御機６２０は、第１及び第２固定状態信号ｌｏｃｋ＿ｓｔａｔｅ、ｌｏｃｋ＿ｓｔａｔｅｆがアクティブされ、立ち上がりクロックｒｃｌｋと下がりクロックｆｃｌｋとの位相遅延が固定されると、ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂを「Ｌ」状態にアクティブにさせる。また、位相比較信号ＰＣの論理状態を用いて、立ち上がりクロックｒｃｌｋと下がりクロックｆｃｌｋとの比重を異なるようにすることができる比重選択信号ｗｅｉｇｈｔ＿ｓｅｌ及び比重選択反転信号ｗｅｉｇｈｔ＿ｓｅｌｂを出力する。

本発明に係る立ち上がりクロック用ミキサー６３０及び下がりクロック用ミキサー６４０は、図３に示される従来の技術のＤＣＣミキサーと同じ構成である。

本発明に係る立ち上がりクロック用のミキサー６３０は、ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂと比重選択信号ｗｅｉｇｈｔ＿ｓｅｌとを用いて印加される立ち上がりクロックｒｃｌｋと下がりクロックｆｃｌｋとの位相を混合する。すなわち、ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂが「Ｈ」状態であると、まだクロックの位相固定が行われない状態であるため、立ち上がりクロックｒｃｌｋをそのまま出力し、ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂが「Ｌ」状態であると、クロックの位相固定が行われた状態であるため、立ち上がりクロックｒｃｌｋと下がりクロックｆｃｌｋとの位相を混合して、クロックのデューティを調整する。

本発明の一実施の形態に係る下がりクロック用ミキサー６４０は、ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂと比重選択反転信号ｗｅｉｇｈｔ＿ｓｅｌｂとを用いて、印加される立ち上がりクロックｒｃｌｋと下がりクロックｆｃｌｋとの位相を混合する。すなわち、ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂが「Ｈ」状態であると、まだクロックの位相固定が行われない状態であるため、下がりクロックｆｃｌｋをそのまま出力し、ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂが「Ｌ」状態であると、クロックの位相固定が行われた状態であるため、立ち上がりクロックｒｃｌｋと下がりクロックｆｃｌｋとの位相を混合してクロックのデューティを調整する。したがって、本発明に係る下がりクロック用ミキサー６４０は、本発明に係る立ち上がりクロック用ミキサー６３０でのデューティ調整動作と相補的にデューティ調整動作とを行う。一方、本発明の他の実施の形態によれば、ＤＣＣ制御機６２０を、従来技術における構成と同様にしながら、本発明の下がりクロック用ミキサー６４０が印加される比重選択信号を反転させるように構成することによって、同じ動作を行うようにすることができる。

図７は、本発明に係るクロック選択器６５０の細部回路図である。

本発明に係るクロック選択器６５０は、立ち上がりクロック用ミキサー６３０と下がりクロック用のミキサー６４０とから出力される立ち上がりフィードバック前置クロック信号ｉｆｂｃｌｋｒ＿ｐｒｅと下がりフィードバック前置クロック信号ｉｆｂｃｌｋｆ＿ｐｒｅとを受け取る。

ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂが「Ｈ」状態であると、本発明に係るクロック選択器６５０は、立ち上がりフィードバック前置クロック信号ｉｆｂｃｌｋｒ＿ｐｒｅと下がりフィードバック前置クロック信号ｉｆｂｃｌｋｆ＿ｐｒｅとを、それぞれ立ち上がりフィードバッククロック信号ｉｆｂｃｌｋrと下がりフィードバッククロック信号ｉｆｂｃｌｋｆとして、出力する。

ＤＣＣイネーブルバー信号ＤＣＣ＿ｅｎｂが「Ｌ」状態に遷移すると、下がりフィードバッククロック信号ｉｆｂｃｌｋｆは、「Ｈ」にスタック（stuck）され、立ち上がりフィードバッククロック信号ｉｆｂｃｌｋｒは、比重選択信号ｗｅｉｇｈｔ＿ｓｅｌによって、立ち上がりフィードバック前置クロック信号ｉｆｂｃｌｋｒ＿ｐｒｅと下がりフィードバック前置クロック信号ｉｆｂｃｌｋｆ＿ｐｒｅとのいずれかから選択されて出力される信号となる。

外部クロックのハイパルス幅が小さい比重選択信号ｗｅｉｇｈｔ＿ｓｅｌが「Ｈ」状態であると、下がりフィードバック前置クロック信号ｉｆｂｃｌｋｆ＿ｐｒｅが立ち上がりフィードバッククロック信号ｉｆｂｃｌｋｒとして出力される一方、外部クロックのハイパルス幅が大きい比重選択信号ｗｅｉｇｈｔ＿ｓｅｌが「Ｌ」状態であると、立ち上がりフィードバック前置クロック信号ｉｆｂｃｌｋｒ＿ｐｒｅが立ち上がりフィードバッククロック信号ｉｆｂｃｌｋｒとして出力される。

図８は、本発明に係るクロック選択器６５０の出力シミュレーションタイミングチャートである。

外部クロックのハイパルス幅が小さい場合、スキューに係る遅延固定ループでのクロックのデューティ偏差が４３％ＦＦ、４８％ＴＴ、４７％ＳＳに約５％くらい減少できることが分かる。

尚、本発明は、上記の本実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。

従来の技術に係るクロックのデューティを調整することができるＤＬＬ回路の全体ブロック構成図である。従来の技術に係るクロックのデューティ調整部の細部回路図である。従来の技術に係るＤＣＣミキサーの細部回路図である。従来の技術に係るＤＣＣダムミキサーの細部回路図である。図３のＤＣＣミキサーから出力される信号のシミュレーション結果タイミングチャートである。本発明に係るクロックのデューティ調整部の細部回路図である。本発明に係るクロック選択器６５０の細部回路図である。本発明に係るクロック選択器６５０の出力シミュレーションタイミングチャートである。

符号の説明

６１０位相比較器
６２０ＤＣＣ制御機
６３０立ち上がりクロック用ミキサー
６４０下がりクロック用ミキサー
６５０クロック選択器

Claims

外部から印加される外部クロックのデューティを調整するクロックのデューティ調整回路であって、
印加される立ち上がりクロックと下がりクロックとの位相を比べて、位相比較信号を出力するための位相比較器と、
印加される第１及び第２位相固定状態信号を用いて、前記立ち上がりクロックのデューティ調整を行うためのクロックのデューティ調整イネーブル信号を出力し、前記位相比較器から出力される位相比較信号を用いて、前記立ち上がりクロックと下がりクロックとの位相の混合率を決定するための比重選択信号を出力できるクロックのデューティ調整制御機と、
前記クロックのデューティイネーブル信号と前記比重選択信号とを用いて、前記立ち上がりクロックと下がりクロックとの位相を混合した立ち上がりフィードバック前置クロック信号を出力するための立ち上がりクロック用ミキサーと、
前記クロックのデューティイネーブル信号と前記比重選択信号とを用いて前記立ち上がりクロックと下がりクロックとの位相を混合した下がりフィードバック前置クロック信号を出力するための下がりクロック用ミキサーと、
前記比重選択信号に制御され、前記立ち上がりフィードバック前置クロック信号と下がりフィードバック前置クロック信号とのいずれか１つを選択して出力するためのクロック選択器と
を含むことを特徴とするクロックのデューティ調整回路。
前記クロックのデューティ調整制御機は、前記比重選択信号と該比重選択信号の反転信号を出力することを特徴とする請求項１に記載のクロックのデューティ調整回路。
前記クロック選択器は、前記立ち上がりクロックのデューティを調整する前には、前記立ち上がりフィードバック前置クロック信号と下がりフィードバック前置クロック信号とをそれぞれ立ち上がりフィードバッククロック信号と下がりフィードバッククロック信号とに出力することを特徴とする請求項２に記載のクロックのデューティ調整回路。
前記クロック選択器は、前記比重選択信号に制御され、前記外部クロックのハイパルス幅が小さければ、前記下がりフィードバック前置クロック信号が前記立ち上がりフィードバッククロック信号に出力されるようにし、前記外部クロックのハイパルス幅が大きければ、前記立ち上がりフィードバック前置クロック信号が立ち上がりフィードバッククロック信号に出力されるようにすることを特徴とする請求項３に記載のクロックのデューティ調整回路。
前記クロック選択器は、
前記比重選択信号を反転させるための第１インバータと、
該第１インバータの出力と前記クロックのデューティイネーブルバー信号とを入力とする第１ＮＯＲゲートと、
該第１ＮＯＲゲートの出力を反転させるための第２インバータと、
前記クロックのデューティイネーブルバー信号を反転させるための第３インバータと、
前記第１ＮＯＲゲートの出力に制御され、前記立ち上がりフィードバック前置クロック信号を通過させるための第１伝達ゲートと、
前記第２インバータの出力に制御され、前記下がりフィードバック前置クロック信号を通過させるための第２伝達ゲートと、
前記クロックのデューティイネーブルバー信号に制御され、前記立ち上がりフィードバック前置クロック信号を通過させるための第３伝達ゲートと、
前記第３インバータの出力に制御され、前記下がりフィードバック前置クロック信号を通過させるための第４伝達ゲートと
を含むことを特徴とする請求項４に記載のクロックのデューティ調整回路。
前記下がりクロック用ミキサーは、
前記比重選択信号を用いて、比重選択信号の反転信号を生成することを特徴とする請求項１に記載のクロックのデューティ調整回路。
前記クロック選択器は、前記立ち上がりクロックのデューティを調整する前には、前記立ち上がりフィードバック前置クロック信号と下がりフィードバック前置クロック信号とをそれぞれ立ち上がりフィードバッククロック信号と下がりフィードバッククロック信号とに出力することを特徴とする請求項６に記載のクロックのデューティ調整回路。
前記クロック選択器は、前記比重選択信号に制御され、前記外部クロックのハイパルス幅が小さければ、前記下がりフィードバック前置クロック信号が前記立ち上がりフィードバッククロック信号に出力されるようにし、前記外部クロックのハイパルス幅が大きければ、前記立ち上がりフィードバック前置クロック信号が立ち上がりフィードバッククロック信号に出力されるようにすることを特徴とする請求項７に記載のクロックのデューティ調整回路。
前記クロック選択器は、
前記比重選択信号を反転させるための第１インバータと、
該第１インバータの出力と前記クロックのデューティイネーブルバー信号とを入力とする第１ＮＯＲゲートと、
該第１ＮＯＲゲートの出力を反転させるための第２インバータと、
前記クロックのデューティイネーブルバー信号を反転させるための第３インバータと、
前記第１ＮＯＲゲートの出力に制御され、前記立ち上がりフィードバック前置クロック信号を通過させるための第１伝達ゲートと、
前記第２インバータの出力に制御され、前記下がりフィードバック前置クロック信号を通過させるための第２伝達ゲートと、
前記クロックのデューティイネーブルバー信号に制御され、前記立ち上がりフィードバック前置クロック信号を通過させるための第３伝達ゲートと、
前記第３インバータの出力に制御され、前記下がりフィードバック前置クロック信号を通過させるための第４伝達ゲートと
を含むことを特徴とする請求項８に記載のクロックのデューティ調整回路。
請求項１ないし請求項９のいずれか一項のクロックのデューティ調整回路を用いて、前記外部クロックと内部クロックとの位相を固定させることを特徴とする遅延固定ループ回路。
外部から印加される外部クロックのデューティを調整することにおいて、
印加される立ち上がりクロックと下がりクロックとの位相を比べて、位相比較信号を出力する第１ステップと、
印加される第１及び第２位相固定状態信号を用いて、前記立ち上がりクロックのデューティ調整を行うためのクロックのデューティ調整イネーブル信号を出力し、前記位相比較信号を用いて、前記立ち上がりクロックと下がりクロックとの位相の混合率を決定するための比重選択信号を出力する第２ステップと、
前記クロックのデューティイネーブル信号と前記比重選択信号とを用いて、前記立ち上がりクロックと下がりクロックとの位相を混合した立ち上がりフィードバック前置クロック信号を出力する第３ステップと、
前記クロックのデューティイネーブル信号と前記比重選択信号とを用いて、前記立ち上がりクロックと下がりクロックとの位相を混合した下がりフィードバック前置クロック信号を出力する第４ステップと、
前記比重選択信号に制御され、前記立ち上がりフィードバック前置クロック信号と下がりフィードバック前置クロック信号とのいずれか１つを選択して出力する第５ステップと
を含むことを特徴とするクロックのデューティ調整方法。
前記第５ステップは、前記立ち上がりクロックのデューティを調整する前には、前記立ち上がりフィードバック前置クロック信号と下がりフィードバック前置クロック信号とをそれぞれ立ち上がりフィードバッククロック信号と下がりフィードバッククロック信号とに出力することを特徴とする請求項１１に記載のクロックのデューティ調整方法。
前記第５ステップは、前記比重選択信号に制御され、前記外部クロックのハイパルス幅が小さければ、前記下がりフィードバック前置クロック信号が前記立ち上がりフィードバッククロック信号に出力されるようにし、前記外部クロックのハイパルス幅が大きければ、前記立ち上がりフィードバック前置クロック信号が立ち上がりフィードバッククロック信号に出力されるようにすることを特徴とする請求項１２に記載のクロックのデューティ調整方法。
請求項１１ないし請求項１３のいずれか一項のクロックのデューティ調整方法を用いて、前記外部クロックと内部クロックとの位相を固定させることを特徴とする遅延固定ループの制御方法。