JP2005183741A5

JP2005183741A5 -

Info

Publication number: JP2005183741A5
Application number: JP2003423838A
Authority: JP
Filing date: 2003-12-19
Publication date: 2007-02-01
Anticipated expiration: 2023-12-19

Claims

可とう性を有する基板上に、表示部、薄膜トランジスタで形成される薄膜集積回路部、電源部、及びアンテナが形成され、
前記アンテナの一部または全部が、前記表示部、前記薄膜集積回路部、及び前記電源部と重畳し、且つ前記可とう性を有する基板は、接着剤で貼り合わせられていることを特徴とする半導体装置。
可とう性を有し、且つアンテナが形成されている第１の基板と、
可とう性を有し、且つ表示部、薄膜トランジスタで形成される薄膜集積回路部、及び電源部が形成されている第２の基板と、を有し、
前記第１の基板は、前記第２の基板を被包していることを特徴とする半導体装置。
可とう性を有し、且つアンテナが形成されている第１の基板及び第３の基板と、
可とう性を有し、前記表示部、薄膜トランジスタで形成される薄膜集積回路部、及び電源部が形成されている第２の基板と、を有し、
前記第１の基板及び前記第３の基板は、前記第２の基板を挟持していることを特徴とする半導体装置。
請求項１乃至請求項３のいずれか一項において、
前記表示部は、液晶素子、発光素子、又は電気泳動素子で形成されていることを特徴とする半導体装置。
請求項１乃至請求項４のいずれか一項において、
前記電源部は、ダイオードで形成されていることを特徴とする半導体装置。
請求項１乃至請求項５のいずれか一項において、
前記電源部は、前記表示部に接続されていることを特徴とする半導体装置。
請求項１乃至請求項６のいずれか一項において、
前記薄膜トランジスタで形成される薄膜集積回路部は、無線周波数回路、変調回路、復調回路、電源回路、ＣＰＵ、及びメモリを有することを特徴とする半導体装置。
請求項１乃至請求項７のいずれか一項において、前記アンテナは、金、銀、銅、パラジウム、アルミニウム、クロム、タングステン、チタン、モリブデン、タンタル等の金属、又は金属化合物を、１つまたは複数有する導電材料を用いて形成されていることを特徴とする半導体装置。
第１の基板に剥離層を形成し、
前記剥離層表面に、表示部、電源部、薄膜トランジスタで形成される薄膜集積回路部、及びアンテナを有する積層体を形成し、
前記積層体表面に可とう性を有する第２の基板を貼付け、前記第１の基板を剥離することを特徴とする半導体装置の作製方法。
第１の基板に剥離層を形成し、
前記剥離層表面に、表示部、電源部、薄膜トランジスタで形成される薄膜集積回路部、及びアンテナを有する積層体を形成し、
前記積層体の一方の面に可とう性を有する第２の基板を貼付け、
前記剥離層をエッチングして前記第１の基板を剥離することを特徴とする半導体装置の作製方法。
第１の基板に剥離層を形成し、
前記剥離層表面に、表示部、電源部、薄膜トランジスタで形成される薄膜集積回路部、及びアンテナを有する積層体を形成し、
前記積層体の一方の面に可とう性を有する第２の基板を貼付け、
前記剥離層にレーザ光を照射して、前記第１の基板を剥離することを特徴とする半導体装置の作製方法。
第１の基板に金属層を形成し、
前記金属層上に、酸化物層を形成し、
前記酸化物層上に、絶縁膜を形成し、
前記絶縁膜上に、表示部、電源部、薄膜トランジスタで形成される薄膜集積回路部、及びアンテナを有する積層体を形成し、
前記積層体表面に可とう性を有する第２の基板を貼付け、
前記第１の基板を剥離することを特徴とする半導体装置の作製方法。
請求項１２において、
前記金属層と前記酸化物層の間に形成された金属酸化物層中、前記金属酸化物層と前記酸化物層の界面、または、前記金属酸化物層と前記金属層の界面において、前記第１の基板を剥離することを特徴とする半導体装置の作製方法。
請求項９乃至請求項１３のいずれか一項において、
前記第１の基板を剥離した後、前記積層体の前記第２の基板と対向する他方の面に、可とう性を有する第３の基板を貼り付けることを特徴とする半導体装置の作製方法。