JP2005167130A - 積層型電子部品の製造方法および積層型電子部品 - Google Patents

積層型電子部品の製造方法および積層型電子部品 Download PDF

Info

Publication number
JP2005167130A
JP2005167130A JP2003407266A JP2003407266A JP2005167130A JP 2005167130 A JP2005167130 A JP 2005167130A JP 2003407266 A JP2003407266 A JP 2003407266A JP 2003407266 A JP2003407266 A JP 2003407266A JP 2005167130 A JP2005167130 A JP 2005167130A
Authority
JP
Japan
Prior art keywords
coil
ceramic
wiring pattern
connection
connection electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003407266A
Other languages
English (en)
Other versions
JP4211591B2 (ja
Inventor
Tomoyuki Maeda
智之 前田
Hideaki Matsushima
秀明 松嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003407266A priority Critical patent/JP4211591B2/ja
Priority to TW093135055A priority patent/TWI244661B/zh
Priority to US11/000,281 priority patent/US7375977B2/en
Priority to KR1020040100221A priority patent/KR100627700B1/ko
Priority to AT04257524T priority patent/ATE488844T1/de
Priority to CNB2004101001775A priority patent/CN1291426C/zh
Priority to DE602004030085T priority patent/DE602004030085D1/de
Priority to EP04257524A priority patent/EP1538638B1/en
Publication of JP2005167130A publication Critical patent/JP2005167130A/ja
Priority to US12/099,213 priority patent/US7694414B2/en
Application granted granted Critical
Publication of JP4211591B2 publication Critical patent/JP4211591B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/02—Fixed inductances of the signal type  without magnetic core
    • H01F17/03—Fixed inductances of the signal type  without magnetic core with ceramic former
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49071—Electromagnet, transformer or inductor by winding or coiling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49073—Electromagnet, transformer or inductor by assembling coil and core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49075—Electromagnet, transformer or inductor including permanent magnet or core
    • Y10T29/49078—Laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】製造が容易でかつ電気特性の良好な積層型電子部品の提供。
【解決手段】コイル配線パターン３１〜ｎのコイル接続電極対向端部３ａ’は、第１のセラミック層２Ａ１〜ｎの枚数増減によって第２のセラミック層の表面で変位する。
コイル接続電極６は、第１のセラミック層２Ａ１〜ｎの枚数増減によって変位するコイル配線パターン３１〜ｎのコイル接続電極対向端部３ａ’それぞれに、第２のセラミック層２Ｂ１,２または第１のセラミック層２Ａ１〜ｎを間にして対向する第２のセラミック層２Ｂ１,２表面部位それぞれを連結する形状を有する。連結配線パターン７は、コイル接続電極６の１箇所と外部引出し電極接続パターン５の１箇所とを接続する形状を有する。
【選択図】 図２

Description

本発明は、積層体の内部にコイル導体を形成した積層型電子部品に関する。
従来から、積層型電子部品として図１３,図１４に示されるものがある。この積層型電子部品１００はチップインダクタであって、直方体形状を有する積層体１０１の内部にコイル導体１０２が埋設される。コイル導体１０２は、積層体１０１を構成するセラミック層１０３の表面に形成されるコイル配線パターン１０４と、各セラミック層１０３にその厚み方向に貫通して配置される電気導体（ビア導体）１０５とを備える。コイル導体１０２は、各コイル配線パターン１０４の端部どうしを電気導体１０５により電気接続することでコイルとして機能する。
コイル導体１０２の外部引出しは次のようになされる。積層体１０１の両端には端子電極１０６が設けられる。端子電極１０６とコイル導体１０２の端部との間には外部引出し電極１０７が設けられる。外部引出し電極１０７は複数層設けられ、各外部引出し電極１０７はセラミック層１０３に内蔵される電気導体１０５を介して層間接続される。外部引出し電極１０７の内端とコイル導体１０２とは、連結配線パターン１０８と電気導体１０５とを介して電気接続される。
連結配線パターン１０８は、コイル導体１０２が形成されたセラミック層群に最近接するセラミック層１０３の表面に設けられる。連結配線パターン１０８は、コイル導体１０２の端部に対向するセラミック層表面部位と、外部引出し電極１０７に対向するセラミック層表面部位とを連結する形状を有する。
コイル導体１０２と連結配線パターン１０８とは、電気導体１０５を介して電気接続される。外部引出し電極１０７と連結配線パターン１０８とは、電気導体１０５を介して電気接続される。積層体１０１端部に配置される外部引出し電極１０７と端子電極１０５とは互いに当接することで電気接続される。
（例えば、特許文献１,特許文献２参照）。
特開平１１−２６０６４４号公報 特開２００１−０７６９２８号公報
図１３,図１４に示された特許文献１の積層型電子部品の構成では、連結配線パターン１０８が複数パターン必要になるという課題がある。以下、説明される。一般にコイルは、求められる電気特性等に応じてその巻線数が調整される。コイル導体１０２においても同様であり、この場合の巻線数の調整は、コイル配線パターン１０４が形成されるセラミック層１０３の枚数の増減により実施される。セラミック層１０３の枚数が増減すると、コイル導体１０２の端部の配置位置が変化する。コイル導体１０２の端部の配置位置が変化すると、コイル導体１０２と外部引出し電極１０７とを連結する連結配線パターン１０８の形状は変更せざるを得なくなる。
そのため、特許文献１の構成では、特性の異なる積層型電子部品１００毎に、異なる形状を有する連結配線パターン１０８をセラミック層１０３に形成しなければならない。しかしながら、これでは、連結配線パターン１０８それぞれを形成するのに必要となる複数の型枠（マスク）が必要になる。その場合、型枠を交換する際には、型枠を洗浄し、余った導電性ペーストを廃棄することになる。よって、洗浄工程が別途必要になるうえに、廃棄される導電性ペーストが増加し、その分だけ製造コストを増大させる。
なお、この際、連結配線パターン１０８が形成されたセラミック層１０３を回転させて使用することも考えられるが、その場合はセラミック層１０３の方向を識別し回転させる手段が別途必要になるため、コストが増大する。
特許文献２で示される従来の積層型電子部品の構成では、図１３,図１４に示されないものの、連結配線パターン１０８として、コイル導体１０２の端部の配置位置それぞれを連結する十文字形状のものを形成しており、そのために、変位するコイル導体１０２の端部それぞれを、一つの連結配線パターンに電気接続させることが可能となっている。しかしながら、この構成では、連結配線パターンを十文字形状にすることで、連結配線パターン１０８がコイル導体１０２の内部空間を遮断する面積が増加してしまい、これによって、積層型電子部品の電気特性（インダクタンス等）が低下するという課題がある。
本発明の積層型電子部品においては、上記課題を解決するために、
・積層一体化された複数の第１のセラミック層と、
・前記第１のセラミック層の任意の積層位置に挿入配置された第２のセラミック層と、
・コイル導体の一部を構成する形状を備え前記第１のセラミック層それぞれの表面に設けられたコイル配線パターンと、
・前記第２のセラミック層の任意の表面部位に設けられた外部引出し電極接続パターンと、
・前記第２のセラミック層または前記第１のセラミック層を挟んで前記コイル配線パターンの端部に対向する前記第２のセラミック層の表面部位を通るように設けられたコイル接続電極と、
・前記第２のセラミック層の表面に設けられて、前記外部引出し電極接続パターンと前記コイル接続電極とを連結する連結配線パターンと、
・前記第１のセラミック層にその厚み方向に貫通して設けられ、各第１のセラミック層を間にして対向する前記コイル配線パターンの端部どうしを電気接続させてこれらコイル配線パターンを前記コイル導体として機能させる第１の電気導体と、
・前記第２のセラミック層、または前記第２のセラミック層に接する前記第１のセラミック層にその厚み方向に貫通して設けられて、互いに対向する前記コイル配線パターンの端部と前記コイル接続電極とを電気接続する第２の電気導体と、
を備えている。
さらに、本発明の積層型電子部品では、
・前記コイル配線パターンのコイル接続電極対向端部は、前記第１のセラミック層の枚数増減によって前記第１のセラミック層の表面で変位するものであり、
・前記コイル接続電極は、前記第１のセラミック層の枚数増減によって変位する前記コイル配線パターンのコイル接続電極対向端部に、前記第２のセラミック層または前記第１のセラミック層を間にして対向する前記第２のセラミック層表面部位を連結する形状を有するものであり、
・前記連結配線パターンは、前記コイル接続電極の１箇所と前記外部引出し電極接続パターンの１箇所とを接続する形状を有するものである。
また、本発明は、上述した積層型電子部品の製造方法において、
・複数の第１のセラミックグリーン層を用意し、これら第１のセラミックグリーン層に前記第１の電気導体または第２の電気導体を形成する工程と、
・前記第１のセラミックグリーン層に前記コイル配線パターンを形成する工程と、
・第２のセラミックグリーン層を用意し、この第２のセラミックグリーン層に前記第２の電気導体を形成する工程と、
・前記第２のセラミックグリーン層に、前記外部引出し電極接続パターンと前記コイル接続電極と前記連結配線パターンとを形成する工程と、
・任意の積層位置に前記第２のセラミックグリーン層を挿入した状態で前記第１,第２のセラミックグリーン層を積層する工程と、
・前記第１,第２のセラミックグリーン層を含む積層体を焼成する工程と、
を含んでいる。
そして、前記第２のセラミックグリーン層に前記外部引出し電極接続パターンと前記コイル接続電極と前記連結配線パターンとを形成する工程では、
前記コイル接続電極として、前記第１のセラミック層の枚数増減によって変位する前記コイル配線パターンのコイル接続電極対向端部に、前記第２のセラミック層または前記第１のセラミック層を間にして対向する前記第２のセラミック層表面部位を連結する形状を有する前記コイル接続電極を形成し、前記連結配線パターンとして、前記コイル接続電極の１箇所と前記外部引出し電極接続パターンの１箇所とを接続する形状を有する前記連結配線パターンを形成している。
これにより、本発明では、前記コイル配線パターンのコイル接続電極対向端部が、前記第１のセラミック層の枚数増減によって前記第１のセラミック層の表面で変位するものであるにもかかわらず、コイル接続電極対向端部の変位点それぞれを、コイル接続電極に接続させることが可能となる。そのため、一つもしくは少種類のコイル接続電極を有する第２のセラミック層でもって、第１のセラミック層の枚数増減に対応することが可能となる。このことは、用意する第２のセラミック層の種類の削減に繋がるうえに、第２のセラミック層の取付工程の容易化に繋がる。
本発明の好ましい実施態様としては、前記コイル接続電極を、前記コイル導体の周回中心線方向からみた前記コイル導体の周回軌跡に沿って設けることが挙げられる。そうすれば、コイル接続電極によるコイル導体の磁束の遮断を最小限に抑えることが可能となり、積層型電子部品の特性が向上する。
この場合、前記コイル接続電極は、一端が分離された環状形状をしているのが好ましく、そうすれば、コイル接続電極もコイル導体の一部として機能させることが可能となり、その分、積層型電子部品の特性向上に繋がるうえにその形状の小型化を図ることもできる。
さらには、前記コイル接続電極は、前記第２のセラミック層表面部位にランド部を有するものであるのが好ましく、そうすれば、接続性の向上およびＲｄｃの低下を図ることができる。
さらには、前記コイル導体は、その周回中心線方向からみた周回軌跡が矩形状に設けられているのが好ましく、そうすれば、磁束が通過する面積を大きくすることができ、その分、積層型電子部品の特性向上に繋がるうえにその形状の小型化を図ることができる。
さらには、前記コイル配線パターンそれぞれの端部は、前記コイル導体の周回中心線方向からみた周回軌跡が矩形状に形成された前記コイル導体の隅に設けられているのが好ましく、そうすれば、コイル接続電極によるコイル導体の磁束の遮断をさらに小さくすることができる。
本発明によれば、製造が容易でかつ電気特性の良好な積層型電子部品が得られる。
以下、本発明に係る積層型電子部品、およびその製造方法の実施の形態が添付図面の参照に基づいて説明される。
本実施の形態では、積層型チップインダクタ１において本発明が実施される。図１はその断面図であり、図２は要部の分解斜視図であり、図４は積層型チップインダクタ１を構成する各セラミック層の展開図である。
積層型チップインダクタ１は、長方形あるいは正方形形状を有する複数枚の第1のセラミック層２Ａ１〜ｎと第２のセラミック層２Ｂ１,２と、被覆セラミック層２Ｃ１〜４とを有する。セラミック層２Ａ１〜ｎ,２Ｂ１,２,被覆セラミック層２Ｃ１〜４は、順次積層されて一体化されて積層体２を構成する。具体的には、積層された第１のセラミック層２Ａ１〜ｎを中心にして、その一端に第２のセラミック層２Ｂ１が、他端に第２のセラミック層２Ｂ２がそれぞれ積層配置される。第２のセラミック層２Ｂ１のさらに外側に被覆セラミック層２Ｃ１,２が積層配置され、第２のセラミック層２Ｂ２のさらに外側に被覆セラミック層２Ｃ３,４が積層配置される。
以上の積層構成を有する第１のセラミック層２Ａ１〜ｎ,第２のセラミック層２Ｂ１,２,および被覆セラミック層２Ｃ１〜４は次の構成を備える。第１のセラミック層２Ａ１〜ｎそれぞれの上面にコイル配線パターン３１〜ｎが設けられる。コイル配線パターン３１,ｎには端部３ａ,３ａ’が、コイル配線パターン３２〜ｎ−１には端部３ａ,３ａが形成される。端部３ａおよび３ａ’は、コイル配線パターン３１〜ｎの他の部分の線幅より若干大きい線幅を有する接続ランドパターンとして形成される。第１のセラミック層２Ａ１〜ｎ−１それぞれは、第１の電気導体（図示せず）を有する。第１の電気導体は、第1のセラミック層２Ａ１〜ｎ−１の厚み方向に貫通して設けられる。第１の電気導体は、第１のセラミック層２Ａ１〜ｎ−１に設けられる貫通孔に導電性ペーストが充填されることで構成される。セラミック層の厚み方向に隣り合うコイル配線パターン３１〜ｎは、第１の電気導体を介してそれぞれ電気接続される。端部３ａで互いに電気接続されるコイル配線パターン３１〜ｎは、全体として螺旋状のコイル導体３として機能する。
コイル導体３は、その巻線コイル配線パターン３１〜ｎの周回中心線方向αからみた周回軌跡が矩形環状形状となっている。これは、コイル導体３内を通過する磁束をできるだけ多くして電気特性を向上させるために採用された構成である。コイル配線パターン３１〜ｎは、コイル導体３がそのような形状となるように、そのパターンが構成される。
さらには、各コイル配線パターン３１〜ｎは、矩形環状となるコイル導体３の周回軌跡の隅に端部３ａ,３ａ’がくるようにそのパターンが設定される。これは、次の理由による。図５（ａ）に示されるように、端部３ａを前記周回軌跡の隅に設けた場合と、図５（ｂ）に示されるように、端部３ａを前記周回軌跡の隅以外に設けた場合では、端部３ａを隅に設ける方が、端部３ａがコイル導体３の内部に突出する面積は小さくなる。コイル導体３の内部は磁束が通過する領域であってこの領域の面積はできるだけ大きい方が積層型チップインダクタ１の電気特性（例えば、インダクタンス）の上、好ましい。そこで、積層型チップインダクタ１では、端部３ａを前記周回軌跡の隅に配置することで、磁束の遮断を抑制して電気特性を向上させている。なお、図５（ａ）,（ｂ）では、周回中心線方向αからみたコイル導体３の周回軌跡形状が模式的に示される。
第２のセラミック層２Ｂ１,２は、外部引出し電極接続パターン５とコイル接続電極６と連結配線パターン７とを備える。外部引出し電極接続パターン５は、第２のセラミック層２Ｂ１,２の任意の表面部位に設けられる。本実施形態では、外部引出し電極接続パターン５は、第２のセラミック層２Ｂ１,２の表面の面方向の中央位置（コイル導体３の周回軌跡の中心位置）に設けられる。これは、積層体２を一面が正方形の直方体形状としたうえで積層型チップインダクタ1を回路基板等に表面実装した際に、積層体２のどの面を実装面にしても接続点（外部引出し電極接続パターン５）が回路基板等から同一距離となることを狙った構成である。この構成は実装状態での積層型チップインダクタ1の電気特性を安定にするうえで都合のよい構成である。しかしながら、このような外部引出し電極接続パターン５の配置構成は一例であって、外部引出し電極接続パターン５は第２のセラミック層２Ｂ１,２表面の任意の位置に配置されてもよい。
コイル接続電極６は、第２のセラミック層２Ｂ１または第1のセラミック層２Ａｎを挟んでコイル配線パターン３１,ｎの端部３ａ’に対向する第２のセラミック層２Ｂ１,２の表面部位に設けられる。コイル接続電極６の端部や角部には、コイル接続電極の他の部分の線幅よりも若干大きい線幅を有する隅部６ａが形成されている。連結配線パターン７は、外部引出し電極接続パターン５とコイル接続電極６とを連結するパターン形状を有する。連結配線パターン７は、コイル接続電極６の１箇所と外部引出し電極接続パターン５とを接続する形状を有する。
一方の第２のセラミック層２Ｂ１と第1のセラミック層２Ａｎとには、第２の電気導体（図示せず）が設けられる。ここで、第1のセラミック層２Ａｎは、他方の第２のセラミック層２Ｂ２に接する第1のセラミック層である。第２の電気導体は、第２のセラミック層２Ｂ１,第1のセラミック層２Ａｎに設けられる貫通孔に導電性ペーストが充填されることで構成される。第２の電気導体は、セラミック層２Ｂ１,２Ａｎを間にして対向するコイル配線パターン３１,ｎのコイル接続電極端部３ａ’とコイル接続電極６との間に設けられており、両者に当接して両者を電気接続する。
被覆セラミック層２Ｃ１〜４それぞれの表面に外部引出し電極９が設けられる。各外部引出し電極９は、互いに対向する位置に配置される。さらに、外部引出し電極９は、被覆セラミック層２Ｃ２,第２のセラミック層２Ｂ２を間にして外部引出し電極接続パターン５と対向する位置に配置される。
外部引出し電極９と外部引出し電極接続パターン５とは、被覆セラミック層２Ｃ２や第２のセラミック層２Ｂ２に設けられる第３の電気導体１１を介して互いに電気接続される。外部引出し電極９どうしは、被覆セラミック層２Ｃ１,３に設けられる第３の電気導体１１を介して電気接続される。
最外層に位置する被覆セラミック層２Ｃ１,４の外表面に端子電極１０が設けられる。端子電極１０は、被覆セラミック層２Ｃ１の外表面に設けられる外部引出し電極９および被覆セラミック層２Ｃ４の第３の電気導体１１に当接して電気接続される。これにより、端子電極１０は積層体２に内蔵されるコイル導体３に電気接続される。
以上が、積層型チップインダクタ1の基本構成である。なお、上述した積層型チップインダクタ1の構成では、第２のセラミック層２Ｂ１,２の配置位置は、第1のセラミック層２Ａ１〜ｎの両端位置であったが、上端位置のみ、または下端位置のみ、もしくは中途位置に配置されてもよい。
次に、この積層型チップインダクタ1の特徴となる構成を説明する。第1のセラミック層２Ａ１〜ｎの枚数は、積層型チップインダクタ1に求められる電気特性（インダクタンス等）の調整などの理由によって増減する。したがって、第1のセラミック層２Ａ１〜ｎの両端に位置する第1のセラミック層２Ａ１,ｎでは、コイル配線パターン３１,ｎの配置位置が、第1のセラミック層２Ａ１〜ｎの枚数に応じて変位する。これにより、コイル配線パターン３１,ｎのコイル接続電極対向端部３ａ’の配置位置も変位する。
第２のセラミック層２Ｂ１,２に設けられるコイル接続電極６の隅部６ａは、変位するコイル接続電極対向端部３ａ’に対向して配置されなければならない。従来では、変位するコイル接続電極対向端部３ａ’に対応するコイル接続電極をそれぞれ有する第２のセラミック層を予め用意しており、これによって、コイル接続電極対向端部３ａ’の変位に対応している。しかしながら、これでは、製造作業に手間がかかる。
これに対して、本実施形態の積層型チップインダンクタ１のコイル接続電極６は、図１〜図４に示されるように、変位するコイル接続電極対向端部３ａ’に対向する第２のセラミック層２Ｂ１,２の表面部位それぞれを連結する形状を有する。本実施形態では、コイル導体３は、そのコイル配線パターン３１〜ｎの周回中心線方向αからみて矩形環状形状を有する。さらには、端部３ａ,３ａ’は矩形環状をしたコイル導体３の隅に配置される。これに対応して、コイル接続電極６は、次の形状を有する。
コイル接続電極６は周回中心線方向αからみてコイル導体３の周回軌跡に沿った形状、すなわち、矩形環状の部分パターンに形作られる。コイル接続電極６のパターン幅は、コイル配線パターン３１〜ｎのパターン幅と同等に設定される。さらには、コイル導体（矩形環状形状）３の隅に位置する各コイル配線パターン３１〜ｎのコイル接続電極対向端部３ａ’に対向するコイル接続電極６の隅部６ａそれぞれは、接続ランド状に形成される。具体的には、隅部６ａはコイル接続電極対向端部３ａ’と同等の形状を有しており、隅部６ａのパターン幅は、コイル接続電極対向端部３ａ’と同様、コイル接続電極６のパターン幅より若干大きく設定される。
コイル接続電極６がこのように構成されることで、積層型チップインダクタ１では、図６に示されるように、第１のセラミック層２Ａ１,ｎのコイル接続電極対向端部３ａ’の配置位置が変位したとしても、コイル接続電極６に複数設けた隅部６ａのうちの一つが、必ずコイル接続電極対向端部３ａ’に対向する。これにより、コイル配線パターン３１,ｎは、そのコイル接続電極対向端部３ａ’がいずれの位置に変位したとしても、コイル接続電極６,連結配線パターン７,外部引出し電極接続パターン５,第２の電気導体,および外部引出し電極９を介して端子電極１０に電気接続される。したがって、積層型チップインダクタ１では、コイル配線パターン３１,ｎの変位に対応したコイル接続電極６をそれぞれ有する複数の第２のセラミック層２Ｂ１,２を作製して保管しておく必要もなく、さらに、これら複数の第２のセラミック層２Ｂ１,２を使い分けるといった煩雑な工程を経ることなく積層型チップインダクタ１を作製できる。
なお、積層型チップインダクタ１では、コイル接続電極６は、コイル配線パターン３１〜ｎの周回軌跡と同等の矩形環状形状の一部を構成する形状をしている。ここで、積層型チップインダクタ１では、矩形環状形状を有するコイル接続電極６の環状の一端が分断された略”Ｃ”字型の形状をしている。このような形状を有するコイル接続電極６は、コイル導体３のパターン形状の一部を構成することになる。これにより、積層型チップインダクタ１の電気特性（インダクタンス等）が向上するとともに、積層型チップインダクタ１に求められる電気特性を装置の小型化を図ったうえで獲得することが可能となる。
また、コイル接続電極６の形状は、周回中心線方向αからみたコイル導体３の周回軌跡に沿った形状となっている。これにより、コイル接続電極６はコイル導体３の内部を通過する磁束を遮ることがほとんどなくなり、その分、積層型チップインダクタ１の電気特性が向上する。さらには、連結配線パターン７は、コイル接続電極６の一箇所と外部引出し電極接続パターン５とを連結する直線形状をしている。そのため、連結配線パターン７がコイル導体３の内部を通過する磁束を遮る面積は最小限となっており、その分でも積層型チップインダクタ１の電気特性（インダクタンス等）が向上する。
また、各コイル配線パターン３１〜ｎの端部３ａ,３ａ’は、矩形環状をしたコイル導体３の周回軌跡の隅に位置するように設定されている。端部３ａ,３ａ’をコイル導体３の周回軌跡の隅に設けた場合と、それ以外の位置に設けた場合とでは、端部３ａ,３ａ’がコイル導体３の内部空間を遮る面積が異なり、端部３ａ,３ａ’を隅に設けた方が前記面積は小さくなる。そのため、端部３ａ,３ａ’を隅に設けた積層型チップインダクタ１の構成では、コイル導体３の内部空間を遮る面積がさらに小さくなって、その分、さらに電気特性（インダクタンス等）が向上する。
なお、コイル導体３の端部３ａ,３ａ’の形状は、コイル配線パターン３１〜ｎより幅広の接続ランド形状として説明されたが、その形状は円形でも矩形でもよい。
また、図３に示されるように、第２のセラミック層２Ｂ１,２に形成されるコイル接続電極６の形状を、それぞれコイルを流れる電流の向きに対応するように形成することで、第１のセラミック層２Ａ１,ｎのコイル接続電極対向端部３ａ’の配置位置が変位したとしても、電流の向きを確実に固定することができ、インダクタンスなどの特性が低下することを防ぐことができる。ただし、この場合は第２のセラミック層２Ｂ１と第２のセラミック層２Ｂ２とに形成されるコイル接続電極６の形状をそれぞれ異ならせたものを用意する必要があり、コストは増大する。
第２のセラミック層２Ｂ１,２に形成される外部引出し電極接続パターン５とコイル接続電極６と連結配線パターン７の形状は、図１〜図６に示されるもの以外として、図７（ａ）〜（ｇ）に示されるものであってもよい。図７（ａ）におけるコイル接続電極６は、図１〜図６の構成と同様、コイル導体３の周回軌跡に沿い、かつ周回軌跡の４隅を覆う形状を有する。図７（ｂ）,（ｃ）におけるコイル接続電極６は、コイル導体３の周回軌跡に沿い、かつ周回軌跡の３隅を覆う形状を有する。この場合、残りの１隅にコイル接続電極６を設けるとともに、このコイル接続電極６を外部引出し電極接続パターン５に連結する連結配線パターン７とを有するもう一つの第２のセラミック層２Ｂ１,２を用意することが必要となる。図７（ｄ）〜（ｆ）におけるコイル接続電極６は、コイル導体３の周回軌跡に沿い、かつ周回軌跡の２隅を覆う形状を有する。この場合、コイル導体３の周回軌跡に沿い、かつ周回軌跡の残りの２隅を覆う形状を有するもう一つの第２のセラミック層２Ｂ１,２を用意することが必要となる。図７（ｄ）〜（ｆ）では、組み合わせて用いられる両第２のセラミック層２Ｂ１,２が記載されている。なお、図７（ｂ）〜（ｆ）の例において第２のセラミック層２Ｂ１,２を９０°あるいは１８０°回転させて用いてもよい。 図７（ｇ）は、矩形環状形状の周回軌跡を有するコイル導体３を構成するコイル配線パターン３１〜ｎの隅以外に端部３ａが設けられた例である。さらに図７（ｇ）は、外部引出し電極９を有する被覆セラミック層２Ｃ１〜４を設けることなく、第２のセラミック層２Ｂ１,２に設ける外部引出し電極接続パターン５を、第２のセラミック層２Ｂ１,２の側面に設けている。この場合、連結配線パターン７は、第２のセラミック層２Ｂ１,２の側面に配置された外部引出し電極接続パターン５とコイル接続電極６とを連結している。この構成では、端子電極１０は、積層体２の側面に設けられる。
また、上述した積層型チップインダクタ１では、外部引出し電極接続パターン５と外部引出し電極９とは、第２のセラミック層２Ｂ１,２や被覆セラミック層２Ｃ１〜４の表面の中央位置（コイル導体３の周回軌跡の中央位置）に設けていたが、図８に示されるように、コイル導体３の周回軌跡の隅（端部３ａやコイル接続電極６の形成位置）に外部引出し電極接続パターン５や外部引出し電極９を配置した積層型チップインダクタにおいても、本発明は実施される。この場合、図８に示されるように、外部引出し電極接続パターン５は、コイル接続電極６のパターン（隅部６ａの一つ）によって兼用されることになる。さらには、連結配線パターン７も、コイル接続電極６によって兼用されることになる。連結配線パターン７がコイル接続電極６によって兼用される図８の構成では、連結配線パターン７によってコイル導体３の磁束が遮断されることが全くなくなり、その分、積層型チップインダクタの電気特性（インダクタンス等）がさらに向上する。
なお、図８に示される構成では、コイル接続電極６のパターン形状は、コイル導体３端部に位置する可能性のあるコイル配線パターン３１,ｎのパターン形状の一つと同一形状となる。そのため、このようなパターン形状をしたコイル配線パターン３１,ｎが配置される場合には、第２のセラミック層２Ｂ１,２を配置することなく、コイル配線パターン３１,ｎに直接被覆セラミック層２Ｃ１〜４を積層すればよい。この場合、被覆セラミック層２Ｃ１〜４の枚数は、除去した第２のセラミック層２Ｂ１,２の枚数調整を行う分だけ増加させる必要がある。さらには、コイル接続電極６のパターン形状がコイル配線パターン３１〜ｎのパターン形状の一つと同一形状となるため、コイル接続電極６と同一形状となるコイル配線パターン３１〜ｎを有する第１のセラミック層２Ａ１〜ｎを第２のセラミック層２Ｂ１,２として兼用させることができる。
以上のことを考慮すれば、第２のセラミック層２Ｂ１,２は、図９に示される組み合わせパターンでも実用可能である。図９では、２つの隅部６ａを有するコイル接続電極６が形成された第２のセラミック層２Ｂ１,２と、第１のセラミック層２Ａ１〜ｎの一つを兼用した第２のセラミック層２Ｂ１,２とを用いる。また、第１のセラミック層２Ａ１,ｎにおけるコイル配線パターン３１〜ｎの形状によっては、第２のセラミック層２Ｂ１,２を削減し、その分、被覆セラミック層の数を増加している。図９では、増加させた被覆セラミック層を被覆セラミック層２Ｃ３と記載している。
図１〜図４等に示される構成では、コイル配線パターン３１〜ｎの端部３ａ,３ａ’を、コイル導体３の周回軌跡の隅に配置していた。しかしながら、端部３ａ,３ａ’は、図１０に示されるように、コイル導体３の周回軌跡の隅以外の中途部に設けてもよい。この場合、第２のセラミック層２Ｂ１,２に設けるコイル接続電極６の配置位置も異なるものとなる。また、図１〜図５等においては、端部３ａ,３ａ’やコイル接続電極６や外部引出し電極接続パターン５を周囲の配線パターンより幅広の接続ランド形状としていたが、図１１に示されるように、周囲の配線パターンと同幅のパターン形状としてもよい。
次に、この積層型チップインダクタ１の製造方法が説明される。図１２に示されるように、長方形あるいは正方形形状を有する複数枚の第１のセラミックグリーン層２Ａ１〜ｎ’と第２のセラミックグリーン層２Ｂ１,２’と被覆セラミックグリーン層２Ｃ１〜４’とが用意される。これらのセラミックグリーン層は、例えば、次のようにして作製される。磁性体粉末（フェライト粉末等）,バインダ,可塑剤などの原料が混合され、ボールミルで粉砕混合されてスラリー状の組成物とされたのち、脱気処理されて粘度が調整される。粘度が調整された組成物がドクターブレード法等の手法でキャリアフィルム上にセラミックグリーン層として転写される。なお、磁性体粉末に替えて、ガラスセラミックなどの非磁性体材料を用いてもよい。
第１のセラミックグリーン層２Ａ１〜ｎ−１’それぞれに、その厚み方向に貫通して第１の電気導体（図示せず）が形成される。第１の電気導体は、第１のセラミックグリーン層２Ａ１〜ｎ−１’に貫通孔が形成されたうえで、その貫通孔に導電性ペースト等の電気導体が充填されることで形成される。第１のセラミックグリーン層Ａｎ’と第２のセラミックグリーン層２Ｂ１’とには、その厚み方向に貫通して第２の電気導体（図示せず）が形成される。第２の電気導体は、第１のセラミックグリーン層２Ａｎ’と第２のセラミックグリーン層２Ｂ１’とに貫通孔が形成されたうえで、その貫通孔に半田,導電性ペースト,導電性樹脂等の電気導体が充填されることで形成される。このように、第２の電気導体は基本的には第１の電気導体と同様の構成を備える。第２のセラミックグリーン層２Ｂ２’と被覆セラミックグリーン層２Ｃ１〜４’とには、その厚み方向に貫通して第３の電気導体１１が形成される。第３の電気導体１１は、第２のセラミックグリーン層Ｂ２’と被覆セラミックグリーン層２Ｃ１〜４’とに貫通孔が形成されたうえで、その貫通孔に導電性ペースト等の電気導体が充填されることで形成される。このように、第３の電気導体１１は基本的には第１の電気導体と同様の構成を備える。
第１のセラミックグリーン層２Ａ１〜ｎ’それぞれの上面にコイル配線パターン３１〜ｎが形成される。コイル配線パターン３１〜ｎは、例えば、厚膜印刷,塗布,蒸着,スパッタリング等の手法により形成される。各第１のセラミックグリーン層２Ａ１〜ｎ’のコイル配線パターン３１〜ｎの一端は、その第１のセラミックグリーン層２Ａ１〜ｎ'の第１の電気導体に対向する位置に配置される。
第２のセラミックグリーン層２Ｂ１,２’それぞれの上面に外部引出し電極接続パターン５とコイル接続電極６と連結配線パターン７とが形成される。外部引出し電極接続パターン５とコイル接続電極６と連結配線パターン７とは、例えば、厚膜印刷,塗布,蒸着,スパッタリング等の手法により形成される。コイル接続電極６は、次の形状に形成される。コイル接続電極６は、コイル接続電極対向端部３ａ’の各変位点にセラミック層の厚み方向に対向する第２のセラミックグリーン層２Ｂ１,２’の表面上の各部位を連結する形状に形成される。端部３ａ’は、前述したように、コイル接続電極６に対向するコイル配線パターン３１,ｎの端部３ａのことである。
コイル接続電極対向端部３ａ’は、前述したように、第１のセラミック層２Ａ１〜ｎの枚数増減によってその位置が変位する。外部引出し電極接続パターン５は、第２のセラミックグリーン層２Ｂ１,２’において予め決められた表面部位に形成される。本実施形態では、外部引出し電極接続パターン５は、コイル導体３の周回軌跡の中心位置に形成される。連結配線パターン７は、外部引出し電極接続パターン５とコイル接続電極６とを直線的に連結する形状に形成される。
被覆セラミックグリーン層２Ｃ１〜４’に形成される第３の電気導体１１は、外部引出し電極接続パターン５に対向する位置に形成される。
第１のセラミックグリーン層２Ａ１〜ｎ’と、第２のセラミックグリーン層２Ｂ１,２’と、被覆セラミックグリーン層２Ｃ１〜４’とが順次積層される。このとき、第１のセラミックグリーン層２Ａ１〜ｎ’のコイル配線パターン３１〜ｎの端部３ａは、その第１のセラミックグリーン層２Ａ１〜ｎ'に隣接する第１のセラミックグリーン層２Ａ１〜ｎ'の第１の電気導体に対向する位置に配置される。そのため、第１のセラミックグリーン層２Ａ１〜ｎ'が積層されることで、各第１のセラミックグリーン層２Ａ１〜ｎ'のコイル配線パターン３１〜ｎは、隣接する第１のセラミックグリーン層２Ａ１〜ｎ'の第１の電気導体それぞれに当接する。これによりコイル配線パターン３１〜ｎは互いに電気接続されて全体として螺旋状のコイル導体３の形状となる。
このとき、第１のセラミックグリーン層２Ａ１〜ｎ’の枚数は、積層型チップインダクタ１に求められる電気特性（インダクタンス等）に応じて変動し、これによって、第１のセラミックグリーン層２Ａ１,ｎ’にあるコイル接続電極対向端部３ａ’の位置もシート枚数に応じて変位する。しかしながら、第２のセラミックグリーン層２Ｂ１,２’に設けるコイル接続電極６の形状は、変位するコイル接続電極対向端部３ａ’の複数（本実施の形態ではすべて）に対向する形状を有している。そのため、コイル接続電極対向端部３ａ’が変位しても、コイル接続電極６は、複数（本実施形態ではすべて）のコイル接続電極対向端部３ａ’の変位点に第２の電気導体を介して電気接続可能となる。これにより、必要最小限（本実施形態では１つ）のコイル接続電極６でコイル接続電極接続端部３ａ’の変位パターンに対応させることが可能となる。
積層されたセラミックグリーン層２Ａ１〜ｎ’,２Ｂ１,２’,２Ｃ１〜４が圧縮成形される。さらに、圧縮成形されたセラミックグリーン層２Ａ１〜ｎ’,２Ｂ１,２’,２Ｃ１〜４が各積層型チップインダクタ形状に切断される。なお、図１２では、シート状態ではなく、一つの部品領域のみが図示される。切断される各積層型チップインダクタの原型が焼成処理により積層一体化される。焼成処理は、例えば、５００℃の脱バインダ処理と９００℃の本焼成処理とにより実施される。積層一体化されたセラミックグリーン層は積層体２となる。
最後に、図１に示されるように、積層体２の表面に端子電極１０が形成される。端子電極１０は、被覆セラミック層２Ｃ１,４の表面を覆って配置される。端子電極１０は、導電性ペーストに積層体２を浸漬する方法により形成される。導電性ペーストに含まれる導電材料としては、銀（Ａｇ）の他、Ａｇ−Ｐｄ,ニッケル（Ｎｉ）,銅（Ｃｕ）等の金属やその合金であってもよい。端子電極１０の形成方法は、上記の方法の他、印刷,蒸着,スパッタリングでもよい。形成される端子電極１０の表面には、Ｎｉメッキが施されたのち、Ｓｎメッキが施される。
上述した積層型チップインダクタ１の製造方法においては、コイル接続電極６を、コイル導体３の周回中心線方向αからみたコイル導体３の周回軌跡に沿って形成している。これにより、コイル接続電極６によるコイル導体３の磁束の遮断を最小限に抑えている。
さらには、コイル接続電極６を、一端が分離された環状形状に形成している。これにより、コイル接続電極６もコイル導体３の一部として機能し、その分、積層型チップインダクタ１の電気特性（インダクタンス等）が向上している。また、セラミック層の枚数を削減したうえで電気特性の向上が可能になる分、積層型チップインダクタ１の小型化が可能となる。
さらには、その周回中心線方向αからみたコイル導体３の周回軌跡が矩形状になるように、コイル配線パターン３１〜ｎの形状を設定している。これにより、コイル導体３において磁束が通過する面積を可及的に大きくすることが可能となり、その分、積層型チップインダクタ１の特性が向上するうえにその形状の小型化を図ることもできる。
さらには、コイル配線パターン３１〜ｎそれぞれの端部３ａを、コイル導体３の周回中心線方向αからみた周回軌跡が矩形状に形成されたコイル導体３の隅に配置している。これにより、コイル接続電極によるコイル導体の磁束の遮断をさらに小さくすることができる。
なお、本発明に係る積層型電子部品の製造方法は、前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、本発明は、積層型チップインダクタの他に、積層型チップインピーダ、カプラ、バラン、ディレイライン、積層型ＬＣノイズフィルタや多層基板、ビアホールを連結して構成したビアインダクタを用いた積層型ＬＣフィルタ（低域通過フィルタ、帯域通過フィルタ、帯域阻止フィルタ、高域通過フィルタなど）などの単体又は前述の積層型電子部品を組み合わせて構成される高周波モジュールにも適用することができる。
また、前記第１実施形態はコイル軸が実装面に対して平行な構造であるが、コイル軸が実装面に対して直交する構造であってもよい。
本発明は、積層型チップインダクタの他に、積層型ＬＣノイズフィルタや多層基板、ビアホールを連結して構成したビアインダクタを用いた積層型ＬＣフィルタ（低域通過フィルタ、帯域通過フィルタ、帯域阻止フィルタ、高域通過フィルタなど）などの単体又は前述の積層型電子部品を組み合わせて構成される高周波モジュールの構造やその製造方法において利用されることで、多大なる効果を発揮される。
本発明の一実施形態の積層型チップインダクタの構成を示す断面図である。 実施の形態の積層型チップインダクタの構成を示す分解斜視図である。 実施の形態の積層型チップインダクタの変形例を示す分解斜視図である。 実施の形態の積層型チップインダクタの構成を示す展開図である。 コイル導体の内部空間の形状を示す模式図である。 実施の形態の積層型チップインダクタの接続構成の各パターンを示す展開図である。 本発明の第２のセラミック層に形成される外部引出し電極接続パターン,コイル接続電極,連結配線パターンの変形例をそれぞれ示す模式図である。 本発明の積層型チップインダクタの接続構成の各パターンの変形例を示す展開図である。 本発明の積層型チップインダクタの接続構成の各パターンの他の変形例を示す展開図である。 本発明の積層型チップインダクタの接続構成の各パターンの他の変形例を示す分解斜視図である。 本発明の積層型チップインダクタの接続構成の各パターンの他の変形例を示す分解斜視図である。 本発明の積層型チップインダクタの製造方法を示す断面図である。 従来例の構成を示す斜視図である。 従来例の構成を示す分解斜視図である。
符号の説明
１積層型チップインダクタ ２積層体
２Ａ１〜ｎ第１のセラミック層 ２Ｂ１,２第２のセラミック層
２Ｃ１〜４被覆セラミック層
２Ａ１〜ｎ’第１のセラミックグリーン層
２Ｂ１,２’第２のセラミックグリーン層
２Ｃ１〜４’被覆セラミックグリーン層
３コイル導体 ３１〜ｎコイル配線パターン
３ａ端部 ３ａ’コイル接続電極対向端部
５外部引出し電極接続パターン ６コイル接続電極
６ａ隅部 ７連結配線パターン
９外部引出し電極 １０端子電極
１１第３の電気導体 α周回中心線方向

Claims (12)

  1. 積層一体化された複数の第１のセラミック層と、
    前記第１のセラミック層の任意の積層位置に挿入配置された第２のセラミック層と、
    コイル導体の一部を構成する形状を備え前記第１のセラミック層それぞれの表面に設けられたコイル配線パターンと、
    前記第２のセラミック層の任意の表面部位に設けられた外部引出し電極接続パターンと、
    前記第２のセラミック層または前記第１のセラミック層を挟んで前記コイル配線パターンの端部に対向する前記第２のセラミック層の表面部位を通るように設けられたコイル接続電極と、
    前記第２のセラミック層の表面に設けられて、前記外部引出し電極接続パターンと前記コイル接続電極とを連結する連結配線パターンと、
    前記第１のセラミック層にその厚み方向に貫通して設けられ、各第１のセラミック層を間にして対向する前記コイル配線パターンの端部どうしを電気接続させてこれらコイル配線パターンを前記コイル導体として機能させる第１の電気導体と、
    前記第２のセラミック層、または前記第２のセラミック層に接する前記第１のセラミック層にその厚み方向に貫通して設けられて、互いに対向する前記コイル配線パターンの端部と前記コイル接続電極とを電気接続する第２の電気導体と、
    を備え、
    前記コイル配線パターンのコイル接続電極対向端部は、前記第１のセラミック層の枚数増減によって前記第１のセラミック層の表面で変位するものであり、
    前記コイル接続電極は、前記第１のセラミック層の枚数増減によって変位する前記コイル配線パターンのコイル接続電極対向端部に、前記第２のセラミック層または前記第１のセラミック層を間にして対向する前記第２のセラミック層表面部位を連結する形状を有するものであり、
    前記連結配線パターンは、前記コイル接続電極の１箇所と前記外部引出し電極接続パターンの１箇所とを接続する形状を有するものである、
    ことを特徴とする積層型電子部品。
  2. 請求項１に記載の積層型電子部品において、
    前記コイル接続電極は、前記コイル導体の周回中心線方向からみた前記コイル導体の周回軌跡に沿って設けられる、
    ことを特徴とする積層型電子部品。
  3. 請求項２に記載の積層型電子部品において、
    前記コイル接続電極は、一端が分断された環状形状を有するものである、
    ことを特徴とする積層型電子部品。
  4. 請求項１に記載の積層型電子部品において、
    前記コイル接続電極は、その前記第２のセラミック層表面部位にランド部を有するものである、
    ことを特徴とする積層型電子部品。
  5. 請求項４に記載の積層型電子部品において、
    前記コイル導体は、その周回中心線方向からみた周回軌跡が矩形状に設けられたものである、
    ことを特徴とする積層型電子部品。
  6. 請求項５に記載の積層型電子部品において、
    前記コイル配線パターンそれぞれの端部は、前記コイル導体の周回中心線方向からみた周回軌跡が矩形状に形成された前記コイル導体の隅に設けられる、
    ことを特徴とする積層型電子部品。
  7. 積層一体化された複数の第１のセラミック層と、
    前記第１のセラミック層の任意の積層位置に挿入配置された第２のセラミック層と、
    コイル導体の一部を構成する形状を備え前記第１のセラミック層それぞれの表面に設けられたコイル配線パターンと、
    前記第２のセラミック層の任意の表面部位に設けられた外部引出し電極接続パターンと、
    前記第２のセラミック層または前記第１のセラミック層を挟んで前記コイル配線パターンの端部に対向する前記第２のセラミック層の表面部位を通るように設けられたコイル接続電極と、
    前記第２のセラミック層の表面に設けられて、前記外部引出し電極接続パターンと前記コイル接続電極とを連結する連結配線パターンと、
    前記第１のセラミック層にその厚み方向に貫通して設けられ、各第１のセラミック層を間にして対向する前記コイル配線パターンの端部どうしを電気接続させてこれらコイル配線パターンを前記コイル導体として機能させる第１の電気導体と、
    前記第２のセラミック層、または前記第２のセラミック層に接する前記第１のセラミック層にその厚み方向に貫通して設けられて、互いに対向する前記コイル配線パターンの端部と前記コイル接続電極とを電気接続する第２の電気導体と、
    を備え、
    前記コイル配線パターンのコイル接続電極対向端部は、前記第１のセラミック層の枚数増減によって前記第１のセラミック層の表面で変位する、積層型電子部品の製造方法であって、
    複数の第１のセラミックグリーン層を用意し、これら第１のセラミックグリーン層に前記第１の電気導体または前記第２の電気導体を形成する工程と、
    前記第１のセラミックグリーン層に前記コイル配線パターンを形成する工程と、
    第２のセラミックグリーン層を用意し、この第２のセラミックグリーン層に前記第２の電気導体を形成する工程と、
    前記第２のセラミックグリーン層に、前記外部引出し電極接続パターンと前記コイル接続電極と前記連結配線パターンとを形成する工程と、
    任意の積層位置に前記第２のセラミックグリーン層を挿入した状態で前記第１,第２のセラミックグリーン層を積層する工程と、
    前記第１,第２のセラミックグーンシートを含む積層体を焼成する工程と、
    を含み、
    前記第２のセラミックグリーン層に前記外部引出し電極接続パターンと前記コイル接続電極と前記連結配線パターンとを形成する工程では、
    前記コイル接続電極として、前記第１のセラミックグリーン層の枚数増減によって変位する前記コイル配線パターンのコイル接続電極対向端部に、前記第２のセラミックグリーン層または前記第１のセラミックグリーン層を間にして対向する前記第２のセラミックグリーン層表面部位を連結する形状を有する前記コイル接続電極を形成し、前記連結配線パターンとして、前記コイル接続電極の１箇所と前記外部引出し電極接続パターンの１箇所とを接続する形状を有する前記連結配線パターンを形成する、
    ことを特徴とする積層型電子部品の製造方法。
  8. 請求項７に記載の積層型電子部品の製造方法において、
    前記第２のセラミックグリーン層に前記外部引出し電極接続パターンと前記コイル接続電極と前記連結配線パターンとを形成する工程では、前記コイル接続電極として、前記コイル導体の周回中心線方向からみた前記コイル導体の周回軌跡に沿って設けられたコイル接続電極を形成する、
    ことを特徴とする積層型電子部品の製造方法。
  9. 請求項８に記載の積層型電子部品の製造方法において、
    前記第２のセラミックグリーン層に前記外部引出し電極接続パターンと前記コイル接続電極と前記連結配線パターンとを形成する工程では、前記コイル接続電極として、一端が分断された環状形状をしたコイル接続電極を形成する、
    ことを特徴とする積層型電子部品の製造方法。
  10. 請求項７に記載の積層型電子部品の製造方法において、
    前記外部引出し電極接続パターンと前記コイル接続電極と前記連結配線パターンとを形成する工程では、前記コイル接続電極として、その前記第２のセラミック層表面部位にランド部を有するものを形成する、
    ことを特徴とする積層型電子部品の製造方法。
  11. 請求項１０に記載の積層型電子部品の製造方法において、
    前記第１のセラミックグリーン層に前記コイル配線パターンを形成する工程では、前記コイル配線パターンとして、前記コイル導体がその周回中心線方向からみた周回軌跡が矩形状になる形成を有するコイル配線パターンを形成する、
    ことを特徴とする積層型電子部品の製造方法。
  12. 請求項１１に記載の積層型電子部品の製造方法において、
    前記第１のセラミックグリーン層に前記コイル配線パターンを形成する工程では、前記コイル配線パターンとして、前記コイル配線パターンそれぞれの端部がその周回中心線方向からみた周回軌跡が矩形状に形成された前記コイル導体の隅に位置するコイル配線パターンを形成する、
    ことを特徴とする積層型電子部品の製造方法。
JP2003407266A 2003-12-05 2003-12-05 積層型電子部品の製造方法および積層型電子部品 Expired - Lifetime JP4211591B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2003407266A JP4211591B2 (ja) 2003-12-05 2003-12-05 積層型電子部品の製造方法および積層型電子部品
TW093135055A TWI244661B (en) 2003-12-05 2004-11-16 Method of manufacturing multilayered electronic component and multilayered component
US11/000,281 US7375977B2 (en) 2003-12-05 2004-11-30 Multilayered electronic component
KR1020040100221A KR100627700B1 (ko) 2003-12-05 2004-12-02 적층형 전자부품의 제조방법 및 적층형 전자부품
AT04257524T ATE488844T1 (de) 2003-12-05 2004-12-03 Verfahren zur herstellung eines mehrschichtigen elektronischen bauelementes und mehrschichtiges bauelement
CNB2004101001775A CN1291426C (zh) 2003-12-05 2004-12-03 多层电子元件的制造方法和多层电子元件
DE602004030085T DE602004030085D1 (de) 2003-12-05 2004-12-03 Verfahren zur Herstellung eines mehrschichtigen elektronischen Bauelementes und mehrschichtiges Bauelement
EP04257524A EP1538638B1 (en) 2003-12-05 2004-12-03 Method of manufacturing multilayered electronic component and multilayered component
US12/099,213 US7694414B2 (en) 2003-12-05 2008-04-08 Method of manufacturing multilayered electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003407266A JP4211591B2 (ja) 2003-12-05 2003-12-05 積層型電子部品の製造方法および積層型電子部品

Publications (2)

Publication Number Publication Date
JP2005167130A true JP2005167130A (ja) 2005-06-23
JP4211591B2 JP4211591B2 (ja) 2009-01-21

Family

ID=34464020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003407266A Expired - Lifetime JP4211591B2 (ja) 2003-12-05 2003-12-05 積層型電子部品の製造方法および積層型電子部品

Country Status (8)

Country Link
US (2) US7375977B2 (ja)
EP (1) EP1538638B1 (ja)
JP (1) JP4211591B2 (ja)
KR (1) KR100627700B1 (ja)
CN (1) CN1291426C (ja)
AT (1) ATE488844T1 (ja)
DE (1) DE602004030085D1 (ja)
TW (1) TWI244661B (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260266A (ja) * 2008-03-18 2009-11-05 Murata Mfg Co Ltd 積層型電子部品及びその製造方法
WO2010010799A1 (ja) * 2008-07-22 2010-01-28 株式会社村田製作所 電子部品及びその製造方法
WO2010092861A1 (ja) * 2009-02-13 2010-08-19 株式会社村田製作所 電子部品
CN101819853A (zh) * 2010-04-29 2010-09-01 深圳顺络电子股份有限公司 一种叠层线圈元器件及其制作方法
WO2010109936A1 (ja) * 2009-03-26 2010-09-30 株式会社村田製作所 電子部品及びその製造方法
JP5703754B2 (ja) * 2009-01-30 2015-04-22 株式会社村田製作所 電子部品及びその製造方法
US9972431B2 (en) 2015-03-27 2018-05-15 Murata Manufacturing Co., Ltd. Laminated coil component
JP2019186253A (ja) * 2018-04-02 2019-10-24 株式会社村田製作所 積層型コイル部品
JP2019186254A (ja) * 2018-04-02 2019-10-24 株式会社村田製作所 積層型コイル部品
JP2020194810A (ja) * 2019-05-24 2020-12-03 株式会社村田製作所 積層型コイル部品
JP2020194805A (ja) * 2019-05-24 2020-12-03 株式会社村田製作所 積層型コイル部品
JP2022059620A (ja) * 2019-05-24 2022-04-13 株式会社村田製作所 積層型コイル部品
JP2022064955A (ja) * 2019-05-24 2022-04-26 株式会社村田製作所 積層型コイル部品及びバイアスティー回路
US11482373B2 (en) * 2019-05-24 2022-10-25 Murata Manufacturing Co., Ltd. Multilayer coil component

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906715B (zh) * 2004-12-20 2010-06-16 株式会社村田制作所 层压陶瓷电子元件及其制造方法
US7474539B2 (en) * 2005-04-11 2009-01-06 Intel Corporation Inductor
US8633577B2 (en) * 2006-01-24 2014-01-21 Renesas Electronics Corporation Integrated circuit device
US7768117B2 (en) * 2007-05-30 2010-08-03 Tessera, Inc. Microelectronic package having interconnected redistribution paths
US8212155B1 (en) * 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
JP4893773B2 (ja) * 2009-04-02 2012-03-07 株式会社村田製作所 電子部品及びその製造方法
KR101319059B1 (ko) * 2009-06-24 2013-10-17 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 및 그 제조 방법
KR101153507B1 (ko) * 2010-05-24 2012-06-11 삼성전기주식회사 적층형 인덕터
JP5429376B2 (ja) * 2010-06-28 2014-02-26 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
KR20120050837A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 전도성 필름 및 그 제조방법
KR101153557B1 (ko) 2010-11-23 2012-06-11 삼성전기주식회사 적층형 인덕터 및 적층형 인덕터 제조 방법
US9113569B2 (en) * 2011-03-25 2015-08-18 Ibiden Co., Ltd. Wiring board and method for manufacturing same
KR101218985B1 (ko) * 2011-05-31 2013-01-04 삼성전기주식회사 칩형 코일 부품
JP5459327B2 (ja) * 2012-01-24 2014-04-02 株式会社村田製作所 電子部品
WO2013128702A1 (ja) * 2012-02-29 2013-09-06 株式会社村田製作所 積層型インダクタおよび電源回路モジュール
KR20140080019A (ko) * 2012-12-20 2014-06-30 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6508126B2 (ja) 2016-05-26 2019-05-08 株式会社村田製作所 コイル部品
US10923259B2 (en) * 2016-07-07 2021-02-16 Samsung Electro-Mechanics Co., Ltd. Coil component
JP6569654B2 (ja) * 2016-12-14 2019-09-04 株式会社村田製作所 チップインダクタ
JP6780589B2 (ja) * 2017-06-02 2020-11-04 株式会社村田製作所 電子部品
JP6962129B2 (ja) * 2017-10-20 2021-11-05 Tdk株式会社 積層コイル部品及びその製造方法
JP2019096818A (ja) 2017-11-27 2019-06-20 株式会社村田製作所 積層型コイル部品
JP7222217B2 (ja) * 2018-10-30 2023-02-15 Tdk株式会社 積層コイル部品
JP7180329B2 (ja) * 2018-11-30 2022-11-30 Tdk株式会社 積層コイル部品
JP7092070B2 (ja) * 2019-03-04 2022-06-28 株式会社村田製作所 積層型コイル部品
KR20210019844A (ko) * 2019-08-13 2021-02-23 엘지이노텍 주식회사 손떨림 보정을 위한 코일 부재 및 이를 포함하는 카메라 모듈

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356181B1 (en) * 1996-03-29 2002-03-12 Murata Manufacturing Co., Ltd. Laminated common-mode choke coil
JP3097569B2 (ja) * 1996-09-17 2000-10-10 株式会社村田製作所 積層チップインダクタの製造方法
JP3307307B2 (ja) * 1997-12-19 2002-07-24 株式会社村田製作所 多層型高周波電子部品
JP3500319B2 (ja) 1998-01-08 2004-02-23 太陽誘電株式会社 電子部品
JP3351738B2 (ja) 1998-05-01 2002-12-03 太陽誘電株式会社 積層インダクタ及びその製造方法
JP2000151324A (ja) 1998-11-13 2000-05-30 Murata Mfg Co Ltd 積層型ノイズフィルタ
JP3571247B2 (ja) 1999-03-31 2004-09-29 太陽誘電株式会社 積層電子部品
JP2001076928A (ja) 1999-09-03 2001-03-23 Murata Mfg Co Ltd 積層型コイル部品
JP2002015918A (ja) 2000-06-28 2002-01-18 Tdk Corp 積層型電子部品
JP2002134321A (ja) 2000-10-23 2002-05-10 Tdk Corp 高周波コイル及びその製造方法
JP2003110238A (ja) * 2001-09-28 2003-04-11 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法
JP3890953B2 (ja) 2001-10-26 2007-03-07 株式会社村田製作所 積層型電子部品の製造方法
JP2003282327A (ja) 2002-03-27 2003-10-03 Koa Corp 積層セラミックチップ部品およびその製造方法
US7211533B2 (en) * 2005-04-28 2007-05-01 Murata Manufacturing Co., Ltd. Oxide porcelain composition, ceramic multilayer substrate, and ceramic electronic component

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260266A (ja) * 2008-03-18 2009-11-05 Murata Mfg Co Ltd 積層型電子部品及びその製造方法
WO2010010799A1 (ja) * 2008-07-22 2010-01-28 株式会社村田製作所 電子部品及びその製造方法
JP5703754B2 (ja) * 2009-01-30 2015-04-22 株式会社村田製作所 電子部品及びその製造方法
WO2010092861A1 (ja) * 2009-02-13 2010-08-19 株式会社村田製作所 電子部品
WO2010109936A1 (ja) * 2009-03-26 2010-09-30 株式会社村田製作所 電子部品及びその製造方法
JP5365689B2 (ja) * 2009-03-26 2013-12-11 株式会社村田製作所 電子部品及びその製造方法
CN101819853A (zh) * 2010-04-29 2010-09-01 深圳顺络电子股份有限公司 一种叠层线圈元器件及其制作方法
US9972431B2 (en) 2015-03-27 2018-05-15 Murata Manufacturing Co., Ltd. Laminated coil component
JP2019186253A (ja) * 2018-04-02 2019-10-24 株式会社村田製作所 積層型コイル部品
JP2019186254A (ja) * 2018-04-02 2019-10-24 株式会社村田製作所 積層型コイル部品
JP2020194810A (ja) * 2019-05-24 2020-12-03 株式会社村田製作所 積層型コイル部品
JP2020194805A (ja) * 2019-05-24 2020-12-03 株式会社村田製作所 積層型コイル部品
JP7020455B2 (ja) 2019-05-24 2022-02-16 株式会社村田製作所 積層型コイル部品
JP2022059620A (ja) * 2019-05-24 2022-04-13 株式会社村田製作所 積層型コイル部品
JP2022064955A (ja) * 2019-05-24 2022-04-26 株式会社村田製作所 積層型コイル部品及びバイアスティー回路
US11482373B2 (en) * 2019-05-24 2022-10-25 Murata Manufacturing Co., Ltd. Multilayer coil component
JP7215327B2 (ja) 2019-05-24 2023-01-31 株式会社村田製作所 積層型コイル部品
JP7260015B2 (ja) 2019-05-24 2023-04-18 株式会社村田製作所 積層型コイル部品及びバイアスティー回路
JP7260016B2 (ja) 2019-05-24 2023-04-18 株式会社村田製作所 積層型コイル部品
US11646144B2 (en) 2019-05-24 2023-05-09 Murata Manufacturing Co., Ltd. Multilayer coil component
JP7476937B2 (ja) 2019-05-24 2024-05-01 株式会社村田製作所 積層型コイル部品

Also Published As

Publication number Publication date
TW200522104A (en) 2005-07-01
ATE488844T1 (de) 2010-12-15
EP1538638B1 (en) 2010-11-17
TWI244661B (en) 2005-12-01
EP1538638A2 (en) 2005-06-08
EP1538638A3 (en) 2006-06-28
KR20050054832A (ko) 2005-06-10
KR100627700B1 (ko) 2006-09-25
CN1291426C (zh) 2006-12-20
US20050122699A1 (en) 2005-06-09
JP4211591B2 (ja) 2009-01-21
US20080250628A1 (en) 2008-10-16
US7375977B2 (en) 2008-05-20
DE602004030085D1 (de) 2010-12-30
US7694414B2 (en) 2010-04-13
CN1624826A (zh) 2005-06-08

Similar Documents

Publication Publication Date Title
JP4211591B2 (ja) 積層型電子部品の製造方法および積層型電子部品
US9251943B2 (en) Multilayer type inductor and method of manufacturing the same
JP5206775B2 (ja) 電子部品
KR100986217B1 (ko) 적층 코일 부품
JP6535450B2 (ja) 電子部品
US20160078997A1 (en) Inductor array chip and board having the same
US6825748B1 (en) Module and method of manufacture
JP2006032430A (ja) コイル部品
US11837395B2 (en) Inductor component
JP6064860B2 (ja) 複合電子部品及び複合電子部品の製造方法
JP6331953B2 (ja) 電子部品
JP2018006411A (ja) 積層コイル部品
JP2000182834A (ja) 積層型インダクタンス素子及びその製造方法
JP4506425B2 (ja) インダクタ部品
JP6512161B2 (ja) 電子部品
KR101963267B1 (ko) 적층 인덕터 및 그 실장기판
US11763979B2 (en) Laminated coil component
JP7355051B2 (ja) インダクタ部品および電子部品
CN110676029B (zh) 电感器
JP2003197427A (ja) インダクタンス素子
KR101983155B1 (ko) 적층 인덕터 및 그 실장기판
CN110676029A (zh) 电感器
JPH10116729A (ja) 固体電子部品
JPH11312610A (ja) 積層型インピーダンス素子及びその製造方法
JPH11260642A (ja) 積層インピーダンス素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4211591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5