JP2003526945A - スタックにおける電気的相互垂直接続 - Google Patents

スタックにおける電気的相互垂直接続

Info

Publication number
JP2003526945A
JP2003526945A JP2001567041A JP2001567041A JP2003526945A JP 2003526945 A JP2003526945 A JP 2003526945A JP 2001567041 A JP2001567041 A JP 2001567041A JP 2001567041 A JP2001567041 A JP 2001567041A JP 2003526945 A JP2003526945 A JP 2003526945A
Authority
JP
Japan
Prior art keywords
layers
layer
substrate
stack
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2001567041A
Other languages
English (en)
Inventor
− エリク ノルダル、ペル
グデセン、ハンス、グーデ
レイスタッド、ゲイール、アイ
グスタフソン、グーラン
Original Assignee
シン フイルム エレクトロニクス エイエスエイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シン フイルム エレクトロニクス エイエスエイ filed Critical シン フイルム エレクトロニクス エイエスエイ
Publication of JP2003526945A publication Critical patent/JP2003526945A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 基板により支持され、又はサンドイッチ自己支持構造を形成した少なくともスタックされた２層を有するメモリ及び／又はデータ処理装置であって、前記層は、メモリ及び／又は前記層間及び／又は前記基板における回路に対する相互接続を有する処理回路を備え、前記層は、連続する層が前記装置の少なくとも１エッジ上にジグザク構造を形成するように相互に配列され、少なくとも１エッジ電導体を一度に１層のエッジを越え、１ステップ下がって設けて、前記スタックにおいて次に続く層のいずれかにおける導電体に対する接続を可能にする。この種の装置を製造する方法は、複数の層がジグザク構造を形成するように１度に１層を連続的に前記複数の層に付加する工程と、１以上の層に少なくとも１電気接触パッドを設けて１以上の中間層エッジ・コネクタに連結させる工程とを備えている。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） 本発明は、部分的に互いに又は完全に重なり合い、少なくともスタックされた
２層を有し、これらの層が1基板により又はこのようにスタックされた層のサン
ドイッチ式自己支持構造を形成することにより支持され、前記スタックにおける
少なくとも２層が少なくとも他の１層及び／又は１基板におけるメモリ及び／又
は処理回路に電気的に接続されたメモリ及び／又は処理回路を備えているメモリ
及び／又はデータ処理装置及びこの種の装置を製造する方法に関する。
【０００２】 最近の電子マイクロ回路は、典型的には、一連のプロセス工程によりシリコン
・チップ上に１層ずつビルド・アップされ、ここで、複数の絶縁層が種々の堆積
及びエッチング技術によりパターン化され、かつ処理された金属材料、絶縁材料
及び半導体材料を含む層を分離している。確実なアーキテクチャに不可欠なのは
、基板及びこの基板上面の複数の層に配置された複数の素子及び複数のサブ回路
との間の電気接続である。これらの接続は、ビアと呼ばれ、典型的には、接続さ
れるべき複数の素子を分離する１以上の層の介在材料を貫通する金属ポスト又は
ワイヤ形式からなる。このようなビアは、層のビルド・アップ・プロセス中に作
成されるか又は（例えば、エッチングにより）複数の層を通るチャネルを作成し
、続いてチャネルに金属プラグを充填することにより、これらのビアが既存の複
数の層を通って挿入される。
【０００３】 現在の技術水準によるシリコン・チップは、２０〜３０のマスクキング行程を
含み得るものであり、ビアへ直接的又は間接的に接続するパターン化金属間層リ
ードを含む分離層の数は、典型的には、３〜５である。各ビアは、横断又は接続
する各層において、それに関連したある量の実資産を必要とする。ビアそれ自体
の金属断面に加えて、その周辺に、ビアと直接接触してはならない隣接回路から
ビアを絶縁するバッファ・ゾーンを割り当てる必要があり、また許容誤差は、パ
ターニング・マスクのレジストレーション精度と共に、各層にパターニングを作
成し得る有限精度のために設定される必要がある。
【０００４】 以上で言及した従来技術は、全般的に、以上で述べたようにシリコン基板上に
ビルド・アップされた装置に適していることが証明されていた。そこでの層及び
ビアの数は、余り緩和されず、また超高精度のリソグラフィは、チップ製造プロ
セスにおいて不可欠な部分である。しかしながら、ビアは、製造プロセス全体に
おいてかなり複雑な特質を表しており、収益及びコストに影響する。更に、電子
データ処理及び記憶のための全く新しい形式の装置アーキテクチャ及び製造方法
は、次の数年内に大きな市場区分において深刻な競合者として出現する。このよ
うな新しいアーキテクチャに共通する特徴は、非常に大きな数の層を含む稠密な
スタックに薄膜エレクトロニックスを組み込むということである。多くの場合に
おいて、これらの装置は、薄いポリマ基板上でロール・ツー・ロール(roll to r
oll)処理のような大容量技術により製造される。この関連において、従来のビア
接続技術は、技術的に、またコストについても全く不適当というべきである。
【０００５】 本発明の主要な目的は、互いに部分的又は完全に重なり合う２以上のシート又
は膜状の機能部分を含むスタックを組み込んだメモリ及び／又は処理装置におい
て、層間及び／又は複数の層と下層の基板との間に電気的な相互接続を作成でき
る方法及び技術な解決法を提供することである。
【０００６】 更に、本発明の他の目的は、このようなシート又は膜状の機能部分の数が多く
なる場合、典型的には、５〜１０を超える場合に実施できる方法及び技術的な解
決方法を提供することである。
【０００７】 更に、本発明の更なる目的は、このようなシート又は膜状の機能部分が大容量
の低コスト技術により製造される場合に実施できる方法及び技術的な解決方法を
提供することである。
【０００８】 以上述べた目的及び更なる特徴並びに効果は、本発明によれば、連続する層が
前記装置の少なくとも１端上にジグザク構造を形成し、前記構造において少なく
とも２層のエッジが一組の角のあるステップ又は傾斜したステップを形成し、各
ステップが各層の厚さに対応した高さを有するように前記層を相互に配列するこ
と、及び１層のエッジを越えかつ１度に１段降下し任意の層において導電体に対
する接続をジグザク構造に従って可能にする少なくとも１エッジ電導体を設ける
ことにより特徴付けられた装置により、及び前記複数の層がジグザク構造を形成
するように１度に１層ずつ前記複数の層を連続的に付加する工程と、各層に少な
くとも１電気接触パッドを設けて１以上の中間層コネクタに接合させる工程とを
備えることにより特徴付けられた方法により実現される。
【０００９】 本発明による装置の効果的な一実施例は、一度に１ステップ処理するように前
記ジグザク構造のエッジを通り、複数の連続する層まで２以上ある内層の導体へ
電気的に接続して設けられた少なくとも１導電体を備える。
【００１０】 これに関連して、前記内層が導電体間の電気接続を形成して上の連続層までの
ステップ・アップ及び／又は下の連続層までのステップ・ダウンを処理すること
が好ましい。
【００１１】 本発明による方法の効果的な第１の実施例において、前記複数の層は、支持基
板上に設けられ前記ジグザク構造の形成がステップ（階段）状ピラミッドとして
形成される。
【００１２】 本発明による方法の効果的な第２の実施例において、前記複数の層は、支持基
板上に設けられ、前記ジグザク構造は、反転ピラミッドとして形成され、前記複
数の層は、それぞれ前記電気エッジ・コネクタを介して前記基板に接続して単一
ステップを処理する。
【００１３】 最後に、本発明による方法において、リソグラフィ、ドライ・エッチング、イ
ンクジェット印刷、シルク・スクリーン印刷、ソフト・リソグラフィ、電気分解
又はそのままの変換のうちの１つから選択された処理において前記エッジ接続を
都合よく形成することが考えられる。
【００１４】 ここで、本発明を添付図面を参照して詳細に説明する。
【００１５】 本発明によれば、図１ａ〜１ｃに概要的に示すように、スタックのステップ状
又は傾斜したエッジを処理することによりスタックにおける層間及び／又はこの
ような層と支持基板との間の電気接続を作成する。
【００１６】 図１ａは、スタックの側面図を示し、共通コネクタが基板において露出した接
触パッドとスタックのステップ上で露出した導体との間に電気コンタクトを設け
ている。
【００１７】 図１ｂは、図１ａにおけるスタックの平面図を示し、それぞれ与えられた層に
おいて露出した接触パッドが内層導体により、その層における回路の特定部分に
連結される。図において、上層における回路は、クロス・ハッチを付けたフィー
ルドとして示されている。勿論、後者は、物理的に分離された素子又は回路の１
以上のネットワークを表してもよく、また図に示す基板に対する２本の接続パス
は、内層回路の異なる部分に結合されている。
【００１８】 図１ｃは、更に図１ａにおける側面図と両立可能な異なるスタックの平面図を
示す。この場合に、スタックは、互いに直交する２方向にステップを付けて、基
板上で接触パッドの位置を広げると共に、結合のために露出ステップを増加した
領域を設けている。ここで説明した原理を直接拡大することにより、３、４、５
等の方向に多数の交互的なステップ構造が明らかに可能である。
【００１９】 コネクタが与えられたステップを登る点において電気的な連続性を破断する危
険性を少なくするために、ステップは、エッジに丸みを持たせても、又なだらか
な勾配として形成されてもよい（図２を参照）。
【００２０】 図１及び２に示す一般的なエッジ接続性は、単一の電極堆積工程（図５ｅを参
照）において又は一連の堆積処理（図６ｂ〜６ｄ）において達成され得る。後者
の場合に、各堆積処理は、総エッジ高の小部分、例えば、エッジ構造において単
一ステップを処理することを含み、いくつかの工程にまたがる電気接続の連続性
は、連続的に堆積した電極間を重ね合わせることにより達成される。
【００２１】 このスタックにおける各層それ自体は、電気導管、活性回路及び機能材料、例
えば、データ記憶のためのメモリ物質を含む副層のサンドイッチであってもよい
。各層は、選択した技術に従って、スタックにビルド・アップされる前に支持膜
部材上に先に製作されてもよく、又は一又は一連の堆積処理によりスタックそれ
自体の面上に構築されてもよい。前者の場合、各層は、その下限が先に製作中及
びスタック付加プロセス中に加えられる歪みに関連して、支持膜の構造的な強度
によって定められるべき厚さを持つことができる。後者の場合、層の厚さは、単
層の適用範囲まで遙かに薄くてもよい。
【００２２】 本発明の原理を従来技術形式の貫通ビアと組み合わせることが可能だが、２つ
を品質的に隔てる一定の顕著な特徴に注目すべきである。 −本発明では、スタックに複数層を置いた後の製造プロセスにおいて、内層パ
ッチングと共にスタックにおける垂直接続性を達成して、製造戦略（材料の共存
性問題、装置のカスタム化、例えば、ポスト・スタッキング）を選択する際の柔
軟性を増加させることができる。 −本発明では、スタックにおける複数層を通る接続チャネルを開けるために、
エッチング、ドリル加工又は同様の処理を必要としない。 −本発明は、ポリマ・ベースの装置のロール・ツー・ロール生産のようなロー
・コスト、ハイ・ボリューム処理による大規模製造向けの現実的なルートを提供
する。
【００２３】 無機、オリゴマ又はポリマを使用したアクティブ回路に基づく薄膜が商業的な
エレクトロニックスのメイン・ストリームに入ったので、「スマート」層、即ち
個々の処理能力を有する複数の層を備え、スタックされた装置は、普及すること
になると期待される。これは、スタッキングの概念に固有の可能性を強化するこ
とに加えて、バス形式のエッジ接続がスタック全体に分散され、かつ意図するこ
れらの層によって選択的にピックアップされるメッセージを搬送できることを意
味する。他方、本発明による相互接続の概念は、復号回路なしに複数のシート又
は層を含むスタックに関連させてもよく、この場合に、これらのシートに対する
専用のエッジ接続を設けることが必要となり得る。後者の極端な場合は、全ての
層が「ダム」(dumb)であり、各層がケーブル接続されたその他の位置で支持基板
、即ち回路上の駆動回路に対する専用の電気接続を有する。本発明による解決法
の適切な選択が当該技術分野に習熟する者に明らかとなるので、以下において、
別個的な層において可能な電子能力の異なる特徴をこれ以上詳細に論ずる必要は
ない。
【００２４】 好ましい実施例に関する更に詳細な説明をする前に、本発明による確実な包括
的特徴を指摘すべきである。
【００２５】 これらの例を図１、２及び３に示す。スタックにおいて与えられた層上のエッ
ジ接続は、その層のエッジ・エリアを接触用に割り当てることにより達成され、
スタックにおける複数の層は、互に一連のステップにより配列される。このスタ
ックは、図１ｂに示すように、１方向にのみステップが付けられてもよく、又は
２以上の方向にステップが付けられてもよい（例えば、図１ｃを参照）。これら
のステップは、コンタクト製造中に露光されるが、しかし、その後は、コーティ
ング等により保護されてもよい。
【００２６】 内層及び／又は層〜基板コンタクト・ラインのアプリケーションは、大容量ロ
ー・コストから精密ハイ・コストに及ぶ技術範囲により実施され得る。精度がコ
ストより重要でないときは、作成されたエッジ導体がスタックにおける各ステッ
プを調整できなければならない条件により、印刷技術（インク・ジェット、シル
ク・スクリーン、スタンプ、静電析出）が好ましい。高密度装置において、エッ
ジ・コネクタは、高い精度に定義される必要があって、与えられた層のステップ
上の小接触領域に対して接触するだけでなく、スタックのエッジを登り、かつ各
サイドに対する浸食が可能な限り小さいことである。従って、スタックの単一エ
ッジは、サイドを登る数百又は数千の並列導体を含んでもよい（ここでは、実際
的な理由のために、単一又は数本の導体ラインのみが図に示されている）。
【００２７】 高精度によりエッジ・コネクタを作成する技術は、粒子トリミングだけでなく
ウエット又はドライ・エッチング、「ソフト・リソグラフィ」のような高精度ス
タンプ及び電気分解を含む。最高の分解能技術に共通することとして、被写界深
度が限定され、従って単一の製造工程において各ステップの高さ及び／又は電気
的にブリッジ可能とするステップ数が限定される。このような場合は、図５に示
すように、コモン導体（電力、バス…）の単独アプリケーションに利用すればよ
い。
【００２８】 図５ａは、スタックをビルドアップする前、回路が接触パッドに接続されてい
る状態の基板を示す。
【００２９】 図５ｂは、絶縁層がスタックと化学的に又は電気的に干渉する恐れがある基板
の複数部分をマスク・オフして、露出した接触パッドを残す方法を示す。第１の
層の回路は、絶縁層上に適用されてエッジ近傍のパッドと接触している。
【００３０】 図５ｃは、第２の絶縁層の適用後、エッジ近傍のパッドと接触している状態を
示す。
【００３１】 図５ｄは、第３の絶縁層の適用後、露出した接触パッドが階段エッジに沿って
連続して配置された状態のスタックを示す。
【００３２】 図５ｅは、ステップ上に各列の接触パッドに沿って導体ラインを実施して、こ
れらのパッドを基板上の接続パッドに連結させる方法を示す。
【００３３】 内層及び層基板接続の単一ステップアプリケーションは、図６ａ〜６ｄに示す
ようにステップ形式により代替可能とされる。
【００３４】 図６ａは、回路及び接続パッドを有し、図５ａから類推される基板を示す。
【００３５】 図６ｂは、絶縁層を上面の回路及び接続パッドに適用した方法を示す。
【００３６】 図６ｃは、基板における接触パッドと、スタックにおける第１の層のエッジの
所で対応する接触パッドとの間に電気接続を確立した方法を示す。
【００３７】 図６ｃは、第２の絶縁層を上面の回路に適用し、後者が接触パッドを介して下
のステップ上の露出した導体に接続された後の状態を示す。
【００３８】 図６ｄは、下の層、次いで基板に電気的に連結してスタックに第３の層を確立
した方法を同様に示す。
【００３９】 このようにして、所望の総スタック高を達成するように、任意に反復できる各
接触処理において、各ステップの高さのみを調整する。他の解決法を図９ａ〜９
ｂに示す。ここでは、線形の傾斜を得るようにスタックの側面にステップを配列
する。スタックの全高に及ぶ導体を適用するために必要とする被写界深度は、傾
斜した角でエッジに当てることにより、非常に小さくできことがことが解る。規
則的なステップ高は、必要ではない（図９ａを参照）。
【００４０】 スタックにおける層の使用可能領域を最大するために、任意に与えられた層上
の領域であって、ステップの露出部分によって占領された領域は、小さく保たれ
るべきだが、装置製造の容易さに対して重み付けされる必要がある。浅いステッ
プは、接触プロセス手順に対してより厳密な許容誤差を課し、かつスタックのエ
ッジ傾斜を鋭くする。後者の特徴は、あるスキュー角度のある導体を適用するこ
とにより、エッジ接続を作成するのが望ましいとするいくつかの場合に、否定的
な証明となり得る（以上、図９ａ〜９ｂを参照）。ステップが非常に浅くなる限
定的な場合に、スタックは、一直線のエッジとなり、従って与えられた層におけ
る回路は、その層のエッジに延伸し、そのエッジから横方向に露出した電気的な
接触材料からなる電気配線によりアクセスされる必要がある。
【００４１】 図７が参照される。この場合に、スタックは、図示のように、物理的な支持と
なり、その表面に電気接触領域を有する基板上の層により構築されている。連続
する各層は、ステップ状のエッジの所で前の層の先に延伸し、典型的には、各層
の総合領域を基板からの距離と共に増加させる。各層に基板にある可能駆動回路
に対する直接的なアクセスを与えることに加えて、基板がシリコン・チップの場
合に明らかなように、基板における電気的な導管は、スタックにおける個別的な
複数の層を図示の接触パッドを介して電気的に相互に接続してもよい。
【００４２】 反転ピラミッド形式のスタックについての製造シーケンスの一例を図８ａ〜８
ｇに示す。具体的に、
【００４３】 図８ａは、接触パッドを有する基板を示す。
【００４４】 図８ｂは、絶縁層を付加し、スタックにより覆われるべき基板の一部をマスク
するが、露出した接触パッドを残す方法を示す。
【００４５】 図８ｃは、第１のスタック層に一組の電極を適用した後、基板上の接触パッド
の第１行に接続した状態を示す。
【００４６】 図８ｄは、第２の層及び基板上で露出している次の層の電極を残して第２の絶
縁層が第１の層の電極をマスクする方法を示す。
【００４７】 図８ｅは、第２の層セットの電極を適用して基板上の接続パッドから２ステッ
プ登った方法を示す。
【００４８】 図８ｆは、基板における第３の層の接続パッドを露出した状態に残して第３の
絶縁層を実施した後の状態を示す。
【００４９】 図８ｇは、最後に一組の電極を実施して基板における適当な接続パッドに電気
的な接続を得る方法を示す。
【００５０】 後者の手順は、観察から解るように図５及び６に示す例と反対にスタックにお
ける個々の層に対して個別的なアクセスを提供する。
【００５１】 図４ａ〜４ｄに示すように、これらのスタックは、支持基板なしに形成可能と
され、変形に基づく基板に関連して以上で説明したものの僅かな拡張により導き
出し得る特性を有する。自己支持構造の特殊な特徴は、露出したエッジに対する
アクセスを増加させ、図４ｄに示すような２側面接触に対する機会を与える。
【００５２】 図１０は、受動マトリックス配列を示す。これは、ワード・ラインとビット・
ラインとの間の交差点に位置するアドレス指定セルを提供する簡単かつ稠密なア
ーキテクチャを提供すると共に、メモリ装置及びディスプレイを含むアプリケー
ションに使用された。
【００５３】 具体的には、好ましい一実施例であるこの例は、メモリ装置の場合に集中する
ことになる、一般的な原理が他の形式の装置にも適用可能となる。
【００５４】 交差電極は、メモリ材料の全面的な層をサンドイッチにして、ワードとビット
・ラインとの各交差間の容積にメモリ・セルが形成される。そのセルの所で交差
するワード及びビット・ライン電極を活性化することにより、与えられたセルが
書き込まれて読み出し及び消去ができる（図１０において、活性化されたライン
を斜線を施して示す）。ワード・ラインとビット・ラインとの間にサンドイッチ
された１シートのメモリ材料を含むメモリ・マトリックスは、各方向にこのよう
な数百又は数千のラインを含み、かつ肉眼で見える距離（ミリメータ又はセンチ
メータ）により横方向に延伸している。しかしながら、この構造の厚さは、典型
的には、ごく僅かであり、ミクロン以下程度である。マトリックスを内蔵する各
層がスタック内の他の層とのクロストーク干渉から電気的に絶縁されているモノ
リシック構造において、互に上面にこのようなマトリックスをスタッキングする
ことにより、マトリックスを含む各層は、極めて高いメモリ・セルの容積密度を
達成することができる。
【００５５】 大マトリックスの高密度スタックにおいて、適当な駆動回路に接続する必要が
ある装置において、マトリックス・ラインの数は、非常に大きくなる。支持基板
に位置するスイッチング、多重化、検知又は処理用の全ての活性回路と共に、ス
タックにおける層が受動的なときは、スタックにおける個々の層と基板との間の
直接的な電気接続の数は、装置におけるマトリックス・ラインの数に匹敵し得る
と共に、製造問題が最も重要となる。
【００５６】 図１１ａ〜１１ｍは、受動マトリックス・装置の稠密なスタックを一連の製造
工程により製造し、基板に対して高密度の電気接続性を提供できる方法の一例を
示す。この例では、分離層において対応するワード・ラインがコモン導体に接続
され、一方、各層に対して個別的な一組のビット・ラインが設けられている。
【００５７】 図１１ａは、スタックの堆積の前、露出した接触パッドを有する基板を示す。
【００５８】 図１１ｂは、基板とスタックとの間の電気的及び化学的な干渉を防止するよう
に絶縁層を有する基板を示す。
【００５９】 図１１ｃは、スタックにおける第１の層に対するビット・ラインを配置して基
板におけるビット・ラインの接触パッドの第１行に接続する方法を示す。
【００６０】 図１１ｄは、ビット・ラインの上面に機能材料の膜、この場合はメモリ能力を
有する膜を堆積した方法を示す。
【００６１】 図１１ｅは、ワード・ラインを配置して基板におけるワード・ラインの接触パ
ッドの行へ接続する方法を示す。
【００６２】 図１１ｆは、絶縁層を付加し、基板におけるビット・ラインの接続パッドの第
１行をマスク・オフしてスタックに第１のメモリ装置を完成した後の状態を示す
。
【００６３】 図１１ｇは、第２のメモリ装置のビット・ラインを付加して基板における第２
行のビット・ライン・パッドに接続するようにした方法を示す。
【００６４】 図１１ｈは、ビット・ラインの上面にメモリ能力を有するフィルムを設けた方
法を示す。
【００６５】 図１１ｉは、ワード・ラインを形成し、下の層において露出したワード・ライ
ン・セグメントに接続し、これによって基板における第２行のビット・ライン接
続パッドに対する接触を達成する方法を示す。
【００６６】 図１１ｊは、絶縁膜を形成し、基板における第２行のビット・ライン接続パッ
ドをマスキング・オフする方法を示す。
【００６７】 図１１ｋは、スタックの第３のメモリ・マトリックスにビット・ラインのコン
プリメントを適用して、基板における第３行のビット・ライン接続パッドに接続
する方法を示す。
【００６８】 図１１ｌは、ビット・ライン上にメモリ機能を有する膜を設けた方法を示す。
【００６９】 図１１ｍは、スタックにおける第３のメモリ・マトリックス装置にビット・ラ
インを設け、これを下の層における露出したワード・ライン・セグメントに接続
して、基板内のワード・ラインの接触パッドまで電気的に接触させる方法を示す
。
【００７０】 以上の詳細な製造工程の説明は、明らかとなるように、スタックされた一連の
メモリ・マトリックスを作成するために採用可能な本発明によるいくつかの代替
手順のうちの単なる１つを表している。従って、いくつかの例において、図５ａ
〜５ｅに示す手順に類似した手順により、単一ステップにワード・ラインを作成
するのが好ましいと思われる。同様に、図１１ｋに示したビット・ラインのアプ
リケーションは、単一製造工程において多数の層を調整しなければならないこと
を意味する。これが問題を表すときは、図９ｂに示すような代替が存在する又は
図６ａ〜ｄに示すものと同様に下位のステップに対するパッチング(patching)に
よる逐次的な接続を使用してもよい。
【図面の簡単な説明】
【図１ａ】 ここで「ピラミッド」形式と呼ぶ一般的な装置の側面図を示す。これは、ベー
ス基板上に搭載された個別的な相互に接着する複数のシート又は複数の薄膜層上
に位置し、スタックされた複数の機能ユニットからなる。与えられた層の上面の
回路は、そのシートのエッジ露出領域上で局部化された接触パッドに電気的に接
続されている。
【図１ｂ】 図１ａにおける側面図と一致する代替アーキテクチャの上面図を示す図である
。
【図１ｃ】 図１ａにおける側面図と一致する代替アーキテクチャの上面図を示す図である
。
【図２】 ここで各層のエッジが傾斜又はテーパが付けられたことを除き、図１ａに示す
ものと類似の構造を示す。
【図３】 各ステップ上に多数の接触パッドを設けて内層接続及び中間層接続をパッチン
グする可能性を得ていることを除き、ここでビルド・アップした図１ｃに示すも
のと類似の構造を示す。
【図４ａ】 この場合に、スタックは、自己支持、即ち支持基板が存在しないことを除き、
図１ａにおけるものと類似の構造を示す。
【図４ｂ】 この場合に、スタックは、自己支持、即ち支持基板が存在しないことを除き、
図１ａにおけるものと類似の構造を示す。
【図４ｃ】 この場合に、スタックは、自己支持、即ち支持基板が存在しないことを除き、
図１ａにおけるものと類似の構造を示す。
【図４ｄ】 更に自己支持構造を示す。この場合に、各層の両側面を個別的にアクセスでき
る。
【図５ａ】 図１ａに示す形式の構造を作成する製造工程の一例を示す。
【図５ｂ】 図１ａに示す形式の構造を作成する製造工程の一例を示す。
【図５ｃ】 図１ａに示す形式の構造を作成する製造工程の一例を示す。
【図５ｄ】 図１ａに示す形式の構造を作成する製造工程の一例を示す。
【図５ｅ】 図１ａに示す形式の構造を作成する製造工程の一例を示す。
【図６ａ】 図１ａに示す形式の構造を作成する製造工程の図５ａ〜５ｅにおけるものの代
替例を示す。この場合は、例えば、エッジ接続の作成において高分解能光学リソ
グラフィを採用したときに、限定された視野深度と一致するように１度に１ステ
ップによりエッジ接続を作成する。
【図６ｂ】 図１ａに示す形式の構造を作成する製造工程の図５ａ〜５ｅにおけるものの代
替例を示す。この場合は、例えば、エッジ接続の作成において高分解能光学リソ
グラフィを採用したときに、限定された視野深度と一致するように１度に１ステ
ップによりエッジ接続を作成する。
【図６ｃ】 図１ａに示す形式の構造を作成する製造工程の図５ａ〜５ｅにおけるものの代
替例を示す。この場合は、例えば、エッジ接続の作成において高分解能光学リソ
グラフィを採用したときに、限定された視野深度と一致するように１度に１ステ
ップによりエッジ接続を作成する。
【図６ｄ】 図１ａに示す形式の構造を作成する製造工程の図５ａ〜５ｅにおけるものの代
替例を示す。この場合は、例えば、エッジ接続の作成において高分解能光学リソ
グラフィを採用したときに、限定された視野深度と一致するように１度に１ステ
ップによりエッジ接続を作成する。
【図７】 ここで「反転ピラミッド」形式と呼ぶ一般的な装置の側面図を示す。この装置
は、ピラミッド形式の装置のようにベース基板上に搭載された互いに接着するシ
ートを除き、個別的に配置されたスタックされた機能ユニットからなる。しかし
、この場合にスタックにおける各層の領域は、基板からの距離が増加すると増加
する。各層は、基板内／上の専用ランディング・パッドに対するその個別的なア
クセスを有している。
【図８ａ】 図７に示す形式の構造を作成するための製造シーケンスの一例を示す。
【図８ｂ】 図７に示す形式の構造を作成するための製造シーケンスの一例を示す。
【図８ｃ】 図７に示す形式の構造を作成するための製造シーケンスの一例を示す。
【図８ｄ】 図７に示す形式の構造を作成するための製造シーケンスの一例を示す。
【図８ｅ】 図７に示す形式の構造を作成するための製造シーケンスの一例を示す。
【図８ｆ】 図７に示す形式の構造を作成するための製造シーケンスの一例を示す。
【図８ｇ】 図７に示す形式の構造を作成するための製造シーケンスの一例を示す。
【図９ａ】 「ピラミッド」及び「反転ピラミッド」の場合について、それぞれ、スタック
における層の面に対し、ある傾斜角によりパターニングをして適度の深度の視野
条件及び対応する高分解能によりスタック・エッジを越えたコネクタのパターニ
ングを達成できる方法を示す。
【図９ｂ】 「ピラミッド」及び「反転ピラミッド」の場合について、それぞれ、スタック
における層の面に対し、ある傾斜角によりパターニングして適度の深度の視野条
件及び対応する高分解能により、スタック・エッジを越えたコネクタのパターニ
ングを達成できる方法を示す。
【図１０】 従来技術の受動的なマトリックス配列を示す。
【図１１ａ】 スタックされた受動マトリックス・アドレス指定メモリを作成する際の製造工
程の一例を示す。簡単にするために、図示の装置は、２ワード・ライン、３ビッ
ト・ライン及び３メモリ層のみを有する。
【図１１ｂ】 スタックされた受動マトリックス・アドレス指定メモリを作成する際の製造工
程の一例を示す。簡単にするために、図示の装置は、２ワード・ライン、３ビッ
ト・ライン及び３メモリ層のみを有する。
【図１１ｃ】 スタックされた受動マトリックス・アドレス指定メモリを作成する際の製造工
程の一例を示す。簡単にするために、図示の装置は、２ワード・ライン、３ビッ
ト・ライン及び３メモリ層のみを有する。
【図１１ｄ】 スタックされた受動マトリックス・アドレス指定メモリを作成する際の製造工
程の一例を示す。簡単にするために、図示の装置は、２ワード・ライン、３ビッ
ト・ライン及び３メモリ層のみを有する。
【図１１ｅ】 スタックされた受動マトリックス・アドレス指定メモリを作成する際の製造工
程の一例を示す。簡単にするために、図示の装置は、２ワード・ライン、３ビッ
ト・ライン及び３メモリ層のみを有する。
【図１１ｆ】 スタックされた受動マトリックス・アドレス指定メモリを作成する際の製造工
程の１例を示す。簡単にするために、図示の装置は、２ワード・ライン、３ビッ
ト・ライン及び３メモリ層のみを有する。
【図１１ｇ】 スタックされた受動マトリックス・アドレス指定メモリを作成する際の製造工
程の一例を示す。簡単にするために、図示の装置は、２ワード・ライン、３ビッ
ト・ライン及び３メモリ層のみを有する。
【図１１ｈ】 スタックされた受動マトリックス・アドレス指定メモリを作成する際の製造工
程の一例を示す。簡単にするために、図示の装置は、２ワード・ライン、３ビッ
ト・ライン及び３メモリ層のみを有する。
【図１１ｉ】 スタックされた受動マトリックス・アドレス指定メモリを作成する際の製造工
程の一例を示す。簡単にするために、図示の装置は、２ワード・ライン、３ビッ
ト・ライン及び３メモリ層のみを有する。
【図１１ｊ】 スタックされた受動マトリックス・アドレス指定メモリを作成する際の製造工
程の一例を示す。簡単にするために、図示の装置は、２ワード・ライン、３ビッ
ト・ライン及び３メモリ層のみを有する。
【図１１ｋ】 スタックされた受動マトリックス・アドレス指定メモリを作成する際の製造工
程の一例を示す。簡単にするために、図示の装置は、２ワード・ライン、３ビッ
ト・ライン及び３メモリ層のみを有する。
【図１１ｌ】 スタックされた受動マトリックス・アドレス指定メモリを作成する際の製造工
程の一例を示す。簡単にするために、図示の装置は、２ワード・ライン、３ビッ
ト・ライン及び３メモリ層のみを有する。
【図１１ｍ】 スタックされた受動マトリックス・アドレス指定メモリを作成する際の製造工
程の一例を示す。簡単にするために、図示の装置は、２ワード・ライン、３ビッ
ト・ライン及び３メモリ層のみを有する。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１４年５月２３日（２００２．５．２３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の名称】 スタックにおける電気的相互垂直接続
【特許請求の範囲】
【発明の詳細な説明】
【０００１】 本発明は、スタックに設けられ、スタックされた少なくとも２層を有するメモ
リ及び／又はデータ処理装置に関し、前記スタックは、自己支持構造を形成する
か又基板上に設けられ、前記スタックは、少なくとも１方向に少なくとも１ジグ
ザク構造を備え、前記スタックは、ジグザク構造にある複数のステップが前記ス
タックにおいて分離層の露出部分により形成されると共に、１ステップの高さが
それぞれの層の厚さに対応するように少なくとも１方向に少なくとも１ジグザク
構造を備える。更に、スタックに設けられた少なくとも２層を備えたメモリ及び
／又はデータ処理装置を製作する方法に関し、前記スタックは、自己支持構造を
形成するか又は基板上に設けられ、前記スタックは、前記ジグザク構造における
ステップが前記スタックにおける複数の分離層の露出部分から形成されるように
１方向に少なくとも１つのジグザク構造を備え、ステップの高さｈは、それぞれ
の厚さに対応する。
【０００２】 最近の電子マイクロ回路は、典型的には、一連のプロセス工程によりシリコン
・チップ上に１層ずつビルド・アップされ、ここで、複数の絶縁層が種々の堆積
及びエッチング技術によりパターン化され、処理された金属材料、絶縁材料及び
半導体材料を含む層を分離している。確実なアーキテクチャに不可欠なのは、基
板及びこの基板上面の複数の層に配置された複数の素子及び複数のサブ回路との
間の電気接続である。これらの接続は、ビアと呼ばれ、典型的には、接続される
べき複数の素子を分離する１以上の層の介在材料を貫通する金属ポスト又はワイ
ヤ形式からなる。このようなビアは、層のビルド・アップ・プロセス中に作成さ
れるか又は（例えば、エッチングにより）複数の層を通るチャネルを作成し、続
いてチャネルに金属プラグを充填することにより、これらのビアが既存の複数の
層を通って挿入される。
【０００３】 従来技術によるシリコン・チップは、２０から３０のマスクキング行程を含み
得るものであり、ビアへ直接的又は間接的に接続するパターン化金属間層リード
を含む分離層の数は、典型的には、３から５である。各ビアは、横断又は接続す
る各層において、それに関連したある量の実体を必要とする。ビアそれ自体の金
属断面に加えて、その周辺にビアと直接接触してはならない隣接回路からビアを
絶縁するバッファ・ゾーンを割り当てる必要があり、また許容誤差は、パターニ
ング・マスクのレジストレーション精度と共に、各層にパターニングを作成し得
る有限精度のために設定される必要がある。
【０００４】 Ｓ．Ｆ．アルサラウィ(Al-sarawi)、Ｄ．アボット(Abbot)及びＰ．Ｄ．フラン
ゾン(Franzon)による論文「３−Ｄパッケージング技術の概説」(A review of 3-
D Packaging Technology)、部品、パッケージング及び製造技術に関するＩＥＥ
Ｅ学会、Ｂ部、２１巻、第１号(1998年2月)において、大規模集積を目的とした
３次元パッケージング技術の観点から現状の概観を述べている。ここには、集積
回路チップのスタック全体、とりわけマザー及びドータ・チップをそれぞれ接続
するボンディング・ワイヤの使用と共に回路チップ・スタックの側面に設けられ
た垂直ビア及び電流パスと互いに電気的に接続可能とする方法に言及したいくつ
かの個所がある。このドータ・チップは、マザー・チップの露出面がスタックの
ステップを形成するようにマザー・チップ上にスタックされる。この場合に、チ
ップ上の接触点に機械的に接続されるボンディング・ワイヤが使用される。
【０００５】 さらに、全く一般的に、ノルウェ特許第３０８１４９号及びノルウェ特許出願
第１９９９５９７５号において、実質的にスタック内の分離層が有機金属におけ
る薄膜の副層により作成され、分離層における薄膜のところの導体が複数の層の
側面上の電気的なエッジ接続に達するメモリ及びデータ処理装置が開示されてい
る。ノルウェ特許出願第１９９９５９７５号において、複数の層間の接続をビア
により更に付加的に形成することができ、これらは、原則として薄膜に含まれる
同一材料により導電構造として制作され、従って、その切り離し得ない部分を形
成し、更に「ジグザク・ビア」呼ぶ概念が示され、この種のスタックにおける分
離層が互いにジグザクに配置され、スタックにおける層が電気的に互いに又はジ
グザク部分を越えて、いわゆるジグザク・ビアを使用することにより下の層に接
続される。物理的かつ実際的な実施例において、ノルウェ特許第３０８１４９号
もノルウェ特許出願第１９９９５９７５号も開示したエッジ接続を実現できる方
法について何の示唆も与えていない。
【０００６】 以上で言及した従来技術は、全般的に以上で述べたようにシリコン基板上にビ
ルド・アップされた装置に適していることが証明されていた。そこでの層及びビ
アの数は、余り緩和されず、また超高精度のリソグラフィは、チップ製造プロセ
スにおいて不可欠な部分である。しかしながら、ビアは、製造プロセス全体にお
いて、かなり複雑な特質を表しており、収益及びコストに影響する。更に、電子
データ処理及び記憶のための全く新しい形式の装置アーキテクチャ及び製造方法
は、次の数年内に大きな市場区分において深刻な競合者として出現する。このよ
うな新しいアーキテクチャに共通する特徴は、非常に大きな数の層を含む稠密な
スタックに薄膜エレクトロニックスを組み込むということである。多くの場合に
おいて、これらの装置は、薄いポリマ基板上でロール・ツー・ロール(roll to r
oll)処理のような大容量技術により製造される。この関連において、従来のビア
接続技術は、技術的にまたコストについても全く不適当というべきである。
【０００７】 本発明の主要な目的は、互いに部分的又は完全に重なり合う２以上のシート又
は膜状の機能部分を含む積層を組み込んだメモリ及び／又は処理装置において、
層間及び／又は複数の層と下層の基板との間に電気的相互接続を作成できる方法
及び技術な解決法を提供することである。
【０００８】 更に、本発明の他の目的は、このようなシート又は膜状の機能部分の数が多く
なる場合、典型的には５から１０を超える場合に、実施できる方法及び技術的な
解決方法を提供することである。
【０００９】 更に、本発明の更なる目的は、このようなシート又は膜状の機能部分が大容量
かつ低コスト技術により製造され、組み立てられた装置である場合に実施可能と
する方法及び技術的な解決方法を提供することである。
【００１０】 以上述べた目的及び更なる特徴並びに効果は、本発明によれば、 前記ジグザク構造によりメモリ及び／又は前記それぞれの層における処理回路
と電気接続状態にあるジグザク構造により各ステップ上に１以上のコンタクト・
パッドを設け、 １以上の電気的エッジ接続を各層における前記ステップ上にまたがって前記ス
テップ上及び各層におけるステップ間の前記エッジにまたがって電導構造の形式
により設け、前記層の表面上に堆積され、前記電気エッジ接続は、前記層におけ
る１以上のコンタクト・パッドと接触し、各層間及び前記層と任意選択的な基板
上に設けられたコンタクト・パッドとの間に電気接続を提供することを特徴とす
る装置により実現される。
【００１１】 本発明による装置においては、１以上の層（Ｌ）における２以上のコンタクト
・パッド（４）をそれぞれの層における前記ステップにより設けられた電導構造
により互に接続することが好都合と考える。更に、本発明による装置において、
前記電気エッジ接続を前記スタックにおいて少なくとも連続する３層におけるコ
ンタクト・パッド間又は前記スタックにおける少なくとも隣接する２層における
コンタクト・パッド間で連続的な電流パスとして設けること及び前記電気エッジ
接続を前記スタックにおいて隣接する２層間又は前記任意選択的な基板（２）と
前記基板に隣接する層との間でパッチされた電流パスとして設けることが好都合
とされる。
【００１２】 好ましくは、本発明による装置の前記スタックは、前記層が異なる面積を有す
るようにステップ状ピラミッド構造の少なくとも一部を形成する。
【００１３】 本発明による装置の好都合な実施例において、前記スタックにおける前記分離
層は、前記ジグザク構造が少なくとも１ジグザク部分を備えるように互いに変位
され、前記複数のステップは、前記スタックにおける前記それぞれの層における
上面の露出部分及び少なくとも１ジグザク部分を形成し、前記ステップは、前記
スタック内のそれぞれの層における下面の露出部分を形成し、各場合において各
ステップ上の１以上のコンタクト・パッドは、前記層の反対面上に、それぞれ設
けられた導体構造と電気的に接続されている。
【００１４】 本発明による装置の好都合な実施例において、前記スタックは、基板上に設け
られ、前記スタックは、各層の領域が前記基板からの距離により増加するように
反転ステップのピラミッド状構造の少なくとも一部を形成し、上に重なる層は、
下の層のエッジを越えて基板に載置するようにし、上に重なる層は、１以上のジ
グザク部分により形成され、ある層のジグザク部分におけるステップ数は、その
下に位置する層の数に対応し、好ましくは、前記基板に設けられた１以上のコン
タクト・パッドであり、これらの層は、前記基板に載置される。
【００１５】 最後に、本発明による装置において、前記ステップ間の各層の側面は、丸く縁
取りされ又は傾斜を付けた面であることが好都合とされる。
【００１６】 更に、以上で述べた目的及び更なる特徴及び効果は、 前記スタック内で連続する複数の分離ステップにそれぞれ層を付加し、 前に隣接する層に対して異なる面積により又は前記スタックが少なくとも１ジ
グザク構造により１方向に形成されて、前記ジグザク構造における各ステップが
設けられた複数の層における露出部分により形成されるように関連して変位され
、ことにより前記スタックに、それぞれ連続する層を設け、 １以上の電流パス及び１以上のコンタクト・パッドが各層に形成されるように
、各層におけるステップ上に導電材料の構造を堆積し、 ２以上の層におけるコンタクト・パッド間及び／又はコンタクト・パッド若し
くは１以上の層と基板との間に電気的エッジ接続を形成する連続的及び／又はパ
ッチングされた電導構造を堆積すること、 を特徴とする方法を有する本発明によって実現される。
【００１７】 最後に述べた場合において、前記基板に、好ましくは１以上のコンタクト・パ
ッドを設け、前記複数の層は、前記基板に載置される。
【００１８】 最後に、本発明による方法において、前記電気エッジ接続をリソグラフィ、ド
ライ・エッチング、インクジェット印刷、シルク印刷、ソフト・リソグラフィ、
電気分解、静電堆積又はそのままの変換のうちの１つから選択されたプロセスに
より形成することが都合よい。
【００１９】 以下において、本発明を複数の実施例の説明および添付図面を参照して、より
詳細に説明する。
【００２０】 本発明による装置の実施例の詳細な説明及び検討の前に本発明による一般的な
背景の簡単な説明をする。
【００２１】 無機、オリゴマ又はポリマを使用したアクティブ回路に基づく薄膜が商業的な
エレクトロニックスのメイン・ストリームに入り、「スマート」層、即ち、個別
的な処理能力を有する複数の層を備え、スタックされた装置は、普及することに
なると期待されている。これは、スタッキングの概念に固有の可能性を強化する
ことに加えて、バス形式のエッジ接続がスタック全体に分散され、意図するこれ
らの層によって選択的にピックアップされたメッセージを搬送できることを意味
する。他方、本発明による相互接続の概念は、復号回路なしに複数のシート又は
層を含むスタックに関連させてもよく、この場合に、これらのシートに対する専
用のエッジ接続を設ける必要がある。後者の極端な場合は、全ての層が「ダム」
(dumb)であり、各層がケーブル接続されたその他の位置で支持基板、即ち回路上
の駆動回路に対する専用の電気接続を有する。以下において、別個的な層におい
て可能な電子能力の異なる特徴は、本発明による適当な解決法の選択が当該技術
分野において習熟する者に明らかとなるので、これ以上、詳細に論ずる必要はな
い。
【００２２】 ここで、本発明による装置の実施例を実現するために使用できるように、本発
明による一般的装置の更に詳細な説明、その実施例及び本発明による方法の好ま
しい実施例における製作工程の説明を示す。
【００２３】 特に、図１ａは、本発明による第１の一般的装置の側面図を示す。この一般的
装置をステップ状ピラミッド構造と呼ぶことができる。これは、基板上に設けら
れ、個別的だが相互に隣接するシート状又は薄膜状の層上に設けられ、スタック
された機能ユニットを備えている。与えられた層の上面上の回路は、層の露出エ
ッジ領域上のコンタクトと電気的に接続されている。図１における側面図には、
互いにスタック１を形成する４層Ｌ1〜Ｌ4が示されている。この側面図に示され
ているように、右側上の層Ｌ1〜Ｌ4は、ジグザク構造を形成して、その上、層Ｌ 4 の上面から延伸し、基板２上のコンタクト・パッド５まで下って電気的エッジ
接続３を設けている。電気的エッジ接続３は、図１ａから明らかなように、特に
具体的に示していない太線により示す各層Ｌの上面に設けられた導電体と接続さ
れている。
【００２４】 図１ｂは、図１ａにおける装置の第１の実施例を示しており、ここでは、スタ
ック１における層Ｌ1〜Ｌ4を１方向に、即ち右へ向かってジグザクに配置し、次
にコンタクト・パッド４を設け（図では、そのうちの１つを強調している。）、
ここでコンタクト・パッド４と接触するように電気的エッジ接続３を設け、次に
層Ｌ1〜Ｌ4を電気的に基板２上のコンタクト・パッド５に接続する。ジグザク構
造において複数のステップを形成している露出部分に層Ｌ1〜Ｌ3におけるコンタ
クト・パッドを設ける。図１ｂにおいて、上面に回路領域を表す矩形の斜線領域
を示す層が存在する。これを詳細に示すことなく、回路領域は、物理的に個別的
な複数の素子及び複数のネットワーク、即ち１以上のネットワークに接続されて
いる回路からなるものでよく、また図１ｂにおける実施例の場合に、基板に対し
て２本の接続パス３が示されている。勿論、図１ｂ及び付加的なこれらの図の両
者において、上面層における斜線領域は、他の下層において対応する回路領域に
その等価物を有することを理解すべきである。
【００２５】 図１ｃには、図１ｅにおける装置の他の実施例の平面図が示されており、ここ
で、層Ｌ1〜Ｌ4を有するスタック１は、相互に直交する二方向にジグザクに配置
されて、接続用に使用できる遙かに大きなステップ領域を設けている。この実施
例は、更にコンタクト・パッド４、基板上のコンタクト・パッド５と共に露出部
分の代替的かつより分散した位置を許容する。同様に、２ジグザク配置方向のそ
れぞれにエッジ接続を設けたので、全層におけるコンタクト・パッド４に接触す
る２接続パス３と、付加的に基板上のコンタクト・パッド５との間で良好な分離
が達成される。
【００２６】 図２は、図１ａにおける装置の第４の実施例を示しているが、図示のように、
ここで、スタック１における分離層Ｌ1〜Ｌ4に対するエッジは、ステップ領域に
おいて丸みを付けており、これは、全層により形成されているステップを越えて
基板２まで下ってエッジ接続（ここでは６により表す）を実施するときに、好都
合となり得る。ステップが垂直でなく、丸いときは、図２における実施例は、電
気的エッジ接続における破断の危険性を減少させる。図１ａ〜１ｃにおける実施
例の場合のように、鋭いエッジを越えて実施されるときは、堆積した薄い導電層
として形成されたエッジ接続に生じる破断に対する一定の危険性が常に存在する
。図２における実施例の変形では、ｍステップを丸くする必要性はないが、分離
ステップ間の緩やかな傾斜により形成されてもよい。
【００２７】 図３は、図１ａにおける装置の第４の実施例を示しており、全体的に図１ｃに
おいて実施例に類似している。更に、ここで、スタック１は、基板２上に設けら
れた４層Ｌ1〜Ｌ4を備えており、基板２には、図１ｃにおける実施例に対応して
、コンタクト・パッド５が設けられている。しかし、接続パス３のうちの１つの
みが、最上層Ｌ4から基板上のコンタクト・パッド５へ連続的な接続として設け
られ、同様に、露出部分上、即ち図示のように層Ｌ1〜Ｌ4におけるステップ上の
全コンタクト・パッド４に接触している。更に、積層されたスタック１において
右下に示す層における各ステップ上に、いくつかのコンタクト・パッド４が設け
られている。ここでは、各ステップ上に３コンタクト・パッド４を設け、これが
図示のように、短いエッジ接続３を越えて相互に２以上の層間に独立した接続の
可能性及び多分、基板２上のコンタクト・パッド５に対する更なる付加的な接続
パス３により分離層間及び層Ｌ1に対して図示のような層内において相互に電気
的接続のパッチングに対する付加的な可能性を与える。
【００２８】 本発明によれば、３、４、５等のジグザク方向を有する多角形ピラミッドとし
てスタック１を形成することが可能となることを理解するべきであるが、図１ｂ
及び１ｃに示すように、実施例の原理の単なる直接拡張であることは、当該技術
分野において習熟する者に明らかなことであり、ここで、これらを更に詳細に説
明する必要はない。
【００２９】 図４ａ〜４ｃは、層間及び層上のラインとして概要的に表す接続パス３を有す
る本発明による第１の一般的装置の実施例を示す。スタック１は、基板上に設け
られていないが、層Ｌが自己支持構造であることにより図１ａにおけるものと区
別される。従って、図４ａは、側面図に図１ａにおける類似の実施例（ただし基
板なし）を示す。スタック１は、５つの自己支持層Ｌ1〜Ｌ5を備え、スタックに
おける全てのステップ上のコンタクト・パッド４と、層Ｌ1〜Ｌ4のそれぞれに対
してコンタクト・パッド４に接続されている接続パス３とが設けられている。図
４ｂは、通常のステップ状ピラミッドとして又は代替的に多角形ステップ・ピラ
ミッドとして実施された自己支持装置を示す。層Ｌ1〜Ｌ4上の全ての層間で連続
する接続を形成する。右側において、接続パス３は、層Ｌ1〜Ｌ4上のコンタクト
・パッド４を介して図４ｂに示すように、左側におけるパッチングと共に、いく
つかの電流パスを使用して層Ｌ1からＬ5までの全ての層間に連続する接続を形成
し、コンタクト・パッド４のみがＬ2及びＬ3の露出部分上に設けられていること
が解る。このようにして、スタック１における２以上の層間に電気的接続を形成
することは、容易であり、調整は、不必要である。対応して、図４ｃもまた少な
くとも２ジグザク配置方向における接続パス３を除き、スタック１をステップ状
ピラミッド構造として示している。図４において、ここでは、各側面に対向して
直径方向にエッジ接続を設け、またここでは、６層Ｌ1〜Ｌ6により示すように構
造の各ステップ上にコンタクト・パッド４を設ける。
【００３０】 特に、本発明による第１の一般的な装置を図４ｄに示すように、２面接触に対
する可能性をもって実現することができる。５層Ｌ1〜Ｌ5のそれぞれにおける両
面を露出する分離されたステップ領域を形成するために、全く同一の延伸を有し
得るこれらは、ステップ形式により相互にジグザク配置される。従って、各ステ
ップ上の接続パス３と、コンタクト・パッド４を有する各層との両者、即ち、こ
れらの層の露出部分は、反対側の対応する部分に対して反転したステップ構造を
形成し、従って各層Ｌの反対面に対するアクセスを許容する。それ以外に、接続
パス３及びコンタクト・パッド４のレイアウトは、図４ｄに示すように、装置の
両側面で同一である。
【００３１】 一般的に、図１〜４に示す実施例における接続パス３は、エッジ領域を特に接
触用に使用することにより、各分離層に形成できるとされ、このエッジ領域は、
スタック１における各層の露出部分に形成され、これらの露出部分は、以上で述
べたように、スタックを１以上の方向にジグザク配置を有するジグザク構造とし
て実現することにより形成される。勿論、これらのステップは、コンタクトを作
成するときに露出される。
【００３２】 一般的に、スタック１における各層Ｌは、導電体、アクティブ回路及び機能材
料、例えばデータ記憶用の記憶材料を含み得る副層のサンドイッチとして、それ
自身を形成することができる。このような副層のサンドイッチとして、好ましく
は、薄膜技術により各層を構築するときは、例えば、接触及び導電機能を達成す
るために、特定の機能目的により分離副層を実現することができ、又は、例えば
薄膜技術により形成されたアクティブ回路又は全面的に機能材料、例えば、デー
タ記憶用のメモリ材料からなるアクティブ回路を備えてもよい。詳細に入る前に
、各分離層がスタックに搭載する前に支持膜上に製作されてもよく又はスタック
それ自身の表面上の１堆積プロセス又は一連のプロセスにより形成されてもよい
ということは、当該技術分野において習熟する者に明らかである。各場合におい
て、各副層は、ある厚さを有する必要があり、その下限は、事前加工及びスタッ
ク付加プロセス中にさらされる力に関連して支持層の積載量によって与えられる
。基本的には、副層を単層として堆積することができるので、アディティブ・プ
ロセスを使用することにより単一層の厚さを遙かに薄く作成することができる。
【００３３】 ここで、本発明による装置内にエッジ接続を都合よく実現する方法を更に詳細
に説明する。図１〜３に詳細に示した実施例において、エッジ接続を単一の電極
堆積又はシーケンスの堆積作業によって形成することができ、これを以下で更に
詳細に述べる。後者の場合に、各堆積作業は、総合エッジ高の小部分のみ、即ち
エッジ構造において単一ステップを調整し、次いで、逐次的に堆積した電極を積
み重ねることにより複数のステップにまたがるエッジ接続の連続性を得ることを
意味する。
【００３４】 高精度を有するエッジ接続を形成するための技術は、パーティクル・フライス
加工、ソフト・リソグラフィのような高精度スタンプ及び電解と共にウエット・
エッチング又はドライ・エッチングに基づいたリソグラフィ法を含む。高分解能
が得られる大抵のこれら技術に対して共通することは、被写界深度であり、これ
がまた個別的な各ステップの高さ又は単一の製作ステップにおいて電気的に接続
できるステップ数を制限する。このような場合に、例えば電源ライン、バス・ラ
イン等を形成する共通導体の簡単なアプリケーションを使用することができる。
【００３５】 図５ａ〜５ｅは、本発明による装置を形成するスタックにおけるエッジ接続を
発生する製作工程の第１の例を示す。特に、図５ａは、スタック１それ自体を形
成する層Ｌの堆積前の基板２を示す。基板２に又はその上に回路領域Ｃｓを設け
、それ自体に回路を形成することができ、この回路領域を更に基板のコンタクト
・パッド５と接続する。図５ｂに示す次の製作工程において、隔離層ＩL1を設け
、呼称それ自体は、これをスタックにおける第１の層Ｌ1に接続していることを
示す。ここで、隔離層ＩL1の場合、層Ｌ1に対して回路ＣL1を設け、隔離層ＩL1
上に設けられたコンタクト・パッド４に接続する。図５ｃは、ここで、その結果
の層Ｌ1及びＬ2がジグザク構造を形成するように設けられ、配置された層Ｉ2、
ここでは隔離層ＩL2と同一の製作工程を表す。更に、隔離層ＩL2上には、回路領
域ＣL2及びこの回路領域に接続されたコンタクト・パッド４が設けられている。
次に、図５ｄは、スタックにおける第３の層Ｌ3に対する第３の隔離層ＩL3及び
対応する回路領域ＣL3及びこれに接続された接続パス３の堆積を示す。図５ａ〜
５ｄに示す例は、それぞれの隔離層Ｌ1〜Ｌ3と、それぞれのコンタクト・パッド
４に接続された回路領域ＣL1〜ＣL3とからなる隔離層Ｌ1〜Ｌ3を形成する方法を
示す。最終的な製作工程において、連続する電流パス又は接続パス３を設け、各
層における全てのコンタクト・パッド４をここで相互に、かつ基板上のコンタク
ト・パッド５に接続するエッジ接続を形成する。
【００３６】 単一作業において接続パス３を堆積する代わりに、前述したように、更に、ス
テップ形式により堆積されてもよく、これは、図６を参照して説明される。図６
では、分離層及び副層の観点から、図５におけるものに対応して形成されたもの
を示し、それ以外は、接続パス３のステップ形式の堆積を示している。
【００３７】 図６ａは、回路領域ＣＳとコンタクト・パッド５とを有する基板２を示し、一
方、図６ｂは、スタックに設けられた層ＩL1及び第１層Ｌ1に対する回路領域ＣL 1 を有する基板２を示す。ここでは、隔離層ＩL1上のエッジを越えて堆積した接
続パス３が存在し、これらのエッジ接続は、基板２上で回路領域ＣL1とコンタク
ト・パッド５との間にコンタクトを作成している。図６ｃにおいて、他の隔離層
ＩL2に接続パス３と共に回路領域ＣL2を堆積し、この接続パス３は、コンタクト
・パッド４を図６ｂにおいて堆積した接続パス３上に形成するように、隔離層Ｉ L2 のエッジを越えて隔離層ＩL1上の接続パス３まで下る。図６ｄにおいて、この
プロセスは、第３の層Ｌ3に対して隔離層ＩL3、回路領域ＣL3により、更に接続
パス３に対してコンタクト・パッド４により反復される。これは、図６ｄに示す
実施例が連続するが、スタックにおいて最上層から中間層におけるコンタクト・
パッド４を越えて基板におけるコンタクト・パッド５ステップ形式の堆積した接
続パス３を実現する結果になる。これは、更に、各接続パス３に対して堆積及び
接触作業それ自身をステップ形式に、かつ反復的に処理し、従って任意の所望の
高さのステップを調整できることを意味する。従って、フォト・リソグラフィ技
術に基づく堆積プロセスにより得られる被写界深度は、実際のステップ高に適応
させるために必要とするだけであり、従って、分離ステップの高さは、原則とし
て実際の限定された被写界深度に正確に対応でき、この被写界深度は、接続パス
３を製作するための高分解能フォト・リソグラフィにより得られる。
【００３８】 図７には、本発明による他の一般的な装置が示されている。このものは、一種
のステップ状、ただし逆転したピラミッドとして実施され、従って反転ステップ
状ピラミッドと呼ばれる。図１における装置と同様に、図７における装置は、更
に層層Ｌ1〜Ｌ4からなり、これらは装置に機能ユニットのスタック１を形成する
。基板２上に設けられ、層Ｌを有するスタック１及び「反転ステップ状ピラミッ
ド」の概念は、最小の領域を有するスタック１における第１の層Ｌ1であるとい
うことに基づくものであるが、各層の領域は、基板からの距離と共に増加する。
他方に重なる層は、それを越え、下の層のエッジの上に延伸して、スタック１に
おける各分離層Ｌが基板２に対して直接載置する部分を得る。各層Ｌのために、
図７に示すように、基板上に１以上のコンタクト・パッド５が設けられて、各層
Ｌにおける機能ユニットの回路領域を基板と接触させる。接続パス３は、分離層
Ｌに形成されたステップのエッジを越えて基板２まで下る。図７の装置において
、例えば、分離層は、基板２に設けられているドライバ及び制御回路に対して直
接的な電気接続を有し、これは、基板がシリコン・チップからなるのであれば、
可能となる場合である。
【００３９】 ここで、図７に示すような反転ステップ状ピラミッドを形成するスタック１を
製作することができる方法について一例を説明する。図８ａには、コンタクト・
パッド５を有する基板２が示されている。図８ｂに示すように、基板２上に第１
の隔離層ＩL1を設け、ここでは、２つの電極ＥL1を設けたのが示され、これらは
、図８ｃに示すように、接続パス３を介して基板２上のコンタクト・パッド５に
接続されている。隔離層Ｉ1上には、回路領域と、電極ＥＬ1を介して下層に接続
され、詳細に示されていない機能ユニットとが形成されていることが理解される
。ここで、図８ｄは、第１の隔離層ＩL1を越えて隔離層ＩL2を設けることにより
後者の先に延伸し、エッジを越えて下の基板までステップを形成することなく、
次の層を形成する方法を示しており、少なくとも隔離層ＩL2の一部は、基板上の
コンタクト・パッド５まで、さまざまに延伸する。再び、図８に示すように、第
２の層における回路領域及び機能ユニットを接続パス３上のコンタクトを介し基
板におけるコンタクト・パッド５まで下って基板に接続するために電極ＥL2を設
ける。図８ｆは、プロセスを反復して電極ＥL2をマスクする更に他の隔離層ＩL3 を堆積し、図８ｇに示すように、基板２上のコンタクト・パッド５に接触する電
極セットＥL3を設ける。従って、図８ａ〜８ｇに示す３積層を有するスタックを
得るが、図１ａにおける装置に対比して反転ステップ状ピラミッドとして、即ち
各層の領域は、スタックにおいて基板２からの距離を増加させる。図８ａ〜８ｇ
に示すように実現された図７における装置は、基板２とスタック構造１において
上に重なる層Ｌとの間で個別的なアクセスを提供することが明らかとなる。この
ようにして、図８ａ〜８ｇにより示す方法は、図５及び６に示す方法と対照をな
す。
【００４０】 スタックにおける電極、電流パス、エッジ接続等をパターン化するフォト・リ
ソグラフィ技術を使用することにより、比較的に浅い被写界深度は、高々一度の
数ステップをパターン化可能なことを必要とすることがあり、またスタックにお
けるスタック数が多ければ、これは、フォト・リソグラフィ作業が装置の製作を
共に更に複雑化し、コストを付加的に少なからず増加させるあるものを多数回反
復する必要があることを意味する。スタック層の数及びスタックにおけるステッ
プ数により作業数が増加することを避けるために、結果が各層に対して単一処理
のみとなるようにコンタクト及び電流パスをフォト・リソグラフィ・パターニン
グする代替的な方法を使用でき、一方、スタックにおける全てのステップを調整
することができる。図９ａにおいて、これを図１ａにおける装置について示す。
ここで、基板上に設けられたスタック１（図示なし）は、傾斜が線形になるよう
に側面にジグザク配置される。従って、必要な被写界深度は、スタック１におい
て複数の層Ｌのうちの一層の最大高ｈMAXより小さいか又は等しい。スタックに
おける全ての層は、同一のステップ高を有する必要性はなく、比較すれば、図９
ａにおける層Ｌ2は、高さが他の層より遙かに低い。右方向への平行斜線間の距
離により示される所用被写界深度は、スタックの高さ全体に及ぶ。光線の方向は
、ステップの傾斜線と直交するのが最適と思われる。図７に示す装置に対応する
状況は、図９ｂに示され、ここでも必要な被写界深度は、ｈより低いか又は等し
く、ｈは、スタックにおけるステップＬ1〜Ｌ4のうちの１ステップの高さである
。ここでも、単一のフォト・リソグラフィ処理において、例えば、光線の方向を
図の点線により示す傾斜線に対して直交させることにより上から下までエッジ接
続をパターン化することができる。
【００４１】 図１ａ又は図７において装置における各分離層Ｌは、図１０に示すような受動
マトリックス・アドレス指定可能装置として実現可能とされる。これは、互に並
列のストリップ電極Ｗを備えている第１の組の電極ＥWと、互いにストリップ電
極Ｂを同様に備え、電極組Ｅnにおける電極Ｗに直交している他の組の電極ＥBと
を備えている。ここでは、機能材料、例えば、メモリ媒体又は光放射媒体をそれ
ぞれ電極組ＥBとＥWとのサンドイッチにより設けることもできる。受動マトリッ
クス・アドレス指定可能強誘電体メモリ装置を実現するために図１０に示すアー
キテクチャを使用することができ、従って、強誘電体メモリ材料、例えば、無機
又は有機材料の場合のメモリ材料の場合及び後者の場合におけるメモリ媒体は、
特にポリマ又はコポリマが好ましい。この種のメモリにおける別個的なメモリ・
セルは、ワード・ラインを実現する電極Ｗと、メモリ装置においてビット・ライ
ンを実現する電極Ｂとの間の交差点に形成される。少なくとも一組の電極におけ
る複数の電極が透明材料により実現されるディスプレイにおいて電極配列を使用
するときは、ピクセルは、対応して電極セットＥW、ＥB間のサンドイッチに及び
それぞれのセットにおける電極間の交差点に形成される。言及した種類のメモリ
装置では、ワード・ライン電極Ｗと、このセルにおいて交差しているビット・ラ
イン電極Ｂとを活性化することにより、与えられたメモリ・セルに対して書き込
み、読み出し及び消去が可能である。例えば、図１０において、全てのワード・
ラインＷBを活性化し、従って図示のようにハッチを施したビット・ライン電極
Ｂとの交差における全てのセルをアドレス指定することができる。図１０に示す
ような配列にあるワード・ラインとビット・ラインとの間のサンドイッチにおけ
るメモリ材料の層を備えているメモリ・マトリックスは、各方向にある数百又は
数千の電極を備え、巨視的には、距離（数ミリメートルから数センチメートル）
にわたって延伸している。各分離層、即ち複数の電気層及びメモリ媒体を形成し
ている複数の層からなる厚さは、１μm以下の大きさとなる。このようなマトリ
ックスは、本発明による装置にスタック可能とされて、スタックを形成し、従っ
て極めて高容量のメモリ・セル密度が得られるようにマトリックスを形成してい
る各単一層がクロストークとスタックにおける他の層による干渉とから電気的に
絶縁されたモノリシック構造が得られる。
【００４２】 大きな受動マトリックスの高密度スタックにおいて、適当なドライバ及び制御
回路に接続された装置におけるライン数は、非常に大きい。スタックにおける層
が支持基板上又は内に位置するスイッチング、多重化、検出及び処理完全に受動
的であるときは、スタック内の個々の層と基板との間における直接的な電気接続
数は、装置におけるマトリックス・ライン、即ちワード・ライン及びビット・ラ
インの総数に匹敵し得るものであり、従って、このような装置の製作に関連する
問題が最も重要となる。
【００４３】 ここで、分離層が以上で説明したようにマトリックス・アドレス指定可能であ
り、従って、例えば容積的なマトリックス・アドレス指定可能なメモリ装置が得
られるように、本発明による装置がそのスタックを形成する本発明による装置、
好ましい実施例の説明をする。この方法は、図１１ａ〜１ｌｍに段階的に示され
ているが、簡単な場合において、各単一層において各マトリックス・アドレス指
定可能装置は、２・３マトリックスとなるように、換言すれば、最大６アドレス
指定可能セルにより、かつ３層のみに限定されたスタックによりワード・ライン
の数が２に限定され、またビット・ラインの数が３に限定される。連続する製作
工程は、基板に対して高密度な電気接続が得られるので、図１１ａ〜１ｌｍに示
されている方法ステップを使用することにより、受動マトリックス・アドレス指
定可能装置の稠密にスタックされたマトリックスを得ることができる。分離層に
おけるワード・ラインは、共通導体に接続され、同時に一別個セットのビット・
ラインが各層に設けられる。以下において、図１１ａ〜１１ｍＩLは、隔離層、
Ｓ基板、ＷLワード・ライン及びＢLビット・ラインを表し、同時にインデックス
Ｌは、それぞれ層Ｌ1、Ｌ2、Ｌ3を指示している。
【００４４】 図１１ａは、スタックに第１の層を堆積する前、各層において第１から第３の
ビット・ラインに対する接触パッドＢ1〜Ｂ3を有するビット・ライン・コンタク
ト・フィールドと、全層のそれぞれに対する２コンタクト・パッドＷ1、Ｗ2のみ
を有するワード・ライン・コンタクト・フィールドとをそれぞれ有する基板Ｓ、
図１１ｂは、基板Ｓとその上に設けたスタックとの間の電気的及び化学的な干渉
を保護するために第１の隔離層ＩL1を有する基板Ｓ、及び図１１ｃは、スタック
における第１の層からビット・ライン、即ち第１のマトリックス・アドレス指定
可能装置を設け、基板Ｓ上のビット・ライン用の第１のセットの接触パッドに接
続する方法を示す。図１１ｄにおいて、機能材料の層ＭL1、この場合は、メモリ
材料をビット・ライン上にこれらに接触して設け、同時に、図１１ｅは、基板Ｓ
にあるワード・ライン・コンタクトにワード・ラインＷL1を接続する方法を示す
。他の分離層ＩL2をスタックにおける第１の層上に、即ち第１のメモリ装置上に
設けたのを図１１ｆに示し、次いで、第２の層に対してビット・ラインＢL2を設
け、これを図１１ｇに示す。以上、ここでも第２の層に対するメモリ層ＭL2を設
けビット・ラインＢL2に接触する。これは、図１１ｈから明らかである。図１１
ｉは、設けられたワード・ラインＷL2を示す。これらは、ワード・ラインに接触
するコモンが得られるようにワード・ラインＷL1に接触する。
【００４５】 図１１ｊに示すように、第３の層に新しい隔離層ＩL3が設けられると共に、図
１１ｋに示すように、ビット・ラインＢL3上に堆積された第３の層を設けている
。図１１ｌは、ＢL3上に堆積された第３の層に対してメモリ層ＭL3を示し、図１
１ｍに示すように、各層のエッジを越えて延伸するワード・ラインＷL3を備え、
下層上のワード・ラインＷL2に対するエッジ接続を形成する。
【００４６】 図１１ａ〜１１ｍに示す方法ステップは、本発明による装置に全体的に対応す
る積層された受動マトリックス・アドレス指定可能メモリ装置を実現する。受動
マトリックス・アドレス指定可能メモリ装置は、非常によく、少なくとも各々に
おける数千ワード及びビット・ラインまで多数の層を備えることができるので、
勿論、図１１ａ〜１１ｍに示す例においてワード・ライン及びビット・ラインは
実際に対応していないことが勿論、理解されるべきである。例えば、８０００Ｘ
８０００マトリックスとして、即ち６４，０００，０００マトリックス・アドレ
ス指定可能・メモリ・セル有する二次元メモリ装置を実現できるという結果にな
り、勿論、セルの数は、スタッキングにより高い記憶容量及び高い記憶密度を有
した本発明による体積装置が得られるようにスタックにおける層の数に比例して
増加する。
【００４７】 図１１ａ〜１１ｍに示す分離層において、更に実際において、いくつかの手順
を使用することができるので、製作を変更することが可能である。例えば、図５
ａ〜５ｅに示すステップの類似した方法を使用して、単一工程によりワード・ラ
インを形成できるのであれば、例えば、対応して図１１ｋに示すようにビット・
ラインを備えることになり、多数の層は、単一製作工程において調整するという
ことが必要となる。これが問題であれば、図９ａに示す幾何学に基づいた代替的
なパターニングを使用することができる、又は図６ａ〜６ｄに示す製作工程から
類推して、下の工程に対するパッチングにより複数の電気接続を連続的に形成す
ることができる。
【００４８】 本発明における原理を従来技術による貫通ビアと組み合わせが可能であっても
、二者間を質的に識別する一定の本質的な特徴に注意すべきである。即ち、 −本発明では、スタックにおける複数の層を配置した後の製造処理において、
中間層のパッチングと共に、スタックにおける垂直方向の接続性を達成すること
ができ、製造戦略（材料の両立可能性の問題、装置のカスタム化、例えば、ポス
ト・スタッキング）を選択する際の柔軟性を増加させる。 −本発明では、スタックにおける層を貫通する接続チャネルを開けるためにエ
ッチング、ドリル加工又は同様の処理を必要としない。
【００４９】 本発明は、ポリマ・ベースの装置のリール・ツー・リール製品のように、低コ
スト高容積処理においてスタックされた装置の大規模製造に向かう現実的なルー
トを提供する。
【図面の簡単な説明】
【図１ａ】 本発明による第１の一般的装置の側面図を示す。
【図１ｂ】 図１ａの第１の実施例の平面図を示す。
【図１ｃ】 図１ａの第２の実施例の平面図を示す。
【図２】 図１ａの装置の第３の実施例の平面図を示す。
【図３】 図１ａの装置の第４の実施例の平面図を示す。
【図４ａ】 基板を使用していない図１ａの装置に類似した実施例の平面図を示す。
【図４ｂ】 基板を使用していない図１ａの装置に類似した実施例の平面図を示す。
【図４ｃ】 基板を使用していない図１ａの装置に類似した実施例の平面図を示す。
【図４ｄ】 両側面からアクセスできることを除き図４ａの実施例の変形の側面図を示す。
【図５ａ】 図１ａに示す種類の装置を形成する製造工程の第１の例を示す。
【図５ｂ】 図１ａに示す種類の装置を形成する製造工程の第１の例を示す。
【図５ｃ】 図１ａに示す種類の装置を形成する製造工程の第１の例を示す。
【図５ｄ】 図１ａに示す種類の装置を形成する製造工程の第１の例を示す。
【図５ｅ】 図１ａに示す種類の装置を形成する製造工程の第１の例を示す。
【図６ａ】 図１ａに示す種類の装置を形成する製造工程の第２の例を示す。
【図６ｂ】 図１ａに示す種類の装置を形成する製造工程の第２の例を示す。
【図６ｃ】 図１ａに示す種類の装置を形成する製造工程の第２の例を示す。
【図６ｄ】 図１ａに示す種類の装置を形成する製造工程の第２の例を示す。
【図７】 本発明による第２の一般的装置の側面図を示す。
【図８ａ】 図７に示す種類の構造を形成する製造工程の一例を示す。
【図８ｂ】 図７に示す種類の構造を形成する製造工程の一例を示す。
【図８ｃ】 図７に示す種類の構造を形成する製造工程の一例を示す。
【図８ｄ】 図７に示す種類の構造を形成する製造工程の一例を示す。
【図８ｅ】 図７に示す種類の構造を形成する製造工程の一例を示す。
【図９ａ】 図１ａにおける装置への電気的エッジ接続のパターニングの際の幾何学的関係
を示す。
【図９ｂ】 図７における装置上の電気的エッジ接続のパターニングの際の幾何学的関係を
示す。
【図１０】 従来技術の受動マトリックス・アドレス指定可能装置における電極のレイアウ
トを概要的に示す。
【図１１ａ】 本発明による装置に基づくスタックド・マトリックス・アドレス可能メモリ装
置を形成する製作工程例を示す。
【図１１ｂ】 本発明による装置に基づくスタックド・マトリックス・アドレス可能メモリ装
置を形成する製作工程例を示す。
【図１１ｃ】 本発明による装置に基づくスタックド・マトリックス・アドレス可能メモリ装
置を形成する製作工程例を示す。
【図１１ｄ】 本発明による装置に基づくスタックド・マトリックス・アドレス可能メモリ装
置を形成する製作工程例を示す。
【図１１ｅ】 本発明による装置に基づくスタックド・マトリックス・アドレス可能メモリ装
置を形成する製作工程例を示す。
【図１１ｆ】 本発明による装置に基づくスタックド・マトリックス・アドレス可能メモリ装
置を形成する製作工程例を示す。
【図１１ｇ】 本発明による装置に基づくスタックド・マトリックス・アドレス可能メモリ装
置を形成する製作工程例を示す。
【図１１ｈ】 本発明による装置に基づくスタックド・マトリックス・アドレス可能メモリ装
置を形成する製作工程例を示す。
【図１１ｉ】 本発明による装置に基づくスタックド・マトリックス・アドレス可能メモリ装
置を形成する製作工程例を示す。
【図１１ｊ】 本発明による装置に基づくスタックド・マトリックス・アドレス可能メモリ装
置を形成する製作工程例を示す。
【図１１ｋ】 本発明による装置に基づくスタックド・マトリックス・アドレス可能メモリ装
置を形成する製作工程例を示す。
【図１１ｌ】 本発明による装置に基づくスタックド・マトリックス・アドレス可能メモリ装
置を形成する製作工程例を示す。
【図１１ｍ】 本発明による装置に基づくスタックド・マトリックス・アドレス可能メモリ装
置を形成する製作工程例を示す。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ， ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，Ｋ Ｇ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ， ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，Ｓ Ｄ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ， ＺＡ，ＺＷ (72)発明者 レイスタッド、ゲイール、アイ ノルウェー国 サンドヴィカ、ヨングステ ュッベン 19 (72)発明者 グスタフソン、グーラン スウェーデン国 リンケピング、トルムス ラガレガタン 33 Ｆターム(参考） 5F033 GG03 NN00 PP26 UU04 VV16 5F083 GA10 LA12 LA16 MA01 PR23 ZA11

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 互いに又は完全に重なり合うスタックされた少なくとも２層
    を有するメモリ及び／又はデータ処理装置であって、前記層は、基板又はこのよ
    うなスタックされた層のサンドイッチ自己支持構造を交互に形成し、メモリ及び
    ／又は前記スタックにおける少なくとも２層は、少なくとも１つの他の層又は前
    記基板におけるメモリ及び／又は処理回路に電気的に接続するメモリ及び／又は
    処理回路を備えた前記メモリ及び／又はデータ処理装置において、 前記層は、前記装置の少なくとも１エッジ上のジグザク構造を形成するように
    相互に関連して配列され、前記構造における少なくとも２層のエッジは、一組の
    角度又は傾斜ステップを形成し、各ステップは、各層の厚さに対応する高さを有
    し、 少なくとも１エッジ電導体は、一度に１層のエッジを越え、１ステップ下がっ
    て前記ジグザク構造に続く層のいずれかにおける導電体に対する接続を可能にす
    ること、 を特徴とするメモリ及び／又はデータ処理装置。
  2. 【請求項２】 前記少なくとも１導電体は、前記ジグザク構造のエッジを越
    えて設けられ、２以上の内層導体及び隣接する複数層まで電気的に接続して一度
    に１ステップ調整することを特徴とする請求項１記載のメモリ及び／又はデータ
    処理装置。
  3. 【請求項３】前記内層導体は、導電体間に導電体を形成して上に連続する層
    及び／又は下に連続する層へのステップを調整する請求項２記載のメモリ及び／
    又はデータ処理装置。
  4. 【請求項４】 互いに部分的に又は完全に重なり合うスタックされた少なく
    とも２層を有するメモリ及び／又はデータ処理装置を製造する方法であって、前
    記層は、基板又はこのようなスタック層のサンドイッチ自己支持構造を交互に形
    成することにより支持され、メモリ及び／又は前記スタックにおける少なくとも
    ２層は、少なくとも１つの他の層及び／又は前記基板におけるメモリ及び／又は
    処理回路に電気的に接続するメモリ及び／又は処理回路を備えた前記方法におい
    て、 前記層は、ジグザク構造を形成するように前記層に連続的に１度に１層を付加
    し、前記層は、ジグザク構造を形成し、１以上の層に少なくとも１電気接触パッ
    ドを設けて、１以上の内層エッジ・コネクタに連結させることを特徴とする前記
    方法。
  5. 【請求項５】 支持基板上に前記複数の層を設け、ステップ状ピラミッドと
    して前記ジグザク構造を形成する請求項４記載の方法。
  6. 【請求項６】 支持基板上に前記複数の層を設け、反転ピラミッドとして前
    記ジグザク構造を形成し、前記複数の層は、それぞれが前記電気エッジ・コネク
    タを介して前記基板に接続して単一ステップを調整する請求項４記載の方法。
  7. 【請求項７】 前記エッジ接続をリソグラフィ、ドライ・エッチング、イン
    クジェット印刷、シルク・スクリーン印刷、ソフト・リソグラフィ、電気分解又
    はそのままの変換のうちの１つから選択されたプロセスにより形成することを特
    徴とする請求項４記載の方法。
JP2001567041A 2000-03-15 2001-03-15 スタックにおける電気的相互垂直接続 Ceased JP2003526945A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NO20001360A NO20001360D0 (no) 2000-03-15 2000-03-15 Vertikale elektriske forbindelser i stabel
NO20001360 2000-03-15
PCT/NO2001/000113 WO2001069679A1 (en) 2000-03-15 2001-03-15 Vertical electrical interconnections in a stack

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2008030748A Division JP2008182252A (ja) 2000-03-15 2008-02-12 スタックにおける電気的相互垂直接続
JP2008030771A Division JP2008177589A (ja) 2000-03-15 2008-02-12 スタックにおける電気的相互垂直接続

Publications (1)

Publication Number Publication Date
JP2003526945A true JP2003526945A (ja) 2003-09-09

Family

ID=19910880

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2001567041A Ceased JP2003526945A (ja) 2000-03-15 2001-03-15 スタックにおける電気的相互垂直接続
JP2008030771A Abandoned JP2008177589A (ja) 2000-03-15 2008-02-12 スタックにおける電気的相互垂直接続
JP2008030748A Abandoned JP2008182252A (ja) 2000-03-15 2008-02-12 スタックにおける電気的相互垂直接続

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2008030771A Abandoned JP2008177589A (ja) 2000-03-15 2008-02-12 スタックにおける電気的相互垂直接続
JP2008030748A Abandoned JP2008182252A (ja) 2000-03-15 2008-02-12 スタックにおける電気的相互垂直接続

Country Status (11)

Country Link
US (2) US20030024731A1 (ja)
EP (1) EP1287560A1 (ja)
JP (3) JP2003526945A (ja)
KR (1) KR100488256B1 (ja)
CN (1) CN1214462C (ja)
AU (1) AU775011B2 (ja)
CA (1) CA2403231C (ja)
HK (1) HK1054616A1 (ja)
NO (2) NO20001360D0 (ja)
RU (1) RU2237948C2 (ja)
WO (1) WO2001069679A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252226A (ja) * 2004-03-05 2005-09-15 Toppoly Optoelectronics Corp 表示パネル用のリードパッド構造とその製造方法およびリードパッドアレイ構造
JP2007523482A (ja) * 2004-02-18 2007-08-16 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 半導体チップの積層を備えた半導体素子、および、その製造方法
JP2008118075A (ja) * 2006-11-08 2008-05-22 Seiko Epson Corp 電子部品の実装方法、電子基板、及び電子機器
JP2008544519A (ja) * 2005-06-14 2008-12-04 シン フイルム エレクトロニクス エイエスエイ 強誘電体メモリ・デバイスの作製方法
JP2009054835A (ja) * 2007-08-28 2009-03-12 Toshiba Corp 半導体装置およびその製造方法
US7510910B2 (en) 2003-09-26 2009-03-31 Sony Corporation Semiconductor device and production method thereof

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
JP3838218B2 (ja) * 2003-05-19 2006-10-25 ソニー株式会社 面発光型半導体レーザ素子及びその製造方法
US6959134B2 (en) * 2003-06-30 2005-10-25 Intel Corporation Measuring the position of passively aligned optical components
JP3801160B2 (ja) * 2003-09-11 2006-07-26 セイコーエプソン株式会社 半導体素子、半導体装置、半導体素子の製造方法、半導体装置の製造方法及び電子機器
JP2005093703A (ja) * 2003-09-17 2005-04-07 Seiko Epson Corp タイル状素子用配線形成方法、タイル状素子用配線構造物及び電子機器
US7732904B2 (en) * 2003-10-10 2010-06-08 Interconnect Portfolio Llc Multi-surface contact IC packaging structures and assemblies
US7652381B2 (en) 2003-11-13 2010-01-26 Interconnect Portfolio Llc Interconnect system without through-holes
WO2005050708A2 (en) * 2003-11-13 2005-06-02 Silicon Pipe, Inc. Stair step printed circuit board structures for high speed signal transmissions
NO320176B1 (no) * 2004-02-03 2005-11-07 Kim Oyhus Stablede lag av gitter-minne koblet til integrert krets.
US7278855B2 (en) 2004-02-09 2007-10-09 Silicon Pipe, Inc High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture
JP2006303408A (ja) * 2004-09-09 2006-11-02 Seiko Epson Corp 電子装置及びその製造方法
JP3992038B2 (ja) * 2004-11-16 2007-10-17 セイコーエプソン株式会社 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
JP2006270009A (ja) * 2005-02-25 2006-10-05 Seiko Epson Corp 電子装置の製造方法
US7706165B2 (en) * 2005-12-20 2010-04-27 Agfa-Gevaert Nv Ferroelectric passive memory cell, device and method of manufacture thereof
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
EP2186134A2 (en) 2007-07-27 2010-05-19 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
JP2009094432A (ja) * 2007-10-12 2009-04-30 Toshiba Corp 積層型半導体パッケージの製造方法
JP5126002B2 (ja) 2008-11-11 2013-01-23 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
CN102282661A (zh) 2009-01-27 2011-12-14 松下电工株式会社 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法
US8476749B2 (en) * 2009-07-22 2013-07-02 Oracle America, Inc. High-bandwidth ramp-stack chip package
GB0913456D0 (en) * 2009-08-03 2009-09-16 Cambridge Entpr Ltd Printed electronic device
TW201203041A (en) * 2010-03-05 2012-01-16 Canatu Oy A touch sensitive film and a touch sensing device
JP5289484B2 (ja) 2011-03-04 2013-09-11 株式会社東芝 積層型半導体装置の製造方法
US8765598B2 (en) 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
ES2569244T3 (es) 2011-11-25 2016-05-09 Hoffmann Neopac Ag Pitorro de tubo de distribución de gotas con un inserto
DE102012024599B4 (de) * 2011-12-20 2020-07-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Anordnung mit optisch transparenten und funktionalen Bauelementen
US20130234330A1 (en) * 2012-03-08 2013-09-12 Infineon Technologies Ag Semiconductor Packages and Methods of Formation Thereof
WO2013165601A1 (en) 2012-05-03 2013-11-07 Yknots Industries Llc Moment compensated bending beam sensor for load measurement on platform supported by bending beams
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing
US9891759B2 (en) 2012-09-28 2018-02-13 Apple Inc. Frustrated total internal reflection and capacitive sensing
US10817096B2 (en) 2014-02-06 2020-10-27 Apple Inc. Force sensor incorporated into display
US10168814B2 (en) 2012-12-14 2019-01-01 Apple Inc. Force sensing based on capacitance changes
US9983715B2 (en) 2012-12-17 2018-05-29 Apple Inc. Force detection in touch devices using piezoelectric sensors
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
JP2014130877A (ja) * 2012-12-28 2014-07-10 Yamaha Corp 半導体装置及びその製造方法
CN103325767B (zh) * 2013-02-07 2015-07-08 程君 一种集成化半导体显示板
CN103985683B (zh) * 2013-02-08 2017-04-12 精材科技股份有限公司 晶片封装体
WO2014124173A1 (en) 2013-02-08 2014-08-14 Changello Enterprise Llc Force determination based on capacitive sensing
US9351400B1 (en) 2013-02-21 2016-05-24 Apple Inc. Electrical connections between conductive contacts
US9532450B2 (en) 2013-03-12 2016-12-27 Apple Inc. Lowering the sheet resistance of a conductive layer
WO2014143065A1 (en) 2013-03-15 2014-09-18 Rinand Solutions Llc Force-sensitive fingerprint sensing input
US9851828B2 (en) 2013-03-15 2017-12-26 Apple Inc. Touch force deflection sensor
US9952703B2 (en) 2013-03-15 2018-04-24 Apple Inc. Force sensing of inputs through strain analysis
US9638591B1 (en) 2013-05-24 2017-05-02 Apple Inc. Display area force sensing using Bragg grating based wave guide sensors
TWI489922B (zh) * 2013-07-15 2015-06-21 Mpi Corp Multilayer circuit boards
US9671889B1 (en) 2013-07-25 2017-06-06 Apple Inc. Input member with capacitive sensor
CN105684177B (zh) 2013-10-28 2019-05-21 苹果公司 基于压电的力感测
AU2015100011B4 (en) 2014-01-13 2015-07-16 Apple Inc. Temperature compensating transparent force sensor
AU2015217268B2 (en) 2014-02-12 2018-03-01 Apple Inc. Force determination employing sheet sensor and capacitive array
WO2015163843A1 (en) 2014-04-21 2015-10-29 Rinand Solutions Llc Mitigating noise in capacitive sensor
JP6600353B2 (ja) * 2014-09-24 2019-10-30 コーニンクレッカ フィリップス エヌ ヴェ プリント回路基板およびプリント回路基板配置
US10006937B2 (en) 2015-03-06 2018-06-26 Apple Inc. Capacitive sensors for electronic devices and methods of forming the same
US9691820B2 (en) * 2015-04-24 2017-06-27 Sony Semiconductor Solutions Corporation Block architecture for vertical memory array
US10161814B2 (en) 2015-05-27 2018-12-25 Apple Inc. Self-sealing sensor in an electronic device
US9612170B2 (en) 2015-07-21 2017-04-04 Apple Inc. Transparent strain sensors in an electronic device
US10055048B2 (en) 2015-07-31 2018-08-21 Apple Inc. Noise adaptive force touch
US9715301B2 (en) 2015-08-04 2017-07-25 Apple Inc. Proximity edge sensing
US9874965B2 (en) 2015-09-11 2018-01-23 Apple Inc. Transparent strain sensors in an electronic device
US9886118B2 (en) 2015-09-30 2018-02-06 Apple Inc. Transparent force sensitive structures in an electronic device
US10019085B2 (en) 2015-09-30 2018-07-10 Apple Inc. Sensor layer having a patterned compliant layer
CN206848977U (zh) 2016-02-19 2018-01-05 苹果公司 一种电子设备以及用于电子设备的电容式力传感器
US10006820B2 (en) 2016-03-08 2018-06-26 Apple Inc. Magnetic interference avoidance in resistive sensors
US9941209B2 (en) 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
JP2017168641A (ja) 2016-03-16 2017-09-21 東芝メモリ株式会社 不揮発性半導体記憶装置及びその製造方法
US10209830B2 (en) 2016-03-31 2019-02-19 Apple Inc. Electronic device having direction-dependent strain elements
US10007343B2 (en) 2016-03-31 2018-06-26 Apple Inc. Force sensor in an input device
US10090320B2 (en) 2016-05-19 2018-10-02 Toshiba Memory Corporation Semiconductor device and method for manufacturing the same
US10133418B2 (en) 2016-09-07 2018-11-20 Apple Inc. Force sensing in an electronic device using a single layer of strain-sensitive structures
US10444091B2 (en) 2017-04-11 2019-10-15 Apple Inc. Row column architecture for strain sensing
US10309846B2 (en) 2017-07-24 2019-06-04 Apple Inc. Magnetic field cancellation for strain sensors
CN107613665B (zh) * 2017-08-11 2020-08-21 惠州市超频三全周光智能照明科技有限公司 多层导通构造加工方法、线性电路板加工方法及线光源
CN107567206B (zh) * 2017-08-11 2020-11-10 惠州市超频三全周光智能照明科技有限公司 双面导通构造加工方法、线性电路板加工方法及线光源
CN108257878A (zh) * 2018-01-11 2018-07-06 郑州云海信息技术有限公司 一种增强qfn封装焊接效果的方法及qfn封装
US10866683B2 (en) 2018-08-27 2020-12-15 Apple Inc. Force or touch sensing on a mobile device using capacitive or pressure sensing
US10782818B2 (en) 2018-08-29 2020-09-22 Apple Inc. Load cell array for detection of force input to an electronic device enclosure
US11024551B1 (en) 2020-01-07 2021-06-01 International Business Machines Corporation Metal replacement vertical interconnections for buried capacitance
US11490519B2 (en) * 2021-01-11 2022-11-01 X-Celeprint Limited Printed stacked micro-devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58178547A (ja) * 1982-04-12 1983-10-19 Matsushita Electric Ind Co Ltd 電気部品組立体およびその製造方法
SU1616439A1 (ru) * 1989-02-03 1996-01-20 Д.М. Боднарь Способ создания многоуровневых межсоединений интегральных схем
US5093708A (en) * 1990-08-20 1992-03-03 Grumman Aerospace Corporation Multilayer integrated circuit module
US5311401A (en) * 1991-07-09 1994-05-10 Hughes Aircraft Company Stacked chip assembly and manufacturing method therefor
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5969380A (en) 1996-06-07 1999-10-19 Micron Technology, Inc. Three dimensional ferroelectric memory
FR2751328B1 (fr) * 1996-07-17 1998-10-09 Oxis International Sa Utilisation de nouveaux composes organoselenies comme agents pro-oxydants ainsi que leurs procedes de preparation et des compositions pharmaceutiques en comportant application
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
JP3765952B2 (ja) * 1999-10-19 2006-04-12 富士通株式会社 半導体装置
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US6664639B2 (en) * 2000-12-22 2003-12-16 Matrix Semiconductor, Inc. Contact and via structure and method of fabrication

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510910B2 (en) 2003-09-26 2009-03-31 Sony Corporation Semiconductor device and production method thereof
JP2007523482A (ja) * 2004-02-18 2007-08-16 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 半導体チップの積層を備えた半導体素子、および、その製造方法
JP2005252226A (ja) * 2004-03-05 2005-09-15 Toppoly Optoelectronics Corp 表示パネル用のリードパッド構造とその製造方法およびリードパッドアレイ構造
JP2008544519A (ja) * 2005-06-14 2008-12-04 シン フイルム エレクトロニクス エイエスエイ 強誘電体メモリ・デバイスの作製方法
JP2008118075A (ja) * 2006-11-08 2008-05-22 Seiko Epson Corp 電子部品の実装方法、電子基板、及び電子機器
JP2009054835A (ja) * 2007-08-28 2009-03-12 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2008177589A (ja) 2008-07-31
WO2001069679A1 (en) 2001-09-20
US20030218191A1 (en) 2003-11-27
CA2403231A1 (en) 2001-09-20
NO20001360D0 (no) 2000-03-15
EP1287560A1 (en) 2003-03-05
US7211885B2 (en) 2007-05-01
NO20011330D0 (no) 2001-03-15
CA2403231C (en) 2007-05-01
NO313679B1 (no) 2002-11-11
RU2237948C2 (ru) 2004-10-10
AU4487701A (en) 2001-09-24
CN1418374A (zh) 2003-05-14
KR100488256B1 (ko) 2005-05-11
RU2002125873A (ru) 2004-03-27
US20030024731A1 (en) 2003-02-06
JP2008182252A (ja) 2008-08-07
NO20011330L (no) 2001-09-17
KR20020080484A (ko) 2002-10-23
AU775011B2 (en) 2004-07-15
CN1214462C (zh) 2005-08-10
HK1054616A1 (en) 2003-12-05

Similar Documents

Publication Publication Date Title
JP2003526945A (ja) スタックにおける電気的相互垂直接続
EP3757737B1 (en) Display device
US4770640A (en) Electrical interconnection device for integrated circuits
JPH11505071A (ja) マルチステートエレメントを有するメモリー・アレーと該アレーあるいは該アレーのセルを形成するための方法
JP2002500430A (ja) 読出し専用メモリ及び読出し専用メモリ装置
CN109920828B (zh) 一种oled基板及其制备方法
JP2003528354A (ja) 電子装置の多次元アドレス動作アーキテクチュア
CN1395312A (zh) 减小便携廉价耐用存储器阵列中串音的器件和制作工艺
KR100437925B1 (ko) 스케일러블 데이터 프로세싱 장치
TWI323935B (en) An electrical device and a method for manufacturing the same
WO2003036711A3 (en) Fill pattern generation for spin-on glass and related self-planarization deposition
JPH0360188A (ja) 高密度集積回路を有する接続板の多層配線網の形成方法
CN115172390B (zh) 一种显示面板及其制造方法
CN1582481A (zh) 存储结构的电极、方法和设备
JP3081528B2 (ja) 光電変換装置
RU2274913C2 (ru) Трехмерное запоминающее устройство
TWI299517B (en) Large line conductive pads for interconnection of stackable circuitry
Crawley et al. 3D molecular interconnection technology
CN113035833B (zh) 多层布线转接板及其制备方法
CN112394611B (zh) 掩膜板以及三维存储器的制作方法
US20220384721A1 (en) Phase change memory
WO2002023579A1 (en) Electronic device
CN117479692A (zh) 显示面板及显示装置
CN116997182A (zh) 存储器及其制造方法
JP4221853B2 (ja) 記憶装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061108

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070620

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080425

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20080822