KR20020080484A - 스택 내의 수직의 전기적 상호 접속 - Google Patents

스택 내의 수직의 전기적 상호 접속 Download PDF

Info

Publication number
KR20020080484A
KR20020080484A KR1020027012015A KR20027012015A KR20020080484A KR 20020080484 A KR20020080484 A KR 20020080484A KR 1020027012015 A KR1020027012015 A KR 1020027012015A KR 20027012015 A KR20027012015 A KR 20027012015A KR 20020080484 A KR20020080484 A KR 20020080484A
Authority
KR
South Korea
Prior art keywords
layers
layer
substrate
edge
stack
Prior art date
Application number
KR1020027012015A
Other languages
English (en)
Other versions
KR100488256B1 (ko
Inventor
페르-에릭 노르달
한스 구데 구드에센
게이르 아이. 레이스타드
괴란 구스타프손
Original Assignee
띤 필름 일렉트로닉스 에이에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 띤 필름 일렉트로닉스 에이에스에이 filed Critical 띤 필름 일렉트로닉스 에이에스에이
Publication of KR20020080484A publication Critical patent/KR20020080484A/ko
Application granted granted Critical
Publication of KR100488256B1 publication Critical patent/KR100488256B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

기판에 의해 지지되거나 샌드위치된 자기 지지 구조를 형성하는 적어도 2개의 스택된 층들을 갖는 메모리 및/또는 데이터 처리 장치에서, 여기서 상기 층들은 상기 층들 사이의 그리고/또는 상기 기판 내의 회로 소자에의 상호 접속들을 갖는 메모리 및/또는 처리 회로 소자를 포함하고, 상기 층들은 인접 층들이 상기 장치의 적어도 하나의 에지 상에 엇갈린 구조를 형성하도록 배열되고 적어도 하나의 전기적 에지 전도체는 하나의 층 상의 상기 에지 위로 그리고 동시에 하나의 계단 아래로 지나가도록 제공되며, 상기 스택 내의 수반하는 층들 중 어떤 것에서도 전기적 전도체에의 접속을 가능하게 한다. 이런 종류의 장치를 제조하기 위한 방법은 상기 층들이 엇갈린 구조를 형성하도록 연속적으로 상기 층들을 부가하여 한 번에 하나의 층을 부가하기 위한 단계 및 하나 또는 그 이상의 층 간의 에지 접속기들에 링크하기 위한 적어도 하나의 전기적 접촉 패드를 하나 또는 그 이상의 층들에 제공하는 단계를 포함한다.

Description

스택 내의 수직의 전기적 상호 접속 {VERTICAL ELECTRICAL INTERCONNECTIONS IN A STACK}
현대 전자공학적 미세 회로들은 대개는 절연 층들이 다양한 증착 및 에칭 기술들에 의해 패턴되고 처리되는 금속, 절연 및 반도전 재료들을 포함하는 층들을 분리하는 일련의 처리 단계들 내에서 실리콘 칩들 상에 층마다 구축된다. 상기 기판 및 상기 기판 위의 상기 층들 내에 위치된 구성 요소들과 서브 회로들 사이의 전기적 접속들은 하기의 아키텍쳐들에 필수적이다. 경로선(vias)이라고 언급되는 이런 접속들은 대개는 접속될 구성 요소들을 분리하는 사이 재료들(intervening materials)의 하나 또는 그 이상의 층들을 관통하는 금속 포스트들 또는 전선들의형태이다. 상기 경로선들은 상기 층-구축 공정 동안 제조되거나 이미 존재하는 층들을 통하여 상기 층들을 통한 채널들을 형성함(예를 들면, 에칭)에 이어서 상기 채널들 내로 금속 플러그들을 충전함으로써 삽입된다.
현재의 기술 상황의 실리콘 칩들은 20-30 마스킹 단계들을 포함할 수 있고, 직접적으로 또는 간접적으로 경로선에 접속하는 패턴된 금속의 층 내부의 리드들을 포함하는 분리된 층들의 숫자는 대개 3-5이다. 각 경로선은 가로질러진 또는 접속된 각 층 내에서 그와 연관된 일정량의 중개를 요한다: 상기 경로선 자체의 금속 단면에 부가하여, 상기 경로선과 직접 접촉하지 않을 인접한 회로 소자로부터 상기 경로선을 절연시키는 그 주위의 버퍼 존(buffer zone)이 할당되어야 하고, 패터닝 마스크들(patterning masks)의 등록 정확성 뿐만 아니라 각 층 내에 패터닝이 될 수 있는 한정된 정확도를 위해 허용 오차가 주어져야 한다.
상기 참조된 선행 기술은 위에서 참조된 바와 같이 실리콘 기판들 상에 구축된 장치들을 위해 적절하다고 일반적으로 증명된 바 있는데, 여기서 층들과 경로선들의 숫자는 작거나 적절하고, 매우 높은 정확도 리소그래피는 상기 칩 제조 공정의 필수적인 부분이다. 그러나, 경로선들은 상기 전체 제조 공정 내에서 상당히 큰 복잡한 피쳐를 나타내고, 양품율 및 비용에 영향을 미친다. 더욱이, 완전히 새로운 장치 아키텍쳐들 및 전자공학적 데이터 처리와 데이터 저장을 위한 제조 방법이 큰 상업적 부분들에 대해 심각한 경쟁자들로서 향후 몇 년 내에 나타날 것으로 예측된다. 상기 새로운 아키텍쳐들의 통상의 특징은 매우 많은 층들을 포함하는 조밀한 스택들 내에 박막 일렉트로닉스를 결합하는 것이다. 많은 예들에서, 이런장치들은 얇은 중합체 기판들 상의 롤-대-롤(roll-to-roll) 처리와 같은 고용량 기술들에 의해 제조될 것이다. 이러한 관계에서, 전통적인 경로선 접속 기술들은 비용 부담이 클 뿐만 아니라 전체적으로 기술면에서 부적절할 것이다.
본 발명은 서로 부분적으로 또는 완전히 중첩하는 적어도 2개의 스택된 층들을 갖는 메모리 및/또는 데이터 처리 장치에 관한 발명으로서, 여기서 상기 층들은 기판에 의해 지지되거나 대체적으로 상기 스택된 층들의 샌드위치된 자기-지지 구조를 형성하고 상기 스택 내의 적어도 2개의 층들은 적어도 하나의 다른 층 및/또는 기판 내의 메모리 및/또는 처리 회로 소자에 전기적으로 접속되는 메모리 및/또는 처리 회로 소자를 포함하며; 본 발명은 이런 종류의 장치를 제조하기 위한 방법에 관한 발명이다.
본 발명은 첨부된 도면들을 참조하여 상세히 기술될 것이다.
도 1a는 여기서 피라미드 유형으로 언급되는 일반적인 장치의 측면도를 도시한다. 그것은 분리되어 위치되지만 기부 기판 상에 탑재된 판 또는 막 층들을 서로 접착하는 스택된 기능적인 유닛들로 구성된다. 주어진 층의 상부 표면 상의 회로 소자는 상기 판의 노출된 에지 영역 상의 집중된 접촉 패드와 전기적으로 접속된다.
도 1b는 도 1a의 측면도와 일치하는 2개의 대체적인 아키텍쳐들의 상면도를 도시한다. 도 1b에서 상기 구조는 하나의 방향에서 계단 구조이고(steped), 도 1c에서 두 방향에서 계단 구조이다.
도 2는 도 1a에 도시된 것과 유사한 구조를 도시하지만, 이제 각 층의 상기 에지는 경사지거나 좁아진다.
도 3은 도 1c에서 도시된 것과 유사한 구조를 도시하지만, 이제 다수의 접촉 패드들이 각 계단 상에 제공되고 층 내부의 그리고 층 간의 접속들의 패칭(patching)을 위한 가능성을 야기한다.
도 4a 내지 도 4c는 도 1a에서와 유사한 구조들을 도시하지만, 이 경우에 상기 스택은 자기 지지적인데, 즉, 어떠한 지지 기판도 없다.
도 4d는 또한 자기 지지 구조를 도시한다. 이 경우에 각 층의 양 측면은 분리되어 접근될 수 있다.
도 5a 내지 도 5e는 도 1a에 도시된 상기 유형의 구조들을 형성하기 위한 계단들을 제조하는 예를 도시한다.
도 6a 내지 도 6d는 도 1a에서 도시된 상기 유형의 구조들을 형성하기 위한 계단들을 제조하는 도 5a 내지 도 5e의 예에 대체적인 예를 도시한다. 이 경우에, 상기 에지 접속들의 제조 시에 고해상도 광학 리소그래피를 사용할 때 예를 들면 필드의 제한된 깊이에 따르기 위해, 에지 접속들은 동시에 하나의 계단으로 제조된다.
도 7은 여기서 반전된 피라미드 유형으로 언급되는 일반적인 장치의 측면도를 도시한다. 상기 피라미드 유형 장치들에 관해, 그것은 기부 기판 상에 탑재된 분리된 그렇지만 서로 접착하는 판들 상에 위치된 스택된 기능적인 유닛들로 구성된다. 그러나, 이 경우에 상기 스택 내의 각 층의 영역은 상기 기판으로부터의 거리가 증가할수록 증가한다. 각 층은 상기 기판 내의/상의 전용의 랜딩 패드들(landing pads)에의 그 분리된 접근을 갖는다.
도 8a 내지 도 8g는 도 7에 도시된 상기 유형의 구조들을 형성하기 위한 제조 순서의 예를 도시한다.
도 9a 내지 도 9b는 상기 피라미드 및 반전된 피라미드에 대하여, 각각 스택 에지를 가로지르는 접속기들의 패터닝이 상기 스택 내의 상기 층들의 평면들에 비스듬한 각도로의 패터닝에 의해, 적절한 필드의 깊이 필요 조건과 그에 따라 고해상도로 달성될 수 있는 방법을 도시한다.
도 10은 선행 기술의 수동 매트릭스 배열을 도시한다.
도 11a 내지 도 11m은 스택된 수동 매트릭스 어드레스된 메모리(stacked, passive matrix addressed memory)를 제조할 때의 계단들을 제조하는 예를 도시한다. 간단하게는, 도시된 상기 장치는 오직 2 워드선들, 3 비트선들 및 3 메모리 층들만 갖는다.
서로 부분적으로 또는 완전히 중첩하는 2개의 또는 그 이상의 판 또는 막 형태의 기능적인 부분들을 포함하는 스택을 결합하는 메모리 및/또는 처리 장치들에서, 방법들과 기술적인 해결책들을 제공함으로써 전기적 상호 접속들이 층들 사이 및/또는 층들과 아래의 기판들 사이에 형성될 수 있는 것이 본 발명의 주 목적이다.
또한 상기 판 또는 막 형태의 기능적인 부분들의 숫자가 대개는 5-10을 초과하도록 커지는 경우에 이행될 수 있도록 하는 방법들과 기술적인 해결책들을 제공하는 것이 본 발명의 목적이다.
더 나아가 상기 판 또는 막 형태의 기능적인 부분들이 제조되고, 장치들이 고용량 저비용 기술들에 의해 조립되는 경우에 이행될 수 있도록 하는 방법들과 기술적인 해결책들을 제공하는 것이 본 발명의 목적이다.
상기 언급된 목적들과 더 나아간 특징들 및 장점들이 상기 층들이 인접 층들이 서로 상기 장치의 적어도 하나의 에지 상에서 엇갈린 구조를 형성하도록 배열되고, 상기 구조 내의 적어도 두 층들의 에지가 각 계단이 각 층의 두께에 대응하는 높이를 갖는 모난 또는 경사진 계단들의 집합을 형성하는 것과, 적어도 하나의 전기적 에지 전도체가 하나의 층의 에지의 위로 그리고 동시에 하나의 계단 아래로지나가도록 제공되고, 상기 엇갈린 구조에서 수반하는 상기 층들 중 어느 것에서도 전기적 전도체에 상기 접속을 가능케 하는 것을 특징으로 하는 장치; 그리고 상기 층들이 엇갈린 구조를 형성하도록 연속적으로 상기 층들을 부가하여 한 번에 하나의 층을 부가하기 위한 단계 및 하나 또는 그 이상의 층 간의 에지 접속기들에 링크하기 위한 적어도 하나의 전기적 접촉 패드를 각 층에 제공하기 위한 단계를 포함하는 것을 특징으로 하는 방법을 갖는 본 발명에 따라 실현된다.
본 발명에 따른 상기 장치의 유리한 실시예는 상기 엇갈린 구조의 에지 위로 지나가고 둘 또는 그 이상의 그리고 다수에 달하는 인접 층들 내의 층 내의 전도체들에 전기적으로 접속되도록 제공되는, 하나의 계단을 동시에 넘는 적어도 하나의 전기적 전도체를 포함한다.
이러한 관계에서 상기 층 내의 전도체들이 하기의 인접 층의 위의 그리고/또는 아래의 상기 인접 층에 가까운 상기 계단을 넘는 전기적 전도체들 사이에 전기적 접속들을 형성하는 것이 바람직하다.
본 발명에 따른 상기 방법의 제 1의 유리한 실시예에서 상기 층들이 지지 기판 상에 제공되고 상기 엇갈린 구조를 형성하는 단계가 계단 피라미드로서 형성된다.
상기 방법의 제 2의 유리한 실시예에서 상기 층들이 지지 기판 상에 제공되고, 상기 엇갈린 구조가 반전된 피라미드로서 형성되며, 상기 각 층들은 하나의 계단을 넘는 상기 전기적 에지 접속기들을 통해 상기 기판에 접속된다.
최종적으로, 본 발명에 따른 방법에서 다음 중 하나, 즉, 리소그래피, 드라이 에칭, 잉크젯 인쇄, 실크 스크린 인쇄, 소프트 리소그래피, 전기 분해, 또는 제 위치에서의 전환 중에서 선택된 처리에서 상기 에지 접속기들을 형성하는 단계는 유리한 것으로 고려된다.
본 발명에 따라, 스택 내의 층들 사이 그리고/또는 상기 층들과 지지 기판들 사이의 전기적 접속들은 도 1a 내지 도 1c에 개략적으로 도시된 바와 같이 상기 스택의 계단 형태인 또는 경사진 에지를 넘음으로써 형성된다.
도 1은 통상의 접속기가 상기 기판 내의 노출된 접촉 패드와 상기 스택의 계단들 상의 노출된 전도체들 사이에 전기적 접촉을 제공하는 스택의 측면도를 도시한다.
도 1b는 상기 층 내의 상기 회로 소자의 특정한 부분들에 층 내부의 전도체들에 의해 전기적으로 링크되는 각 주어진 층 내의 노출된 접촉 패드들을 갖는, 도 1a의 상기 스택의 상면도를 도시한다. 상기 도면에서, 상기 상부 층 내의 회로 소자는 교차 무늬의 필드로서 도시된다. 후자는 물론 물리적으로 분리된 구성 요소들 또는 회로들의 하나 또는 그 이상의 네트워크들을 나타낼 수 있고, 도면에서 도시된 상기 기판에의 2개의 접속 경로들은 상기 층 내부의 회로 소자의 다른 부분들에 결합한다.
도 1c는 도 1a의 측면도와 또한 양립 가능한 다른 스택의 상면도를 도시한다. 이 경우에, 상기 스택은 2개의 서로 직교하는 방향의 계단 구조인데, 이는 상기 기판 상에서 상기 접촉하는 패드 위치를 넓히는 것은 물론 결합 목적을 위해 증가된 노출된 계단 구조의 영역을 제공한다. 명백하게는, 3, 4, 5 등 방향으로 많은 대체적으로 계단 형태의 구조들은 여기서 설명된 원리들의 직접적인 확대 해석에 의해 가능하다.
상기 접속기가 주어진 계단을 올라가는 지점에서 전기적 연속성을 깨뜨릴 위험을 감소시키기 위해, 도 2를 참조하면 상기 계단은 에지에서 둥근 형태이거나 점차적인 경사 형태일 수 있다.
도 1 및 도 2에서 도시된 일반적인 에지 접속성은 하나의 전극 증착 단계(도 5e 참조) 또는 일련의 증착 동작들(도 6b 내지 도 6d 참조)에서 달성될 수 있다. 후자의 경우에, 각 증착 동작은 상기 에지 구조 내의 예를 들어 하나의 계단과 같은 전체 에지 높이의 더 작은 부분을 넘는 단계를 포함하고, 몇몇의 계단들을 가로지르는 전기적 접속의 연속성이 계속적으로 증착된 전극들 사이의 중첩에 의해 달성된다.
상기 스택 내의 각 층 자체는 전기적 콘딧들(conduits), 능동 회로 소자 및 예를 들어 데이터 저장 목적의 메모리 재료과 같은 기능적인 재료들을 포함하는 샌드위치 형태의 서브층들일 수 있다. 상기 선택된 기술들에 의존하여, 각 층은 상기 스택에 구축되기 전에 지지 막 부재 상에 선행 제조될 수 있거나, 상기 스택 자체의 표면 상으로의 하나 또는 일련의 증착 처리들에 의해 구축될 수 있다. 전자의 경우에, 각 층은 그것이 상기 선행 제조와 스택 추가 처리 동안 영향 받기 쉬운 압력에 관해 상기 지지 막의 구조적인 강도에 의해 더 낮은 한계가 정의될 수 있는 두께를 갖는다. 후자의 경우에, 상기 층 두께는 단일층 범위에 이르기까지 훨씬 더 작아질 수 있다.
선행 기술 유형의 관통 경로선들과 본 발명의 원리들을 결합하는 것이 가능하지만, 상기 두 가지를 정성적으로 분리하는 어떤 현저한 특징들에 주목하여야 한다.
- 본 발명에서, 층 내부의 패칭은 물론 스택 내의 수직적인 접속성이 상기 스택 내의 층들이 형성된후에제조 동작들에서 달성될 수 있는데, 이는 제조 전략들(재료 호환 가능성 문제; 포스트 스태킹(post stacking)과 같은 장치들의 주문 제조)을 선택할 때 증가된 유연성을 제공한다.
- 본 발명에서, 어떠한 에칭, 드릴링(drilling) 또는 유사한 동작도 상기 스택 내의 층들을 통하는 접속 채널들을 개방하기 위해 필요하지 않다.
- 본 발명은 중합체에 기초하는 장치들의 롤-대-롤 생산과 같은 저비용, 고용량 동작들에서 스택된 장치들의 대량 제조를 향한 실제의 루트를 제공한다.
무기물, 저중합체 또는 중합체들을 사용하는 박막에 기초하는 능동 회로 소자는 상업적인 일렉트로닉스의 주류에 들어가기 때문에, "스마트" 층들, 즉, 개별적인 처리 성능을 갖는 층들을 갖는 스택된 장치들이 보편적으로 될 것이 기대된다. 상기 스태킹 구상에 내재하는 가능성들을 강화하는 것에 더하여, 이것은 버스 유형의 에지 접속들이 상기 스택에 걸쳐 전체적으로 분배되고 의도된 상기 층들에의해 선택적으로 포착된 메세지들을 전송할 수 있다는 것을 암시한다. 한편으로는, 본 발명의 상기 상호 접속 구상들이 회로 소자를 디코딩함이 없이 판들 또는 막들을 포함하는 스택들을 포함할 수 있고, 이 경우에 상기 판들에의 전용의 에지 접속들이 제공되어야 할 수 있다. 후자의 극단적인 경우는 모든 층들이 "벙어리 상태"이고 각 층이 그 외의 케이블 접속된 위치에서 지지 기판 또는 회로 소자 상의 구동 회로 소자에의 전용의 전기적 접속들을 갖는다. 이어서, 개별 층들 내의 가능한 전자공학적 성능들의 이러한 다른 관점들은 더 이상 자세히 다뤄지지 않을 것이고, 본 발명에 따른 해결책들의 적절한 선택들이 당업자에게 자명할 것이다.
바람직한 실시예와 연관된 더욱 자세한 논의들로 돌아가기 전에, 본 발명의 어떤 일반적인 관점들이 지적될 수 있다.
이들의 예들이 도 1, 도 2 및 도 3에서 도시된다. 스택 내의 주어진 층 상의 에지 접속들은 접촉 목적을 위해 상기 층의 에지 영역을 할당함으로써 설정되고, 상기 스택 내의 층들은 일련의 계단들에 서로 배열된다. 상기 스택은 도 1b에서 도시된 바와 같이, 오직 하나의 방향으로만 계단 구조가 될 수 있거나, 둘 또는 그 이상의 방향(예를 들면, 도 1c 참조)으로 계단 구조가 될 수 있다. 이런 계단들은 접촉들의 제조 동안 노출되지만, 코팅 등에 의해 계속적으로 보호될 수 있다.
층 간의 및/또는 층-대-기판의 접촉선들의 응용은 고용량, 정밀도에 비해 저비용, 고비용인 범위의 기술들에 의해 수행될 수 있다. 만약 정밀도가 비용보다 덜 중요하다면, 이로써 형성된 상기 에지 전도체들이 상기 스택 내의 상기 계단들을 넘을 수 있어야만 한다는 조건 하에 인쇄 기술들이 선호될 것이다(잉크젯, 실크스크린, 스탬플링(stampling), 정전 증착). 고밀도 장치들에서, 에지 접속기들은 고정밀도로 정의되어야 하는데, 여기서 그것들은 주어진 층의 상기 계단 상의 작은 접촉 영역에 접속될 뿐만 아니라 상기 스택의 에지를 올라가고 각 측면을 가능한 적게 침식할 것이다. 그러므로, 스택의 하나의 에지는 상기 측면을 올라가는 수백 또는 수천의 평행한 전도체들을 포함하는 것이 당연하다(실용적인 이유를 들면, 오직 하나의 또는 적은 전도선들은 여기 도면에서 도시됨).
고정밀도로 에지 접속기들을 형성하기 위한 기술들은 입자 밀링(particle milling), "소프트 리소그래피" 및 전기 분해와 같은 고정밀도 스탬플링은 물론 습윤 또는 건조 에칭을 포함하는 리소그래피 기술들을 포함한다. 제한된 필드의 깊이가 가장 높은 해상도의 기술들에 일반적인데, 이는 각 계단의 높이 및/또는 하나의 제조 단계에서 전기적으로 브리지될 수 있는 계단들의 숫자를 제한한다. 상기 경우에, 통상의 전도체(파워; 버스...)의 단일 응용이 도 5에서 다음과 같이 사용될 수 있다:
도 5a는 접촉 패드들에 접속하는 회로를 갖는, 상기 스택의 구축 전의 기판을 도시한다.
도 5b는 절연 층이 상기 기판에 화학적 또는 전기적으로 간섭하는 상기 기판의 부분들을 마스크 벗기는 방법을 도시하는데, 이는 노출된 상기 접촉 패드들을 떠나게 된다. 제 1 층 회로는 상기 에지 근방에 접촉 패드들을 갖는, 상기 절연 층 상에 적용된다.
도 5c는 제 2 절연 층과 상기 에지 근방의 접촉 패드들을 갖는 이어지는 회로 소자의 도포를 뒤따르는 상태를 도시한다.
도 5d는 상기 계단 에지를 따라 순서대로 배열된 노출된 접촉 패드들을 갖는, 제 3 절연층과 회로 소자의 도포 후의 상기 스택을 도시한다.
도 5e는 전도선이 상기 계단들 상의 접속 패드들의 각 열에 따라 도포되는 방법을 도시하는데, 이는 상기 기판 내의 상기 접속 패드들에 이러한 패드들을 링크한다.
층 간의 그리고 층-기판 접속들의 단일-계단 응용은 도 6a 내지 도 6d에 도시된 바와 같이 계단식 접근으로써 대체될 수 있다:
도 6a는 도 5a와 유사한, 회로 소자 및 접속 패드들을 갖는 기판을 도시한다.
도 6b는 회로 소자 및 상부의 접속 패드들을 갖는, 절연 층이 도포되는 방법을 도시한다.
도 6c는 전기적 접속이 상기 기판 내의 접속 패드들과 상기 스택 내의 제 1 층의 에지에서의 대응하는 패드들 사이에 설정되는 방법을 도시한다.
도 6c는 상부의 회로 소자를 갖는 제 2 절연 층이 도포된 후의 상태를 도시하는데, 후자는 상기 아래 계단의 노출된 전도체들에 패드들을 접속하는 접속된 경로선이다.
도 6d는 마찬가지로 상기 아래 층에의 전기적 링크들과 그곳에서부터의 상기 기판에의 전기적 링크들을 갖는, 상기 스택 내의 제 3 층이 설정되는 방법을 도시한다.
이런 방법으로, 각 계단의 높이만이 어떠한 바람직한 전체 스택 높이를 달성하기 위해 임의로 반복될 수 있는 각 접촉 동작 시에 결정된다. 대체적인 접근은 도 9a 내지 도 9b에서 도시된다: 여기서, 상기 스택의 측면 상의 계단들은 선형의 경사를 나타내도록 배열된다. 도시될 수 있는 바와 같이, 상기 스택의 전체 높이에 걸치는 전도체들의 도포를 위한 필드의 요구되는 깊이는 비스듬한 각도에서 상기 에지를 개시함으로써 매우 작아질 수 있다.
상기 스택 내의 상기 층들의 사용 가능한 영역을 최대화하기 위해, 상기 계단의 노출된 부분에 의해 점유된 어떠한 주어진 층 상의 영역이 작게 유지되어야 하지만, 이것은 상기 장치의 제조의 편의에 대비하여 중요시되어야 한다: 얕은 계단은 상기 접촉 처리들에 더 작은 허용 오차를 요구하고, 상기 스택의 에지 경사를 가파르게 한다. 후자의 관점은 비스듬한 각도로의 전도체들의 도포에 의해 에지 접속들을 형성하는 것이 바람직한 경우에 쓸모 없는 것일 수 있다(위의 도 9a 내지 도 9b 참조). 계단들이 무한히 얕은 제한적인 경우에, 상기 스택은 일직선의 에지를 가질 것이고, 그 다음에 주어진 층 내의 회로 소자는 상기 층의 에지로 연장하고 노출된 전기적 접촉 재료를 상기 에지로부터 옆으로 제공하는 전기적 와이어링에 의해 접근되어야 한다.
도 7을 참조해 보라. 이 경우에, 상기 스택은 물리적인 지지를 제공하고 도시된 바와 같이 그 표면에 전기적 접촉 영역을 갖는 기판 상에 층별로 구축된다. 각 연속적인 층은 상기 계단 구조인 에지에서 이전의 층을 넘어서 연장하고 대개는 각 층의 전체 면적이 상기 기판으로부터의 거리와 함께 증가하도록 한다. 각 층에상기 기판 내의 가능한 구동 회로 소자에의 직접적인 접근을 제공하는 것에 더하여, 상기 기판이 실리콘 칩인 경우에서와 같이, 상기 기판 내의 전기적 콘딧들은 상기 스택 내의 분리된 층들을 도시된 접촉 패드들을 통하여 서로 전기적으로 접속한다.
상기 반전된 피라미드 유형의 스택을 위한 제조 순서의 예가 도 8a 내지 도 8g에서 도시되는데,
도 8a는 접속 패드들을 갖는 기판이고,
도 8b는 절연 층이 부가되고, 상기 스택에 의하여 커버될 상기 기판의 부분을 마스킹하지만, 노출된 접촉 패드들을 떠나는 방법을 도시하며,
도 8c는 상기 기판 상의 접촉 패드들의 제 1 열에 접속되는 상기 제 1 스택 층 내의 전극들의 집합의 도포 후의 상태를 도시하고,
도 8d는 제 2 절연층이 상기 제 1 층 전극들을 마스크 벗기고, 상기 기판 상의 노출된 제 2 층과 연속 층 전극들을 떠나는 방법을 도시하며,
도 8e는 전극들의 제 2 층 집합이 도포되고, 상기 기판 상의 접속 패드들로부터 두 계단을 올라가는 방법을 도시하고,
도 8f는 제 3 절연 층이 도포되고, 상기 노출된 기판 내의 제 3 층 접속 패드들을 떠나는 방법을 도시하며, 그리고
도 8g는 최종적으로 전극들의 집합이 도포되고, 상기 기판 내의 적절한 접속 패드들에 전기적 접속들을 제공하는 방법을 도시한다.
관찰될 수 있는 바와 같이, 도 5 및 도 6에서 도시된 예와는 반대로, 후자의처리는 상기 스택 내의 개별 층들에 분리된 접근을 제공한다.
도 4a 내지 도 4d에서 도시된 바와 같이, 스택들은 지지 기판 없이 형성될 수 있고, 위의 기판에 기초하는 변형들에 덧붙여 논의된 것들의 사소한 확대 해석에 의해 연역될 수 있는 특성들을 갖는다. 자기 지지 구조의 특별한 관점은 노출된 에지들에의 접근의 증가이고, 도 4d에 도시된 바와 같이 2면의 접촉을 위한 기회들을 제공한다.
수동 매트릭스 배열은 도 10에서 도시된다: 그것은 상기 워드선들과 비트선들 사이의 교차점들에 위치된 어드레스된 셀들을 제공하기 위한, 간단하고, 조밀한 아키텍쳐를 제공하고, 메모리 장치들과 디스플레이들을 포함하는 응용들에서 사용된다.
구체적으로는, 바람직한 실시예의 예시는 메모리 장치들의 경우에 초점을 맞추겠지만, 일반적인 원리들은 또한 장치들의 다른 유형들에 적용 가능할 것이다:
상기 교차 전극들은 메모리 재료의 전체 층을 샌드위치시키는데, 메모리 셀은 워드선과 비트선의 각 교차점 사이의 볼륨 내에 형성된다. 주어진 셀은 상기 셀에서 상기 워드선과 비트선 전극들 교차점을 능동화시킴으로써 기록되고, 판독되고 삭제될 수 있다(도 10에서, 상기 능동화된 선들이 더 어두운 색으로 도시됨). 워드선들 및 비트선들 사이에 샌드위치된 메모리 재료의 판을 포함하는 메모리 매트릭스는 각 방향에서의 수백 또는 수천의 상기 선들을 포함하고 거시적인 거리(밀리미터 내지 센티미터)를 가로질러 옆으로 연장할 수 있다. 그러나, 이런 구조의 두께는 대개는 마이크로미터 단위이거나 더 작은 단위로 매우 작다. 매트릭스를포함하는 각 층이 상기 스택 내의 다른 층들로부터의 혼신 간섭에 대하여 전기적으로 절연되는 단일 칩 구조 내에서 서로의 위에 상기 매트릭스들을 스태킹함으로써, 메모리 셀들의 매우 높은 볼륨 측정의 밀도가 달성될 수 있다.
큰 매트릭스들의 고밀도 스택 내에서, 적절한 구동 회로 소자에 접속되어야 하는 상기 장치 내의 매트릭스 선들의 숫자는 매우 클 것이다. 만약에 상기 지지 기판 내에 위치된 스위칭, 멀티플렉싱, 감지 또는 처리를 위한 모든 능동 회로 소자를 갖는, 상기 스택 내의 층들이 수동 상태라면, 상기 스택 내의 개별 층들과 상기 기판 사이의 직접적인 전기적 접속들의 숫자는 상기 장치 내의 매트릭스 선들의 전체 숫자와 거의 비슷하게 될 것이고, 제조 결과들이 가장 중요해질 것이다.
도 11a 내지 도 11m은 수동 매트릭스 장치들의 조밀한 스택이 상기 기판에 고밀도 전기적 접속성을 제공하는 일련의 제조 단계들에서 제조될 수 있는 방법의 예를 도시한다. 이 예에서, 분리된 층들 내의 대응하는 워드선들은 공동의 전도체에 접속되는 반면, 분리된 비트선들의 집합은 각 층에 대하여 제공된다.
도 11a는 노출된 접촉 패드들을 갖는, 상기 스택의 증착 전의 기판을 도시한다.
도 11b는 기판과 스택 사이의 전기적 또는 화학적 간섭에 대항하여 보호하기 위한 절연 층을 갖는 기판을 도시한다.
도 11c는 상기 스택 내의 제 1 층에 대한 비트선들이 배치되어, 상기 기판 내의 비트선 접속 패드들의 제 1 열에 접속되는 방법을 도시한다.
도 11d는 기능적인 재료의 막, 이 경우에는 메모리 성능을 갖는 막이 상기비트선들의 상부에 증착되는 방법을 도시한다.
도 11e는 상기 워드선들이 배치되어, 상기 기판 내의 워드선 접속 패드들의 열에 접속되는 방법을 도시한다.
도 11f는 절연 층이 도포되어, 상기 기판 내의 비트선 접속 패드들의 제 1 열을 마스크 벗기고 상기 스택 내의 제 1 메모리 장치를 완결한 후의 상태를 도시한다.
도 11g는 상기 제 2 메모리 장치의 비트선들이 상기 기판 내의 비트선 패드들의 제 2 열에 접속되도록 도포되는 방법을 도시한다.
도 11h는 메모리 성능을 갖는 상기 막이 상기 비트선들의 상부에 도포되는 방법을 도시한다.
도 11i는 상기 워드선들이 도포되어, 상기 아래 층 내의 노출된 워드선 세그먼트들에 접속되고, 이로써 상기 기판 내의 접촉 패드들에의 접촉을 달성하는 방법을 도시한다.
도 11j는 절연 막이 도포되어, 상기 기판 내의 비트선 접속 패드들의 제 2 열을 마스크 벗기는 방법을 도시한다.
도 11k는 상기 스택의 제 3 메모리 매트릭스 내의 비트선들의 보완물이 도포되어, 상기 기판 내의 비트선 접속 패드들의 제 3 열에 접속되는 방법을 도시한다.
도 11l은 메모리 성능을 갖는 상기 막이 상기 비트선들의 상부 상에 도포되는 방법을 도시한다.
도 11m은 상기 스택 내의 상기 제 3 메모리 매트릭스 장치에 아래 층 내의상기 노출된 워드선 세그먼트들에 접속되는 비트선들이 공급되어, 상기 기판 내의 상기 워드선 접속 패드들의 아래에 전기적 접촉을 제공하는 방법을 최종적으로 도시한다.
명백하게, 제조 단계들의 위의 상세한 설명은 일련의 스택된 메모리 매트릭스들을 형성하기 위해 사용될 수 있는 본 발명에 따른 몇몇의 대체적인 처리들 중 하나만을 보여준다. 그러므로, 도 5a 내지 도 5e에 도시된 것과 유사한 처리들에 의해 하나의 계단에서 상기 워드선을 형성하는 것은 어떤 예들에서 바람직할 수 있다. 마찬가지로, 도 11k에서 도시된 바와 같은 비트선들의 응용은 많은 층들이 하나의 제조 단계에서 결정되어야 한다는 사실을 암시한다. 만약 이것이 문제를 나타낸다면, 도 9b에서 도시된 바와 같은 대안이 존재하거나, 더 낮은 계단에의 패칭을 갖는 연속하는 접속들이 도 6a 내지 도 6d에서 도시된 것과 유사하게 사용될 것이다.

Claims (7)

  1. 서로 부분적으로 또는 완전히 중첩하는 적어도 2개의 스택된 층들을 갖는 메모리 및/또는 데이터 처리 장치로서,
    상기 층들은 기판에 의해 지지되거나 대체적으로 상기 스택된 층들의 샌드위치된 자기-지지 구조를 형성하고, 상기 스택 내의 적어도 2개의 층들은 적어도 하나의 다른 층 및/또는 상기 기판 내의 메모리 및/또는 처리 회로 소자에 전기적으로 접속되는 메모리 및/또는 처리 회로 소자를 포함하며,
    상기 층들은 인접 층들이 서로 상기 장치의 적어도 하나의 에지 상에 엇갈린 구조를 형성하도록 배열되고,
    상기 구조 내의 적어도 두 층들의 에지가 각 계단이 각 층의 두께에 대응하는 높이를 갖는 모난 또는 경사진 계단들의 집합을 형성하며,
    적어도 하나의 전기적 에지 전도체가 하나의 층의 에지의 위로 그리고 동시에 하나의 계단 아래로 지나가도록 제공되고,
    상기 엇갈린 구조에서 수반하는 상기 층들 중 어느 것에서도 전기적 전도체에 상기 접속을 가능케 하는 것을 특징으로 하는 장치.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 전기적 전도체가 상기 엇갈린 구조의 에지 위로 지나가고 둘 또는 그 이상의 그리고 다수에 달하는 인접 층들 내의 층 내의 전도체들에전기적으로 접속되도록 제공되며, 하나의 계단을 동시에 넘는 것을 특징으로 하는 장치.
  3. 제 2 항에 있어서,
    상기 층 내의 전도체들이 상기 위의 인접 층에 달하는 그리고/또는 상기 아래의 인접 층에 달하는 계단을 넘는 전기적 전도체들 사이에 전기적 접속을 형성하는 것을 특징으로 하는 장치.
  4. 서로 부분적으로 또는 완전히 중첩하는 적어도 2개의 스택된 층들을 갖는 메모리 및/또는 데이터 처리 장치를 제조하는 방법으로서,
    상기 층들은 기판에 의해 지지되거나 대체적으로 상기 스택된 층들의 샌드위치된 자기-지지 구조를 형성하고, 상기 스택 내의 적어도 2개의 층들은 적어도 하나의 다른 층 및/또는 기판 내의 메모리 및/또는 처리 회로 소자에 전기적으로 접속되는 메모리 및/또는 처리 회로 소자를 포함하며,
    상기 층들이 엇갈린 구조를 형성하도록 상기 층들을 연속적으로 부가하여 한 번에 하나의 층을 부가하기 위한 단계 그리고 하나 또는 그 이상의 층 간의 에지 접속기들에 링크하기 위한 적어도 하나의 전기적 접촉 패드를 하나 또는 그 이상의 층들에 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서,
    지지 기판 상에 상기 층들을 제공하는 단계, 그리고 계단 피라미드로서 상기 엇갈린 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제 4 항에 있어서,
    지지 기판 상에 상기 층들을 제공하는 단계와 반전된 피라미드로서 상기 엇갈린 구조를 형성하는 단계를 포함하고, 상기 전기적 에지 접속기들을 통하여 상기 기판에 접속되는 상기 층들의 각각이 하나의 계단을 넘는 것을 특징으로 하는 방법.
  7. 제 4 항에 있어서,
    리소그래피, 드라이 에칭, 잉크젯 인쇄, 실크 스크린 인쇄, 소프트 리소그래피, 전기 분해, 정전 증착 또는 제 위치에서의 전환(in situ conversion) 중에서 선택된 처리에서 상기 에지 접속기들을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
KR10-2002-7012015A 2000-03-15 2001-03-15 적층부내의 수직 전기적 상호접속부 KR100488256B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO20001360A NO20001360D0 (no) 2000-03-15 2000-03-15 Vertikale elektriske forbindelser i stabel
NO20001360 2000-03-15

Publications (2)

Publication Number Publication Date
KR20020080484A true KR20020080484A (ko) 2002-10-23
KR100488256B1 KR100488256B1 (ko) 2005-05-11

Family

ID=19910880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7012015A KR100488256B1 (ko) 2000-03-15 2001-03-15 적층부내의 수직 전기적 상호접속부

Country Status (11)

Country Link
US (2) US20030024731A1 (ko)
EP (1) EP1287560A1 (ko)
JP (3) JP2003526945A (ko)
KR (1) KR100488256B1 (ko)
CN (1) CN1214462C (ko)
AU (1) AU775011B2 (ko)
CA (1) CA2403231C (ko)
HK (1) HK1054616A1 (ko)
NO (2) NO20001360D0 (ko)
RU (1) RU2237948C2 (ko)
WO (1) WO2001069679A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734708B1 (ko) * 2004-09-09 2007-07-02 세이코 엡슨 가부시키가이샤 전자 장치

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
JP3838218B2 (ja) * 2003-05-19 2006-10-25 ソニー株式会社 面発光型半導体レーザ素子及びその製造方法
US6959134B2 (en) * 2003-06-30 2005-10-25 Intel Corporation Measuring the position of passively aligned optical components
JP3801160B2 (ja) * 2003-09-11 2006-07-26 セイコーエプソン株式会社 半導体素子、半導体装置、半導体素子の製造方法、半導体装置の製造方法及び電子機器
JP2005093703A (ja) * 2003-09-17 2005-04-07 Seiko Epson Corp タイル状素子用配線形成方法、タイル状素子用配線構造物及び電子機器
JP4206885B2 (ja) 2003-09-26 2009-01-14 ソニー株式会社 半導体装置の製造方法
US7732904B2 (en) * 2003-10-10 2010-06-08 Interconnect Portfolio Llc Multi-surface contact IC packaging structures and assemblies
US7652381B2 (en) 2003-11-13 2010-01-26 Interconnect Portfolio Llc Interconnect system without through-holes
US7280372B2 (en) * 2003-11-13 2007-10-09 Silicon Pipe Stair step printed circuit board structures for high speed signal transmissions
NO320176B1 (no) * 2004-02-03 2005-11-07 Kim Oyhus Stablede lag av gitter-minne koblet til integrert krets.
US7278855B2 (en) 2004-02-09 2007-10-09 Silicon Pipe, Inc High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture
DE102004008135A1 (de) * 2004-02-18 2005-09-22 Infineon Technologies Ag Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
TW200530655A (en) * 2004-03-05 2005-09-16 Toppoly Optoelectronics Corp Display panel, lead pad structure, lead pad array structure and method of fabricating the same
JP3992038B2 (ja) * 2004-11-16 2007-10-17 セイコーエプソン株式会社 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
JP2006270009A (ja) * 2005-02-25 2006-10-05 Seiko Epson Corp 電子装置の製造方法
NO324539B1 (no) * 2005-06-14 2007-11-19 Thin Film Electronics Asa Fremgangsmate i fabrikasjonen av en ferroelektrisk minneinnretning
US7706165B2 (en) * 2005-12-20 2010-04-27 Agfa-Gevaert Nv Ferroelectric passive memory cell, device and method of manufacture thereof
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
JP5018024B2 (ja) * 2006-11-08 2012-09-05 セイコーエプソン株式会社 電子部品の実装方法、電子基板、及び電子機器
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
JP4940063B2 (ja) * 2007-08-28 2012-05-30 株式会社東芝 半導体装置およびその製造方法
JP2009094432A (ja) * 2007-10-12 2009-04-30 Toshiba Corp 積層型半導体パッケージの製造方法
JP5126002B2 (ja) 2008-11-11 2013-01-23 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
KR101359117B1 (ko) 2009-01-27 2014-02-05 파나소닉 주식회사 반도체 칩의 실장 방법, 그 방법을 이용하여 얻어진 반도체 장치 및 반도체 칩의 접속 방법, 및, 표면에 배선이 설치된 입체 구조물 및 그 제법
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
US8476749B2 (en) * 2009-07-22 2013-07-02 Oracle America, Inc. High-bandwidth ramp-stack chip package
GB0913456D0 (en) * 2009-08-03 2009-09-16 Cambridge Entpr Ltd Printed electronic device
TW201203041A (en) * 2010-03-05 2012-01-16 Canatu Oy A touch sensitive film and a touch sensing device
JP5289484B2 (ja) * 2011-03-04 2013-09-11 株式会社東芝 積層型半導体装置の製造方法
US8765598B2 (en) * 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
CA2841189C (en) 2011-11-25 2018-05-15 Hoffmann Neopac Ag Insert for a drop dispensing tube spout
DE102012024599B4 (de) * 2011-12-20 2020-07-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Anordnung mit optisch transparenten und funktionalen Bauelementen
US20130234330A1 (en) * 2012-03-08 2013-09-12 Infineon Technologies Ag Semiconductor Packages and Methods of Formation Thereof
KR101691278B1 (ko) 2012-05-03 2017-01-09 애플 인크. 휨 빔에 의해 지지되는 플랫폼 상의 하중 측정을 위한 모멘트 보상형 휨 빔 센서
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing
US9891759B2 (en) 2012-09-28 2018-02-13 Apple Inc. Frustrated total internal reflection and capacitive sensing
US10817096B2 (en) 2014-02-06 2020-10-27 Apple Inc. Force sensor incorporated into display
US10168814B2 (en) 2012-12-14 2019-01-01 Apple Inc. Force sensing based on capacitance changes
WO2014098946A1 (en) 2012-12-17 2014-06-26 Changello Enterprise Llc Force detection in touch devices using piezoelectric sensors
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
JP2014130877A (ja) * 2012-12-28 2014-07-10 Yamaha Corp 半導体装置及びその製造方法
CN103325767B (zh) * 2013-02-07 2015-07-08 程君 一种集成化半导体显示板
US10386970B2 (en) 2013-02-08 2019-08-20 Apple Inc. Force determination based on capacitive sensing
CN103985683B (zh) * 2013-02-08 2017-04-12 精材科技股份有限公司 晶片封装体
US9351400B1 (en) 2013-02-21 2016-05-24 Apple Inc. Electrical connections between conductive contacts
US9532450B2 (en) 2013-03-12 2016-12-27 Apple Inc. Lowering the sheet resistance of a conductive layer
WO2014149023A1 (en) 2013-03-15 2014-09-25 Rinand Solutions Llc Force sensing of inputs through strain analysis
US10209148B2 (en) 2013-03-15 2019-02-19 Apple Inc. Force-sensitive fingerprint sensing input
US9851828B2 (en) 2013-03-15 2017-12-26 Apple Inc. Touch force deflection sensor
US9638591B1 (en) 2013-05-24 2017-05-02 Apple Inc. Display area force sensing using Bragg grating based wave guide sensors
TWI489922B (zh) * 2013-07-15 2015-06-21 Mpi Corp Multilayer circuit boards
US9671889B1 (en) 2013-07-25 2017-06-06 Apple Inc. Input member with capacitive sensor
CN105684177B (zh) 2013-10-28 2019-05-21 苹果公司 基于压电的力感测
AU2015100011B4 (en) 2014-01-13 2015-07-16 Apple Inc. Temperature compensating transparent force sensor
EP3072040B1 (en) 2014-02-12 2021-12-29 Apple Inc. Force determination employing sheet sensor and capacitive array
US10198123B2 (en) 2014-04-21 2019-02-05 Apple Inc. Mitigating noise in capacitive sensor
JP6600353B2 (ja) * 2014-09-24 2019-10-30 コーニンクレッカ フィリップス エヌ ヴェ プリント回路基板およびプリント回路基板配置
US10006937B2 (en) 2015-03-06 2018-06-26 Apple Inc. Capacitive sensors for electronic devices and methods of forming the same
US9691820B2 (en) * 2015-04-24 2017-06-27 Sony Semiconductor Solutions Corporation Block architecture for vertical memory array
US10161814B2 (en) 2015-05-27 2018-12-25 Apple Inc. Self-sealing sensor in an electronic device
US9612170B2 (en) 2015-07-21 2017-04-04 Apple Inc. Transparent strain sensors in an electronic device
US10055048B2 (en) 2015-07-31 2018-08-21 Apple Inc. Noise adaptive force touch
US9715301B2 (en) 2015-08-04 2017-07-25 Apple Inc. Proximity edge sensing
US9874965B2 (en) 2015-09-11 2018-01-23 Apple Inc. Transparent strain sensors in an electronic device
US9886118B2 (en) 2015-09-30 2018-02-06 Apple Inc. Transparent force sensitive structures in an electronic device
US10019085B2 (en) 2015-09-30 2018-07-10 Apple Inc. Sensor layer having a patterned compliant layer
WO2017143242A1 (en) 2016-02-19 2017-08-24 Apple Inc. Force sensing architectures
US10006820B2 (en) 2016-03-08 2018-06-26 Apple Inc. Magnetic interference avoidance in resistive sensors
US9941209B2 (en) 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
JP2017168641A (ja) 2016-03-16 2017-09-21 東芝メモリ株式会社 不揮発性半導体記憶装置及びその製造方法
US10007343B2 (en) 2016-03-31 2018-06-26 Apple Inc. Force sensor in an input device
US10209830B2 (en) 2016-03-31 2019-02-19 Apple Inc. Electronic device having direction-dependent strain elements
US10090320B2 (en) 2016-05-19 2018-10-02 Toshiba Memory Corporation Semiconductor device and method for manufacturing the same
US10133418B2 (en) 2016-09-07 2018-11-20 Apple Inc. Force sensing in an electronic device using a single layer of strain-sensitive structures
US10444091B2 (en) 2017-04-11 2019-10-15 Apple Inc. Row column architecture for strain sensing
US10309846B2 (en) 2017-07-24 2019-06-04 Apple Inc. Magnetic field cancellation for strain sensors
CN107613665B (zh) * 2017-08-11 2020-08-21 惠州市超频三全周光智能照明科技有限公司 多层导通构造加工方法、线性电路板加工方法及线光源
CN107567206B (zh) * 2017-08-11 2020-11-10 惠州市超频三全周光智能照明科技有限公司 双面导通构造加工方法、线性电路板加工方法及线光源
CN108257878A (zh) * 2018-01-11 2018-07-06 郑州云海信息技术有限公司 一种增强qfn封装焊接效果的方法及qfn封装
US10866683B2 (en) 2018-08-27 2020-12-15 Apple Inc. Force or touch sensing on a mobile device using capacitive or pressure sensing
US10782818B2 (en) 2018-08-29 2020-09-22 Apple Inc. Load cell array for detection of force input to an electronic device enclosure
US11024551B1 (en) 2020-01-07 2021-06-01 International Business Machines Corporation Metal replacement vertical interconnections for buried capacitance
US11490519B2 (en) * 2021-01-11 2022-11-01 X-Celeprint Limited Printed stacked micro-devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58178547A (ja) * 1982-04-12 1983-10-19 Matsushita Electric Ind Co Ltd 電気部品組立体およびその製造方法
SU1616439A1 (ru) * 1989-02-03 1996-01-20 Д.М. Боднарь Способ создания многоуровневых межсоединений интегральных схем
US5093708A (en) * 1990-08-20 1992-03-03 Grumman Aerospace Corporation Multilayer integrated circuit module
US5311401A (en) * 1991-07-09 1994-05-10 Hughes Aircraft Company Stacked chip assembly and manufacturing method therefor
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5969380A (en) 1996-06-07 1999-10-19 Micron Technology, Inc. Three dimensional ferroelectric memory
FR2751328B1 (fr) * 1996-07-17 1998-10-09 Oxis International Sa Utilisation de nouveaux composes organoselenies comme agents pro-oxydants ainsi que leurs procedes de preparation et des compositions pharmaceutiques en comportant application
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
JP3765952B2 (ja) * 1999-10-19 2006-04-12 富士通株式会社 半導体装置
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6664639B2 (en) * 2000-12-22 2003-12-16 Matrix Semiconductor, Inc. Contact and via structure and method of fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734708B1 (ko) * 2004-09-09 2007-07-02 세이코 엡슨 가부시키가이샤 전자 장치

Also Published As

Publication number Publication date
US20030024731A1 (en) 2003-02-06
NO20011330D0 (no) 2001-03-15
NO20011330L (no) 2001-09-17
JP2008177589A (ja) 2008-07-31
JP2008182252A (ja) 2008-08-07
KR100488256B1 (ko) 2005-05-11
US7211885B2 (en) 2007-05-01
RU2237948C2 (ru) 2004-10-10
NO313679B1 (no) 2002-11-11
CN1418374A (zh) 2003-05-14
JP2003526945A (ja) 2003-09-09
US20030218191A1 (en) 2003-11-27
CN1214462C (zh) 2005-08-10
RU2002125873A (ru) 2004-03-27
EP1287560A1 (en) 2003-03-05
NO20001360D0 (no) 2000-03-15
CA2403231A1 (en) 2001-09-20
CA2403231C (en) 2007-05-01
AU775011B2 (en) 2004-07-15
AU4487701A (en) 2001-09-24
HK1054616A1 (en) 2003-12-05
WO2001069679A1 (en) 2001-09-20

Similar Documents

Publication Publication Date Title
KR20020080484A (ko) 스택 내의 수직의 전기적 상호 접속
CN100397634C (zh) 包括再分布图案的半导体封装及其制造方法
JP4511561B2 (ja) 半導体チップの積層を備えた半導体素子、および、その製造方法
KR102385549B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
WO2014104516A1 (ko) 인터포저가 임베디드 되는 회로 보드, 이를 이용하는 전자 모듈 및 그 제조방법
US20050067694A1 (en) Spacerless die stacking
KR20010041574A (ko) 극소형 커패시터 어레이
CN103199078A (zh) 具有一体化结构组件的多层电子支撑结构
CN101123854A (zh) 电容器内置基板及其制造方法和电子元件装置
CN106373971A (zh) 晶片尺寸等级的感测晶片封装体及其制造方法
US20120299199A1 (en) Stacked wafer level package having a reduced size
US20020117753A1 (en) Three dimensional packaging
US20220102301A1 (en) Device for controlling trapped ions and method of manufacturing the same
US20220270972A1 (en) Contact structures for three-dimensional memory devices and methods for forming the same
US6716657B1 (en) Method for interconnecting arrays of micromechanical devices
CN105489659A (zh) 晶片封装体及其制造方法
CN112242397A (zh) 包括具有栅极区域和绝缘区域的堆叠结构的半导体器件
US8847377B2 (en) Stacked wafer level package having a reduced size
CN112968012B (zh) 扇出型芯片堆叠封装结构及其制造方法
CN1582481A (zh) 存储结构的电极、方法和设备
RU2664894C1 (ru) Способ соединения многоуровневых полупроводниковых устройств
JP3081528B2 (ja) 光電変換装置
KR100469151B1 (ko) 반도체소자의 형성 방법
CN117080199A (zh) 一种隔离器件及其制备方法
CN115483179A (zh) 焊球、倒装芯片结构、堆叠式封装结构及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080305

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee