CN1214462C - 叠层中的垂直电互连 - Google Patents

叠层中的垂直电互连 Download PDF

Info

Publication number
CN1214462C
CN1214462C CNB018065473A CN01806547A CN1214462C CN 1214462 C CN1214462 C CN 1214462C CN B018065473 A CNB018065473 A CN B018065473A CN 01806547 A CN01806547 A CN 01806547A CN 1214462 C CN1214462 C CN 1214462C
Authority
CN
China
Prior art keywords
layer
lamination
substrate
edge
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018065473A
Other languages
English (en)
Other versions
CN1418374A (zh
Inventor
P·-E·诺达尔
H·G·古德森
G·I·雷斯塔德
G·古斯塔夫森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FILM ELECTRONIC Co Ltd
Ensurge Micropower ASA
Original Assignee
FILM ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FILM ELECTRONIC Co Ltd filed Critical FILM ELECTRONIC Co Ltd
Publication of CN1418374A publication Critical patent/CN1418374A/zh
Application granted granted Critical
Publication of CN1214462C publication Critical patent/CN1214462C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

在具有至少两个叠置层的存储器和/或数据处理器件中，该叠置层由衬底支撑或形成夹层的自支撑结构，其中所述层包括具有层间的相互连接和/或相互连接到衬底中的电路的存储器和/或处理电路，各层相互关联设置，使邻接层在器件的至少一个边缘形成交错结构，并提供至少一个边缘电导体越过一层的边缘并一次下一个台阶，能连接到叠层中随后的任何层中的电导体。一种制造这种器件的方法包括以下步骤：连续地添加所述各层，一次一层使各层形成交错结构，提供的一层或多层具有至少一个电接触焊盘，该电接触焊盘用于连接到一个或多个层间边缘连接体。

Description

叠层中的垂直电互连
本发明涉及具有提供在叠层中的至少两个叠置层的存储器和/或数据处理器件，其中叠层形成自支撑结构或交替地提供在衬底上，其中叠层包括在至少一个方向中的至少一个交错的结构，由此通过叠层中各层的露出部分形成交错结构中的各台阶，且台阶高度h对应于各层的厚度。本发明还涉及存储器和/或数据处理器的制造方法，该方法包括提供在叠层中的至少两层，其中叠层形成自支撑结构或交替地提供在衬底上，并且其中叠层包括一个方向上的至少一个交错的结构，由此在叠层中各层的露出部分形成交错结构中的各台阶，且台阶高度h对应于各层的厚度。
现代的电子微电路通常在一系列的工艺步骤中一层接一层地形成在硅芯片上，其中绝缘层将通过各种淀积和腐蚀技术构图并处理含金属化、绝缘和半导电材料的各层分开。整体地使结构保证位于衬底中和衬底顶部各层中各元件和分支电路之间的电连接。这些连接称为通路(vias)，通常为金属柱或线，穿透一个或多个将要连接部件分离开的插入材料层。这种通路可以在层形成工艺期间制成，或通过穿过层产生沟槽(例如通过腐蚀)之后将金属栓塞填充到沟槽内使它们插入已存在的各层中。
根据现有技术的硅芯片包含20-30个掩蔽步骤，包含直接或间接连接到通路的构图的内金属层引线的各层数量通常为3-5。每个通路需要在要横贯或连接的每个层中占据一定量的区域。除了通路自身的金属横界面之外，在它周围必须设置有缓冲区，将通路与不能直接接触通路的相邻电路绝缘开，必须考虑为构图每层限定的精度以及构图掩模的对准精度。
在IEEE Transactions on components，packaging，andmanufacturing technology，part B，volume 21，No.1(1998年2月)S.F.A1-sarawi，D Abbott和P.D.Franzon的论文“A review of3-D Packaging Technology”中，概述了针对大规模集成的三维封装技术现状。在其中有几处提到集成电路芯片的整个叠层可以相互电连接，包括使用电路芯片叠层侧表面上提供的垂直通孔和电流路径，以及使用焊线连接母芯片和子芯片，其中子芯片叠置在母芯片上，使母芯片的露出表面形成叠层的一个台阶。此时，使用机械地连接到芯片上的接触点的焊线。
总体比较，在挪威专利No.308 149和挪威专利申请No.19995975中公开了存储器和数据处理器件，其中叠层中的各层基本上由有机材料中薄膜的底层制成，并且其中各层中薄膜上的导体传送到各层边缘上的边缘电连接体。在挪威专利申请No.19995975中，各层之间的连接也由通路形成，通路原则上由与包括在薄膜中的相同材料制成导体结构，因此形成它的组成部分，还示出了称做“交错通路”的概念，其中这种叠层中的各层相互交错地设置，通过使用称做交错部分上的交错通路，叠层中的备层相互电连接或电连接到下面的衬底。在挪威专利No.308 149或挪威专利申请No.19995975中，给定任何方向，可以在实际和应用的实施例中实现公开的边缘连接。
以上提及的现有技术已证明通常适用于以上提到的形成在硅衬底上的器件，这里层和通路的数量少而适量，超高精度的光刻(lithography)技术为芯片制造工艺的整体部分。然而，通路为整个制造工艺中相当复杂的结构，影响了产量和成本。此外，对于竞争激烈的大商家，希望在未来的几年中对于电子数据处理和存储器件能出现完全新型的器件结构和制造方法。这种新结构的共同特征是它们在含非常大量层的致密叠层中引入薄膜电子器件。在许多情况中，这些器件能够通过大规模生产技术例如薄聚合物衬底上进行的卷装进出(roll-to-roll)工艺制造。在本文中，传统的通路连接技术技术上完全不适合并且成本高。
本发明的主要目的是提供一种在引入含相互部分或完全重叠的两片或多片或膜形功能部分的叠层的存储器和/或处理器件中，在各层之间和/或各层和下衬底之间产生电互连的方法和技术措施。
本发明的另一目的是提供一种当这种片或膜形功能部分的数量变大、通常超过5-10时能够实现的方法和技术措施。
本发明的再一目的是提供一种当通过大规模低成本技术制造这种片或膜形功能部分和组装器件时能够实现的方法和技术措施。
根据本发明可以实现以上提到的各目的和其它特点和优点，本发明的器件的特征在于一个或多个接触焊盘提供在交错结构中每个台阶上，与各层中的存储和/或处理电路电连接，并且一个或多个边缘电连接体以台阶上导电结构的形式提供在每层中的台阶上并越过台阶，并越过每层中各台阶之间的边缘上，并淀积在各层的表面上，边缘电连接体接触各层中一个或多个接触焊盘，并提供每层之间以及各层和提供在可选衬底上的接触焊盘之间的电连接。
在根据本发明的器件中，有利之处在于在一层或多层(L)中的两个或多个接触焊盘(4)通过提供在各层中台阶上的导电结构相互连接。此外，在根据本发明的器件中，优点在于提供边缘电连接体作为叠层中的至少三个连续层中的接触焊盘之间或叠层中至少两个相邻层中的接触焊盘和与这些层之一相邻的可选衬底之间的连续电流路径，和/或提供边缘电连接体作为叠层中的两个相邻层之间或可选衬底和与衬底相邻的层之间的修补电路路径。
优选根据本发明器件的叠层形成台阶形金字塔结构的至少一部分，由此各层具有不同的面积。
在根据本发明的器件的有利实施例中，相互移置叠层中的各层，使交错结构包括各台阶形成叠层中各层上表面的露出部分的至少一个交错部分，以及各台阶形成叠层中各层下表面的露出部分的至少一个交错部分，每种情况中每个台阶上的一个或多个接触焊盘与分别提供在各层相对表面上的导电结构电连接。
在根据本发明的器件的另一有利实施例中，其中叠层提供在衬底上，叠层形成倒置型台阶金字塔型结构的至少一部分，由此每层的面积随与衬底的距离增加，各重叠层都转入下面各层的边缘上并靠在衬底上，重叠层由一个或多个交错部分形成，由此一层的交错部分中台阶的数量对应于位于其下的各层的数量，优选一个或多个接触焊盘提供在衬底中，其中各层靠在衬底上。
最后，在根据本发明的器件中，有利之处为台阶之间的每层的侧边为弧形或形成斜面。
采用根据本发明的方法也可以实现以上提到的目的和其它特点和优点，该方法的特征在于在分别进行的步骤中添加叠层中的每层，提供叠层中的每个随后层，其面积与前一相邻层不同，或相对移置，使叠层形成为一个方向中的至少一个交错结构，通过各提供层中的露出部分形成交错结构中的各台阶，在每层中的台阶上淀积导电材料的结构，由此一个或多个电流通路和一个或多个接触焊盘形成在每层上，淀积连续和/或修补的导电结构，在两层或多层上的接触焊盘之间和/或一层或多层和衬底上的接触焊盘之间形成边缘电连接体。
在根据本发明的方法中，有利之处为淀积各层使叠层形成台阶形金字塔结构的至少一部分，或淀积各层使叠层形成倒置的台阶形金字塔结构的至少一部分，每个重叠层淀积在下层的边缘上，并靠在衬底上，由此一个或多个交错部分形成各重叠层，一层中每个交错部分中的台阶数量对应于位于下面的各层的数量。
在以上提到的情况中，优选一个或多个接触焊盘提供在各层靠在衬底上的衬底中。
最后，在根据本发明的方法中，优选在选自下面的一个工艺形成所述边缘连接体：即，光刻、干蚀刻、喷墨印刷、丝网印刷、软光刻、电解、静电淀积或原位转换。
在下文中，用示例性实施例的说明和参考附图更详细地介绍本发明，其中：
图1a为根据本发明的第一通用器件的侧视图，
图1b为图1a中器件的第一实施例的平面图，
图1c为图1a中器件的第二实施例的平面图，
图2为图1a中器件的第三实施例的平面图，
图3为图1a中器件的第四实施例的平面图，
图4a-c为不使用衬底的图1a中器件的类似实施例，
图4d为图4a中的可以从两侧形成通路的不同实施例的侧视图，
图5a-e为形成图1a所示类型器件的制造步骤的第一个例子，
图6a-d为形成图1a所示类型器件的制造步骤的第二个例子，
图7为根据本发明的第二通用器件的侧视图，
图8a-e为形成图7所示类型器件的制造步骤的一个例子，
图9a为在图1a所示器件上形成边缘电连接体图形的几何关系，
图9b为在图7所示器件上形成边缘电连接体图形的几何关系，
图10为根据现有技术无源矩阵可寻址器件中电极的示意性布局，以及
图11a-m为在根据本发明的器件的基础上形成叠置的矩阵可寻址存贮器件的制造步骤的例子。
在给出根据本发明的器件的各实施例的各例的进一步说明和讨论之前，先介绍本发明的一般背景的简短说明。
随着使用无机、低聚物或聚合物的基于薄膜的有源电路进入商业电子的主流，期望具有“智能”层的叠层器件，即具有单独的处理能力的各层，将变得普遍存在。除了增强了叠层概念中固有的可能性，这意味着总线型边缘连接承载了在叠层上整体分布的信息并由计划的那些层选择性地选取信息。另一方面，本发明的互连概念涉及含有不带译码电路的各片或各层的叠层，其中必须提供到这些片的指定边缘连接。后者的极端情况为所有的层都“沉默”，每层具有在电缆连接的位置的其它处的支撑衬底或电路上到驱动电路的指定电连接。在下文中，各层中可能的电容量的这些不同方面不在进行进一步的详细说明，是由于根据本发明的解次措施的适当选择对本领域中的技术人员来说是显而易见的。
下面给出根据本发明的通用器件，它的各实施例的各例以及根据本发明方法的优选实施例中制造步骤的说明的更具体介绍，以便利用它们实现根据本发明的器件的各实施例。
具体地，图1a示出了根据本发明的第一通用器件的侧视图。该通用器件表示为台阶金字塔结构。它包括叠置的功能单元，为提供在衬底上设置的单独但相邻片型或膜型层上。给定层的上表面上的电路与层的露出边缘区域上的接触焊盘电连接。在图1中的侧视图中，示出了四各这种层L1-L4，一起形成叠层1。如侧视图中所示，右侧上的层L1-L4形成交错结构，在其上提供有边缘电连接体3，从层L4的上表面延伸并向下到衬底2上的接触焊盘5。边缘电连接体3接触并连接到每层L的上表面上提供的电导体，由较厚的表示，没有具体的标识线，从图1a中可以明显看出。
图1b示出了图1a中器件的第一实施例，这里可以看出叠层1中的层L1-L4在一个方向中交错，即朝右。然后在层L1-L4的每一层上，提供了接触焊盘4，在图中仅重点强调了其中一个，现在已提供了边缘电连接体3，以便它接触接触焊盘4，然后将层L1-L4电连接到衬底2上的接触焊盘5。层L1-L3中的接触焊盘提供在它的露出部分，其形成交错结构中的各台阶。在图1b中，在顶层中示出了表示电路区的矩形阴影区域。图中没有具体示出，但电路区域可以由实际上分离的元件和网络或连接在一个或多个网络中的电路组成，在图1b的实施例中，示出了到衬底的两个连接路径3。当然应该明白在图1b和其它图中，顶层中的阴影区域与下面其它层中的对应电路面积相等。
在图1c中，示出了图1a的器件中另一实施例的平面图，其中具有层L1-L4的叠层1现在在两个相互垂直的方向中交错，提供了更大的露出台阶区域，该区域可用于连接的目的。该实施例也允许接触焊盘4、露出部分以及衬底上的接触焊盘5有选择性和更多的分布位置。同时，由于边缘连接提供在两个交错方向的每一个中，因此可以获得接触所有层中的接触焊盘4和衬底上的接触焊盘5的两个边缘连接3之间良好的分离。
图2示出了图1a中器件的第三实施例，但可以看出，到叠层1中各层L1-L4的边缘这里在台阶区域中为弧形，这提供了有利之处即，这里表示为6的边缘连接在所有层形成的台阶上并向下延伸到衬底2。如果台阶不垂直，而是弧形，那么图2中的实施例能减少边缘电连接体中断裂的可能性。当延伸到陡边，例如图1a-c中实施例的情况，总是存在淀积薄导电层形成的边缘连接中断裂的可能性增加。在图2实施例的变型中，台阶不需要为弧形，但可以在各台阶之间形成缓坡。
图3示出了图1a中器件的第四实施例，整体上与图1c的实施例类似。此外这里叠层1包括提供在衬底2上的四层L1-L4，与图1c的实施例相对应提供了两个接触焊盘5。然而，仅有一个边缘连接3作为从最上层L4到衬底上接触焊盘5的连续连接，并同时接触露出部分上即所示层L1-L4中各台阶上所有的接触焊盘4。在叠层结构1的右下方示出了在各层中的每个台阶上也提供了几个接触焊盘4。这里，例如在每个台阶上提供了三个接触焊盘4，这提供了两层或多层之间借助所示的短边缘连接3的独立连接的可能性，还提供了各层之间以及同时在所示层L1的层内的插入电连接的可能性，还可以有到衬底2上接触焊盘5的进一步附加的边缘电连接3。
应该理解，根据本发明也可以将叠层1形成具有3、4、5等交错方向的多边形金字塔，但对于本领域中的技术人员来说显然这只是图1b和1c所示实施例原理的直接延伸，因此这里不再更详细地介绍。
图4a-c示出了根据本发明的第一通用器件的实施例，边缘电连接体3示意性地显示为各层之间和各层上的各线。与图1a中的区别之处在于叠层1没有提供在衬底上，各层L为自支撑结构。因此图4a示出了与图1a类似的但没有衬底的实施例的侧视图。叠层1包括5个自支撑层L1-L5，在叠层中的每个台阶上提供有接触焊盘4，对于层L1-L4的每一个，边缘连接3与接触焊盘4连接。图4b示出了体现为常规台阶金字塔或多边形台阶金字塔的自支撑器件的实例。在右侧，边缘连接3借助层L1-L4上的接触焊盘4形成从L1到L5的所有层之间连续的连接，使用几个电流路径以及图4b中所示的修补。在左边，可以看出接触焊盘4仅提供在L2和L3的露出部分上。以此方式，容易形成叠层1中两层或多层之间的电连接，它们不必相邻。因此，图4c再次示出叠层1为台阶金字塔结构，但边缘连接3至少在两个交错方向中。在图4中，这里的边缘连接提供在每边的相反一边，接触焊盘4提供在这里为6层L1-L6的结构的每个台阶上。
此外，根据本发明的第一通用器件可能体现为两侧接触，如图4d所示。为了形成分离的台阶区域，露出5层L1-L5的每层的表面，它们可以具有良好的相同伸展，成为相互台阶形地交错。因此边缘连接3和接触焊盘4位于每个台阶上的每层L的两面上，即接触各层的露出部分，在台阶的一边上的这些部分相对于相对边的对应部分形成倒置的台阶结构，因此能够接触每层L的相反面。此外，在图4d所示的器件两侧上，边缘连接3和接触焊盘4的布局相同。
通常在图1-4所示实施例中通过使用专门用于接触目的的边缘区域，边缘连接3可以形成在每层中，边缘区域形成在叠层1中每层的露出部分中，通过使叠层实现为如上所述在一个或多个方向中交错的交错结构可以形成这些露出部分。当然当制备接触时这些台阶露出。
通常叠层1中的每层L自身也可以形成次层(sublayer)的夹层结构，次层可以包括电导体、有源电路和功能材料，例如用于数据存储目的的存储材料。当每层形成所述次层的夹层结构时，优选在薄膜技术中，用特殊性能目的例如为了获得接触和导通功能获得分离的次层，或者它们可以包括有源电路，例如在薄膜技术中形成或整个由功能材料形成，例如用于数据存储目的的存储材料组成。不必更细致地说明，对本领域的技术人员来说显然在各层设置在叠层中之前，每层可以制备在支撑膜上，或者可以通过淀积工艺形成，或者一系列的层形成在该叠层的该表面上。在每种情况中，每个次层需具有一个厚度，通过支撑层的承载能力给出下限，与预制和叠层添加工艺期间受到的力有关。通过使用附加工艺，单个层的厚度可以制得较薄，而次层基本上可以淀积为单层。
现在更详细地介绍边缘连接如何方便地在根据本发明的器件中实现。在图1-3中所示的实施例中，通过单独的电极淀积或顺序淀积操作可以形成边缘连接，这将在下面更详细地介绍。在后一种情况中，每种淀积操作意味着仅越过整个边缘高度的较小部分，即边缘结构中的单个台阶，通过顺序淀积的交叠的电极可以得到多个台阶上的连续的边缘连接。
高精度地形成边缘连接的技术包括基于湿蚀刻或干蚀刻的光刻方法以及微粒研磨，高精度冲压例如软光刻和电解。大多数高分辨率技术的共同之处为限定了景深，限制了每个单独台阶的高度和/或能在单个制造步骤中电连接的台阶数量。此时，可简单应用共同的导体，例如形成电源线，总线等。
图5a-e示出了在形成根据本发明的器件的叠层中产生边缘连接的制造步骤的第一个例子。具体地，图5a示出了淀积形成叠层1自身的各层L之前的衬底2。电路区Cs提供在衬底2内或衬底2上，并且在衬底自身内可以形成电路，该电路区域接着与衬底的接触焊盘5相连。在图5b中所示的下一步骤中，提供隔离层IL1，它的名称表明它与叠层中的第一层L1相连。对于隔离层IL1，为层L1提供电路CL1，并与提供在隔离层IL1上的接触焊盘4相连。图5c为层L2提供了相同的制造步骤，提供并设置隔离层IL2使所得层L1和L2形成交错结构。同样在隔离层IL2上，提供电路区CL2和与该电路区相连的接触焊盘4。然后图5d示出了淀积第三隔离层IL3用于叠层中的第三层L3，相应的电路区CL3和接触焊盘4相互连接。图5a-d显示的例子说明形成的层L1-L3由各隔离层IL1-IL3和与各接触焊盘4相连的电路区CL1-CL3相连。在最后的制造步骤中，提供连续的电流路径或导电路径3并形成现在连接每层中的所有接触焊盘4的衬底上的接触焊盘5的边缘连接。
代替在单个操作中淀积边缘连接3，可以象前面提到的淀积成台阶形，可以参考图6进行讨论，对于各层和次层与图5中所示的那些层相对应，但示出了边缘连接3的台阶形淀积。
图6a示出了带电路区Cs和接触焊盘5的衬底2，而图6b示出了带用于叠层中第一层L1的隔离层IL1和电路区CL1。现在淀积的边缘连接3位于隔离层IL1上的边缘上，这些边缘连接在电路区CL1和衬底2上的接触焊盘5之间产生接触。在图6c中，另一绝缘层IL2上淀积有电路区CL2和边缘连接3，边缘连接3从隔离层IL2的边缘上向下延伸到下隔离层IL1上的边缘连接，由此接触焊盘4形成在图6b中淀积的边缘连接3上。在图6d中重复工艺形成具有隔离层IL3的第三层L3，电路区CL3以及带接触焊盘4的边缘连接3。结果图6d所示的实施例实现了邻接但台阶形淀积的边缘连接3，从叠层中的最上层越过中间层中的接触焊盘向下到衬底中的接触焊盘5。这也意味着对于每个边缘连接3自身的淀积和接触操作处理成台阶形并重复，因此可以越过叠层的任何需要的高度。用基于光刻技术的淀积工艺得到的深度区域仅需要适合于实际的台阶高度，并且原则上各台阶的高度可以精确地对应于用制造边缘连接3的高清晰度光刻得到的区域的实际和有限深度。
在图7中，示出了根据本发明的另一通用器件。也体现为台阶形金字塔，但反转倒置，因此称做倒置的台阶金字塔。与图1中器件类似，在图7中，也由形成器件中功能单元的叠层1的层L1-L4组成。具有提供在衬底2上各层L和概念“倒置的台阶金字塔”的叠层1基于叠层1中的第一层L1具有最小面积，但每层的面积随与衬底的距离而增加。与另一层交叠的层延伸超过该层并位于下面各层的边缘上，叠层1中的所述每层L得到直接靠在衬底2上的部分。对于每层L在衬底上提供一个或多个接触焊盘5，如图7所示，接触焊盘5接触每层L中的边缘连接3，边缘连接3将这些层中的功能单元的电路区与衬底连接。边缘连接3越过在各层L中形成的各台阶的边缘并向下延伸到衬底2。在图7的器件中，可以实现例如各层具有与例如驱动器的直接电连接和提供在衬底2中的控制电路，这种情况属于衬底由硅芯片形成的情况。
现在介绍制造形成图7所示倒置的台阶金字塔的叠层1的一个例子。在图8a中，示出衬底2具有接触焊盘5。第一隔离层1L1提供在衬底2上，如图8b所示，这里所示有两个电极EL1，借助边缘连接3与衬底2上的接触焊盘5连接，如图8c所示。应该理解在隔离层I1上可以形成电路区并且没有详细地示出功能单元，功能单元借助电极EL1接触到下层。图8d现在示出了通过在第一隔离层IL1上提供隔离层IL2形成下一层，但延伸超过后者并在边缘上形成一个台阶，并向下延伸到衬底上至少部分层IL2延伸到衬底上接触焊盘5的区域。此外提供图8中所示的电极EL2，借助边缘连接3上并向下延伸到衬底中接触焊盘5的接触，将第二层中的电路区和功能单元与衬底连接。图8f示出了重复工艺淀积另一隔离层IL3，掩蔽了电极EL2，如图8g所示提供与衬底2上的接触焊盘5接触的电极组EL3。因此得到图8a-g所示具有三个叠置层的叠层，与图1a中的器件相反，叠层提供为倒置的台阶金字塔，即每层的面积随叠层中与衬底2的距离增加。可以看出体现为图8a-8g所示的图7中的器件提供了衬底2和叠层结构1中交叠层L之间的单独接触。以此方式，图8a-8g所示方法与图5和6中所示的方法相反。
通过使用在叠层中构图电极、电路路径、边缘连接等的光刻技术，较小区域的深度要求一次至多构图几个台阶，如果叠层中的层数量很大，这意味着光刻操作必须重复多次，有时使器件的制造更复杂，此外较大程度地增加了成本。为了避免操作数量随叠层的数量和叠层中台阶的数量增加，可以使用光刻构图接触和电流路径的其它方法，结果每层仅需要一次操作，同时可以越过叠层中的所有步骤。这显示在图9a中为图1a的器件中。这里，没有显示提供在衬底上的的叠层1在一侧交错，使斜坡变得线性。因此区域的需要深度变小并基本等于叠层1中各层L中一个的最大高度hMAX。需要叠层中的所有层具有相同的台阶高度，参见图9a中层L2具有比其它层小得多的高度。区域的需要深度显示为平行的针脚(stitched)斜线之间的距离在叠层的整个高度上延伸。优选光线方向与各台阶的斜线垂直。图7中所示的器件的对应情况显示在图9b中，可以看出区域的需要深度小于或等于h，其中h为叠层中一个台阶L1-L4中的高度，这里位于提供有接触焊盘5的衬底上。此外，例如通过使光线方向垂直于图中的针脚线显示的斜线，在单个光刻操作中从顶到底构图边缘连接。
图1a或7的器件中每层L可以体现为例如图10中所示的无源矩阵可寻址器件。它包括包含相互平行的条形电极W的第一组电极EW和类似地包含相互平行的条形电极B的另一电极组EB，但假设垂直于电极组EN中的电极W。现在提供功能材料，例如存储介质或发光介质，将各电极组EB和EW夹在其间。图10中所示的结构可用于实现无源矩阵可寻址铁电存储器件，其中存储介质为铁电存储材料时，例如无机或有机材料，在后一种情况中，特别优选聚合物或共聚合物。这种存储器中的各存储单元形成在体现字线的电极W和体现存储器中位线的电极B之间的交叉点。如果电极布局用于在至少一个电极组中的电极体现为透明材料的显示中，那么相应地像素可以形成在夹于电极组EB和EW之间的发光材料中，和各电极组中的电极之间的交叉点中。在以上提到种类的存储器件中，通过激活字线电极W和在该单元交叉的位线电极B可以写入、读取和删除指定的存储单元。在图10中，例如可以激活所有的字线WB，因此可以用所示的阴影位线电极B在交叉处寻址所有的单元。包括夹在图10中所示布局中字线和位线之间的存储材料层的存储矩阵包括在每个方向中几百和几千个电极并在肉眼可见距离(微米或厘米)上横向延伸。即由形成电极层和存储介质的各层组成的每层的厚度为1μm以下数量级。在根据本发明的器件中，这种矩阵可以叠置并形成叠层，然后得到整体结构，其中形成矩阵的每层电隔离以防止受到叠层中其它层的串扰和干扰，由此得到极高容量的存储单元密度。
在大规模无源矩阵的高密度叠层中，与合适的驱动器和控制电路连接的器件中的线数量很大。如果叠层中的各层与位于支撑衬底上或内用于开关、多路复用、检测和处理的所有电路无源，那么叠层中的各层和衬底之间的直接电连接的数量与矩阵线，即器件中的字线和位线总量相当，因此与制造这种器件的相关问题将极为重要。
现在介绍根据本发明的器件的优选制造方法，其中各层可为上面讨论的矩阵寻址器件，并且根据本发明的器件形成它的叠层，由此例如得到高容量的矩阵可寻址存储器件。该方法一步接一步地显示在图11a-11m中，但为了简化，字线的数量限制为2，位线的数量限制为3，由此每层中的每个矩阵可寻址器件变为2-3个矩阵，换句话说，最多6个可寻址单元，叠层局限为3层。通过使用图11a-11m中所示的方法步骤，可以得到紧密叠置的无源矩阵可寻址器件的矩阵，随着一系列的制造步骤得到到衬底高密度的电连接。在示出的例子中，各层中的字线与公共导体连接，同时为各层提供单独的位线组。在接下来的图11a-11m中，IL表示隔离层，S为衬底，WL为字线，BL为位线，而L的下标分别指层L1、L2、L3。
图11a示出了衬底S，位线接触区带接触焊盘B1-B3分别用于每层中第一到第三位线，字线接触区仅有两个接触焊盘W1，W2用于所有层中的每个字线WL，但叠层中第一层淀积之前，在图11b中，衬底S具有第一隔离层IL1以保护衬底S和其上提供的叠层之间的电和化学干扰，图11c示出了如何提供第一层的位线，即叠层中的第一矩阵可寻址器件，并与衬底S上用于位线的第一组接触焊盘连接。在图11d中，示出提供了功能材料的层ML1，此时为存储材料，位于位线上并与它们接触，而图11e示出了字线WL与衬底S中的位线接触连接。在图11f中示出了在叠层中的第一层或第一存储器件上提供另一隔离层IL2，然后提供用于第二层的位线BL2，如图11g所示。在其上提供用于第二层的存储层ML2，并接触位线BL2，从图11h可以明显看出。图11i示出了提供了字线WL2。它们接触字线WL1，由此得到用于字线的公共接触。
提供用做第三层的新隔离层IL3，如图11j所示，并提供位线BL3，如图11k所示。图111示出了用于第三层的存储层ML3，淀积在BL3上，如图11m所示提供字线WL3在每层的边缘上延伸并形成到下层上字线WL2的边缘连接。
图11a-11m所示的方法步骤实现了总体对应于根据本发明器件的叠置无源矩阵可寻址存储器件。当然应该理解图11a-11m所示例子中的字线和位线的限制与现实中的不对应，具体化为无源矩阵可寻址存储器件的根据本发明的器件包括许多层并且每层中至少几千个字线和位线。例如可以制造实现两维存储器件，8000×8000个矩阵，即64 000000个矩阵可寻址存储单元，通过叠加单元数量，当然与叠层中的层数成比例增加，由此可以得到根据本发明的具有高存储容量和高存储密度的高容量器件。
在图11a-11m所示的各层中，除了可以修改制造之外，在实际中可以使用几个工序。例如通过使用与图5a-e中显示步骤类似的方法在一个步骤中形成字线，相应地，提供位线，例如图11k中所示，需要在一个制造步骤中越过许多层。如果存在问题，那么可以使用基于图9a中所示的几何结构的备选图形或与图6a-d所示的制造步骤类似形成边缘连接依次修补下一台阶。
即使可以将本发明中的原理与根据现有技术的通路相结合，应该指出有几个基本特点可以实质上区分两者。
在本发明中，叠层中的各层设置之后可以在一个制造操作中实现叠层中的垂直连接和层内修补，增加了选择制造策略(材料兼容性问题；器件的定制，例如柱叠置)。
在本发明中，不需要腐蚀、钻孔或类似的操作穿过叠层中的各层开出连接槽。
本发明提供了低成本、大规模操作例如基于聚合物器件的卷装进出制造，朝大规模制造叠层器件发展。

Claims (14)

1.一种具有提供在叠层(1)中的至少两个叠层(L)的存储器和/或数据处理器，其中叠层(1)形成自支撑结构或交替地提供在衬底(2)上，其中叠层(1)包括在至少一个方向中的至少一个交错的结构，由此通过叠层(1)中各层(L)的露出部分形成交错结构中的各台阶，台阶高度h对应于各层的厚度，
特征在于：
一个或多个接触焊盘(4)提供在交错结构中每个台阶上，并与各层(L)中的存储和/或处理电路电连接，并且一个或多个边缘电连接体(3)以台阶上导电结构的形式提供在每层(L)中的台阶上并越过台阶，并越过每层(L)中各台阶之间的边缘上，并淀积在各层(L)的表面上，边缘电连接体接触各层(L)中一个或多个接触焊盘(4)，并提供每层之间以及各层和提供在可选衬底(2)上的接触焊盘(5)之间的电连接。
2.根据权利要求1的存储器和/或数据处理器件，特征在于在一层或多层(L)中的两个或多个接触焊盘(4)通过提供在各层中台阶上的导电结构相互连接。
3.根据权利要求1的存储器和/或数据处理器件，特征在于提供边缘电连接体(3)作为叠层(1)中至少三个连续层(L)中接触焊盘(4)之间或叠层(1)中至少两个相邻层(L)中接触焊盘(4)和与这些层的一个相邻的可选衬底(2)之间的连续电流路径。
4.根据权利要求1的存储器和/或数据处理器件，特征在于提供边缘电连接体(3)作为叠层(1)中两个相邻层(L)之间或可选衬底(2)和与衬底相邻的层(L1)之间的修补电路路径。
5.根据权利要求1的存储器和/或数据处理器件，特征在于叠层(1)形成台阶金字塔结构的至少一部分，由此各层(L)具有不同的面积。
6.根据权利要求1的存储器和/或数据处理器件，特征在于相互移置叠层(1)中的各层(L)，以致交错结构包括各台阶形成叠层(1)中各层(L)上表面的露出部分的至少一个交错部分，以及各台阶形成叠层(1)中各层(L)下表面的露出部分的至少一个交错部分，每种情况中每个台阶上的一个或多个接触焊盘(4)与分别提供在各层(L)相对表面上的导电结构(3)电连接。
7.根据权利要求1的存储器和/或数据处理器件，其中叠层(1)提供在衬底(2)上，
特征在于叠层(1)形成倒置的台阶金字塔型结构的至少一部分，由此每层(L)的面积随与衬底(2)的距离增加，各重叠层都转入下面各层的边缘并靠在衬底(2)上，重叠层(L)由一个或多个交错部分形成，由此一层的交错部分中的台阶的数量对应于位于其下的各层的数量。
8.根据权利要求7的存储器和/或数据处理器件，特征在于一个或多个接触焊盘(5)提供在衬底(2)中，其中各层(L)靠在衬底(2)上。
9.根据权利要求1的存储器和/或数据处理器件，特征在于台阶之间的每层(L)的侧边为弧形或形成斜面。
10.一种存储器和/或数据处理器件的制造方法，所述器件包括提供在叠层(1)中的至少两层(L)的存储器和/或数据处理器，其中叠层(1)形成自支撑结构或交替地提供在衬底(2)上，其中叠层包括在至少一个方向中的至少一个交错的结构，由此通过叠层(1)冲各层(L)的露出部分形成交错结构中的各台阶，台阶高度h对应于各层的厚度，该方法的特征在于在分别进行的步骤中添加叠层中的每层，提供叠层中的每个随后层，随后层的面积与前一相邻层不同，或与其相对移置，使叠层形成在一个方向中的至少一个交错结构，通过各提供层中的露出部分形成交错结构中的各台阶，在每层中的台阶上淀积导电材料的结构，由此一个或多个电流通路和一个或多个接触焊盘形成在每层上，淀积连续和/或修补的导电结构，在两层或多层上的接触焊盘之间和/或一层或多层的接触焊盘和衬底之间形成边缘电连接体。
11.根据权利要求10的方法，
特征在于淀积各层使叠层形成台阶金字塔结构的至少一部分。
12.根据权利要求10的方法，其中在支撑衬底(2)上提供各层(L)，
特征在于淀积各层使叠层形成倒置的台阶金字塔结构的至少一部分，每个重叠层淀积在下层的边缘之上，并靠在衬底上，由此各重叠层形成一个或多个交错部分，一层中每个交错部分中的台阶数量对应于位于下面的各层的数量。
13.根据权利要求12的方法，
特征在于一个或多个接触焊盘提供在各层靠在衬底上的衬底中。
14.根据权利要求10的方法，
特征在于在选自下面的一个工艺提供所述边缘电连接体：即，光刻、干蚀刻、喷墨印刷、丝网印刷、软光刻、电解、静电淀积或原位转换。
CNB018065473A 2000-03-15 2001-03-15 叠层中的垂直电互连 Expired - Fee Related CN1214462C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO20001360 2000-03-15
NO20001360A NO20001360D0 (no) 2000-03-15 2000-03-15 Vertikale elektriske forbindelser i stabel

Publications (2)

Publication Number Publication Date
CN1418374A CN1418374A (zh) 2003-05-14
CN1214462C true CN1214462C (zh) 2005-08-10

Family

ID=19910880

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018065473A Expired - Fee Related CN1214462C (zh) 2000-03-15 2001-03-15 叠层中的垂直电互连

Country Status (11)

Country Link
US (2) US20030024731A1 (zh)
EP (1) EP1287560A1 (zh)
JP (3) JP2003526945A (zh)
KR (1) KR100488256B1 (zh)
CN (1) CN1214462C (zh)
AU (1) AU775011B2 (zh)
CA (1) CA2403231C (zh)
HK (1) HK1054616A1 (zh)
NO (2) NO20001360D0 (zh)
RU (1) RU2237948C2 (zh)
WO (1) WO2001069679A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104302094A (zh) * 2013-07-15 2015-01-21 旺矽科技股份有限公司 多层式电路板
CN107567206A (zh) * 2017-08-11 2018-01-09 沈雪芳 双面导通构造加工方法、线性电路板加工方法及线光源
CN107613665A (zh) * 2017-08-11 2018-01-19 沈雪芳 多层导通构造加工方法、线性电路板加工方法及线光源

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
JP3838218B2 (ja) * 2003-05-19 2006-10-25 ソニー株式会社 面発光型半導体レーザ素子及びその製造方法
US6959134B2 (en) * 2003-06-30 2005-10-25 Intel Corporation Measuring the position of passively aligned optical components
JP3801160B2 (ja) * 2003-09-11 2006-07-26 セイコーエプソン株式会社 半導体素子、半導体装置、半導体素子の製造方法、半導体装置の製造方法及び電子機器
JP2005093703A (ja) * 2003-09-17 2005-04-07 Seiko Epson Corp タイル状素子用配線形成方法、タイル状素子用配線構造物及び電子機器
JP4206885B2 (ja) 2003-09-26 2009-01-14 ソニー株式会社 半導体装置の製造方法
WO2005036610A2 (en) * 2003-10-10 2005-04-21 Silicon Pipe, Inc. Multi-surface contact ic packaging structures and assemblies
WO2005050708A2 (en) * 2003-11-13 2005-06-02 Silicon Pipe, Inc. Stair step printed circuit board structures for high speed signal transmissions
US7652381B2 (en) 2003-11-13 2010-01-26 Interconnect Portfolio Llc Interconnect system without through-holes
NO320176B1 (no) * 2004-02-03 2005-11-07 Kim Oyhus Stablede lag av gitter-minne koblet til integrert krets.
US7278855B2 (en) 2004-02-09 2007-10-09 Silicon Pipe, Inc High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture
DE102004008135A1 (de) 2004-02-18 2005-09-22 Infineon Technologies Ag Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
TW200530655A (en) * 2004-03-05 2005-09-16 Toppoly Optoelectronics Corp Display panel, lead pad structure, lead pad array structure and method of fabricating the same
JP2006303408A (ja) * 2004-09-09 2006-11-02 Seiko Epson Corp 電子装置及びその製造方法
JP3992038B2 (ja) * 2004-11-16 2007-10-17 セイコーエプソン株式会社 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
JP2006270009A (ja) * 2005-02-25 2006-10-05 Seiko Epson Corp 電子装置の製造方法
NO324539B1 (no) * 2005-06-14 2007-11-19 Thin Film Electronics Asa Fremgangsmate i fabrikasjonen av en ferroelektrisk minneinnretning
US7706165B2 (en) * 2005-12-20 2010-04-27 Agfa-Gevaert Nv Ferroelectric passive memory cell, device and method of manufacture thereof
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
JP5018024B2 (ja) * 2006-11-08 2012-09-05 セイコーエプソン株式会社 電子部品の実装方法、電子基板、及び電子機器
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
JP4940063B2 (ja) * 2007-08-28 2012-05-30 株式会社東芝 半導体装置およびその製造方法
JP2009094432A (ja) * 2007-10-12 2009-04-30 Toshiba Corp 積層型半導体パッケージの製造方法
JP5126002B2 (ja) 2008-11-11 2013-01-23 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
KR101284376B1 (ko) 2009-01-27 2013-07-09 파나소닉 주식회사 반도체 칩의 실장 방법, 그 방법을 이용하여 얻어진 반도체 장치 및 반도체 칩의 접속 방법, 및, 표면에 배선이 설치된 입체 구조물 및 그 제법
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
US8476749B2 (en) * 2009-07-22 2013-07-02 Oracle America, Inc. High-bandwidth ramp-stack chip package
GB0913456D0 (en) * 2009-08-03 2009-09-16 Cambridge Entpr Ltd Printed electronic device
TW201203041A (en) * 2010-03-05 2012-01-16 Canatu Oy A touch sensitive film and a touch sensing device
JP5289484B2 (ja) * 2011-03-04 2013-09-11 株式会社東芝 積層型半導体装置の製造方法
US8765598B2 (en) 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
CA2841189C (en) 2011-11-25 2018-05-15 Hoffmann Neopac Ag Insert for a drop dispensing tube spout
DE102012024599B4 (de) * 2011-12-20 2020-07-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Anordnung mit optisch transparenten und funktionalen Bauelementen
US20130234330A1 (en) * 2012-03-08 2013-09-12 Infineon Technologies Ag Semiconductor Packages and Methods of Formation Thereof
KR101691278B1 (ko) 2012-05-03 2017-01-09 애플 인크. 휨 빔에 의해 지지되는 플랫폼 상의 하중 측정을 위한 모멘트 보상형 휨 빔 센서
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing
US9891759B2 (en) 2012-09-28 2018-02-13 Apple Inc. Frustrated total internal reflection and capacitive sensing
WO2014092758A1 (en) 2012-12-14 2014-06-19 Changello Enterprise Llc Force sensing through capacitance changes
US10817096B2 (en) 2014-02-06 2020-10-27 Apple Inc. Force sensor incorporated into display
US9983715B2 (en) 2012-12-17 2018-05-29 Apple Inc. Force detection in touch devices using piezoelectric sensors
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
JP2014130877A (ja) * 2012-12-28 2014-07-10 Yamaha Corp 半導体装置及びその製造方法
CN103325767B (zh) * 2013-02-07 2015-07-08 程君 一种集成化半导体显示板
CN103985683B (zh) * 2013-02-08 2017-04-12 精材科技股份有限公司 晶片封装体
WO2014124173A1 (en) 2013-02-08 2014-08-14 Changello Enterprise Llc Force determination based on capacitive sensing
US9351400B1 (en) 2013-02-21 2016-05-24 Apple Inc. Electrical connections between conductive contacts
WO2014164477A1 (en) 2013-03-12 2014-10-09 Apple Inc. Lowering the sheet resistance of a conductive layer
US10209148B2 (en) 2013-03-15 2019-02-19 Apple Inc. Force-sensitive fingerprint sensing input
US9851828B2 (en) 2013-03-15 2017-12-26 Apple Inc. Touch force deflection sensor
US9952703B2 (en) 2013-03-15 2018-04-24 Apple Inc. Force sensing of inputs through strain analysis
US9638591B1 (en) 2013-05-24 2017-05-02 Apple Inc. Display area force sensing using Bragg grating based wave guide sensors
US9671889B1 (en) 2013-07-25 2017-06-06 Apple Inc. Input member with capacitive sensor
WO2015066086A1 (en) 2013-10-28 2015-05-07 Changello Enterprise Llc Piezo based force sensing
AU2015100011B4 (en) 2014-01-13 2015-07-16 Apple Inc. Temperature compensating transparent force sensor
WO2015123322A1 (en) 2014-02-12 2015-08-20 Apple Inc. Force determination employing sheet sensor and capacitive array
US10198123B2 (en) 2014-04-21 2019-02-05 Apple Inc. Mitigating noise in capacitive sensor
EP3199003B1 (en) * 2014-09-24 2021-01-06 TRUMPF Photonic Components GmbH Printed circuit board and printed circuit board arrangement
US10006937B2 (en) 2015-03-06 2018-06-26 Apple Inc. Capacitive sensors for electronic devices and methods of forming the same
US9691820B2 (en) * 2015-04-24 2017-06-27 Sony Semiconductor Solutions Corporation Block architecture for vertical memory array
US10161814B2 (en) 2015-05-27 2018-12-25 Apple Inc. Self-sealing sensor in an electronic device
US9612170B2 (en) 2015-07-21 2017-04-04 Apple Inc. Transparent strain sensors in an electronic device
US10055048B2 (en) 2015-07-31 2018-08-21 Apple Inc. Noise adaptive force touch
US9715301B2 (en) 2015-08-04 2017-07-25 Apple Inc. Proximity edge sensing
US9874965B2 (en) 2015-09-11 2018-01-23 Apple Inc. Transparent strain sensors in an electronic device
US10019085B2 (en) 2015-09-30 2018-07-10 Apple Inc. Sensor layer having a patterned compliant layer
US9886118B2 (en) 2015-09-30 2018-02-06 Apple Inc. Transparent force sensitive structures in an electronic device
CN206848977U (zh) 2016-02-19 2018-01-05 苹果公司 一种电子设备以及用于电子设备的电容式力传感器
US10006820B2 (en) 2016-03-08 2018-06-26 Apple Inc. Magnetic interference avoidance in resistive sensors
US9941209B2 (en) 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
JP2017168641A (ja) 2016-03-16 2017-09-21 東芝メモリ株式会社 不揮発性半導体記憶装置及びその製造方法
US10209830B2 (en) 2016-03-31 2019-02-19 Apple Inc. Electronic device having direction-dependent strain elements
US10007343B2 (en) 2016-03-31 2018-06-26 Apple Inc. Force sensor in an input device
US10090320B2 (en) 2016-05-19 2018-10-02 Toshiba Memory Corporation Semiconductor device and method for manufacturing the same
US10133418B2 (en) 2016-09-07 2018-11-20 Apple Inc. Force sensing in an electronic device using a single layer of strain-sensitive structures
US10444091B2 (en) 2017-04-11 2019-10-15 Apple Inc. Row column architecture for strain sensing
US10309846B2 (en) 2017-07-24 2019-06-04 Apple Inc. Magnetic field cancellation for strain sensors
CN108257878A (zh) * 2018-01-11 2018-07-06 郑州云海信息技术有限公司 一种增强qfn封装焊接效果的方法及qfn封装
US10866683B2 (en) 2018-08-27 2020-12-15 Apple Inc. Force or touch sensing on a mobile device using capacitive or pressure sensing
US10782818B2 (en) 2018-08-29 2020-09-22 Apple Inc. Load cell array for detection of force input to an electronic device enclosure
US11024551B1 (en) 2020-01-07 2021-06-01 International Business Machines Corporation Metal replacement vertical interconnections for buried capacitance
US11490519B2 (en) * 2021-01-11 2022-11-01 X-Celeprint Limited Printed stacked micro-devices
US20230296664A1 (en) * 2022-03-21 2023-09-21 Avago Technologies International Sales Pte. Limited Semiconductor product with edge integrity detection structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58178547A (ja) * 1982-04-12 1983-10-19 Matsushita Electric Ind Co Ltd 電気部品組立体およびその製造方法
SU1616439A1 (ru) * 1989-02-03 1996-01-20 Д.М. Боднарь Способ создания многоуровневых межсоединений интегральных схем
US5093708A (en) * 1990-08-20 1992-03-03 Grumman Aerospace Corporation Multilayer integrated circuit module
US5311401A (en) * 1991-07-09 1994-05-10 Hughes Aircraft Company Stacked chip assembly and manufacturing method therefor
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5969380A (en) 1996-06-07 1999-10-19 Micron Technology, Inc. Three dimensional ferroelectric memory
FR2751328B1 (fr) * 1996-07-17 1998-10-09 Oxis International Sa Utilisation de nouveaux composes organoselenies comme agents pro-oxydants ainsi que leurs procedes de preparation et des compositions pharmaceutiques en comportant application
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
JP3765952B2 (ja) * 1999-10-19 2006-04-12 富士通株式会社 半導体装置
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US6664639B2 (en) * 2000-12-22 2003-12-16 Matrix Semiconductor, Inc. Contact and via structure and method of fabrication

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104302094A (zh) * 2013-07-15 2015-01-21 旺矽科技股份有限公司 多层式电路板
CN104302094B (zh) * 2013-07-15 2017-12-26 旺矽科技股份有限公司 多层式电路板
CN107567206A (zh) * 2017-08-11 2018-01-09 沈雪芳 双面导通构造加工方法、线性电路板加工方法及线光源
CN107613665A (zh) * 2017-08-11 2018-01-19 沈雪芳 多层导通构造加工方法、线性电路板加工方法及线光源
CN107613665B (zh) * 2017-08-11 2020-08-21 惠州市超频三全周光智能照明科技有限公司 多层导通构造加工方法、线性电路板加工方法及线光源
CN107567206B (zh) * 2017-08-11 2020-11-10 惠州市超频三全周光智能照明科技有限公司 双面导通构造加工方法、线性电路板加工方法及线光源

Also Published As

Publication number Publication date
JP2008177589A (ja) 2008-07-31
US20030218191A1 (en) 2003-11-27
EP1287560A1 (en) 2003-03-05
NO20001360D0 (no) 2000-03-15
CN1418374A (zh) 2003-05-14
CA2403231A1 (en) 2001-09-20
US7211885B2 (en) 2007-05-01
AU4487701A (en) 2001-09-24
RU2002125873A (ru) 2004-03-27
AU775011B2 (en) 2004-07-15
US20030024731A1 (en) 2003-02-06
KR100488256B1 (ko) 2005-05-11
KR20020080484A (ko) 2002-10-23
JP2008182252A (ja) 2008-08-07
HK1054616A1 (en) 2003-12-05
RU2237948C2 (ru) 2004-10-10
JP2003526945A (ja) 2003-09-09
NO313679B1 (no) 2002-11-11
NO20011330D0 (no) 2001-03-15
CA2403231C (en) 2007-05-01
WO2001069679A1 (en) 2001-09-20
NO20011330L (no) 2001-09-17

Similar Documents

Publication Publication Date Title
CN1214462C (zh) 叠层中的垂直电互连
CN1052114C (zh) 有集成电路芯片堆叠平面阵列的电子模块
CN1300851C (zh) 具有在存储单元上方形成的信号布线线路的半导体存储器件
CN1897240A (zh) 多芯片器件及其制造方法
CN1091949C (zh) 集成电光封装
CN1395312A (zh) 减小便携廉价耐用存储器阵列中串音的器件和制作工艺
CN100440503C (zh) 多层互补式导线结构及其制造方法
CN1160792C (zh) 可伸缩的数据处理设备
CN1094252C (zh) 半导体器件和制造半导体器件的方法
CN102956634A (zh) 集成电路芯片
JP2003077684A (ja) 有機ｅｌ素子
CN1169220C (zh) 具有叠放组件的电子部件及其制造方法
US6178083B1 (en) Layered capacitor device
CN1914962A (zh) 用于提高电路板的定线密度的方法和这种电路板
CN101055886A (zh) 发光设备及其制造方法
CN1406101A (zh) 有机电致发光装置
CN1581478A (zh) 半导体集成电路装置
CN1582481A (zh) 存储结构的电极、方法和设备
CN1358335A (zh) 发光闸流晶体管矩阵阵列
CN1160777C (zh) 制造集成半导体存储装置的方法
CN1691326A (zh) 在层叠的芯片叠内使用电容耦合通信的方法和装置
CN1495891A (zh) 集成电路装置与电子装置
US7358549B2 (en) Multi-layered metal routing technique
CN1543651A (zh) 存储器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050810