CN100440503C - 多层互补式导线结构及其制造方法 - Google Patents
多层互补式导线结构及其制造方法 Download PDFInfo
- Publication number
- CN100440503C CN100440503C CNB2005101234657A CN200510123465A CN100440503C CN 100440503 C CN100440503 C CN 100440503C CN B2005101234657 A CNB2005101234657 A CN B2005101234657A CN 200510123465 A CN200510123465 A CN 200510123465A CN 100440503 C CN100440503 C CN 100440503C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- conducting wire
- layer
- group
- many
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000295 complement effect Effects 0.000 title description 13
- 238000004519 manufacturing process Methods 0.000 title description 9
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000004020 conductor Substances 0.000 claims description 98
- 230000004888 barrier function Effects 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 28
- 238000000059 patterning Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 239000004411 aluminium Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 57
- 230000008878 coupling Effects 0.000 description 22
- 238000010168 coupling process Methods 0.000 description 22
- 238000005859 coupling reaction Methods 0.000 description 22
- 239000010409 thin film Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000004062 sedimentation Methods 0.000 description 5
- 241001212149 Cathetus Species 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002355 dual-layer Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002262 irrigation Effects 0.000 description 1
- 238000003973 irrigation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5221—Crossover interconnections
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种多层导线结构，其包含：基板；形成于该基板之上第一层中的多条第一导电线路，彼此平行延伸在第一方向中：形成于该第一层之上第二层中的多条第二导电线路，彼此平行延伸在正交于第一方向的第二方向：形成于该第二层中的多组第三导电线路，其延伸于该第一方向中，每一组第三导电线路皆对应于上述这些第一导电线路中其中一条：以及形成于该第一层与该第二层之间的多组导电路径，每一组导电路径皆对应于上述这些第一导电线路中其中一条及其中一组第三导电线路，并且将该对应的第一导电线路电连接至该对应的第三导电线路组。
Description
技术领域
本发明涉及一种多层互补式导线结构及其制造方法，特别涉及一种能够实质降低导线的阻值的多层互补式导线结构及其制造方法。
背景技术
随着多媒体技术的快速发展，使用者越来越需要先进的外围视听设备。由阴极射线管(CRT)或显像管所组成的常用显示器已无法满足目前轻薄短小设备的需求。近年来已经陆续发展出许多平面显示技术，例如液晶显示器(LCD)、等离子显示面板(PDP)显示器、以及场发射式显示器(FED)，而且上述这些技术已经成为显示技术标准。
图1为一种常用显示器的薄膜晶体管阵列板的概略示意图。参照图1，薄膜晶体管阵列板10包括多个像素单元，也就是像素18，上述这些像素排列于一个矩阵之中。每个像素18均包含薄膜晶体管16，而且上述这些像素18由彼此横向平行的多条栅极线路14及彼此纵向平行的多条数据线路12所隔开。上述这些栅极线路14及数据线路12均连接至上述这些像素18的薄膜晶体管16。
图2为一种常用显示器的像素的概略示意图。参照图2，每个像素18均包含薄膜晶体管16。每条栅极线路14均连接至该薄膜晶体管16的栅极26，而每条数据线路12均会被连接至该薄膜晶体管16的源极20及漏极22。有绝缘层(图中未显示)及主动层24位于栅极26、源极20与漏极22之间。此外，每个像素18另包括像素电极28，该电极连接至漏极22。薄膜晶体管16的功能是作为像素电极28的切换装置。
一般来说，每条栅极线路14及每条数据线路12位于不同的金属层之中。于上述这些栅极线路14及上述这些数据线路12的重叠区域中，栅极线路14并不连接至数据线路12，而是通过绝缘层30于周围产生绝缘，如图3所示。随着显示器的尺寸越来越大，栅极线路及数据线路的长度亦越来越长。因此，栅极线路及数据线路的总阻值便会提高，其缺点是可能导致非预期的电阻-电容延迟(RC延迟)，并且会对上述这些显示装置的运行速度产生负面影响。
发明内容
本发明是关于可解决因已有技术的限制与缺点所导致的一项或多项问题的结构与方法。
根据本发明的具体实施例，其提供一种多层导线结构，其包括：基板；形成于该基板之上第一层中的多条第一导电线路，彼此平行延伸于第一方向中；形成于该第一层之上第二层中的多条第二导电线路，彼此平行延伸在正交于第一方向的第二方向中；形成于该第二层中的多组第三导电线路，其延伸于该第一方向中，每一组第三导电线路皆对应于上述这些第一导电线路中其中一条；以及形成于该第一层与该第二层之间的多组导电路径，每一组导电路径皆对应于上述这些第一导电线路中其中一条及其中一组第三导电线路，并且将该对应的第一导电线路电连接至该对应的第三导电线路组。
于其中一种实施方式中，每一组中的上述这些第三导电线路彼此相隔开预设间隔。
又根据本发明，其提供一种多层导线结构，其包括：基板；形成于该基板之上第一层中的多条第一导电线路，彼此平行延伸于第一方向中；形成于该第一层之上第二层中的多条第二导电线路，彼此平行延伸在正交于第一方向的第二方向中；形成于该第一层中的多组第三导电线路，其延伸于该第二方向中，每一组第三导电线路皆对应于上述这些第二导电线路中其中一条；以及形成于该第一层与该第二层之间的多组导电路径，每一组导电路径皆对应于上述这些第二导电线路中其中一条及其中一组第三导电线路，并且将该对应的第二导电线路电连接至该对应的第三导电线路组。
另根据本发明，其提供一种显示装置，其包括：基板；形成于该基板之上第一层中的多条栅极线路，彼此平行延伸在第一方向中；形成于该第一层之上第二层中的多条数据线路，彼此平行延伸在正交于第一方向的第二方向中；形成于该基板上的像素单元阵列，每一个像素单元均靠近上述这些栅极线路中其中一条及上述这些数据线路中其中一条的交点；形成于该第二层中的多组导电线路，其延伸于第一方向中，每一组导电线路皆对应于上述这些栅极线路中其中一条；以及形成于该第一层与该第二层之间的多组导电路径，每一组导电路径皆对应于上述这些栅极线路中其中一条及其中一组导电线路，并且将该对应的栅极线路电连接至该对应的导电线路组。
续根据本发明，其提供一种显示装置，其包括：.基板；形成于该基板之上第一层中的多条栅极线路，彼此平行延伸在第一方向中；形成于该第一层之上第二层中的多条数据线路，彼此平行延伸在正交于第一方向的第二方向中；形成于该基板上的多个像素单元，每一个像素单元均靠近上述这些栅极线路中其中一条及上述这些数据线路中其中一条的交点；形成于该第一层中的多组导电线路，其延伸于第二方向中，每一组导电线路皆对应于上述这些数据线路中其中一条：以及形成于该第一层与该第二层之间的多组导电路径，每一组导电路径皆对应于上述这些数据线路中其中一条及其中一组导电线路，并且将该对应的数据线路电连接至该对应的导电线路组。
仍续根据本发明，其提供一种用于制造多层导线结构的方法，其包括：界定基板；于该基板之上形成第一导电层；图案化该第一导电层以形成多条第一导电线路，彼此平行延伸在第一方向中，以及形成多组第二导电线路，彼此平行延伸在正交于第一方向的第二方向中；于该第一导电层之上形成绝缘层；图案化该绝缘层以便于该绝缘层中形成多个开孔，用以曝露上述这些第二导电线路中每一条的其中一部分；于该绝缘层之上形成第二导电层，同时填补上述这些开孔；以及图案化该第二导电层，用以形成多条第三导电线路，其延伸于第二方向中，上述这些第三导电线路中每一条皆对应于其中一组第二导电线路。
进一步续根据本发明，其提供一种用于制造多层导线结构的方法，其包括：界定基板；于该基板之上形成第一导电层；图案化该第一导电层以形成多条第一导电线路，彼此平行延伸在第一方向中；于该第一导电层之上形成绝缘层；图案化该绝缘层以便于该绝缘层中形成多个开孔，用以曝露上述这些第一导电线路中每一条的其中一部分；于该绝缘层之上形成第二导电层，同时填补上述这些开孔；以及图案化该第二导电层，用以形成多条第二导电线路，其延伸在正交于第一方向的第二方向中，以及形成多组第三导电线路，其彼此平行延伸于该第一方向中，每组上述这些第三导电线路皆对应于上述这些第一导电线路中其中一条。
于下文的说明中将部分提出本发明的额外特点与优点，而且从该说明中将了解其中一部分，或者通过实施本发明亦可获知。通过权利要求中特别提出的元件与组合将可了解且达成本发明的特点与优点。
应该了解的是，上文的概要说明以及下文的详细说明都仅供作示范与解释，其并未限制本文所主张的发明。
本说明书中所并入且构成本说明书其中一部分的附图所图解的是本发明的其中一具体实施例，其连同本说明可用来解释本发明的原理。
附图说明
现在将详细地参考本发明具体实施例，其范例图解于附图之中。可能的话，在所有附图中将以相同的元件符号来代表相同或类似的部件。
图1为一种常用显示器的薄膜晶体管阵列板的概略示意图；
图2为一种常用显示器中像素的概略示意图；
图3为一种常用金属层结构的概略示意图，其中栅极线路及数据线路位于不同层之中；
图4为根据本发明较佳具体实施例的栅极线路的导线结构的剖面图；
图5为匹配图4所示的导线结构的数据线路的导线结构的剖面图；
图6为图4的导线结构与图5的导线结构交错的概略3D示意图；
图7a至图8c为根据本发明较佳具体实施例用于制造导线结构的工艺的示意流程图，其中图7a至图7c为沿着图6中直线I-I所取得的剖面图，而图8a 图8c则为沿着图6中直线II-II所取得的剖面图；
图9为将本发明的导线结构套用至显示器中的俯视图；
图10A为根据本发明具体实施例的导线结构的概略透视图；
图10B为沿着图10A的导线结构中的AA方向所取得的概略剖面图；
图11A为根据本发明另一具体实施例的导线结构的概略透视图；以及
图11B为沿着图11A的导线结构中的BB方向所取得的概略剖面图。
主要元件标记说明
10 薄膜晶体管阵列板
12 数据线路
14 栅极线路
16 薄膜晶体管
18 像素
20 源极
22 漏极
24 主动层
26 栅极
28 像素电极
30 绝缘层
100 导线结构
102 导线结构
200 主线路
202 支线路
204 连接栓
206 凹槽
250 主线路
252 支线路
254 连接栓
256 凹槽
300 基板
320 导电材料层
350 绝缘层
354 接触孔洞
356 接触孔洞
360 导电材料层
400 导线结构
402 基板
408 连接栓
414 主线路
424 线路
426 支线路
500 导线结构
502 基板
508 连接栓
514 主线路
516 支线路
524 主线路
具体实施方式
本发明是关于一种具有多层互补式特征图形的导线结构。下文将解释本发明的较佳具体实施例。为更明确且完整地解释本发明，请参考下文说明及图4至图9。
图4为根据本发明较佳具体实施例的栅极线路的导线结构的剖面图。参照图4，作为本发明显示器中的栅极线路的导线结构100包括细长的主线路200以及彼此共线但分离的多条支线路202。因为主线路200及上述这些支线路202位于不同层之中，所以，上述这些支线路202中每一条的两端会通过多个连接栓204连接至主线路200，从而形成含有多个凹槽206的双层、齿状导线结构。
计算阻值的公式如下：
R＝ρ*L/A，
其中R代表材料的阻值，ρ代表材料的电阻率，L代表导线的长度，而A代表导线的截面积。
当分别使用铝(Al)及铜(Cu)来制造常用的长导线结构且假设上述这些导线的总长度为10而上述这些导线的截面积为1时，那么上述这些导线结构的阻值便如表1中所列：
此外，以图4中的结构为例，当使用铝及铜来制造本发明的双层、齿状导线结构时，假设其具有由凹槽206、一条支线路202、以及两个连接栓204所组成的主线路200，主线路200的总长度等于10，支线路202的长度等于b，凹槽206的宽度等于a(也就是，10-b)，而主线路200及支线路202两者的截面积均等于1。当支线路202长度与凹槽206宽度的比值变动时，那么总阻值便如表2中所列：
据此，不论支线路202长度与凹槽206宽度的比值为何，本发明的双层、齿状导线结构的阻值均小于常用导线结构的阻值，所以，本发明并不受限于支线路202长度与凹槽206宽度的比值。于本发明的双层、齿状导线结构中，当支线路202平行于主线路200的比例(也就是，b/a比值)提高时，整条导线的阻值便会降低。
当将本发明的栅极线路的导线结构套用至显示器中时，用于匹配该栅极线路的数据线路的导线结构如图5所示。因为必须考虑该栅极线路与该数据线路间的垂直交叉连接，所以，该数据线路的导线结构必须互补于该栅极线路的导线结构。参照图5，导线结构102包括一条长主线路250以及共线但彼此分离的多条支线路252。上述这些支线路252中每一条的两端均会通过连接栓254被连接至该主线路250，从而形成含有多个凹槽256的双层、齿状导线结构。比较图5的结构与图4的结构，可以看见，图4中的导线结构100及图5中的导线结构102是对称的。
图6为图4的导线结构与图5的导线结构交错的概略3D示意图。参照图6，于典型的显示器中，栅极线路与数据线路会互相垂直以形成交错结构，并且从而构成排列于一个矩阵中的多个像素单元。于本发明中，栅极线路的导线结构100及数据线路的导线结构102为交错排列，致使图4中的凹槽206及图5中的凹槽256彼此位于基板300的两侧处。也就是，导线结构100的主线路200与上述这些支线路252位于同一层，而上述这些支线路252则分别位于该主线路200的两侧之上。导线结构102的主线路250以及上述这些支线路202则均位于另一层之中。
参照图7a至图8c，图7a至图8c为根据本发明较佳具体实施例用于制造导线结构的工艺的示意流程图。同时参照图6，图7a至图7c为沿着图6中直线I-I所取得的剖面图，而图8a至图8c则为沿着图6中直线II-II所取得的剖面图。
当形成本发明的导线结构时，举例来说，可利用沉积法于基板300之上先形成材料层320。举例来说，可利用光刻技术及蚀刻法来界定该导电材料层320，用以形成导线结构100的主线路200以及导线结构102的支线路252，如图7a与图8a所示。
接着，可利用沉积法形成绝缘层350，用以覆盖该导电材料层320及该基板300。其次，举例来说，可利用光刻技术及蚀刻法来界定该绝缘层350，用以于该绝缘层350之中形成多个接触孔洞354及多个接触孔洞356，分别如图7b与图8b所示。每一个上述这些接触孔洞354均会分别曝露导线结构102中上述这些支线路252的其中一部分，而上述这些接触孔洞356则会曝露导线结构100中主线路200的其中一部分。
接着，举例来说，可利用沉积法形成导电材料层360，用以覆盖该绝缘层350且填补上述这些接触孔洞354及上述这些接触孔洞356。可利用上述这些接触孔洞354及上述这些接触孔洞356中的导电材料分别构成多个连接栓254及多个连接栓204。接着，举例来说，可利用光刻技术及蚀刻法来界定该导电材料层360，用以形成导线结构102的主线路250以及导线结构100的支线路202，如图7c与图8c所示。
所以，便可于基板300之上形成如图6所示的双层互补式导线结构。上述这些连接栓204及上述这些连接栓254必须全部对齐导线结构100的主线路200及导线结构102的上述这些支线路252，并且彼此分离。进一步言之，除了对齐上述这些连接栓204以外，导线结构100的上述这些支线路202还必须对齐导线结构100的主线路200；而除了对齐上述这些连接栓254以外，导线结构102的主线路250还必须对齐导线结构102的上述这些支线路252。
图9为将本发明的导线结构套用至显示器中的俯视图。参照图9的俯视图，图中清楚地图解出较低且垂直平行的多条主线路200以及较高且水平平行的多条主线路250。从该俯视图中可知，上述这些主线路200及上述这些主线路250会垂直交错用以构成网状结构，其中该网状结构中每个格栅均代表像素单元400，而每个像素单元400均包括薄膜晶体管402。除了上述这些主线路200及上述这些主线路250的交错互连部分以外，该网状结构的其余部分是双层导线结构。
举例来说，除了交错互连部分以外，上述这些主线路200中每一条均于上述这些主线路200之上包括多条支线路202(和上述这些主线路250位于相同层)，而且上述这些主线路200会通过上述这些连接栓204被连接至上述这些支线路202。同样地，除了交错互连部分以外，上述这些主线路250中每一条均于上述这些主线路250之上包括多条支线路252(和上述这些主线路200位于相同层)，而且上述这些主线路250会通过上述这些连接栓254被连接至上述这些支线路252。
图9中，值得注意的是，虽然图中上方导线结构中的上述这些主线路250的宽度及上述这些支线路202的宽度大于下方导线结构中的上述这些主线路200的宽度及上述这些支线路252的宽度，不过其仅为更了解本发明的导线结构的目的。于本发明的较佳具体实施例中，包括上述这些主线路250、上述这些支线路202、上述这些主线路200、以及上述这些支线路252在内的上述这些前述导线较佳的是具有相同的宽度，不过，上文说明的目的仅为解释本发明的范畴，并无限制之意。
虽然本发明的较佳具体实施例仅揭示一种双层互补式导线结构及其制造方法，不过，本发明的精神及概念亦可套用至具有两层以上的其它多层导线结构之中，以达降低阻值的目的。
本发明揭示一种多层互补式导线结构及其制造方法。可根据产品装置的要求来改变结构性条件，举例来说，其包括绝缘层的材料，以及该导线的材料、形状、以及长度。通常可使用铝、铜、铬、及/或钼作为该导线的材料。另外，亦可将各种的薄膜晶体管结构套用至像素单元之中，而本发明中所用的薄膜晶体管结构的种类并不受限。
根据本发明前述较佳具体实施例，套用本发明便可降低导线的阻值。此外，对相同的阻值效应而言，套用该多层互补式导线结构则可缩小该导线的截面积，从而可提高该像素单元的开孔比值。于本发明的较佳具体实施例中，利用导线宽度12μm(微米)的双层互补式导线结构，本发明便可达到和导线宽度20μm的常用导线结构相同的阻值。对长度60μm且宽度14μm的开孔面积来说，原始的开孔面积为：
60×140＝8400(μm2)。
不过，套用本发明之后该开孔面积则为：
(60+8)×(140+8)＝10064(μm2)。
所以，开孔比值提高了
(10064-8400)/8400×100％＝19.8％。
据此，本发明非常有利于显示器制造技术。
本发明的多层互补式导线结构不仅可套用至显示器领域之中，亦可套用至其它领域之中。当将本发明的多层互补式导线结构套用至其它领域之中时，图6中所示的导线结构100及导线结构102均不限制造为栅极线路或数据线路。当将本发明套用至其它领域之中时，举例来说集成电路制造技术，便可达到降低阻值及缩小关键尺寸的优点。所以，本发明并不受限于显示器领域。
图10A为根据本发明具体实施例的导线结构400的概略透视图。导线结构400包含由多条第一导电线路及多条第二导电线路所组成的阵列，上述这些第二导电线路的位置正交于上述这些第一导电线路。参照图10A，上述这些第一导电线路中每一条均包含主线路414、多条支线路426、以及多个连接栓408。主线路414实质上是形成于基板402上第一层之中的平直连续线路。支线路426形成于第一层上的第二层之中，而且彼此分离。每条支线路426均通过连接栓408被连接至主线路414。上述这些第二导电线路中每一条均包含主线路424，其实质上形成于该第二层之中的平直连续线路。导线结构400和图6中所示的导线结构102大致相同，不同的是，第二导电线路424并不包含任何支线路或连接栓。
图10B为沿着图10A的导线结构400中的AA方向所取得的概略剖面图。参照图10B，上述这些第二导电线路424中每一条均于支线路426之间。如先前参照表2的讨论，当比值p/q提高，导线结构400的阻值便会降低，其中p代表的是其中一条支线路426的长度，而q代表的是将其中一条支线路426与相邻支线路分离的间隔的距离。
下文将讨论用于制造根据本发明具体实施例的多层导线结构400的方法。界定基板402，其由玻璃或塑料所制成。举例来说，利用沉积法于基板402之上构成第一导电层。举例来说，可利用光刻技术及蚀刻法来图案化该第一导电层，用以形成多条第一导电线路414，彼此平行延伸于第一方向中。举例来说，可利用沉积法于该经图案化的第一导电层之上形成绝缘层。上述这些第一导电线路414中每一条均彼此绝缘。可图案化该绝缘层以形成多个开孔，其会曝露出每一条第一导电线路414的其中一部分。上述这些开孔的形式可能是沟渠、腔穴、孔洞或是并状。接着，可于该经图案化的绝缘层之上形成第二导电层，同时填补上述这些开孔。其次，可图案化该第二导电层，用以形成多条第二导电线路424，其延伸在正交于该第一方向的第二方向中，并且形成多组第三导电线路426，彼此平行延伸于第一方向中。每组第三导电线路426均对应于其中一条第一导电线路414。
图11A为根据本发明另一具体实施例的导线结构500的概略透视图。导线结构500包含由多条第一导电线路及多条第二导电线路所组成的阵列，上述这些第二导电线路的位置正交于上述这些第一导电线路。参照图11A，上述这些第一导电线路中每一条均包含主线路514，其实质上是形成于基板502上第一层之中的平直连续线路。上述这些第二导电线路中每一条均包含主线路524、多条支线路516、以及多个连接栓508。主线路524实质上是形成于该第一层上第二层之中的平直连续线路。支线路516形成于第一层之中，而且彼此分离。每条支线路516均会通过连接栓508被连接至主线路524。导线结构500和图6中所示的导线结构102大致相同，不同的是，第一导电线路514并不包含任何支线路或连接栓。
图11B为沿着图11A的导线结构500中的BB方向所取得的概略剖面图。参照图11B，上述这些第一导电线路514中每一条均于支线路516之间。如先前参照表2的讨论，当比值m/n提高，导线结构500的阻值便会降低，其中m代表的是其中一条支线路516的长度，而n代表的是将其中一条支线路516与相邻支线路分离的间隔的距离。
下文将讨论用于制造根据本发明具体实施例的多层导线结构500的方法。界定基板502。于基板502上形成第一导电层。图案化该第一导电层，用以形成多条第一导电线路514，其彼此平行延伸于第一方向中，并且形成多组第二导电线路516，其彼此平行延伸在正交于该第一方向的第二方向中。于该经图案化的第一导电层中形成绝缘层。可图案化该绝缘层以形成多个开孔，其会曝露出每一条第二导电线路516的其中一部分。接着，可于该经图案化的绝缘层之上形成第二导电层，同时填补上述这些开孔。然后，可图案化该第二导电层，用以形成多条第三导电线路524，其延伸于第二方向中。每条第三导电线路524均对应于其中一组第二导电线路516。
上文图10与图11所代表的实施例，与图4至图9所述的实施例相比较，虽然仅有一个方向的导线为双层导线结构，然而图10与图11所代表的实施例，具有较少区域及较少数目的开孔，而且导线跨线区域的结构较简单，因此工艺难度较低，能得到较高的量产合格率。制造显示器时可依导线电阻需求，选择单一方向的导线形成双层导线即可。
上文已经针对解释与说明的目的提供本发明的较佳具体实施例的前述揭示内容。其并未竭尽说明本发明或将本发明限于所揭示的刻板形式中。所属技术领域的技术人员依照以上的揭示内容将会非常清楚本文所说明的具体实施例的许多变化及修改。本发明的范畴仅由本文所附权利要求及其等效范围来定义。
另外，说明本发明的代表性具体实施例时，虽然本说明书将本发明的方法及/或程序表示为特定的步骤序列；不过，由于该方法或程序的范围并不依赖本文所提出的特定的步骤序列，所以该方法或程序不应仅限于所述的特定的步骤序列。所属技术领域的技术人员便会发现，亦可采用其它步骤序列。所以，不应将本说明书所提出的特定的步骤序列视为对权利要求的限制。此外，亦不应将针对本发明的该方法及/或程序的权利要求限制在仅能以书面的顺序来实行该方法及/或程序的步骤，所属技术领域的技术人员很容易便可明白，上述这些序列亦可加以改变，并且仍涵盖于本发明的精神与范畴之内。
Claims (14)
1.一种多层导线结构，其特征是包括：
基板；
形成于该基板之上第一层中的多条第一导电线路，彼此平行延伸于第一方向中；
形成于该第一层之上第二层中的多条第二导电线路，彼此平行延伸在正交于第一方向的第二方向中；
形成于该第二层中的多组第三导电线路，其延伸于该第一方向中，每一组第三导电线路皆对应于上述这些第一导电线路中其中一条，并且每一组第三导电线路彼此以预设间隔相隔开；以及
形成于该第一层与该第二层之间的多组导电路径，每一组导电路径皆对应于上述这些第一导电线路中其中一条及其中一组第三导电线路，并且将该对应的第一导电线路电连接至该对应的第三导电线路组。
2.根据权利要求1所述的导线结构，其特征是上述这些第三导电线路中每一条长度与该预设间隔的比值范围介于2至9之间。
3.根据权利要求1所述的导线结构，其特征是每一条第一、第二、或第三导电线路均由选自以下所组成的群之中的至少一种材料所制成：铜、铝、铬、以及钼。
4.根据权利要求1所述的导线结构，其特征是上述这些导电路径中每一条均由选自以下所组成的群之中的至少一种材料所制成：铜、铝、铬、以及钼。
5.一种多层导线结构，其特征是包括：
基板；
形成于该基板之上第一层中的多条第一导电线路，彼此平行延伸于第一方向中；
形成于该第一层之上第二层中的多条第二导电线路，彼此平行延伸在正交于第一方向的第二方向中；
形成于该第一层中的多组第三导电线路，其延伸于该第二方向中，每一组第三导电线路皆对应于上述这些第二导电线路中其中一条，并且每一组第三导电线路彼此以预设间隔相隔开；以及
形成于该第一层与该第二层之间的多组导电路径，每一组导电路径皆对应于上述这些第二导电线路中其中一条及其中一组第三导电线路，并且将该对应的第二导电线路电连接至该对应的第三导电线路组。
6.根据权利要求5所述的导线结构，其特征是上述这些第三导电线路中每一条长度与该预设间隔的比值范围介于2至9之间。
7.根据权利要求5所述的导线结构，其特征是每一条第一、第二、或第三导电线路均由选自以下所组成的群之中的至少一种材料所制成：铜、铝、铬、以及钼。
8.根据权利要求5所述的导线结构，其特征是上述这些导电路径中每一条均由选自以下所组成的群之中的至少一种材料所制成：铜、铝、铬、以及钼。
9.一种显示装置，其特征是包括：
基板；
形成于该基板之上第一层中的多条栅极线路，彼此平行延伸在第一方向中；
形成于该第一层之上第二层中的多条数据线路，彼此平行延伸在正交于第一方向的第二方向中；
形成于该基板上的像素单元阵列，每一个像素单元均靠近上述这些栅极线路中其中一条及上述这些数据线路中其中一条的交点；
形成于该第二层中的多组导电线路，其延伸于第一方向中，每一组导电线路皆对应于上述这些栅极线路中其中一条，并且每一组导电线路彼此以预设间隔相隔开；以及
形成于该第一层与该第二层之间的多组导电路径，每一组导电路径皆对应于上述这些栅极线路中其中一条及其中一组导电线路，并且将该对应的栅极线路电连接至该对应的导电线路组。
10.根据权利要求9所述的装置，其特征是上述这些导电线路中每一条长度与该预设间隔的比值范围介于2至9之间。
11.一种显示装置，其特征是包括：
基板；
形成于该基板之上第一层中的多条栅极线路，彼此平行延伸在第一方向中；
形成于该第一层之上第二层中的多条数据线路，彼此平行延伸在正交于第一方向的第二方向中；
形成于该基板上的多个像素单元，每一个像素单元均靠近上述这些栅极线路中其中一条及上述这些数据线路中其中一条的交点；
形成于该第一层中的多组导电线路，其延伸于第二方向中，每一组导电线路皆对应于上述这些数据线路中其中一条，并且每一组导电线路彼此以预设间隔相隔开：以及
形成于该第一层与该第二层之间的多组导电路径，每一组导电路径皆对应于上述这些数据线路中其中一条及其中一组导电线路，并且将该对应的数据线路电连接至该对应的导电线路组。
12.根据权利要求11所述的装置，其特征是上述这些导电线路中每一条长度与该预设间隔的比值范围介于2至9之间。
13.一种用于制造多层导线结构的方法，其特征是包括：
界定基板；
于该基板之上形成第一导电层；
图案化该第一导电层以形成多条第一导电线路，彼此平行延伸在第一方向中，以及形成多组第二导电线路，彼此平行延伸在正交于第一方向的第二方向中；
于该第一导电层之上形成绝缘层；
图案化该绝缘层以便于该绝缘层中形成多个开孔，用以曝露上述这些第二导电线路中每一条的其中一部分；
于该绝缘层之上形成第二导电层，同时填补上述这些开孔；以及
图案化该第二导电层，用以形成多条第三导电线路，其延伸于第二方向中，上述这些第三导电线路中每一条皆对应于其中一组第二导电线路，并且每一组第二导电线路彼此以预设间隔相隔开。
14.一种用于制造多层导线结构的方法，其特征是包括：
界定基板；
于该基板之上形成第一导电层；
图案化该第一导电层以形成多条第一导电线路，彼此平行延伸在第一方向中；
于该第一导电层之上形成绝缘层；
图案化该绝缘层以便于该绝缘层中形成多个开孔，用以曝露上述这些第一导电线路中每一条的其中一部分；
于该绝缘层之上形成第二导电层，同时填补上述这些开孔；以及
图案化该第二导电层，用以形成多条第二导电线路，其延伸在正交于第一方向的第二方向中，以及形成多组第三导电线路，其彼此平行延伸于该第一方向中，每组上述这些第三导电线路皆对应于上述这些第一导电线路中其中一条，并且每一组第三导电线路彼此以预设间隔相隔开。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/131,084 US7161226B2 (en) | 2003-10-20 | 2005-05-17 | Multi-layered complementary wire structure and manufacturing method thereof |
| US11/131,084 | 2005-05-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1866507A CN1866507A (zh) | 2006-11-22 |
| CN100440503C true CN100440503C (zh) | 2008-12-03 |
Family
ID=37425476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101234657A Active CN100440503C (zh) | 2005-05-17 | 2005-11-21 | 多层互补式导线结构及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7161226B2 (zh) |
| JP (1) | JP2006323333A (zh) |
| CN (1) | CN100440503C (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638371B2 (en) * | 2006-03-07 | 2009-12-29 | Industrial Technology Research Institute | Method for manufacturing thin film transistor display array with dual-layer metal line |
| JP2009103732A (ja) | 2007-10-19 | 2009-05-14 | Sony Corp | 表示装置およびその製造方法 |
| KR101480004B1 (ko) | 2008-02-21 | 2015-01-08 | 삼성디스플레이 주식회사 | 표시판 및 그 제조 방법 |
| US9128289B2 (en) | 2012-12-28 | 2015-09-08 | Pixtronix, Inc. | Display apparatus incorporating high-aspect ratio electrical interconnects |
| US9177910B2 (en) | 2012-04-18 | 2015-11-03 | Micron Technology, Inc. | Interconnect structures for integrated circuits and their formation |
| CN103969865B (zh) * | 2013-10-10 | 2017-10-27 | 上海中航光电子有限公司 | Tft阵列基板及其制造方法、显示面板和显示装置 |
| US9934983B2 (en) * | 2014-02-03 | 2018-04-03 | Cree, Inc. | Stress mitigation for thin and thick films used in semiconductor circuitry |
| CN104505392A (zh) * | 2014-12-29 | 2015-04-08 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制作方法、阵列基板的修复方法、显示装置 |
| WO2016195001A1 (ja) * | 2015-06-04 | 2016-12-08 | シャープ株式会社 | アクティブマトリクス基板 |
| DE102016101619A1 (de) * | 2016-01-29 | 2017-08-03 | Biotronik Se & Co. Kg | Verfahren zur Herstellung einer Elektrodenleitung oder eines Katheters und dazugehöriges Halbzeug |
| CN110942708B (zh) * | 2018-09-21 | 2021-08-27 | 元太科技工业股份有限公司 | 导电结构、线路设计及显示器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1196578A (zh) * | 1997-04-11 | 1998-10-21 | 日本电气株式会社 | 半导体存贮器件 |
| JP2000114496A (ja) * | 1998-09-30 | 2000-04-21 | Siemens Ag | ビット線スタッド毎に４つのノ―ドと２つの位相ワ―ド線レベルを有する６１／４ｆ２ＤＲＡＭセル構造 |
| US6060383A (en) * | 1998-08-10 | 2000-05-09 | Nogami; Takeshi | Method for making multilayered coaxial interconnect structure |
| US6717268B2 (en) * | 2001-11-13 | 2004-04-06 | Intel Corporation | Electromigration-reliability improvement of dual damascene interconnects |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2605442B1 (fr) | 1986-10-17 | 1988-12-09 | Thomson Csf | Ecran de visualisation electrooptique a transistors de commande et procede de realisation |
| JPH0727968B2 (ja) * | 1988-12-20 | 1995-03-29 | 株式会社東芝 | 半導体集積回路装置 |
| US4899439A (en) * | 1989-06-15 | 1990-02-13 | Microelectronics And Computer Technology Corporation | Method of fabricating a high density electrical interconnect |
| JPH05136125A (ja) * | 1991-11-14 | 1993-06-01 | Hitachi Ltd | クロツク配線及びクロツク配線を有する半導体集積回路装置 |
| US5789807A (en) * | 1996-10-15 | 1998-08-04 | International Business Machines Corporation | On-chip power distribution for improved decoupling |
| US6627530B2 (en) * | 2000-12-22 | 2003-09-30 | Matrix Semiconductor, Inc. | Patterning three dimensional structures |
| US6919637B2 (en) * | 2002-09-30 | 2005-07-19 | Intel Corporation | Interconnect structure for an integrated circuit and method of fabrication |
-
2005
- 2005-05-17 US US11/131,084 patent/US7161226B2/en not_active Expired - Lifetime
- 2005-10-04 JP JP2005291275A patent/JP2006323333A/ja active Pending
- 2005-11-21 CN CNB2005101234657A patent/CN100440503C/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1196578A (zh) * | 1997-04-11 | 1998-10-21 | 日本电气株式会社 | 半导体存贮器件 |
| US6060383A (en) * | 1998-08-10 | 2000-05-09 | Nogami; Takeshi | Method for making multilayered coaxial interconnect structure |
| JP2000114496A (ja) * | 1998-09-30 | 2000-04-21 | Siemens Ag | ビット線スタッド毎に４つのノ―ドと２つの位相ワ―ド線レベルを有する６１／４ｆ２ＤＲＡＭセル構造 |
| US6717268B2 (en) * | 2001-11-13 | 2004-04-06 | Intel Corporation | Electromigration-reliability improvement of dual damascene interconnects |
Also Published As
| Publication number | Publication date |
|---|---|
| US7161226B2 (en) | 2007-01-09 |
| US20050253249A1 (en) | 2005-11-17 |
| CN1866507A (zh) | 2006-11-22 |
| JP2006323333A (ja) | 2006-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100440503C (zh) | 多层互补式导线结构及其制造方法 | |
| CN108807426B (zh) | 一种阵列基板以及显示面板 | |
| CN111696994B (zh) | 3d nand存储器件及3d nand存储器件的制造方法 | |
| CN106933416B (zh) | 一种阵列基板及其制作方法、显示面板和显示装置 | |
| CN106252353A (zh) | 具有三维反及存储器的电容器的集成电路及其制造方法 | |
| CN106647083A (zh) | 一种阵列基板、液晶显示面板及触控显示装置 | |
| KR102502870B1 (ko) | 표준 셀 블록용 파워 레일 | |
| CN105068349A (zh) | 阵列基板、显示面板、显示装置以及阵列基板的制作方法 | |
| CN102956634A (zh) | 集成电路芯片 | |
| CN102934230A (zh) | 基于石墨烯的器件的制造 | |
| CN105204252A (zh) | 薄膜晶体管阵列基板及液晶显示面板 | |
| CN111367431B (zh) | 阵列基板及显示装置 | |
| US6178083B1 (en) | Layered capacitor device | |
| TWI220775B (en) | Multi-layered complementary wire structure and manufacturing method thereof | |
| CN111627921B (zh) | 显示面板、终端设备及制造方法 | |
| KR100875059B1 (ko) | 반도체 소자의 비트라인 및 그의 제조방법 | |
| JPH0334348A (ja) | セル構造電力用半導体装置 | |
| CN211670195U (zh) | 柔性阵列基板、柔性显示面板 | |
| CN208781846U (zh) | 三维存储器中的互连结构 | |
| CN108933142B (zh) | 三维存储器件及其制造方法 | |
| CN111223439A (zh) | 应用于阵列基板的goa电路、阵列基板及goa电路的制作方法 | |
| CN109870241A (zh) | 一种增加电容密度的红外探测器芯片 | |
| CN101594738B (zh) | 信号导通元件 | |
| CN109166859B (zh) | 三维存储器中的互连结构 | |
| CN114326235B (zh) | 阵列基板及液晶显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220420 Address after: 26, 1 song Chi Road, Xinyi District, Taipei, Taiwan, China Patentee after: HANNSTAR DISPLAY Corp. Address before: China Taiwan Hsinchu County town of bamboo East Zhongxing Road 4 paragraph 195 Patentee before: Industrial Technology Research Institute |
|
| TR01 | Transfer of patent right |