JP2003280016A - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法

Info

Publication number
JP2003280016A
JP2003280016A JP2003068526A JP2003068526A JP2003280016A JP 2003280016 A JP2003280016 A JP 2003280016A JP 2003068526 A JP2003068526 A JP 2003068526A JP 2003068526 A JP2003068526 A JP 2003068526A JP 2003280016 A JP2003280016 A JP 2003280016A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
lower electrode
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003068526A
Other languages
English (en)
Other versions
JP3946651B2 (ja
Inventor
Jae Woo Lee
チェ・ウ・イ
Sai Chang Yun
セ・チャン・ユン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2003280016A publication Critical patent/JP2003280016A/ja
Application granted granted Critical
Publication of JP3946651B2 publication Critical patent/JP3946651B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Abstract

(57)【要約】 【課題】 本発明は液晶表示装置に係り、特にオンコモ
ン方式のストレージキャパシタが採用された液晶表示装
置において、画素電極がなす段差を減らすことによっ
て、配向膜を均等に形成させて光学的特性を向上させる
ことができる液晶表示装置及びその製造方法を提供す
る。 【解決手段】 前記の目的を達成するために本発明によ
る液晶表示装置は、信号線が形成される層に所定の大き
さで形成されるストレージ下部電極；及びストレージ下
部電極上に形成され、ストレージ上部電極の役割を遂行
する画素電極；を備えるオンコモン方式ストレージキャ
パシタを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係
り、特にオンコモン（ｏｎ ｃｏｍｍｏｎ）方式のスト
レージキャパシタが採用された液晶表示装置において、
画素電極がなす段差を減らすことによって、配向膜を均
等に形成して光学的特性を向上させることができる液晶
表示装置及びその製造方法に関する。
【０００２】
【従来の技術】一般的に、画像情報を画面に示す画面表
示装置中でブラウン管表示装置（或いはＣＲＴ：Ｃａｔ
ｈｏｄｅ Ｒａｙ Ｔｕｂｅ）がいままで最も多く用い
られてきたが、これは表示面積に比べて体積が大きく重
いために用いるのに多くの不便さがあった。
【０００３】これにより、表示面積が大きくてもその厚
さが薄くどの場所でも容易に用いることができる薄膜型
平板表示装置が開発され、次第にブラウン管表示装置に
代えて用いられている。特に、液晶表示装置（ＬＣＤ：
Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）は表
示解像度が他の平板表示装置より優れており、動画像を
表示する時その品質がブラウン管に比べると反応速度が
速い特性を示している。
【０００４】公知のように、液晶表示装置の駆動原理は
液晶の光学的異方性と分極性質を利用したものである。
液晶は構造が細く長いために分子配列に方向性と分極性
を持っている液晶分子に人為的に電磁場を印加して分子
配列方向を調節することができる。したがって、配向方
向を任意に調節すれば液晶の光学的異方性と液晶分子の
配列方向によって光を透過或いは遮断させることができ
るようになり、色相及び映像を表示することができるよ
うになる。
【０００５】そして、アクティブマトリックス型液晶表
示装置は、マトリックス状に配列された各画素に非線形
特性を備えたアクティブ素子を付加して、この素子のス
イッチング特性を利用して各画素の作動を制御するもの
であって、液晶の電気光学効果を通してメモリ機能を実
現したものである。
【０００６】一方、このようなアクティブマトリックス
型液晶表示装置は、表示されるイメージの均一性（ｕｎ
ｉｆｏｒｍｉｔｙ）を確保するために信号線を通して入
力された信号電圧を次の入力時まで一定時間維持させる
必要があり、このために液晶セルと平行にストレージキ
ャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）を形
成させる。
【０００７】ここで、液晶表示装置に形成される前記ス
トレージキャパシタは、充電のための電極を用いる方式
によってオンコモン方式とオンゲート（ｏｎ ｇａｔ
ｅ）方式に区分される。
【０００８】これら方式を比較すると、オンゲート方式
は、（ｎ−１）番目の走査線一部を（ｎ）番目画素の充
電電極として用いる方式であり、開口率の減少程度が少
なく、ＮＷ方式（Ｎｏｒｍａｌｌｙ Ｗｈｉｔｅ Ｍｏ
ｄｅ）において点欠陥の発生が目立たなく収率が良い反
面、走査信号時間が長くなる短所がある。
【０００９】そして、オンコモン方式は、充電電極を別
途に配線して用いる方式であって、走査信号時間が短い
反面、開口率の減少程度が大きく、ＮＷ方式において点
欠陥の発生が目立ち収率が落ちるという短所がある。
【００１０】次に、図１を参照してオンコモン方式のス
トレージキャパシタに対して簡単に説明する。図１は従
来の液晶表示装置に形成されるオンコモン方式のストレ
ージキャパシタが形成されたＴＦＴアレーを概略的に示
した図面である。図１を参照して説明すれば、オンコモ
ン方式のストレージキャパシタが形成されたＴＦＴアレ
ーは、下板である絶縁基板上に複数本の走査線１０９、
１１９と複数本の信号線１１０、１２０が交差して交差
部を形成している。任意の信号線（例えば１１０）と任
意の走査線（例えば１１９）が交差する交差部には前記
信号線１１０と同一配線であるソース電極１１１及びド
レイン電極１１２と、前記走査線１１９と同一配線であ
るゲート電極１１４と、半導体層１１３を備えてなされ
た薄膜トランジスタ（ＴＦＴ）が形成されている。
【００１１】また、画素電極１１５が走査線１１９及び
信号線１１０と一定間隔を置いてドレイン電極１１２に
連結されて形成されており、ストレージ下部電極１１６
が走査線１１９と平行に位置するが、前記画素電極１１
５を横断して形成されている。
【００１２】このような構成を有するオンコモン方式の
ストレージキャパシタは、ストレージ上部電極である前
記画素電極１１５と、前記ゲート電極１１４と同一物質
で形成される前記ストレージ下部電極１１６間に電荷を
蓄電させるようになる。このとき、前記ストレージキャ
パシタに蓄電される停電容量は、知られているように、
【数１】 によって蓄電される停電容量の大きさとして決定され
る。ここで、Ｃは停電容量、εは誘電定数、Ａは電極の
面積を示し、ｄは電極間の距離を示す。
【００１３】一方、液晶表示装置に表示されるイメージ
の均一性（ｕｎｉｆｏｒｍｉｔｙ）を確保するために
は、前記ストレージキャパシタにより蓄電される停電容
量は大きいことが要求される。
【００１４】これを満足させるための一つの案として、
図２及び図３に示したように、前記画素電極下に別途の
ストレージ上部電極を形成して、電極間の距離ｄを減ら
して停電容量を大きくする案が利用されることもある。
【００１５】図２は、従来の液晶表示装置に採用される
改善されたオンコモン方式のストレージキャパシタが形
成されたＴＦＴアレーを概略的に示した図面であって、
図３は図２のＡ部分に対する詳細な断面図を示した図面
である。図２及び図３に示したように、改善されたオン
コモン方式のストレージキャパシタが形成されたＴＦＴ
アレーは図１に示した構成と同様である。したがって、
同一な構成要素に対しては同一な図面符号を用いて、こ
こでは差が出る構成要素に対してのみ説明を追加する。
【００１６】改善されたオンコモン方式のストレージキ
ャパシタが形成されたＴＦＴアレーの基本的な構造は図
１に示した従来ＴＦＴアレーの構造と同様であが、スト
レージ上部電極２１７が変更された構造である。
【００１７】すなわち、図２及び図３に示したように、
画素電極１１５下に信号線１１０が形成される層と同一
層に、前記信号線１１０を形成させる物質と同一物質を
利用してストレージ上部電極２１７が所定の大きさで形
成されている。
【００１８】そして、前記ストレージ上部電極２１７を
覆っている保護膜３０３の一部にはスルーホールが形成
されるスルーホール領域３０５が存在する。そして、前
記スルーホール領域３０５を通して前記画素電極１１５
と前記ストレージ上部電極２１７は電気的な連結をする
ようになる。
【００１９】このような構成を有する改善されたオンコ
モン方式のストレージキャパシタは、前記信号線１１０
と同一物質で形成されるストレージ上部電極２１７と、
前記ゲート電極１１４と同一物質で形成される前記スト
レージ下部電極１１６間に電荷が蓄電されるようにな
る。
【００２０】これを図１に示したオンコモン方式のスト
レージキャパシタと比較して見れば、ストレージキャパ
シタを構成する両電極間の距離が狭まるようになる。こ
れによって、相対的に高い停電容量を確保できるように
なる。
【００２１】このような構成を有する改善されたオンコ
モンストレージキャパシタが採用されたＴＦＴアレーの
製造方法を図２ないし図４を参照して簡単に説明する。
【００２２】図４は、従来の液晶表示装置に採用される
改善されたオンコモン方式のストレージキャパシタが形
成されたＴＦＴアレーを製造する過程を示した図面であ
る。ここでは全般的なＴＦＴアレーの形成過程に対して
は論じなることなく、オンコモン方式のストレージキャ
パシタが形成される領域を中心に説明する。
【００２３】まず、基板上に複数本の走査線１０９、１
１９及び前記複数本の走査線１０９、１１９に平行に所
定の大きさのオンコモン方式ストレージ下部電極１１６
が形成される（段階４０１）。このとき、前記走査線１
０９、１１９及びオンコモン方式ストレージ下部電極１
１６は、ゲート電極１１４形成時に、前記ゲート電極１
１４と同一物質で一緒に形成されることによって、別途
のマスク工程を必要としなくて形成させることができ
る。そして、前記複数本の走査線１０９、１１９、前記
ストレージ下部電極１１６及び前記ゲート電極１１４上
には絶縁膜３０１が形成される（段階４０２）。
【００２４】その後、前記オンコモン方式ストレージ下
部電極１１６上にオンコモン方式ストレージ上部電極２
１７が形成され、前記複数本の走査線１０９、１１９と
直角に交差する複数本の信号線１１０、１２０が形成さ
れる（段階４０３）。
【００２５】このとき、前記ストレージ上部電極２１７
及び複数本の信号線１１０、１２０は、ソース／ドレイ
ン電極１１１、１１２の形成時に、前記ソース／ドレイ
ン電極１１１、１１２と同一物質で一緒に形成されるこ
とによって、別途のマスク工程を必要とすることなく形
成させることができる。そして、前記複数本の信号線１
１０、１２０、前記ストレージ上部電極２１７及びソー
ス／ドレイン電極１１１、１１２上には保護膜３０３が
形成される（段階４０４）。
【００２６】一方、前記ストレージ上部電極２１７上に
形成された前記保護膜３０３の所定領域にはスルーホー
ル（ｔｈｒｏｕｇｈ ｈｏｌｅ）が形成され（段階４０
５）、その次に、前記複数の走査線１０９、１１９と複
数の信号線１１０、１２０によって生成するマトリック
ス状の領域に画素電極１１５が形成される（段階４０
６）。
【００２７】そして、このスルーホール領域３０５を通
して、前記保護層３０３上に形成される画素電極１１５
と前記ストレージ上部電極２１７が電気的に連結される
ようになる。これにより、前記オンコモン方式のストレ
ージキャパシタに蓄電される停電容量は、前記ストレー
ジ下部電極１１６と前記ストレージ上部電極２１７間に
電荷が蓄電されるようになる。これによって、図１に示
したオンコモン方式のストレージキャパシタに比べて高
い停電容量を確保できるようになる。
【００２８】ところで、このような構造を有する改善さ
れたオンコモン方式のストレージキャパシタが採用され
たＴＦＴアレーは、図３に示したように、前記画素電極
１１５に段差が甚だしく発生する（特に、前記スルーホ
ール領域に）。これにより、液晶配列のための配向膜生
成時に、配向膜が均等に形成されないこともあるという
問題点が発生する。このとき、配向膜が均等に形成され
ない場合には、液晶配列がきちんと遂行されないことに
より、光が漏れる等の光学的不良が発生されうる短所が
ある。
【００２９】一方、図３に示したようなＴＦＴアレーを
形成させるためには、前記段階４０５及び４０６で説明
したようにスルーホールを形成して、形成されたスルー
ホール領域３０５を通して前記画素電極１１５と前記ス
トレージ上部電極２１７を電気的に連結させるようにな
る。このとき、前記段階４０５で、前記保護膜３０３の
所定領域にスルーホールを形成するためにはエッチング
工程を遂行しなければならない。
【００３０】ところで、前記エッチング工程を通してス
ルーホールを形成させて前記ストレージ上部電極２１７
を露出させる場合に、均一でないエッチングによる点欠
陥（ｐｏｉｎｔ ｄｅｆｅｃｔ）が発生する場合もあ
る。これにより、前記上部電極２１７と画素電極１１５
が電気的に連結される場合に抵抗が増加する場合もあ
り、結果的には映像を表示する画素上に白色欠陥（ｗh
ｉｔｅ ｄｅｆｅｃｔ）が発生することによって、前記
ＴＦＴアレーが不良処理され使えなくなる問題点があ
る。
【００３１】
【発明が解決しようとする課題】本発明は前記のような
点を勘案して創出されたものであり、オンコモン方式の
ストレージキャパシタが採用された液晶表示装置におい
て、信号線が形成される層にストレージ下部電極を形成
して、画素電極をストレージ上部電極として利用するこ
とによって停電容量を大きくすることができ、画素電極
がなす段差を減らして配向膜を均等に形成して、光学的
特性を向上させることができる液晶表示装置及びその製
造方法を提供することにその目的がある。
【００３２】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明による液晶表示装置は、信号線が形成され
る層に所定の大きさで形成されるストレージ下部電極；
及び前記ストレージ下部電極上に形成され、ストレージ
上部電極の役割を遂行する画素電極；を備えるオンコモ
ン方式ストレージキャパシタを含む点にその特徴があ
る。
【００３３】ここで、前記ストレージ下部電極は、前記
信号線を形成する物質と同一物質で形成される点にその
特徴がある。
【００３４】また、前記ストレージ下部電極は、画素
（ｐｉｘｅｌ）を垂直に横断して前記信号線と平行に形
成され、垂直方向にすべての画素に連結される点にその
特徴がある。
【００３５】また、前記ストレージ下部電極は、前記信
号線と直交して形成されている走査線と平行に所定の大
きさのはねがさらに備わる点にその特徴がある。
【００３６】また、前記の目的を達成するために、本発
明による液晶表示装置は、基板と；前記基板上に形成さ
れる複数本の走査線と；前記基板上に形成され、前記複
数本の走査線と直交して形成される複数本の信号線と；
前記走査線と信号線の交差部に形成されるＴＦＴと；前
記走査線に交差して形成され、前記信号線が形成される
層に形成されるオンコモン方式ストレージ下部電極；及
び前記走査線及び信号線の交差によって生成するマトリ
ックス領域に形成され、オンコモン方式ストレージ上部
電極の役割を遂行する画素電極；を含む点にその特徴が
ある。
【００３７】また、前記の目的を達成するために、本発
明による液晶表示装置の製造方法は、基板上に複数の走
査線を形成して、前記複数の走査線上に絶縁膜を形成す
る段階と；前記複数の走査線に直交する複数の信号線
と、前記信号線に平行する複数のストレージ下部電極を
前記絶縁膜上に形成する段階と；前記複数の信号線及び
前記複数のストレージ下部電極上に保護膜を形成する段
階；及び前記保護膜上に形成され、前記走査線と前記信
号線の交差により生成するマトリックス領域に形成され
て、ストレージ上部電極の役割を遂行する画素電極を形
成する段階；を含む点にその特徴がある。
【００３８】ここで、前記ストレージ下部電極は、前記
信号線を形成する物質と同一物質で形成される点にその
特徴がある。
【００３９】また、前記ストレージ下部電極は、画素を
垂直に横断して前記信号線と平行に形成され、垂直方向
にすべての画素に連結される点にその特徴がある。
【００４０】また、前記ストレージ下部電極は、前記信
号線と直交して形成されている前記走査線と平行に所定
の大きさのはねがさらに備わる点にその特徴がある。
【００４１】
【発明の実施の形態】以下、添付された図面を参照しな
がら本発明による実施の形態を詳細に説明する。図５
は、本発明による液晶表示装置に形成されるオンコモン
方式のストレージキャパシタが形成されたＴＦＴアレー
を概略的に示した図面であって、図６は図５のＢ部分に
対する詳細な断面図を示した図面である。
【００４２】図５及び図６を参照して説明すれば、本発
明によるオンコモン方式のストレージキャパシタが形成
されたＴＦＴアレーは、基板（図示せず）と；前記基板
上に形成される複数本の走査線５０９、５１９と；前記
基板上に形成され、前記複数本の走査線５０９、５１９
と直交して形成される複数本の信号線５１０、５２０
と；前記走査線５０９、５１９と信号線５１０、５２０
の交差部に形成されるＴＦＴと；前記走査線５０９、５
１９に交差して形成され、前記信号線５１０、５２０が
形成される層に前記信号線５１０、５２０に平行に形成
されるオンコモン方式ストレージ下部電極５１７；及び
前記走査線５０９、５１９及び信号線５１０、５２０の
交差によって生成するマトリックス領域に形成され、オ
ンコモン方式ストレージ上部電極の役割を遂行する画素
電極５１５を含む。
【００４３】このような構造を有する、本発明によるオ
ンコモン方式のストレージキャパシタは、前記信号線５
１０、５２０と同一物質で形成されるストレージ下部電
極５１７と、ストレージ上部電極の役割を遂行する前記
画素電極５１５間に電荷が蓄電されるようになる。
【００４４】これは、従来の場合より前記ストレージ上
部電極及び下部電極５１５、５１７間の間隔ｄが狭まる
ようになるので、結局オンコモン方式のストレージキャ
パシタＣは大きい停電容量を確保できるようになる。
【００４５】そして、本発明によるオンコモン方式のス
トレージキャパシタの下部電極５１７は前記走査線５０
９、５１９に平行した方向に所定の大きさのはねが形成
されている。
【００４６】ここで、前記はねは要求される停電容量を
確保するために形成されたものであって、はねの大きさ
を大きくして電極の面積Ｂを増加させることによってオ
ンコモン方式のストレージキャパシタの停電容量をさら
に大きくすることができ、また、前記はねの形態が図５
に図示されたような矩形状に限定されないことは本発明
が属する技術分野の通常の知識を有する者に対して自明
である。
【００４７】また、図５に示したように、本発明による
オンコモン方式のストレージキャパシタを構成する前記
ストレージ下部電極５１７は、画素を垂直に横断して前
記信号線５１０、５２０と平行に形成され、垂直方向に
すべての画素に連結されるように形成される。
【００４８】また、本発明によるオンコモン方式のスト
レージキャパシタが採用されたＴＦＴアレーは、図６に
示したように、前記画素電極５１７の上面に段差が甚だ
しく発生しないことを見ることができる。
【００４９】これにより、液晶配列のための配向膜生成
時に配向膜が均等に形成されることによって、従来の問
題点に指摘された、液晶配列がきちんと遂行されないこ
とにより、光が漏れる等の光学的不良が発生することを
防止できるようになる。
【００５０】そして、図３に示したような従来のＴＦＴ
アレーを形成させるためには、エッチング工程を通して
スルーホールを形成して、形成されたスルーホール領域
３０５を通して前記画素電極１１５と前記ストレージ上
部電極２１７を電気的に連結させなければならない不便
さがあった。しかし、本発明によるオンコモン方式のス
トレージキャパシタが採用される場合にはこのようなス
ルーホール形成工程が要らなくなる便利さがある。
【００５１】そして、さらに重要な意味としては、前記
スルーホール形成工程で発生した点欠陥を本質的に防止
できるようになるということである。すなわち、従来の
オンコモン方式ストレージキャパシタでは、前記エッチ
ング工程を通してスルーホールを形成させて前記ストレ
ージ上部電極２１７を露出させる場合において、均一で
ないエッチングによる点欠陥が発生する場合もあった。
これにより、前記上部電極２１７と画素電極１１５が電
気的に連結される場合において抵抗が増加する場合もあ
り、結果的には映像を表示する画素上に白色欠陥が発生
することによって、前記ＴＦＴアレーが不良処理され使
えなくなる問題点があった。
【００５２】しかし、本発明ではこのようなスルーホー
ル形成工程自体が要らなくなることによって、点欠陥発
生によって、画素上に白色欠陥が生じるＴＦＴアレー不
良を防止できるようになる。
【００５３】このような構成を有する本発明によるオン
コモン方式のストレージキャパシタが形成されたＴＦＴ
アレー製造過程を図５ないし図７を参照して説明する。
図７は、本発明による液晶表示装置の製造方法によっ
て、オンコモン方式のストレージキャパシタが形成され
たＴＦＴアレーを製造する過程を示した順序図である。
ここでは全般的なＴＦＴアレーの形成過程に対しては論
じないで、オンコモン方式のストレージキャパシタが形
成される領域を中心に説明する。
【００５４】まず、基板（図示せず）上に複数本の走査
線５０９、５１９を形成させる（段階７０１）。このと
き、前記走査線５０９、５１９は、ゲート電極５１４の
形成時に、前記ゲート電極５１４と同一物質で一緒に形
成されることによって、別途のマスク工程を必要としな
くて形成させることができる。そして、前記複数本の走
査線５０９、５１９及び前記ゲート電極５１４上には絶
縁膜６０１が形成される（段階７０２）。
【００５５】その後、前記複数の走査線５０９、５１９
に直交する複数の信号線５１０、５２０と、前記信号線
５１０、５２０に平行する複数のストレージ下部電極５
１７を前記絶縁膜６０１上に形成させる（段階７０
３）。このとき、前記ストレージ下部電極５１７及び複
数本の信号線５１０、５２０は、ソース／ドレイン電極
５１１、５１２の形成時に、前記ソース／ドレイン電極
５１１、５１２と同一物質で一緒に形成されることによ
って、別途のマスク工程を必要としなくて形成させるこ
とができる。
【００５６】ここで、本発明によるオンコモン方式スト
レージキャパシタが採用されたＴＦＴアレーでは、前記
ゲート電極５１４が形成される層にストレージ下部電極
が形成されることでなく、前記信号線５１０、５２０が
形成される層にストレージ下部電極５１７が形成される
ことである。
【００５７】これにより、ストレージキャパシタが形成
される領域では、図６に示したように、ゲートメタルで
なされる層がなくて、平らな前記絶縁膜６０１上に前記
ストレージ下部電極５１７が形成される。
【００５８】また、前記ストレージ下部電極５１７は、
前記走査線５０９、５１９に平行した方向に所定の大き
さのはねが形成されている。ここで、はねは要求される
停電容量を確保するために形成されたものであり、はね
の大きさを大きくすることによってオンコモン方式のス
トレージキャパシタの停電容量をさらに大きくすること
ができる。
【００５９】そして、前記複数の信号線５１０、５２０
及び前記複数のストレージ下部電極５１７上に保護膜６
０３を形成させる（段階７０４）。その後、ストレージ
上部電極の役割を遂行する画素電極５１５が前記保護膜
６０３上に形成される（段階７０５）。このとき、前記
画素電極５１５は前記走査線５０９、５１９と前記信号
線５１０、５２０の交差により生成するマトリックス領
域に形成される。
【００６０】このような製造工程を通して本発明による
オンコモン方式のストレージキャパシタが採用されたＴ
ＦＴアレーを形成できるようになる。したがって、従来
のオンコモン方式のストレージキャパシタが採用された
ＴＦＴアレーの製造工程に比べて簡単な製造工程を遂行
しながらも、さらに向上された特性を有するＴＦＴアレ
ーを製造できるようになる。
【００６１】
【発明の効果】以上の説明のように本発明による液晶表
示装置及びその製造方法によると、オンコモン方式のス
トレージキャパシタが採用された液晶表示装置におい
て、信号線が形成される層にストレージ下部電極を形成
して、画素電極をストレージ上部電極に利用することに
よって停電容量を大きくすることができ、画素電極がな
す段差を減らして配向膜を均等に形成して、光学的特性
を向上させることができる長所がある。
【図面の簡単な説明】
【図１】 従来液晶表示装置に形成されるオンコモン方
式のストレージキャパシタが形成されたＴＦＴアレーを
概略的に示した図面。
【図２】 従来の液晶表示装置に採用される改善された
オンコモン方式のストレージキャパシタが形成されたＴ
ＦＴアレーを概略的に示した図面。
【図３】 図２のＡ部分に対する詳細な断面図を示した
図面。
【図４】 従来の液晶表示装置に採用される改善された
オンコモン方式のストレージキャパシタが形成されたＴ
ＦＴアレーを製造する過程を示した図面。
【図５】 本発明による液晶表示装置に形成されるオン
コモン方式のストレージキャパシタが形成されたＴＦＴ
アレーを概略的に示した図面。
【図６】 図５のＢ部分に対する詳細な断面図を示した
図面。
【図７】 本発明による液晶表示装置の製造方法によっ
て、オンコモン方式のストレージキャパシタが形成され
たＴＦＴアレーを製造する過程を示した順序図。
【符号の説明】
１０９、１１９、５０９、５１９；走査線、 １１０、
１２０、５１０、５２０；信号線、 １１１、５１１；
ソース電極、 １１２、５１２；ドレイン電極、 １１
３、５１３；半導体層、 １１４、５１４；ゲート電
極、 １１５、５１５；画素電極、 １１６、５１７；
ストレージ下部電極、 ２１７；ストレージ上部電極、
３０１、６０１；絶縁膜、 ３０３、６０３；保護
膜、 ３０５；スルーホール領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 セ・チャン・ユン 大韓民国、キョンサンプク−ド、クミ− シ、ヒョングク−ドン、イグローヤル ２ チャ、1006 Ｆターム(参考） 2H092 JB64 JB65 JB66 JB69 KA21 NA01 NA04

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 信号線が形成される層に所定の大きさで
    形成されるストレージ下部電極；及び前記ストレージ下
    部電極上に形成され、ストレージ上部電極の役割を遂行
    する画素電極；を備えるオンコモン方式ストレージキャ
    パシタを含むことを特徴とする液晶表示装置。
  2. 【請求項２】 前記ストレージ下部電極は、前記信号線
    を形成する物質と同一物質で形成されることを特徴とす
    る請求項１に記載の液晶表示装置。
  3. 【請求項３】 前記ストレージ下部電極は、画素を垂直
    に横断して形成されることを特徴とする請求項１に記載
    の液晶表示装置。
  4. 【請求項４】 前記ストレージ下部電極は、前記信号線
    と平行に形成されることを特徴とする請求項３に記載の
    液晶表示装置。
  5. 【請求項５】 前記ストレージ下部電極は、垂直方向に
    すべての画素に連結されることを特徴とする請求項４に
    記載の液晶表示装置。
  6. 【請求項６】 前記ストレージ下部電極には、信号線と
    直交して形成された走査線と平行に所定の大きさのはね
    がさらに備わることを特徴とする請求項５に記載の液晶
    表示装置。
  7. 【請求項７】 基板と；前記基板上に形成される複数本
    の走査線と；前記基板上に形成され、前記複数本の走査
    線と直交して形成される複数本の信号線と；前記走査線
    と信号線の交差部に形成されるＴＦＴと；前記走査線に
    交差して形成され、前記信号線が形成される層に前記信
    号線に平行に形成されるオンコモン方式ストレージ下部
    電極；及び前記走査線及び信号線の交差によって生成す
    るマトリックス領域に形成され、オンコモン方式ストレ
    ージ上部電極の役割を遂行する画素電極；を含むことを
    特徴とする液晶表示装置。
  8. 【請求項８】 前記ストレージ下部電極は、前記信号線
    を形成する物質と同一物質で形成されることを特徴とす
    る請求項７に記載の液晶表示装置。
  9. 【請求項９】 前記ストレージ下部電極は、画素を垂直
    に横断して形成されることを特徴とする請求項７に記載
    の液晶表示装置。
  10. 【請求項１０】 前記ストレージ下部電極は、前記信号
    線と平行に形成されることを特徴とする請求項９に記載
    の液晶表示装置。
  11. 【請求項１１】 前記ストレージ下部電極は、垂直方向
    にすべての画素に連結されることを特徴とする請求項１
    ０に記載の液晶表示装置。
  12. 【請求項１２】 前記ストレージ下部電極には、信号線
    と直交して形成された走査線と平行に所定の大きさのは
    ねがさらに備わることを特徴とする請求項７に記載の液
    晶表示装置。
  13. 【請求項１３】 基板上に複数の走査線を形成して、前
    記複数の走査線上に絶縁膜を形成する段階と；前記複数
    の走査線に直交する複数の信号線と、前記信号線に平行
    する複数のストレージ下部電極を前記絶縁膜上に形成す
    る段階と；前記複数の信号線及び前記複数のストレージ
    下部電極上に保護膜を形成する段階；及び前記保護膜上
    に形成され、前記走査線と前記信号線の交差により生成
    するマトリックス領域に形成されて、ストレージ上部電
    極の役割を遂行する画素電極を形成する段階；を含むこ
    とを特徴とする液晶表示装置の製造方法。
  14. 【請求項１４】 前記ストレージ下部電極は、前記信号
    線を形成する物質と同一物質で形成されることを特徴と
    する請求項１３に記載の液晶表示装置の製造方法。
  15. 【請求項１５】 前記ストレージ下部電極は、画素を垂
    直に横断して形成されることを特徴とする請求項１３に
    記載の液晶表示装置の製造方法。
  16. 【請求項１６】 前記ストレージ下部電極は、前記信号
    線と平行に形成されることを特徴とする請求項１５に記
    載の液晶表示装置の製造方法。
  17. 【請求項１７】 前記ストレージ下部電極は、垂直方向
    にすべての画素に連結されることを特徴とする請求項１
    ６に記載の液晶表示装置の製造方法。
  18. 【請求項１８】 前記ストレージ下部電極には信号線と
    直交して形成された走査線と平行に所定の大きさのはね
    がさらに備わることを特徴とする請求項１７に記載の液
    晶表示装置の製造方法。
JP2003068526A 2002-03-15 2003-03-13 液晶表示装置及びその製造方法 Expired - Lifetime JP3946651B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020014143A KR20030075046A (ko) 2002-03-15 2002-03-15 액정 표시 장치 및 그 제조 방법
KR2002-014143 2002-03-15

Publications (2)

Publication Number Publication Date
JP2003280016A true JP2003280016A (ja) 2003-10-02
JP3946651B2 JP3946651B2 (ja) 2007-07-18

Family

ID=28036076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003068526A Expired - Lifetime JP3946651B2 (ja) 2002-03-15 2003-03-13 液晶表示装置及びその製造方法

Country Status (5)

Country Link
US (1) US7372512B2 (ja)
JP (1) JP3946651B2 (ja)
KR (1) KR20030075046A (ja)
CN (1) CN1251003C (ja)
TW (1) TW594307B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070031620A (ko) 2005-09-15 2007-03-20 삼성전자주식회사 액정 표시 장치
KR100754126B1 (ko) 2005-11-23 2007-08-30 삼성에스디아이 주식회사 액정표시장치 어레이 기판 및 그 제조방법
KR101258129B1 (ko) * 2006-07-28 2013-04-25 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법과 그 리페어 방법
KR101349092B1 (ko) * 2006-09-07 2014-01-09 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
JP5292066B2 (ja) 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
TWI370311B (en) * 2008-09-05 2012-08-11 Au Optronics Corp Pixel structure of a display panel
CN101364020B (zh) * 2008-09-17 2010-09-22 友达光电股份有限公司 显示面板及其像素结构
CN102749776A (zh) * 2012-07-02 2012-10-24 深圳市华星光电技术有限公司 一种阵列基板、液晶显示装置及阵列基板的制造方法
US8842252B2 (en) 2012-07-02 2014-09-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate, LCD device, and method for manufacturing array substrate

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241527A (ja) * 1988-03-23 1989-09-26 Nec Corp アクティブマトリックス型液晶表示素子アレイ
US5283566A (en) * 1988-04-06 1994-02-01 Hitachi, Ltd. Plane display
JPH01277217A (ja) * 1988-04-28 1989-11-07 Nec Corp アクティブマトリックス型液晶表示素子アレイ
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
JPH04326330A (ja) 1991-04-26 1992-11-16 Sharp Corp 液晶表示装置およびその製造方法
JPH052184A (ja) 1991-06-26 1993-01-08 Sanyo Electric Co Ltd 液晶表示パネル
EP0592063A3 (en) * 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
JPH06130412A (ja) 1992-10-21 1994-05-13 Sharp Corp アクティブマトリクス基板
KR960006205B1 (ko) * 1992-12-30 1996-05-09 엘지전자주식회사 티에프티-엘씨디(tft-lcd)의 구조
JP3164489B2 (ja) * 1994-06-15 2001-05-08 シャープ株式会社 液晶表示パネル
JPH0895086A (ja) 1994-09-22 1996-04-12 Casio Comput Co Ltd 液晶表示素子用アクティブマトリクスパネルとその製造方法
JP3081474B2 (ja) * 1994-11-11 2000-08-28 三洋電機株式会社 液晶表示装置
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JPH09127551A (ja) * 1995-10-31 1997-05-16 Sharp Corp 半導体装置およびアクティブマトリクス基板
KR100229677B1 (ko) 1996-06-14 1999-11-15 구자홍 액정표시장치의 스토리지 캐패시터와 그 제조방법
JP3062090B2 (ja) * 1996-07-19 2000-07-10 日本電気株式会社 液晶表示装置
KR100438964B1 (ko) 1996-10-02 2004-12-29 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
KR100247628B1 (ko) * 1996-10-16 2000-03-15 김영환 액정 표시 소자 및 그 제조방법
KR100228431B1 (ko) * 1996-12-30 1999-11-01 김영환 액정 표시 소자 및 그 제조방법
JPH10319428A (ja) * 1997-05-19 1998-12-04 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3984794B2 (ja) * 2000-02-03 2007-10-03 エルジー エレクトロニクス インコーポレイティド プラズマディスプレーパネル及びその駆動方法

Also Published As

Publication number Publication date
TW594307B (en) 2004-06-21
JP3946651B2 (ja) 2007-07-18
CN1445583A (zh) 2003-10-01
US7372512B2 (en) 2008-05-13
US20030174258A1 (en) 2003-09-18
TW200304576A (en) 2003-10-01
CN1251003C (zh) 2006-04-12
KR20030075046A (ko) 2003-09-22

Similar Documents

Publication Publication Date Title
JP4731206B2 (ja) 液晶表示装置
WO2017166392A1 (zh) 阵列基板及其制造方法、显示面板和显示装置
WO2017008472A1 (zh) Ads阵列基板及其制作方法、显示器件
JP2020532755A (ja) アレイ基板、ディスプレイパネル、ディスプレイデバイス
JP2001075127A (ja) アクティブマトッリクス型液晶表示素子及びその製造方法
US6927807B2 (en) Liquid crystal display device
KR20010015187A (ko) 박막 트랜지스터 어레이 및 그 제조 방법
US6717630B1 (en) Liquid crystal display device and method of fabricating the same
KR100754126B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
JP2003280016A (ja) 液晶表示装置及びその製造方法
US6897931B2 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
JPH0713196A (ja) アクティブマトリックス型液晶表示装置
JP3869463B2 (ja) アクティブ・マトリックス液晶ディスプレイ用の大口径比アレイ・アーキテクチャ
JP2007140458A (ja) 液晶表示装置アレイ基板及びその製造方法
US10824037B2 (en) Array substrate for liquid crystal display device
US10209593B2 (en) Display panel and display apparatus
TWI686647B (zh) Tft基板、esd保護電路及tft基板的製作方法
JPH04280228A (ja) 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ及び駆動方法
KR100463869B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101294693B1 (ko) 액정표시장치용 어레이 기판
JPH07199215A (ja) 表示装置及び液晶ディスプレイ
JPH0155460B2 (ja)
JPH1164821A (ja) アクティブマトリクス型表示装置
JPS61290422A (ja) マトリクス型表示装置
JPH05273582A (ja) アクティブマトリクス駆動液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051206

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250