TW594307B - Liquid crystal display and fabrication method thereof - Google Patents

Description

五、發明說明（1) 【發明所Vi之技術領域 共同式儲‘ J J:::晶顯示裝4，且更尤其是有關使用 膜’且藉由減少C示f置用於提供均勾之定向薄 及關於其製造方法y電極之位階尚度而改善其光學特性； 術 先前技 裝置用於在螢幕ί ΐ 線管（CRT)顯#器作為顯示 大的體積與重的重量在使用它時會造成不便與困Γ 為此原因而發展出薄且扁平 示面積與減少之厚度而可在；’其由於大的顯 CRT。尤其液晶顯示裂置(二==、且現在替代 置ILLD)車父其他形式扁平顯 获1且 示品質具有快的響應速度 移動汾像日守期較CRT之顯 如同眾所周知’ LCD之驅動原理是根據光學非均向性 /、偏極性。如果從外界對此等結構薄且長且其排列具有方 向與偏極化之液晶分子施加電磁場，則可以人工的方式調 整此等液晶分子之排列方向。因在匕’此等液晶分子排列方 向之人工控制允許或取決於此等液晶分子之排列方向將光

第5頁 <赞明說明（2) 線透射或阻擋，並且因 M顯示顏色與影像 此主動矩陣式液晶 之各像素所形成之非線性特其令在配置於矩陣結構中 裝置之切換特性而控制各^主動裝置）藉由使用此主動 效應而實現其記憶功能。’、之操作，且藉由液晶之光電 在主動矩陣式液晶_ 信號線，將信號電壓輸二維‘ f T需要經由在恆定位準之 下一次輸入另一個俨號為止、—段預先設定之時間一直至 從日日早兀並聯之儲存電容器。 在此可取決所使用電極之带 一 所形之儲存電容器分成共同式與=。匕在液曰曰顯示裝置上 由於此兩種形式儲存電容器之 器具有孔徑比例較少減少之優 么+ 、，{閘式電容 的模式發生點缺陷的情形中為不之二電極正常白(， 優良之製造良率’但其缺點為:的掃 有之1:二：::；=極；:：式健存電容器所具 質之減少，以及細模心點 594307 五、發明說明（3) 特徵，其導致低的製造良率。 現在參考第1圖簡短說明共同式儲存電容器。第j圖為 包括設於傳統液晶顯示裝置中共同式儲存電容器之薄膜電 晶體（TFT)陣列之概要圖。 明參考第1圖’此具有共同式儲存電容器之TFT陣列具 1在絕緣基下部基板）上由掃描線1〇9、丨丨9與信號線 盘i”1 ,相乂所界疋之相父部分。在由信號線(例如11 0 ) =描線（例如119)相交部分形成薄膜電晶體（tft),其包 原極電極111(從信號線110延伸）、汲極電極112、閘極 電極11 4 (從掃描線11 9延伸）、以及半導體声丨丨3。 此外，將像素電極115連接至汲極電 間隔與掃描線i 19信號線110分離。將下部？』電 置成與像素電極115相交而與掃描線119平行。 叹 此如上述所形成結構之共同时 部儲存電極之像专雷炻η ς >； 儲存電合态，在作為上 形成而作為下邛儲疒雪^n、R及與閘極電極114相同材料 巧卜邛儲存電極11 6之間聚集電荷。 此聚集在儲存電容器中之靜電電容可以如下所示： 从 C = ε A / d 猎由以上公式計算靜電電容。在此，C為靜電電容、

五、發明說明（4) 為靜電$數八為電極面積、以及d 為電極之間之間 隔 儲存所顯示影像之均勻性，此 °σ灸冤合越大，則其結果越好。 素電成此目的之—方法’如在第2與3圖中所示在像 素電極之下形成額外上部儲存電才 ：在像 間隔U)且增加其電容。 以減V在電極之間之 式儲：2電圖容為哭使用二技術液晶顯示裝置中改良之^ ^ 分 °:之二陣列之概要圖’且第3圖為第2圖中部 八之4細截面圖。 容W如二於第2圖與第3圖中所示，此改良之共同式儲存電 同2，Τ陣列之結構是類似於第1圖中所示者。因此，相 之部 部份使用相同之參考符號。在此對於不同 1千將作另外之說明。

此改良之共同式儲存電容器之TFT 頰似於第1圖中所千ΤΤ7τ扯 十口傅疋 極 /、TFT陣列之結構，但只改變上部儲存電 如同在第2與3圖Φ&- 却μ + 間中所不，此（具有預先設定尺寸之）上 部儲存電極217，早μ丄 ;^ 疋错由使用與信號線1 1 〇相同的材料

第8頁 594307 五、發明說明（5) 成與信號線11 0相同的層中。 此外’在覆蓋上部儲存電極21 7之鈍化薄模3〇3之一部 份中設有用於通孔之通孔區3〇5。此像素電極115與上部儲 存電極2 1 7經由通孔區3 〇 5而電性連接。 此如上所形成結構之改良共同式儲存電容器、在上部 儲存電極217(具有與信號線m相同 極電極m相同材料之下部儲存電極116之間累積電；:、間 儲;r Ϊ ^ Ϊ H中/斤示之共同式儲存電容器相較，此形成 保相當大之電容。 間之間隔減彡，並且因此可以確 見在乂下參考第2至4圖簡短說明改良之丘同六、 容器之TFT陣列之製造方法。 儿又艮之共同式儲存電 第4圖為流程圖，1 — 裝置中改良之共：式儲其/ 電不容m =技術之液晶顯示 在此省略TFT P車列製造之一般/車列之製造方法。 方法主要是針對乒同六、、处乂驟，且在此所描述之 、』式儲存電容器之區域。 百先’在基极卜机士 定尺寸之)共同式下部；夕固二：線109、119與(預先設 儲存電極116而與多個掃描線1〇9、 594307 五、發明說明（6) --- 11 9平仃（步驟4 〇 1 )。在此，多個掃描線丨〇 9、】丨9以及與此 夕個知描線1 0 9、11 9平行之共同式下部儲存電極丨丨6、是 - 與在閘極電極1 1 4形成期間所形成閘極電極丨丨4相同材料所 形成，並且不需要個別遮罩過程。絕緣層3 〇 i是形成於多 個掃I田線1 0 9、1 1 9、下部儲存電極丨丨6、以及閘極電極丨工4 之上（步驟402 )。 然後’在共同式儲存下部基板丨丨6上形成共同式上部 儲存電極217，且形成多個信號線丨1〇、12〇以直角與多個 掃描線109與119相交（步驟4〇3)。此上部儲存電極217與多 個信號線110、120是與在源極/汲極電極m、112形成期 間所形成源極/汲極1Π、112相同之材料所形成，並且因 此不需要個別遮蓋過程。然後在多個信號線丨丨〇、丨2 〇，上 部儲存電極217，以及源極/汲極電極丨丨丨、112上形成鈍化 薄膜303 (步驟404)。 、在上部儲存電極21 7上所形成之鈍化薄膜3〇3之預設區 域形成通孔（步驟40 5 )，並且然後在由多個掃描線1〇9、 11 9與多個信號線1丨〇、1 2〇所界定之矩陣形區域形成像素 電極（步驟40 6 )。 μ 像素電極115是形成於鈍化薄膜303上，且上部電極 21 7可以經由通孔區3 〇 5而電性連接。因此，藉由在下部儲 存電極116與上部儲存電極217之間累積電荷，可以將此共

594307

同式儲存電容器之靜電電容增加超過於第丨圖中之共同式 儲存電容器之靜電電容。 然而，此如在第3圖中所示所形成結構之改良共同式 儲存電容器之TFT陣列在像素電極115中具有大的台階高度 (尤其在通孔區域中）。 又 θ 因此，當形成用於將液晶排列之定向薄模時會產生問 題，因為可能不會均勻地形成定向薄模。假如定向薄模不 2勻，則液晶分子不會適當地排列，且可能發生例如光線 >曳漏之光學故障。 '' 為了形成如於第3圖中所示之TFT陣列，則如同於步驟 4〇5與40 6中所說明的形成通孔，且像素電極} 15 =21?經由通孔區3〇5而電性連接。在步賴中實： ::刻製程而在純化薄膜3〇3之預先設定之區通 7 B士 ^ §糟由蝕刻製程形成通孔且曝露上部儲在蕾^

托”；：由於不均勻可能會產生點缺陷。因此當將h電毛 f 17與像素電極1 15電性連接時電阻可能會增加上部電 後在顯不影像之像素中可能並且| 此TFT陣列會故障。 ㈢產生的缺且其結果J 五、發明說明（8) 【發明内容 因此，本發明是有關於液晶 其實質上避免由於習知技術之不裝置及其製造方法， 個問題。 、制與缺點所產生之一或多 本發明之目的是提供一種液e 一 法，其能增加靜電電容且降低像=^示裝置及其製造方 此，形成均勻之定向薄膜且改盖# ^極之台階之高度。因 σ艽学性質。 本發明其他之優點、目的、以 下之描述中說明，且另一邙八 特點之一部分將在以 技術有-般瞭解之人士為；；=视以下之描述而對此 得知。本發明之目的與其他㈣2 =本發明之實施而 寫之說明與申請專利範圍及其所U案說明書中所： 構而可實現與獲得。 ，θ式中所特別指出之結 為了達成此等目標與其他優點以及根據n _之目的 (如同在其中實施與廣泛說明者），據同式 器之液晶顯示裝置。此共同式儲存包括： 予同：之下：^電極(其設置於與信號線所形成乂 電極。素=(。設於下部儲存電極上且作用為上部键存

第12頁 五、發明說明（9) 此下部儲存電極較佳上 由與信號線相同之材料形成。 而且，此下部儲, 相交，且在垂直 ^ έ ^與信號線平行而以直角與像素 Υ運接至像素。 此外’此下部儲存 寸之翼（w i n g)，其$晉、 包括與掃描線平行之預設尺 乂直角與信號線相交。 在本發明另一觀點中， 成於基板上之多個掃描線，二：：：裝置包括:基板，形 直角相之多個信號線，/成於基板上與多個掃描線以 之TFT，設有共同式下部’電二掃描線與，號線相交 信號線所形成相同的層中盘 角一知描線相交、且在 設置在由掃描線與信i線相t行’以及像素電極其 同式上部儲存電極運作。 1疋之矩陣區、且作為共 在本發明之另一觀點中 法。首先，在基板上形成多中個掃m示裝置之製造方 描線相交，且設有多個；㈡其以直角與多個掃 線平行。 存電極與在絕緣層上之信號 然後’在多個信號線與多個 化薄膜，並且在鈍化薄膜以另Λ >储存電極上仃形成鈍 、由知描線與信號線相交所界 第13頁 五、發明說明（10) 定之矩陣區上形成德 战像素電極，且作用為上 ~工4儲存電極 本發明之特徵兔 廿 材料形 號線相同 形成。’其下部儲存電極是由與信 素相=且且與信號線平行而以直角與像 直方向中連接所有像素。 翼 ，其設置以直：：：！：=與掃描線平行預設尺寸之 應了解本發明以上一船 典範與說明，且其用意為提以下詳細描述視為 說明。 ，、★所主張之本發明之進一步 實施方式 現在請詳細參考本發明* 中說明其例 明盆例。 月車又佳實施例’而在以下之圖示 第5圖為使用於本發明之 電容器之TFT陣列之概要圖 不裝置中共同式儲存 截面圖。 且第6圖為第5圖部分β之詳細 594307

現在請參考第5與第6圖，本發明之TFT陣列（其中來 共同式儲存電谷裔）包括：基版（未圖示）；形成於基板上、 多個掃描線5 0 9、5 1 9 ;形成於基板上以直角相交多個掃 線5 0 9、519之多個信號線510、520;形成於掃描線5〇/、田 519與信號線510、520相交部分上之TFT;共同式下部 電極517，其形成以直角與掃描線5〇9、519相交，^在: 信號線510、52 0在相同層中與信號線51〇、52〇平行· r ” 像素電極5 1 5其形成於由掃描線5 〇 9、5 1 9與信號線5 1 〇、及 520相交所界定之矩陣區，且作用為共同式:告/儲 、 極，並且此薄膜電晶體包括（從信號線51〇延伸之 極511、汲極電極512、（從掃描線5 19延伸之）/雷] 514，以及半導體層513。 電極 如上所形成結構之本發明共同式儲存 信號線510、520相同材料所形成之下部儲存極’在由與 及作用為上部電極之像素電極5 1 5之間聚集電荷。 以 囚此，根據 電容器與習知技術相較，此上部儲存 同式儲名 517之間之間隔d變得較窄。因此，此丑回15與下部電極 確保較大之靜電電容。 、^儲存電容器y 此外，此根據本發明之共同式儲 如 517具有預先設定尺寸之翼、Α形成 電各态之下部1 八肜成與掃描線50 9、519 W4307 五、發明說明⑽ 行。 此翼之形成以確保所須之靜電電容，可以藉由增加翼 ，尺寸以增加電極之面積” A ”而可增加靜電電容，且對於、 热知本發明技術之人士為明顯，此翼之形狀並不受 5圖中所示長方形之形狀。 、弟 六。。此外，如第5圖中所示，此形成本發明共同式儲存電 谷器之下部儲存電極517是形成與信號線510、520平行， 乂直角與像素相交，並且在垂直方向中連接至像素。 此外’其顯示本發明共同式儲存電容器之TFT陣列並 =具有（如第6圖中所示之）在像素電極517上大的台 π由=此，此用於將液晶粉子排列之定向薄膜在其形成過 立杜^ =均勻地形成，以防止光線洩漏。光線洩漏是在習 t養中由於液晶分子之排列故障而造成光學故障之問題 方#，皂ί第3圖所示，此用於形成TFT陣列之方法並不 、i a @它需要藉由蝕刻製程形成通孔之步驟，且經由 =，11 μ性連接像素電極11 5與上部儲存電極21 7。然 Χ之製造共同式儲存電容器之方法並不需要形成 594307 五、發明說明（13) 通孔之步 此外，本發明之形成TFT陣列之方法在基本上防止在 傳統通孔形成過程所產生點缺陷之發生。 、，統共同式儲存電容器中，由於當藉由蝕刻製程形成 通孔時不均勻蝕刻經常會產生點缺陷，且將此上部儲存電 和21 7暴洛因此’當將上部電極2 1 7與像素電極11 5電性 二接時電阻會增加，且最後在所顯示影像素中產生白的缺 fe ’以至於無法使用TFT陣列。 可以Ϊ:丄根據本發明並不需要通孔形成過程，並且因此 點缺陷造成像素中之白缺陷所產生之TF了陣列 存電於本發明液晶顯示裝置中改良共同式儲 儲存電容器之區域㈣明。’而將對在其上形成共同式 I先’在基板（未圖示）卜# (步驟701)。掃描線509、519是盘成夕個掃描線509、519 所形成之閑極電極5"相同材以閑極電極514形成期& 遮蓋過程。絕緣層601形成於多。’以致於不需要個別 成於夕個知描線5 0 9、5 1 9與閘極 594307 五、發明說明（14) 電極514上（步驟702)。 然後，在絕緣層6 0 1上形成多個以直角與多個掃描線 50 9、519相交之多個信號線510、5 20，以及與信號線 510、520平行之多個下部儲存電極517(步驟703 )。下部電 極517與多個信號線510、520是與當形成源極/汲極511、 5 1 2時所形成源極/汲極5 11、5 1 2相同之材料所形成，以致 於不需要個別遮蓋過程。 在本發明共同式儲存電容器之TFT陣列中，下部電極 5 1 7是形成於信號線5 1 〇、5 2 0之層中（而並非在閘極電極 514之層中）。 ^ 因此，閘極金屬之層並非形成於第6圖所示之儲存電 容器區域上，且下部儲存電極5丨7是形成於平坦之絕緣層 60 1 上。 此外，下部儲存電極517具有與掃描線5〇9、519平行 〇預，设定尺寸之翼，此翼之形成以確保所需靜電電容。 二以藉由增加、翼之尺寸而增加共同式儲存電容器之靜電電 鈍化薄膜6 0 3是形成於多個信號線21〇、52〇以及多個 #儲存電極517之上（步驟7〇4)。然後，於鈍化薄膜6〇3

上形成作用為上部儲存雷 像素電極515是形成於由掃m電極515(步驟’ 520相交所界定之矩陣=卸撝線509、519與信號線510

上之製造過啫存電容器之m陣列是由以 形更容易-/ , 以較習知技術之m陣列之情 /更谷“施’並且可製成更加改良之TFT陣列。％ 使用ϊΐΐ述’根據本發明之液晶顯示裝置與其製造方、去 形成；=存電容器，藉由在與形成信號線相同之層中 電= ’且使用像素電極作為上部儲存電極而減少 階之以，因此可均勻地形成定向薄 以對本發明作各種 於所附申請專利範 變。 對於热知此技術之人士是為明顯可 修正與改變。因此本發明之用意為包含 圍及其等同物之範圍内之各種修正與改 594307 圖式簡單說明 第1圖為TFT陣列之概要圖、其包括設置於習知技術中液晶 顯示器中之共同式儲存電容器； 第2圖為TFT陣列之概要圖、其包括設置於習知技術中液晶 顯示裝置中改良之共同式儲存電容器； 第3圖為第2圖之區域A之詳細截面圖； 第4圖為製造包括設置於習知技術液晶顯示裝置中改良共 同式儲存電容器之TFT陣列之方法之流程圖； 第5圖為包括設置於本發明液晶顯示裝置中共同式儲存電 容器之TFT陣列之概要圖；

第6圖為第5圖之區域B之詳細截面圖； 第7圖為製造包括設置於本發明液晶顯示裝置中改良共同 式儲存電容器之TFT陣列之方法之流程圖。 【圖式元件符號簡易說明】

109 掃描線 110 信號線 111 源極電極 112 汲極電極 113 半導體層 114 閘極電極 115 像素電極 116 下部儲存電極 119 才T描線

第20頁 594307 圖式簡單說明 120 >210 信號線 217 上部儲存電極 301 絕緣層 303 鈍化薄膜 305 通子L區 509 掃描線 510 信號線 511 源極電極 512 >及極電極 513 半導體層 514 閘極電極 515 像素電極 517 下部儲存電極 519 掃描線 520 信號線 601 絕緣層 603 鈍化薄膜 401-406 步驟 701-705 步驟 A 面積

第21頁

Claims (1)

1. 六、申請專利範圍 一種包括共同是儲存雷容之、、存曰姑-姑 為包括·· 仔電令為之夜日日顯不裝置，其特徵 •於信號線所％ + ^ 4 $成相同層中所設預务吟定只4 儲存電極；以及 又頂无Λ疋尺寸之下部 •在下部儲存電 儲存電極。 Λ所a又之像素電極’且作用為上部 2· 3. 4· 5. 專利範圍第1項所述之液晶顯干穿署 此下部儲存電極是由與信號線相同、= ίΠΠί:!1項所述之液晶顯示裝置，-中 直角與與像素電極相交之下部儲存電極、。中 範圍第3項所述之液晶顯示裂置、φ 下，存電極與信號線平行。 I置，其中 t申請專利範圍第4項所述 此下部儲存電 極是連接至垂直方向中 之液晶顯示裝置，其中 6. 之像素電極。 專利範圍第5項所述 =部財子電極更包括與掃描線曰曰平、^裂置，其中 一、此掃描線以直角與信號綠4。丄預先設定尺寸 7. 種液晶 誠*線相交 顯示裝置，其特徵為包括 Urn 594307 六 申請專利範圍 •基板； •形成於基板上之多個掃描線； •拟也於基板上以直角與多個掃描線相交之多個信號 線； 又<， •於該等掃描線之一盥今玄黧 χ ,- W > — $时+ 〃 4寺仏號線之一相交部分上所 形成之溥膜電晶體； 々又 8· 9· 10. 11. 形成之薄膜電晶體； - 設有共同式底部儲存電極立 = :同層f與信號線平I :及 電Ϊ Ϊ::ίπΤ 線相交所界定矩陣區上設置像素 電 作為共同式上部儲存電極運作。 :申f專利範圍第7項之液晶顯示裝置… 此下補存電極是由與信號線相同之材料形成。 如申明專利範圍第7項之液晶顯示 形成下部儲存電極以直角與與像素電極相交。 tl· : Γ專利範圍第9項之液晶顯示裝置，J： ψ 此下部儲存電極與該等信號線之_^于其中 此下；i:Ϊ f第10項之液晶顯示裝置，其中 電極是連接至垂直方向中之像素電極。 如申凊專利範圍第7項之液晶顯示裝置，其中 且 12. 594307 六、申請專利範圍 此下部儲存電極更包括與該等掃描線之一平行之預先 設定尺寸之翼，此掃描線以直角與該等信號線之一相 交。 13. 一種液晶顯示裝置之製造方法，其特徵為包括以下步 驟： •在基板上形成多個掃描線； •在多個掃描線上形成絕緣層； •形成以直角與多個掃描線相交之多個信號線； •形成多個與在絕緣層上信號線平行之下部儲存電 極； •在多個信號線與多個下部儲存電極上形成鈍化薄 膜；以及 •在由相交之掃描線與信號線所界定之矩陣區以及鈍 化薄膜上形成像素電極，且其作用為上部儲存電 極0 14. 如申請專利範圍第1 3項之方法，更包括步驟 形成與信號線相同材料之下部儲存電極。 15. 如申請專利範圍第1 3項之方法，更包括步驟 形成以直角與像素電極相交之下部儲存電極。 16.如申請專利範圍第1 5項之方法，更包括步驟

   第24頁 594307 六、申請專利範圍 設置與信號線平行之下部儲存電極。 17. 如申請專利範圍第1 6項之方法，更包括步驟 將下部儲存電極連接至垂直方向中之像素電極。 18. 如申請專利範圍第1 7項之方法，更包括步驟 提供具有預先設定尺寸且與掃描線平行之翼之下部儲 存電極，此等掃描線以直角與信號線相交。

   第25頁