JP3946651B2

JP3946651B2 - 液晶表示装置及びその製造方法

Info

Publication number: JP3946651B2
Application number: JP2003068526A
Authority: JP
Inventors: チェ・ウ・イ; セ・チャン・ユン
Original assignee: エルジーフィリップスエルシーディーカンパニーリミテッド
Priority date: 2002-03-15
Filing date: 2003-03-13
Publication date: 2007-07-18
Anticipated expiration: 2023-03-13
Also published as: TW594307B; CN1445583A; US7372512B2; US20030174258A1; TW200304576A; JP2003280016A; CN1251003C; KR20030075046A

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、特にオンコモン（ｏｎｃｏｍｍｏｎ）方式のストレージキャパシタが採用された液晶表示装置において、画素電極がなす段差を減らすことによって、配向膜を均等に形成して光学的特性を向上させることができる液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
一般的に、画像情報を画面に示す画面表示装置中でブラウン管表示装置（或いはＣＲＴ：ＣａｔｈｏｄｅＲａｙＴｕｂｅ）がいままで最も多く用いられてきたが、これは表示面積に比べて体積が大きく重いために用いるのに多くの不便さがあった。
【０００３】
これにより、表示面積が大きくてもその厚さが薄くどの場所でも容易に用いることができる薄膜型平板表示装置が開発され、次第にブラウン管表示装置に代えて用いられている。特に、液晶表示装置（ＬＣＤ：ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）は表示解像度が他の平板表示装置より優れており、動画像を表示する時その品質がブラウン管に比べると反応速度が速い特性を示している。
【０００４】
公知のように、液晶表示装置の駆動原理は液晶の光学的異方性と分極性質を利用したものである。液晶は構造が細く長いために分子配列に方向性と分極性を持っている液晶分子に人為的に電磁場を印加して分子配列方向を調節することができる。したがって、配向方向を任意に調節すれば液晶の光学的異方性と液晶分子の配列方向によって光を透過或いは遮断させることができるようになり、色相及び映像を表示することができるようになる。
【０００５】
そして、アクティブマトリックス型液晶表示装置は、マトリックス状に配列された各画素に非線形特性を備えたアクティブ素子を付加して、この素子のスイッチング特性を利用して各画素の作動を制御するものであって、液晶の電気光学効果を通してメモリ機能を実現したものである。
【０００６】
一方、このようなアクティブマトリックス型液晶表示装置は、表示されるイメージの均一性（ｕｎｉｆｏｒｍｉｔｙ）を確保するために信号線を通して入力された信号電圧を次の入力時まで一定時間維持させる必要があり、このために液晶セルと平行にストレージキャパシタ（ｓｔｏｒａｇｅｃａｐａｃｉｔｏｒ）を形成させる。
【０００７】
ここで、液晶表示装置に形成される前記ストレージキャパシタは、充電のための電極を用いる方式によってオンコモン方式とオンゲート（ｏｎｇａｔｅ）方式に区分される。
【０００８】
これら方式を比較すると、オンゲート方式は、（ｎ−１）番目の走査線一部を（ｎ）番目画素の充電電極として用いる方式であり、開口率の減少程度が少なく、ＮＷ方式（ＮｏｒｍａｌｌｙＷｈｉｔｅＭｏｄｅ）において点欠陥の発生が目立たなく収率が良い反面、走査信号時間が長くなる短所がある。
【０００９】
そして、オンコモン方式は、充電電極を別途に配線して用いる方式であって、走査信号時間が短い反面、開口率の減少程度が大きく、ＮＷ方式において点欠陥の発生が目立ち収率が落ちるという短所がある。
【００１０】
次に、図１を参照してオンコモン方式のストレージキャパシタに対して簡単に説明する。図１は従来の液晶表示装置に形成されるオンコモン方式のストレージキャパシタが形成されたＴＦＴアレーを概略的に示した図面である。
図１を参照して説明すれば、オンコモン方式のストレージキャパシタが形成されたＴＦＴアレーは、下板である絶縁基板上に複数本の走査線１０９、１１９と複数本の信号線１１０、１２０が交差して交差部を形成している。任意の信号線（例えば１１０）と任意の走査線（例えば１１９）が交差する交差部には前記信号線１１０と同一配線であるソース電極１１１及びドレイン電極１１２と、前記走査線１１９と同一配線であるゲート電極１１４と、半導体層１１３を備えてなされた薄膜トランジスタ（ＴＦＴ）が形成されている。
【００１１】
また、画素電極１１５が走査線１１９及び信号線１１０と一定間隔を置いてドレイン電極１１２に連結されて形成されており、ストレージ下部電極１１６が走査線１１９と平行に位置するが、前記画素電極１１５を横断して形成されている。
【００１２】
このような構成を有するオンコモン方式のストレージキャパシタは、ストレージ上部電極である前記画素電極１１５と、前記ゲート電極１１４と同一物質で形成される前記ストレージ下部電極１１６間に電荷を蓄電させるようになる。このとき、前記ストレージキャパシタに蓄電される静電容量は、知られているように、
【数１】
によって蓄電される静電容量の大きさとして決定される。ここで、Ｃは静電容量、εは誘電定数、Ａは電極の面積を示し、ｄは電極間の距離を示す。
【００１３】
一方、液晶表示装置に表示されるイメージの均一性（ｕｎｉｆｏｒｍｉｔｙ）を確保するためには、前記ストレージキャパシタにより蓄電される静電容量は大きいことが要求される。
【００１４】
これを満足させるための一つの案として、図２及び図３に示したように、前記画素電極下に別途のストレージ上部電極を形成して、電極間の距離ｄを減らして静電容量を大きくする案が利用されることもある。
【００１５】
図２は、従来の液晶表示装置に採用される改善されたオンコモン方式のストレージキャパシタが形成されたＴＦＴアレーを概略的に示した図面であって、図３は図２のＡ部分に対する詳細な断面図を示した図面である。
図２及び図３に示したように、改善されたオンコモン方式のストレージキャパシタが形成されたＴＦＴアレーは図１に示した構成と同様である。したがって、同一な構成要素に対しては同一な図面符号を用いて、ここでは差が出る構成要素に対してのみ説明を追加する。
【００１６】
改善されたオンコモン方式のストレージキャパシタが形成されたＴＦＴアレーの基本的な構造は図１に示した従来ＴＦＴアレーの構造と同様であが、ストレージ上部電極２１７が変更された構造である。
【００１７】
すなわち、図２及び図３に示したように、画素電極１１５下に信号線１１０が形成される層と同一層に、前記信号線１１０を形成させる物質と同一物質を利用してストレージ上部電極２１７が所定の大きさで形成されている。
【００１８】
そして、前記ストレージ上部電極２１７を覆っている保護膜３０３の一部にはスルーホールが形成されるスルーホール領域３０５が存在する。そして、前記スルーホール領域３０５を通して前記画素電極１１５と前記ストレージ上部電極２１７は電気的な連結をするようになる。
【００１９】
このような構成を有する改善されたオンコモン方式のストレージキャパシタは、前記信号線１１０と同一物質で形成されるストレージ上部電極２１７と、前記ゲート電極１１４と同一物質で形成される前記ストレージ下部電極１１６間に電荷が蓄電されるようになる。
【００２０】
これを図１に示したオンコモン方式のストレージキャパシタと比較して見れば、ストレージキャパシタを構成する両電極間の距離が狭まるようになる。これによって、相対的に高い静電容量を確保できるようになる。
【００２１】
このような構成を有する改善されたオンコモンストレージキャパシタが採用されたＴＦＴアレーの製造方法を図２ないし図４を参照して簡単に説明する。
【００２２】
図４は、従来の液晶表示装置に採用される改善されたオンコモン方式のストレージキャパシタが形成されたＴＦＴアレーを製造する過程を示した図面である。ここでは全般的なＴＦＴアレーの形成過程に対しては論じなることなく、オンコモン方式のストレージキャパシタが形成される領域を中心に説明する。
【００２３】
まず、基板上に複数本の走査線１０９、１１９及び前記複数本の走査線１０９、１１９に平行に所定の大きさのオンコモン方式ストレージ下部電極１１６が形成される（段階４０１）。このとき、前記走査線１０９、１１９及びオンコモン方式ストレージ下部電極１１６は、ゲート電極１１４形成時に、前記ゲート電極１１４と同一物質で一緒に形成されることによって、別途のマスク工程を必要としなくて形成させることができる。そして、前記複数本の走査線１０９、１１９、前記ストレージ下部電極１１６及び前記ゲート電極１１４上には絶縁膜３０１が形成される（段階４０２）。
【００２４】
その後、前記オンコモン方式ストレージ下部電極１１６上にオンコモン方式ストレージ上部電極２１７が形成され、前記複数本の走査線１０９、１１９と直角に交差する複数本の信号線１１０、１２０が形成される（段階４０３）。
【００２５】
このとき、前記ストレージ上部電極２１７及び複数本の信号線１１０、１２０は、ソース／ドレイン電極１１１、１１２の形成時に、前記ソース／ドレイン電極１１１、１１２と同一物質で一緒に形成されることによって、別途のマスク工程を必要とすることなく形成させることができる。そして、前記複数本の信号線１１０、１２０、前記ストレージ上部電極２１７及びソース／ドレイン電極１１１、１１２上には保護膜３０３が形成される（段階４０４）。
【００２６】
一方、前記ストレージ上部電極２１７上に形成された前記保護膜３０３の所定領域にはスルーホール（ｔｈｒｏｕｇｈｈｏｌｅ）が形成され（段階４０５）、その次に、前記複数の走査線１０９、１１９と複数の信号線１１０、１２０によって生成するマトリックス状の領域に画素電極１１５が形成される（段階４０６）。
【００２７】
そして、このスルーホール領域３０５を通して、前記保護層３０３上に形成される画素電極１１５と前記ストレージ上部電極２１７が電気的に連結されるようになる。これにより、前記オンコモン方式のストレージキャパシタに蓄電される静電容量は、前記ストレージ下部電極１１６と前記ストレージ上部電極２１７間に電荷が蓄電されるようになる。これによって、図１に示したオンコモン方式のストレージキャパシタに比べて高い静電容量を確保できるようになる。
【００２８】
ところで、このような構造を有する改善されたオンコモン方式のストレージキャパシタが採用されたＴＦＴアレーは、図３に示したように、前記画素電極１１５に段差が甚だしく発生する（特に、前記スルーホール領域に）。これにより、液晶配列のための配向膜生成時に、配向膜が均等に形成されないこともあるという問題点が発生する。このとき、配向膜が均等に形成されない場合には、液晶配列がきちんと遂行されないことにより、光が漏れる等の光学的不良が発生されうる短所がある。
【００２９】
一方、図３に示したようなＴＦＴアレーを形成させるためには、前記段階４０５及び４０６で説明したようにスルーホールを形成して、形成されたスルーホール領域３０５を通して前記画素電極１１５と前記ストレージ上部電極２１７を電気的に連結させるようになる。このとき、前記段階４０５で、前記保護膜３０３の所定領域にスルーホールを形成するためにはエッチング工程を遂行しなければならない。
【００３０】
ところで、前記エッチング工程を通してスルーホールを形成させて前記ストレージ上部電極２１７を露出させる場合に、均一でないエッチングによる点欠陥（ｐｏｉｎｔｄｅｆｅｃｔ）が発生する場合もある。これにより、前記上部電極２１７と画素電極１１５が電気的に連結される場合に抵抗が増加する場合もあり、結果的には映像を表示する画素上に白色欠陥（ｗhｉｔｅｄｅｆｅｃｔ）が発生することによって、前記ＴＦＴアレーが不良処理され使えなくなる問題点がある。
【００３１】
【発明が解決しようとする課題】
本発明は前記のような点を勘案して創出されたものであり、オンコモン方式のストレージキャパシタが採用された液晶表示装置において、信号線が形成される層にストレージ下部電極を形成して、画素電極をストレージ上部電極として利用することによって静電容量を大きくすることができ、画素電極がなす段差を減らして配向膜を均等に形成して、光学的特性を向上させることができる液晶表示装置及びその製造方法を提供することにその目的がある。
【００３２】
【課題を解決するための手段】
前記の目的を達成するために、本発明による液晶表示装置は、
信号線が形成される層に所定の大きさで形成されるストレージ下部電極；及び前記ストレージ下部電極上に形成され、ストレージ上部電極の役割を遂行する画素電極；を備えるオンコモン方式ストレージキャパシタを含む点にその特徴がある。
【００３３】
ここで、前記ストレージ下部電極は、前記信号線を形成する物質と同一物質で形成される点にその特徴がある。
【００３４】
また、前記ストレージ下部電極は、画素（ｐｉｘｅｌ）を垂直に横断して前記信号線と平行に形成され、垂直方向にすべての画素に連結される点にその特徴がある。
【００３５】
また、前記ストレージ下部電極は、前記信号線と直交して形成されている走査線と平行に所定の大きさのはねがさらに備わる点にその特徴がある。
【００３６】
また、前記の目的を達成するために、本発明による液晶表示装置は、
基板と；
前記基板上に形成される複数本の走査線と；
前記基板上に形成され、前記複数本の走査線と直交して形成される複数本の信号線と；
前記走査線と信号線の交差部に形成されるＴＦＴと；
前記走査線に交差して形成され、前記信号線が形成される層に形成されるオンコモン方式ストレージ下部電極；及び
前記走査線及び信号線の交差によって生成するマトリックス領域に形成され、オンコモン方式ストレージ上部電極の役割を遂行する画素電極；を含む点にその特徴がある。
【００３７】
また、前記の目的を達成するために、本発明による液晶表示装置の製造方法は、
基板上に複数の走査線を形成して、前記複数の走査線上に絶縁膜を形成する段階と；
前記複数の走査線に直交する複数の信号線と、前記信号線に平行する複数のストレージ下部電極を前記絶縁膜上に形成する段階と；
前記複数の信号線及び前記複数のストレージ下部電極上に保護膜を形成する段階；及び
前記保護膜上に形成され、前記走査線と前記信号線の交差により生成するマトリックス領域に形成されて、ストレージ上部電極の役割を遂行する画素電極を形成する段階；を含む点にその特徴がある。
【００３８】
ここで、前記ストレージ下部電極は、前記信号線を形成する物質と同一物質で形成される点にその特徴がある。
【００３９】
また、前記ストレージ下部電極は、画素を垂直に横断して前記信号線と平行に形成され、垂直方向にすべての画素に連結される点にその特徴がある。
【００４０】
また、前記ストレージ下部電極は、前記信号線と直交して形成されている前記走査線と平行に所定の大きさのはねがさらに備わる点にその特徴がある。
【００４１】
【発明の実施の形態】
以下、添付された図面を参照しながら本発明による実施の形態を詳細に説明する。
図５は、本発明による液晶表示装置に形成されるオンコモン方式のストレージキャパシタが形成されたＴＦＴアレーを概略的に示した図面であって、図６は図５のＢ部分に対する詳細な断面図を示した図面である。
【００４２】
図５及び図６を参照して説明すれば、本発明によるオンコモン方式のストレージキャパシタが形成されたＴＦＴアレーは、基板（図示せず）と；前記基板上に形成される複数本の走査線５０９、５１９と；前記基板上に形成され、前記複数本の走査線５０９、５１９と直交して形成される複数本の信号線５１０、５２０と；前記走査線５０９、５１９と信号線５１０、５２０の交差部に形成されるＴＦＴと；前記走査線５０９、５１９に交差して形成され、前記信号線５１０、５２０が形成される層に前記信号線５１０、５２０に平行に形成されるオンコモン方式ストレージ下部電極５１７；及び前記走査線５０９、５１９及び信号線５１０、５２０の交差によって生成するマトリックス領域に形成され、オンコモン方式ストレージ上部電極の役割を遂行する画素電極５１５を含む。
【００４３】
このような構造を有する、本発明によるオンコモン方式のストレージキャパシタは、前記信号線５１０、５２０と同一物質で形成されるストレージ下部電極５１７と、ストレージ上部電極の役割を遂行する前記画素電極５１５間に電荷が蓄電されるようになる。
【００４４】
これは、従来の場合より前記ストレージ上部電極及び下部電極５１５、５１７間の間隔ｄが狭まるようになるので、結局オンコモン方式のストレージキャパシタＣは大きい静電容量を確保できるようになる。
【００４５】
そして、本発明によるオンコモン方式のストレージキャパシタの下部電極５１７は前記走査線５０９、５１９に平行した方向に所定の大きさのはねが形成されている。
【００４６】
ここで、前記はねは要求される静電容量を確保するために形成されたものであって、はねの大きさを大きくして電極の面積Ｂを増加させることによってオンコモン方式のストレージキャパシタの静電容量をさらに大きくすることができ、また、前記はねの形態が図５に図示されたような矩形状に限定されないことは本発明が属する技術分野の通常の知識を有する者に対して自明である。
【００４７】
また、図５に示したように、本発明によるオンコモン方式のストレージキャパシタを構成する前記ストレージ下部電極５１７は、画素を垂直に横断して前記信号線５１０、５２０と平行に形成され、垂直方向にすべての画素に連結されるように形成される。
【００４８】
また、本発明によるオンコモン方式のストレージキャパシタが採用されたＴＦＴアレーは、図６に示したように、前記画素電極５１５の上面に段差が甚だしく発生しないことを見ることができる。
【００４９】
これにより、液晶配列のための配向膜生成時に配向膜が均等に形成されることによって、従来の問題点に指摘された、液晶配列がきちんと遂行されないことにより、光が漏れる等の光学的不良が発生することを防止できるようになる。
【００５０】
そして、図３に示したような従来のＴＦＴアレーを形成させるためには、エッチング工程を通してスルーホールを形成して、形成されたスルーホール領域３０５を通して前記画素電極１１５と前記ストレージ上部電極２１７を電気的に連結させなければならない不便さがあった。しかし、本発明によるオンコモン方式のストレージキャパシタが採用される場合にはこのようなスルーホール形成工程が要らなくなる便利さがある。
【００５１】
そして、さらに重要な意味としては、前記スルーホール形成工程で発生した点欠陥を本質的に防止できるようになるということである。
すなわち、従来のオンコモン方式ストレージキャパシタでは、前記エッチング工程を通してスルーホールを形成させて前記ストレージ上部電極２１７を露出させる場合において、均一でないエッチングによる点欠陥が発生する場合もあった。これにより、前記上部電極２１７と画素電極１１５が電気的に連結される場合において抵抗が増加する場合もあり、結果的には映像を表示する画素上に白色欠陥が発生することによって、前記ＴＦＴアレーが不良処理され使えなくなる問題点があった。
【００５２】
しかし、本発明ではこのようなスルーホール形成工程自体が要らなくなることによって、点欠陥発生によって、画素上に白色欠陥が生じるＴＦＴアレー不良を防止できるようになる。
【００５３】
このような構成を有する本発明によるオンコモン方式のストレージキャパシタが形成されたＴＦＴアレー製造過程を図５ないし図７を参照して説明する。
図７は、本発明による液晶表示装置の製造方法によって、オンコモン方式のストレージキャパシタが形成されたＴＦＴアレーを製造する過程を示した順序図である。ここでは全般的なＴＦＴアレーの形成過程に対しては論じないで、オンコモン方式のストレージキャパシタが形成される領域を中心に説明する。
【００５４】
まず、基板（図示せず）上に複数本の走査線５０９、５１９を形成させる（段階７０１）。このとき、前記走査線５０９、５１９は、ゲート電極５１４の形成時に、前記ゲート電極５１４と同一物質で一緒に形成されることによって、別途のマスク工程を必要としなくて形成させることができる。そして、前記複数本の走査線５０９、５１９及び前記ゲート電極５１４上には絶縁膜６０１が形成される（段階７０２）。
【００５５】
その後、前記複数の走査線５０９、５１９に直交する複数の信号線５１０、５２０と、前記信号線５１０、５２０に平行する複数のストレージ下部電極５１７を前記絶縁膜６０１上に形成させる（段階７０３）。このとき、前記ストレージ下部電極５１７及び複数本の信号線５１０、５２０は、ソース／ドレイン電極５１１、５１２の形成時に、前記ソース／ドレイン電極５１１、５１２と同一物質で一緒に形成されることによって、別途のマスク工程を必要としなくて形成させることができる。
【００５６】
ここで、本発明によるオンコモン方式ストレージキャパシタが採用されたＴＦＴアレーでは、前記ゲート電極５１４が形成される層にストレージ下部電極が形成されることでなく、前記信号線５１０、５２０が形成される層にストレージ下部電極５１７が形成されることである。
【００５７】
これにより、ストレージキャパシタが形成される領域では、図６に示したように、ゲートメタルでなされる層がなくて、平らな前記絶縁膜６０１上に前記ストレージ下部電極５１７が形成される。
【００５８】
また、前記ストレージ下部電極５１７は、前記走査線５０９、５１９に平行した方向に所定の大きさのはねが形成されている。ここで、はねは要求される静電容量を確保するために形成されたものであり、はねの大きさを大きくすることによってオンコモン方式のストレージキャパシタの静電容量をさらに大きくすることができる。
【００５９】
そして、前記複数の信号線５１０、５２０及び前記複数のストレージ下部電極５１７上に保護膜６０３を形成させる（段階７０４）。その後、ストレージ上部電極の役割を遂行する画素電極５１５が前記保護膜６０３上に形成される（段階７０５）。このとき、前記画素電極５１５は前記走査線５０９、５１９と前記信号線５１０、５２０の交差により生成するマトリックス領域に形成される。
【００６０】
このような製造工程を通して本発明によるオンコモン方式のストレージキャパシタが採用されたＴＦＴアレーを形成できるようになる。したがって、従来のオンコモン方式のストレージキャパシタが採用されたＴＦＴアレーの製造工程に比べて簡単な製造工程を遂行しながらも、さらに向上された特性を有するＴＦＴアレーを製造できるようになる。
【００６１】
【発明の効果】
以上の説明のように本発明による液晶表示装置及びその製造方法によると、オンコモン方式のストレージキャパシタが採用された液晶表示装置において、信号線が形成される層にストレージ下部電極を形成して、画素電極をストレージ上部電極に利用することによって静電容量を大きくすることができ、画素電極がなす段差を減らして配向膜を均等に形成して、光学的特性を向上させることができる長所がある。
【図面の簡単な説明】
【図１】従来液晶表示装置に形成されるオンコモン方式のストレージキャパシタが形成されたＴＦＴアレーを概略的に示した図面。
【図２】従来の液晶表示装置に採用される改善されたオンコモン方式のストレージキャパシタが形成されたＴＦＴアレーを概略的に示した図面。
【図３】図２のＡ部分に対する詳細な断面図を示した図面。
【図４】従来の液晶表示装置に採用される改善されたオンコモン方式のストレージキャパシタが形成されたＴＦＴアレーを製造する過程を示した図面。
【図５】本発明による液晶表示装置に形成されるオンコモン方式のストレージキャパシタが形成されたＴＦＴアレーを概略的に示した図面。
【図６】図５のＢ部分に対する詳細な断面図を示した図面。
【図７】本発明による液晶表示装置の製造方法によって、オンコモン方式のストレージキャパシタが形成されたＴＦＴアレーを製造する過程を示した順序図。
【符号の説明】
１０９、１１９、５０９、５１９；走査線、１１０、１２０、５１０、５２０；信号線、１１１、５１１；ソース電極、１１２、５１２；ドレイン電極、１１３、５１３；半導体層、１１４、５１４；ゲート電極、１１５、５１５；画素電極、１１６、５１７；ストレージ下部電極、２１７；ストレージ上部電極、３０１、６０１；絶縁膜、３０３、６０３；保護膜、３０５；スルーホール領域。

Claims

信号線が形成される層に前記信号線と平行に形成され、前記信号線と直交して形成された走査線と平行な方向に所定の大きさのはねを有し、かつ前記信号線を形成する物質と同一物質で形成されたストレージ下部電極；及び
前記ストレージ下部電極上に形成され、ストレージ上部電極の役割を遂行する画素電極；を備えるオンコモン方式ストレージキャパシタを含むことを特徴とする液晶表示装置。
前記ストレージ下部電極は、画素を垂直に横断して形成されることを特徴とする請求項１に記載の液晶表示装置。
前記ストレージ下部電極は、垂直方向にすべての画素に連結されることを特徴とする請求項１に記載の液晶表示装置。
基板と；
前記基板上に形成される複数本の走査線と；
前記基板上に形成され、前記複数本の走査線と直交して形成される複数本の信号線と；
前記走査線と信号線の交差部に形成されるＴＦＴと；
前記走査線に交差して形成され、前記信号線が形成される層に前記信号線に平行に形成され、前記信号線と直交して形成された走査線と平行な方向に所定の大きさのはねを有し、かつ前記信号線を形成する物質と同一物質で形成されたオンコモン方式ストレージ下部電極；及び
前記走査線及び信号線の交差によって生成するマトリックス領域に形成され、オンコモン方式ストレージ上部電極の役割を遂行する画素電極；を含むことを特徴とする液晶表示装置。
前記ストレージ下部電極は、画素を垂直に横断して形成されることを特徴とする請求項４に記載の液晶表示装置。
前記ストレージ下部電極は、垂直方向にすべての画素に連結されることを特徴とする請求項４に記載の液晶表示装置。
基板上に複数の走査線を形成して、前記複数の走査線上に絶縁膜を形成する段階と；
前記複数の走査線に直交する複数の信号線と、前記信号線に平行に形成され、前記走査線と平行な方向に所定の大きさのはねを有し、かつ前記信号線を形成する物質と同一物質で形成された複数のストレージ下部電極を前記絶縁膜上に形成する段階と；
前記複数の信号線及び前記複数のストレージ下部電極上に保護膜を形成する段階；及び
前記保護膜上に形成され、前記走査線と前記信号線の交差により生成するマトリックス領域に形成されて、ストレージ上部電極の役割を遂行する画素電極を形成する段階；を含むことを特徴とする液晶表示装置の製造方法。
前記ストレージ下部電極は、画素を垂直に横断して形成されることを特徴とする請求項７に記載の液晶表示装置の製造方法。
前記ストレージ下部電極は、垂直方向にすべての画素に連結されることを特徴とする請求項７に記載の液晶表示装置の製造方法。