JPH01241527A - アクティブマトリックス型液晶表示素子アレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アクティブマトリックス型液晶表示素子アレ
イに関するものである。

〔従来の技術〕

アクティブマトリックス型液晶表示素子アレイは、２枚
の基板間に液晶材が充填され、その一方の基板の内面に
走査線と信号線とスイッチ素子が形成され、各々の前記
スイッチ素子には表示電極が接続され、前記走査線と前
記信号線のうちで最下層に形成された配線に平行に配置
された下部電極と前記表示電極との間に電荷蓄積コンデ
ンサが形成され、線順次方式により駆動される。このア
クティブマトリックス型液晶表示素子アレイには、スイ
ッチ素子として薄膜トランジスタ、薄膜ダイオード等が
使用される。スイッチ素子として薄膜トランジスタを用
い、最下層の配線に走査線を配置した場合の従来の表示
セル部分の基板内面に形成された走査線等のパターンの
平面図を第５図に示す（基板側からみな図）。またその
破線ＡＢで示した部分の断面図を第６図に示す。そして
、１表示セルの等価回路を第７図に示す。なお、第６図
では一方の基板のみを描いており、他方の基板及び基板
間に挟持される液晶は描いていない。

第５図において１は走査線、２は信号線、３は表示電極
、４は薄膜、トランジスタ、そして５は蓄積コンデンサ
用下部電極である。なお、表示電極３は蓄積コンデンサ
用上部電極も兼ねる。第７図において８は２枚の基板間
に形成される１表示セルの液晶コンデンサ、９は１表示
セルの液晶の内部抵抗、１ｏは蓄積コンデンサで、配線
及び薄膜トランジスタ等が形成された一方の基板と同一
の基板上に形成されている。また１１は他方の基板に形
成された対向電極である。実際の液晶表示素子アレイで
は、第７図の等価回路を有する表示セルがマトリックス
状に配置されている。

第７図を用いて本表示素子アレイの動作を簡単に説明す
る。まず映像信号の第１フイールドにおいては、各表示
セルの輝度に対応する信号電圧が信号線２より供給され
、走査線１にオン・パルスが入力されると薄膜トランジ
スタ４がオンし、信号電圧が液晶コンデンサ８に書き込
まれる。この場合、信号電圧の電位は対向電極１１の電
位に対して高いとする。薄膜トランジスタ３がオフする
と、書き込まれた電圧は理想的には次の第２フイールド
で電圧が書き込まれるまで保持される。映像信号の第２
フイールドでは、第１フイールドと同様に信号線２に供
給された信号電圧は走査線１にオン・パルスが入力され
ると液晶コンデンサ８に書き込まれる。なお、第２フイ
ールドでは、信号電圧の電位は対向電極１１の電位に対
して低いとする。薄膜トランジスタ３がオフすると、書
き込まれた電圧は次のフィールドで電圧が書き込まれる
まで保持される。このように液晶セル自身をコンデンサ
として利用して液晶セルに電圧を印加、駆動し、透過光
強度を変調して画像を表示する。フィールドごとに書き
込む電圧の極性を反転し、液晶を交流駆動しているのは
、液晶材の劣化を防止するためである。第８図に液晶表
示セルに印加される電圧を示す０曲線１２は書き込んた
電圧が次に書き込まれるまで保持される理想的な状態で
ある。

しかしながら、液晶の比抵抗は無限大ではなく、ある有
限の値を示す。したがって、液晶セルに印加される電圧
は理想的な状態からずれて、第８図中の曲線１３で示す
ように、書き込まれた電圧は液晶の内部抵抗９（第７図
）を通して放電し、低下する。この問題を解決するため
には、第７図に示すようにセルの液晶コンデンサ８に並
列に蓄積コンデンサ１０を付加することにより、放電時
定数を大きくする。この場合には第８図の曲線１４に示
すように自己放電による液晶セル印加電圧の低下の割合
を少なくすることができる。蓄積コンデンサは、具体的
には第６図に示すように透明金属で形成された表示電極
３に対して絶縁膜６を介して配置される。ガラス基板７
の上に設けた蓄積コンデンサ用下部電極５は表示電極３
との積層構造となるので、材料としては表示電ｆｉ３と
同じく透明金属が用いられる。なお、透明金属の材料と
しては一般的には、インジウム、錫の酸化物（Ｉｎｄｉ
ｕｍ　Ｔｉｎ　０ｘｉｄｅ；ＩＴＯ）が用いられる。

〔発明が解決しようとする課題〕

さて、以上述べたように液晶の内部抵抗が低く、放電時
定数が小さい場合には、蓄積コンデンサを形成すること
により液晶セルに書き込まれた電圧の保持が可能となる
。しかし、蓄積コンデンサ用の電極材料に用いられるＩ
ＴＯは一般的に比抵抗が大きく、例えばスパッタ法によ
り成膜した場合、ＩＴＯの比抵抗ρ！直は、 ρ１ア。＝２Ｘ１０−４Ω・１ 程度ある。走査線、信号線に用いられる主な金属の場合
には、理科年表によれば、クロ２（Ｃｒ）、タンタル（
Ｔａ）、アルミニウム（Ａ　Ｉ　）の比抵抗はそれぞれ
、　　。

ρｃ＝１．７Ｘ１０−’Ω’Ｃ１ｌ ρｔ＝１．５Ｘ１０−５Ω・Ω ρい＝２．７５Ｘ１０−６Ω・口 であるので、ＩＴＯは１桁以上も比抵抗が大きいことが
わかる。

このように高い比抵抗のＩＴＯを蓄積コンデンサ用の電
極材料に使用すると、表示素子アレイが大型化した場合
には、配線抵抗と配線容量とにより本来一定であるべき
蓄積コンデンサ用下部電極の電圧に歪が発生し、クロス
トークなどの表示上の悪影響が発生する。例えば、対角
１０インチの液晶表示素子アレイに幅数十ミクロン、厚
さ５００オングストロームのＩＴＯにより蓄積コンデン
サ用下部電極を形成した場合、その配線抵抗は数百キロ
オーム以上にもなるので、信号線との重なり部分の容量
により、信号線の電位が変化する際に蓄積コンデンサ用
下部電極の電位が変化を受け、表示上のフリッカ、クロ
ストークとなる。

本発明は、高比抵抗ＩＴＯを蓄積コンデンサ用下部電極
として用いた場合に問題となる表示上のクロストークを
除去した大型液晶表示素子アレイを提供することを目的
としている。

〔課題を解決するための手段〕

本発明は、２枚の基板間に液晶材が充填され、その一方
の基板の内面に走査線と信号線とスイッチ素子が形成さ
れ、各々の前記スイッチ素子には表示電極が接続され、
前記走査線と前記信号線のうちで最下層に形成された配
線に平行に配置された下部電極と前記表示電極との間に
電荷蓄積コンデンサが形成され、線順次方式により駆動
されるアクティブマトリックス型液晶表示装置において
、前記電荷蓄積コンデンサ用の前記下部電極は、前記最
下層の配線と全く同一の金属材料で形成されていること
を特徴としている。

〔作用〕

本発明によれば、ＩＴＯと比較して低比抵抗の金属材料
で形成された走査線または信号線のうちで最下層の配線
と同一の金属を蓄積コンデンサ用下部電極に用いるので
、高比抵抗のＩＴＯを用いた場合のようなりロストーク
の問題は起こらない、また、従来は走査線、信号線形成
プロセスとは別に蓄積コンデンサ用下部電極形成プロセ
スが必要であったが、本発明によれは走査線または信号
線のうちで最下層の配線を形成する際に同時に蓄積コン
デンサ用下部電極を形成できるので、プロセス数の削減
が可能となる。

〔実施例〕

第１図は、本発明によるアクティブマトリックス型カラ
ー液晶表示素子アレイの一実施例を示すパターン図（基
板側からみな図）である、対向基板側にカラーフィルタ
を形成することによりカラー画像表示を可能としていて
、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各画素はそれぞれ２
つの表示セルから構成され、さらに三角配置されている
。

また、本実施例では最下層の配線は走査線１であり、蓄
積コンデンサ用下部電極５は走査線形成プロセスと同時
に形成し、電極両側の表示セルにまたがるようにして走
査線に平行して表示セル間に配置されている。薄膜トラ
ンジスタ４、表示電極３、信号線２の構成は第１図の場
合と同じである。配線材料として、クロム、タンタル等
を使用すると、蓄積コンデンサ用下部電極５の配線抵抗
は、ＩＴＯを使用した場合に比較して１桁以上低下させ
ることができるので、表示素子アレイを大型化した場合
に特に有効である。

蓄積コンデンサの大きさについて検討してみる。蓄積コ
ンデンサ用絶縁膜の比誘電率と液晶の比誘電率とが同じ
で、蓄積コンデンサ用絶縁膜の厚さが３０００オングス
トローム、基板間に挟持された液晶層の厚さが６ミクロ
ンとすると、蓄積コンデンサＣ８Ｔの大きさは蓄積コン
デンサ用下部電極と表示電極との重なり面積ＳＳ↑で決
まる。表示セルの液晶コンデンサの大きさをＣＬｃ、表
示電極の面積をＳｔＣとすると、 Ｃｓｔ／ＣＬｃ＝　２０　・Ｓｓｔ／　ＳＬＣ・・・（
１）である。

Ｓ　ｓｒ／　Ｓ　ＬＣ＝　１　／　１０　　　　　−　
（２＞とすると、（１）式より、 Ｃｓｒ／　ＣＬＣ＝　２　　　　　　　　　　＝　（３
）となる、すなわち蓄積コンデンサの大きさは表示セル
の液晶コンデンサの容量の２倍となり、放電時定数は３
倍に増加する。

さて、本実施例では、蓄積コンデンサ用下部電極に走査
線と同じ金属を用いたが、一般的に用いられるクロム、
タンタル等の金属は、通常走査線に用いられる１０００
オングストローム程度の厚みでは不透明である。したが
って、（２）式の場合には、表示電極の開口率が１０％
減少することになる。しかし、実際の液晶表示素子アレ
イでは、各表示セル間のクロストークを避け、高コント
ラスト化することを目的として各表示セルの周辺部を遮
光するブラックマトリックス化が施されるので、開口率
の低下はほとんどない。また本実施例の場合には、蓄積
コンデンサ用下部電極がブラックマトリックスの一部分
を構成することになる。

このように、液晶セルの容量に対して蓄積コンデンサの
大きさが数倍程度までなら開口率をほとんど低下させる
ことなく蓄積コンデンサを形成できる。

本発明による液晶表示素子アレイの他の実施例を第２図
に示す、第２図においては、走査線１が最下層で、この
走査線に平行に−様な電極幅をもち、電極側の表示セル
のうち一方の表示セルに重畳するようにして蓄積コンデ
ンサ用下部電極５を配置している０本実施例の液晶表示
素子アレイでは、表示セルはすべて同じ向きに配置され
ているので白黒画像表示専用にも使用できるし、対向基
板側にカラーフィルタを形成すればカラー画像表示も可
能である。

第３図は最下層に信号線を配置した液晶表示素子アレイ
の実施例である。この場合には蓄積コンデンサ用下部電
極は信号線形成プロセスで同時に形成し、信号線と平行
に配置される。電極幅、表示セルへの重畳の様子などは
第２図の例と同じである。第３図の破線ＡＡ’で示す部
分の断面図を第４図に示す０本実施例の場合にも、蓄積
コンデンサ用下部電極５はＩＴＯより１桁以上低比抵抗
の金属材料を使用するので、クロストークやフリッカな
どの表示上の悪影響は発生しない。

第１図ないし第４図にはスイッチ素子として薄膜トラン
ジスタを使用した例を述べたが、薄膜ダイオード等の他
のスイッチング素子に置き換えても同じ効果が得られる
。

〔発明の効果〕

以上述べてきたように、本発明のアクティブマトリック
ス型液晶表示素子アレイによれば、蓄積コンデンサ用の
電極材料として、高比抵抗のＩＴＯに代わり低比抵抗の
金属材料を使用できる。したがって、液晶表示素子アレ
イを大型化した場合に、蓄積コンデンサ用下部電極の高
い配線抵抗と配線容量とにより引き起こされる電圧歪の
発生を抑止できて、表示上のフリッカ、クロストークを
抑えることができる。また、最下層の配線を形成する際
に同時に蓄積コンデンサ用下部電極を形成できて、素子
アレイ形成プロセスを削減できるので、実用上極めて有
効である。

【図面の簡単な説明】

第１図ないし第３図は本発明による実施例を示す配線パ
ターンの平面図、第４図は第３図のパターンの断面図、
第５Ｕｆ！１は従来の配線パターンの平面図、第６図は
従来の配線パターンの断面図、第７図は１表示セルの等
価回路、第８図は液晶セルの印加電圧である。 図において、１・・・走査線、２・・・信号線、３・・
・表示電極、４・・・薄膜トランジスタ、５・・・蓄積
コンデンサ用下部電極、６・・・絶縁膜、７・・・ガラ
ス基板、８・・・セルの液晶コンデンサ、９・・・液晶
セルの内部抵抗、１０・・・蓄積コンデンサ、１１・・
・対向電極、１２・・・理想的な液晶セル印加電圧、１
３・・・蓄積コンデンサがない場合の液晶セル印加電圧
、１４・・・蓄積コンデンサがある場合の液晶セル印加
電圧。

Claims (1)

【特許請求の範囲】
1. ２枚の基板間に液晶材が充填され、その一方の基板の内
   面に走査線と信号線とスイッチ素子が形成され、各々の
   前記スイッチ素子には表示電極が接続され、前記走査線
   と前記信号線のうちで最下層に形成された配線に平行に
   配置された下部電極と前記表示電極との間に電荷蓄積コ
   ンデンサが形成され、線順次方式により駆動されるアク
   ティブマトリックス型液晶表示装置において、前記電荷
   蓄積コンデンサ用の前記下部電極は、前記最下層の配線
   と全く同一の金属材料で形成されていることを特徴とす
   るアクティブマトリックス型液晶表示素子アレイ。